KR20180089140A - 데이터 저장 장치 - Google Patents

데이터 저장 장치 Download PDF

Info

Publication number
KR20180089140A
KR20180089140A KR1020170013857A KR20170013857A KR20180089140A KR 20180089140 A KR20180089140 A KR 20180089140A KR 1020170013857 A KR1020170013857 A KR 1020170013857A KR 20170013857 A KR20170013857 A KR 20170013857A KR 20180089140 A KR20180089140 A KR 20180089140A
Authority
KR
South Korea
Prior art keywords
slot
descriptor
command
queue
processor
Prior art date
Application number
KR1020170013857A
Other languages
English (en)
Inventor
신동재
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170013857A priority Critical patent/KR20180089140A/ko
Priority to US15/644,193 priority patent/US10642534B2/en
Priority to CN201710720567.XA priority patent/CN108376051B/zh
Publication of KR20180089140A publication Critical patent/KR20180089140A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

데이터 저장 장치는 비휘발성 메모리 장치; 및 커맨드를 통해 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 하나 이상의 슬롯들을 포함하는 큐를 포함하고 상기 커맨드를 생성하기 위해 상기 큐에 인큐된 디스크립터를 처리하도록 구성되되, 상기 슬롯들은 상기 커맨드의 서로 다른 타입들에 각각 맵핑되는, 메모리 컨트롤러; 및 상기 커맨드의 타입에 맵핑된 슬롯을 상기 메모리 컨트롤러에게 요청하고, 상기 슬롯을 할당받으면 상기 커맨드에 관한 디스크립터를 상기 슬롯에 인큐하도록 구성된 프로세서를 포함한다.

Description

데이터 저장 장치{DATA STORAGE DEVICE}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 프로세서의 오버헤드를 절감시켜 리드 성능이 향상된 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 비휘발성 메모리 장치; 및 커맨드를 통해 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 하나 이상의 슬롯들을 포함하는 큐를 포함하고 상기 커맨드를 생성하기 위해 상기 큐에 인큐된 디스크립터를 처리하도록 구성되되, 상기 슬롯들은 상기 커맨드의 서로 다른 타입들에 각각 맵핑되는, 메모리 컨트롤러; 및 상기 커맨드의 타입에 맵핑된 슬롯을 상기 메모리 컨트롤러에게 요청하고, 상기 슬롯을 할당받으면 상기 커맨드에 관한 디스크립터를 상기 슬롯에 인큐하도록 구성된 프로세서를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 비휘발성 메모리 장치; 및 커맨드를 통해 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 상기 커맨드에 관한 디스크립터를 생성하고, 상기 디스크립터를 인큐하도록 구성된 프로세서; 및 상기 커맨드를 생성하기 위해 인큐된 디스크립터를 처리하도록 구성된 메모리 컨트롤러를 포함하고, 상기 커맨드의 상기 타입과 동일한 타입의 커맨드를 추가로 필요로 할 때, 상기 디스크립터를 수정하고 수정된 디스크립터를 인큐할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 비휘발성 메모리 장치; 및 커맨드를 통해 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 하나 이상의 제1 슬롯들을 포함하는 제1 큐 및 하나 이상의 제2 슬롯들을 포함하는 제2 큐를 포함하고, 상기 커맨드를 생성하기 위해 상기 제1 큐 및 상기 제2 큐에 인큐된 디스크립터들을 처리하도록 구성되되, 상기 제1 슬롯들은 상기 커맨드의 서로 다른 타입들에 각각 맵핑되는, 메모리 컨트롤러; 및 상기 제1 큐의 제1 슬롯 또는 상기 제2 큐의 제2 슬롯을 상기 메모리 컨트롤러에게 요청하고, 상기 커맨드에 관한 디스크립터를 할당된 슬롯에 인큐하도록 구성된 프로세서를 포함하고, 상기 메모리 컨트롤러는, 상기 프로세서의 상기 제1 큐의 슬롯 요청에 응답하여 상기 제1 큐에서 상기 커맨드의 타입에 맵핑된 제1 슬롯을 할당하고, 상기 프로세서의 상기 제2 큐의 슬롯 요청에 응답하여 상기 커맨드의 타입에 무관하게 상기 제2 큐에서 제2 슬롯을 할당할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 프로세서의 오버헤드를 절감시켜 향상된 리드 성능을 제공할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는, 제1 디스크립터 메모리에 저장된 디스크립터를 예시적으로 도시한 도면,
도3은 도1의 제1 큐의 제1 슬롯들에 맵핑된 커맨드 타입들을 예시적으로 도시한 도면,
도4a 및 도4b는 메모리 컨트롤러가 제1 큐의 제1 슬롯들을 프로세서에게 할당하는 방법을 구체적으로 설명하기 위한 도면들,
도5a 및 도5b는 메모리 컨트롤러가 제2 큐의 제2 슬롯들을 프로세서에게 할당하는 방법을 구체적으로 설명하기 위한 도면들,
도6은 도1의 데이터 저장 장치의 동작 방법을 도시하는 도면,
도7은 도1의 데이터 저장 장치의 동작 방법을 도시하는 도면,
도8은 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도9는 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 및 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(200)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(200)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다.
컨트롤러(100)는 프로세서(110), 메모리 컨트롤러(120) 및 동작 메모리 장치(130)를 포함할 수 있다.
프로세서(110)는, 메모리 컨트롤러(120)가 비휘발성 메모리 장치(200)로 전송해야 할 커맨드에 관한 디스크립터를 동작 메모리 장치(130) 상에서 생성할 수 있다. 디스크립터는 메모리 컨트롤러(120)가 커맨드를 생성하는 데 필요한 정보를 포함할 수 있다. 이를 위해, 프로세서(110)는 메모리 컨트롤러(120)로부터 제1 큐(Q1) 또는 제2 큐(Q2)의 사용가능한 슬롯을 할당받고, 할당된 슬롯에 대응하는 제1 디스크립터 메모리(DM1) 또는 제2 디스크립터 메모리(DM2) 상에서 디스크립터를 생성할 수 있다. 그리고, 프로세서(110)는, 메모리 컨트롤러(120)가 디스크립터를 참조하도록, 디스크립터를 할당된 슬롯에 "인큐"할 수 있다. 다른 말로 하면, 디스크립터를 할당된 슬롯에 인큐하는 과정을 통해, 메모리 컨트롤러(120)는 할당한 슬롯에 대응하는 동작 메모리 장치(130)의 위치를 액세스하고, 그곳에 저장된 디스크립터를 참조하여 커맨드를 생성할 수 있다.
메모리 컨트롤러(120)는 제1 큐(Q1) 및 제2 큐(Q2)를 포함할 수 있다. 제1 큐(Q1)는 제1 슬롯들(SL11~SL16)을 포함하고, 제2 큐(Q2)는 제2 슬롯들(SL21~SL26)을 포함할 수 있다. 제1 큐(Q1)의 제1 슬롯들(SL11~SL16)은 제1 디스크립터 메모리(DM1)에 포함된 제1 메모리 영역들(MU11~MU16)에 각각 대응할 수 있다. 제2 큐(Q2)의 제2 슬롯들(SL21~SL26)은 제2 디스크립터 메모리(DM2)에 포함된 제2 메모리 영역들(MU21~MU26)에 각각 대응할 수 있다. 제1 메모리 영역들(MU11~MU16, MU21~MU26) 각각은 대응하는 슬롯에 인큐된 디스크립터를 저장하기 위해 사용될 수 있다. 한편, 도1은 제1 큐(Q1) 및 제2 큐(Q2)가 6개의 슬롯들(SL11~SL16, SL21~SL26)을 각각 포함하는 것으로 도시하나, 슬롯들의 개수는 이에 제한되지 않는다.
메모리 컨트롤러(120)는 프로세서(110)의 슬롯 요청에 따라 제1 큐(Q1) 또는 제2 큐(Q2)에서 사용가능한 슬롯을 할당할 수 있다. 그리고, 메모리 컨트롤러(120)는 해당 슬롯에 인큐된 디스크립터를 참조하여 커맨드를 생성하고 비휘발성 메모리 장치(200)로 전송할 수 있다. 슬롯이 "사용 가능한" 또는 "처리 완료된" 경우란, 해당 슬롯에 앞서 인큐된 디스크립터가 처리 완료된 경우, 즉, 디스크립터에 근거하여 생성된 커맨드와 관련된 동작이 모두 완료된 경우일 수 있다. 실시 예에 따라, 메모리 컨트롤러(120)는 제1 큐(Q1) 및 제2 큐(Q2) 각각에 인큐된 디스크립터들을 라운드 로빈 방식에 따라 처리할 수 있다.
이때, 본 발명에 따르면, 프로세서(110)는 어떤 커맨드에 관한 디스크립터를 제1 디스크립터 메모리(DM1) 상에서 최초 1회만 생성한 뒤, 동일한 타입의 커맨드를 추가로 필요로 할 때는 제1 디스크립터 메모리(DM1) 상에 앞서 생성된 디스크립터를 최소한으로 수정함으로서 재사용할 수 있다. 이어서, 수정된 디스크립터가 제1 큐(Q1)에 인큐되면, 메모리 컨트롤러(120)는 수정된 디스크립터를 참조하여 동일한 타입의 커맨드를 생성하고 비휘발성 메모리 장치(200)로 전송할 수 있다.
도2는, 제1 디스크립터 메모리(DM1)에 저장된 디스크립터(DSC0)를 예시적으로 도시한다.
디스크립터(DSC0)는, 예를 들어, 리드 커맨드에 관한 리드 디스크립터일 수 있다. 프로세서(110)는 제1 디스크립터 메모리(DM1) 상에서 리드 디스크립터(DSC0)를 최초로 1회만 생성할 수 있다. 리드 디스크립터(DSC0)가 처리 완료된 후, 프로세서(110)는, 후속 리드 커맨드를 필요로 할 수 있다. 이러한 경우, 프로세서(110)는 필요에 따라 리드 디스크립터(DSC0)에서, 예를 들어, 리드되어야 하는 어드레스에 관한 정보(D1) 및 리드되어야하는 데이터 사이즈(D2) 등에 관한 정보를 수정하고 수정된 디스크립터(DSC0)를 인큐할 수 있다.
다시 도1을 참조하면, 이와 같이 디스크립터의 재사용을 위해, 제1 큐(Q1)의 제1 슬롯들(SL11~SL16)은 서로 다른 커맨드 타입들에 각각 맵핑될 수 있다. 프로세서(110)는 제1 큐(Q1)에서 특정 커맨드, 예를 들어, 리드 커맨드에 맵핑된 슬롯을 요청하고, 메모리 컨트롤러(120)는 프로세서(110)의 요청에 응답하여, 제1 큐(Q1)에서 특정 커맨드, 예를 들어, 리드 커맨드에 맵핑된 슬롯을 프로세서(110)에게 할당할 수 있다. 결국, 제1 디스크립터 메모리(DM1)에서 할당된 슬롯에 대응하는 메모리 영역은 특정 커맨드, 예를 들어, 리드 커맨드에 관한 리드 디스크립터를 계속 유지 가능하므로, 프로세서(110)는 해당 리드 디스크립터를 계속 재사용할 수 있다.
실시 예에 따라, 제1 큐(Q1)의 제1 슬롯들(SL11~SL16) 각각이 특정 커맨드 타입에 맵핑되는 시점은, 메모리 컨트롤러(120)가 프로세서(110)의 슬롯 요청에 응답하여 제1 슬롯들(SL11~SL16) 중 어떠한 커맨드 타입에도 아직 맵핑되지 않은 어느 하나를 무작위로 할당하는 때일 수 있다.
한편, 제2 큐(Q2)의 제2 슬롯들(SL21~SL26)은 어떠한 커맨드 타입들에도 맵핑되지 않을 수 있다. 따라서, 제2 큐(Q2)의 제2 슬롯들(SL21~SL26) 각각에는 매번 다른 타입의 커맨드에 관한 디스크립터가 인큐될 수 있다. 프로세서(110)는 디스크립터 생성을 위해서 단지 제2 큐(Q2)의 사용 가능한 슬롯을 메모리 컨트롤러(120)에게 요청하고, 메모리 컨트롤러(120)는 제2 큐(Q2)의 제2 슬롯들(SL21~SL26) 중 사용 가능한 어느 하나를 프로세서(110)에게 할당할 수 있다. 프로세서(110)는 제2 큐(Q2)의 슬롯을 할당받을 때마다, 할당된 슬롯에 대응하는 제2 디스크립터 메모리(DM2) 상의 메모리 영역 상에 디스크립터를 처음부터 생성하고 할당된 슬롯에 인큐할 수 있다.
실시 예에 따라, 제1 큐(Q1)는 리드 에러 복구 프로세스에서 사용될 수 있다. 리드 에러 복구 프로세스는 비휘발성 메모리 장치(200)로부터 리드된 데이터에 대해 에러 정정 동작이 실패할 때 에러 정정 동작을 성공시키기 위하여, 리드 바이어스 변경 동작이나 경판정 및 연판정 에러 정정 동작을 위한 다양한 커맨드들을 비휘발성 메모리 장치(200)로 제공함으로써 수행될 수 있다. 이러한 경우, 제1 큐(Q1)의 제1 슬롯들(SL11~SL16)은 리드 에러 복구 프로세스에서 사용되는 소정의 모든 커맨드 타입들에 각각 맵핑될 수 있다.
한편, 리드 에러 복구 프로세스에서 사용되는 대부분의 커맨드들은 이전 커맨드의 처리 결과를 참조해야지만 수행 여부가 결정될 수 있다. 즉, 프로세서(110)는 이전 커맨드의 처리 결과를 참조하여 필요한 커맨드를 결정하고, 결정된 커맨드에 관한 디스크립터를 제1 큐(Q1)에 인큐할 수 있다. 따라서, 리드 에러 복구 프로세스에서는 복수의 디스크립터들이 동시에 제1 큐(Q1)에 인큐되기 보다, 한번에 하나의 디스크립터가 인큐되는 경우가 많을 것이다. 이때, 디스크립터를 인큐할 때마다 완전히 처음부터 생성한다면 리드 에러 복구 프로세스에 너무 긴 시간이 소요될 것은 분명하다.
그러나, 본 발명에 따르면, 제1 큐(Q1)의 슬롯들이 리드 에러 복구 프로세스에서 사용되는 모든 커맨드 타입들에 각각 맵핑됨으로써 결과적으로 해당 커맨드들을 위한 디스크립터들은 최소한의 수정을 거쳐 재사용될 수 있다. 따라서, 디스크립터 생성 시간이 획기적으로 제거됨으로써 리드 에러 복구 프로세스의 수행 시간이 효과적으로 단축되고, 프로세서(110)의 오버헤드도 감소할 수 있다.
실시 예에 따라, 제2 큐(Q2)는 리드 에러 복구 프로세스가 아닌 노멀 동작들을 위해 사용될 수 있다. 예를 들어, 제2 큐(Q2)는 외부 장치의 요청에 따라 비휘발성 메모리 장치(200)를 액세스하기 위한 커맨드들을 처리하기 위해 사용될 수 있다.
상술한 바와 같이, 프로세서(110)는 디스크립터를 제2 큐(Q2)에 인큐할 때마다 처음부터 생성하더라도, 복수의 디스크립터들이 제2 큐(Q2)에 동시에 인큐되어 있을 수 있고, 메모리 컨트롤러(120)는 제2 큐(Q2)에 동시에 인큐되어 있는 디스크립터들을 라운드 로빈 방식으로 처리할 수 있다. 이러한 방식은, 제2 디스크립터 메모리(DM2)의 한정된 용량에서 제2 큐(Q2)의 사용율을 최대화시킴으로써, 노멀 동작들에 대해 빠른 처리 속도를 제공할 수 있다.
동작 메모리 장치(130)는 제1 디스크립터 메모리(DM1) 및 제2 디스크립터 메모리(DM2)를 포함할 수 있다. 제1 디스크립터 메모리(DM1) 및 제2 디스크립터 메모리(DM2)는 제1 메모리 영역들(MU11~MU16) 및 제2 메모리 영역들(MU21~MU26)을 각각 포함할 수 있다. 한편, 도1은, 제1 및 제2 디스크립터 메모리들(DM1, DM2)이 6개의 메모리 영역들(MU11~MU16, MU21~MU26)을 각각 포함하는 것으로 도시하나, 메모리 영역들의 개수는 이에 제한되지 않는다.
동작 메모리 장치(130)는 SRAM(Static Random Access Memory) 및 DRAM(Dynamic Random Access Memory) 등과 같은 휘발성 메모리 장치일 수 있다. 이러한 경우, 메모리 영역들(MU11~MU16)은 휘발성이므로 재사용되는 디스크립터들을 파워 오프시까지 유지할 수 있다. 따라서, 디스크립터들은 파워 오프 전까지는 리드 에러 복구 프로세스로 진입할 때마다 재사용될 수 있다.
실시 예에 따라, 동작 메모리 장치(130)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등과 같은 비휘발성 메모리 장치일 수 있다.
비휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다. 비휘발성 메모리 장치(200)는 메모리 컨트롤러(120)에 의해 생성되고 전송된 커맨드에 응답하여 내부 동작을 수행할 수 있다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 및 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도1은 데이터 저장 장치(10)가 하나의 비휘발성 메모리 장치(200)를 포함하는 것으로 도시하나, 데이터 저장 장치(10)에 포함되는 비휘발성 메모리 장치(200)의 개수는 이에 제한되지 않는다.
도3은 도1의 제1 큐(Q1)의 제1 슬롯들(SL11~SL16)에 맵핑된 커맨드 타입들을 예시적으로 도시한 도면이다.
도3을 참조하면, 제1 슬롯들(SL11~SL16)은 리드 에러 복구 프로세스를 위한 서로 다른 커맨드들, 예를 들어, SLC(Single Level Cell) 리드 커맨드, TLC(Triple Level Cell) 리드 커맨드, 셋 파라미터 커맨드, 겟 파라미터 커맨드, 데이터 아웃 커맨드 및 오버샘플링 리드 커맨드에 각각 맵핑될 수 있다. 도3에 도시된 맵핑은 미리 설정되거나, 메모리 컨트롤러(120)가 프로세서(110)의 슬롯 요청에 응답하여 최초로 슬롯을 할당할 때 설정될 수 있다.
도4a 및 도4b는 메모리 컨트롤러(120)가 제1 큐(Q1)의 제1 슬롯들(SL11~SL16)을 프로세서(110)에게 할당하는 방법을 구체적으로 설명하기 위한 도면들이다. 도4a 및 도4b는 제1 큐(Q1)의 제1 슬롯들(SL11~SL16) 및 제1 슬롯들(SL11~SL16)에 각각 대응하는 제1 디스크립터 메모리(DM1)의 제1 메모리 영역들(MU11~MU16)을 도시한다.
도4a를 참조하면, SLC 리드 디스크립터, TLC 리드 디스크립터, 셋 파라미터 디스크립터, 겟 파라미터 디스크립터, 데이터 아웃 디스크립터 및 오버샘플링 리드 디스크립터는, 도3에 도시된 맵핑에 따라, 제1 메모리 영역들(MU11~MU16)에 각각 유지될 수 있다. 예를 들어, 제1 슬롯(SL11)은 SLC 리드 커맨드에 맵핑되므로, 제1 슬롯(SL11)에 대응하는 제1 메모리 영역(MU11)은 SLC 리드 커맨드에 관한 SLC 리드 디스크립터를 유지할 수 있다.
도4a에서, 제1 슬롯(SL11)은 현재 처리 중인 상태이고, 제1 슬롯들(SL12~SL16)은 처리 완료된 상태일 수 있다. 다른 말로 하면, 제1 슬롯들(SL12~SL16)은 사용 가능한 상태일 수 있다. 이때, 만일 프로세서(110)가 SLC 리드 커맨드를 필요로 하여 SLC 리드 커맨드에 맵핑된 제1 슬롯(SL11)을 요청하더라도, 메모리 컨트롤러(120)는 현재 처리 중인 제1 슬롯(SL11)을 프로세서(110)로 할당하지 않을 수 있다. 뿐만 아니라, 메모리 컨트롤러(120)는 다른 제1 슬롯들(SL12~SL16)이 사용 가능한 상태이더라도, SLC 리드 커맨드가 아닌 커맨드들을 위한 디스크립터들을 유지하는 다른 제1 슬롯들(SL12~SL16)을 프로세서(110)에게 할당하지 않을 수 있다.
도4b를 참조하면, 이제 제1 슬롯(SL11)은 처리 완료된 상태일 수 있다. 이때, 프로세서(110)가 SLC 리드 커맨드에 대응하는 제1 슬롯(SL11)을 요청하면, 메모리 컨트롤러(120)는 처리 완료된 제1 슬롯(SL11)을 프로세서(110)에게 할당할 수 있다. 프로세서(110)는 제1 슬롯(SL11)을 할당받으면, 제1 메모리 영역(MU11)에 저장된 SLC 리드 디스크립터를 최소한으로 수정하고 수정된 SLC 리드 디스크립터를 제1 슬롯(SL11)에 인큐할 수 있다.
도5a 및 도5b는 메모리 컨트롤러(120)가 제2 큐(Q2)의 제2 슬롯들(SL21~SL26)을 프로세서(110)에게 할당하는 방법을 구체적으로 설명하기 위한 도면들이다. 도5a 및 도5b는 제2 슬롯들(SL21~SL26) 및 제2 슬롯들(SL21~SL26)에 각각 대응하는 제2 디스크립터 메모리(DM2)의 메모리 영역들(MU21~MU26)을 도시한다.
도5a를 참조하면, TLC 리드 디스크립터들 및 TLC 라이트 디스크립터들은 제2 메모리 영역들(MU21~MU26)에 각각 저장될 수 있다. 제2 큐(Q2)의 제2 슬롯들(SL21~SL26)은 어떠한 특정 커맨드 타입과도 맵핑되지 않으므로 무작위로 할당될 수 있고, 따라서, 제2 메모리 영역들(MU21~MU26)에 저장되는 디스크립터들은 커맨드 타입에 제한받지 않을 수 있다. 한편, 제2 슬롯들(SL21~SL26)은 현재 처리 중인 상태일 수 있다.
도5b를 참조하면, 이제 슬롯(SL23)은 처리 완료된 상태일 수 있다. 이때, 프로세서(110)가, 예를 들어, TLC 라이트 디스크립터 생성을 위해 제2 큐(Q2)에서 사용 가능한 슬롯을 요청하면, 메모리 컨트롤러(120)는 제2 슬롯들(SL21~SL26) 중 사용 가능한 슬롯(SL23)을 프로세서(110)에게 할당할 수 있다. 슬롯(SL23)은 앞서 TLC 리드 디스크립터를 위해 할당되었었더라도 이제 TLC 라이트 디스크립터를 위해 할당될 수 있다. 프로세서(110)는 슬롯(SL23)을 할당받으면, TLC 라이트 디스크립터를 슬롯(SL23)에 대응하는 제2 메모리 영역(MU23) 상에 생성하고, TLC 라이트 디스크립터를 슬롯(SL23)에 인큐할 수 있다.
도6은 도1의 데이터 저장 장치(10)의 동작 방법을 도시하는 도면이다. 도6은 디스크립터가 제1 큐(Q1)에 인큐되고 처리되는 과정을 도시한다. 도6은 리드 에러 복구 프로세스가 수행되는 과정을 도시할 수 있다.
단계(S110)에서, 프로세서(110)는 비휘발성 메모리 장치(200)에 대해 소정 커맨드가 필요한 것으로 판단하고, 소정 커맨드에 관한 디스크립터를 최초로 생성하기 위해 제1 큐(Q1)에서 소정 커맨드의 타입에 맵핑된 슬롯을 메모리 컨트롤러(120)에게 요청할 수 있다.
단계(S120)에서, 메모리 컨트롤러(120)는 제1 큐(Q1)에서 소정 커맨드의 타입에 맵핑된 슬롯, 예를 들어, 제1 슬롯(SL13)을 프로세서(110)에게 할당할 수 있다.
단계(S130)에서, 프로세서(110)는 소정 커맨드에 관한 디스크립터를 할당된 제1 슬롯(SL13)에 대응하는 제1 디스크립터 메모리(DM1)의 제1 메모리 영역(MU13) 상에 생성할 수 있다.
단계(S140)에서, 프로세서(110)는 생성된 디스크립터를 할당된 제1 슬롯(SL13)에 인큐할 수 있다.
단계(S150)에서, 메모리 컨트롤러(120)는 디스크립터를 참조하여 소정 커맨드를 생성하고 비휘발성 메모리 장치(200)로 전송할 수 있다.
단계(S160)에서, 비휘발성 메모리 장치(200)는 커맨드에 응답하여 내부 동작을 수행할 수 있다.
단계(S210)에서, 프로세서(110)는 비휘발성 메모리 장치(200)에 대해 동일한 타입의 소정 커맨드가 다시 필요한 것으로 판단하고, 제1 큐(Q1)에서 소정 커맨드의 타입에 맵핑된 제1 슬롯(SL13)을 메모리 컨트롤러(120)에게 요청할 수 있다.
단계(S220)에서, 메모리 컨트롤러(120)는 제1 큐(Q1)에서 소정 커맨드의 타입에 맵핑된 제1 슬롯(SL13)이 사용 가능한 것으로 판단되면, 해당 제1 슬롯(SL13)을 프로세서(110)에게 할당할 수 있다. 소정 커맨드의 타입에 맵핑된 제1 슬롯(SL13)은 앞서 인큐된 디스크립터가 처리 완료되면 사용 가능한 것으로 판단될 수 있다.
단계(S230)에서, 프로세서(110)는 할당된 제1 슬롯(SL13)에 대응하는 제1 디스크립터 메모리(DM1)의 제1 메모리 영역(MU13) 상에 유지된 디스크립터를 수정할 수 있다. 디스크립터를 수정하는 시간은 생성하는 시간보다 작게 걸린다.
단계(S240)에서, 프로세서(110)는 수정된 디스크립터를 할당된 제1 슬롯(SL13)에 인큐할 수 있다.
단계(S250)에서, 메모리 컨트롤러(120)는 디스크립터를 참조하여 소정 커맨드를 생성하고 비휘발성 메모리 장치(200)로 전송할 수 있다.
단계(S260)에서, 비휘발성 메모리 장치(200)는 커맨드에 응답하여 내부 동작을 수행할 수 있다.
정리하면, 리드 에러 복구 프로세스에서 처리되는 디스크립터들은 최소한의 수정만을 거쳐 재사용될 수 있다. 따라서, 디스크립터 생성 시간이 획기적으로 제거됨으로써 리드 에러 복구 프로세스의 수행 시간이 효과적으로 단축되고, 프로세서(110)의 오버헤드도 감소할 수 있다.
도7은 도1의 데이터 저장 장치(10)의 동작 방법을 도시하는 도면이다. 도7은 디스크립터가 제2 큐(Q2)에 인큐되고 처리되는 과정을 도시한다. 도7은 노멀 동작들이 수행되는 과정을 도시할 수 있다.
단계(S310)에서, 프로세서(110)는 소정 커맨드에 관한 디스크립터를 생성하기 위해 제2 큐(Q2)에서 사용 가능한 슬롯을 메모리 컨트롤러(120)에게 요청할 수 있다.
단계(S320)에서, 메모리 컨트롤러(120)는 제2 큐(Q2)에서 사용 가능한 슬롯, 예를 들어, 슬롯(SL22)을 프로세서(110)에게 할당할 수 있다.
단계(S330)에서, 프로세서(110)는 소정 커맨드에 관한 디스크립터를 할당된 슬롯(SL22)에 대응하는 제2 디스크립터 메모리(DM2)의 제2 메모리 영역(MU22) 상에 생성할 수 있다.
단계(S340)에서, 프로세서(110)는 생성된 디스크립터를 할당된 슬롯(SL22)에 인큐할 수 있다.
단계(S350)에서, 메모리 컨트롤러(120)는 디스크립터를 참조하여 소정 커맨드를 생성하고 비휘발성 메모리 장치(200)로 전송할 수 있다.
단계(S360)에서, 비휘발성 메모리 장치(200)는 커맨드에 응답하여 내부 동작을 수행할 수 있다.
단계(S410)에서, 프로세서(110)는 동일한 타입의 소정 커맨드에 관한 디스크립터를 생성하기 위해 제2 큐(Q2)에서 사용 가능한 슬롯을 메모리 컨트롤러(120)에게 요청할 수 있다.
단계(S420)에서, 메모리 컨트롤러(120)는 제2 큐(Q2)에서 사용 가능한 슬롯, 예를 들어, 슬롯(SL24)을 프로세서(110)에게 할당할 수 있다.
단계(S430)에서, 프로세서(110)는 소정 커맨드에 관한 디스크립터를 할당된 슬롯(SL24)에 대응하는 제2 디스크립터 메모리(DM2)의 제2 메모리 영역(MU24) 상에 생성할 수 있다.
단계(S440)에서, 프로세서(110)는 생성된 디스크립터를 할당된 슬롯(SL24)에 인큐할 수 있다.
단계(S450)에서, 메모리 컨트롤러(120)는 디스크립터를 참조하여 소정 커맨드를 생성하고 비휘발성 메모리 장치(200)로 전송할 수 있다.
단계(S460)에서, 비휘발성 메모리 장치(200)는 커맨드에 응답하여 내부 동작을 수행할 수 있다.
한편, 슬롯(SL22)도 이후 다른 커맨드 타입의 디스크립터를 위해 할당될 수 있음은 자명하다. 정리하면, 제2 큐(Q2)에 인큐되는 디스크립터들은 인큐될 때마다 처음부터 생성될 수 있다.
도8은 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 내부 버스(1170)을 통해 연결된 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
프로세서(1110)는 도1의 프로세서(110)와 실질적으로 유사하게 동작할 수 있다. 즉, 프로세서(1110)는 메모리 컨트롤러(1165)에게 슬롯을 요청하고, 디스크립터를 할당된 슬롯에 인큐할 수 있다. 이때, 프로세서(1110)는 리드 에러 복구 프로세스를 수행할 때, 커맨드 타입에 맵핑된 슬롯을 할당받고, 할당된 슬롯에 대응하는 메모리 영역 상에 유지된 디스크립터를 수정하고, 수정된 디스크립터를 인큐할 수 있다. 프로세서(1110)는 어떤 커맨드에 관한 디스크립터를 최초 1회만 커맨드의 타입에 맵핑된 슬롯에 대응하는 메모리 영역 상에 생성할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다. 램(1120)은 도1의 동작 메모리 장치(130)와 실질적으로 유사하게 동작할 수 있다. 램(1120)은 프로세서(1110)에 의해 생성된 디스크립터를 유지할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체 인터페이스(1160)는 메모리 컨트롤러(1165)를 포함할 수 있다. 메모리 컨트롤러(1165)는 도1의 메모리 컨트롤러(120)와 실질적으로 유사하게 동작할 수 있다. 즉, 메모리 컨트롤러(1165)는 리드 에러 복구 프로세스를 위한 제1 큐 및 노멀 동작들을 위한 제2 큐를 포함할 수 있다. 메모리 컨트롤러(1165)는 프로세서(1110)의 제1 큐의 슬롯 요청에 응답하여 큐에서 커맨드에 맵핑된 슬롯을 할당할 수 있다. 또한 메모리 컨트롤러(1165)는 프로세서(1110)의 제2 큐의 슬롯 요청에 응답하여 큐에서 커맨드의 타입과 무관하게 사용 가능한 슬롯을 할당할 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도9는 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
110: 프로세서
120: 메모리 컨트롤러
130: 동작 메모리 장치
200: 비휘발성 메모리 장치

Claims (19)

  1. 비휘발성 메모리 장치; 및
    커맨드를 통해 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는,
    하나 이상의 슬롯들을 포함하는 큐를 포함하고 상기 커맨드를 생성하기 위해 상기 큐에 인큐된 디스크립터를 처리하도록 구성되되, 상기 슬롯들은 상기 커맨드의 서로 다른 타입들에 각각 맵핑되는, 메모리 컨트롤러; 및
    상기 커맨드의 타입에 맵핑된 슬롯을 상기 메모리 컨트롤러에게 요청하고, 상기 슬롯을 할당받으면 상기 커맨드에 관한 디스크립터를 상기 슬롯에 인큐하도록 구성된 프로세서를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는, 상기 슬롯들에 각각 대응하는 하나 이상의 메모리 영역들을 더 포함하되,
    상기 프로세서는, 상기 슬롯을 할당받으면 상기 디스크립터를 상기 슬롯에 대응하는 메모리 영역 상에 생성하고, 생성된 디스크립터를 상기 슬롯에 인큐하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 프로세서는, 상기 커맨드의 상기 타입과 동일한 타입의 커맨드를 추가로 필요로 할 때, 상기 슬롯을 상기 메모리 컨트롤러에게 요청하고, 상기 슬롯을 할당받으면 상기 메모리 영역 상에 저장된 디스크립터를 수정하고, 수정된 디스크립터를 상기 슬롯에 인큐하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 메모리 컨트롤러는, 상기 프로세서의 상기 슬롯의 요청에 응답하여, 상기 슬롯에 앞서 인큐된 디스크립터가 처리 완료될 때 상기 슬롯을 상기 프로세서에게 할당하는 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 큐는, 리드 에러 복구 프로세스를 위한 것인 데이터 저장 장치.
  6. 비휘발성 메모리 장치; 및
    커맨드를 통해 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는,
    상기 커맨드에 관한 디스크립터를 생성하고, 상기 디스크립터를 인큐하도록 구성된 프로세서; 및
    상기 커맨드를 생성하기 위해 인큐된 디스크립터를 처리하도록 구성된 메모리 컨트롤러를 포함하고,
    상기 커맨드의 상기 타입과 동일한 타입의 커맨드를 추가로 필요로 할 때, 상기 디스크립터를 수정하고 수정된 디스크립터를 인큐하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 메모리 컨트롤러는, 상기 디스크립터가 인큐되는 큐를 포함하고, 상기 큐는 상기 커맨드의 서로 다른 타입들에 각각 맵핑되는 하나 이상의 슬롯들을 포함하고,
    상기 컨트롤러는, 상기 슬롯들에 각각 대응하는 하나 이상의 메모리 영역들을 더 포함하고, 상기 메모리 영역들 각각은, 대응하는 슬롯에 인큐된 디스크립터를 저장하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 프로세서는, 상기 디스크립터를 생성하기 위해 상기 커맨드의 상기 타입에 맵핑된 슬롯을 상기 메모리 컨트롤러에게 요청하고, 상기 슬롯을 할당받으면 상기 디스크립터를 상기 슬롯에 대응하는 메모리 영역 상에 생성하고, 상기 디스크립터를 상기 슬롯에 인큐하는 데이터 저장 장치.
  9. 제7항에 있어서,
    상기 프로세서는, 상기 커맨드를 추가로 필요로 할 때, 상기 커맨드의 타입에 맵핑된 슬롯을 상기 메모리 컨트롤러에게 요청하고, 상기 슬롯을 할당받으면 상기 슬롯에 대응하는 메모리 영역 상에 유지된 상기 디스크립터를 수정하고, 상기 수정된 디스크립터를 상기 슬롯에 인큐하는 데이터 저장 장치.
  10. 제7항에 있어서,
    상기 메모리 컨트롤러는, 상기 프로세서의 슬롯의 요청에 응답하여, 상기 슬롯에 앞서 인큐된 디스크립터가 처리 완료될 때 상기 슬롯을 상기 프로세서에게 할당하는 데이터 저장 장치.
  11. 제6항에 있어서,
    상기 큐는, 리드 에러 복구 프로세스를 위한 것인 데이터 저장 장치.
  12. 비휘발성 메모리 장치; 및
    커맨드를 통해 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는,
    하나 이상의 제1 슬롯들을 포함하는 제1 큐 및 하나 이상의 제2 슬롯들을 포함하는 제2 큐를 포함하고, 상기 커맨드를 생성하기 위해 상기 제1 큐 및 상기 제2 큐에 인큐된 디스크립터들을 처리하도록 구성되되, 상기 제1 슬롯들은 상기 커맨드의 서로 다른 타입들에 각각 맵핑되는, 메모리 컨트롤러; 및
    상기 제1 큐의 제1 슬롯 또는 상기 제2 큐의 제2 슬롯을 상기 메모리 컨트롤러에게 요청하고, 상기 커맨드에 관한 디스크립터를 할당된 슬롯에 인큐하도록 구성된 프로세서를 포함하고,
    상기 메모리 컨트롤러는, 상기 프로세서의 상기 제1 큐의 슬롯 요청에 응답하여 상기 제1 큐에서 상기 커맨드의 타입에 맵핑된 제1 슬롯을 할당하고, 상기 프로세서의 상기 제2 큐의 슬롯 요청에 응답하여 상기 커맨드의 타입에 무관하게 상기 제2 큐에서 제2 슬롯을 할당하는 데이터 저장 장치.
  13. 제12항에 있어서,
    상기 컨트롤러는, 상기 제1 슬롯들에 각각 대응하는 제1 메모리 영역들 및 상기 제2 슬롯들에 각각 대응하는 제2 메모리 영역들을 더 포함하고,
    상기 제1 및 제2 메모리 영역들 각각은, 대응하는 슬롯에 인큐된 디스크립터를 저장하는 데이터 저장 장치.
  14. 제13항에 있어서,
    상기 프로세서는, 상기 제1 큐에서 상기 커맨드의 상기 타입에 맵핑된 상기 제1 슬롯을 요청하고, 상기 제1 큐에서 상기 제1 슬롯을 할당받으면 상기 디스크립터를 상기 제1 슬롯에 대응하는 제1 메모리 영역 상에 생성하고, 상기 디스크립터를 상기 제1 슬롯에 인큐하는 데이터 저장 장치.
  15. 제13항에 있어서,
    상기 프로세서는, 상기 커맨드의 상기 타입과 동일한 타입의 커맨드를 추가로 필요로 할 때, 상기 제1 큐에서 상기 제1 슬롯을 요청하고, 상기 제1 큐에서 상기 제1 슬롯을 할당받으면 상기 제1 슬롯에 대응하는 제1 메모리 영역 상에 저장된 디스크립터를 수정하고, 수정된 디스크립터를 상기 제1 슬롯에 인큐하는 데이터 저장 장치.
  16. 제13항에 있어서,
    프로세서는, 상기 제2 큐에서 상기 제2 슬롯을 할당받으면 상기 디스크립터를 상기 제2 슬롯에 대응하는 제2 메모리 영역 상에 생성하고, 상기 디스크립터를 상기 제2 슬롯에 인큐하는 데이터 저장 장치.
  17. 제12항에 있어서,
    상기 메모리 컨트롤러는, 상기 프로세서의 상기 제1 큐의 상기 슬롯 요청에 응답하여 상기 제1 슬롯에 앞서 인큐된 디스크립터가 처리 완료될 때 상기 제1 슬롯을 할당하는 데이터 저장 장치.
  18. 제12항에 있어서,
    상기 메모리 컨트롤러는, 상기 프로세서의 상기 제2 큐의 상기 슬롯 요청에 응답하여 상기 제2 큐의 상기 제2 슬롯들 중 사용 가능한 어느 하나의 제2 슬롯을 할당하는 데이터 저장 장치.
  19. 제12항에 있어서,
    상기 제1 큐는 리드 에러 복구 프로세스를 위한 것이고, 상기 제2 큐는 노멀 동작들을 위한 것인 데이터 저장 장치.
KR1020170013857A 2017-01-31 2017-01-31 데이터 저장 장치 KR20180089140A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170013857A KR20180089140A (ko) 2017-01-31 2017-01-31 데이터 저장 장치
US15/644,193 US10642534B2 (en) 2017-01-31 2017-07-07 Data storage device
CN201710720567.XA CN108376051B (zh) 2017-01-31 2017-08-21 数据存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170013857A KR20180089140A (ko) 2017-01-31 2017-01-31 데이터 저장 장치

Publications (1)

Publication Number Publication Date
KR20180089140A true KR20180089140A (ko) 2018-08-08

Family

ID=62979819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170013857A KR20180089140A (ko) 2017-01-31 2017-01-31 데이터 저장 장치

Country Status (3)

Country Link
US (1) US10642534B2 (ko)
KR (1) KR20180089140A (ko)
CN (1) CN108376051B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117305A (ko) * 2019-04-03 2020-10-14 에스케이하이닉스 주식회사 저장 장치, 컨트롤러 및 컨트롤러의 동작 방법
CN110209357A (zh) * 2019-06-04 2019-09-06 深圳忆联信息***有限公司 提高ssd大文件写性能的方法、装置、计算机设备及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100533410C (zh) * 2001-08-27 2009-08-26 英特尔公司 通用执行数据通路中软件控制的内容可寻址存储器
US8738860B1 (en) * 2010-10-25 2014-05-27 Tilera Corporation Computing in parallel processing environments
JP5659068B2 (ja) * 2011-04-04 2015-01-28 オリンパス株式会社 無線通信装置、無線通信方法および無線通信プログラム
US8880800B2 (en) * 2011-05-20 2014-11-04 Promise Technology, Inc. Redundant array of independent disks system with inter-controller communication and method of operation thereof
KR20150116627A (ko) 2014-04-08 2015-10-16 에스케이하이닉스 주식회사 컨트롤러 및 그것을 포함하는 데이터 저장 장치
KR101996266B1 (ko) * 2014-09-18 2019-10-01 삼성전자주식회사 호스트 및 이를 포함하는 컴퓨터 시스템
US10114675B2 (en) * 2015-03-31 2018-10-30 Toshiba Memory Corporation Apparatus and method of managing shared resources in achieving IO virtualization in a storage device
KR102367982B1 (ko) * 2015-06-22 2022-02-25 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템

Also Published As

Publication number Publication date
CN108376051A (zh) 2018-08-07
US10642534B2 (en) 2020-05-05
CN108376051B (zh) 2021-03-16
US20180217785A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
US11543997B2 (en) Memory system and method for controlling nonvolatile memory
KR102641521B1 (ko) 키-밸류 스토리지 장치 및 이의 동작 방법
US11204721B2 (en) Input/output size control between a host system and a memory sub-system
JP7358594B2 (ja) メモリシステム
US11726707B2 (en) System and method of writing to nonvolatile memory using write buffers
KR102558947B1 (ko) 데이터 저장 장치
US20230244394A1 (en) Gradually Reclaim Storage Space Occupied by a Proof of Space Plot in a Solid State Drive
US10346052B2 (en) Memory system with priority processing and operating method thereof
JP7381678B2 (ja) メモリシステム
US11775188B2 (en) Communications to reclaim storage space occupied by proof of space plots in solid state drives
US12033700B2 (en) Memory system and method of controlling nonvolatile memory
US20240241644A1 (en) Storage device and storage system
KR20170141298A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170086840A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180089140A (ko) 데이터 저장 장치
US11704065B2 (en) Memory system limiting fetching from host submission queue based on free space of corresponding completion queue and control method thereof
US20220300185A1 (en) Storage device, storage system, and control method
US11182329B2 (en) Data processing system and operating method thereof
US11119938B2 (en) Apparatus and method to synchronize memory map between a storage device and host
KR20210083888A (ko) 입출력 성능이 향상된 메모리 시스템 및 그의 동작 방법
US20220188008A1 (en) Data storage apparatus and operation method thereof
US11816360B2 (en) Method and apparatus for performing data access performance shaping of memory device
US20240201879A1 (en) Storage device, storage device operating method and resource management device for determining unit of data required for operation of resources of storage device based on access pattern of host device
JP2022165569A (ja) メモリシステム、メモリデバイス、およびデータ送信方法
KR20220135786A (ko) 메모리 시스템에 포함된 복수의 메모리 장치에서 수행되는 동작에 대해 스케줄링하는 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination