KR20170141298A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170141298A
KR20170141298A KR1020160073725A KR20160073725A KR20170141298A KR 20170141298 A KR20170141298 A KR 20170141298A KR 1020160073725 A KR1020160073725 A KR 1020160073725A KR 20160073725 A KR20160073725 A KR 20160073725A KR 20170141298 A KR20170141298 A KR 20170141298A
Authority
KR
South Korea
Prior art keywords
read
read request
request
requests
linkable
Prior art date
Application number
KR1020160073725A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160073725A priority Critical patent/KR20170141298A/ko
Priority to US15/261,052 priority patent/US20170357466A1/en
Priority to CN201610915065.8A priority patent/CN107507638A/zh
Publication of KR20170141298A publication Critical patent/KR20170141298A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

데이터 저장 장치는 비휘발성 메모리 장치 및 리드 요청에 대응하는 상기 비휘발성 메모리 장치의 메모리 영역 및 하나 이상의 대기된 리드 요청들에 대응하는 상기 비휘발성 메모리 장치의 메모리 영역들에 근거하여 리드 커맨드를 생성하도록 구성된 컨트롤러를 포함하고, 상기 비휘발성 메모리 장치는 상기 리드 커맨드에 응답하여 상기 메모리 영역에 저장된 데이터 및 상기 메모리 영역들에 저장된 데이터를 동시에 리드한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 리드 시간이 생략되어 동작 속도가 향상되고 소비 전력이 감소된 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 비휘발성 메모리 장치; 및 리드 요청에 대응하는 상기 비휘발성 메모리 장치의 메모리 영역 및 하나 이상의 대기된 리드 요청들에 대응하는 상기 비휘발성 메모리 장치의 메모리 영역들에 근거하여 리드 커맨드를 생성하도록 구성된 컨트롤러를 포함하고, 상기 비휘발성 메모리 장치는 상기 리드 커맨드에 응답하여 상기 메모리 영역에 저장된 데이터 및 상기 메모리 영역들에 저장된 데이터를 동시에 리드할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 비휘발성 메모리 장치; 및 리드 요청에 대응하는 상기 비휘발성 메모리 장치의 메모리 영역 및 하나 이상의 대기된 리드 요청들에 대응하는 상기 비휘발성 메모리 장치의 메모리 영역들에 근거하여 상기 리드 요청이 상기 대기된 리드 요청들과 링크가능한지 여부를 판단하고, 상기 리드 요청이 상기 대기된 리드 요청들과 링크불가능할 때 상기 리드 요청을 대기시키도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 리드 요청에 대응하는 메모리 영역 및 하나 이상의 대기된 리드 요청들에 대응하는 메모리 영역들에 근거하여 상기 리드 요청이 상기 대기된 리드 요청들과 링크가능한지 여부를 판단하는 단계; 및 상기 리드 요청이 상기 대기된 리드 요청들과 링크불가능할 때, 상기 리드 요청을 대기시키는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 리드 시간이 생략됨으로써 동작 속도가 향상되고 소비 전력이 절감될 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2a는 도1에 도시된 비휘발성 메모리 장치를 간략하게 도시한 블록도,
도2b는 비휘발성 메모리 장치가 플래인들에 대해 동시에 리드 동작을 수행하는 경우를 예시적으로 도시하는 도면,
도2c는 비휘발성 메모리 장치가 플래인들에 대해 동시에 리드 동작을 수행하지 못하는 경우를 예시적으로 도시하는 도면,
도3은 도1에 도시된 요청 생성부가 생성한 리드 요청을 예시적으로 도시한 도면,
도4는 도1의 데이터 저장 장치의 동작 방법을 예시적으로 도시하는 순서도,
도5는 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도6은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 외부 장치의 요청에 따라, 비휘발성 메모리 장치(200)에 데이터를 저장하고 비휘발성 메모리 장치(200)로부터 데이터를 리드하여 외부 장치로 출력할 수 있다.
컨트롤러(100)는 요청 생성부(110), 링크부(120) 및 커맨드 생성부(130)를 포함할 수 있다.
요청 생성부(110)는 비휘발성 메모리 장치(200)로부터 데이터를 리드하기 위해서 리드 요청을 생성할 수 있다. 요청 생성부(110)는, 예를 들어, 외부 장치로부터 요청된 데이터를 리드하기 위해서, 또는 컨트롤러(100)의 동작에 필요한 데이터를 리드하기 위해서, 또는 비휘발성 메모리 장치(200)에 저장된 데이터를 관리하기 위해서, 등 다양한 이유로 리드 요청을 생성할 수 있다. 리드 요청은 비휘발성 메모리 장치(200)에서 리드 동작이 수행될 메모리 영역의 위치를 특정하여 생성될 수 있다.
링크부(120)는 요청 생성부(110)가 생성한 리드 요청들을 선택적으로 링크시킬 수 있다. 구체적으로, 링크부(120)는 리드 요청에 대응하는 메모리 영역 및 하나 이상의 대기된 리드 요청들에 대응하는 메모리 영역들에 근거하여 리드 요청이 대기된 리드 요청들과 링크가능한지 여부를 판단할 수 있다. 그리고, 링크부(120)는 리드 요청이 대기된 리드 요청들과 링크가능할 때, 리드 요청을 대기된 리드 요청들과 링크시킬 수 있다. 링크부(120)는 리드 요청에 대응하는 메모리 영역 및 대기된 리드 요청들에 대응하는 메모리 영역들이 동시에 리드가능한지 여부를 판단함으로써 링크가능한지 여부를 판단할 수 있다. 그리고, 링크부(120)는 리드 요청이 대기된 리드 요청들과 링크불가능할 때, 리드 요청을 대기시킬 수 있다.
커맨드 생성부(130)는, 링크부(120)에 의해 서로 링크된 리드 요청들에 근거하여 리드 커맨드를 생성하고, 생성된 리드 커맨드를 비휘발성 메모리 장치(200)로 전송할 수 있다.
즉, 커맨드 생성부(130)는 각각의 리드 요청들로부터 비휘발성 메모리 장치(200)가 리드 동작들을 복수회 수행하도록 서로 다른 리드 커맨드들을 비휘발성 메모리 장치(200)로 전송할 수도 있지만, 비휘발성 메모리 장치(200)가 한번의 리드 동작을 통해 링크된 리드 요청들에 대응하는 데이터를 동시에 리드하도록 링크된 리드 요청들로부터 하나의 리드 커맨드를 생성하고 비휘발성 메모리 장치(200)로 전송할 수 있다. 즉, "링크"는 각각의 리드 요청들에 대응하는 메모리 영역들을 동시에 리드하기 위해서 리드 요청들을 서로 관련짓는 것이다.
따라서, 본 발명의 실시 예에 따르면, 복수회 수행될 리드 동작들이 한번의 리드 동작으로 통합됨으로써 데이터 저장 장치(10)의 전반적인 동작 속도가 향상되고, 소비 전략이 감소될 수 있다.
실시 예에 따라, 링크부(120)는 리드 요청들이 서로 링크가능하다고 판단되더라도 링크가능한 리드 요청들의 개수가 불충분하다고 판단될 때는 리드 요청들을 대기시킬 수 있다. 예를 들어, 링크부(120)는, 동시에 리드가능한 메모리 영역들의 최대 개수를 기준으로 현재 링크가능한 리드 요청들의 개수가 충분한지 여부를 판단할 수 있다.
비휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
도1은 데이터 저장 장치(10)가 하나의 비휘발성 메모리 장치(200)만을 포함하는 것으로 도시하나, 본 발명의 실시 예는 이에 제한되지 않는다.
도2a는 도1에 도시된 비휘발성 메모리 장치(200)를 간략하게 도시한 블록도이다.
비휘발성 메모리 장치(200)는 제어부(210), 데이터 입출력부(220) 및 데이터 저장부(230)를 포함할 수 있다.
제어부(210)는 컨트롤러(100)의 제어에 따라 비휘발성 메모리 장치(200)의 제반 동작들을 제어할 수 있다. 제어부(210)는 컨트롤러(100)로부터 전송된 리드 커맨드에 응답하여 데이터 저장부(230)의 메모리 영역으로부터 데이터를 리드하고 컨트롤러(100)로 전송할 수 있다.
데이터 입출력부(220)는 제어부(210) 및 데이터 저장부(230) 사이에서 데이터를 전송할 수 있다. 데이터 입출력부(220)는 플래인들(PN0~PN3)에 각각 대응하는 버퍼부들(BF0~BF3)을 포함할 수 있다.
데이터 저장부(230)는 플래인들(PN0~PN3)을 포함할 수 있다. 플래인들(PN0~PN3) 각각은 복수의 메모리 블록들(BK0~BKn)을 포함할 수 있다. 메모리 블록들(BK0~BKn) 각각은 복수의 메모리 영역들(MR0~MRk)을 포함할 수 있다. 메모리 영역은, 데이터가 대응하는 버퍼부로 리드되는 메모리 단위일 수 있다. 예를 들어, 선택된 메모리 영역(201)에 저장된 데이터는 대응하는 버퍼부(BF0)로 일시에 리드될 수 있다.
도2a는 데이터 저장부(230)가 4개의 플래인들(PN0~PN3)을 포함하는 것으로 도시하나, 본 발명의 실시 예는 이에 제한되지 않는다.
도2b는 비휘발성 메모리 장치(200)가 플래인들(PN0~PN3)에 대해 동시에 리드 동작을 수행하는 경우를 예시적으로 도시하는 도면이다.
도2b를 참조하면, 비휘발성 메모리 장치(200)는 플래인들(PN0~PN3)에 대해 동시에 리드 동작을 수행할 수 있다. 비휘발성 메모리 장치(200)는 구조적인 특징에 기인하여 플래인들(PN0~PN3)에서 선택된 메모리 영역들(202)에 저장된 데이터를 동시에 버퍼부들(BF0~BF3)로 리드할 수 있다. 선택된 메모리 영역들(202)은 각각의 플래인들(PN0~PN3)에서, 예를 들어, 동일한 블록 어드레스 및 동일한 로우 어드레스에 대응되는 메모리 영역들일 수 있다. 선택된 메모리 영역들(202)은, 예를 들어, 공통의 워드라인을 통해 동시에 액세스될 수 있는 메모리 영역들일 수 있다.
다시, 도1을 참조하면, 링크부(120)는 리드 요청들에 대응하는 메모리 영역들이 도2b에 도시된 바와 같이 동시에 리드될 수 있을 때, 리드 요청들을 서로 링크시킬 수 있다. 그 결과, 링크된 리드 요청들로부터 하나의 리드 커맨드가 생성되고, 하나의 리드 커맨드를 통해 리드 요청들에 각각 대응하는 메모리 영역들은 도2b에 도시된 바와 같이 동시에 리드될 수 있다. 링크부(120)는 메모리 영역들의 칩 어드레스, 플래인 어드레스, 블록 어드레스 및 로우 어드레스 중 하나 이상에 근거하여, 메모리 영역들이 동시에 리드가능한지 여부를 판단할 수 있다.
한편, 도2b는 4개의 플래인들(PN0~PN3) 모두에 대해 리드 동작이 수행되는 경우를 도시하지만, 일부의 플래인들에 대해서만 리드 동작이 수행될 수도 있을 것이다.
도2c는 비휘발성 메모리 장치(200)가 플래인들(PN0~PN3)에 대해 동시에 리드 동작을 수행하지 못하는 경우를 예시적으로 도시하는 도면이다. 도2c는 리드 요청들이 링크불가능한 경우를 예시적으로 도시한다.
도2c를 참조하면, 선택된 메모리 영역들(203~206)은 각각의 플래인들(PN0~PN3)에서 동일한 블록 어드레스 및 동일한 로우 어드레스에 대응하지 못할 수 있다. 또는, 선택된 메모리 영역들(203~206)은 공통의 워드라인에 연결되지 않을 수 있다. 이러한 경우, 비휘발성 메모리 장치(200)는 구조적인 특징에 기인하여 선택된 메모리 영역들(203~206)을 동시에 리드할 수 없다.
다시, 도1을 참조하면, 링크부(120)는 리드 요청들에 대응하는 메모리 영역들이 도2c에 도시된 바와 같이 동시에 리드될 수 없을 때, 리드 요청들을 링크시키지 않고 대기시킬 수 있다. 대기된 리드 요청은 소정의 대기 시간동안 새로운 리드 요청들과 링크된 뒤 처리되거나, 소정의 대기 시간이 지나면 어떠한 리드 요청과도 링크되지 않더라도 단독으로 처리될 수 있다.
도3은 도1에 도시된 요청 생성부(110)가 생성한 리드 요청(RQ)을 예시적으로 도시한 도면이다.
도3을 참조하면, 요청 생성부(110)는 비휘발성 메모리 장치(200)로부터 데이터를 리드해야할 때, 데이터가 저장된 메모리 영역에 대한 위치 정보(401)를 포함하는 리드 요청(RQ)을 생성할 수 있다. 링크부(120)는 리드 요청들에 포함된 위치 정보(401)를 참조하여 서로 링크가능한지 여부를 판단할 수 있다.
실시 예에 따라, 요청 생성부(110)는 리드 요청(RQ)의 속성에 따라 신속하게 처리되어야 할 리드 요청(RQ)을 분류하여 링크 플래그(402)를 설정할 수 있다. 리드 요청(RQ)의 속성은, 예를 들어, 리드될 데이터의 용도, 즉, 외부 장치로 전송될 데이터인지, 또는 비휘발성 메모리 장치(200)를 관리하기 위한 데이터인지 등에 관련될 수 있다. 또는, 리드 요청(RQ)의 속성은, 리드 요청(RQ)의 우선 순위에 관련될 수 있다.
구체적으로, 리드 요청(RQ)이 링크부(120)의 판단을 스킵하고 즉시 처리되어야 할 때, 요청 생성부(110)는 링크 플래그(402)를 비활성화, 예를 들어, "0"으로 설정할 수 있다. 리드 요청(RQ)이 처리가 다소 지연되더라도 무방하거나 서로 링크가능한 리드 요청들이 연속적으로 생성될 예정일 때, 요청 생성부(110)는 링크 플래그(402)를 활성화, 예를 들어, "1"로 설정할 수 있다. 따라서, 링크부(120)는 링크 플래그(402)가 "1"로 설정되었을 때, 리드 요청(RQ)이 링크가능한지 여부를 판단할 수 있다. 그리고, 링크부(120)는 링크 플래그(402)가 "0"으로 설정되었을 때, 리드 요청(RQ)이 링크가능한지 여부를 판단하지 않고 즉시 처리되도록 커맨드 생성부(130)를 제어할 수 있다.
도4는 도1의 데이터 저장 장치(10)의 동작 방법을 예시적으로 도시하는 순서도이다.
이하, 도1 내지 도4를 참조하여, 데이터 저장 장치(10)의 동작 방법이 상세하게 설명될 것이다.
단계(S110)에서, 요청 생성부(110)는 비휘발성 메모리 장치(200)로부터 데이터를 리드하기 위해서 리드 요청을 생성할 수 있다. 요청 생성부(110)는 비휘발성 메모리 장치(200)에서 리드될 데이터가 저장된 메모리 영역에 대한 위치 정보를 포함하는 리드 요청을 생성할 수 있다. 요청 생성부(110)는 리드 요청의 속성에 따라 링크 플래그를 설정할 수 있다.
단계(S120)에서, 링크부(120)는 요청 생성부(110)에 의해 생성된 리드 요청에서 링크 플래그가 활성화되었는지 여부를 판단할 수 있다. 링크 플래그가 활성화되었을 때, 절차는 단계(S130)로 이동할 수 있다. 링크 플래그가 비활성화되었을 때, 절차는 단계(S180)로 이동할 수 있다.
단계(S180)에서, 단계(S120)에서 링크 플래그가 비활성화되었을 때, 커맨드 생성부(130)는 오직 현재 리드 요청에만 근거하여 리드 커맨드를 생성할 수 있다. 즉, 리드 요청에 대한 링크부(120)의 링크가능 여부 판단은 스킵될 수 있다.
단계(S130)에서, 단계(S120)에서 링크 플래그가 활성화되었을 때, 링크부(120)는 리드 요청에 대응하는 메모리 영역 및 하나 이상의 대기된 리드 요청들에 대응하는 메모리 영역들에 근거하여 리드 요청이 대기된 리드 요청들과 링크가능한지 여부를 판단할 수 있다. 링크부(120)는 리드 요청에 대응하는 메모리 영역 및 대기된 리드 요청들에 대응하는 메모리 영역들이 동시에 리드가능한지 여부를 판단함으로써 링크가능한지 여부를 판단할 수 있다. 링크부(120)는 리드 요청이 대기된 리드 요청들과 링크가능할 때, 리드 요청을 대기된 리드 요청들과 링크시킬 수 있다. 리드 요청이 대기된 리드 요청들과 링크가능할 때, 절차는 단계(S140)로 이동할 수 있다. 리드 요청이 대기된 리드 요청들과 링크불가능할 때, 절차는 단계(S150)로 이동할 수 있다.
단계(S140)에서, 링크부(120)는 링크가능한 리드 요청들의 개수가 충분한지 여부를 판단할 수 있다. 링크부(120)는, 예를 들어, 도2a의 플래인들(PN0~PN3)의 개수에 근거하여 링크가능한 리드 요청들의 개수가 4개인지 여부를 판단할 수 있다. 개수가 충분할 때, 절차는 단계(S170)로 이동할 수 있다. 개수가 불충분할 때, 절차는 단계(S150)로 이동할 수 있다.
단계(S150)에서, 링크부(120)는 리드 요청을 대기시킬 수 있다. 리드 요청이 대기되는 동안, 후속하여 생성되는 리드 요청들은 도4에 도시된 절차에 근거하여 대기된 리드 요청과 링크가능한지 여부가 판단되고, 대기된 리드 요청과 링크될 것이다.
단계(S160)에서, 링크부(120)는 리드 요청의 대기 시간이 임계 시간을 초과했는지 여부를 판단할 수 있다. 대기 시간이 임계 시간을 초과했을 때, 절차는 단계(S170)로 이동할 수 있다. 대기 시간이 임계 시간을 초과했을 때, 절차는 단계(S160)에 머물 수 있다.
단계(S170)에서, 커맨드 생성부(130)는 서로 링크된 리드 요청들에 근거하여 리드 커맨드를 생성할 수 있다. 만일, 리드 요청이 대기되는 중에 어떠한 리드 요청과도 링크되지 않았다면 커맨드 생성부(130)는 리드 요청에만 근거하여 리드 커맨드를 생성할 수 있다.
단계(S190)에서, 커맨드 생성부(130)는 리드 커맨드를 비휘발성 메모리 장치(200)로 전송할 수 있다. 따라서, 서로 링크된 리드 요청들로부터 리드 커맨드가 생성되었을 때, 비휘발성 메모리 장치(200)는 리드 요청들에 대응하는 메모리 영역들로부터 데이터를 동시에 리드할 수 있다.
도5는 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
컨트롤러(1100)는 도1에 도시된 컨트롤러(100)와 실질적으로 유사하게 동작할 수 있다. 컨트롤러(1100)는 리드 요청에 대응하는 비휘발성 메모리 장치의 메모리 영역 및 하나 이상의 대기된 리드 요청들에 대응하는 비휘발성 메모리 장치의 메모리 영역들에 근거하여 리드 요청이 대기된 리드 요청들과 링크가능한지 여부를 판단할 수 있다. 컨트롤러(1100)는 리드 요청이 대기된 리드 요청들과 링크가능할 때 리드 요청 및 대기된 리드 요청들에 근거하여 리드 커맨드를 생성하고, 리드 요청이 대기된 리드 요청들과 링크불가능할 때 리드 요청을 대기시킬 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도6은 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
110: 요청 생성부
120: 링크부
130: 커맨드 생성부
200: 비휘발성 메모리 장치

Claims (19)

  1. 비휘발성 메모리 장치; 및
    리드 요청에 대응하는 상기 비휘발성 메모리 장치의 메모리 영역 및 하나 이상의 대기된 리드 요청들에 대응하는 상기 비휘발성 메모리 장치의 메모리 영역들에 근거하여 리드 커맨드를 생성하도록 구성된 컨트롤러를 포함하고,
    상기 비휘발성 메모리 장치는 상기 리드 커맨드에 응답하여 상기 메모리 영역에 저장된 데이터 및 상기 메모리 영역들에 저장된 데이터를 동시에 리드하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는, 상기 메모리 영역 및 상기 메모리 영역들에 근거하여 상기 리드 요청이 상기 대기된 리드 요청들과 링크가능한 것으로 판단될 때, 상기 리드 커맨드를 생성하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 컨트롤러는, 상기 메모리 영역 및 상기 메모리 영역들의 칩 어드레스들, 플래인 어드레스들, 블록 어드레스들 및 로우 어드레스들 중 하나 이상에 근거하여, 상기 리드 요청이 상기 대기된 리드 요청들과 링크가능한지 여부를 판단하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 컨트롤러는, 상기 메모리 영역 및 상기 메모리 영역들에 근거하여 상기 리드 요청이 상기 대기된 리드 요청들과 링크불가능한 것으로 판단될 때, 상기 리드 커맨드를 생성하지 않고 상기 리드 요청을 대기시키는 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 컨트롤러는, 상기 대기된 리드 요청들의 개수에 따라, 상기 리드 커맨드를 생성하거나, 상기 리드 커맨드를 생성하지 않고 상기 리드 요청을 대기시키는 데이터 저장 장치.
  6. 비휘발성 메모리 장치; 및
    리드 요청에 대응하는 상기 비휘발성 메모리 장치의 메모리 영역 및 하나 이상의 대기된 리드 요청들에 대응하는 상기 비휘발성 메모리 장치의 메모리 영역들에 근거하여 상기 리드 요청이 상기 대기된 리드 요청들과 링크가능한지 여부를 판단하고, 상기 리드 요청이 상기 대기된 리드 요청들과 링크불가능할 때 상기 리드 요청을 대기시키도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 컨트롤러는, 상기 메모리 영역에 저장된 데이터 및 상기 메모리 영역들에 저장된 데이터가 동시에 리드가능한지 여부를 판단함으로써, 상기 리드 요청이 링크가능한지 여부를 판단하는 데이터 저장 장치.
  8. 제6항에 있어서,
    상기 컨트롤러는, 상기 리드 요청이 상기 대기된 리드 요청들과 링크가능할 때 상기 리드 요청 및 상기 대기된 리드 요청들에 근거하여 리드 커맨드를 생성하고, 상기 리드 커맨드를 비휘발성 메모리 장치로 전송하는 데이터 저장 장치.
  9. 제6항에 있어서,
    상기 컨트롤러는, 상기 리드 요청이 상기 대기된 리드 요청들과 링크가능할 때 상기 대기된 리드 요청들의 개수가 충분한지 여부를 판단하고, 상기 개수가 불충분할 때 상기 리드 요청을 대기시키는 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 컨트롤러는, 상기 개수가 충분할 때 상기 리드 요청 및 상기 대기된 리드 요청들에 근거하여 리드 커맨드를 생성하고, 상기 리드 커맨드를 비휘발성 메모리 장치로 전송하는 데이터 저장 장치.
  11. 제6항에 있어서,
    상기 컨트롤러는, 상기 리드 요청의 대기 시간이 임계 시간에 도달했는지 여부를 판단하고, 상기 대기 시간이 상기 임계 시간에 도달했을 때 상기 리드 요청 및 상기 리드 요청과 링크가능한 리드 요청들에 근거하여 리드 커맨드를 생성하고, 상기 리드 커맨드를 비휘발성 메모리 장치로 전송하는 데이터 저장 장치.
  12. 제6항에 있어서,
    상기 컨트롤러는, 상기 리드 요청의 속성에 근거하여 상기 리드 요청에 링크 플래그를 설정하고, 상기 링크 플래그에 따라 상기 리드 요청이 링크가능한지 여부를 판단하는 단계를 스킵하고 상기 리드 요청에 근거하여 리드 커맨드를 생성하고, 상기 리드 커맨드를 비휘발성 메모리 장치로 전송하는 데이터 저장 장치.
  13. 리드 요청에 대응하는 메모리 영역 및 하나 이상의 대기된 리드 요청들에 대응하는 메모리 영역들에 근거하여 상기 리드 요청이 상기 대기된 리드 요청들과 링크가능한지 여부를 판단하는 단계; 및
    상기 리드 요청이 상기 대기된 리드 요청들과 링크불가능할 때, 상기 리드 요청을 대기시키는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 리드 요청이 상기 대기된 리드 요청들과 링크가능한지 여부를 판단하는 단계는, 상기 메모리 영역에 저장된 데이터 및 상기 메모리 영역들에 저장된 데이터가 동시에 리드가능한지 여부를 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  15. 제13항에 있어서,
    상기 리드 요청이 상기 대기된 리드 요청들과 링크가능할 때, 상기 리드 요청 및 상기 대기된 리드 요청들에 근거하여 리드 커맨드를 생성하는 단계; 및
    상기 리드 커맨드를 비휘발성 메모리 장치로 전송하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  16. 제13항에 있어서,
    상기 리드 요청이 상기 대기된 리드 요청들과 링크가능할 때, 상기 대기된 리드 요청들의 개수가 충분한지 여부를 판단하는 단계; 및
    상기 개수가 불충분할 때, 상기 리드 요청을 대기시키는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 개수가 충분할 때, 상기 리드 요청 및 상기 대기된 리드 요청들에 근거하여 리드 커맨드를 생성하는 단계; 및
    상기 리드 커맨드를 비휘발성 메모리 장치로 전송하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  18. 제13항에 있어서,
    상기 리드 요청의 대기 시간이 임계 시간에 도달했는지 여부를 판단하는 단계; 및
    상기 대기 시간이 상기 임계 시간에 도달했을 때, 상기 리드 요청 및 상기 리드 요청과 링크가능한 리드 요청들에 근거하여 리드 커맨드를 생성하는 단계; 및
    상기 리드 커맨드를 비휘발성 메모리 장치로 전송하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  19. 제13항에 있어서,
    상기 리드 요청의 속성에 근거하여 상기 리드 요청에 링크 플래그를 설정하는 단계;
    상기 링크 플래그에 따라, 상기 리드 요청이 링크가능한지 여부를 판단하는 단계를 스킵하고 상기 리드 요청에 근거하여 리드 커맨드를 생성하는 단계; 및
    상기 리드 커맨드를 비휘발성 메모리 장치로 전송하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
KR1020160073725A 2016-06-14 2016-06-14 데이터 저장 장치 및 그것의 동작 방법 KR20170141298A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160073725A KR20170141298A (ko) 2016-06-14 2016-06-14 데이터 저장 장치 및 그것의 동작 방법
US15/261,052 US20170357466A1 (en) 2016-06-14 2016-09-09 Data storage device and operating method thereof
CN201610915065.8A CN107507638A (zh) 2016-06-14 2016-10-20 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160073725A KR20170141298A (ko) 2016-06-14 2016-06-14 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20170141298A true KR20170141298A (ko) 2017-12-26

Family

ID=60572764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160073725A KR20170141298A (ko) 2016-06-14 2016-06-14 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US20170357466A1 (ko)
KR (1) KR20170141298A (ko)
CN (1) CN107507638A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111381772A (zh) * 2018-12-28 2020-07-07 爱思开海力士有限公司 半导体存储器装置的控制器及其操作方法
KR20200135717A (ko) * 2019-05-24 2020-12-03 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. 액세스 요청 처리 방법, 장치, 기기 및 저장 매체
US11507322B2 (en) 2020-12-18 2022-11-22 SK Hynix Inc. Memory controller and storage device including the same
US11861223B2 (en) 2020-12-18 2024-01-02 SK Hynix Inc. Memory controller and storage device for scheduling addresses

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102492033B1 (ko) * 2018-03-26 2023-01-26 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944066A (zh) * 2009-07-10 2011-01-12 成都市华为赛门铁克科技有限公司 固态硬盘的接口处理方法、固态硬盘以及存储***
BR102012011617A2 (pt) * 2012-02-15 2013-11-05 Mediatek Inc Métodos para otimizar desempenhos de memórias flash serial
US9229854B1 (en) * 2013-01-28 2016-01-05 Radian Memory Systems, LLC Multi-array operation support and related devices, systems and software
US20140281284A1 (en) * 2013-03-13 2014-09-18 Lsi Corporation Multi-read port memory
US9224442B2 (en) * 2013-03-15 2015-12-29 Qualcomm Incorporated System and method to dynamically determine a timing parameter of a memory device
JP2015176309A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111381772A (zh) * 2018-12-28 2020-07-07 爱思开海力士有限公司 半导体存储器装置的控制器及其操作方法
CN111381772B (zh) * 2018-12-28 2023-07-21 爱思开海力士有限公司 半导体存储器装置的控制器及其操作方法
KR20200135717A (ko) * 2019-05-24 2020-12-03 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. 액세스 요청 처리 방법, 장치, 기기 및 저장 매체
US11307801B2 (en) 2019-05-24 2022-04-19 Beijing Baidu Netcom Science And Technology Co., Ltd. Method, apparatus, device and storage medium for processing access request
US11507322B2 (en) 2020-12-18 2022-11-22 SK Hynix Inc. Memory controller and storage device including the same
US11861223B2 (en) 2020-12-18 2024-01-02 SK Hynix Inc. Memory controller and storage device for scheduling addresses

Also Published As

Publication number Publication date
US20170357466A1 (en) 2017-12-14
CN107507638A (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
KR20170141298A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110032333B (zh) 存储器***及其操作方法
KR102558947B1 (ko) 데이터 저장 장치
US10621087B2 (en) Operating method of data storage device
US10346052B2 (en) Memory system with priority processing and operating method thereof
KR20170017036A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180004863A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180014975A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10310983B2 (en) Data storage device and operating method thereof
KR20180126921A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170142714A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170139730A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102526104B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170093370A (ko) 데이터 저장 장치
US10037151B2 (en) Data storage device performing pattern identification operation, operating method thereof, and data processing system including the same
US10642534B2 (en) Data storage device
KR20180081239A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102523965B1 (ko) 데이터 저장 장치
KR20170045406A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170052172A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20170344260A1 (en) Electronic device and operating method thereof
KR20190118428A (ko) 컨트롤러 및 이를 포함하는 메모리 시스템
KR20180093152A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180009246A (ko) 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법
US20160034192A1 (en) Data storage device and operation method thereof