KR20180084126A - Method for polishing both surfaces of a wafer, method for manufacturing an epitaxial wafer using the same, and epitaxial wafer - Google Patents

Method for polishing both surfaces of a wafer, method for manufacturing an epitaxial wafer using the same, and epitaxial wafer Download PDF

Info

Publication number
KR20180084126A
KR20180084126A KR1020187017434A KR20187017434A KR20180084126A KR 20180084126 A KR20180084126 A KR 20180084126A KR 1020187017434 A KR1020187017434 A KR 1020187017434A KR 20187017434 A KR20187017434 A KR 20187017434A KR 20180084126 A KR20180084126 A KR 20180084126A
Authority
KR
South Korea
Prior art keywords
wafer
carrier
epitaxial
double
polishing
Prior art date
Application number
KR1020187017434A
Other languages
Korean (ko)
Other versions
KR102090588B1 (en
Inventor
료스케 기도
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20180084126A publication Critical patent/KR20180084126A/en
Application granted granted Critical
Publication of KR102090588B1 publication Critical patent/KR102090588B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

(과제) 웨이퍼의 양면 연마시에 소망하는 에지 롤 오프를 의도적으로 만드는 것이 가능한 양면 연마용 캐리어 및 이것을 이용한 웨이퍼 연마 방법, 그리고, 그러한 양면 연마 가공이 실시된 웨이퍼를 이용하여 이면의 평탄도가 높아진 에피택셜 웨이퍼를 제조하는 것이 가능한 에피택셜 웨이퍼의 제조 방법을 제공한다.
(해결 수단) 양면 연마용 캐리어(10)는, 연마포(4, 5)가 각각 접착된 상 정반(2)과 하 정반(3)의 사이에 설치되고, 상 정반(2)과 하 정반(3)의 사이에 끼워진 웨이퍼(W)를 보유지지하기 위한 보유지지공(10a)을 갖는 것으로서, 보유지지공(10a)의 상측 코너 및 하측 코너 중 적어도 한쪽에 모따기부(12c)가 형성되어 있다. 그리고 이 양면 연마용 캐리어(10)를 이용하여 제조된 실리콘 웨이퍼를 이용하여 에피택셜 실리콘 웨이퍼를 제조한다.A carrier for double-side polishing capable of intentionally making a desired edge roll-off at the time of double-side polishing of a wafer, a wafer polishing method using the same, and a wafer having such a double- There is provided a method of manufacturing an epitaxial wafer capable of manufacturing an epitaxial wafer.
A two-sided polishing carrier 10 is provided between a top plate 2 and a bottom plate 3 to which polishing cloths 4 and 5 are adhered respectively and is provided between a top plate 2 and a bottom plate 3 and a chamfered portion 12c is formed on at least one of an upper corner and a lower corner of the holding hole 10a . Then, an epitaxial silicon wafer is manufactured using the silicon wafer produced by using the carrier for double-side polishing 10.

Description

웨이퍼의 양면 연마 방법 및 이것을 이용한 에피택셜 웨이퍼의 제조 방법 그리고 에피택셜 웨이퍼Method for polishing both surfaces of a wafer, method for manufacturing an epitaxial wafer using the same, and epitaxial wafer

본 발명은, 웨이퍼의 양면 연마 공정에서 이용되는 양면 연마용 캐리어 및 이것을 이용한 웨이퍼의 양면 연마 방법에 관한 것이다. 또한, 본 발명은, 그러한 양면 연마 방법에 의해 연마 가공된 웨이퍼를 기판 재료로서 이용하는 에피택셜 웨이퍼 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a carrier for double-side polishing used in a double-side polishing process of a wafer and a double-side polishing method of the wafer using the same. Further, the present invention relates to an epitaxial wafer using a wafer polished by such a double-side polishing method as a substrate material and a method of manufacturing the same.

반도체 디바이스의 기판 재료로서 에피택셜 실리콘 웨이퍼가 널리 사용되고 있다. 에피택셜 실리콘 웨이퍼는, 벌크 실리콘 웨이퍼의 표면에 에피택셜 실리콘막을 형성한 것이며, 결정의 완전성이 높기 때문에, 고품질로 신뢰성이 높은 반도체 디바이스를 제조하는 것이 가능하다.Background Art Epitaxial silicon wafers are widely used as substrate materials for semiconductor devices. The epitaxial silicon wafer is obtained by forming an epitaxial silicon film on the surface of a bulk silicon wafer and has high crystal integrity. Thus, it is possible to manufacture a semiconductor device of high quality and high reliability.

에피택셜 실리콘 웨이퍼의 기판 재료가 되는 벌크 실리콘 웨이퍼는, 초크랄스키법에 의해 육성된 실리콘 단결정 잉곳에 외주 연삭, 슬라이스, 래핑, 에칭, 양면 연마, 편면 연마, 세정 등의 공정을 순차 행함으로써 제조된다. 이 중, 양면 연마 공정은, 웨이퍼를 소정의 두께로 가공함과 함께 웨이퍼의 평탄도를 높이기 위해 필요한 공정이며, 웨이퍼의 양면을 동시에 연마하는 양면 연마 장치를 이용하여 행해진다.A bulk silicon wafer to be a substrate material of an epitaxial silicon wafer can be produced by sequentially performing the steps such as outer grinding, slicing, lapping, etching, double side polishing, single side polishing and cleaning on a silicon single crystal ingot grown by the Czochralski method do. Of these, the double-side polishing process is a process necessary for increasing the flatness of the wafer while processing the wafer to a predetermined thickness, and is performed by using a double-side polishing apparatus for simultaneously polishing both surfaces of the wafer.

양면 연마 가공에 관한 기술로서, 예를 들면 특허문헌 1에는, 외주 처짐과 같은 연마 후의 웨이퍼의 평탄도의 악화를 억제하기 위해, 웨이퍼를 보유지지(保持)하는 캐리어의 수지 인서터의 내주면의 평면도를 100㎛ 이하 또한 내주면의 수직도를 5° 이하로 유지하면서 웨이퍼의 양면을 연마하는 것이 기재되어 있다. 또한 특허문헌 2에는, 양면 연마 후의 웨이퍼의 외주 처짐을 저감하여 평탄도를 높이기 위해, 양면 연마 장치용 캐리어로서 티탄제의 것을 이용함과 함께 그의 표면 거칠기 Ra를 0.14㎛ 이상으로 하는 것이 기재되어 있다.As a technique related to double-side polishing, for example, Japanese Patent Application Laid-Open No. H05-32770 discloses a planar surface of an inner circumferential surface of a resin inserter of a carrier which holds (holds) a wafer in order to suppress deterioration of the flatness of the wafer after polishing, Of not more than 100 mu m while maintaining the vertical degree of the inner peripheral surface at 5 DEG or less. Patent Document 2 discloses that a carrier made of titanium is used as a carrier for a double-side polishing apparatus and its surface roughness Ra is set to 0.14 탆 or more in order to reduce peripheral deflection of a wafer after double-side polishing to improve flatness.

에피택셜 실리콘 웨이퍼에 있어서도 평탄도의 확보는 중요한 과제 중 하나이다. 에피택셜 실리콘 웨이퍼의 평탄도를 높이기 위해, 예를 들면 특허문헌 3에는, 에피택셜막 형성 전에 제1 평탄화 처리된 실리콘 웨이퍼의 평탄도, 에피택셜막 형성 후의 에피택셜 웨이퍼의 평탄도 및, 에피택셜막의 막두께 분포를 측정하고, 그들의 측정값을 피드 포워드하여 에피택셜 웨이퍼의 제2 평탄화 처리를 행하는 것이 기재되어 있다. 또한 특허문헌 4에는, 웨이퍼의 이면의 단부에 실리콘이 부착되는 것을 억제하여 웨이퍼의 평탄도를 향상시키기 위해, 에피택셜 성장 장치 내의 가열용 램프군으로부터의 전자파를 웨이퍼의 단부를 유도하도록 반사 부재의 경사 각도를 설정하는 것이 기재되어 있다.In epitaxial silicon wafers, securing the flatness is one of the important problems. In order to increase the flatness of the epitaxial silicon wafer, for example, Patent Document 3 discloses that the flatness of the silicon wafer subjected to the first planarization treatment before formation of the epitaxial film, the flatness of the epitaxial wafer after the formation of the epitaxial film, The film thickness distribution of the film is measured, and the measured values thereof are feed-forwarded to perform the second planarization treatment of the epitaxial wafer. Patent Document 4 discloses a technique of irradiating electromagnetic waves from a group of heating lamps in an epitaxial growth apparatus to an end portion of a wafer in order to improve the flatness of the wafer by suppressing adhesion of silicon to the end portion of the back surface of the wafer, It is described that the inclination angle is set.

일본공개특허공보 2014-50913호Japanese Laid-Open Patent Publication No. 2014-50913 일본공개특허공보 2008-23617호Japanese Patent Application Laid-Open No. 2008-23617 일본공개특허공보 2011-23422호Japanese Laid-Open Patent Publication No. 2011-23422 일본공개특허공보 2011-146537호Japanese Laid-Open Patent Publication No. 2011-146537

상기와 같이, 에피택셜 웨이퍼에 있어서도 높은 평탄도가 요구되고 있다. 그러나, 도 11에 나타내는 바와 같이, 에피택셜 성장로 내에 있어서 실리콘 웨이퍼(W)의 표면에 공급되는 원료 가스는 실리콘 웨이퍼(W)의 이면측의 에지와 서셉터(33)의 사이의 근소한 극간을 통과하여 웨이퍼(W)의 이면측으로 돌아 들어가고, 이에 따라 실리콘 웨이퍼(W)의 이면의 외주부에도 실리콘이 퇴적된다. 그 결과, 도 12에 나타내는 바와 같이 실리콘 웨이퍼(W)의 이면(SB)의 외주부에 이면 실리콘막(Eb)이 형성되고, 에피택셜 실리콘 웨이퍼(EW)의 이면(SB)의 외주부의 평탄도가 악화된다.As described above, also in the epitaxial wafer, a high flatness is required. 11, the raw material gas supplied to the surface of the silicon wafer W in the epitaxial growth furnace has a slight gap between the edge of the back surface side of the silicon wafer W and the susceptor 33 The silicon wafer W is transferred to the back side of the wafer W, and thus silicon is deposited on the outer peripheral portion of the back side of the silicon wafer W. [ As a result, the silicon film (Eb) is an outer peripheral portion of the back surface (S B) of the silicon wafer (W) is formed as shown in Figure 12, the flatness of the outer peripheral portion of the back surface (S B) of the epitaxial silicon wafer (EW) The degree of deterioration becomes worse.

따라서, 본 발명의 목적은, 이면의 평탄도가 높아진 에피택셜 웨이퍼를 용이하게 제조하는 것이 가능한 에피택셜 웨이퍼의 제조 방법을 제공하는 것에 있다. 또한, 본 발명의 다른 목적은, 그러한 에피택셜 웨이퍼의 기판 재료로서 적합한 실리콘 웨이퍼를 제조하는 것이 가능한 웨이퍼의 양면 연마 방법 및 이것에 이용하는 양면 연마용 캐리어를 제공하는 것에 있다.SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a method of manufacturing an epitaxial wafer capable of easily manufacturing an epitaxial wafer whose back surface flatness is increased. Another object of the present invention is to provide a double-side polishing method of a wafer capable of producing a silicon wafer suitable as a substrate material for such epitaxial wafers and a carrier for double-side polishing used in the method.

본원 발명자들은, 상기 과제를 해결하는 방법에 대해서 검토를 거듭한 결과, 웨이퍼 이면의 외주부에 퇴적되는 에피택셜 실리콘의 퇴적량을 예상하여 웨이퍼의 이면의 에지 롤 오프를 미리 만들어 두는 방법이 유효하고, 에피택셜 성장에 의한 웨이퍼의 외주부의 두께의 증가분을 에지 롤 오프와 상쇄시킴으로써 에피택셜 웨이퍼의 외주부의 평탄도의 악화를 억제할 수 있는 것을 발견했다.The inventors of the present invention have studied the method for solving the above problems as a result of which the inventors of the present invention have found that a method of predicting the accumulation amount of epitaxial silicon deposited on the outer peripheral portion of the back surface of the wafer, It has been found that the deterioration of the flatness of the outer peripheral portion of the epitaxial wafer can be suppressed by offsetting the increase in the thickness of the peripheral portion of the wafer due to the epitaxial growth with the edge roll off.

에지 롤 오프량을 조정하는 방법으로서는, 예를 들면 연마 패드의 컨디셔닝이나 연마 압력을 변경하는 방법도 고려된다. 그러나, 에지 롤 오프량을 조정하기 위해 연마 패드의 컨디셔닝이나 연마 압력을 변경한 경우, 연마 레시피의 변경도 필요해지고, 연마 레이트의 변동도 수반하기 때문에, 웨이퍼의 글로벌 형상이 변화하여 소망하는 품질을 확보하는 것이 어려워져, 양산화에 대한 폐해가 크다.As a method of adjusting the edge roll off amount, for example, a method of conditioning the polishing pad and changing the polishing pressure is also considered. However, when the conditioning or polishing pressure of the polishing pad is changed in order to adjust the edge roll off amount, it is necessary to change the polishing recipe and also the variation of the polishing rate is accompanied by the change of the global shape of the wafer, And it is difficult to secure it.

본 발명은 이러한 기술적 인식에 기초하여 이루어진 것으로, 본 발명에 의한 웨이퍼의 양면 연마 방법은, 연마포가 각각 접착된 상 정반(定盤)과 하 정반의 사이에 설치된 양면 연마용 캐리어의 보유지지공(孔) 내에 웨이퍼를 세트하고, 상기 웨이퍼 및 상기 양면 연마용 캐리어를 상기 상 정반과 상기 하 정반으로 사이에 끼운 상태에서 상기 상 정반 및 상기 하 정반을 회전시켜 상기 웨이퍼의 양면을 동시에 연마하는 웨이퍼의 양면 연마 방법으로서, 상기 양면 연마용 캐리어의 상기 보유지지공의 상측 코너 및 하측 코너 중 적어도 한쪽에 모따기부가 형성되어 있고, 상기 양면 연마용 캐리어의 상기 모따기부가 형성되어 있는 쪽을 향한 상기 웨이퍼의 이면측의 에지 롤 오프가 상기 웨이퍼의 표면측의 에지 롤 오프보다도 커지도록 상기 웨이퍼의 양면을 동시에 연마하는 것을 특징으로 한다. The present invention has been made on the basis of this technical knowledge, and a two-side polishing method of a wafer according to the present invention is characterized in that a two-side polishing method for polishing a wafer, Wherein the wafer is set in a hole and the wafer and the carrier for double-side polishing are sandwiched between the upper surface plate and the lower surface plate to rotate the upper surface plate and the lower plate to simultaneously polish both surfaces of the wafer Wherein a chamfered portion is formed on at least one of an upper corner and a lower corner of the holding hole of the carrier for double-side polishing, and a chamfered portion is formed on at least one of the upper corner and the lower corner of the wafer for facing the side where the chamfered portion of the double- The edge roll-off on the back side is larger than the edge roll-off on the front side of the wafer, Are polished at the same time.

본 발명에 의하면, 웨이퍼의 양면 연마 공정 중에 웨이퍼의 이면측에 소망하는 에지 롤 오프를 의도적으로 만들 수 있다. 따라서, 이 웨이퍼를 에피택셜 실리콘 웨이퍼의 기판 재료로서 이용한 경우에는, 에피택셜막을 성막 후의 최종적인 에피택셜 웨이퍼 제품의 평탄도를 높이는 것이 가능하다.According to the present invention, it is possible to intentionally make the desired edge roll-off on the back side of the wafer during the double-side polishing process of the wafer. Therefore, when this wafer is used as a substrate material for an epitaxial silicon wafer, it is possible to increase the flatness of the final epitaxial wafer product after the epitaxial film is formed.

본 발명에 있어서, 상기 양면 연마용 캐리어의 상기 모따기부의 높이 치수는 당해 캐리어의 두께의 절반 이하인 것이 바람직하다. 이 경우에 있어서, 상기 양면 연마용 캐리어의 상기 모따기부의 폭 치수는 상기 모따기부의 상기 높이 치수와 동일한 것이 바람직하고, 상기 모따기부의 상기 높이 치수 및 상기 폭 치수는 모두 0.2㎜ 이상 0.4㎜ 이하인 것이 특히 바람직하다. 이것에 의하면, 캐리어의 웨이퍼 보유지지 기능을 확보하면서 웨이퍼에 소망하는 에지 롤 오프를 형성할 수 있다.In the present invention, it is preferable that the height of the chamfered portion of the carrier for double-side polishing is not more than half the thickness of the carrier. In this case, it is preferable that the width dimension of the chamfered portion of the double-side abrasive carrier is equal to the height dimension of the chamfered portion, and the height dimension and the width dimension of the chamfered portion are both 0.2 mm or more and 0.4 mm or less Is particularly preferable. According to this, it is possible to form a desired edge roll-off on the wafer while ensuring the wafer holding function of the carrier.

본 발명에 있어서, 상기 양면 연마용 캐리어는, 상기 웨이퍼의 직경보다도 큰 원형의 개구를 갖는 금속제의 캐리어 본체와, 상기 캐리어 본체의 상기 개구의 내주를 따라 배치된 링 형상의 수지 인서터를 구비하고, 상기 보유지지공은 상기 수지 인서터의 내측 개구로 이루어지고, 상기 모따기부는, 상기 수지 인서터의 상기 내측 개구의 상측 코너 및 하측 코너 중 적어도 한쪽에 형성되어 있는 것이 바람직하다. 이와 같이, 수지 인서터를 구비한 양면 연마용 캐리어에 있어서도 웨이퍼 보유지지 기능을 확보하면서 웨이퍼에 소망하는 에지 롤 오프를 형성할 수 있다.In the present invention, the double-side polishing carrier may include a metal carrier body having a circular opening larger than the diameter of the wafer, and a ring-shaped resin insulator disposed along the inner periphery of the opening of the carrier body And the holding hole comprises an inner opening of the resin inserter, and the chamfered portion is formed on at least one of an upper corner and a lower corner of the inner opening of the resin inserter. Thus, even in the case of a carrier for double-side polishing with a resin insulator, it is possible to form a desired edge roll-off on the wafer while ensuring the wafer holding function.

본 발명에 있어서, 상기 양면 연마용 캐리어는, 원형의 개구를 갖는 수지제의 캐리어 본체로 이루어지고, 상기 캐리어 본체의 상기 개구가 상기 보유지지공이 되고, 상기 개구에 상기 모따기부가 형성되어 있는 것도 또한 바람직하다. 이와 같이, 캐리어 본체로부터 독립적인 수지 인서터를 이용하지 않는 수지제의 양면 연마용 캐리어에 있어서도 웨이퍼 보유지지 기능을 확보하면서 웨이퍼에 소망하는 에지 롤 오프를 형성할 수 있다.In the present invention, it is preferable that the double-side polishing carrier is made of a resin-made carrier body having a circular opening, the opening of the carrier body is the holding hole, and the chamfered portion is formed in the opening desirable. As described above, even in the case of a double-side polishing carrier made of resin that does not use a resin insulator independent of the carrier main body, a desired edge roll-off can be formed on the wafer while securing the wafer holding function.

또한, 본 발명에 의한 에피택셜 웨이퍼의 제조 방법은, 상기 특징을 갖는 웨이퍼의 양면 연마 방법에 의해 연마 가공된 상기 웨이퍼의 상기 표면의 전면(全面)에 제1 에피택셜막을 형성함과 함께, 상기 웨이퍼의 상기 이면의 외주부에 제2 에피택셜막을 부분적으로 형성하는 것을 특징으로 한다.The method for manufacturing an epitaxial wafer according to the present invention is characterized in that a first epitaxial film is formed on the entire surface of the wafer polished by the double-side polishing method of the wafer having the above- And a second epitaxial film is partially formed on the outer peripheral portion of the back surface of the wafer.

본 발명에 있어서, 상기 제2 에피택셜막은, 상기 웨이퍼의 이면측의 에지 롤 오프를 상쇄하는 막두께 분포를 갖는 것이 바람직하다. 에피택셜 성장에 의한 웨이퍼의 외주부의 두께의 증가분을 에지 롤 오프와 상쇄시킴으로써 에피택셜 웨이퍼의 외주부의 평탄도의 악화를 억제할 수 있다.In the present invention, it is preferable that the second epitaxial film has a film thickness distribution that cancels the edge roll-off on the back side of the wafer. The deterioration of the flatness of the outer peripheral portion of the epitaxial wafer can be suppressed by offsetting the increase in the thickness of the peripheral portion of the wafer by epitaxial growth with the edge roll off.

그리고 또한, 본 발명에 의한 에피택셜 웨이퍼는, 이면측의 에지 롤 오프가 표면측의 에지 롤 오프보다도 큰 웨이퍼와, 상기 웨이퍼의 표면의 전면에 형성된 제1 에피택셜막과, 상기 웨이퍼의 이면의 외주부에 부분적으로 형성된 제2 에피택셜막을 구비하고, 상기 제2 에피택셜막이 형성된 상기 웨이퍼의 외주부의 평탄도는, 상기 제2 에피택셜막이 형성되어 있지 않은 상기 웨이퍼의 외주부의 평탄도보다도 높은 것을 특징으로 한다. 본 발명에 의하면, 에피택셜막을 성막 후의 최종적인 평탄도가 높아진 에피택셜 웨이퍼를 제공할 수 있다.The epitaxial wafer according to the present invention further comprises a wafer having an edge roll-off on the back side larger than an edge roll-off on the front side, a first epitaxial film formed on the entire surface of the wafer, And a second epitaxial film partially formed on an outer peripheral portion of the wafer on which the second epitaxial film is formed and the flatness of the outer peripheral portion of the wafer on which the second epitaxial film is formed is higher than the flatness of the outer peripheral portion of the wafer on which the second epitaxial film is not formed . According to the present invention, it is possible to provide an epitaxial wafer in which the final flatness after epitaxial film formation is increased.

본 발명에 있어서, 상기 제2 에피택셜막은, 상기 웨이퍼의 이면측의 에지 롤 오프를 상쇄하는 막두께 분포를 갖는 것이 바람직하다. 에피택셜 성장에 의한 웨이퍼의 외주부의 두께의 증가분을 에지 롤 오프와 상쇄시킴으로써 에피택셜 웨이퍼의 외주부의 평탄도의 악화를 억제할 수 있다.In the present invention, it is preferable that the second epitaxial film has a film thickness distribution that cancels the edge roll-off on the back side of the wafer. The deterioration of the flatness of the outer peripheral portion of the epitaxial wafer can be suppressed by offsetting the increase in the thickness of the peripheral portion of the wafer by epitaxial growth with the edge roll off.

본 발명에 있어서, 상기 웨이퍼는 실리콘 웨이퍼이고, 상기 제1 및 제2 에피택셜막은 에피택셜 실리콘막인 것이 바람직하다. 이것에 의하면, 에피택셜 실리콘 웨이퍼에 있어서 그의 이면의 평탄도를 높일 수 있다.In the present invention, it is preferable that the wafer is a silicon wafer, and the first and second epitaxial films are epitaxial silicon films. According to this, the flatness of the back surface of the epitaxial silicon wafer can be increased.

본 발명에 의하면, 연마 조건을 크게 변경하는 일 없이 소망하는 에지 롤 오프를 의도적으로 만드는 것이 가능하고, 이에 따라 에피택셜막을 성막한 후의 최종적인 웨이퍼 제품의 에지 부근의 평탄도를 높이는 것이 가능한 양면 연마용 캐리어 및 이것을 이용한 웨이퍼 연마 방법을 제공할 수 있다. 또한 본 발명에 의하면, 그러한 웨이퍼 연마 방법에 의해 연마 가공된 웨이퍼를 이용하여 이면의 평탄도를 높이는 것이 가능한 에피택셜 웨이퍼의 제조 방법을 제공할 수 있다.According to the present invention, it is possible to intentionally make the desired edge roll-off without significantly changing the polishing conditions, and thereby to improve the flatness in the vicinity of the edge of the final wafer product after forming the epitaxial film. And a wafer polishing method using the carrier can be provided. Further, according to the present invention, it is possible to provide a method of manufacturing an epitaxial wafer capable of increasing the flatness of the back surface by using the wafer polished by such a wafer polishing method.

도 1은, 본 발명의 실시 형태에 의한 양면 연마 장치의 구성을 나타내는 개략 측면 단면도이다.
도 2는, 도 1에 나타내는 양면 연마 장치의 평면도이다.
도 3은, 캐리어의 구성을 나타내는 도면으로서, 도 3(a)는 평면도, 도 3(b)는 측면 단면도, 도 3(c)는 보유지지공의 내주면 부근의 부분 확대도이다.
도 4는, 캐리어의 보유지지공을 모따기한 것에 의한 에지 롤 오프의 촉진의 메커니즘을 설명하기 위한 개략도이다.
도 5는, 양면 연마 후의 실리콘 웨이퍼의 형상을 나타내는 개략 단면도이다.
도 6은, 에피택셜 실리콘 웨이퍼의 제조에 이용되는 에피택셜 성장 장치의 구성의 일 예를 나타내는 개략 단면도이다.
도 7은, 본 실시 형태에 의한 에피택셜 실리콘 웨이퍼의 단면도이다.
도 8은, 보유지지공의 모따기 형상과 웨이퍼의 평탄도의 관계를 나타내는 그래프이다.
도 9(a) 및 도 9(b)는, 샘플 웨이퍼의 표면측의 ZDD의 측정 결과를 나타내는 그래프이다.
도 10(a) 및 도 10(b)는, 에피택셜 웨이퍼의 이면측의 높이 프로파일을 나타내는 그래프이다.
도 11은, 에피택셜 성장 공정에 있어서의 웨이퍼의 이면측으로의 실리콘의 퇴적 메커니즘을 설명하기 위한 개략도이다.
도 12는, 이면의 외주부의 평탄도가 악화된 종래의 에피택셜 실리콘 웨이퍼의 형상을 나타내는 개략 단면도이다.1 is a schematic side sectional view showing a configuration of a double-side polishing apparatus according to an embodiment of the present invention.
Fig. 2 is a plan view of the double-side polishing apparatus shown in Fig. 1. Fig.
Fig. 3 is a plan view of the carrier, Fig. 3 (b) is a side sectional view, and Fig. 3 (c) is a partial enlarged view of the vicinity of the inner peripheral surface of the holding hole.
Fig. 4 is a schematic view for explaining a mechanism of promoting the edge roll-off by chamfering the holding hole of the carrier. Fig.
5 is a schematic cross-sectional view showing the shape of a silicon wafer after double-side polishing.
6 is a schematic cross-sectional view showing an example of a configuration of an epitaxial growth apparatus used for manufacturing an epitaxial silicon wafer.
7 is a cross-sectional view of an epitaxial silicon wafer according to the present embodiment.
8 is a graph showing the relationship between the chamfer shape of the holding support hole and the flatness of the wafer.
9 (a) and 9 (b) are graphs showing the measurement results of the ZDD on the surface side of the sample wafer.
10 (a) and 10 (b) are graphs showing the height profile of the back side of the epitaxial wafer.
11 is a schematic view for explaining the deposition mechanism of silicon to the back surface side of the wafer in the epitaxial growth step.
12 is a schematic sectional view showing the shape of a conventional epitaxial silicon wafer in which the flatness of the outer peripheral portion of the back surface is deteriorated.

(발명을 실시하기 위한 형태)(Mode for carrying out the invention)

이하, 첨부 도면을 참조하면서, 본 발명의 바람직한 실시 형태에 대해서 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은, 본 발명의 실시 형태에 의한 양면 연마 장치의 구성을 나타내는 개략 측면 단면도이다. 또한, 도 2는, 도 1에 나타내는 양면 연마 장치의 평면도이고, 상기 도 1은 도 2의 R-R'선을 따른 단면도이다.1 is a schematic side sectional view showing a configuration of a double-side polishing apparatus according to an embodiment of the present invention. Fig. 2 is a plan view of the double-side polishing apparatus shown in Fig. 1, and Fig. 1 is a sectional view taken along the line R-R 'in Fig.

도 1 및 도 2에 나타내는 바와 같이, 양면 연마 장치(1)는, 상하 방향에 대향하여 형성된 상 정반(2)과 하 정반(3)을 구비하고 있고, 상 정반(2)의 하면 및 하 정반(3)의 상면에는 연마포(4, 5)가 각각 접착되어 있다. 그리고 상 정반(2)과 하 정반(3)의 사이의 중심부에는 선 기어(6)가 형성됨과 함께, 주연부에는 인터널 기어(7)가 형성되어 있다. 실리콘 웨이퍼(W)는 양면 연마용 캐리어(10)의 보유지지공(10a) 내에 세트된 상태에서 상 정반(2)과 하 정반(3)의 사이에 끼워져 있다.As shown in Figs. 1 and 2, the double-side polishing apparatus 1 includes an upper table 2 and a lower table 3 formed so as to face each other in the vertical direction. The lower surface of the upper table 2, And the polishing cloths 4 and 5 are adhered to the upper surface of the polishing cloth 3, respectively. A sun gear 6 is formed at the center between the phase plate 2 and the lower plate 3 and an internal gear 7 is formed at the periphery. The silicon wafer W is sandwiched between the image support table 2 and the lower support table 3 in a state of being set in the holding hole 10a of the carrier 10 for two-side polishing.

도 2에 나타내는 바와 같이, 선 기어(6)의 주위에는 5개의 캐리어(10)가 형성되어 있고, 각 캐리어(10)의 외주 톱니(10b)는 선 기어(6) 및 인터널 기어(7)의 각 톱니부에 서로 맞물리고 있고, 상 정반(2) 및 하 정반(3)이 도시하지 않는 구동원에 의해 회전 구동됨으로써, 각 캐리어(10)는 자전하면서 선 기어(6)의 주위를 공전한다. 이때 캐리어(10)의 보유지지공(10a) 내에 세트된 실리콘 웨이퍼(W)는 캐리어(10)에 보유지지되어 있고, 상하의 연마포(4, 5)와의 접촉에 의해 그의 양면이 동시에 연마된다. 연마시에는 도시하지 않는 노즐로부터 연마액이 공급된다. 연마액으로서는 예를 들면 콜로이달 실리카를 분산시킨 알칼리 용액을 이용할 수 있다.5, five carriers 10 are formed around the sun gear 6 and the outer teeth 10b of each carrier 10 are connected to the sun gear 6 and the internal gear 7, And the upper table 2 and the lower table 3 are rotationally driven by a driving source (not shown) so that each carrier 10 revolves around the sun gear 6 while rotating . At this time, the silicon wafer W set in the holding hole 10a of the carrier 10 is held by the carrier 10, and both sides thereof are simultaneously polished by contact with the upper and lower polishing cloths 4, 5. At the time of polishing, the polishing liquid is supplied from a nozzle (not shown). As the polishing liquid, for example, an alkali solution in which colloidal silica is dispersed can be used.

도 3은, 캐리어(10)의 구성을 나타내는 도면으로서, 도 3(a)는 평면도, 도 3(b)는 측면 단면도, 도 3(c)는 캐리어(10)의 보유지지공의 내주면 부근의 부분 확대도이다. Fig. 3 is a plan view of the carrier 10, Fig. 3 (b) is a sectional side view, and Fig. 3 (c) is a cross-sectional view of the carrier 10 in the vicinity of the inner peripheral surface thereof. Fig.

도 3(a) 및 도 3(b)에 나타내는 바와 같이, 캐리어(10)는, 실리콘 웨이퍼(W)보다도 큰 원형의 개구(11a)를 갖는 금속제의 캐리어 본체(11)와, 캐리어 본체(11)의 개구(11a)의 내주를 따라 배치된 링 형상의 수지 인서터(12)를 구비하고 있다.3 (a) and 3 (b), the carrier 10 includes a metal carrier body 11 having a circular opening 11a larger than the silicon wafer W, Shaped resin inserter 12 disposed along the inner periphery of the opening 11a of the ring-shaped resin inserter 12a.

캐리어 본체(11)는 원반 형상의 부재이고, 외주부에는 외주 톱니(11b)가 형성되어 있다. 캐리어 본체(11)의 대표적인 재료는 SUS이지만, 티탄 등의 다른 금속 재료를 이용해도 좋다. 캐리어 본체(11)의 두께(D)는 양면 연마 후의 웨이퍼(W)의 목표 두께에 기초하여 설정되고, 예를 들면 직경 300㎜ 웨이퍼용의 캐리어(10)의 두께는 0.8㎜로 설정되고, 가공 전의 두께가 1㎜ 정도인 웨이퍼(W)를 캐리어(10)와 동일 정도까지 얇게 하는 정치수 연마가 행해진다. 개구(11a)의 중심 위치는 캐리어 본체(11)의 중심 위치로부터 오프셋되어 있기 때문에, 개구(11a) 내에 세트된 웨이퍼(W)는 캐리어 본체(11)의 중심을 회전축으로 하여 편심(偏心) 운동하고, 이에 따라 연마 효율 및 연마의 균일성이 높아져 있다.The carrier main body 11 is a disc-like member, and the outer peripheral teeth are formed with outer peripheral teeth 11b. A representative material of the carrier main body 11 is SUS, but other metal materials such as titanium may be used. The thickness D of the carrier main body 11 is set on the basis of the target thickness of the wafer W after the double-side polishing. For example, the thickness of the carrier 10 for a 300 mm diameter wafer is set to 0.8 mm, The wafer W having a thickness of about 1 mm before the polishing is polished so as to be thinner to the same extent as the carrier 10. The center of the opening 11a is offset from the center position of the carrier main body 11 so that the wafer W set in the opening 11a moves in the eccentric motion So that the polishing efficiency and uniformity of polishing are increased.

수지 인서터(12)는, 웨이퍼(W)의 외주면과 캐리어 본체(11)의 개구(11a)의 내주면의 사이에 개재하여 양자의 접촉을 저지하는 역할을 다하는 것이다. 수지 인서터(12)의 내측 개구(12a)가 캐리어(10)의 보유지지공(10a)(도 2 참조)을 구성하고 있고, 웨이퍼(W)의 외주면은 수지 인서터(12)의 내주면에 접촉한다. 수지 인서터(12)의 가로 폭(링 폭)은 예를 들면 1.5㎜이고, 캐리어 본체(11)의 개구(11a)의 사이즈 및 웨이퍼(W)의 사이즈를 고려하여 결정된다. 수지 인서터(12)의 두께는 캐리어 본체(11)의 두께(D)와 동일한 것이 바람직하다.The resin inserter 12 intervenes between the outer circumferential surface of the wafer W and the inner circumferential surface of the opening 11a of the carrier main body 11 and serves to prevent contact between them. The inner opening 12a of the resin inserter 12 constitutes the holding hole 10a (see Fig. 2) of the carrier 10 and the outer peripheral surface of the wafer W is arranged on the inner peripheral surface of the resin inserter 12 Contact. The width of the resin inserter 12 (ring width) is, for example, 1.5 mm and is determined in consideration of the size of the opening 11a of the carrier main body 11 and the size of the wafer W. The thickness of the resin inserter 12 is preferably the same as the thickness D of the carrier main body 11.

도 3(c)에 나타내는 바와 같이, 수지 인서터(12)의 내측 개구(12a)의 내주부의 하측 코너(CCB)에는 모따기부(12c)가 형성되어 있다. 본 실시 형태에서는 수지 인서터(12)의 내측 개구(12a)의 내주면의 하측 코너(CCB)만이 모따기되어 있지만, 상측 코너(CCF)만이 모따기되어 있어도 좋다. 즉, 캐리어(10)의 웨이퍼 보유지지공(10a)의 내주부의 상하 어느 한쪽의 코너에 모따기부(12c)가 형성되어 있으면 좋다. 상세는 후술하지만, 웨이퍼 보유지지공(10a)에 이러한 모따기를 형성함으로써 웨이퍼(W)의 편면측의 에지 롤 오프를 의도적으로 크게 할 수 있다.A chamfered portion 12c is formed in the lower corner C CB of the inner peripheral portion of the inner opening 12a of the resin inserter 12 as shown in Fig. In the present embodiment, only the lower corner C CB of the inner peripheral surface of the inner opening 12a of the resin inserter 12 is chamfered, but only the upper corner C CF may be chamfered. That is, the chamfered portion 12c may be formed at either one of upper and lower corners of the inner peripheral portion of the wafer holding hole 10a of the carrier 10. [ The edge roll-off on the one surface side of the wafer W can be intentionally increased by forming such a chamfer in the wafer holding hole 10a as will be described later in detail.

모따기부(12c)의 높이 치수(h1) 및 폭 치수(h2)는 모두 0.1㎜ 이상인 것이 바람직하다. 높이 치수(h1) 및 폭 치수(h2)가 0.1㎜ 미만에서는 모따기부(12c)를 형성한 결과가 얻어지지 않고, 또한 가공 정밀도의 관점에서도 모따기 가공이 매우 곤란하기 때문이다.The height dimension h 1 and the width dimension h 2 of the chamfered portion 12c are preferably 0.1 mm or more. Because the height (h 1) and the width (h 2) is less than the 0.1㎜ a result of forming a chamfer (12c) is not obtained, and from the viewpoint of processing accuracy to the chamfered extremely difficult.

한편, 모따기부(12c)의 높이 치수(h1)는 캐리어(10)의 두께(D)의 절반 이하(D≤h1/2)인 것이 바람직하고, 폭 치수(h2)는 수지 인서터(12)의 가로 폭 이하인 것이 바람직하다. 따라서, 예를 들면 캐리어(10)의 두께가 0.8㎜일 때의 모따기부(12c)의 높이 치수(h1)는 0.4㎜ 이하인 것이 바람직하고, 수지 인서터(12)의 가로 폭이 1.5㎜일 때의 모따기부(12c)의 폭 치수(h2)는 1.5㎜ 이하인 것이 바람직하다. 모따기부(12c)의 높이 치수(h1)가 캐리어(10)의 두께(D)의 절반보다도 큰 경우에는, 에지 롤 오프량이 지나치게 커져 에피택셜막의 성막 후에 소망하는 평탄도를 확보할 수 없기 때문이고, 또한 웨이퍼(W)를 보유지지하는 기능에 지장을 초래할 우려가 있기 때문이다. 또한 모따기부(12c)의 폭 치수(h2)가 수지 인서터(12)의 가로 폭보다도 큰 경우에는, 수지 인서터(12)의 두께가 감소하고, 이에 따라 웨이퍼(W)의 에지 롤 오프량이 증가하기 때문이다.On the other hand, the height of the chamfers (12c) (h 1) is preferably less than half the thickness (D) of the carrier (10) (D≤h 1/2 ) , and the width (h 2) runs from the resin-circuit (12). Thus, for example, the height (h 1) of the chamfers (12c) when the thickness of the carrier (10) 0.8㎜ day is preferably 0.4㎜ or less, the width of the resin inserter (12) 1.5㎜ days It is preferable that the width dimension (h 2 ) of the chamfered portion 12c is 1.5 mm or less. If the height (h 1) of the chamfer (12c) is larger than half the thickness (D) of the carrier 10, the edge roll off quantity because it can not too large to secure the flatness to desired after epitaxial film formation And there is a fear that the function of holding the wafer W may be hindered. In addition, if greater than the lateral width of the resin inserter 12, the width dimension (h 2) of the chamfers (12c) has, and the thickness of the resin inserter 12 is reduced, whereby the edge roll off of the wafer (W) Is increased.

모따기부(12c)는, C0.2∼C0.4 모따기인 것이 특히 바람직하다. 모따기부(12c)의 높이 치수(h1) 및 폭 치수(h2)를 정돈하여 모따기 각도를 45도로 함으로써, 모따기 가공을 용이하게 하여 가공 정밀도를 높일 수 있다. 또한, 모따기부(12c)의 높이 치수(h1) 및 폭 치수(h2)를 모두 0.2∼0.4㎜의 범위 내에 들어가게 함으로써, 에피택셜 공정에서 웨이퍼의 이면에 퇴적되는 실리콘의 퇴적량이 상쇄되는 크기의 에지 롤 오프를 만들 수 있다.It is particularly preferable that the chamfered portion 12c is a chamfer of C0.2 to C0.4. To fix the height (h 1) and the width (h 2) of the chamfers (12c) by a chamfer angle of 45 degrees, to facilitate the chamfered is possible to increase the processing accuracy. The height dimension h 1 and the width dimension h 2 of the chamfered portion 12c are both within the range of 0.2 to 0.4 mm so that the amount of deposition of silicon deposited on the back surface of the wafer in the epitaxial process can be canceled Edge roll-off of < / RTI >

도 4는, 캐리어(10)의 보유지지공(10a)을 모따기한 것에 의한 에지 롤 오프의 촉진의 메커니즘을 설명하기 위한 개략도이다.4 is a schematic view for explaining a mechanism of promoting the edge roll-off by chamfering the holding hole 10a of the carrier 10. Fig.

보유지지공(10a)의 코너가 모따기되어 있지 않은 웨이퍼(W)의 표면(SF)측에서는, 종래의 캐리어와 동일하게, 캐리어(10)의 리테이너 효과(연마포에 대한 반력)에 의해 웨이퍼(W)의 에지 롤 오프가 개선되어, 웨이퍼(W)의 외주부의 평탄도를 높일 수 있다. 이에 대하여, 보유지지공(10a)의 코너가 모따기되어 있는 웨이퍼(W)의 이면(SB)측에서는, 모따기부(12c)의 존재에 의해 리테이너 효과가 감소하여, 에지 롤 오프의 개선 효과가 억제되고, 웨이퍼(W)의 외주부의 평탄도가 저하된다. 도면 중의 상향의 화살표는 연마포(4)에 대한 캐리어(10)의 반력이 큰 것을 나타내고 있고, 하향의 화살표는 연마포(5)에 대한 캐리어(10)의 반력이 작은 것을 나타내고 있다.On the side of the surface S F of the wafer W on which the corners of the holding holes 10a are not chamfered, the retainer effect (the reaction force against the polishing cloth) of the carrier 10 W is improved, and the flatness of the outer peripheral portion of the wafer W can be increased. On the other hand, at the back side S B of the wafer W where the corners of the holding holes 10 a are chamfered, the retainer effect is reduced due to the presence of the chamfered portions 12 c, And the flatness of the outer peripheral portion of the wafer W is lowered. An upward arrow in the figure indicates that the reaction force of the carrier 10 with respect to the polishing cloth 4 is large and a downward arrow indicates that the reaction force of the carrier 10 with respect to the polishing cloth 5 is small.

도 5는, 양면 연마 후의 실리콘 웨이퍼(W)의 형상을 나타내는 개략 단면도이다.5 is a schematic sectional view showing the shape of the silicon wafer W after double-side polishing.

도 5에 나타내는 바와 같이, 양면 연마 후의 실리콘 웨이퍼(W)의 외주부 형상은, 표면(SF)측의 코너(CWF)의 에지 롤 오프가 작고, 이면(SB)측의 코너(CWB)의 롤 오프가 크다. 이러한 웨이퍼(W)를 에피택셜 실리콘 웨이퍼의 기판 재료로서 이용함으로써, 웨이퍼(W)의 이면(SB)의 외주부에 퇴적되는 실리콘에 의한 두께의 증가분을 상쇄할 수 있어, 에피택셜 실리콘 웨이퍼의 이면의 외주부의 평탄도를 높일 수 있다.5, the shape of the outer periphery of the silicon wafer W after double-side polishing is such that the edge roll-off of the corner C WF on the side of the surface S F is small and the corner roll C WB on the back side S B ) Is large. By using such a wafer W as a substrate material of the epitaxial silicon wafer, the increase in thickness due to silicon deposited on the outer peripheral portion of the back surface S B of the wafer W can be canceled, It is possible to increase the flatness of the outer circumferential portion.

도 6은, 에피택셜 실리콘 웨이퍼의 제조에 이용되는 에피택셜 성장 장치의 구성의 일 예를 나타내는 개략 단면도이다.6 is a schematic cross-sectional view showing an example of a configuration of an epitaxial growth apparatus used for manufacturing an epitaxial silicon wafer.

도 6에 나타내는 바와 같이, 에피택셜 성장 장치(30)는, 실리콘 웨이퍼(W)를1매씩 처리하는 매엽식의 장치이며, 석영 유리로 구성된 챔버(31)와, 챔버(31)의 상방을 덮는 덮개 부재(32)를 구비하고 있다. 챔버(31) 내에는 웨이퍼 지지용의 서셉터(33) 및 예열 링(34)이 형성되고, 서셉터(33)는 지지 샤프트(35)에 의해 지지되어 있다. 챔버(31)의 한쪽의 측부에는 가스 도입구(36), 배플(37) 및 정류 부재(38)가 형성되고, 이들과 대향하는 다른 한쪽의 단부에는 가스 배출구(39)가 형성되어 있다.6, the epitaxial growth apparatus 30 is a single wafer type apparatus for processing the silicon wafers W one by one. The epitaxial growth apparatus 30 includes a chamber 31 composed of quartz glass, And a cover member (32). A susceptor 33 and a preheating ring 34 for supporting the wafer are formed in the chamber 31 and the susceptor 33 is supported by a support shaft 35. A gas inlet 36, a baffle 37 and a flow-regulating member 38 are formed on one side of the chamber 31 and a gas outlet 39 is formed on the other end opposite to the gas inlet 36,

덮개 부재(32)의 상방에는, 서셉터(33)상에 올려놓여진 실리콘 웨이퍼(W)를 가열하기 위한 상부 램프(40)가 형성되어 있다. 또한 서셉터(33)의 하방에는, 실리콘 웨이퍼(W)를 하측으로부터 가열하는 하부 램프(41)가 형성되어 있다.An upper lamp 40 for heating the silicon wafer W placed on the susceptor 33 is formed above the lid member 32. Below the susceptor 33, a lower lamp 41 for heating the silicon wafer W from below is formed.

이상과 같은 구성을 갖는 에피택셜 성장 장치(30)를 이용한 에피택셜 웨이퍼의 제조에서는, 서셉터(33) 상에 실리콘 웨이퍼(W)를 올려놓은 후, 상부 램프(40) 및 하부 램프(41)를 온(on)으로 하여 웨이퍼(W)를 가열함과 함께, 가스 배출구(39)로부터 배기를 행하면서 트리클로로실란(SiHCl3)이나 디클로로실란(SiH2Cl2) 등의 원료 가스를 가스 도입구(36)로부터 챔버(31) 내로 도입한다.In the epitaxial wafer production using the epitaxial growth apparatus 30 having the above-described structure, after the silicon wafer W is placed on the susceptor 33, the upper lamp 40 and the lower lamp 41 And the raw material gas such as trichlorosilane (SiHCl 3 ) or dichlorosilane (SiH 2 Cl 2 ) is introduced while gas is discharged from the gas discharge port 39 while heating the wafer W And introduced into the chamber 31 from the sphere 36.

원료 가스는 가스 도입구(36)로부터 배플(37), 정류 부재(38)를 통과하여, 챔버(31)의 상부 공간(31a)으로 유입된다. 상부 램프(40) 및 하부 램프(41)에 의해 웨이퍼(W), 서셉터(33) 및 예열 링(34)은 가열되어 있고, 가열된 웨이퍼(W)의 표면을 따라 원료 가스가 층류 상태로 흐름으로써, 웨이퍼(W)의 표면에서 에피택셜 성장이 일어나, 에피택셜막이 형성된다.The raw material gas flows from the gas inlet 36 through the baffle 37 and the rectifying member 38 and flows into the upper space 31a of the chamber 31. [ The wafer W, the susceptor 33 and the preheating ring 34 are heated by the upper lamp 40 and the lower ramp 41 and the raw material gas flows in the laminar flow state along the surface of the heated wafer W As a result of this flow, epitaxial growth occurs on the surface of the wafer W, and an epitaxial film is formed.

또한 도 11에 나타낸 바와 같이, 실리콘 웨이퍼(W)의 이면측의 에지는 서셉터(33)의 표면과 선 접촉하고 있지만, 양자의 사이에는 근소한 요철에 의해 형성되는 매우 작은 극간이 있고, 원료 가스가 이 극간으로부터 웨이퍼(W)의 이면측으로 돌아 들어감으로써, 웨이퍼(W)의 이면의 외주부에 실리콘이 퇴적된다. 그러나, 웨이퍼(W)의 외주부의 실리콘의 퇴적은 웨이퍼 이면의 에지 롤 오프와 상쇄되어 이면의 외주부는 평탄한 형상이 되기 때문에, 웨이퍼(W)의 이면의 외주부에 실리콘이 퇴적된 경우에서도 웨이퍼의 이면의 평탄도가 악화될 일은 없다.11, the edge of the back surface side of the silicon wafer W is in line contact with the surface of the susceptor 33. However, there is a very small gap formed between the protrusions and the surface of the susceptor 33, Silicon is deposited on the outer peripheral portion of the back surface of the wafer W by returning to the back side of the wafer W from this gap. However, the deposition of silicon on the outer peripheral portion of the wafer W is canceled by the edge roll-off on the back surface of the wafer so that the outer peripheral portion of the back surface is flat. Therefore, even when silicon is deposited on the outer peripheral portion of the back surface of the wafer W, The flatness of the surface does not deteriorate.

도 7은, 본 실시 형태에 의한 에피택셜 실리콘 웨이퍼의 단면도이다.7 is a cross-sectional view of an epitaxial silicon wafer according to the present embodiment.

도 7에 나타내는 바와 같이, 에피택셜 실리콘 웨이퍼(EW)는, 이면(SB)측의 에지 롤 오프가 표면(SF)측보다도 큰 실리콘 웨이퍼(W)(도 5 참조)와, 실리콘 웨이퍼(W)의 표면(SF)의 전면에 형성된 에피택셜 실리콘막(Ea)을 구비하고 있다. 또한 실리콘 웨이퍼(W)의 이면(SB)의 외주부에는 이면 실리콘막(Eb)이 부분적으로 성막되어 있다. 실리콘 웨이퍼(W)의 이면(SB)측의 에지 롤 오프를 상쇄하도록 이면 실리콘막(Eb)이 적절한 막두께 분포를 갖고 형성됨으로써, 에피택셜 실리콘 웨이퍼(EW)의 이면측의 외주부의 평탄도가 높아진다.7, the epitaxial silicon wafer EW includes a silicon wafer W (see FIG. 5) having an edge roll-off on the back surface S B side larger than a side of the surface S F , And an epitaxial silicon film Ea formed on the entire surface S F of the silicon substrate W. Further, a back surface silicon film Eb is partially formed on the outer peripheral portion of the back surface S B of the silicon wafer W. The back surface silicon film Eb is formed with an appropriate film thickness distribution so as to cancel the edge roll-off on the back surface S B side of the silicon wafer W. Thus, the flatness of the outer peripheral portion of the back surface side of the epitaxial silicon wafer EW .

이상 설명한 바와 같이, 본 실시 형태에 의한 양면 연마용 캐리어(10)는, 보유지지공(10a)의 코너에 모따기부(12c)가 형성되어 있기 때문에, 양면 연마 후의 웨이퍼(W)의 외주부에 소정량의 에지 롤 오프를 고의로 만들 수 있다. 이와 같이 편측의 에지 롤 오프가 조정된 웨이퍼(W)를 이용하여 에피택셜 웨이퍼(EW)를 제조한 경우에는, 그의 이면의 외주부에 에피택셜 실리콘이 퇴적되어 외주부의 두께가 필요 이상으로 증가하는 현상을 억제할 수 있어, 에피택셜 실리콘 웨이퍼(EW)의 이면의 외주부의 평탄도를 높일 수 있다.As described above, in the double-side polishing carrier 10 according to the present embodiment, the chamfered portion 12c is formed at the corner of the holding hole 10a. Therefore, It is possible to intentionally make a certain amount of edge roll-off. When the epitaxial wafer EW is manufactured using the wafer W whose edge roll-off on one side is adjusted as described above, epitaxial silicon is deposited on the outer peripheral portion of the back surface of the epitaxial wafer EW to increase the thickness of the outer peripheral portion more than necessary And the flatness of the outer peripheral portion of the back surface of the epitaxial silicon wafer EW can be increased.

이상, 본 발명의 바람직한 실시 형태에 대해서 설명했지만, 본 발명은, 상기의 실시 형태에 한정되는 일 없이, 본 발명의 주지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하고, 그들도 본 발명의 범위 내에 포함되는 것은 말할 필요도 없다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention. Needless to say, they are included in the scope.

예를 들면, 상기 실시 형태에 있어서는, 캐리어(10)가 금속제의 캐리어 본체(11)와 수지 인서터(12)로 구성되는 경우를 예로 들었지만, 캐리어 본체(11)를 수지제의 것으로 하여 수지 인서터(12)를 생략해도 좋다. 이 경우, 캐리어 본체(11)의 개구(11a)가 웨이퍼 보유지지공(10a)이 되고, 캐리어 본체(11)의 개구(11a)의 코너가 모따기된 구조가 된다.For example, in the above embodiment, the case where the carrier 10 is composed of the metal carrier main body 11 and the resin inserter 12 is taken as an example, but the carrier main body 11 may be made of resin, The connector 12 may be omitted. In this case, the opening 11a of the carrier main body 11 becomes the wafer holding hole 10a, and the corner of the opening 11a of the carrier main body 11 is chamfered.

또한 상기 실시 형태에 있어서는, 1개의 캐리어(10)가 1개의 보유지지공(10a)을 갖고, 1매의 웨이퍼(W)를 보유지지하지만, 1개의 캐리어(10)가 복수의 보유지지공을 갖고 있어도 좋다. 이 경우, 복수의 보유지지공의 각각에 모따기 가공이 실시된다. 또한 본 실시 형태에 의한 양면 연마 장치(1)의 구성은 일 예로서, 여러 가지의 타입의 것을 채용할 수 있다.In the above embodiment, one carrier 10 has one holding hole 10a and one wafer W is held, but one carrier 10 holds a plurality of holding holes 10a, You can have it. In this case, each of the plurality of holding holes is chamfered. The configuration of the double-side polishing apparatus 1 according to the present embodiment is merely an example, and various types can be employed.

또한 상기 실시 형태에 있어서는, 실리콘 웨이퍼(W)의 표면(SF)측에 대해서는 외주부의 평탄도를 높임과 함께 웨이퍼(W)의 이면(SB)측에 대해서는 에피택셜 공정에서의 이면측의 외주부로의 실리콘의 부착을 고려하여, 보유지지공(10a)의 편측(웨이퍼(W)의 이면측)의 코너만을 모따기하고 있지만, 보유지지공(10a)의 양측의 코너를 모따기해도 좋다. 웨이퍼(W)의 표면(SF)측의 외주부에 있어서도 실리콘이 두껍게 퇴적되는 경향이 있는 경우에는 유효한 대책이다.In the above embodiment, the flatness of the outer peripheral portion of the wafer W is increased on the side of the surface S F of the silicon wafer W, and on the back side S B of the wafer W, Only the corners of one side of the holding hole 10a (the back side of the wafer W) are chamfered in consideration of the adhesion of silicon to the outer peripheral portion. However, corners on both sides of the holding hole 10a may be chamfered. It is an effective countermeasure in the case where silicon tends to be deposited thickly even in the outer peripheral portion on the surface S F side of the wafer W. [

또한 상기 실시 형태에 있어서는, 본 발명에 의한 양면 연마용 캐리어를 이용하여 양면 연마된 실리콘 웨이퍼를 이용하여 에피택셜 실리콘 웨이퍼를 제조하는 경우에 대해서 설명했지만, 본 발명은 실리콘 웨이퍼의 양면 연마 가공에 한정되는 것이 아니며, 여러 가지 웨이퍼의 양면 연마 가공에 이용할 수 있다.In the above embodiment, the epitaxial silicon wafer is produced by using the double-side polished silicon wafer using the double-side polishing carrier according to the present invention. However, the present invention is not limited to the double-side polishing of silicon wafers And can be used for two-side polishing of various types of wafers.

실시예Example

캐리어(10)의 보유지지공(10a)의 모따기 형상이 연마 가공 후의 실리콘 웨이퍼(W)의 평탄도에 미치는 영향에 대해서 평가했다. 평가 시험에서는, 보유지지공(10a)에 모따기 가공이 실시되어 있지 않은 캐리어(10)를 이용하여 직경 300㎜의 실리콘 웨이퍼를 양면 연마하여 얻어진 비교예에 의한 웨이퍼 샘플의 GBIR(Global flatness Back reference Ideal Range) 및 ESFQD(Edge Site flatness Front reference least sQuare Deviation)를 각각 측정했다. 이들 측정에는 평탄도 측정 장치(KLA-Tencor사 제조: WaferSight2)를 이용했다.The influence of the chamfer shape of the holding hole 10a of the carrier 10 on the flatness of the silicon wafer W after polishing was evaluated. In the evaluation test, the GBIR (Global Flatness Back Reference Ideal) of the wafer sample according to the comparative example obtained by double-side polishing a silicon wafer having a diameter of 300 mm by using the carrier 10 not chamfered in the holding hole 10a Range) and ESFQD (Edge Site flatness, Front reference least square change). For these measurements, a flatness measuring apparatus (WaferSight2 manufactured by KLA-Tencor Corporation) was used.

또한, 보유지지공(10a)에 C0.2 모따기 및 C0.3 모따기를 각각 실시한 캐리어(10)를 이용한 점 이외는 비교예와 동일 조건하에서 양면 연마하여 얻어진 실시예 1 및 2에 의한 웨이퍼 샘플의 GBIR 및 ESFQD를 각각 측정했다.The wafer samples according to Examples 1 and 2, which were obtained by double-side polishing under the same conditions as those in the Comparative Example except that the carrier 10 in which the C0.2 chamfer and the C0.3 chamfer were respectively used in the holding holes 10a was used GBIR and ESFQD, respectively.

GBIR은, 웨이퍼의 글로벌 플랫니스를 나타내는 지표이고, 또한 ESFQD는, 웨이퍼의 외주부(에지)에서의 사이트 플랫니스를 나타내는 지표이다. ESFQD는, 웨이퍼의 외주부를 다수(예를 들면 72개)의 부채꼴형의 영역(사이트)으로 분할하고, 사이트 내에서의 데이터를 최소 제곱법으로 산출한 사이트 내 평면을 기준으로 하여, 이 사이트 내 평면으로부터의 부호를 포함하는 최대 변위량이고, 각 사이트에는 1개의 데이터를 갖는다. 즉, ESFQD는 각 사이트의 SFQD값(영역 내의 최소 제곱면으로부터의 정(正) 또는 부가 큰 쪽의 편차)이다. ESFQD의 사이트는, 최외주로부터 직경 방향으로 2㎜의 영역을 제외 영역으로 하고, 그보다도 내측의 외주 기준단으로부터 지름 방향 중심측으로 연장되는 섹터 길이가 30㎜인 2개의 직선과, 웨이퍼 외주 방향 5°(±2.5°)에 상당하는 원호에 의해 둘러싸인 대략 직사각형의 영역이다.GBIR is an index indicating the global flatness of the wafer, and ESFQD is an index indicating the site flatness at the outer peripheral edge (edge) of the wafer. The ESFQD divides the outer periphery of the wafer into a plurality of (for example, 72) fan-shaped regions (sites), and based on the in-site plane calculated by the least squares method, Is the maximum displacement amount including the sign from the plane, and each site has one data. That is, ESFQD is the SFQD value of each site (the positive or the larger deviation from the least squares in the region). The site of the ESFQD is composed of two straight lines having a sector length of 30 mm extending from the outer circumferential reference end on the inner side to the radial center side and two straight lines extending in the radial direction from the outermost periphery, Is an approximately rectangular area surrounded by an arc corresponding to 占 (占 2.5 占.

도 8은, 보유지지공의 모따기 형상과 웨이퍼의 평탄도의 관계를 나타내는 그래프이며, 가로축은 글로벌 형상(Global 형상), 세로축은 ESFQD를 나타내고 있다. 또한 도면 중의 사각은, 글로벌 형상과 ESFQD의 양쪽의 목표 범위를 충족하는 영역을 나타내고 있다. 또한 글로벌 형상이란, 요철의 개념을 고려한 GBIR의 값이다. 즉, GBIR을 측정한 결과의 프로파일(전체 형상)을 보아, 볼록 형상(Convex)이면 플러스측, 오목 형상(Concave)이면 마이너스측으로 하여 GBIR의 값을 가로축에 플롯 한 것이다.8 is a graph showing the relationship between the chamfer shape of the holding hole and the flatness of the wafer, wherein the horizontal axis represents the global shape (Global shape) and the vertical axis represents the ESFQD. The square in the drawing shows an area that satisfies the target range of both the global shape and the ESFQD. The global shape is a value of GBIR considering the concept of unevenness. That is, the GBIR value is plotted on the horizontal axis while the profile (overall shape) of the result of measuring the GBIR is plotted on the positive side in the convex shape (Convex) and on the negative side in the concave shape (Concave).

도 8에 나타내는 바와 같이, 보유지지공(10a)이 모따기되어 있지 않은 캐리어(10)를 이용하여 양면 연마를 실시한 비교예의 웨이퍼에서는, 글로벌 형상과 ESFQD의 양쪽을 목표 범위 내에 들어가게 하는 것이 곤란했다. 이에 대하여, 보유지지공에 C0.2 및 C0.3 모따기를 실시한 캐리어를 이용하여 양면 연마를 실시한 실시예 1 및 2의 웨이퍼에서는, 글로벌 형상 및 ESFQD의 양쪽을 목표 범위 내에 들어가게 할 수 있는 것이 확인되었다.As shown in Fig. 8, in the wafer of the comparative example in which the carrier 10 on which the holding hole 10a is not chamfered was subjected to double-side polishing, it was difficult to make both the global shape and the ESFQD fall within the target range. On the other hand, in the wafers of Examples 1 and 2 in which double-side polishing was carried out by using carriers carrying chamfered C0.2 and C0.3 to the holding holes, it was confirmed that both the global shape and ESFQD could be within the target range .

다음으로, 양면 연마 후의 웨이퍼 샘플의 표면측 및 이면측의 ZDD(Z-height Double Differentiation)를 측정했다. ZDD는 웨이퍼 중심에서 최외주까지의 웨이퍼 표면의 변위 프로파일을 2차 미분함으로써 얻어지는 에지 근방의 기울기의 변화(곡률)를 나타내는 지표이다. ZDD가 정의 값인 경우는, 튀어오르는 방향으로 표면이 변위하고 있는 것을 나타내고, 반대로 부의 값인 경우는 처짐 방향으로 표면이 변위하고 있는 것을 가리킨다.Next, the ZDD (Z-height Double Differentiation) on the front surface side and the back surface side of the wafer sample after double-side polishing was measured. ZDD is an index showing the change (curvature) of the gradient near the edge obtained by second-order differentiation of the displacement profile of the wafer surface from the center of the wafer to the outermost periphery. When ZDD is a positive value, it indicates that the surface is displaced in the bouncing direction. Conversely, if it is negative, it indicates that the surface is displaced in the deflecting direction.

도 9(a) 및 도 9(b)는, 샘플 웨이퍼의 표면측 및 이면측의 ZDD의 측정 결과를 나타내는 그래프이다.9 (a) and 9 (b) are graphs showing the measurement results of ZDD on the front surface side and the back surface side of the sample wafer.

도 9(a)에 나타내는 바와 같이, 웨이퍼의 표면측의 ZDD는 비교예, 실시예 1, 실시예 2의 어느 것도 동일 정도이고, 거의 변하지 않는 결과가 되었다. 한편, 도 9(b)에 나타내는 바와 같이, 웨이퍼의 이면측의 ZDD는, 비교예가 가장 작고, 실시예 1, 실시예 2의 순으로 커지는 것을 알 수 있었다.As shown in Fig. 9 (a), the ZDD on the surface side of the wafer was substantially the same as that of Comparative Example, Example 1 and Example 2, and showed almost no change. On the other hand, as shown in Fig. 9 (b), the ZDD on the back side of the wafer is the smallest in the comparative example, and it is found that the ZDD in the order of Example 1 and Example 2 becomes larger.

다음으로, 비교예 및 실시예 1에 의한 실리콘 웨이퍼(W)의 표면에 2.75㎛의 에피택셜 실리콘 박막을 성막한 후, 그들 에피택셜 실리콘 웨이퍼의 이면측의 평탄도를 측정했다.Subsequently, after the epitaxial silicon thin film of 2.75 mu m was formed on the surface of the silicon wafer W according to the comparative example and the example 1, the flatness of the back side of these epitaxial silicon wafers was measured.

도 10(a) 및 도 10(b)는, 에피택셜 웨이퍼(EW)의 이면측의 높이 프로파일을 나타내는 그래프이며, 가로축은 웨이퍼 중심으로부터의 지름 방향의 거리(㎜), 세로축은 기준면으로부터의 높이(nm)를 각각 나타내고 있다. 도 10(a)는, 비교예의 웨이퍼의 평탄도, 도 10(b)는 실시예 1의 웨이퍼의 평탄도를 각각 나타내고 있다. 도 10(a) 및 도 10(b) 중의 라인 A는 에피택셜 성장 전의 웨이퍼(EW)의 이면측의 높이 프로파일, 라인 B는 에피택셜 성장 후의 웨이퍼(EW)의 이면측의 높이 프로파일, 라인 C는 에피택셜 성장 후의 웨이퍼(EW)의 이면측의 실리콘 퇴적량의 프로파일을 각각 나타내고 있다.10 (a) and 10 (b) are graphs showing the height profile of the back side of the epitaxial wafer EW, in which the abscissa is the distance (mm) in the radial direction from the center of the wafer, (nm), respectively. Fig. 10 (a) shows the flatness of the wafer of the comparative example, and Fig. 10 (b) shows the flatness of the wafer of the first embodiment. 10A and 10B, line A shows the height profile of the back side of the wafer EW before the epitaxial growth, line B shows the height profile of the back side of the wafer EW after the epitaxial growth, Shows the profile of the silicon deposition amount on the back surface side of the wafer EW after the epitaxial growth.

도 10(a) 및 도 10(b)에 나타내는 바와 같이, 에피택셜막 형성 전의 웨이퍼(EW)의 이면측의 높이 프로파일(A)은, 비교예(도 10(a))보다도 실시예 1(도 10(b))의 롤 오프량의 쪽이 크지만, 에피택셜막 형성 후의 웨이퍼(EW)의 이면측의 높이 프로파일(B)은, 이면 에피택셜막의 퇴적이 에지 롤 오프와 상쇄됨으로써 비교예(도 10(a))보다도 실시예 1(도 10(b))의 평탄도의 쪽이 높아졌다. 이 결과로부터, 에피택셜막 형성 전의 실리콘 웨이퍼의 이면측의 에지 롤 오프가 이면 에피택셜막과 매칭하도록 양면 연마 조건을 제어함으로써 에피택셜 실리콘 웨이퍼의 이면의 고평탄도화가 가능한 것을 확인할 수 있었다.10A and 10B, the height profile A on the back surface side of the wafer EW before the formation of the epitaxial film is smaller than that of the comparative example (Fig. 10A) 10B) is larger, the height profile B on the back side of the wafer EW after the formation of the epitaxial film is offset by the edge roll-off from the deposition of the back side epitaxial film, (Fig. 10 (b)) is higher than that of the first embodiment (Fig. 10 (a)). From these results, it was confirmed that the back surface of the epitaxial silicon wafer can be highly planarized by controlling the double-side polishing conditions so that the edge roll-off on the back side of the silicon wafer before epitaxial film formation matches the backside epitaxial film.

1 : 양면 연마 장치
2 : 상 정반
3 : 하 정반
4 : 연마포
5 : 연마포
6 : 선 기어
7 : 인터널 기어
10 : 양면 연마용 캐리어
10a : 보유지지공(웨이퍼 보유지지공)
10b : 캐리어의 외주 톱니
11 : 캐리어 본체
11a : 캐리어 본체의 개구
11b : 캐리어 본체의 외주 톱니(캐리어의 외주 톱니)
12 : 수지 인서터
12a : 수지 인서터의 내측 개구
12c : 모따기부
30 : 에피택셜 성장 장치
31 : 챔버
31a : 상부 공간
32 : 덮개 부재
33 : 서셉터
34 : 예열 링
35 : 지지 샤프트
36 : 가스 도입구
37 : 배플
38 : 정류 부재
39 : 가스 배출구
40 : 상부 램프
41 : 하부 램프
CCB : 보유지지공의 하측 코너
CCF : 보유지지공의 상측 코너
CWB : 웨이퍼의 상측 코너
CWF : 웨이퍼의 하측 코너
Ea : 에피택셜 실리콘막
Eb : 이면 실리콘막
EW : 에피택셜 실리콘 웨이퍼(에피택셜 웨이퍼)
h1 : 모따기부의 높이 치수
h2 : 모따기부의 폭 치수
SB : 웨이퍼의 이면
SF : 웨이퍼의 표면
W : 실리콘 웨이퍼(기판 재료)1: Double-side polishing machine
2: Phase plate
3: lower plate
4:
5: abrasive cloth
6: Sun gear
7: Internal gear
10: Carrier for double side grinding
10a: holding hole (wafer holding hole)
10b: Outer tooth of carrier
11: Carrier body
11a: opening of the carrier main body
11b: outer peripheral teeth of the carrier main body (outer peripheral teeth of the carrier)
12: resin inserter
12a: Inner opening of the resin inserter
12c:
30: epitaxial growth device
31: chamber
31a: Upper space
32: lid member
33: susceptor
34: preheating ring
35: Support shaft
36: gas inlet
37: Baffle
38:
39: gas outlet
40: upper lamp
41: Lower lamp
C CB : Lower corner of retaining ball
C CF : Upper corner of holding ball
C WB : upper corner of the wafer
C WF : Lower corner of the wafer
Ea: epitaxial silicon film
Eb: backside silicon film
EW: epitaxial silicon wafer (epitaxial wafer)
h 1 : Height dimension of chamfer
h 2 : Width dimension of chamfer
S B : the back side of the wafer
S F : surface of the wafer
W: Silicon wafer (substrate material)

Claims (12)

연마포가 각각 접착된 상 정반(定盤)과 하 정반의 사이에 설치된 양면 연마용 캐리어의 보유지지공(保持孔) 내에 웨이퍼를 세트하고, 상기 웨이퍼 및 상기 양면 연마용 캐리어를 상기 상 정반과 상기 하 정반으로 사이에 끼운 상태에서 상기 상 정반 및 상기 하 정반을 회전시켜 상기 웨이퍼의 양면을 동시에 연마하는 웨이퍼의 양면 연마 방법으로서,
상기 양면 연마용 캐리어의 상기 보유지지공의 상측 코너 및 하측 코너 중 적어도 한쪽에 모따기부가 형성되어 있고,
상기 양면 연마용 캐리어의 상기 모따기부가 형성되어 있는 쪽을 향한 상기 웨이퍼의 이면측의 에지 롤 오프가 상기 웨이퍼의 표면측의 에지 롤 오프보다도 커지도록 상기 웨이퍼의 양면을 동시에 연마하는 것을 특징으로 하는 웨이퍼의 양면 연마 방법.A wafer is set in a holding hole (holding hole) of a carrier for double-side polishing provided between a top plate and a bottom plate to which a polishing cloth is adhered, respectively, and the wafer and the double- And simultaneously polishing both surfaces of the wafer by rotating the upper surface plate and the lower surface plate in a state sandwiched by the lower plate,
Wherein a chamfered portion is formed on at least one of an upper corner and a lower corner of the holding hole of the double-side polishing carrier,
And simultaneously polishes both surfaces of the wafer so that the edge roll-off on the back side of the wafer toward the side where the chamfered portion of the double-side polishing carrier is formed becomes larger than the edge roll-off on the surface side of the wafer. Respectively. 제1항에 있어서,
상기 양면 연마용 캐리어의 상기 모따기부의 높이 치수는 당해 캐리어의 두께의 절반 이하인 웨이퍼의 양면 연마 방법.The method according to claim 1,
Wherein the height of the chamfered portion of the carrier for double-side polishing is not more than half the thickness of the carrier. 제2항에 있어서,
상기 양면 연마용 캐리어의 상기 모따기부의 폭 치수는 상기 모따기부의 상기 높이 치수와 동일한 웨이퍼의 양면 연마 방법. 3. The method of claim 2,
Wherein the width dimension of the chamfered portion of the carrier for double-side polishing is equal to the height dimension of the chamfered portion. 제3항에 있어서,
상기 양면 연마용 캐리어의 상기 모따기부의 상기 높이 치수 및 상기 폭 치수는 모두 0.2㎜ 이상 0.4㎜ 이하인 웨이퍼의 양면 연마 방법.The method of claim 3,
Wherein both the height dimension and the width dimension of the chamfered portion of the carrier for double-side polishing are not less than 0.2 mm and not more than 0.4 mm. 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 양면 연마용 캐리어는,
상기 웨이퍼의 직경보다도 큰 원형의 개구를 갖는 금속제의 캐리어 본체와,
상기 캐리어 본체의 상기 개구의 내주를 따라 배치된 링 형상의 수지 인서터를 구비하고,
상기 보유지지공은 상기 수지 인서터의 내측 개구로 이루어지고,
상기 수지 인서터에 상기 모따기부가 형성되어 있는 웨이퍼의 양면 연마 방법.5. The method according to any one of claims 1 to 4,
Wherein the carrier for double-
A carrier body made of metal having a circular opening larger than the diameter of the wafer;
And a ring-shaped resin insulator disposed along the inner periphery of the opening of the carrier body,
Wherein the holding hole comprises an inner opening of the resin inserter,
Wherein the chamfered portion is formed on the resin inserter. 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 양면 연마용 캐리어는,
원형의 개구를 갖는 수지제의 캐리어 본체로 이루어지고, 상기 캐리어 본체의 상기 개구가 상기 보유지지공이 되고, 상기 개구에 상기 모따기부가 형성되어 있는 웨이퍼의 양면 연마 방법. 5. The method according to any one of claims 1 to 4,
Wherein the carrier for double-
Wherein the carrier body is made of a resin having a circular opening and the opening of the carrier body is the holding hole and the chamfered portion is formed in the opening. 제1항 내지 제6항 중 어느 한 항에 기재된 웨이퍼의 양면 연마 방법에 의해 연마 가공된 상기 웨이퍼의 상기 표면의 전면(全面)에 제1 에피택셜막을 형성함과 함께, 상기 웨이퍼의 상기 이면의 외주부에 제2 에피택셜막을 부분적으로 형성하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조 방법. A method for manufacturing a semiconductor device, comprising: forming a first epitaxial film on the entire surface of the wafer polished by a double-side polishing method for a wafer according to any one of claims 1 to 6; And a second epitaxial film is partially formed in an outer peripheral portion of the epitaxial wafer. 제7항에 있어서,
상기 제2 에피택셜막은, 상기 웨이퍼의 이면측의 에지 롤 오프를 상쇄하는 막두께 분포를 갖는 에피택셜 웨이퍼의 제조 방법. 8. The method of claim 7,
Wherein the second epitaxial film has a film thickness distribution that cancels the edge roll-off on the back side of the wafer. 제7항 또는 제8항에 있어서,
상기 웨이퍼는 실리콘 웨이퍼이고,
상기 제1 및 제2 에피택셜막은 에피택셜 실리콘막인 에피택셜 웨이퍼의 제조 방법.9. The method according to claim 7 or 8,
The wafer is a silicon wafer,
Wherein the first and second epitaxial films are epitaxial silicon films. 이면측의 에지 롤 오프가 표면측의 에지 롤 오프보다도 큰 웨이퍼와,
상기 웨이퍼의 표면의 전면에 형성된 제1 에피택셜막과,
상기 웨이퍼의 이면의 외주부에 부분적으로 형성된 제2 에피택셜막을 구비하고,
상기 제2 에피택셜막이 형성된 상기 웨이퍼의 외주부의 평탄도는, 상기 제2 에피택셜막이 형성되어 있지 않은 상기 웨이퍼의 외주부의 평탄도보다도 높은 것을 특징으로 하는 에피택셜 웨이퍼.A wafer whose edge roll-off on the back side is larger than the edge roll-off on the front side,
A first epitaxial film formed on a front surface of the wafer,
And a second epitaxial film partially formed on an outer peripheral portion of the back surface of the wafer,
Wherein a flatness of an outer peripheral portion of the wafer on which the second epitaxial film is formed is higher than a flatness of an outer peripheral portion of the wafer on which the second epitaxial film is not formed. 제10항에 있어서,
상기 제2 에피택셜막은, 상기 웨이퍼의 이면측의 에지 롤 오프를 상쇄하는 막두께 분포를 갖는 에피택셜 웨이퍼. 11. The method of claim 10,
Wherein the second epitaxial film has a film thickness distribution that cancels the edge roll-off on the back side of the wafer. 제10항 또는 제11항에 있어서,
상기 웨이퍼는 실리콘 웨이퍼이고,
상기 제 1 및 제2 에피택셜막은 에피택셜 실리콘막인 에피택셜 웨이퍼.The method according to claim 10 or 11,
The wafer is a silicon wafer,
Wherein the first and second epitaxial films are epitaxial silicon films.
KR1020187017434A 2015-12-22 2016-11-04 Method of polishing both sides of a wafer, a method of manufacturing an epitaxial wafer using the same, and an epitaxial wafer KR102090588B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-249312 2015-12-22
JP2015249312A JP6128198B1 (en) 2015-12-22 2015-12-22 Wafer double-side polishing method and epitaxial wafer manufacturing method using the same
PCT/JP2016/082764 WO2017110262A1 (en) 2015-12-22 2016-11-04 Double side polishing method for wafers, epitaxial wafer manufacturing method using same, and epitaxial wafers

Publications (2)

Publication Number Publication Date
KR20180084126A true KR20180084126A (en) 2018-07-24
KR102090588B1 KR102090588B1 (en) 2020-03-18

Family

ID=58714814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187017434A KR102090588B1 (en) 2015-12-22 2016-11-04 Method of polishing both sides of a wafer, a method of manufacturing an epitaxial wafer using the same, and an epitaxial wafer

Country Status (6)

Country Link
JP (1) JP6128198B1 (en)
KR (1) KR102090588B1 (en)
CN (1) CN108602173B (en)
DE (1) DE112016005920T5 (en)
TW (1) TWI618601B (en)
WO (1) WO2017110262A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133127A (en) * 2020-04-27 2021-11-05 징 세미콘덕터 코포레이션 Wafer positioning method and a semiconductor manufacturing apparatus

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6579056B2 (en) * 2016-07-29 2019-09-25 株式会社Sumco Wafer double-side polishing method
DE102017210423A1 (en) * 2017-06-21 2018-12-27 Siltronic Ag Method, control system and plant for processing a semiconductor wafer and semiconductor wafer
DE102018202059A1 (en) * 2018-02-09 2019-08-14 Siltronic Ag Method for polishing a semiconductor wafer
TWI665718B (en) * 2018-04-03 2019-07-11 環球晶圓股份有限公司 Epitaxy substrate
CN109551311A (en) * 2018-12-12 2019-04-02 大连理工大学 Reduce the method for turned-down edge phenomenon in a kind of mechanical lapping or polishing process
CN109514370B (en) * 2018-12-20 2020-04-14 象山谢海家具有限公司 Panel surface grinding device for wood bed
CN110010458B (en) * 2019-04-01 2021-08-27 徐州鑫晶半导体科技有限公司 Method for controlling surface morphology of semiconductor wafer and semiconductor wafer
CN111599673A (en) * 2020-06-03 2020-08-28 福建阿石创新材料股份有限公司 Grinding and polishing method of molybdenum wafer
CN115847281A (en) * 2022-12-07 2023-03-28 西安奕斯伟材料科技有限公司 Carrier and device for double-sided polishing of silicon wafer
CN115990825A (en) * 2022-12-27 2023-04-21 西安奕斯伟材料科技股份有限公司 Carrier for double-sided polishing of silicon wafer, double-sided polishing device and silicon wafer
CN115816267A (en) * 2022-12-29 2023-03-21 西安奕斯伟材料科技有限公司 Bearing piece of silicon wafer double-side polishing device and silicon wafer double-side polishing device
CN116551559B (en) * 2023-02-28 2023-12-12 名正(浙江)电子装备有限公司 Wafer grinding and polishing machine with pressure sensing system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07156062A (en) * 1993-11-30 1995-06-20 Kyushu Komatsu Denshi Kk Lapping carrier
WO2006001340A1 (en) * 2004-06-23 2006-01-05 Komatsu Denshi Kinzoku Kabushiki Kaisha Both-side polishing carrier and production method therefor
JP2008023617A (en) 2006-07-18 2008-02-07 Shin Etsu Handotai Co Ltd Carrier for double-sided polishing device, double-sided polishing device using the same and double-sided polishing method
JP2011023422A (en) 2009-07-13 2011-02-03 Sumco Corp Method of manufacturing epitaxial wafer
JP2011146537A (en) 2010-01-14 2011-07-28 Sumco Corp Epitaxial growth device
JP2012109310A (en) * 2010-11-15 2012-06-07 Sumco Corp Method for manufacturing epitaxial wafer, and epitaxial wafer
JP2014050913A (en) 2012-09-06 2014-03-20 Shin Etsu Handotai Co Ltd Double-sided polishing method
JP2015104771A (en) * 2013-11-29 2015-06-08 Hoya株式会社 Manufacturing method of glass substrate for magnetic disk and carrier for polishing treatment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791302B2 (en) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ Semiconductor wafer polishing method using a double-side polishing apparatus
JP5151800B2 (en) * 2008-08-20 2013-02-27 信越半導体株式会社 Carrier for double-side polishing apparatus, double-side polishing apparatus and double-side polishing method using the same
JP5648623B2 (en) * 2011-12-01 2015-01-07 信越半導体株式会社 Carrier for double-side polishing apparatus, double-side polishing apparatus and double-side polishing method using the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07156062A (en) * 1993-11-30 1995-06-20 Kyushu Komatsu Denshi Kk Lapping carrier
WO2006001340A1 (en) * 2004-06-23 2006-01-05 Komatsu Denshi Kinzoku Kabushiki Kaisha Both-side polishing carrier and production method therefor
JP2008023617A (en) 2006-07-18 2008-02-07 Shin Etsu Handotai Co Ltd Carrier for double-sided polishing device, double-sided polishing device using the same and double-sided polishing method
JP2011023422A (en) 2009-07-13 2011-02-03 Sumco Corp Method of manufacturing epitaxial wafer
JP2011146537A (en) 2010-01-14 2011-07-28 Sumco Corp Epitaxial growth device
JP2012109310A (en) * 2010-11-15 2012-06-07 Sumco Corp Method for manufacturing epitaxial wafer, and epitaxial wafer
JP2014050913A (en) 2012-09-06 2014-03-20 Shin Etsu Handotai Co Ltd Double-sided polishing method
JP2015104771A (en) * 2013-11-29 2015-06-08 Hoya株式会社 Manufacturing method of glass substrate for magnetic disk and carrier for polishing treatment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133127A (en) * 2020-04-27 2021-11-05 징 세미콘덕터 코포레이션 Wafer positioning method and a semiconductor manufacturing apparatus

Also Published As

Publication number Publication date
CN108602173B (en) 2020-08-11
KR102090588B1 (en) 2020-03-18
TW201729941A (en) 2017-09-01
CN108602173A (en) 2018-09-28
WO2017110262A1 (en) 2017-06-29
TWI618601B (en) 2018-03-21
JP2017113816A (en) 2017-06-29
JP6128198B1 (en) 2017-05-17
DE112016005920T5 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
KR20180084126A (en) Method for polishing both surfaces of a wafer, method for manufacturing an epitaxial wafer using the same, and epitaxial wafer
CN1936110B (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7393418B2 (en) Susceptor
US7781313B2 (en) Method for manufacturing silicon wafer
CN101783288B (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
JP4948628B2 (en) Method for producing epitaxially coated silicon wafer
JP5250968B2 (en) Epitaxial silicon wafer, method for manufacturing the same, and silicon wafer for epitaxial growth.
JP5644401B2 (en) Epitaxial wafer manufacturing method and epitaxial wafer
US10513797B2 (en) Manufacturing method of epitaxial silicon wafer
CN109475996B (en) Double-side grinding method for wafer
US9308619B2 (en) Method for the double-side polishing of a semiconductor wafer
CN107004583B (en) Wafer support table, chemical vapor deposition apparatus, epitaxial wafer and method for manufacturing the same
KR101390307B1 (en) Method for producing epitaxial silicon wafer
TWI445053B (en) Epitaxy growth method
JP5472073B2 (en) Semiconductor wafer and manufacturing method thereof
JP2009278035A (en) Method of manufacturing epitaxial wafer
JP6471686B2 (en) Silicon wafer chamfering method, silicon wafer manufacturing method, and silicon wafer
CN109414799B (en) Double-side grinding device
JP7151664B2 (en) Epitaxial wafer manufacturing method
JP5206613B2 (en) Epitaxial wafer susceptor, manufacturing method thereof, and epitaxial growth apparatus using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant