KR20180079015A - Thin Film Transistor and Display device having the same - Google Patents
Thin Film Transistor and Display device having the same Download PDFInfo
- Publication number
- KR20180079015A KR20180079015A KR1020160184366A KR20160184366A KR20180079015A KR 20180079015 A KR20180079015 A KR 20180079015A KR 1020160184366 A KR1020160184366 A KR 1020160184366A KR 20160184366 A KR20160184366 A KR 20160184366A KR 20180079015 A KR20180079015 A KR 20180079015A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- region
- drain electrode
- insulating film
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 54
- 239000010408 film Substances 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims description 73
- 239000000758 substrate Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 26
- 230000001681 protective effect Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 124
- 239000011241 protective layer Substances 0.000 description 15
- 239000011810 insulating material Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 8
- 239000000945 filler Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H01L27/3246—
-
- H01L27/3258—
-
- H01L27/3262—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
본 발명은 동작 특성이 향상된 박막 트랜지스터 및 이를 포함하는 디스플레이 장치에 관한 것이다.The present invention relates to a thin film transistor having improved operational characteristics and a display device including the thin film transistor.
일반적으로 모니터, TV, 노트북, 디지털 카메라 등과 같은 전자 기기는 영상을 구현하기 위한 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 액정 표시 장치 및 유기 발광 표시 장치를 포함할 수 있다.2. Description of the Related Art Generally, electronic devices such as a monitor, a TV, a notebook, a digital camera, and the like include a display device for implementing an image. For example, the display device may include a liquid crystal display device and an organic light emitting display device.
상기 디스플레이 장치는 화소 영역들을 포함할 수 있다. 인접한 화소 영역들은 서로 다른 색을 나타낼 수 있다. 예를 들어, 상기 디스플레이 장치는 청색을 나타내는 청색 화소 영역, 적색을 나타내는 적색 화소 영역, 녹색을 나타내는 녹색 화소 영역 및 백색을 나타내는 백색 화소 영역을 포함할 수 있다.The display device may include pixel regions. Adjacent pixel regions may represent different colors. For example, the display device may include a blue pixel region representing blue, a red pixel region representing red, a green pixel region representing green, and a white pixel region representing white.
상기 디스플레이 장치의 각 화소 영역은 독립적으로 제어될 수 있다. 예를 들어, 상기 디스플레이 장치의 각 화소 영역 내에는 적어도 하나의 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결된 하부 전극이 위치할 수 있다.Each pixel region of the display device can be independently controlled. For example, at least one thin film transistor and a lower electrode electrically connected to the thin film transistor may be located in each pixel region of the display device.
상기 박막 트랜지스터는 반도체 패턴, 게이트 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 게이트 전극은 상기 게이트 절연막에 의해 상기 반도체 패턴과 절연될 수 있다. 상기 게이트 전극과 중첩하는 상기 반도체 패턴의 일부 영역은 채널 영역으로 정의될 수 있다. 예를 들어, 상기 박막 트랜지스터에서 채널 영역의 크기는 게이트 전극의 크기에 의해 결정될 수 있다. 이에 따라, 박막 트랜지스터의 동작 특성을 향상하기 위하여 채널 영역의 크기를 감소하면, 게이트 전극의 크기가 비례적으로 감소되므로, 상기 게이트 전극의 저항이 증가하는 문제점이 있다. 또한, 상기 박막 트랜지스터에서 상기 게이트 전극은 패터닝 공정에 의해 형성되므로, 상기 채널 영역의 크기는 일정 이하로 감소되지 못하는 문제점이 있다.The thin film transistor may include a semiconductor pattern, a gate insulating film, a gate electrode, a source electrode, and a drain electrode. The gate electrode may be insulated from the semiconductor pattern by the gate insulating film. And a portion of the semiconductor pattern overlapping with the gate electrode may be defined as a channel region. For example, the size of the channel region in the thin film transistor can be determined by the size of the gate electrode. Accordingly, if the size of the channel region is reduced in order to improve the operation characteristics of the thin film transistor, the size of the gate electrode is proportionally reduced, which increases the resistance of the gate electrode. In addition, since the gate electrode is formed by the patterning process in the thin film transistor, the size of the channel region can not be reduced to a certain level or less.
본 발명이 해결하고자 하는 과제는 게이트 전극의 저항 증가 없이, 동작 특성을 향상할 수 있는 박막 트랜지스터 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film transistor and a display device including the thin film transistor which can improve the operation characteristics without increasing the resistance of the gate electrode.
본 발명이 해결하고자 하는 다른 과제는 게이트 전극보다 작은 크기의 채널 영역을 갖는 반도체 패턴을 포함하는 박막 트랜지스터 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.Another object of the present invention is to provide a thin film transistor including a semiconductor pattern having a channel region smaller in size than a gate electrode and a display device including the same.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.The problems to be solved by the present invention are not limited to the above-mentioned problems. Tasks not mentioned here will be apparent to the ordinarily skilled artisan from the description below.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 박막 트랜지스터는 하부 기판을 포함한다. 하부 기판 상에는 드레인 전극이 위치한다. 드레인 전극은 제 1 영역 및 제 2 영역을 포함한다. 드레인 전극 상에는 하부 절연막이 위치한다. 하부 절연막은 드레인 전극 상에 위치하는 측면을 포함한다. 하부 절연막은 드레인 전극의 제 1 영역을 덮는다. 하부 절연막 상에는 소스 전극이 위치한다. 소스 전극은 드레인 전극과 이격된다. 소스 전극 상에는 반도체 패턴이 위치한다. 반도체 패턴은 하부 절연막의 측면을 따라 드레인 전극의 제 2 영역 상으로 연장한다. 반도체 패턴 상에는 게이트 절연막이 위치한다. 게이트 절연막 상에는 게이트 전극이 위치한다. 게이트 전극은 하부 절연막의 측면과 중첩한다.According to an aspect of the present invention, a thin film transistor includes a lower substrate. A drain electrode is located on the lower substrate. The drain electrode includes a first region and a second region. A lower insulating film is located on the drain electrode. The lower insulating film includes a side surface located on the drain electrode. The lower insulating film covers the first region of the drain electrode. A source electrode is located on the lower insulating film. The source electrode is spaced apart from the drain electrode. A semiconductor pattern is placed on the source electrode. The semiconductor pattern extends on the second region of the drain electrode along the side surface of the lower insulating film. A gate insulating film is located on the semiconductor pattern. A gate electrode is located on the gate insulating film. The gate electrode overlaps the side surface of the lower insulating film.
하부 절연막의 측면은 정 테이퍼를 가질 수 있다.The side surface of the lower insulating film may have a constant taper.
게이트 전극의 길이는 하부 절연막의 측면의 길이보다 길 수 있다.The length of the gate electrode may be longer than the length of the side surface of the lower insulating film.
반도체 패턴은 소스 전극과 직접 접촉하는 소스 영역, 드레인 전극의 제 2 영역과 직접 접촉하는 드레인 영역 및 소스 영역과 드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다. 채널 영역은 하부 절연막의 측면 상에 위치할 수 있다.The semiconductor pattern may include a source region in direct contact with the source electrode, a drain region in direct contact with the second region of the drain electrode, and a channel region located between the source region and the drain region. The channel region may be located on the side of the lower insulating film.
드레인 전극은 소스 전극과 다른 물질을 포함할 수 있다.The drain electrode may comprise a material different from the source electrode.
드레인 전극의 반사율은 소스 전극의 반사율보다 클 수 있다.The reflectance of the drain electrode may be larger than that of the source electrode.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 박막 트랜지스터를 포함한다. 박막 트랜지스터는 드레인 전극, 하부 절연막, 소스 전극, 반도체 패턴, 게이트 절연막 및 게이트 전극을 포함한다. 하부 절연막은 드레인 전극의 제 1 영역을 덮는다. 소스 전극은 하부 절연막 상에 위치한다. 반도체 패턴은 드레인 전극과 소스 전극 사이에서 하부 절연막을 따라 연장한다. 게이트 절연막은 반도체 패턴 상에 위치한다. 게이트 전극은 게이트 절연막 상에 위치한다. 게이트 전극은 드레인 전극의 제 1 영역과 중첩한다. 박막 트랜지스터 상에는 오버 코트층이 위치한다. 오버 코트층은 상부 컨택홀을 포함한다. 상부 컨택홀은 하부 절연막에 의해 노출된 드레인 전극의 제 2 영역과 중첩한다. 오버 코트층 상에는 하부 전극이 위치한다. 하부 전극은 상부 컨택홀을 통해 드레인 전극과 연결된다.According to an aspect of the present invention, there is provided a display device including a thin film transistor. The thin film transistor includes a drain electrode, a lower insulating film, a source electrode, a semiconductor pattern, a gate insulating film, and a gate electrode. The lower insulating film covers the first region of the drain electrode. The source electrode is located on the lower insulating film. The semiconductor pattern extends along the lower insulating film between the drain electrode and the source electrode. The gate insulating film is located on the semiconductor pattern. The gate electrode is located on the gate insulating film. The gate electrode overlaps the first region of the drain electrode. An overcoat layer is located on the thin film transistor. The overcoat layer includes an upper contact hole. The upper contact hole overlaps the second region of the drain electrode exposed by the lower insulating film. A lower electrode is located on the overcoat layer. The lower electrode is connected to the drain electrode through the upper contact hole.
박막 트랜지스터와 오버 코트층 사이에는 하부 보호막이 위치할 수 있다. 하부 보호막은 상부 컨택홀과 중첩하는 하부 컨택홀을 포함할 수 있다.A lower protective film may be positioned between the thin film transistor and the overcoat layer. The lower protective film may include a lower contact hole overlapping the upper contact hole.
게이트 절연막을 관통하는 중간 전극을 더 포함할 수 있다. 중간 전극은 하부 전극을 드레인 전극의 제 2 영역과 전기적으로 연결할 수 있다.And an intermediate electrode passing through the gate insulating film. The intermediate electrode may electrically connect the lower electrode to the second region of the drain electrode.
중간 전극은 게이트 전극과 동일한 물질을 포함할 수 있다.The intermediate electrode may comprise the same material as the gate electrode.
게이트 절연막은 게이트 관통홀을 포함할 수 있다. 중간 전극은 게이트 관통홀 내로 연장할 수 있다.The gate insulating film may include a gate through-hole. The intermediate electrode may extend into the gate through-hole.
게이트 관통홀은 반도체 패턴과 이격될 수 있다.The gate through hole may be spaced apart from the semiconductor pattern.
게이트 관통홀은 상부 관통홀과 중첩할 수 있다.The gate through-hole can overlap with the upper through-hole.
하부 전극의 가장 자리는 뱅크 절연막에 의해 덮일 수 있다. 뱅크 절연막에 의해 노출된 하부 전극의 표면 상에는 발광층이 위치할 수 있다. 발광층 상에는 상부 전극이 위치할 수 있다.The edge of the lower electrode can be covered by the bank insulating film. The light emitting layer may be located on the surface of the lower electrode exposed by the bank insulating film. The upper electrode may be located on the light emitting layer.
본 발명의 기술적 사상에 따른 박막 트랜지스터 및 이를 포함하는 디스플레이 장치는 반도체 패턴이 게이트 전극보다 작은 길이의 채널 영역을 포함할 수 있다. 이에 따라 본 발명의 기술적 사상에 따른 박막 트랜지스터 및 이를 포함하는 디스플레이 장치에서는 게이트 전극의 저항 증가 없이, 동작 특성이 향상될 수 있다. 따라서, 본 발명의 기술적 사상에 따른 박막 트랜지스터 및 이를 포함하는 디스플레이 장치에서는 집적도 및 발광 효율이 향상될 수 있다.The thin film transistor and the display device including the thin film transistor according to the technical idea of the present invention may include a channel region whose length is smaller than that of the gate electrode. Accordingly, in the thin film transistor and the display device including the thin film transistor according to the technical idea of the present invention, the operation characteristics can be improved without increasing the resistance of the gate electrode. Therefore, in the thin film transistor and the display device including the thin film transistor according to the technical idea of the present invention, the degree of integration and the luminous efficiency can be improved.
도 1a는 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 1b는 도 1a의 P 영역을 확대한 도면이다.
도 2 내지 12는 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법을 순차적으로 나타낸 도면들이다.1A is a schematic view of a display device according to an embodiment of the present invention.
FIG. 1B is an enlarged view of the P region of FIG. 1A.
2 to 12 are views sequentially illustrating a method of forming a display device according to an embodiment of the present invention.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.In the drawings, the same reference numerals denote the same components throughout the specification. In the drawings, the lengths and the thicknesses of layers or regions may be exaggerated for convenience. In addition, when the first component is described as being on the second component, it is preferable that the first component is located on the upper side in direct contact with the second component, And the third component is located between the second components.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.Here, the terms first, second, etc. are used for describing various components and are used for the purpose of distinguishing one component from another component. However, the first component and the second component may be arbitrarily named according to the convenience of the person skilled in the art without departing from the technical idea of the present invention.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다" 또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.It is to be understood that the terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. For example, an element represented in singular form includes a plurality of elements unless the context clearly dictates a singular number. Also, in the specification of the present invention, the terms such as " comprises "or" having ", and the like, designate the presence of stated features, integers, steps, operations, elements, But do not preclude the presence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.In addition, unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the meaning in the context of the related art and, unless expressly defined in the specification of the present invention, are intended to mean either an ideal or an overly formal meaning It is not interpreted.
(실시 예)(Example)
도 1a는 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다. 도 1b는 도 1a의 P 영역을 확대한 도면이다.1A is a schematic view of a display device according to an embodiment of the present invention. FIG. 1B is an enlarged view of the P region of FIG. 1A.
도 1a 및 1b를 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100), 박막 트랜지스터(200) 및 발광 구조물(500)을 포함할 수 있다.1A and 1B, a display device according to an exemplary embodiment of the present invention may include a
상기 하부 기판(100)은 상기 박막 트랜지스터(200) 및 상기 발광 구조물(500)을 지지할 수 있다. 상기 하부 기판(100)은 절연성 물질을 포함할 수 있다. 상기 하부 기판(100)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 하부 기판(100)은 유리 또는 플라스틱을 포함할 수 있다.The
상기 박막 트랜지스터(200)는 상기 하부 기판(100) 상에 위치할 수 있다. 예를 들어, 상기 박막 트랜지스터(200)는 드레인 전극(210), 하부 절연막(220), 소스 전극(230), 반도체 패턴(240), 게이트 절연막(250) 및 게이트 전극(260)을 포함할 수 있다.The
상기 드레인 전극(210)은 상기 하부 기판(100)에 가까이 위치할 수 있다. 예를 들어, 상기 드레인 전극(210)은 상기 하부 기판(100)과 직접 접촉할 수 있다. 상기 드레인 전극(210)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 드레인 전극(210)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속을 포함할 수 있다. 상기 드레인 전극(210)은 차광 물질을 포함할 수 있다. 예를 들어, 상기 드레인 전극(210)은 반사율이 높은 물질을 포함할 수 있다. 상기 드레인 전극(210)은 다중층 구조일 수 있다.The
상기 하부 절연막(220)은 상기 드레인 전극(210)의 일부 영역과 중첩할 수 있다. 예를 들어, 상기 드레인 전극(210)은 상기 하부 절연막(220)과 중첩하는 제 1 영역(211) 및 상기 하부 절연막(220)에 의해 노출되는 제 2 영역(212)을 포함할 수 있다. 상기 하부 절연막(220)은 상기 드레인 전극(210) 상에 위치하는 측면(220S)을 포함할 수 있다. 상기 하부 절연막(220)의 상기 측면(220S)은 정 테이퍼를 가질 수 있다. 예를 들어, 상기 하부 절연막(220)의 상기 측면(220S)은 상기 드레인 전극(210)으로부터 멀어질수록 상기 드레인 전극(210)의 상기 제 1 영역(211)의 외측 방향으로 이동하는 곡면 형상일 수 있다.The lower
상기 하부 절연막(220)은 상기 드레인 전극(210)의 외측 방향으로 연장할 수 있다. 예를 들어, 상기 드레인 전극(210)의 상기 제 1 영역(211)에 가까이 위치하는 상기 하부 기판(100)은 상기 하부 절연막(220)에 의해 덮일 수 있다. 상기 하부 절연막(220)은 상기 드레인 전극(210)의 상기 제 1 영역(211)의 외측에서 상기 하부 기판(100)과 직접 접촉할 수 있다.The lower
상기 하부 절연막(220)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 절연막(220)은 실리콘 산화물을 포함할 수 있다.The lower
상기 소스 전극(230)은 상기 하부 절연막(220) 상에 위치할 수 있다. 상기 소스 전극(230)은 상기 드레인 전극(210)과 이격될 수 있다. 예를 들어, 상기 소스 전극(230)의 측면은 상기 하부 기판(100)과 대향하는 상기 하부 절연막(220)의 상부면 상에 위치할 수 있다.The
상기 소스 전극(230)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(230)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속을 포함할 수 있다. 상기 소스 전극(230)은 상기 드레인 전극(210)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(230)의 반사율은 상기 드레인 전극(210)의 반사율보다 낮을 수 있다. 상기 소스 전극(230)은 다중층 구조일 수 있다. 상기 소스 전극(230)의 구조는 상기 드레인 전극(210)의 구조와 다를 수 있다.The
상기 반도체 패턴(240)은 상기 하부 절연막(220)의 상기 측면(220S) 상에 위치할 수 있다. 상기 반도체 패턴(240)은 상기 하부 절연막(220)을 따라 연장할 수 있다. 상기 반도체 패턴(240)은 상기 드레인 전극(210) 및 상기 소스 전극(240)과 전기적으로 연결될 수 있다. 예를 들어, 상기 반도체 패턴(240)은 상기 소스 전극(240)과 연결되는 소스 영역(241) 및 상기 드레인 전극(210)의 상기 제 2 영역(212)과 연결되는 드레인 영역(242)을 포함할 수 있다. 상기 반도체 패턴(240)의 상기 소스 영역(241)은 상기 소스 전극(230) 상으로 연장할 수 있다. 예를 들어, 상기 반도체 패턴(240)의 상기 소스 영역(241)은 상기 소스 전극(230)과 직접 접촉할 수 있다. 상기 반도체 패턴(240)의 상기 드레인 영역(242)은 상기 드레인 전극(210)의 상기 제 2 영역(212) 상으로 연장할 수 있다. 예를 들어, 상기 반도체 패턴(240)의 상기 드레인 영역(242)은 상기 드레인 전극(210)의 상기 제 2 영역(212)과 직접 접촉할 수 있다.The
상기 반도체 패턴(240)에서 상기 소스 영역(241)과 상기 드레인 영역(242) 사이는 채널 영역(243)으로 정의될 수 있다. 예를 들어, 상기 반도체 패턴(240)의 상기 채널 영역(243)은 상기 하부 절연막(220)의 상기 측면(220S) 상에 위치할 수 있다. 상기 반도체 패턴(240)의 상기 채널 영역(243)은 상기 하부 절연막(220)과 직접 접촉할 수 있다. 예를 들어, 상기 반도체 패턴(240)의 상기 채널 영역(243)의 형상은 상기 하부 절연막(220)의 상기 측면(220S)의 형상과 동일할 수 있다. 상기 드레인 전극(210)의 상기 제 1 영역(211)은 상기 반도체 패턴(240)의 상기 채널 영역(243)과 중첩할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 드레인 전극(210)에 의해 하부 기판(100)을 통해 반도체 패턴(240) 방향으로 진행하는 외광이 차단될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 별도의 차광 패턴(light shiding pattern)의 형성 없이, 외광에 의한 박막 트랜지스터(200)의 특성 변화가 방지될 수 있다.In the
상기 반도체 패턴(240)에서 상기 채널 영역(243)의 전도율(conductivity)은 상기 소스 영역(241)의 전도율 및 상기 드레인 영역(243)의 전도율보다 낮을 수 있다. 예를 들어, 상기 반도체 패턴(240)의 상기 소스 영역(241) 및 상기 드레인 영역(243)은 도전형 불순물을 포함할 수 있다.The conductivity of the
상기 반도체 패턴(240)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(240)은 비정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 상기 반도체 패턴(240)은 산화물 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(240)은 IGZO를 포함할 수 있다.The
상기 게이트 절연막(250)은 상기 반도체 패턴(240) 상에 위치할 수 있다. 상기 게이트 절연막(250)은 상기 반도체 패턴(240)의 외측 방향으로 연장할 수 있다. 예를 들어, 상기 반도체 패턴(240)은 상기 게이트 절연막(250)에 의해 덮일 수 있다. 상기 게이트 절연막(250)은 상기 반도체 패턴(240)에 의해 노출된 상기 드레인 전극(210)의 상기 제 2 영역(212) 및 상기 소스 전극(230) 상으로 연장할 수 있다. 예를 들어, 상기 게이트 절연막(250)은 상기 드레인 전극(210) 및 상기 소스 전극(230)의 외측 방향으로 연장할 수 있다.The
상기 게이트 절연막(250)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(250)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 게이트 절연막(250)은 다중층 구조일 수 있다. 상기 게이트 절연막(250)은 High-K 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(250)은 하프늄 산화물(HfO) 또는 티타늄 산화물(TiO)을 포함할 수 있다.The
상기 게이트 전극(260)은 상기 게이트 절연막(250) 상에 위치할 수 있다. 상기 게이트 전극(260)은 상기 반도체 패턴(240)의 상기 채널 영역(243)과 중첩할 수 있다. 예를 들어, 상기 하부 절연막(220)의 상기 측면(220S)은 상기 게이트 전극(260)과 중첩할 수 있다.The
상기 게이트 전극(260)의 길이는 상기 하부 절연막(220)의 상기 측면(220S)의 길이보다 길 수 있다. 예를 들어, 상기 게이트 전극(260)은 상기 반도체 패턴(240)의 상기 소스 영역(241) 및 상기 드레인 영역(242) 상으로 연장할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 반도체 패턴(240)의 채널 영역(243)의 길이가 게이트 전극(260)의 길이보다 작아질 수 있다. 따라서 본 발명의 실시 예에 따른 디스플레이 장치에서는 게이트 전극(260)의 저항 감소 없이, 박막 트랜지스터의 동작 특성이 향상될 수 있다.The length of the
상기 게이트 전극(260)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극(260)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속을 포함할 수 있다. 상기 게이트 전극(260)은 상기 드레인 전극(210)과 다른 물질을 포함할 수 있다. 상기 소스 전극(230)은 상기 게이트 전극(260)과 다른 물질을 포함할 수 있다.The
본 발명의 실시 예에 따른 디스플레이 장치는 드레인 전극(210)의 제 1 영역(211)을 덮는 하부 절연막(220)의 측면(220S)을 따라 반도체 패턴(240)이 연장하고, 게이트 전극(260)이 상기 하부 절연막(230)의 상기 측면(220S)과 중첩하므로, 상기 반도체 패턴(240)의 채널 영역(243)의 길이가 상기 하부 절연막(220)의 상기 측면(220S)의 길이와 비례할 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 반도체 패턴(240)의 채널 영역(243)의 길이가 게이트 전극(260)과 무관하게, 하부 절연막(220)의 측면(220S)의 길이에 의해 결정될 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 게이트 전극(260)의 길이 감소 없이, 채널 영역(243)의 길이가 감소될 수 있다. 또한, 본 발명의 실시 예에 따른 디스플레이 장치에서는 드레인 전극(210)의 제 1 영역(211)이 반도체 패턴(240)의 채널 영역(243)과 중첩하므로, 박막 트랜지스터(200)의 턴-오프 상태에서 누설 전류가 차단될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 박막 트랜지스터(200)의 동작 특성이 효과적으로 향상될 수 있다.The display device according to an embodiment of the present invention includes a
본 발명의 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200) 상에 위치하는 하부 보호막(130)을 더 포함할 수 있다. 상기 하부 보호막(130)은 외부의 수분 등이 박막 트랜지스터(200)로 침투하는 것을 방지할 수 있다. 상기 하부 보호막(130)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(130)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 하부 보호막(130)은 다중층 구조일 수 있다.The display device according to an exemplary embodiment of the present invention may further include a lower
상기 발광 구조물(500)은 상기 박막 트랜지스터(200) 상에 위치할 수 있다. 상기 하부 보호막(130)은 상기 박막 트랜지스터(200)와 상기 발광 구조물(500) 사이에 위치할 수 있다. 상기 발광 구조물(500)은 특정 색을 구현할 수 있다. 예를 들어, 상기 발광 구조물(500)은 순서대로 적층된 하부 전극(510), 발광층(520) 및 상부 전극(530)을 포함할 수 있다.The
본 발명의 실시 예에 따른 디스플레이 장치는 하부 보호막(130)과 발광 구조물(500) 사이에 위치하는 오버 코트층(140)을 더 포함할 수 있다. 상기 오버 코트층(140)은 상기 박막 트랜지스터(200)에 의한 단차를 제거할 수 있다. 예를 들어, 상기 하부 기판(100)과 대향하는 상기 오버 코트층(140)의 상부면은 평평한 평면(flat surface)일 수 있다. 상기 오버 코트층(140)의 상기 상부면은 상기 하부 기판(100)의 표면과 평행할 수 있다. 상기 오버 코트층(140)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 오버 코트층(140)은 유기 절연 물질을 포함할 수 있다.The display device according to an embodiment of the present invention may further include an
상기 하부 전극(510)은 도전성 물질을 포함할 수 있다. 상기 하부 전극(510)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 하부 전극(510)은 ITO, IZO와 같은 투명 도전성 물질을 포함하는 투명 전극일 수 있다.The
상기 발광층(520)은 상기 하부 전극(510)과 상기 상부 전극(530) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 발광층(520)은 발광 물질을 포함하는 발광 물질층(Emitting Material Layer; EML)을 포함할 수 있다. 상기 발광 물질은 유기 발광 물질, 무기 발광 물질 또는 하이브리드 발광 물질을 포함할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 발광 물질의 발광층(520)을 포함하는 유기 발광 표시 장치일 수 있다.The
상기 상부 전극(530)은 도전성 물질을 포함할 수 있다. 상기 상부 전극(530)은 상기 하부 전극(510)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 상부 전극(530)은 Al 및 Ag와 같은 반사율이 높은 금속을 포함할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치는 상기 발광층(520)에 의해 생성된 빛이 상기 하부 전극(510)을 통해 방출될 수 있다.The
상기 발광 구조물(500)은 상기 박막 트랜지스터(200)에 의해 제어될 수 있다. 예를 들어, 상기 하부 전극(510)은 상기 박막 트랜지스터(200)의 상기 드레인 전극(210)과 전기적으로 연결될 수 있다. 상기 발광 구조물(500)은 상기 오버 코트층(140) 상에 위치할 수 있다. 예를 들어, 상기 게이트 절연막(250), 상기 하부 보호막(130) 및 상기 오버 코트층(140)은 각각 상기 드레인 전극(210)의 상기 제 2 영역(212)을 노출하기 위한 게이트 관통홀(250h), 하부 컨택홀(130h) 및 상부 컨택홀(140h)을 포함할 수 있다.The
본 발명의 실시 예에 따른 디스플레이 장치는 하부 전극(510)이 드레인 전극(210)과 연결되되, 상기 드레인 전극(210)이 하부 기판(100)과 반도체 패턴(240)의 채널 영역(243) 사이로 연장할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 박막 트랜지스터(200)가 턴-온 상태에서 채널 영역(243)의 차광 효과가 향상될 수 있다.The
상기 게이트 절연막(250)의 상기 게이트 관통홀(250h)은 상기 드레인 전극(210)의 상기 제 2 영역(212)과 중첩할 수 있다. 상기 하부 전극(510)은 상기 게이트 관통홀(250h)을 통해 상기 드레인 전극(210)과 연결될 수 있다. 상기 게이트 관통홀(250h)은 상기 반도체 패턴(240)과 이격될 수 있다. 예를 들어, 상기 게이트 관통홀(250h)은 상기 드레인 전극(210)의 상기 제 2 영역(212)의 외측 가장 자리를 노출할 수 있다.The gate through-
본 발명의 실시 예에 따른 디스플레이 장치는 게이트 절연막(250)과 하부 보호막(130) 사이에 위치하는 중간 전극(300)을 더 포함할 수 있다. 상기 중간 전극(300)은 상기 하부 전극(510)을 상기 드레인 전극(210)과 전기적으로 연결할 수 있다. 예를 들어, 상기 중간 전극(300)은 상기 게이트 관통홀(250h) 내로 연장할 수 있다. 상기 중간 전극(300)은 상기 게이트 관통홀(250h) 내에서 상기 드레인 전극(210)과 직접 접촉할 수 있다.The display device according to the embodiment of the present invention may further include an
상기 중간 전극(300)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 중간 전극(300)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속을 포함할 수 있다. 상기 중간 전극(300)은 상기 게이트 전극(260)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 중간 전극(300)은 상기 게이트 전극(260)과 동일한 공정에 의해 형성될 수 있다.The
상기 하부 보호막(130)의 상기 하부 컨택홀(130h)은 상기 중간 전극(300)의 일부 영역을 노출할 수 있다. 예를 들어, 상기 하부 컨택홀(140h)은 상기 중간 전극(300)과 중첩할 수 있다. 예를 들어, 상기 하부 컨택홀(140h)은 상기 게이트 관통홀(250h)과 중첩할 수 있다.The
상기 오버 코트층(140)의 상기 상부 컨택홀(140h)은 상기 하부 컨택홀(130h) 내에 위치하는 상기 중간 전극(300)의 일부 영역을 노출할 수 있다. 예를 들어, 상기 상부 컨택홀(140h)은 상기 하부 컨택홀(130h)과 중첩할 수 있다.The
본 발명의 실시 예에 따른 디스플레이 장치는 인접한 발광 구조물들(500) 사이를 절연하기 위한 뱅크 절연막(150)을 더 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 각 발광 구조물(500)의 하부 전극(510)의 가장 자리를 덮을 수 있다. 상기 발광층(520) 및 상기 상부 전극(530)은 상기 뱅크 절연막(150)에 의해 노출된 상기 하부 전극(510)의 표면 상에 적층될 수 있다. 상기 뱅크 절연막(150)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 유기 절연 물질을 포함할 수 있다. 상기 오버 코트층(140)은 상기 뱅크 절연막(150)과 다른 물질을 포함할 수 있다.The display device according to the embodiment of the present invention may further include a
본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 대향하는 상부 기판(600)을 더 포함할 수 있다. 상기 상부 기판(600)은 상기 하부 기판(100)과 중첩할 수 있다. 예를 들어, 상기 상부 기판(600)은 상기 발광 구조물(500) 상에 위치할 수 있다. 상기 상부 기판(600)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 상부 기판(600)은 유리 또는 플라스틱을 포함할 수 있다. 상기 상부 기판(600)은 일정 이상의 경도를 가질 수 있다. 예를 들어, 상기 상부 기판(600)은 알루미늄(Al)과 같은 금속을 포함할 수 있다.The display device according to the embodiment of the present invention may further include an
본 발명의 실시 예에 따른 디스플레이 장치는 인접한 발광 구조물들(500)이 동일한 색을 구현할 수 있다. 예를 들어, 인접한 발광 구조물들(500)은 백색 발광층(520)을 포함할 수 있다. 본 발명의 실시 예에 따른 디스플레이 장치는 컬러 필터(400)를 더 포함할 수 있다. 상기 컬러 필터(400)는 상기 하부 보호막(130)과 상기 오버 코트층(140) 사이에 위치할 수 있다. 상기 컬러 필터(400)는 상기 박막 트랜지스터(200)와 이격될 수 있다. 예를 들어, 상기 컬러 필터(400)는 상기 뱅크 절연막(150)에 의해 노출된 상기 하부 전극(510)의 일부 영역과 중첩할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치는 동일한 색을 구현하는 발광 구조물(500)이 위치하는 화소 영역이 서로 다른 색을 나타낼 수 있다.A display device according to an embodiment of the present invention may implement adjacent
본 발명의 실시 예에 따른 유기 발광 표시 장치는 하부 기판(100)과 상부 기판(600) 사이를 채우는 충진제(700)를 더 포함할 수 있다. 예를 들어, 상기 충진제(700)는 상기 발광 구조물(500)과 상기 상부 기판(600) 사이에 위치할 수 있다. 상기 충진제(700)는 외부 충격에 의한 상기 발광 구조물(500)의 손상을 방지할 수 있다. 상기 충진제(700)는 절연성 물질을 포함할 수 있다. 예를 들어, 상기 충진제(700)는 열 경화성 수지를 포함할 수 있다.The organic light emitting diode display according to an embodiment of the present invention may further include a
본 발명의 실시 예에 따른 유기 발광 표시 장치는 발광 구조물(500)이 충진제(700)와 직접 접촉하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 유기 발광 표시 장치는 발광 구조물(500)과 충진제(700) 사이에 위치하는 상부 보호막을 더 포함할 수 있다. 상기 상부 보호막은 외부 수분 등이 상기 발광 구조물(500)로 침투하는 것을 방지할 수 있다. 상기 상부 보호막은 다중층 구조일 포함할 수 있다. 예를 들어, 상기 상부 보호막은 무기 물질을 포함하는 무기막 및 유기 물질을 포함하는 유기막이 적층된 구조일 수 있다.The organic light emitting display device according to the embodiment of the present invention is described in which the
결과적으로 본 발명의 실시 예에 따른 디스플레이 장치는 드레인 전극(210)의 제 1 영역(211)을 덮는 하부 절연막(220)의 측면(220S)을 이용하여 반도체 패턴(240)의 채널 영역(243)을 정의함으로써, 게이트 전극(260)의 저항 증가 없이, 박막 트랜지스터(200)의 동작 특성을 향상할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 채널 영역(243)의 감소에 의해 집적도가 향상되고, 발광 면적이 증가함과 동시에 박막 트랜지스터의 동작 특성이 향상되어 발광 효율이 향상될 수 있다.As a result, the display device according to the embodiment of the present invention includes the
본 발명의 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200)의 드레인 전극(210)이 발광 구조물(500)의 하부 전극(510)과 연결되는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200)의 드레인 전극(210) 상에 다양한 자체 발광형 소자 또는 투과율 가변 소자가 위치할 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200)의 드레인 전극(210)과 연결된 하부 전극(510) 상에 액정층이 위치하는 액정 표시 장치일 수 있다.A display device according to an embodiment of the present invention is described in which the
도 2 내지 도 12는 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법을 순차적으로 나타낸 도면이다.2 to 12 are views sequentially illustrating a method of forming a display device according to an embodiment of the present invention.
도 1a, 1b 및 2 내지 12를 참조하여, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법을 설명한다. 먼저, 도 2에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 하부 기판(100) 상에 드레인 전극(210)을 형성하는 단계를 포함할 수 있다.A method of forming a display device according to an embodiment of the present invention will be described with reference to Figs. 1A, 1B and 2 to 12. Fig. Referring to FIG. 2, a method of forming a display device according to an exemplary embodiment of the present invention may include forming a
상기 드레인 전극(210)을 형성하는 단계는 상기 하부 기판(100) 상에 도전성 물질을 증착하여 제 1 도전층을 형성하는 단계 및 상기 제 1 도전층을 패터닝하는 공정을 포함할 수 있다.The step of forming the
도 3에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 드레인 전극(210)이 형성된 상기 하부 기판(100) 상에 제 1 절연막(810) 및 제 2 도전층(820)을 순서대로 적층하는 단계를 포함할 수 있다.3, a method of forming a display device according to an embodiment of the present invention includes forming a first insulating
상기 제 1 절연막(810) 및 상기 제 2 도전층(820)을 순서대로 적층하는 단계는 상기 하부 기판(100) 상에 절연성 물질을 증착하여 상기 드레인 전극(210)을 덮는 상기 제 1 절연막(810)을 형성하는 단계 및 상기 제 1 절연막(810) 상에 도전성 물질을 증착하여 제 2 도전층(820)을 형성하는 단계를 포함할 수 있다.The step of sequentially laminating the first insulating
도 4에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 제 2 도전층(820) 상에 마스크 패턴(910)을 형성하는 단계를 포함할 수 있다.4, a method of forming a display device according to an exemplary embodiment of the present invention may include forming a
상기 마스크 패턴(910)은 상기 드레인 전극(210)의 일부 영역과 중첩할 수 있다. 예를 들어, 상기 드레인 전극(210)은 상기 마스크 패턴(910)과 중첩하는 제 1 영역(211) 및 상기 마스크 패턴(910)에 의해 노출되는 제 2 영역(212)을 포함할 수 있다.The
도 5에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 마스크 패턴(910)을 이용하여 소스 전극(230)을 형성하는 단계를 포함할 수 있다.As shown in FIG. 5, a method of forming a display device according to an embodiment of the present invention may include forming the
상기 소스 전극(230)을 형성하는 단계는 상기 마스크 패턴(910)을 이용하여 상기 제 2 도전층(820)을 식각하는 단계를 포함할 수 있다. 예를 들어, 상기 제 2 도전층(820)을 식각하는 단계는 습식 식각 공정을 포함할 수 있다. 상기 소스 전극(230)의 크기는 상기 마스크 패턴(910)의 크기보다 작을 수 있다. 예를 들어, 상기 소스 전극(230)의 측면은 상기 하부 기판(100)을 향한 상기 마스크 패턴(910)의 하부면 상에 위치할 수 있다.The forming of the
도 6에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 마스크 패턴(910)을 이용하여 하부 절연막(220)을 형성하는 단계를 포함할 수 있다.As shown in FIG. 6, a method of forming a display device according to an embodiment of the present invention may include forming a lower insulating
상기 하부 절연막(220)을 형성하는 단계는 상기 마스크 패턴(910)을 이용하여 상기 제 1 절연막(810)을 건식 식각하는 단계를 포함할 수 있다. 상기 하부 절연막(220)은 상기 드레인 전극(210)의 상기 제 1 영역(211)을 덮을 수 있다. 상기 하부 절연막(220)은 상기 드레인 전극(210) 상에 위치하는 측면(220S)을 포함할 수 있다. 상기 하부 절연막(220)의 상기 측면(220S)은 정 테이퍼를 가질 수 있다. 예를 들어, 상기 하부 절연막(220)의 상기 측면(220S)은 상기 드레인 전극(210)으로부터 멀어질수록 상기 드레인 전극(210)의 상기 제 1 영역(211)의 외측 방향으로 이동하는 곡면을 가질 수 있다.The forming of the lower insulating
상기 하부 절연막(220)은 상기 드레인 전극(210)의 상기 제 1 영역(211)의 외측에서 상기 하부 기판(100)과 상기 소스 전극(230) 사이로 연장할 수 있다. 상기 소스 전극(230)의 크기는 상기 하부 절연막(220)의 크기보다 작을 수 있다. 예를 들어, 상기 소스 전극(220)의 측면은 상기 하부 기판(100)과 대향하는 상기 하부 절연막(220)의 상부면 상에 위치할 수 있다.The lower
도 7에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 드레인 전극(210), 상기 하부 절연막(220) 및 상기 소스 전극(230)이 형성된 상기 하부 기판(100) 상에 반도체 패턴(240)을 형성하는 단계를 포함할 수 있다.7, a method of forming a display device according to an exemplary embodiment of the present invention includes forming a
상기 반도체 패턴(240)을 형성하는 단계는 상기 하부 기판(100) 상에 상기 드레인 전극(210), 상기 하부 절연막(220) 및 상기 소스 전극(230)을 덮는 반도체 물질층을 형성하는 단계 및 상기 반도체 물질층을 패터닝하는 단계를 포함할 수 있다. 상기 반도체 패턴(240)은 상기 드레인 전극(210)과 상기 소스 전극(230) 사이에 형성될 수 있다. 예를 들어, 상기 반도체 패턴(240)은 상기 소스 전극(230)과 중첩하는 소스 영역(241), 상기 드레인 전극(210)의 상기 제 2 영역(212)과 중첩하는 드레인 영역(242) 및 상기 소스 영역(241) 및 상기 드레인 영역(242) 사이에 위치하는 채널 영역(243)을 포함할 수 있다. 상기 채널 영역(243)은 상기 하부 절연막(220)의 상기 측면(220S)과 중첩할 수 있다.The step of forming the
본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 드레인 전극(210) 및 소스 전극(230)이 형성된 상태에서 상기 드레인 전극(210)과 상기 소스 전극(230) 사이를 절연하는 하부 절연막(220)을 따라 연장하는 반도체 패턴(240)을 형성할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서 상기 반도체 패턴(240)의 채널 영역(243)은 상기 하부 절연막(220)의 측면(220S)에 의해 결정될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서는 상기 반도체 패턴(240)의 상기 채널 영역(243)이 패터닝 공정의 해상도보다 작은 크기로 형성될 수 있다.A method of forming a display device according to an exemplary embodiment of the present invention includes forming a lower insulating
도 8에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 반도체 패턴(240) 상에 게이트 절연막(250)을 형성하는 단계를 포함할 수 있다.8, a method of forming a display device according to an embodiment of the present invention may include forming a
상기 게이트 절연막(250)을 형성하는 단계는 상기 반도체 패턴(240)에 의해 노출된 상기 드레인 전극(210)의 상기 제 2 영역(212)과 중첩하는 게이트 관통홀(250h)을 형성하는 단계를 포함할 수 있다. 예를 들어, 상기 게이트 절연막(250)을 형성하는 단계는 상기 반도체 패턴(240)이 형성된 상기 하부 기판(100) 상에 절연성 물질을 증착하여 제 2 절연막을 형성하는 단계 및 상기 제 2 절연막에 상기 게이트 관통홀(250h)을 형성하는 단계를 포함할 수 있다.The step of forming the
도 9에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 게이트 절연막(250) 상에 게이트 전극(260)을 형성하는 단계 및 상기 게이트 관통홀(250h) 내에 중간 전극(300)을 형성하는 단계를 포함할 수 있다.9, a method of forming a display device according to an exemplary embodiment of the present invention includes forming a
상기 게이트 전극(260)은 상기 하부 절연막(220)의 상기 측면(220S)과 중첩할 수 있다. 상기 게이트 전극(260)은 상기 드레인 전극(210)의 상기 제 1 영역(211)과 중첩할 수 있다. 상기 게이트 전극(260)은 상기 반도체 패턴(240)의 상기 채널 영역(243)과 중첩할 수 있다. 상기 게이트 전극(260)은 상기 하부 절연막(220)의 상기 측면(220S)보다 길게 형성될 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서는 상기 게이트 전극(260)의 저항 감소 없이, 반도체 패턴(240)의 채널 영역(243)의 길이가 감소될 수 있다.The
상기 중간 전극(300)은 상기 게이트 전극(260)과 동시에 형성될 수 있다. 예를 들어, 상기 게이트 전극(260) 및 상기 중간 전극(300)을 형성하는 단계는 상기 게이트 관통홀(250h)을 포함하는 상기 게이트 절연막(250) 상에 도전성 물질을 증착하여 제 3 도전층을 형성하는 단계 및 상기 제 3 도전층을 패터닝하는 단계를 포함할 수 있다. 상기 중간 전극(300)은 상기 게이트 전극(260)과 동일한 물질로 형성될 수 있다.The
상기 게이트 전극(260)을 형성하는 단계에 의해 박막 트랜지스터(200)가 완성될 수 있다. 예를 들어, 상기 박막 트랜지?(200)는 상기 드레인 전극(210), 상기 하부 절연막(220), 상기 소스 전극(230), 상기 반도체 패턴(240), 상기 게이트 절연막(250) 및 상기 게이트 전극(260)으로 구성될 수 있다.The
도 10에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 박막 트랜지스터(200) 및 중간 전극(300) 상에 하부 보호막(130)을 형성하는 단계 및 상기 하부 보호막(130) 상에 컬러 필터(400)를 형성하는 단계를 포함할 수 있다.10, a method of forming a display device according to an exemplary embodiment of the present invention includes forming a lower
도 11에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 하부 보호막(130) 및 상기 컬러 필터(400) 상에 오버 코트층(140)을 형성하는 단계, 상기 오버 코트층(140)에 상부 컨택홀(140h)을 형성하는 단계 및 상기 하부 보호막(130)에 상기 상부 컨택홀(140h)과 중첩하는 하부 컨택홀(130h)을 형성하는 단계를 포함할 수 있다.11, a method of forming a display device according to an exemplary embodiment of the present invention includes forming an
상기 상부 컨택홀(140h)을 형성하는 공정 및 상기 하부 컨택홀(130h)을 형성하는 공정은 하나의 마스크 패턴으로 수행될 수 있다. 예를 들어, 상기 상부 컨택홀(140h)을 형성하는 공정 및 상기 하부 컨택홀(130h)을 형성하는 공정은 상기 오버 코트층(140) 상에 하프톤 마스크를 이용하여 가장 자리의 두께가 상대적으로 얇은 마스크 패턴을 형성하는 단계, 상기 마스크 패턴을 이용하여 상기 오버 코트층(140)을 관통하는 예비 상부 컨택홀 및 상기 하부 보호막(130)을 관통하는 하부 컨택홀(130h)을 형성하는 단계, 상기 마스크 패턴을 애싱하여 상대적으로 얇은 두께를 갖는 부분을 제거하는 단계 및 상기 애싱된 마스크 패턴을 이용하여 상부 컨택홀(140h)을 형성하는 단계를 포함할 수 있다.The process of forming the
도 12에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 상부 컨택홀(140h)을 포함하는 상기 오버 코트층(140) 상에 하부 전극(510), 발광층(520) 및 상부 전극(530)을 포함하는 발광 구조물(500) 및 뱅크 절연막(150)을 형성하는 단계를 포함할 수 있다.12, a method of forming a display device according to an exemplary embodiment of the present invention includes forming a
상기 하부 전극(510)은 상기 하부 컨택홀(130h) 및 상기 상부 컨택홀(140h)을 따라 연장하여 상기 중간 전극(300)과 연결될 수 있다. 상기 드레인 전극(210)은 상기 중간 전극(300)을 통해 상기 하부 전극(510)과 연결될 수 있다.The
도 1a 및 1b에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 발광 구조물(500) 상에 상부 기판(600)을 배치하는 단계 및 상기 하부 기판(100)과 상기 상부 기판(600) 사이를 충진제(700)로 채우는 단계를 포함할 수 있다.1A and 1B, a method of forming a display device according to an exemplary embodiment of the present invention includes the steps of disposing an
결과적으로 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서는 게이트 전극(260)의 형성을 위한 패터닝 공정과 무관하게, 드레인 전극(210)의 제 1 영역(211)을 덮는 하부 절연막(220)의 측면(220S)을 이용하여 반도체 패턴(240)의 채널 영역(243)을 정의함으로써, 반도체 패턴(240)의 채널 영역(243)의 길이가 게이트 전극(260)의 형성을 위한 패터닝 공정의 영향을 받지 않을 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서는 게이트 전극(260)의 저항 증가 없이, 박막 트랜지스터(200)의 동작 특성이 향상될 수 있다.As a result, in the method of forming a display device according to an embodiment of the present invention, regardless of the patterning process for forming the
100 : 하부 기판 200 : 박막 트랜지스터
210 : 드레인 전극 220 : 하부 절연막
230 : 소스 전극 240 : 반도체 패턴
250 : 게이트 절연막 260 : 게이트 전극
300 : 중간 전극 400 : 컬러 필터
500 : 발광 구조물100: lower substrate 200: thin film transistor
210: drain electrode 220: lower insulating film
230: source electrode 240: semiconductor pattern
250: gate insulating film 260: gate electrode
300: intermediate electrode 400: color filter
500: light emitting structure
Claims (13)
상기 드레인 전극 상에 위치하는 측면을 포함하고, 상기 드레인 전극의 상기 제 1 영역을 덮는 하부 절연막;
상기 하부 절연막 상에 위치하고, 상기 드레인 전극과 이격되는 소스 전극;
상기 소스 전극 상에 위치하고, 상기 하부 절연막의 상기 측면을 따라 상기 드레인 전극의 상기 제 2 영역 상으로 연장하는 반도체 패턴;
상기 반도체 패턴 상에 위치하는 게이트 절연막; 및
상기 게이트 절연막 상에 위치하고, 상기 하부 절연막의 상기 측면과 중첩하는 게이트 전극을 포함하는 박막 트랜지스터.A drain electrode located on the lower substrate, the drain electrode including a first region and a second region;
A bottom insulating film covering the first region of the drain electrode, the bottom insulating film including a side surface located on the drain electrode;
A source electrode located on the lower insulating film and spaced apart from the drain electrode;
A semiconductor pattern located on the source electrode and extending on the second region of the drain electrode along the side of the lower insulating film;
A gate insulating film disposed on the semiconductor pattern; And
And a gate electrode disposed on the gate insulating film and overlapping the side surface of the lower insulating film.
상기 하부 절연막의 상기 측면은 정 테이퍼를 갖는 박막 트랜지스터.The method according to claim 1,
Wherein the side surface of the lower insulating film has a constant taper.
상기 게이트 전극의 길이는 상기 하부 절연막의 상기 측면의 길이보다 긴 박막 트랜지스터.The method according to claim 1,
Wherein a length of the gate electrode is longer than a length of the side surface of the lower insulating film.
상기 반도체 패턴은 상기 소스 전극과 직접 접촉하는 소스 영역, 상기 드레인 전극의 상기 제 2 영역과 직접 접촉하는 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 포함하되,
상기 채널 영역은 상기 하부 절연막의 상기 측면 상에 위치하는 박막 트랜지스터.The method according to claim 1,
Wherein the semiconductor pattern includes a source region in direct contact with the source electrode, a drain region in direct contact with the second region of the drain electrode, and a channel region located between the source region and the drain region,
And the channel region is located on the side surface of the lower insulating film.
상기 드레인 전극은 상기 소스 전극과 다른 물질을 포함하는 박막 트랜지스터.The method according to claim 1,
Wherein the drain electrode comprises a material different from the source electrode.
상기 드레인 전극의 반사율은 상기 소스 전극의 반사율보다 큰 박막 트랜지스터.6. The method of claim 5,
Wherein a reflectance of the drain electrode is larger than a reflectance of the source electrode.
상기 박막 트랜지스터 상에 위치하고, 상기 하부 절연막에 의해 노출된 상기 드레인 전극의 제 2 영역과 중첩하는 상부 컨택홀을 포함하는 오버 코트층; 및
상기 오버 코트층 상에 위치하고, 상기 상부 컨택홀을 통해 상기 드레인 전극과 연결되는 하부 전극을 포함하되,
상기 게이트 전극은 상기 드레인 전극의 상기 제 1 영역과 중첩하는 디스플레이 장치.A drain electrode, a lower insulating film covering the first region of the drain electrode, a source electrode located on the lower insulating film, a semiconductor pattern extending along the lower insulating film between the drain electrode and the source electrode, A thin film transistor including a gate insulating film and a gate electrode positioned on the gate insulating film;
An overcoat layer disposed on the thin film transistor and including an upper contact hole overlapping a second region of the drain electrode exposed by the lower insulating film; And
And a lower electrode located on the overcoat layer and connected to the drain electrode through the upper contact hole,
And the gate electrode overlaps with the first region of the drain electrode.
상기 박막 트랜지스터와 상기 오버 코트층 사이에 위치하고, 상기 상부 컨택홀과 중첩하는 하부 컨택홀을 포함하는 하부 보호막을 더 포함하는 디스플레이 장치.8. The method of claim 7,
And a lower protective film located between the thin film transistor and the overcoat layer and including a lower contact hole overlapping the upper contact hole.
상기 게이트 절연막을 관통하고, 상기 하부 전극을 상기 드레인 전극의 상기 제 2 영역과 전기적으로 연결하는 중간 전극을 더 포함하는 디스플레이 장치.8. The method of claim 7,
And an intermediate electrode passing through the gate insulating film and electrically connecting the lower electrode to the second region of the drain electrode.
상기 중간 전극은 상기 게이트 전극과 동일한 물질을 포함하는 디스플레이 장치.10. The method of claim 9,
Wherein the intermediate electrode comprises the same material as the gate electrode.
상기 게이트 절연막은 상기 중간 전극이 연장하는 게이트 관통홀을 포함하되,
상기 게이트 관통홀은 상기 반도체 패턴과 이격되는 디스플레이 장치. 10. The method of claim 9,
Wherein the gate insulating layer includes a gate through hole through which the intermediate electrode extends,
And the gate through-hole is spaced apart from the semiconductor pattern.
상기 게이트 관통홀은 상기 상부 관통홀과 중첩하는 디스플레이 장치. 12. The method of claim 11,
And the gate through-hole overlaps with the upper through-hole.
상기 하부 전극의 가장 자리를 덮는 뱅크 절연막;
상기 뱅크 절연막에 의해 노출된 상기 하부 전극의 표면 상에 위치하는 발광층; 및
상기 발광층 상에 위치하는 상부 전극을 더 포함하는 디스플레이 장치. 8. The method of claim 7,
A bank insulating film covering the edge of the lower electrode;
A light emitting layer positioned on the surface of the lower electrode exposed by the bank insulating film; And
And an upper electrode positioned on the light emitting layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160184366A KR102663404B1 (en) | 2016-12-30 | 2016-12-30 | Thin Film Transistor and Display device having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160184366A KR102663404B1 (en) | 2016-12-30 | 2016-12-30 | Thin Film Transistor and Display device having the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180079015A true KR20180079015A (en) | 2018-07-10 |
| KR102663404B1 KR102663404B1 (en) | 2024-05-08 |
Family
ID=62915882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160184366A KR102663404B1 (en) | 2016-12-30 | 2016-12-30 | Thin Film Transistor and Display device having the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102663404B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200057178A (en) * | 2018-11-15 | 2020-05-26 | 한국전자통신연구원 | Thin film transistor |
| KR20200063739A (en) * | 2018-11-28 | 2020-06-05 | 엘지디스플레이 주식회사 | Vertical structure transistor and electronic device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318407A (en) * | 2002-04-25 | 2003-11-07 | Seiko Epson Corp | Transistor, active element substrate, electro-optic device, electronic apparatus loading electro-optic device, method for forming transistor and method for manufacturing active element substrate |
| KR20050001936A (en) * | 2003-06-28 | 2005-01-07 | 엘지.필립스 엘시디 주식회사 | Thin film transistor and manufacturing method thereof and thin film transistor array substrate and manufacturing method thereof using the same |
| KR20060090484A (en) * | 2005-02-07 | 2006-08-11 | 삼성에스디아이 주식회사 | Otft and otft-oled |
| KR100645717B1 (en) * | 2005-09-30 | 2006-11-14 | 삼성에스디아이 주식회사 | Organic light emitting display device |
| KR20070053029A (en) * | 2005-11-18 | 2007-05-23 | 엘지.필립스 엘시디 주식회사 | Polysilicon liquid crystal display device and method for fabricating thereof |
| JP2008277375A (en) * | 2007-04-26 | 2008-11-13 | Sanyo Electric Co Ltd | Field-effect transistor, and manufacturing method thereof |
| KR20090051239A (en) * | 2006-08-31 | 2009-05-21 | 캠브리지 디스플레이 테크놀로지 리미티드 | Organic electronic device |
| KR20100063493A (en) * | 2008-12-03 | 2010-06-11 | 삼성전자주식회사 | Thin film transistor substrate and method of manufacturing the same |
| KR20150024575A (en) * | 2013-08-27 | 2015-03-09 | 엘지디스플레이 주식회사 | Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same |
-
2016
- 2016-12-30 KR KR1020160184366A patent/KR102663404B1/en active IP Right Grant
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318407A (en) * | 2002-04-25 | 2003-11-07 | Seiko Epson Corp | Transistor, active element substrate, electro-optic device, electronic apparatus loading electro-optic device, method for forming transistor and method for manufacturing active element substrate |
| KR20050001936A (en) * | 2003-06-28 | 2005-01-07 | 엘지.필립스 엘시디 주식회사 | Thin film transistor and manufacturing method thereof and thin film transistor array substrate and manufacturing method thereof using the same |
| KR20060090484A (en) * | 2005-02-07 | 2006-08-11 | 삼성에스디아이 주식회사 | Otft and otft-oled |
| KR100645717B1 (en) * | 2005-09-30 | 2006-11-14 | 삼성에스디아이 주식회사 | Organic light emitting display device |
| KR20070053029A (en) * | 2005-11-18 | 2007-05-23 | 엘지.필립스 엘시디 주식회사 | Polysilicon liquid crystal display device and method for fabricating thereof |
| KR20090051239A (en) * | 2006-08-31 | 2009-05-21 | 캠브리지 디스플레이 테크놀로지 리미티드 | Organic electronic device |
| JP2008277375A (en) * | 2007-04-26 | 2008-11-13 | Sanyo Electric Co Ltd | Field-effect transistor, and manufacturing method thereof |
| KR20100063493A (en) * | 2008-12-03 | 2010-06-11 | 삼성전자주식회사 | Thin film transistor substrate and method of manufacturing the same |
| KR20150024575A (en) * | 2013-08-27 | 2015-03-09 | 엘지디스플레이 주식회사 | Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200057178A (en) * | 2018-11-15 | 2020-05-26 | 한국전자통신연구원 | Thin film transistor |
| KR20200063739A (en) * | 2018-11-28 | 2020-06-05 | 엘지디스플레이 주식회사 | Vertical structure transistor and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102663404B1 (en) | 2024-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10516011B2 (en) | Display device with a plurality of insulating layers between two electrodes and method of manufacturing the same | |
| CN106469746B (en) | Organic light emitting display device and method of manufacturing the same | |
| US10748977B2 (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
| US10930721B2 (en) | Organic light emitting display device and method of manufacturing organic light emitting display device | |
| US20150060832A1 (en) | Organic electroluminescent display device | |
| KR102649202B1 (en) | Organic Light Emitting Display device having an organic light emitting layer extending a non-display area | |
| KR102666206B1 (en) | Display device having a color filter | |
| CN113972252B (en) | Display panel and electronic device | |
| KR20180062268A (en) | Display device having an emitting structure | |
| JP6412791B2 (en) | Organic electroluminescence display device | |
| KR20220061080A (en) | Display device | |
| CN116437712A (en) | Array substrate, preparation method thereof and display panel | |
| KR20220002795A (en) | Display device and method for manufacturing the same | |
| EP3640992A1 (en) | Display apparatus having a light-emitting device | |
| KR102663404B1 (en) | Thin Film Transistor and Display device having the same | |
| US9784892B2 (en) | Display devices and methods of manufacturing display devices | |
| KR20190048391A (en) | Display device having a black matrix | |
| CN111415963A (en) | Display panel and preparation method thereof | |
| KR20180079013A (en) | Organic Light Emitting Display device having stacked emitting structures displaying difference color each other | |
| KR102218944B1 (en) | Organic light emitting diode display device and method for fabricating the same | |
| KR102634180B1 (en) | Display device having a light-emitting element on an over-coat layer, and Method for fabricating the same | |
| JP2018180469A (en) | Display device and manufacturing method thereof | |
| KR20180038170A (en) | Display device having a light shielding pattern | |
| CN110993645A (en) | Display panel, preparation method thereof and display device | |
| KR102245722B1 (en) | Organic light emitting display device and method of manufacturing an organic light emitting display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |