KR20180061164A

KR20180061164A - 장치, 방법 및 프로그램

Info

Publication number: KR20180061164A
Application number: KR1020187007342A
Authority: KR
Inventors: 료타 기무라; 히로키 마츠다
Original assignee: 소니 주식회사
Priority date: 2015-09-24
Filing date: 2016-07-01
Publication date: 2018-06-07
Also published as: US20200106652A1; JPWO2017051583A1; CN108028719A; TW201729556A; RU2018109341A; WO2017051583A1; EP3355499A4; CN108028719B; US11044130B2; SG11201802300YA; EP3355499B1; MX2018003363A; RU2018109341A3; RU2713409C2; PH12018500581A1; AU2016327482A1; BR112018005264A2; AU2019219772A1; US10554460B2; US20180219708A1

Abstract

비직교 리소스를 사용한 다중화/다원 접속이 행해지는 경우의 복호 정밀도를 보다 향상시키는 것이 가능한 장치, 방법 및 프로그램을 제공한다. 주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록에 있어서 다중화되는 송신 신호 계열의 각각을 대상으로 하여, 다중화되는 복수의 비트열에 관하여, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을, 제2 비트열에 적용하는 처리부를 구비하는 장치.

Description

장치, 방법 및 프로그램

본 개시는, 장치, 방법 및 프로그램에 관한 것이다.

LTE(Long Term Evolution)/LTE-A(Advanced)에 이어지는 제5세대(5G) 이동체 통신 시스템의 무선 액세스 기술(Radio Access Technology: RAT)로서, 비직교 다원 접속(Non-Orthogonal Multiple Access)이 주목받고 있다. LTE에 있어서 채용되고 있는 OFDMA(Orthogonal Frequency-Division Multiple Access) 및 SC-FDMA(Single-Carrier Frequency-Division Multiple Access)에서는, 무선 리소스(예를 들어, 리소스 블록)는 중복 없이 유저에게 할당된다. 이들 방식은, 직교 다원 접속이라고 불릴 수 있다. 한편, 비직교 다원 접속에서는, 무선 리소스는 중복되어 유저에게 할당된다. 비직교 다원 접속에서는, 유저의 신호가 서로 간섭하지만, 수신측에 있어서의 고정밀도의 복호 처리에 의해 유저마다의 신호가 취출된다. 비직교 다원 접속은, 이론적으로는 직교 다원 접속보다도 높은 셀 통신 용량을 실현하는 것이 가능하다.

비직교 다원 접속으로 분류되는 무선 액세스 기술의 하나로서, SPC(Superposition Coding) 다중화/다원 접속을 들 수 있다. SPC는, 서로 다른 전력이 할당된 신호를 적어도 일부가 중복되는 주파수 및 시간의 무선 리소스상에서 다중화하는 방식이다. 수신측에서는, 동일한 무선 리소스상에서 다중화된 신호의 수신/복호를 위해서, 간섭 제거(Interference Cancellation) 및/또는 반복 검출 등이 행해진다.

예를 들어, 특허문헌 1 및 2에는, SPC 또는 SPC에 준하는 기술로서, 적절한 복조/복호를 가능하게 하는 진폭(또는 전력)의 설정의 방법이 개시되어 있다. 또한, 예를 들어 특허문헌 3에는, 다중화된 신호를 수신하기 위한 SIC(Successive Interference Cancellation)의 고도화의 방법이 개시되어 있다.

일본 특허공개 제2003-78419호 공보 일본 특허공개 제2003-229835호 공보 일본 특허공개 제2013-247513호 공보

SPC와 같은 비직교 리소스를 사용한 신호 처리 기술에 있어서는, 수신 장치측에서의, 다중화된 복수의 신호의 복호 정밀도의 향상이 요구되고 있다. 그래서, 본 개시에서는, 비직교 리소스를 사용한 다중화/다원 접속이 행해지는 경우의 복호 정밀도를 보다 향상시키는 것이 가능한, 신규이면서도 개량된 장치, 방법 및 프로그램을 제안한다.

본 개시에 의하면, 주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록에 있어서 다중화되는 송신 신호 계열의 각각을 대상으로 하여, 다중화되는 복수의 비트열에 관하여, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을, 제2 비트열에 적용하는 처리부를 구비하는 장치가 제공된다.

또한, 본 개시에 의하면, 주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록에 있어서 다중화되는 송신 신호 계열의 각각을 대상으로 하여, 다중화되는 복수의 비트열에 관하여, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을, 프로세서에 의해 제2 비트열에 적용하는 것을 포함하는 방법이 제공된다.

또한, 본 개시에 의하면, 컴퓨터를, 주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록에 있어서 다중화되는 송신 신호 계열의 각각을 대상으로 하여, 다중화되는 복수의 비트열에 관하여, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을, 제2 비트열에 적용하는 처리부로서 기능시키기 위한 프로그램이 제공된다.

이상 설명한 바와 같이 본 개시에 의하면, 비직교 리소스를 사용한 다중화/다원 접속이 행해지는 경우의 복호 정밀도를 보다 향상시키는 것이 가능하다. 또한, 상기 효과는 반드시 한정적인 것이 아니라, 상기 효과와 함께 또는 상기 효과 대신에, 본 명세서에 나타낸 어느 효과, 또는 본 명세서로부터 파악될 수 있는 다른 효과가 발휘되어도 된다.

도 1은, SPC를 서포트하는 송신 장치에서의 처리의 일례를 설명하기 위한 설명도이다.
도 2는, SPC를 서포트하는 송신 장치에서의 처리의 일례를 설명하기 위한 설명도이다.
도 3은, 간섭 제거를 행하는 수신 장치에서의 처리의 일례를 설명하기 위한 설명도이다.
도 4는, SPC 다중된 신호의 콘스텔레이션의 일례를 나타내는 도면이다.
도 5는, 본 개시의 일 실시 형태에 따른 시스템의 개략적인 구성의 일례를 나타내는 설명도이다.
도 6은, 본 개시의 일 실시 형태에 따른 기지국의 구성의 일례를 나타내는 블록도이다.
도 7은, 제1 실시 형태에 따른 기지국의 기술적 특징을 설명하기 위한 설명도이다.
도 8은, 제1 실시 형태에 따른 기지국의 기술적 특징을 설명하기 위한 설명도이다.
도 9는, 제1 실시 형태에 따른 기지국의 기술적 특징을 설명하기 위한 설명도이다.
도 10은, 제1 실시 형태에 따른 기지국에 있어서 실행되는 다중 처리의 흐름의 일례를 나타내는 흐름도이다.
도 11은, 제1 실시 형태에 따른 기지국에 있어서 실행되는 콘스텔레이션의 선택 처리의 흐름의 일례를 나타내는 흐름도이다.
도 12는, 제1 실시 형태에 따른 기지국에 있어서 실행되는 콘스텔레이션의 적용 처리의 흐름의 일례를 나타내는 흐름도이다.
도 13은, 제1 실시 형태에 따른 기지국에 있어서 실행되는 콘스텔레이션의 적용 처리의 흐름의 일례를 나타내는 흐름도이다.
도 14는, 제1 실시 형태에 따른 기지국에 있어서 실행되는 콘스텔레이션의 적용 처리의 흐름의 일례를 나타내는 흐름도이다.
도 15는, 제1 실시 형태에 따른 기지국에 있어서 실행되는 콘스텔레이션의 적용 처리의 흐름의 일례를 나타내는 흐름도이다.
도 16은, 제1 변형예에 따른 기지국의 기술적 특징을 설명하기 위한 설명도이다.
도 17은, 제1 변형예에 따른 기지국에 있어서 실행되는 다중 처리의 흐름의 일례를 나타내는 흐름도이다.
도 18은, 제2 실시 형태에 따른 기지국의 기술적 특징을 설명하기 위한 설명도이다.
도 19는, 제2 실시 형태에 따른 기지국에 있어서 실행되는 변조 처리의 흐름의 일례를 나타내는 흐름도이다.
도 20은, 제3 실시 형태에 따른 기술적 과제를 설명하기 위한 설명도이다.
도 21은, 제3 실시 형태에 따른 기지국의 기술적 특징을 설명하기 위한 설명도이다.
도 22는, 제3 실시 형태에 따른 기지국의 기술적 특징을 설명하기 위한 설명도이다.
도 23은, 제3 실시 형태에 따른 기지국에 있어서 실행되는 콘스텔레이션의 선택 처리의 흐름의 일례를 나타내는 흐름도이다.
도 24는, eNB의 개략적인 구성의 제1 예를 나타내는 블록도이다.
도 25는, eNB의 개략적인 구성의 제2 예를 나타내는 블록도이다.

이하에 첨부 도면을 참조하면서, 본 개시의 적합한 실시 형태에 대하여 상세히 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 대해서는, 동일한 번호를 부여함으로써 중복 설명을 생략한다.

또한, 설명은 이하의 순서로 행하기로 한다.

1. 서론

1.1. SPC

1.2. 콘스텔레이션

1.3. 기술적 과제

2. 구성예

2.1. 시스템의 개략적인 구성예

2.2. 기지국의 구성예

3. 제1 실시 형태

3.1. 기술적 특징

3.2. 처리의 흐름

4. 제2 실시 형태

4.1. 기술적 특징

4.2. 처리의 흐름

5. 제3 실시 형태

5.1. 기술적 과제

5.2. 기술적 특징

5.3. 처리의 흐름

6. 응용예

7. 결론

<<1. 서론>>

<1.1. SPC>

SPC에서는, 비직교하는 리소스(예를 들어, 주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록)상에서, 전력 레벨에 차를 설정함으로써 복수의 신호가 다중화된다. 일반적으로는, 전력 레벨의 배분은, 송신 장치의 총 송신 전력의 상한을 가미하면서, 송신 장치와 수신 장치 사이의 패스 로스의 상대 관계에 기초하여 설정되는 것이 바람직하다. 또한, 패스 로스 대신에 패스 게인 또는 상정되는 수신 품질(즉, SINR)이 사용되어도 된다.

패스 로스의 상대 관계에 기초하여 전력 레벨의 배분이 설정되는 경우, 송신 장치는, 패스 로스가 큰 장치 앞으로의 신호에 높은 전력을 할당하고, 패스 로스가 작은 장치 앞으로의 신호에 낮은 전력을 할당한다. 또한, 패스 로스는, 송신 장치와 수신 장치의 거리가 길수록 커지게 되고, 안테나 지향성의 메인 로브에 수신 장치가 포함되는 경우는 작아지게 되며, 반대로 벗어나는 경우는 커지게 된다. 높은 전력이 할당된 신호는, 그보다 낮은 전력이 할당된 신호의 수신처의 수신 장치에 있어서 간섭으로 된다. 그로 인해, 당해 수신 장치에 있어서는, 간섭 신호를 SIC 등의 기술을 이용하여 제거하는 것이 요구된다.

이하에서는, 도 1 내지 도 3을 참조하여, SPC에 있어서의 처리 및 신호를 설명한다.

(1) 각 장치에서의 처리

(a) 송신 장치에서의 처리

도 1 및 도 2는, SPC를 서포트하는 송신 장치에서의 처리의 일례를 설명하기 위한 설명도이다. 도 1을 참조하면, 예를 들어 유저 A, 유저 B 및 유저 C의 각각의 비트 스트림(예를 들어, 트랜스포트 블록)이 처리된다. 이들 비트 스트림의 각각에 대하여, 몇 개의 처리(예를 들어, 도 2에 도시된 바와 같은) CRC(Cyclic Redundancy Check) 부호화, FEC(Forward Error Correction) 부호화, 레이트 매칭 및 스크램블링/인터리빙이 행해지고, 그 후 변조가 행해진다. 그리고, 레이어 매핑, 전력 할당, 프리코딩, SPC 다중, 리소스 엘리먼트 매핑, IDFT(Inverse Discrete Fourier Transform)/IFFT(Inverse Fast Fourier Transform), CP(Cyclic Prefix) 삽입, 및 디지털로부터 아날로그 및 RF(Radio Frequency)로의 변환 등이 행해진다.

특히, 전력 할당에 있어서, 유저 A, 유저 B 및 유저 C의 각각의 신호에 전력이 할당되고, SPC 다중화에 있어서, 유저 A, 유저 B 및 유저 C의 신호가 다중화된다.

(b) 수신 장치에서의 처리

도 3은, 간섭 제거를 행하는 수신 장치에서의 처리의 일례를 설명하기 위한 설명도이다. 도 3을 참조하면, 예를 들어 RF 및 아날로그로부터 디지털로의 변환, CP 제거(removal), DFT(Discrete Fourier Transform)/FFT(Fast Fourier Transform), 및 조인트 간섭 제거, 등화 및 복호 등이 행해진다. 그 결과, 유저 A, 유저 B 및 유저 C의 각각의 비트 스트림(예를 들어, 트랜스포트 블록)이 얻어진다.

(2) 송신 신호 및 수신 신호

(a) 다운링크

다음으로, SPC가 채용되는 경우의 다운링크 송신 신호 및 수신 신호를 설명한다. 여기에서는, HetNet(Heterogeneous Network) 또는 SCE(Small Cell Enhancement) 등의 멀티 셀 시스템을 상정한다.

대상의 유저 u가 접속하는 셀의 인덱스를 i로 나타내고, 당해 셀에 대응하는 기지국의 송신 안테나의 수를 N_TX _{, i}로 나타낸다. 당해 송신 안테나의 각각은, 송신 안테나 포트라고도 불릴 수 있다. 셀 i로부터 유저 u로의 송신 신호는, 이하와 같이 벡터 형식으로 표시되는 것이 가능하다.

<수식 1>

<수식 2>

<수식 3>

<수식 4>

전술한 식에 있어서, N_SS _{, u}는, 유저 u에 대한 공간 송신 스트림수이다. 기본적으로는, N_SS _{, u}는, N_TX _{, i} 이하의 양의 정수이다. 벡터 x_{i, u}는, 유저 u에 대한 공간 스트림 신호이다. 이 벡터의 각 요소는, 기본적으로는, PSK(Phase Shift Keying) 또는 QAM(Quadrature Amplitude Modulation) 등의 디지털 변조 심볼에 상당한다. 행렬 W_i _{, u}는, 유저 u에 대한 프리코딩 행렬(Precoding Matrix)이다. 이 행렬 내의 요소는, 기본적으로는 복소수이지만, 실수여도 된다.

행렬 P_{i, u}는, 셀 i에 있어서의 유저 u를 위한 전력 할당 계수 행렬이다. 이 행렬에서는, 각 요소가 양의 실수인 것이 바람직하다. 또한, 이 행렬은, 이하와 같은 대각 행렬(즉, 대각 성분 이외가 0인 행렬)이어도 된다.

<수식 5>

공간 스트림에 대하여 적응적인 전력 할당이 행해지지 않는 경우에는, 행렬 P_{i, u} 대신에 스칼라값 P_{i, u}가 사용되어도 된다.

셀 i에는, 유저 u뿐만 아니라 다른 유저 v도 존재하고, 다른 유저 v의 신호 s_{i, v}도, 동일한 무선 리소스에서 송신된다. 이들 신호는, SPC를 사용해서 다중화된다. 다중화 후의 셀 i로부터의 신호 s_i는, 이하와 같이 표시된다.

<수식 6>

전술한 식에 있어서, U_i는, 셀 i에 있어서 다중화되는 유저의 집합이다. 유저 u의 서빙 셀 이외의 셀 j(유저 u에 있어서의 간섭원이 되는 셀)에서도, 마찬가지로 송신 신호 s_j가 생성된다. 유저측에서는, 이러한 신호가 간섭으로서 수신된다. 유저 u의 수신 신호 r_u는, 이하와 같이 표시되는 것이 가능하다.

<수식 7>

<수식 8>

<수식 9>

전술한 식에 있어서, 행렬 H_u _{, i}는, 셀 i 및 유저 u에 대한 채널 응답 행렬이다. 행렬 H_u _{, i}의 각 요소는, 기본적으로는 복소수이다. 벡터 n_u는, 유저 u의 수신 신호 r_u에 포함되는 잡음이다. 예를 들어, 당해 잡음은, 열 잡음, 및 다른 시스템으로부터의 간섭 등을 포함한다. 잡음의 평균 전력은, 이하와 같이 표시된다.

<수식 10>

수신 신호 r_u는, 이하와 같이, 원하는 신호와 다른 신호에 의해 표시되는 것도 가능하다.

<수식 11>

전술한 식에 있어서, 우변의 제1항은, 유저 u가 원하는 신호, 제2항은, 유저 u의 서빙 셀 i 내의 간섭(셀 내 간섭(intra-cell interference), 또는 멀티 유저 간섭 혹은 멀티 액세스 간섭 등이라고 불림), 제3항은, 셀 i 이외의 셀로부터의 간섭(셀 간 간섭(inter-cell interference)이라고 불림)이다.

또한, 직교 다원 접속(예를 들어, OFDMA 또는 SC-FDMA) 등이 채용되는 경우에는, 수신 신호는, 이하와 같이 표시되는 것이 가능하다.

<수식 12>

직교 다원 접속에서는, 셀 내 간섭이 없고, 또한, 다른 셀 j에서도 다른 유저 v의 신호가 동일한 무선 리소스에 있어서 다중화되지 않는다.

(b) 업링크

다음으로, SPC가 채용되는 경우의 업링크의 송신 신호 및 수신 신호를 설명한다. 여기에서는, HetNet 또는 SCE 등의 멀티 셀 시스템를 상정한다. 또한, 신호 등을 표시하는 기호로서, 다운링크에 대하여 사용된 기호를 유용한다.

셀 i에 있어서 유저 u가 송신하는 송신 신호는, 이하와 같이 벡터 형식으로 표시되는 것이 가능하다.

<수식 13>

<수식 14>

<수식 15>

<수식 16>

전술한 식에 있어서, 송신 안테나 수는, 유저의 송신 안테나의 수 N_TX _, _u이다. 셀 i에 있어서의 유저 u를 위한 전력 할당 계수 행렬인 행렬 P_{i, u}는, 다운링크의 케이스와 마찬가지로, 대각 행렬이어도 된다.

업링크에서는, 유저 내에서, 당해 유저의 신호와 다른 유저의 신호를 다중화하는 경우는 없으므로, 셀 i의 기지국의 수신 신호는, 이하와 같이 표시되는 것이 가능하다.

<수식 17>

<수식 18>

<수식 19>

다운링크의 케이스와는 달리, 업링크의 케이스에서는, 기지국은, 셀 내의 복수의 유저로부터의 신호를 모두 복호하는 것이 필요하다는 점에 유의해야 한다. 또한, 채널 응답 행렬이 유저에 따라 상이하다는 점도 유의가 필요하다.

특히, 셀 i 내의 업링크 신호 중에서도, 유저 u에 의해 송신되는 신호에 착안하면, 수신 신호는, 이하와 같이 표시되는 것이 가능하다.

<수식 20>

전술한 식에 있어서, 우변의 제1항은, 유저 u가 원하는 신호, 제2항은, 유저 u의 서빙 셀 i 내의 간섭(셀 내 간섭, 또는, 멀티유저 간섭 혹은 멀티 액세스 간섭 등이라고 불림), 제3항은, 셀 i 이외의 셀로부터의 간섭(셀 간 간섭이라고 불림)이다.

<수식 21>

직교 다원 접속에서는, 셀 내 간섭이 없으며, 또한, 다른 셀 j에 있어서도 다른 유저 v의 신호가 동일한 무선 리소스에 있어서 다중화되지 않는다.

<1.2. 콘스텔레이션>

비트열로 이루어지는 송신 신호 계열(즉, 신호)은, 변조 처리 후에 송신된다. 변조 시, 비트열은 복소 평면상의 신호점(심볼이라고도 칭해짐)에 대응지어진다. 이 비트열과 신호점의 대응 관계는, 콘스텔레이션, 콘스텔레이션 매핑, 심볼 매핑, 또는 심볼 배치 등이라고도 칭해진다.

일반적으로는, 글레이 매핑된 콘스텔레이션이 사용되는 것이 바람직하다. 글레이 매핑은, 복소 평면상에서 인접하는 심볼에 대응하는 비트열의 조합이, 기껏해야 1비트밖에 상이하지 않음을 가리킨다. 글레이 매핑된 콘스텔레이션이 사용되는 경우, 수신 장치가 복호에 실패했다고 해도, 예를 들어 올바른 심볼의 인접한 심볼로서 복호한 경우, 비트 오류는 기껏해야 1비트로 된다.

일례로서, 하기의 표 1 내지 표 3에, 64QAM, 16QAM, 및 QPSK의 각 변조 방식에 있어서의, 글레이 매핑된 콘스텔레이션의, 비트열과 IQ 평면상의 좌표와의 대응 관계를 나타내었다. 표 1은, 1심볼당 6비트가 표현 가능한 64QAM에 있어서의 대응 관계를 나타내고 있다. 표 2는, 1심볼당 4비트가 표현 가능한 16QAM에 있어서의 대응 관계를 나타내고 있다. 표 3은, 1심볼당 2비트가 표현 가능한 QPSK에 있어서의 대응 관계를 나타내고 있다.

<1.3. 기술적 과제>

SPC에서는, 신호는, 변조된 심볼에 전력 할당을 실시한 다음 다중화된다. 여기서, 글레이 매핑된 콘스텔레이션이 적용된 신호가 다중되는 경우, 그 다중 후의 콘스텔레이션(즉, 다중화되는 비트열의 집합과 심볼의 대응 관계)은, 글레이 매핑이 아니게 되는 경우가 있다. 일례로서, 도 4에, QPSK를 사용해서 변조된 2개의 신호를 다중한 경우의, 다중 후의 콘스텔레이션을 나타낸다.

도 4는, SPC 다중된 신호의 콘스텔레이션의 일례를 나타내는 도면이다. 각각의 심볼에 부여된 숫자는, 대응하는 비트열을 나타내고 있다. 2개의 QPSK의 콘스텔레이션(부호 20A 및 20B)의 진폭의 대소 관계는, 할당되는 전력의 대소 관계에 대응한다. SPC 다중된 신호의 콘스텔레이션(부호 20C)의 심볼에 대응하는 비트열 중, 전반의 2비트는, 할당되는 전력이 큰 신호(즉, 콘스텔레이션(20A)이 적용되는 신호)의 비트열에 대응한다. 이 대응하는 비트열의 각각에는, 도면 중에서 각각 하선(下線)을 붙이고 있다. 또한, 후반의 2비트는, 할당되는 전력이 작은 신호(즉, 콘스텔레이션(20B)이 적용되는 신호)의 비트열에 대응한다. 이 대응하는 비트열의 각각에는, 도면 중에서 각각 상선(上線)을 붙이고 있다.

도 4에 도시한 바와 같이, 2개의 QPSK의 콘스텔레이션(20A 및 20B)은, 각각이 글레이 매핑되어 있다. 한편, SPC 다중된 신호의 콘스텔레이션(20C)은, 글레이 매핑되어 있지 않다. 구체적으로는, I축 또는 Q축을 사이에 두고 인접하는 심볼의, 대응하는 비트열끼리는 2비트 상이하다. 예를 들어, 「0001」과 I축을 사이에 두고 인접하는 「0100」은, 제2 비트와 제4 비트의 합계 2비트가 상이하다.

SPC 다중된 신호의 콘스텔레이션이 글레이 매핑되어 있지 않은 경우, 수신 장치가 복호에 실패하여, 예를 들어 올바른 심볼과 I축 또는 Q축을 사이에 두고 인접하는 심볼로서 복호한 경우, 2비트 이상의 비트 오류가 발생할 수 있다. 이러한 2비트 이상의 비트 오류의 발생은, 수신 장치의 복호 특성의 열화 요인으로 된다. 또한, 이러한 비트 오류는, 수신 장치측에서 최대 우도 검출(MLD: Maximum Likelihood Detection)법이 채용되는 경우에, 특히 현저하게 발생한다.

이와 같은 사정으로부터, 다중 전뿐만 아니라, SPC 다중 후의 콘스텔레이션도, 글레이 매핑이 실현되어 있는 것이 바람직하다. 그래서, 본 실시 형태에서는, 이것을 실현하기 위한 구조를 제공한다.

<<2. 구성예>>

<2.1. 시스템의 개략적인 구성예>

계속해서, 도 5를 참조하여, 본 개시의 일 실시 형태에 따른 시스템(1)의 개략적인 구성을 설명한다. 도 5는, 본 개시의 일 실시 형태에 따른 시스템(1)의 개략적인 구성의 일례를 나타내는 설명도이다. 도 5를 참조하면, 시스템(1)은, 기지국(100) 및 단말 장치(200)를 포함한다. 여기에서는, 단말 장치(200)는, 유저라고도 불린다. 당해 유저는, 유저 기기(User Equipment: UE)라고도 불릴 수 있다. 여기에서의 UE는, LTE 또는 LTE-A에 있어서 정의되어 있는 UE여도 되고, 보다 일반적인 통신 기기를 의미해도 된다.

(1) 기지국(100)

기지국(100)은, 셀룰러 시스템(또는 이동체 통신 시스템)의 기지국이다. 기지국(100)은, 기지국(100)의 셀(10) 내에 위치하는 단말 장치(예를 들어, 단말 장치(200))와의 무선 통신을 행한다. 예를 들어, 기지국(100)은, 단말 장치로의 다운링크 신호를 송신하고, 단말 장치로부터의 업링크 신호를 수신한다.

(2) 단말 장치(200)

단말 장치(200)는, 셀룰러 시스템(또는 이동체 통신 시스템)에 있어서 통신가능하다. 단말 장치(200)는, 셀룰러 시스템의 기지국(예를 들어, 기지국(100))과의 무선 통신을 행한다. 예를 들어, 단말 장치(200)는, 기지국으로부터의 다운링크 신호를 수신하고, 기지국으로의 업링크 신호를 송신한다.

(3) 다중화/다원 접속

특히 본 개시의 일 실시 형태에서는, 기지국(100)은, 비직교 다원 접속에 의해, 복수의 단말 장치와의 무선 통신을 행한다. 보다 구체적으로는, 기지국(100)은, 전력 할당을 사용한 다중화/다원 접속에 의해, 복수의 단말 장치와의 무선 통신을 행한다. 예를 들어, 기지국(100)은, SPC를 사용한 다중화/다원 접속에 의해, 복수의 단말 장치와의 무선 통신을 행한다.

예를 들어, 기지국(100)은, 다운링크에 있어서, SPC를 사용한 다중화/다원 접속에 의해, 복수의 단말 장치와의 무선 통신을 행한다. 보다 구체적으로는, 예를 들어 기지국(100)은, 복수의 단말 장치로의 신호를, SPC를 사용해서 다중화한다. 이 경우에, 예를 들어 단말 장치(200)는, 원하는 신호(즉, 단말 장치(200)에의 신호)를 포함하는 다중화 신호로부터, 간섭으로서 하나 이상의 다른 신호를 제거하고, 상기 원하는 신호를 복호한다.

또한, 기지국(100)은, 다운링크 대신에, 또는 다운링크와 함께, 업링크에 있어서, SPC를 사용한 다중화/다원 접속에 의해, 복수의 단말 장치와의 무선 통신을 행해도 된다. 이 경우에, 기지국(100)은, 당해 복수의 단말 장치에 의해 송신되는 신호를 포함하는 다중화 신호로부터, 당해 신호의 각각을 복호해도 된다.

<2.2. 기지국의 구성예>

계속해서, 도 6을 참조하여, 본 개시의 일 실시 형태에 따른 기지국(100)의 구성을 설명한다. 도 6은, 본 개시의 일 실시 형태에 따른 기지국(100)의 구성의 일례를 나타내는 블록도이다. 도 6을 참조하면, 기지국(100)은, 안테나부(110), 무선 통신부(120), 네트워크 통신부(130), 기억부(140) 및 처리부(150)를 구비한다.

(1) 안테나부(110)

안테나부(110)는, 무선 통신부(120)에 의해 출력되는 신호를 전파로서 공간에 방사한다. 또한, 안테나부(110)는, 공간의 전파를 신호로 변환하고, 당해 신호를 무선 통신부(120)로 출력한다.

(2) 무선 통신부(120)

무선 통신부(120)는, 신호를 송수신한다. 예를 들어, 무선 통신부(120)는, 단말 장치로의 다운링크 신호를 송신하고, 단말 장치로부터의 업링크 신호를 수신한다.

(3) 네트워크 통신부(130)

네트워크 통신부(130)는, 정보를 송수신한다. 예를 들어, 네트워크 통신부(130)는, 다른 노드로의 정보를 송신하고, 다른 노드로부터의 정보를 수신한다. 예를 들어, 상기 다른 노드는, 다른 기지국 및 코어 네트워크 노드를 포함한다.

(4) 기억부(140)

기억부(140)는, 기지국(100)의 동작을 위한 프로그램 및 다양한 데이터를 일시적으로 또는 항구적으로 기억한다.

(5) 처리부(150)

처리부(150)는, 기지국(100)의 다양한 기능을 제공한다. 처리부(150)는, 선택부(151) 및 송신 처리부(153)를 포함한다. 또한, 처리부(150)는, 이들 구성 요소 이외의 다른 구성 요소를 더 포함할 수 있다. 즉, 처리부(150)는, 이들 구성 요소의 동작 이외의 동작도 행할 수 있다.

선택부(151) 및 송신 처리부(153)의 동작은, 후에 상세히 설명한다.

<<3. 제1 실시 형태>>

계속해서, 도 7 내지 도 15를 참조하여, 제1 실시 형태를 설명한다.

<3.1. 기술적 특징>

(1) SPC 다중

기지국(100)(예를 들어, 송신 처리부(153))은, 전력 할당을 사용해서 복수의 전력 레이어의 송신 신호 계열을 다중화한다. 즉, 기지국(100)으로부터 송신되는 송신 신호 계열은, 전력 할당을 사용해서 다중화된다. 또한, 본 명세서에 있어서, 「전력 레이어를 다중화한다」라는 표현은, 「전력 레이어의 신호를 다중화한다」는 것과 동일한 의미이다. 또한, 「전력 레이어에 전력을 할당한다」라는 표현은, 「전력 레이어의 신호에 전력을 할당한다」 는 것과 동일한 의미이다.

기지국(100)은, 임의의 기준으로 전력 할당을 행한다. 이하, 도 7을 참조하여, 전력 레이어와 할당되는 전력과의 관계의 일례를 설명한다.

도 7은, 전력 레이어에 대한 전력 할당의 일례를 설명하기 위한 설명도이다. 횡축은 주파수 리소스 및/또는 시간 리소스이며, 종축은 전력 레벨(할당되는 전력의 높이)이다. 도 7을 참조하면, SPC를 사용해서 다중화되는 N개의 전력 레이어(전력 레이어 0 내지 전력 레이어 N-1)가 도시되어 있다. 이 0 내지 N-1까지의 숫자를, 전력 레이어의 인덱스라고도 칭한다. 전력 레이어의 높이(즉, 세로 방향의 폭)가 할당되는 전력의 높이를 나타내고 있다. 도 7에 나타낸 예에서는, 인덱스가 작은 전력 레이어일수록 할당되는 전력이 높은데, 예를 들어 전력 P₀은 P₁보다 높고, P₁은 P₂보다 높으며, P_N _-1은 가장 낮다. SPC를 사용해서 다중화되는 송신 신호 계열은, 적어도 하나의 전력 레이어를 사용해서 송신된다.

단, 전력 레이어의 인덱스와 할당되는 전력과의 관계는 도 7에 나타낸 예로 한정되지 않는다. 예를 들어 가장 높은 전력이 할당되는 전력 레이어의 인덱스는 0 이외여도 되고, 또한, 인덱스가 작은 전력 레이어일수록 할당되는 전력이 낮아도 된다.

(2) 콘스텔레이션의 선택 처리

기지국(100)(예를 들어, 선택부(151))은, 다중화되는 송신 신호 계열의 각각에 적용되는 콘스텔레이션을 선택한다. 그리고, 기지국(100)(예를 들어, 송신 처리부(153))은, 선택된 콘스텔레이션을, 각각의 송신 신호 계열에 적용한다.

여기에서는, 설명의 편의를 위해, 다중화되는 송신 신호 계열의 수는 2인 것으로 한다. 물론, 다중화되는 송신 신호 계열의 수는 3 이상이어도 된다. 할당되는 전력이 다른 쪽보다 높은 송신 신호 계열의 비트열을 제1 비트열이라고 칭하고, 할당되는 전력이 다른 쪽보다 낮은 송신 신호 계열의 비트열을 제2 비트열이라고 칭한다. 기지국(100)은, 제1 비트열 및 제2 비트열의 각각에 적용하는 콘스텔레이션을 선택한다. 제1 비트열에 적용되는 콘스텔레이션을 제1 콘스텔레이션이라고도 칭하고, 제2 비트열에 적용되는 콘스텔레이션을 제2 콘스텔레이션이라고도 칭한다. 여기서, 개개의 비트열에 적용되는 제1 및 제2 콘스텔레이션은, 글레이 매핑되어 있는 것으로 한다.

기지국(100)은, 한쪽의 비트열에 따라서, 다른 쪽의 비트열에 적용하는 콘스텔레이션을 선택한다. 구체적으로는, 기지국(100)은, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을 선택한다. 도 8은, 이러한 선택을 행하는 송신 장치(예를 들어, 무선 통신부(120))에 있어서의 처리의 일례를 설명하기 위한 설명도이다. 도 8에 도시한 바와 같이, 물리층 설정 컨트롤러(예를 들어, 처리부(150)에 의한 제어에 기초하여 동작함)는, 제1 송신 신호 계열의 비트열의 변조를 행하는 변조기로부터 정보를 취득한다. 구체적으로는, 물리층 설정 컨트롤러는, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 제1 비트열의 심볼 위치를 나타내는 정보를 취득한다. 그리고, 도 8에 도시한 바와 같이, 물리 설정 컨트롤러는, 제2 송신 신호 계열의 비트열의 변조를 행하는 변조기에 대한 지시를 행한다. 구체적으로는, 물리층 설정 컨트롤러는, 취득한 정보에 기초하여 선택된 제2 콘스텔레이션을 적용하도록 지시한다. 그리고, 각 변조기로부터 출력된 신호의 각각에는 전력이 할당된다. 예를 들어, 제1 송신 신호 계열의 신호에는 높은 전력이 할당되고, 제2 송신 신호 계열의 신호에는 낮은 전력이 할당된다. 그 후, 각종 처리를 거쳐, 2개의 송신 신호 계열의 신호는 SPC 다중된다.

이하에서는, 제2 콘스텔레이션의 선택 방법을 상세히 설명한다.

예를 들어, 기지국(100)은, 제1 콘스텔레이션에 있어서 인접하는 심볼에 대응하는, 제2 콘스텔레이션의 각각의, 인접하는 방향의 단부의 심볼에 대응하는 비트열이 동일해지도록, 제2 콘스텔레이션을 선택한다. 여기서, 본 실시 형태에 있어서의 인접하는 방향은, I 방향(즉, I축 정방향 또는 I축 부방향) 또는 Q 방향(즉, Q축 정방향 또는 Q축 부방향) 중 어느 하나인 것으로 한다. 이 점에 대하여, 도 9를 참조하여, QPSK를 사용해서 변조된 2개의 신호에 관하여 구체적으로 설명한다.

도 9는, 본 실시 형태에 따른 콘스텔레이션의 선택 처리를 설명하기 위한 설명도이다. 제1 비트열에 적용되는 제1 콘스텔레이션을 부호 21A로 나타내었다. 한편, 제2 비트열에 적용되는 제2 콘스텔레이션을 부호 21B 내지 21E로 나타내었다. 예를 들어, 제1 비트열이 「00」인 경우, 제2 비트열에는 제2 콘스텔레이션(21B)이 적용된다. 또한, 제1 비트열이 「10」인 경우, 제2 비트열에는 제2 콘스텔레이션(21C)이 적용된다. 또한, 제1 비트열이 「11」인 경우, 제2 비트열에는 제2 콘스텔레이션(21D)이 적용된다. 또한, 제1 비트열이 「01」인 경우, 제2 비트열에는 제2 콘스텔레이션(21E)이 적용된다. 또한, 도면 중의 비트열의 각각에 부여된 하선 및 상선의 의미는, 도 4와 마찬가지이다.

제1 콘스텔레이션(21A)에 있어서 인접하는 심볼인, 예를 들어 「00」과 「10」에 대응하는 제2 콘스텔레이션은, 각각 제2 콘스텔레이션(21B) 및 부호 21C이다. 또한, 제1 콘스텔레이션(21A)에 있어서, 「00」에 있어서 「10」의 방향은 I축 부방향이다. 한편, 제1 콘스텔레이션(21A)에 있어서, 「10」에 있어서 「00」의 방향은 I축 정방향이다. 그로 인해, 제1 콘스텔레이션(21A)에 있어서의 「00」에 대응하는 제2 콘스텔레이션(21B)의 I축 부방향의 단부 심볼에 대응하는 비트열(즉, 「10」 및 「11」)은, 제1 콘스텔레이션(21A)에 있어서의 「10」에 대응하는 제2 콘스텔레이션(21C)의 I축 정방향의 단부 심볼에 대응하는 비트열(즉, 「10」 및 「11」)과 동일하다. 이러한 관계는, 제1 콘스텔레이션에 있어서의 다른 인접하는 심볼인, 「10」과 「11」, 「11」과 「01」 및 「01」과 「00」에도, 마찬가지로 성립하고 있다.

여기서, 상기한 관계는, 제1 콘스텔레이션에 있어서 인접하는 심볼에 대응하는 제2 콘스텔레이션끼리는, 인접하는 방향으로 반전된 것이라고도 파악하는 것이 가능하다. 예를 들어, 제2 콘스텔레이션(21B)을 I축 부방향으로(즉, Q축에서) 반전시킨 것이, 제2 콘스텔레이션(21C)으로 된다. 마찬가지로, 제2 콘스텔레이션(21C)을 I축 정방향으로(즉, Q축에서) 반전시킨 것이, 제2 콘스텔레이션(21B)으로 된다. 이러한 관계는, 제1 콘스텔레이션에 있어서의 다른 인접하는 심볼인, 「10」과 「11」, 「11」과 「01」 및 「01」과 「00」에도, 마찬가지로 성립하고 있다.

또한, 상기 관계는, 제1 콘스텔레이션에 있어서 기준으로 되는 심볼을 1개 정하고, 제1 비트열에 대응하는 심볼의, 기준의 심볼로부터의 어긋남에 따라서, 제2 콘스텔레이션을 선택함으로써 실현 가능하다. 예를 들어, 기지국(100)은, 제1 비트열에 대응하는 심볼이, 기준의 심볼로부터 I축 정방향(또는 I축 부방향)으로 홀수 개 어긋난 심볼인 경우에는, 기준의 심볼에 대응하는 제2 콘스텔레이션을 I축 정방향(또는 I축 부방향)으로(즉, Q축에서) 반전시킨 것을 선택한다. 또한, 기지국(100)은, 제1 비트열에 대응하는 심볼이, 기준의 심볼로부터 Q축 정방향(또는 Q축 부방향)으로 홀수 개 어긋난 심볼인 경우에는, 기준의 심볼에 대응하는 제2 콘스텔레이션을 Q축 정방향(또는 Q축 부방향)으로(즉, I축에서) 반전시킨 것을 선택한다. 또한, 기지국(100)은, 제1 비트열에 대응하는 심볼이, 기준의 심볼로부터 I축 정방향(또는 I축 부방향) 및 Q축 정방향(또는 Q축 부방향)으로 홀수 개 어긋난 심볼인 경우에는, 기준의 심볼에 대응하는 제2 콘스텔레이션을 I축 정방향(또는 I축 부방향) 및 Q축 정방향(또는 Q축 부방향)으로(즉, Q축 및 I축에서) 반전시킨 것을 선택한다.

예를 들어, 도 9에 나타낸 예에 있어서, 부호 21A로 나타낸 제1 콘스텔레이션에 있어서의 「00」에 대응하는 심볼을 기준의 심볼로 한다. 그 경우, 「10」에 대응하는 심볼은, 기준의 심볼로부터 I축 부방향으로 1개 어긋난 심볼이므로, 기지국(100)은, 기준의 심볼에 대응하는 제2 콘스텔레이션(21B)을 Q축에서 반전시킨 제2 콘스텔레이션(21C)을 선택한다. 또한, 「01」에 대응하는 심볼은, 기준의 심볼로부터 Q축 부방향으로 1개 어긋난 심볼이므로, 기지국(100)은, 기준의 심볼에 대응하는 제2 콘스텔레이션(21B)을 I축에서 반전시킨 제2 콘스텔레이션(21E)을 선택한다. 또한, 「11」에 대응하는 심볼은, 기준의 심볼로부터 I축 부방향 및 Q축 부방향으로 1개 어긋난 심볼이므로, 기지국(100)은, 기준의 심볼에 대응하는 제2 콘스텔레이션(21B)을 Q축 및 I축에서 반전시킨 제2 콘스텔레이션(21D)을 선택한다.

도 9의 부호 21F는, SPC 다중된 신호의 콘스텔레이션을 나타내고 있다. 콘스텔레이션(21F)을 참조하면, 글레이 매핑이 실현되어 있음을 알 수 있다. 예를 들어, 각 사분면 내에서는 인접하는 심볼에 대응하는 비트열끼리는 각각 1비트 상이하다. 또한, I축 또는 Q축을 사이에 두고 인접하는 심볼의, 대응하는 비트열끼리도 각각 1비트 상이하다. 예를 들어, 「0001」과 I축을 사이에 두고 인접하는 「0101」은, 제2 비트만의 합계 1비트가 상이하다.

이와 같이, 전술한 방법에 의해 선택된 제2 콘스텔레이션을 사용함으로써 다중 전뿐만 아니라, SPC 다중 후의 콘스텔레이션도, 글레이 매핑이 실현되게 된다. 이에 의해, 수신 장치가 복호에 실패했다고 해도, 예를 들어 올바른 심볼의 인접한 심볼로서 복호한 경우에 2비트 이상의 비트 오류가 발생하는 일은 없으며, 비트 오류는 기껏해야 1비트로 된다. 이와 같이, 수신 장치의 복호 특성의 열화를 방지하는 것이 가능하다.

또한, 다중화되는 송신 신호 계열의 수가 3 이상인 경우에는, 우선 2개의 송신 신호 계열의 관계에서 전술한 콘스텔레이션의 선택이 행해지고, 그 후, 다중화된 송신 신호 계열과 다중화 전의 송신 신호 계열과의 관계에서 전술한 콘스텔레이션의 선택이 행해지게 된다. 즉, 다중화되는 송신 신호 계열의 수가 3 이상이어도, 본 기술은 적용 가능하다.

또한, 상기에서는 QPSK를 일례로 들어 설명하였지만, 본 기술은, BPSK, 16QAM 등의 임의의 변조 방식을 채용해도 된다. 또한, 제1 비트열과 제2 비트열에서, 변조 방식이 상이해도 된다.

하기의 표 4 내지 표 7에, 제1 콘스텔레이션(21A) 및 제2 콘스텔레이션(21B 내지 21E)의, 비트열과 IQ 평면상의 좌표와의 대응 관계를 나타내었다. 표 4는, 제1 콘스텔레이션(21A) 및 제2 콘스텔레이션(21B)에 있어서의 대응 관계를 나타내고 있다. 표 5는, 제2 콘스텔레이션(21C)에 있어서의 대응 관계, 즉 Q축에서 반전시킨 대응 관계를 나타내고 있다. 표 6은, 제2 콘스텔레이션(21E)에 있어서의 대응 관계, 즉 I축에서 반전시킨 대응 관계를 나타내고 있다. 표 7은, 제2 콘스텔레이션(21D)에 있어서의 대응 관계, 즉 I축 및 Q축에서 반전시킨 대응 관계를 나타내고 있다.

또한, 하기의 표 8 내지 표 11에, 16QAM의 경우의 제1 콘스텔레이션 및 제2 콘스텔레이션의, 비트열과 IQ 평면상의 좌표와의 대응 관계를 나타내었다. 표 8은, 제1 콘스텔레이션, 및 반전시키지 않는 제2 콘스텔레이션에 있어서의 대응 관계를 나타내고 있다. 표 9는, 제1 콘스텔레이션을 Q축에서 반전시킨 제2 콘스텔레이션에 있어서의 대응 관계를 나타내고 있다. 표 10은, 제1 콘스텔레이션을 I축에서 반전시킨 제2 콘스텔레이션에 있어서의 대응 관계를 나타내고 있다. 표 11은, 제1 콘스텔레이션을 I축 및 Q축에서 반전시킨 제2 콘스텔레이션에 있어서의 대응 관계를 나타내고 있다.

또한, 하기의 표 12 내지 표 15에, 64QAM의 경우의 제1 콘스텔레이션 및 제2 콘스텔레이션, 비트열과 IQ 평면상의 좌표와의 대응 관계를 나타내었다. 표 12는, 제1 콘스텔레이션, 및 반전시키지 않는 제2 콘스텔레이션에 있어서의 대응 관계를 나타내고 있다. 표 13은, 제1 콘스텔레이션을 Q축에서 반전시킨 제2 콘스텔레이션에 있어서의 대응 관계를 나타내고 있다. 표 14는, 제1 콘스텔레이션을 I축에서 반전시킨 제2 콘스텔레이션에 있어서의 대응 관계를 나타내고 있다. 표 15는, 제1 콘스텔레이션을 I축 및 Q축에서 반전시킨 제2 콘스텔레이션에 있어서의 대응 관계를 나타내고 있다.

(3) 변조보다도 후단의 신호 처리에 기초하는 판정

기지국(100)(예를 들어, 송신 처리부(153))은, 변조(즉, 제1 및 제2 콘스텔레이션 적용)보다도 후단의 신호 처리 내용에 따라서, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용할지 여부를 판정해도 된다. 이에 의해, 예를 들어 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 적용했다고 해도, 글레이 매핑이 실현되지 않은 경우에, 상기 선택 처리를 생략하는 것이 가능하게 된다. 또한, 적용하지 않는다고 판정된 경우, 예를 들어 디폴트의 콘스텔레이션(예를 들어, 제1 콘스텔레이션과 동일한 것)이 적용된다.

예를 들어, 기지국(100)은, 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 양쪽에 동일한 송신 가중치 부여가 적용되거나, 또는 어느 것에도 송신 가중치 부여가 적용되지 않는 경우에, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용해도 된다. 서로 다른 송신 가중치 부여가 되는 경우, 도 20을 참조하여 후에 상세히 설명하는 바와 같이, 글레이 매핑을 실현하는 것이 곤란해지기 때문이다. 또한, 후방 호환성을 위해서이기도 하다. 또한, 송신 가중치 부여로서는, 예를 들어 프리코딩(Precoding) 또는 빔 포밍(Beam-forming) 등을 들 수 있으며, 복소 계수에 의해 가중치 부여가 이루어진다.

기지국(100)은, 전술한 송신 가중치 부여 이외에도, 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 양쪽에 동일한 송신 설정이 적용되는 경우에, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용해도 된다. 송신 가중치 부여 이외의 송신 설정에 관해서도, 송신 설정이 서로 다른 경우에는 글레이 매핑을 실현하는 것이 곤란해질 수 있기 때문이다. 또한, 송신 설정으로서는, 예를 들어 트랜스미션 모드 등을 들 수 있다. 즉, 기지국(100)은, 양쪽의 송신 신호 계열에 동일한 트랜스미션 모드가 적용되는 경우에, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용해도 되는 외에도, 송신 설정으로서는, MIMO에 있어서의 공간 다중(Spatial Multiplexing 또는 Spatial Division Multiplexing 등) 또는 공간 다이버시티(Transmit Diversity, Space-Time Block/Trellis Coding, 또는 Space-Frequency Block/Trellis Coding)에 있어서의 공간 다중수(즉, 공간 레이어 수) 및 송신 안테나 수 등을 들 수 있다. 예를 들어, 기지국(100)은, 양쪽의 송신 신호 계열에 동일한 공간 다중수의 공간 다중 처리 또는 공간 다이버시티 처리가 적용되는 경우에, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용해도 된다. 또한, 기지국(100)은, 양쪽의 송신 신호 계열에 동일 수의 송신 안테나가 이용되는 경우에, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용해도 된다.

예를 들어, 기지국(100)은, 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 송신에 사용되는 채널에 따라서, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용할지 여부를 판정해도 된다. 구체적으로는, 기지국(100)은, 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 양쪽이, 데이터 채널(Data Channel), 공통 채널(Shared Channel), 또는 전용 채널(Dedicated Channel)을 사용해서 송신되는 경우에, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용한다. 왜냐하면, SPC 다중은, 기본적으로는 제어 채널과 같은 복수의 수신 장치가 수신하는 채널에는 호환성의 관점에서 맞지 않는다고 생각되기 때문이다.

마찬가지의 점을, 멀티캐스트 채널 및 브로드캐스트 채널과 같이 복수의 수신 장치가 수신하는 채널에 대해서도 말할 수 있다. 그로 인해, 기지국(100)은, 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 각각의 수신처에 따라서, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용할지 여부를 판정해도 된다. 예를 들어, 기지국(100)은, 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 각각의 수신처가 단일의 장치인(즉, 유니 캐스트인) 경우에, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용해도 된다. 또한, 기지국(100)은, 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 수신처가 상이한 경우에, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용해도 된다.

물론, 기지국(100)은, 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 각각의 수신처가 복수의 장치인(즉, 멀티캐스트 또는 브로드캐스트인) 경우에, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용해도 된다. 또한, 기지국(100)은, 제1 비트열의 송신 신호 계열의 수신처가 복수의 장치인 경우에, 제2 비트열의 송신 신호 계열의 수신처에 관계없이, 상기 선택 처리에 의해 선택한 제2 콘스텔레이션을 제2 비트열에 적용해도 된다.

<3.2. 처리의 흐름>

도 10은, 본 실시 형태에 따른 기지국(100)에 있어서 실행되는 다중 처리의 흐름의 일례를 나타내는 흐름도이다.

도 10에 도시한 바와 같이, 우선, 기지국(100)(예를 들어, 선택부(151))은, 대상의 신호에 적용되는 변조 레벨을 취득한다(스텝 S102). 여기서, 변조 레벨이란, BPSK, QPSK, 16QAM 및 64QAM 등의 각 변조 방식에 대응하는 것이다. 또한, 변조 레벨은, 심볼당 비트수여도 된다(BPSK이면 1bit/symbol, QPSK이면 2bit/symbol, 16QAM이면 4bit/symbol, 64QAM이면 6bit/symbol).

계속해서, 기지국(100)(예를 들어, 선택부(151))은, 대상의 신호가, 적어도 일부가 동일한 주파수 리소스 또는 시간 리소스상에서 다른 신호와 다중되는지 여부를 판정한다(스텝 S104). 또한, 다중된다고 판정된 경우(스텝 S104/예), 기지국(100)(예를 들어, 선택부(151))은, 다중되는 다른 신호와 비교하여, 대상의 신호에 할당되는 전력 쪽이 작은지 여부를 판정한다(스텝 S106).

대상의 신호에 할당되는 전력 쪽이 작다고 판정된 경우(스텝 S106/예), 기지국(100)(예를 들어, 선택부(151))은, 콘스텔레이션 선택 처리를 행한다(스텝 S108). 상세하게는, 기지국(100)은, 다중되는 다른 신호(즉, 제1 송신 신호 계열)의 비트열에 적용되는 제1 콘스텔레이션에 있어서의 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을 선택한다. 한편, 대상의 신호에 할당되는 전력 쪽이 크다고 판정된 경우(스텝 S106/아니오), 기지국(100)(예를 들어, 선택부(151))은, 소정의 콘스텔레이션을 선택한다(스텝 S110). 예를 들어, 기지국(100)(선택부(151))은, 디폴트의 콘스텔레이션(예를 들어, 제1 콘스텔레이션과 동일한 것)을 선택한다.

그리고, 기지국(100)(예를 들어, 송신 처리부(153))은, 선택한 콘스텔레이션을 대상의 신호(즉, 제2 송신 신호 계열)에 적용한다(스텝 S112). 그 후, 기지국(100)(예를 들어, 송신 처리부(153))은, 변조 후의 대상의 신호를 다른 신호와 다중한다(스텝 S114).

한편, 대상의 신호가, 적어도 일부가 동일한 주파수 리소스 또는 시간 리소스 상에서 다른 신호와 다중되지 않는다고 판정된 경우(스텝 S104/아니오), 기지국(100)(예를 들어, 선택부(151))은, 소정의 콘스텔레이션을 선택한다(스텝 S116). 예를 들어, 기지국(100)(선택부(151))은, 디폴트의 콘스텔레이션(예를 들어, 제1 콘스텔레이션과 동일한 것)을 선택한다. 그리고, 기지국(100)(예를 들어, 송신 처리부(153))은, 선택한 콘스텔레이션을 대상의 신호(즉, 제2 송신 신호 계열)에 적용한다(스텝 S118).

이상에 의해, 콘스텔레이션의 적용 처리는 종료된다.

도 11은, 본 실시 형태에 따른 기지국(100)에 있어서 실행되는 콘스텔레이션의 선택 처리의 흐름의 일례를 나타내는 흐름도이다. 본 플로우는, 도 10에 있어서의 스텝 S108에 상당한다.

도 11에 도시한 바와 같이, 우선, 기지국(100)(예를 들어, 선택부(151))은, 제1 송신 신호 계열에 적용되는 변조 레벨을 취득한다(스텝 S202). 계속해서, 기지국(100)(예를 들어, 선택부(151))은, 제2 송신 신호 계열에 적용되는 변조 레벨을 취득한다(스텝 S204). 계속해서, 기지국(100)(예를 들어, 선택부(151))은, 제1 콘스텔레이션에 있어서의 제1 비트열에 대응하는 심볼을 특정한다(스텝 S206). 이어서, 기지국(100)(예를 들어, 선택부(151))은, 기준의 심볼에 대응하는 콘스텔레이션을 제2 콘스텔레이션의 후보로 한다(스텝 S208).

계속해서, 기지국(100)(예를 들어, 선택부(151))은, 제1 비트열에 대응하는 심볼은 기준의 심볼로부터 I축 정방향(또는 I축 부방향)으로 홀수 개 어긋나 있는지 여부를 판정한다(스텝 S210). I축 정방향으로 홀수 개 어긋나 있다고 판정된 경우(스텝 S210/예), 기지국(100)(예를 들어, 선택부(151))은, 제2 콘스텔레이션의 후보를 Q축에서 반전시킨다(스텝 S212). I축 정방향으로 짝수개 어긋나 있다고 판정된 경우(스텝 S210/아니오), 스텝 S212에 따른 처리는 스킵된다.

다음으로, 기지국(100)(예를 들어, 선택부(151))은, 제1 비트열에 대응하는 심볼은 기준의 심볼로부터 Q축 정방향(또는 Q축 부방향)으로 홀수 개 어긋나 있는지 여부를 판정한다(스텝 S214). Q축 정방향으로 홀수 개 어긋나 있다고 판정된 경우(스텝 S214/예), 기지국(100)(예를 들어, 선택부(151))은, 제2 콘스텔레이션의 후보를 I축에서 반전시킨다(스텝 S216). Q축 정방향으로 짝수개 어긋나 있다고 판정된 경우(스텝 S214/아니오), 스텝 S216에 따른 처리는 스킵된다.

이상에 의해, 콘스텔레이션의 선택 처리는 종료된다.

계속해서, 도 12 내지 도 15를 참조하여, 변조보다도 후단의 신호 처리에 기초하는 판정을 포함하는 콘스텔레이션의 적용 처리에 대하여 설명한다. 도 12는, 본 실시 형태에 따른 기지국(100)에 있어서 실행되는 콘스텔레이션의 적용 처리의 흐름의 일례를 나타내는 흐름도이다.

도 12에 도시한 바와 같이, 먼저, 기지국(100)(예를 들어, 선택부(151))은, 대상의 신호에 적용되는 변조 레벨을 취득한다(스텝 S302). 이 후, 기지국(100)(예를 들어, 선택부(151))은, 스텝 S304 내지 S316에 있어서, 콘스텔레이션 선택 처리를 행할지, 소정의 콘스텔레이션을 선택할지 판정을 행한다.

구체적으로는, 우선, 기지국(100)은, 대상의 신호는, 적어도 일부가 동일한 주파수 리소스 또는 시간 리소스상에서, 다른 신호와 다중되는지 여부를 판정한다(스텝 S304). 계속해서, 기지국(100)은, 다중되는 다른 신호와 비교하여, 대상의 신호에 할당되는 전력 쪽이 작은지 여부를 판정한다(스텝 S306). 이어서, 기지국(100)은, 대상의 신호에 다른 신호와 동일한 송신 가중치 부여가 적용되는지 여부를 판정한다(스텝 S308). 계속해서, 기지국(100)은, 대상의 신호에 다른 신호와 동일한 트랜스미션 모드가 적용되는지 여부를 판정한다(스텝 S310). 이어서, 기지국(100)은, 대상의 신호에 다른 신호와 동일한 공간 다중수가 적용되는지 여부를 판정한다(스텝 S312). 계속해서, 기지국(100)은, 대상의 신호에 데이터 채널, 공통 채널 또는 전용 채널이 사용되는지 여부를 판정한다(스텝 S314). 이어서, 기지국(100)은, 대상의 신호는 유니캐스트인지 여부를 판정한다(스텝 S316).

이들의 조건 판정이 모두 예인 경우, 기지국(100)(예를 들어, 선택부(151))은, 콘스텔레이션 선택 처리를 행한다(스텝 S318). 여기에서의 처리는, 도 10의 스텝 S108과 마찬가지이며, 도 11을 참조하여 상기에 설명한 바와 같다. 한편, 어느 하나 이상이 아니오인 경우, 기지국(100)(예를 들어, 선택부(151))은, 소정의 콘스텔레이션을 선택한다(스텝 S320).

그리고, 기지국(100)(예를 들어, 송신 처리부(153))은, 선택한 콘스텔레이션을 대상의 신호에 적용한다(스텝 S322).

이상에 의해, 변조보다도 후단의 신호 처리에 기초하는 판정을 포함하는 콘스텔레이션의 적용 처리는 종료된다.

도 13은, 본 실시 형태에 따른 기지국(100)에 있어서 실행되는 콘스텔레이션의 적용 처리의 흐름의 일례를 나타내는 흐름도이다. 도 13에 나타낸 플로우는, 도 12의 스텝 S314 및 스텝 S316을, 스텝 S304보다도 전단으로 이행시킨 것이며, 내용은 동일하므로, 여기에서의 상세한 설명은 생략한다.

도 14는, 본 실시 형태에 따른 기지국(100)에 있어서 실행되는 콘스텔레이션의 적용 처리의 흐름의 일례를 나타내는 흐름도이다. 도 14에 나타낸 플로우는, 도 12에 나타낸 플로우의 스텝 S316이 스텝 S317로 치환된 것이다. 스텝 S317에 있어서는, 기지국(100)은, 대상의 신호 및 다른 신호의 수신처가 멀티캐스트 또는 브로드캐스트인지 여부를 판정한다. 도 14에 나타낸 플로우에 관한 설명은, 도 12에 관한 스텝 S316의 설명을, 상기 스텝 S317의 설명으로 대체하면 된다.

도 15는, 본 실시 형태에 따른 기지국(100)에 있어서 실행되는 콘스텔레이션의 적용 처리의 흐름의 일례를 나타내는 흐름도이다. 도 15에 나타낸 플로우는, 도 14의 스텝 S314 및 스텝 S317을, 스텝 S304보다도 전단으로 이행시킨 것이며, 내용은 마찬가지이므로, 여기서의 상세한 설명은 생략한다.

<3.3. 제1 변형예>

상기에서는, 다중 후의 콘스텔레이션에서도 글레이 매핑을 실현하기 위해, 제2 콘스텔레이션의 선택이 행해지고, 선택된 제2 콘스텔레이션이 제2 비트열에 적용되어 있었다. 이에 의해, 다중 후의 콘스텔레이션에서도 글레이 매핑이 실현 가능한 신호가 생성된다. 이에 대해, 본 변형예에서는, 제2 비트열을 변조 후의 변환 처리(즉, 위상 및/또는 진폭의 변환. 심볼 배치의 변환이라고도 파악할 수 있어도 됨)에 의해, 다중 후의 콘스텔레이션에서도 글레이 매핑이 실현 가능한 신호가 생성된다. 최종적인 출력은, 제2 콘스텔레이션의 선택이 행해지는 경우와 본 변형예에서 동일하다. 즉, 다중 후의 콘스텔레이션에서도 글레이 매핑이 실현 가능한 신호를 생성하기 위한 처리는, 제2 콘스텔레이션을 선택함으로써 실현되어도 되고, 변조 후의 변환 처리에 의해 실현되어도 된다. 이들 방법의 차이는, 실장의 차이이며, 본질적인 기술의 차이가 아니다.

도 16은, 변조 후에 심볼 배치를 변환하는 송신 장치(예를 들어, 무선 통신부(120))에 있어서의 처리의 일례를 설명하기 위한 설명도이다. 도 16에 도시한 바와 같이, 물리층 설정 컨트롤러(예를 들어, 처리부(150)에 의한 제어에 기초하여 동작함)는, 제1 송신 신호 계열의 변조를 행하는 변조기로부터 정보를 취득한다. 구체적으로는, 물리층 설정 컨트롤러는, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 제1 비트열의 심볼 위치를 나타내는 정보를 취득한다. 또한, 제1 콘스텔레이션과 제2 콘스텔레이션은 동일한 것으로 한다. 그리고, 도 16에 도시한 바와 같이, 물리 설정 컨트롤러는, 변조기로부터 출력된 제2 송신 신호 계열의 비트열의 심볼을 대상으로 하여 변환 처리를 행하는 변환기에 대한 지시를 행한다. 구체적으로는, 물리층 설정 컨트롤러는, 도 8에 도시한 송신 장치에 있어서 선택된 제2 콘스텔레이션이 변조기에 있어서 적용된 결과와, 마찬가지의 심볼 배치를 실현하는 변환을 행하도록 지시한다. 이에 의해, 도 8에 있어서, 제2 송신 신호 계열이 입력된 변조기로부터 출력되는 신호와, 도 16에 있어서 변환기로부터 출력되는 신호는, 양쪽의 송신 장치에 입력되는 제1 및 제2 송신 신호 계열이 동일하면 일치하게 된다. 그리고, 변조기로부터 출력된 제1 송신 신호 계열의 신호 및 변환기로부터 출력된 제2 송신 신호 계열의 신호의 각각에는 전력이 할당된다. 예를 들어, 제1 송신 신호 계열의 신호에는 높은 전력이 할당되고, 제2 송신 신호 계열의 신호에는 낮은 전력이 할당된다. 그 후, 각종 처리를 거쳐, 2개의 송신 신호 계열의 신호는 SPC 다중된다.

계속해서, 도 17을 참조하여, 본 변형예에 따른 기지국(100)에 있어서 실행되는 다중 처리의 흐름의 일례를 나타내는 흐름도이다.

도 17에 도시한 바와 같이, 우선, 기지국(100)(예를 들어, 선택부(151))은, 대상의 신호에 적용되는 변조 레벨을 취득한다(스텝 S132).

계속해서, 기지국(100)(예를 들어, 선택부(151))은, 소정의 콘스텔레이션을 선택한다(스텝 S134). 예를 들어, 기지국(100)(선택부(151))은, 디폴트의 콘스텔레이션(예를 들어, 제1 콘스텔레이션과 동일한 것)을 선택한다.

다음으로, 기지국(100)(예를 들어, 송신 처리부(153))은, 선택한 콘스텔레이션을 대상의 신호(즉, 제2 송신 신호 계열)에 적용한다(스텝 S136).

계속해서, 기지국(100)(예를 들어, 선택부(151))은, 대상의 신호가, 적어도 일부가 동일한 주파수 리소스 또는 시간 리소스상에서 다른 신호와 다중되는지 여부를 판정한다(스텝 S138). 다중되지 않는다고 판정된 경우(스텝 S138/아니오), 처리는 종료된다. 한편, 다중된다고 판정된 경우(스텝 S138/예), 기지국(100)(예를 들어, 선택부(151))은, 다중되는 다른 신호와 비교하여, 대상의 신호에 할당되는 전력 쪽이 작은지 여부를 판정한다(스텝 S140).

대상의 신호에 할당되는 전력 쪽이 작다고 판정된 경우(스텝 S140/예), 기지국(100)(예를 들어, 송신 처리부(153))은, 변환 처리를 행한다(스텝 S142). 상세하게는, 기지국(100)은, 다중되는 다른 신호(즉, 제1 송신 신호 계열)의 비트열에 적용되는 제1 콘스텔레이션에 있어서의 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션이 대상의 신호에 적용된 경우에 생성되는 신호와 동일한 신호가 생성되도록, 스텝 S136에 있어서 변조한 신호의 위상 및/또는 진폭을 변환한다(즉, 심볼 배치를 변환함). 그 후, 기지국(100)(예를 들어, 송신 처리부(153))은, 변환 후의 대상 신호를 다른 신호와 다중한다(스텝 S144).

한편, 대상의 신호에 할당되는 전력 쪽이 크다고 판정된 경우(스텝 S140/아니오), 기지국(100)(예를 들어, 송신 처리부(153))은, 대상의 신호를 다른 신호와 다중한다(스텝 S144).

이상에 의해, 처리는 종료된다.

<<4. 제2 실시 형태>>

제1 실시 형태는, 복수의 송신 신호 계열의 각각을 변조한 후에 SPC 다중하는 형태였다. 이에 의해, 도 9에 도시한 바와 같이, 예를 들어 QPSK가 적용된 2개의 신호가 SPC 다중되어, 의사적으로 16QAM의 신호가 생성되고 있었다. 이에 비하여, 본 실시 형태는, 복수의 송신 신호 계열로부터 추출한 비트열로부터 하나의 합성된 송신 신호 계열을 생성하고, 이것을 통합해서 변조함으로써, 제1 실시 형태와 마찬가지의 출력을 얻는 형태이다.

<4.1. 기술적 특징>

도 18은, 본 실시 형태에 따른 기지국(100)의 기술적 특징을 설명하기 위한 설명도이다. 도 18에 도시한 바와 같이, 물리층 설정 컨트롤러(예를 들어, 처리부(150)에 의한 제어에 기초하여 동작함)는, 제1 송신 신호 계열 및 제2 송신 신호 계열의 각각에, 비트 선택 및 비트 재배열을 적용한다. 이때, 물리층 설정 컨트롤러는, 1개의 심볼로 다중하는 비트열을, 각각의 송신 신호 계열로부터 추출한다. 그리고, 물리층 설정 컨트롤러는, 각각의 송신 신호 계열로부터 추출한 비트열을 통합하여 변조한다.

예를 들어, 물리층 설정 컨트롤러는, 제1 송신 신호 계열 및 제2 송신 신호 계열의 각각으로부터 2비트씩을 선택하고, 합계 4비트를 16QAM에 의해 변조한다. 그 때, 물리층 설정 컨트롤러는, 할당되는 전력이 큰 측의 송신 신호 계열의 2비트를 전반 2비트로 하고, 할당되는 전력이 작은 측의 송신 신호 계열의 2비트를 후반의 2비트로 하도록 재배열한다. 16QAM의 변조에는, 전형적으로는, 16QAM을 위한 글레이 매핑된 통상의 콘스텔레이션이 적용된다. 이에 의해, 수신 장치가 복호에 실패했다고 해도, 예를 들어 올바른 심볼의 인접한 심볼로서 복호한 경우에 2비트 이상의 비트 오류가 발생하지 않고, 비트 오류는 기껏해야 1비트로 된다. 이와 같이, 본 실시 형태에 있어서도, 수신 장치의 복호 특성의 열화를 방지하는 것이 가능하다. 또한, 변조에는, 통상의 글레이 매핑된 콘스텔레이션을 변형시킨 것이 적용되어도 되고, 제1 실시 형태에 있어서의 다중 후의 콘스텔레이션과 마찬가지의 콘스텔레이션이 적용되어도 된다.

이와 같이, 본 실시 형태에 있어서도, 도 8에 나타낸 제1 실시 형태에 따른 송신 장치와 마찬가지의 출력을 얻을 수 있다. 변조 후의 신호는, 이 후, 리소스 엘리먼트 매핑, 및 OFDM 변조 등의 각종 신호 처리가 적용된다.

<4.2. 처리의 흐름>

도 19는, 본 실시 형태에 따른 기지국(100)에 있어서 실행되는 변조 처리의 흐름의 일례를 나타내는 흐름도이다.

도 19에 도시한 바와 같이, 우선, 기지국(100)(예를 들어, 송신 처리부(153))은, 송신 신호에 적용되는 변조 레벨을 취득한다(스텝 S402). 여기에서는, 일례로서 16QAM인 것으로 한다.

계속해서, 기지국(100)(예를 들어, 송신 처리부(153))은, 다중되는 송신 신호 계열의 각각으로부터, 변조 레벨에 따른 비트수의 비트열을 추출한다(스텝 S404). 예를 들어, 변조 레벨이 16QAM이며, 다중수가 2인 경우, 기지국(100)은, 2개의 송신 신호 계열로부터 2비트씩 추출한다.

다음으로, 기지국(100)(예를 들어, 송신 처리부(153))은, 추출한 비트열을, 할당되는 전력에 따른 비트 위치에 배치하여 합성한다(스텝 S406). 예를 들어, 기지국(100)은, 할당되는 전력이 큰 측의 송신 신호 계열의 2비트를 전반 2비트로 하고, 할당되는 전력이 작은 측의 송신 신호 계열의 2비트를 후반의 2비트로서 합성한다.

그리고, 기지국(100)(예를 들어, 송신 처리부(153))은, 합성한 비트열을 변조한다(스텝 S408). 예를 들어, 기지국(100)은, 합성한 4비트의 비트열을, 16QAM을 위한 글레이 매핑된 통상의 콘스텔레이션을 사용해서 변조한다.

이상에 의해, 변조 처리는 종료된다.

<<5. 제3 실시 형태>>

<5.1. 기술적 과제>

제1 및 제2 실시 형태에서는, 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 양쪽에 서로 다른 송신 가중치가 적용되는 경우, 글레이 매핑의 실현을 위해 새로운 처리가 필요해질 수 있다. 그러한 상황을, 도 20에 나타내었다.

도 20은, 서로 다른 송신 가중치 부여가 되는 경우의 콘스텔레이션의 일례를 설명하기 위한 설명도이다. 도면 중의 비트열의 각각에 붙인 하선 및 상선의 의미는, 도 4와 마찬가지이다. 도 20에 도시한 바와 같이, 2개의 QPSK의 콘스텔레이션(22A 및 22B)에는, 위상차가 발생하고 있다. 이 위상차는, 변조 후의 각각의 신호에 적용되는 송신 가중치의 차이를, 심볼 위치에 반영함으로써 발생하고 있다. 이러한 위상차를 포함하는 신호가 SPC 다중된 신호의 콘스텔레이션(20C)에서는, 도 20에 도시한 바와 같이 글레이 매핑이 실현되고 있다고는 말하기 어렵다. 예를 들어, 파선으로 둘러싸인 「1011」의 심볼과 I축을 끼워서 인접하는(예를 들어, 가장 가까운 거리에 위치하는) 「1100」의 심볼과는, 2비트 상이하다. 이로 인해, 수신 장치가 복호에 실패하여, 예를 들어 올바른 심볼과 I축 또는 Q축을 사이에 두고 인접하는 심볼로서 복호한 경우, 2비트 이상의 비트 오류가 발생할 수 있다. 이러한 2비트 이상의 비트 오류의 발생은, 수신 장치의 복호 특성의 열화 요인으로 된다.

이하에서는, 이러한 심볼 배치를, 준 논 그레이 매핑이라고도 칭한다. 또한, 서로 다른 송신 가중치 부여가 되는 경우로서, 각 사분면 내는 물론, 다중 후의 심볼 중 I축 또는 Q축을 사이에 두고 인접하는 심볼끼리에 관해서도, 기껏해야 1비트밖에 상이하지 않은 심볼 배치를, 준 글레이 매핑이라고도 칭한다. 본 실시 형태에 따른 기지국(100)은, 서로 다른 송신 가중치 부여가 되는 경우에 준 글레이 매핑을 실현한다.

<5.2. 기술적 특징>

기지국(100)(예를 들어, 선택부(151))은, 다중화되는 송신 신호 계열의 각각에 적용되는 콘스텔레이션을 선택한다. 본 실시 형태에서는, 기지국(100)은, 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 각각에 적용되는 송신 가중치에 더 대응하는 제2 콘스텔레이션을 선택한다.

여기에서는, 설명의 편의를 위해 다중화되는 송신 신호 계열의 수는 2인 것으로 한다. 물론, 다중화되는 송신 신호 계열의 수는 3 이상이어도 된다. 그 경우, 복수의 송신 신호 계열 중 적어도 1조에서, 적용되는 송신 가중치가 상이하면 된다. 제1 비트열 및 제2 비트열에 관한 전력의 관계는, 제1 실시 형태와 마찬가지이다.

기지국(100)은, 한쪽의 비트열에 따라서, 다른 쪽의 비트열에 적용하는 콘스텔레이션을 선택한다. 구체적으로는, 기지국(100)은, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을 선택한다. 이러한 선택을 행하는 송신 장치(예를 들어, 무선 통신부(120))는, 예를 들어 상기 설명한 도 8 또는 도 16으로서 실현될 수 있다.

예를 들어, 기지국(100)에 의해 선택되는 제2 콘스텔레이션은, 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 각각에 적용되는 송신 가중치, 및 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 제1 비트열의 심볼 위치에 따른 양, 기준의 콘스텔레이션을 회전시킨 것이다. 이 점에 대하여, 도 21을 참조하여, QPSK를 사용하여 변조된 2개의 신호에 관하여 구체적으로 설명한다.

도 21은, 본 실시 형태에 따른 콘스텔레이션의 선택 처리를 설명하기 위한 설명도이다. 제1 비트열에 적용되는 제1 콘스텔레이션을 부호 23A로 나타내었다. 한편, 제2 비트열에 적용되는 제2 콘스텔레이션을 부호 23B 내지 23E로 나타내었다. 예를 들어, 제1 비트열이 「11」인 경우, 제2 비트열에는 제2 콘스텔레이션(21B)이 적용된다. 또한, 제1 비트열이 「10」인 경우, 제2 비트열에는 제2 콘스텔레이션(21C)이 적용된다. 또한, 제1 비트열이 「00」인 경우, 제2 비트열에는 제2 콘스텔레이션(21D)이 적용된다. 또한, 제1 비트열이 「01」인 경우, 제2 비트열에는 제2 콘스텔레이션(21E)이 적용된다. 또한, 도면 중의 비트열의 각각에 붙인 하선 및 상선의 의미는, 도 4와 마찬가지이다.

여기서, 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 각각에 적용되는 송신 가중치는 상이하다. 그로 인해, 제1 콘스텔레이션과 제2 콘스텔레이션에서는 위상차가 발생하고 있다. 또한, 여기서는 일례로서, 기준의 콘스텔레이션을 제1 콘스텔레이션(23A)으로 둔다. 기지국(100)은, 제2 콘스텔레이션(2B)으로서, 기준의 콘스텔레이션을 0×n도 회전시킨 콘스텔레이션을 선택한다. 또한, 도 21에서는, 선택한 콘스텔레이션에, 또한 송신 가중치의 차이에 의해 발생하는 위상차를 반영시켜 도시하고 있다. 여기서, 제2 콘스텔레이션(2B)이, 기준의 콘스텔레이션으로서 파악할 수 있어도 된다. 또한, 회전 방향은 시계 방향으로 한다. 기지국(100)은, 제2 콘스텔레이션(2C)으로서, 기준의 콘스텔레이션을 90×n도 회전시킨 콘스텔레이션을 선택한다. 기지국(100)은, 제2 콘스텔레이션(2D)으로서, 기준의 콘스텔레이션을 180×n도 회전시킨 콘스텔레이션을 선택한다. 기지국(100)은, 제2 콘스텔레이션(2E)으로서, 기준의 콘스텔레이션을 270×n도 회전시킨 콘스텔레이션을 선택한다. 또한, n은, 하기의 수식에 의해 산출된다.

<수식 22>

여기서, 상기 수식에 있어서의 「A」「B」는, 도 22에 도시한 바와 같이, 제1 콘스텔레이션(23A) 및 제2 콘스텔레이션(23B)의 각각에 있어서의 대응하는 심볼의 진폭이다. 또한, 「θ」는, 도 22에 나타낸, 변조 후의 각각의 신호에 적용되는 송신 가중치의 차이를 심볼 위치에 반영한 경우에 나타나는 위상차이다.

도 21의 부호 23F는, SPC 다중된 신호의 콘스텔레이션을 나타내고 있다. 콘스텔레이션(23F)을 참조하면, 준 글레이 매핑이 실현되어 있음을 알 수 있다. 예를 들어, 각 사분면 내에서는 인접하는 심볼에 대응하는 비트열끼리는 각각 1비트 상이하다. 또한, 파선으로 둘러싸인 「1000」 및 「1100」과 같이, I축 또는 Q축을 끼워서 인접하는 심볼끼리도 각각 1비트 상이하다.

이와 같이, 전술한 방법에 의해 선택된 제2 콘스텔레이션을 사용함으로써 SPC 다중 후의 콘스텔레이션에서 준 글레이 매핑이 실현되게 된다. 이에 의해, 수신 장치가 복호에 실패했다고 해도, 예를 들어 올바른 심볼의 인접한 심볼로서 복호한 경우에 2비트 이상의 비트 오류가 발생하는 일은 없으며, 비트 오류는 기껏해야 1비트로 된다. 이와 같이, 수신 장치의 복호 특성의 열화를 방지하는 것이 가능하다.

<5.3. 처리의 흐름>

도 23은, 본 실시 형태에 따른 기지국(100)에 있어서 실행되는 콘스텔레이션의 선택 처리의 흐름의 일례를 나타내는 흐름도이다.

도 23에 도시한 바와 같이, 우선, 기지국(100)(예를 들어, 선택부(151))은, 대상의 신호 및 다중되는 다른 신호에 적용되는 송신 가중치를 취득한다(스텝 S502). 계속해서, 기지국(100)(예를 들어, 선택부(151))은, 각각의 송신 가중치의 상이에 의해 발생하는 위상차를 취득한다. 이어서, 기지국(100)(예를 들어, 선택부(151))은, 제1 콘스텔레이션에 있어서의 제1 비트열에 대응하는 심볼을 특정한다. 그리고, 기지국(100)(예를 들어, 선택부(151))은, 제1 비트열에 대응하는 심볼의 위치 및 위상차에 따라 회전시킨 제1 콘스텔레이션을 제2 콘스텔레이션으로서 선택한다.

이상에 의해, 처리는 종료된다.

<<6. 응용예>>

본 개시에 따른 기술은, 다양한 제품에 응용 가능하다. 예를 들어, 기지국(100)은, 매크로 eNB 또는 스몰 eNB 등의 어느 종류의 eNB(evolved Node B)로서 실현되어도 된다. 스몰 eNB는, 피코 eNB, 마이크로 eNB 또는 홈(펨토) eNB 등의, 매크로셀보다도 작은 셀을 커버하는 eNB이면 된다. 그 대신에, 기지국(100)은, NodeB 또는 BTS(Base Transceiver Station) 등의 다른 종류의 기지국으로서 실현되어도 된다. 기지국(100)은, 무선 통신을 제어하는 본체(기지국 장치라고도 함)와, 본체와는 다른 장소에 배치되는 1개 이상의 RRH(Remote Radio Head)를 포함해도 된다. 또한, 후술하는 다양한 종류의 단말기가 일시적으로 또는 반영속적으로 기지국 기능을 실행함으로써, 기지국(100)으로서 동작해도 된다. 또한, 기지국(100)의 적어도 일부의 구성 요소는, 기지국 장치 또는 기지국 장치를 위한 모듈에 있어서 실현되어도 된다.

(제1 응용예)

도 24는, 본 개시에 따른 기술이 적용될 수 있는 eNB의 개략적인 구성의 제1 예를 나타내는 블록도이다. eNB(800)는, 1개 이상의 안테나(810) 및 기지국 장치(820)를 갖는다. 각 안테나(810) 및 기지국 장치(820)는, RF 케이블을 통해서 서로 접속될 수 있다.

안테나(810)의 각각은, 단일의 또는 복수의 안테나 소자(예를 들어, MIMO 안테나를 구성하는 복수의 안테나 소자)를 갖고, 기지국 장치(820)에 의한 무선 신호의 송수신을 위해 사용된다. eNB(800)는, 도 24에 도시한 바와 같이 복수의 안테나(810)를 갖고, 복수의 안테나(810)는, 예를 들어 eNB(800)가 사용하는 복수의 주파수 대역에 각각 대응해도 된다. 또한, 도 24에는 eNB(800)가 복수의 안테나(810)를 갖는 예를 나타내었지만, eNB(800)는 단일의 안테나(810)를 가져도 된다.

기지국 장치(820)는, 컨트롤러(821), 메모리(822), 네트워크 인터페이스(823) 및 무선 통신 인터페이스(825)를 구비한다.

컨트롤러(821)는, 예를 들어 CPU 또는 DSP이면 되며, 기지국 장치(820)의 상위 레이어의 다양한 기능을 동작시킨다. 예를 들어, 컨트롤러(821)는, 무선 통신 인터페이스(825)에 의해 처리된 신호 내의 데이터로부터 데이터 패킷을 생성하고, 생성한 패킷을 네트워크 인터페이스(823)를 통해 전송한다. 컨트롤러(821)는, 복수의 기저 대역 프로세서로부터의 데이터를 번들링함으로써 번들 패킷을 생성하고, 생성한 번들 패킷을 전송해도 된다. 또한, 컨트롤러(821)는, 무선 리소스 관리(Radio Resource Control), 무선 베어러 제어(Radio Bearer Control), 이동성 관리(Mobility Management), 유입 제어(Admission Control) 또는 스케줄링(Scheduling) 등의 제어를 실행하는 논리적인 기능을 가져도 된다. 또한, 당해 제어는, 주변의 eNB 또는 코어 네트워크 노드와 제휴해서 실행되어도 된다. 메모리(822)는, RAM 및 ROM을 포함하고, 컨트롤러(821)에 의해 실행되는 프로그램 및 다양한 제어 데이터(예를 들어, 단말기 리스트, 송신 전력 데이터 및 스케줄링 데이터 등)를 기억한다.

네트워크 인터페이스(823)는, 기지국 장치(820)를 코어 네트워크(824)에 접속하기 위한 통신 인터페이스이다. 컨트롤러(821)는, 네트워크 인터페이스(823)를 통하여, 코어 네트워크 노드 또는 다른 eNB와 통신해도 된다. 그 경우에, eNB(800)와, 코어 네트워크 노드 또는 다른 eNB는, 논리적인 인터페이스(예를 들어, S1 인터페이스 또는 X2 인터페이스)에 의해 서로 접속되어도 된다. 네트워크 인터페이스(823)는, 유선 통신 인터페이스여도 되고, 또는 무선 백홀을 위한 무선 통신 인터페이스여도 된다. 네트워크 인터페이스(823)가 무선 통신 인터페이스인 경우, 네트워크 인터페이스(823)는, 무선 통신 인터페이스(825)에 의해 사용되는 주파수 대역보다도 보다 높은 주파수 대역을 무선 통신에 사용해도 된다.

무선 통신 인터페이스(825)는, LTE(Long Term Evolution) 또는 LTE-Advanced 등의 어느 셀룰러 통신 방식을 서포트하고, 안테나(810)를 통하여, eNB(800)의 셀 내에 위치하는 단말기에 무선 접속을 제공한다. 무선 통신 인터페이스(825)는, 전형적으로는, 기저 대역(BB) 프로세서(826) 및 RF 회로(827) 등을 포함할 수 있다. BB 프로세서(826)는, 예를 들어 부호화/복호, 변조/복조 및 다중화/역다중화 등을 행해도 되고, 각 레이어(예를 들어, L1, MAC(Medium Access Control), RLC(Radio Link Control) 및 PDCP(Packet Data Convergence Protocol))의 다양한 신호 처리를 실행한다. BB 프로세서(826)는, 컨트롤러(821) 대신에 전술한 논리적인 기능의 일부 또는 전부를 가져도 된다. BB 프로세서(826)는, 통신 제어 프로그램을 기억하는 메모리, 당해 프로그램을 실행하는 프로세서 및 관련된 회로를 포함하는 모듈이어도 되고, BB 프로세서(826)의 기능은, 상기 프로그램의 업데이트에 의해 변경 가능하여도 된다. 또한, 상기 모듈은, 기지국 장치(820)의 슬롯에 삽입되는 카드 혹은 블레이드여도 되고, 또는 상기 카드 혹은 상기 블레이드에 탑재되는 칩이어도 된다. 한편, RF 회로(827)는, 믹서, 필터 및 증폭기 등을 포함해도 되며, 안테나(810)를 통해 무선 신호를 송수신한다.

무선 통신 인터페이스(825)는, 도 24에 도시한 바와 같이 복수의 BB 프로세서(826)를 포함하고, 복수의 BB 프로세서(826)는, 예를 들어 eNB(800)가 사용하는 복수의 주파수 대역에 각각 대응해도 된다. 또한, 무선 통신 인터페이스(825)는, 도 24에 도시한 바와 같이 복수의 RF 회로(827)를 포함하고, 복수의 RF 회로(827)는, 예를 들어 복수의 안테나 소자에 각각 대응해도 된다. 또한, 도 24에는 무선 통신 인터페이스(825)가 복수의 BB 프로세서(826) 및 복수의 RF 회로(827)를 포함하는 예를 나타내었지만, 무선 통신 인터페이스(825)는 단일의 BB 프로세서(826) 또는 단일의 RF 회로(827)를 포함해도 된다.

도 24에 나타낸 eNB(800)에 있어서, 도 6을 참조하여 설명한 기지국(100)에 포함되는 하나 이상의 구성 요소(선택부(151) 및/또는 송신 처리부(153))는, 무선 통신 인터페이스(825)에 있어서 실장되어도 된다. 또는, 이들 구성 요소의 적어도 일부는, 컨트롤러(821)에 있어서 실장되어도 된다. 일례로서, eNB(800)는, 무선 통신 인터페이스(825)의 일부(예를 들어, BB 프로세서(826)) 혹은 전부, 및/또는 컨트롤러(821)를 포함하는 모듈을 탑재하고, 당해 모듈에 있어서 상기 하나 이상의 구성 요소가 실장되어도 된다. 이 경우에, 상기 모듈은, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램(환언하면, 프로세서에 상기 하나 이상의 구성 요소의 동작을 실행시키기 위한 프로그램)을 기억하고, 당해 프로그램을 실행해도 된다. 다른 예로서, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 eNB(800)에 인스톨되고, 무선 통신 인터페이스(825)(예를 들어, BB 프로세서(826)) 및/또는 컨트롤러(821)가 당해 프로그램을 실행해도 된다. 이상과 같이, 상기 하나 이상의 구성 요소를 구비하는 장치로서 eNB(800), 기지국 장치(820) 또는 상기 모듈이 제공되어도 되고, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 제공되어도 된다. 또한, 상기 프로그램을 기록한 판독 가능한 기록 매체가 제공되어도 된다.

또한, 도 24에 도시한 eNB(800)에 있어서, 도 6을 참조하여 설명한 무선 통신부(120)는, 무선 통신 인터페이스(825)(예를 들어, RF 회로(827))에 있어서 실장되어도 된다. 또한, 안테나부(110)는, 안테나(810)에 있어서 실장되어도 된다. 또한, 네트워크 통신부(130)는, 컨트롤러(821) 및/또는 네트워크 인터페이스(823)에 있어서 실장되어도 된다. 또한, 기억부(140)는, 메모리(822)에 있어서 실장되어도 된다.

(제2 응용예)

도 25는, 본 개시에 따른 기술이 적용될 수 있는 eNB의 개략적인 구성의 제2 예를 나타내는 블록도이다. eNB(830)는, 1개 이상의 안테나(840), 기지국 장치(850) 및 RRH(860)를 갖는다. 각 안테나(840) 및 RRH(860)는, RF 케이블을 통해서 서로 접속될 수 있다. 또한, 기지국 장치(850) 및 RRH(860)는, 광섬유 케이블 등의 고속 회선으로 서로 접속될 수 있다.

안테나(840)의 각각은, 단일의 또는 복수의 안테나 소자(예를 들어, MIMO 안테나를 구성하는 복수의 안테나 소자)를 갖고, RRH(860)에 의한 무선 신호의 송수신을 위해서 사용된다. eNB(830)는, 도 25에 도시한 바와 같이 복수의 안테나(840)를 갖고, 복수의 안테나(840)는, 예를 들어 eNB(830)가 사용하는 복수의 주파수 대역에 각각 대응해도 된다. 또한, 도 25에는 eNB(830)가 복수의 안테나(840)를 갖는 예를 나타내었지만, eNB(830)는 단일의 안테나(840)를 가져도 된다.

기지국 장치(850)는, 컨트롤러(851), 메모리(852), 네트워크 인터페이스(853), 무선 통신 인터페이스(855) 및 접속 인터페이스(857)를 구비한다. 컨트롤러(851), 메모리(852) 및 네트워크 인터페이스(853)는, 도 24를 참조하여 설명한 컨트롤러(821), 메모리(822) 및 네트워크 인터페이스(823)와 마찬가지의 것이다.

무선 통신 인터페이스(855)는, LTE 또는 LTE-Advanced 등의 어느 셀룰러 통신 방식을 서포트하고, RRH(860) 및 안테나(840)를 통해 RRH(860)에 대응하는 섹터 내에 위치하는 단말기에 무선 접속을 제공한다. 무선 통신 인터페이스(855)는, 전형적으로는, BB 프로세서(856) 등을 포함할 수 있다. BB 프로세서(856)는, 접속 인터페이스(857)를 통해 RRH(860)의 RF 회로(864)와 접속되는 것을 제외하고, 도 24를 참조하여 설명한 BB 프로세서(826)와 마찬가지의 것이다. 무선 통신 인터페이스(855)는, 도 25에 도시한 바와 같이 복수의 BB 프로세서(856)를 포함하고, 복수의 BB 프로세서(856)는, 예를 들어 eNB(830)가 사용하는 복수의 주파수 대역에 각각 대응해도 된다. 또한, 도 25에는 무선 통신 인터페이스(855)가 복수의 BB 프로세서(856)를 포함하는 예를 나타내었지만, 무선 통신 인터페이스(855)는 단일의 BB 프로세서(856)를 포함해도 된다.

접속 인터페이스(857)는, 기지국 장치(850)(무선 통신 인터페이스(855))를 RRH(860)와 접속하기 위한 인터페이스이다. 접속 인터페이스(857)는, 기지국 장치(850)(무선 통신 인터페이스(855))와 RRH(860)를 접속하는 상기 고속 회선에서의 통신을 위한 통신 모듈이어도 된다.

또한, RRH(860)는, 접속 인터페이스(861) 및 무선 통신 인터페이스(863)를 구비한다.

접속 인터페이스(861)는, RRH(860)(무선 통신 인터페이스(863))를 기지국 장치(850)와 접속하기 위한 인터페이스이다. 접속 인터페이스(861)는, 상기 고속 회선에서의 통신을 위한 통신 모듈이어도 된다.

무선 통신 인터페이스(863)는, 안테나(840)를 통해 무선 신호를 송수신한다. 무선 통신 인터페이스(863)는, 전형적으로는, RF 회로(864) 등을 포함할 수 있다. RF 회로(864)는, 믹서, 필터 및 증폭기 등을 포함해도 되며, 안테나(840)를 통해 무선 신호를 송수신한다. 무선 통신 인터페이스(863)는, 도 25에 도시한 바와 같이 복수의 RF 회로(864)를 포함하고, 복수의 RF 회로(864)는, 예를 들어 복수의 안테나 소자에 각각 대응해도 된다. 또한, 도 25에는 무선 통신 인터페이스(863)가 복수의 RF 회로(864)를 포함하는 예를 나타내었지만, 무선 통신 인터페이스(863)는 단일의 RF 회로(864)를 포함해도 된다.

도 25에 도시한 eNB(830)에 있어서, 도 6을 참조하여 설명한 기지국(100)에 포함되는 하나 이상의 구성 요소(선택부(151) 및/또는 송신 처리부(153))는, 무선 통신 인터페이스(855) 및/또는 무선 통신 인터페이스(863)에 있어서 실장되어도 된다. 또는, 이들 구성 요소의 적어도 일부는, 컨트롤러(851)에 있어서 실장되어도 된다. 일례로서, eNB(830)는, 무선 통신 인터페이스(855)의 일부(예를 들어, BB 프로세서(856)) 혹은 전부, 및/또는 컨트롤러(851)를 포함하는 모듈을 탑재하고, 당해 모듈에 있어서 상기 하나 이상의 구성 요소가 실장되어도 된다. 이 경우에, 상기 모듈은, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램(환언하면, 프로세서에 상기 하나 이상의 구성 요소의 동작을 실행시키기 위한 프로그램)을 기억하고, 당해 프로그램을 실행해도 된다. 다른 예로서, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 eNB(830)에 인스톨되고, 무선 통신 인터페이스(855)(예를 들어, BB 프로세서(856)) 및/또는 컨트롤러(851)가 당해 프로그램을 실행해도 된다. 이상과 같이, 상기 하나 이상의 구성 요소를 구비하는 장치로서 eNB(830), 기지국 장치(850) 또는 상기 모듈이 제공되어도 되고, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 제공되어도 된다. 또한, 상기 프로그램을 기록한 판독 가능한 기록 매체가 제공되어도 된다.

또한, 도 25에 도시한 eNB(830)에 있어서, 예를 들어 도 6을 참조하여 설명한 무선 통신부(120)는, 무선 통신 인터페이스(863)(예를 들어, RF 회로(864))에 있어서 실장되어도 된다. 또한, 안테나부(110)는, 안테나(840)에 있어서 실장되어도 된다. 또한, 네트워크 통신부(130)는, 컨트롤러(851) 및/또는 네트워크 인터페이스(853)에 있어서 실장되어도 된다. 또한, 기억부(140)는, 메모리(852)에 있어서 실장되어도 된다.

<<7. 결론>>

이상, 도 1 내지 도 25를 참조하여, 본 개시의 일 실시 형태에 대하여 상세히 설명하였다. 상기 설명한 바와 같이, 본 실시 형태에 따른 기지국(100)은, 주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록에 있어서 다중화되는 송신 신호 계열의 각각을 대상으로 하여, 다중화되는 복수의 비트열에 관하여, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을, 제2 비트열에 적용한다. 그리고, 이 제1 콘스텔레이션에 있어서 인접하는 심볼에 대응하는, 제2 콘스텔레이션의 각각의, 인접하는 방향의 단부의 심볼에 대응하는 비트열이 동일하다. 이에 의해, 개개의 비트열에 적용되는 콘스텔레이션에 관하여 글레이 매핑을 실현할 수 있음과 함께, 다중 후의 콘스텔레이션에 관해서도 글레이 매핑을 실현할 수 있다. 따라서, 비직교 리소스를 사용해서 다중화된 신호에 관하여, 수신 장치에서의 비트 오류의 발생을 최소한으로 억제하여, 복호 정밀도를 보다 향상시키는 것이 가능하다.

이상, 첨부 도면을 참조하면서 본 개시의 적합한 실시 형태에 대하여 상세히 설명하였지만, 본 개시의 기술적 범위는 이러한 예로 한정되지 않는다. 본 개시의 기술 분야에 있어서의 통상의 지식을 갖는 사람이면, 청구범위에 기재된 기술적 사상의 범주 내에서, 각종 변경예 또는 수정예에 상도할 수 있음은 명확하며, 이들에 대해서도, 당연히 본 개시의 기술적 범위에 속하는 것이라고 이해된다.

예를 들어, 상기 실시 형태에서는, 비직교 리소스를 사용한 다중화/다원 접속 기술의 일례로서 SPC를 들어 설명하였지만, 본 기술은 이러한 예로 한정되지 않는다. 예를 들어, IDMA(Interleave Division Multiple Access) 등의 임의의 비직교 리소스를 사용한 다중화/다원 접속 기술에 있어서도, 본 기술은 적용 가능하다.

또한, 상기 실시 형태에서는, 주로 다운링크의 경우를 들어 설명하였지만, 본 기술은 이러한 예로 한정되지 않는다. 예를 들어, 업링크에 있어서 본 기술이 적용되어도 되고, D2D 통신, 또는 MTC 통신 등에 있어서도 본 기술이 적용되어도 된다.

또한, 본 명세서에 있어서 흐름도 및 시퀀스도를 이용하여 설명한 처리는, 반드시 도시된 순서로 실행되지 않아도 된다. 몇 개의 처리 스텝은, 병렬적으로 실행되어도 된다. 또한, 추가적인 처리 스텝이 채용되어도 되고, 일부의 처리 스텝이 생략되어도 된다.

또한, 본 명세서에 기재된 효과는, 어디까지나 설명적 또는 예시적인 것으로서 한정적인 것은 아니다. 즉, 본 개시에 따른 기술은, 상기 효과와 함께 또는 상기 효과 대신에, 본 명세서의 기재로부터 당업자에게는 명확한 다른 효과를 발휘할 수 있다.

또한, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.

(1) 주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록에 있어서 다중화되는 송신 신호 계열의 각각을 대상으로 하여, 다중화되는 복수의 비트열에 관하여, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을, 제2 비트열에 적용하는 처리부를 구비하는 장치.

(2) 상기 제1 콘스텔레이션에 있어서 인접하는 심볼에 대응하는, 상기 제2 콘스텔레이션의 각각의, 인접하는 방향의 단부의 심볼에 대응하는 비트열이 동일한, 상기 (1)에 기재된 장치.

(3) 상기 제1 콘스텔레이션에 있어서 인접하는 심볼에 대응하는 상기 제2 콘스텔레이션끼리는, 인접하는 방향으로 반전된 것인, 상기 (2)에 기재된 장치.

(4) 상기 송신 신호 계열은, 전력 할당을 사용해서 다중화되는, 상기 (1) 내지 (3) 중 어느 한 항에 기재된 장치.

(5) 상기 제1 비트열의 송신 신호 계열은, 상기 제2 비트열의 송신 신호 계열보다도, 할당되는 전력이 높은, 상기 (4)에 기재된 장치.

(6) 상기 제1 및 제2 콘스텔레이션은, 비트열과 복소 평면상의 심볼과의 글레이 매핑된 대응 관계를 나타내는, 상기 (1) 내지 (5) 중 어느 한 항에 기재된 장치.

(7) 상기 처리부는, 상기 제1 및 제2 콘스텔레이션 적용보다도 후단의 신호 처리 내용에 따라서, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용할지 여부를 판정하는, 상기 (1) 내지 (6) 중 어느 한 항에 기재된 장치.

(8) 상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 양쪽에 동일한 송신 가중치 부여가 적용되는, 또는 어느 쪽에도 송신 가중치 부여가 적용되지 않는 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 상기 (7)에 기재된 장치.

(9) 상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 양쪽에, 동일한 트랜스미션 모드가 적용되는 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 상기 (7) 또는 (8)에 기재된 장치.

(10) 상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 양쪽에, 동일한 공간 다중수의 공간 다중 처리 또는 공간 다이버시티 처리가 적용되는 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 상기 (7) 내지 (9) 중 어느 한 항에 기재된 장치.

(11) 상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 송신에 사용되는 채널에 따라서, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용할지 여부를 판정하는, 상기 (1) 내지 (10) 중 어느 한 항에 기재된 장치.

(12) 상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 양쪽이, 데이터 채널(Data Channel), 공통 채널(Shared Channel), 또는 전용 채널(Dedicated Channel)을 사용해서 송신되는 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 상기 (1) 내지 (11) 중 어느 한 항에 기재된 장치.

(13) 상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 각각의 수신처가 단일의 장치인 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 상기 (1) 내지 (12) 중 어느 한 항에 기재된 장치.

(14) 상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 수신처가 상이한 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 상기 (1) 내지 (13) 중 어느 한 항에 기재된 장치.

(15) 다중화되는 상기 송신 신호 계열의 수는 2인, 상기 (1) 내지 (14) 중 어느 한 항에 기재된 장치.

(16) 상기 제2 콘스텔레이션은, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 각각에 적용되는 송신 가중치에 더 대응하는, 상기 (1)에 기재된 장치.

(17) 상기 제2 콘스텔레이션은, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 각각에 적용되는 송신 가중치, 및 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 따른 양, 기준의 콘스텔레이션을 회전시킨 것인, 상기 (16)에 기재된 장치.

(18) 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 각각에 적용되는 송신 가중치는 서로 다른, 상기 (16) 또는 (17)에 기재된 장치.

(19) 주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록에 있어서 다중화되는 송신 신호 계열의 각각을 대상으로 하여, 다중화되는 복수의 비트열에 관하여, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을, 프로세서에 의해 제2 비트열에 적용하는 것을 포함하는 방법.

(20) 컴퓨터를,

주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록에 있어서 다중화되는 송신 신호 계열의 각각을 대상으로 하여, 다중화되는 복수의 비트열에 관하여, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을, 제2 비트열에 적용하는 처리부로서 기능시키기 위한 프로그램.

1: 시스템
100: 기지국
110: 안테나부
120: 무선 통신부
130: 네트워크 통신부
140: 기억부
150: 처리부
151: 선택부
153: 송신 처리부
200: 단말 장치

Claims

주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록에 있어서 다중화되는 송신 신호 계열의 각각을 대상으로 하여, 다중화되는 복수의 비트열에 관하여, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을, 제2 비트열에 적용하는 처리부를 구비하는, 장치.
제1항에 있어서,
상기 제1 콘스텔레이션에 있어서 인접하는 심볼에 대응하는, 상기 제2 콘스텔레이션의 각각의, 인접하는 방향의 단부의 심볼에 대응하는 비트열이 동일한, 장치.
제2항에 있어서,
상기 제1 콘스텔레이션에 있어서 인접하는 심볼에 대응하는 상기 제2 콘스텔레이션끼리는, 인접하는 방향으로 반전된 것인, 장치.
제1항에 있어서,
상기 송신 신호 계열은, 전력 할당을 사용하여 다중화되는, 장치.
제4항에 있어서,
상기 제1 비트열의 송신 신호 계열은, 상기 제2 비트열의 송신 신호 계열보다도, 할당되는 전력이 높은, 장치.
제1항에 있어서,
상기 제1 및 제2 콘스텔레이션은, 비트열과 복소 평면상의 심볼과의 글레이 매핑된 대응 관계를 나타내는, 장치.
제1항에 있어서,
상기 처리부는, 상기 제1 및 제2 콘스텔레이션 적용보다도 후단의 신호 처리 내용에 따라서, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용할지 여부를 판정하는, 장치.
제7항에 있어서,
상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 양쪽에 동일한 송신 가중치 부여가 적용되거나, 또는 어느 것에도 송신 가중치 부여가 적용되지 않는 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 장치.
제7항에 있어서,
상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 양쪽에, 동일한 트랜스미션 모드가 적용되는 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 장치.
제7항에 있어서,
상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 제2 비트열의 송신 신호 계열의 양쪽에, 동일한 공간 다중수의 공간 다중 처리 또는 공간 다이버시티 처리가 적용되는 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 장치.
제1항에 있어서,
상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 송신에 사용되는 채널에 따라서, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용할지 여부를 판정하는, 장치.
제1항에 있어서,
상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 양쪽이, 데이터 채널(Data Channel), 공통 채널(Shared Channel), 또는 전용 채널(Dedicated Channel)을 사용하여 송신되는 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 장치.
제1항에 있어서,
상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 각각의 수신처가 단일의 장치인 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 장치.
제1항에 있어서,
상기 처리부는, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 수신처가 상이한 경우에, 상기 제2 콘스텔레이션을 상기 제2 비트열에 적용하는, 장치.
제1항에 있어서,
다중화되는 상기 송신 신호 계열의 수는 2인, 장치.
제1항에 있어서,
상기 제2 콘스텔레이션은, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 각각에 적용되는 송신 가중치에 더 대응하는, 장치.
제16항에 있어서,
상기 제2 콘스텔레이션은, 상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 각각에 적용되는 송신 가중치, 및 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 따른 양, 기준의 콘스텔레이션을 회전시킨 것인, 장치.
제16항에 있어서,
상기 제1 비트열의 송신 신호 계열 및 상기 제2 비트열의 송신 신호 계열의 각각에 적용되는 송신 가중치는 상이한, 장치.
주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록에 있어서 다중화되는 송신 신호 계열의 각각을 대상으로 하여, 다중화되는 복수의 비트열에 관하여, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을, 프로세서에 의해 제2 비트열에 적용하는 것을 포함하는, 방법.
컴퓨터를,
주파수 리소스 또는 시간 리소스의 적어도 일부가 중복되는 리소스 블록에 있어서 다중화되는 송신 신호 계열의 각각을 대상으로 하여, 다중화되는 복수의 비트열에 관하여, 제1 비트열에 적용되는 제1 콘스텔레이션에 있어서의 상기 제1 비트열의 심볼 위치에 대응하는 제2 콘스텔레이션을, 제2 비트열에 적용하는 처리부로서 기능시키기 위한, 프로그램.