KR20180060686A - Filter and radio frequency package having microstrip line - Google Patents

Filter and radio frequency package having microstrip line Download PDF

Info

Publication number
KR20180060686A
KR20180060686A KR1020160160460A KR20160160460A KR20180060686A KR 20180060686 A KR20180060686 A KR 20180060686A KR 1020160160460 A KR1020160160460 A KR 1020160160460A KR 20160160460 A KR20160160460 A KR 20160160460A KR 20180060686 A KR20180060686 A KR 20180060686A
Authority
KR
South Korea
Prior art keywords
transmission line
dielectric layer
layer
signal transmission
interposer
Prior art date
Application number
KR1020160160460A
Other languages
Korean (ko)
Other versions
KR101895888B1 (en
Inventor
이상열
김재필
임용균
Original Assignee
엘아이케이테크(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이케이테크(주) filed Critical 엘아이케이테크(주)
Priority to KR1020160160460A priority Critical patent/KR101895888B1/en
Publication of KR20180060686A publication Critical patent/KR20180060686A/en
Application granted granted Critical
Publication of KR101895888B1 publication Critical patent/KR101895888B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/207—Hollow waveguide filters
    • H01P1/208—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure
    • H01P1/2084—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure with dielectric resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H01P1/2135—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies using strip line filters

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Waveguides (AREA)

Abstract

A filter having a strip transmission line comprises: a dielectric layer which includes an upper surface and a lower surface facing the upper surface; a microstrip transmission line which includes a plurality of signal transmission lines extended in the thickness direction of the dielectric layer and inserted under the surface of the upper surface of the dielectric layer so as to have different depths; and a ground layer which is disposed in contact with the lower surface of the dielectric layer. It is possible to reduce the line width of the microstrip transmission line.

Description

마이크로스트립 전송 선로를 구비한 필터 및 RF 패키지{Filter and radio frequency package having microstrip line}[0001] The present invention relates to a filter and a radio frequency package having a microstrip transmission line,

본 출원은, 마이크로스트립 전송 선로에 관한 것으로서, 보다 상세하게는 마이크로스트립 전송 선로를 구비한 필터 및 RF 패키지에 관한 것이다.The present application relates to a microstrip transmission line, and more particularly to a filter and an RF package having a microstrip transmission line.

최근 휴대용 모바일 제품의 수요가 증가되고, 무선 통신 및 이동 통신이 발전함에 따라, 무선 주파수(RF: Radio Frequency)와 같은 고주파 신호 부품에 대한 수요가 증대되고 있다. 마이크로스트립 전송 선로(microstrip line)는 도체로 이루어진 가늘고 긴 전송 선로를 유전체 상에 배치하며, 고주파 신호를 전달하는 역할을 하는 구성 요소이다. 마이크로스트립 전송 선로는 작고 가벼우며, 대량 생산이 용이하고 집적화가 쉬운 이점을 제공하고 있어 고주파 신호를 전달하기 위한 부품들에 다양하게 적용되고 있다. With the recent increase in demand for portable mobile products and the development of wireless communication and mobile communication, demand for high frequency signal components such as radio frequency (RF) is increasing. A microstrip line is a component that is placed on a dielectric and has a role of transmitting a high frequency signal. The microstrip transmission line is small, light, easy to mass-produce and easy to integrate, and thus variously applied to parts for transmitting high-frequency signals.

마이크로스트립 전송 선로는 복수 개의 전송 선로들을 조합하여 공진기 또는 필터에 적용하고 있는데, 전송 선로의 두께를 가변하는데 한계가 있다. 이에 따라, 마이크로스트립 전송 선로를 적용하는 모바일 제품의 크기를 줄이는데도 한계가 있는 실정이다.The microstrip transmission line is applied to a resonator or a filter by combining a plurality of transmission lines. However, there is a limit in varying the thickness of the transmission line. Accordingly, there is a limit in reducing the size of a mobile product using a microstrip transmission line.

본 출원이 해결하고자 하는 과제는, 유리 재질로 구성된 유전체층의 표면 아래에 서로 다른 깊이를 가지는 복수 개의 신호 전송 선로들을 수직 방향으로 삽입함으로써, 마이크로스트립 전송 선로의 선폭 크기를 감소시킬 수 있는 마이크로스트립 전송 선로를 구비한 필터 및 RF 패키지를 제공하고자 한다.SUMMARY OF THE INVENTION A problem to be solved by the present invention is to provide a microstrip transmission line capable of reducing the line width of a microstrip transmission line by inserting a plurality of signal transmission lines having different depths under the surface of a dielectric layer made of a glass material in a vertical direction, A filter having a line and an RF package.

본 출원의 일 관점에 의한 마이크로스트립 전송 선로를 구비한 필터는, 상부면 및 상기 상부면과 대향하는 하부면을 포함하는 유전체층; 상기 유전체층의 두께 방향으로 뻗어 있으면서 각각 서로 다른 깊이를 가지게 상기 유전체층 상부면의 표면 아래에 삽입된 복수 개의 신호 전송 라인들로 구성된 마이크로스트립 전송 선로; 및 상기 유전체층의 하부면과 접하여 배치된 접지층을 포함하는 것을 특징으로 한다.A filter having a microstrip transmission line according to an aspect of the present invention includes: a dielectric layer including an upper surface and a lower surface opposed to the upper surface; A plurality of signal transmission lines extending in a thickness direction of the dielectric layer and inserted under the surface of the upper surface of the dielectric layer, the microstrip transmission lines having different depths; And a ground layer disposed in contact with a lower surface of the dielectric layer.

본 출원의 다른 관점에 의한 마이크로스트립 전송 선로를 구비한 RF 패키지는, 패키지 기판; 및 상기 패키지 기판 상에 배치되고 RF 칩, 급전 라인 및 안테나를 포함하면서 상기 RF 칩과 급전 라인 사이의 임피던스 차이를 매칭하도록 상기 RF 칩과 인접하는 부분에 서로 다른 깊이를 가지게 형성된 복수 개의 신호 전송 라인들이 표면 아래에 삽입된 인터포저 적층 구조물을 포함하는 것을 특징으로 한다. An RF package having a microstrip transmission line according to another aspect of the present application includes: a package substrate; And a plurality of signal transmission lines disposed on the package substrate and having different depths in a portion adjacent to the RF chip so as to match an impedance difference between the RF chip and the feed line, the RF chip including a feed line and an antenna, And an interposer laminated structure inserted under the surface of the interposer.

본 출원의 실시예에 따르면, 입력 포트 및 출력 포트 사이에 배치되는 마이크로스트립 전송 선로를 유리 재질로 구성된 유전체층의 표면 아래로 지나가도록 삽입하면서 서로 다른 깊이를 가지는 복수 개의 신호 전송 선로들을 배치함으로써, 기판 사이즈를 축소시킬 수 있는 이점을 제공한다. 이에 따라 전자 기기를 소형화 시킬 수 있는 이점을 제공한다.According to the embodiment of the present application, a plurality of signal transmission lines having different depths are inserted while inserting the microstrip transmission line disposed between the input port and the output port so as to pass below the surface of the dielectric layer made of glass, Thereby providing an advantage of reducing the size. Thereby providing an advantage that the electronic device can be downsized.

또한, 복수 개의 신호 전송 선로들이 유전체층의 깊이 방향으로 뻗어 나가도록 형성함에 따라, 인접하는 마이크로스트립 전송 선로들 사이의 커플링 효과를 감소시킬 수 있는 이점을 제공한다.Further, since the plurality of signal transmission lines are formed so as to extend in the depth direction of the dielectric layer, the coupling effect between adjacent microstrip transmission lines can be advantageously reduced.

도 1 내지 도 6은 본 출원의 실시예에서 적용하는 마이크로스트립 전송 선로의 선폭 변화에 따른 임피던스 변화를 설명하기 위해 나타내보인 도면들이다.
도 7 및 도 8은 유전체층 표면 위에 배치된 마이크로스트립 전송 선로를 설명하기 위해 나타내보인 도면들이다.
도 9 내지 도 11은 본 출원의 일 실시예에 따른 마이크로스트립 전송 선로를 구비한 필터를 설명하기 위해 나타내보인 도면들이다.
도 12는 도 9의 저역 통과 필터의 주파수 응답 특성 변화를 나타내보인 그래프이다.
도 13은 본 출원의 다른 실시예에 따른 마이크로스트립 전송 선로를 구비한 RF 패키지를 설명하기 위해 나타내보인 도면이다.FIGS. 1 to 6 are diagrams for explaining the impedance change according to the line width change of the microstrip transmission line applied in the embodiment of the present application.
Figs. 7 and 8 are diagrams for explaining the microstrip transmission line disposed on the surface of the dielectric layer. Fig.
9 to 11 are views illustrating a filter having a microstrip transmission line according to an embodiment of the present invention.
12 is a graph showing a change in frequency response characteristic of the low-pass filter of FIG.
13 is a view for explaining an RF package having a microstrip transmission line according to another embodiment of the present application.

본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.The embodiments of the present application are illustrated and described in the drawings, which are intended to illustrate what is being suggested by the present application and are not intended to limit what is presented in the present application in a detailed form.

명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.Like reference numerals refer to like elements throughout the specification. Accordingly, although the same reference numerals or similar reference numerals are not mentioned or described in the drawings, they may be described with reference to other drawings. Further, even if the reference numerals are not shown, they can be described with reference to other drawings.

도 1, 도 3 및 도 5는 마이크로스트립 전송 선로의 선폭 변화를 설명하기 위해 나타내보인 도면들이다. 그리고 도 2, 도 4 및 도 6은 도 1, 도 3 및 도 5의 임피던스 측정 값에 따른 마이크로스트립 전송 선로의 선폭 크기를 나타내보인 그래프들이다.FIGS. 1, 3, and 5 are diagrams for explaining line width variation of a microstrip transmission line. And FIGS. 2, 4, and 6 are graphs showing line widths of the microstrip transmission line according to the impedance measurement values of FIGS. 1, 3, and 5.

도 1, 도 3 및 도 5는 본 출원의 실시예에서 적용하는 마이크로스트립 전송 선로를 나타내보인 도면들로, 마이크로스트립 전송 선로를 제외한 나머지 구성 요소는 동일하다. 이에 따라, 동일한 구성 요소에 대해서는 동일한 참조 부호를 이용하여 설명하기로 한다. 도 1, 도 3 및 도 5를 참조하면, 본 출원의 실시예에서 적용하는 마이크로스트립 전송 선로(microstrip line, 115a, 115b, 115c)가 구비된 기판(100)에는 유전체층(105)과, 유전체층(105) 내에 삽입된 마이크로스트립 전송 선로들(115a, 115b, 115c) 및 유전체층(105)의 하부면(105b)에 배치되어 있는 접지층(ground layer, 110)이 배치될 수 있다. FIGS. 1, 3, and 5 are views showing a microstrip transmission line applied in the embodiment of the present application, and the remaining components except for the microstrip transmission line are the same. Accordingly, the same constituent elements will be described using the same reference numerals. Referring to FIGS. 1, 3 and 5, a substrate 100 having microstrip lines 115a, 115b and 115c according to an embodiment of the present invention includes a dielectric layer 105, a dielectric layer A ground layer 110 disposed on the lower surface 105b of the dielectric layer 105 and the microstrip transmission lines 115a, 115b and 115c inserted in the dielectric layers 105 may be disposed.

유전체층(105)은 상부면(105a) 및 상부면(105a)과 대향하는 하부면(105b)를 포함하여 구성될 수 있다. 유전체층(105)은 인쇄회로기판에서 통상적으로 적용하는 물질들, 예를 들어, FR4를 포함하는 에폭시 수지 또는 복합 수지등의 재료를 이용하는 대신에, 유리(glass) 재질을 이용하여 배치한다. 유리 재질을 이용하는 경우, FR4를 포함하는 에폭시 수지 또는 복합 수지등의 재료를 이용하는 경우보다 상대적으로 유전체층(105) 내에 삽입하는 마이크로스트립 전송 선로들(115a, 115b, 115c)의 선폭 크기를 정밀하게 제어할 수 있다.The dielectric layer 105 may comprise a top surface 105a and a bottom surface 105b opposite the top surface 105a. The dielectric layer 105 is disposed using a glass material instead of materials such as an epoxy resin or a composite resin including materials that are commonly applied to a printed circuit board, for example, FR4. When the glass material is used, the linewidth size of the microstrip transmission lines 115a, 115b, and 115c to be inserted into the dielectric layer 105 can be precisely controlled as compared with the case where a material such as epoxy resin or composite resin including FR4 is used can do.

접지층(110)은 유전체층(105)의 하부면(105b)과 접촉하도록 배치될 수 있다. 접지층(110)은 구리(Cu)와 같은 금속 재질을 포함하여 구성될 수 있다. 일 예에서, 접지층(110)은 유전체층(105)의 하부면(105b)의 전면을 덮는 평면(plane) 형상을 가질 수 있다. 유전체층(105) 내에 삽입된 마이크로스트립 전송 선로들(115a, 115b, 115c)은 입력 포트(input port, 117)와 출력 포트(out port, 119) 사이에 배치될 수 있다. 마이크로스트립 전송 선로들(115a, 115b, 115c)의 일 단부는 입력 포트(117)와 전기적으로 연결되고 타 단부는 출력 포트(119)와 전기적으로 연결된다. 입력 포트(117)는 RF 신호와 같은 전송 신호를 수신한다. 일 예에서, 입력 포트(117)는 일 단부가 마이크로스트립 전송 선로들(115a, 115b, 115c)의 각각의 일 단부와 연결되면서 유전체층(105)을 관통하여 접지층(110)과 전기적으로 연결될 수 있다.The ground layer 110 may be arranged to contact the lower surface 105b of the dielectric layer 105. [ The ground layer 110 may be made of a metal material such as copper (Cu). In one example, the ground layer 110 may have a planar shape that covers the entire surface of the lower surface 105b of the dielectric layer 105. [ The microstrip transmission lines 115a, 115b, and 115c inserted in the dielectric layer 105 may be disposed between an input port 117 and an output port 119. One end of the microstrip transmission lines 115a, 115b and 115c is electrically connected to the input port 117 and the other end is electrically connected to the output port 119. [ The input port 117 receives a transmission signal such as an RF signal. In one example, the input port 117 may be electrically connected to the ground layer 110 through the dielectric layer 105 while one end is connected to one end of each of the microstrip transmission lines 115a, 115b, have.

출력 포트(119)는 입력 포트(117)로부터 소정 거리만큼 이격한 위치에 배치된다. 출력 포트(119)는 입력 포트(117)로부터 수신되어 마이크로스트립 전송 선로들(115a, 115b, 115c)을 각각 통과한 전송 신호를 출력한다. 일 예에서, 출력 포트(119)는 일 단부가 마이크로스트립 전송 선로들(115a, 115b, 115c)의 타 단부와 연결되면서 유전체층(105)을 관통하여 접지층(110)과 전기적으로 연결될 수 있다.The output port 119 is disposed at a position spaced apart from the input port 117 by a predetermined distance. The output port 119 outputs a transmission signal received from the input port 117 and passed through the microstrip transmission lines 115a, 115b, and 115c, respectively. In one example, the output port 119 may be electrically connected to the ground layer 110 through one end of the dielectric layer 105 while one end of the output port 119 is connected to the other end of the microstrip transmission lines 115a, 115b, and 115c.

도 1의 일부분을 확대하여 나타내보인 부분을 참조하면, 마이크로스트립 전송 선로들(115a, 115b, 115c)은 각각 유전체층(105)의 상부면(105a)의 표면으로부터 유전체층(105)의 두께 방향으로 소정의 깊이(t1, t2, t3)만큼 삽입된 형상으로 배치될 수 있다. 마이크로스트립 전송 선로들(115a, 115b, 115c)은 제1 마이크로스트립 전송 선로(115a), 제2 마이크로스트립 전송 선로(115b) 및 제3 마이크로스트립 전송 선로(115c)를 포함할 수 있다. 여기서 제1 마이크로스트립 전송 선로(115a)는 제1 깊이(t1)로 삽입되고, 제2 마이크로스트립 전송 선로(115b)는 제1 마이크로스트립 전송 선로(115a)보다 상대적으로 깊은 제2 깊이(t2)로 삽입되어 있으며, 그리고 제3 마이크로스트립 전송 선로(115c)는 제2 마이크로스트립 전송 선로(115b)보다 상대적으로 깊은 제3 깊이(t3)로 삽입되어 있다. 일 예에서, 제1 마이크로스트립 전송 선로(115a)는 제1 깊이(t1)는 0.005mm의 깊이이고, 제2 마이크로스트립 전송 선로(115b)의 제2 깊이(t2)는 0.05mm의 깊이이며, 제3 마이크로스트립 전송 선로(115c)의 제3 깊이(t3)는 0.1mm의 깊이를 가진다.1, the microstrip transmission lines 115a, 115b, and 115c extend from the surface of the upper surface 105a of the dielectric layer 105 in the thickness direction of the dielectric layer 105, respectively, Can be arranged in the inserted shape by the depths (t1, t2, t3). The microstrip transmission lines 115a, 115b and 115c may include a first microstrip transmission line 115a, a second microstrip transmission line 115b and a third microstrip transmission line 115c. The first microstrip transmission line 115a is inserted at a first depth t1 and the second microstrip transmission line 115b is inserted at a second depth t2 which is deeper than the first microstrip transmission line 115a. And the third microstrip transmission line 115c is inserted at a third depth t3 which is deeper than the second microstrip transmission line 115b. In one example, the first microstrip transmission line 115a has a depth of 0.005 mm for the first depth t1, the second depth t2 of the second microstrip transmission line 115b is 0.05 mm, The third depth t3 of the third microstrip transmission line 115c has a depth of 0.1 mm.

제1 내지 제3 마이크로스트립 전송 선로들(115a, 115b, 115c)은 유리 재질로 구성된 유전체층(105)을 제1 내지 제3 마이크로스트립 전송 선로들(115a, 115b, 115c)의 형상으로 식각하고 구리(Cu)를 포함하는 재질로 도금(plating)하는 방식을 이용하여 형성할 수 있다. 상술한 바와 같이, 유전체층(105)은 유리 재질로 구성되어 있음에 따라, 에폭시 수지 또는 복합 수지등의 재료를 이용하는 경우보다 상대적으로 마이크로스트립 전송 선로들(115a, 115b, 115c)의 선폭이 미세한 크기를 가질 수 있도록 정밀하게 제어할 수 있다.The first to third microstrip transmission lines 115a, 115b and 115c are formed by etching the dielectric layer 105 made of a glass material in the form of first to third microstrip transmission lines 115a, 115b and 115c, (Cu) as a plating solution. As described above, since the dielectric layer 105 is made of a glass material, the line width of the microstrip transmission lines 115a, 115b, and 115c is smaller than that of a material such as an epoxy resin or a composite resin. Can be precisely controlled so as to have the following characteristics.

제1 내지 제3 마이크로스트립 전송 선로들(115a, 115b, 115c)의 상부면은 유전체층(105)의 상부면(105a)과 동일한 레벨을 가지게 형성되며, 기판(100)의 표면은 돌출된 부분이 없이 평평한(flat) 형상을 가진다. 제1 내지 제3 마이크로스트립 전송 선로들(115a, 115b, 115c)이 유전체층(105)의 두께 방향으로 삽입되는 깊이(t1, t2, t3)를 조절하여 제1 내지 제3 마이크로스트립 전송 선로들(115a, 115b, 115c)의 선폭(w1, w2, w3)의 크기를 제어할 수 있다. The upper surface of the first to third microstrip transmission lines 115a, 115b and 115c is formed to have the same level as the upper surface 105a of the dielectric layer 105. The surface of the substrate 100 has a protruding portion Flat shape. The depths t1, t2 and t3 of the first through third microstrip transmission lines 115a, 115b and 115c inserted in the thickness direction of the dielectric layer 105 are adjusted to form the first through third microstrip transmission lines 115a, 115b, and 115c of the line widths w1, w2, and w3.

구체적으로, 도 1, 도 3 및 도 5를 참조하면, 제1 내지 제3 마이크로스트립 전송 선로들(115a, 115b, 115c)이 유전체층(105)의 두께 방향으로 삽입되는 깊이(t1, t2, t3)가 두꺼워짐에 따라, 제1 내지 제3 마이크로스트립 전송 선로들(115a, 115b, 115c)의 바닥면과 접지층(110) 사이의 거리(ℓ1, ℓ2, ℓ3)는 점점 짧아진다. 마이크로스트립 전송 선로에서 신호는 마이크로스트립 전송 선로와 접지층(110) 사이에 필드(field) 형태로 유기되어 전달된다. 이에 따라, 유전체층(105)의 두께 방향으로 삽입되는 깊이(t1, t2, t3)가 두꺼워질수록 마이크로스트립 전송 선로와 접지층(110) 사이에 전달되는 필드는 더 많이 결합됨에 따라, 임피던스 크기가 달라질 수 있다. 이에 따라, 유전체층(105)의 두께 방향으로 삽입되는 제1 내지 제3 마이크로스트립 전송 선로들(115a, 115b, 115c)의 깊이(t1, t2, t3)를 조절하면 임피던스 크기가 달라질 수 있으므로 선폭 크기를 제어할 수 있다.1, 3, and 5, the depths t1, t2, and t3 at which the first through third microstrip transmission lines 115a, 115b, and 115c are inserted in the thickness direction of the dielectric layer 105 The distances l1, l2 and l3 between the bottom surface of the first to third microstrip transmission lines 115a, 115b and 115c and the ground layer 110 are gradually shortened. In the microstrip transmission line, a signal is transmitted between the microstrip transmission line and the ground layer 110 in the form of a field. Accordingly, as the depths t1, t2, and t3 inserted in the thickness direction of the dielectric layer 105 are increased, the fields transmitted between the microstrip transmission line and the ground layer 110 are more coupled, It can be different. Accordingly, if the depths t1, t2, and t3 of the first through third microstrip transmission lines 115a, 115b, and 115c inserted in the thickness direction of the dielectric layer 105 are adjusted, the impedance size may vary, Can be controlled.

이하 도 2, 4 및 도 6을 참조하여 설명하기로 한다. 무선 주파수(RF)를 이용하는 전자 소자의 입력 임피던스 및 출력 임피던스 값은 통상적으로 50옴(Ω)을 기준 값으로 설계됨에 따라, 임피던스 값이 50옴(Ω)인 위치에서 마이크로스트립 전송 선로의 선폭의 크기를 결정하고 있다. 도 2는 도 1의 제1 마이크로스트립 전송 선로(115a)가 0.005mm의 제1 깊이(t1)로 삽입된 경우의 주파수(GHz)-임피던스 측정값(Zc)을 나타내보인 그래프이다. 중심 주파수가 28GHz이고, 기준 임피던스 값인 50옴(Ω)을 가지는 제1 위치(m1)에서 제1 마이크로스트립 전송 선로(115a)의 선폭(w1)은 1.0mm의 크기를 가지는 것으로 측정되었다.Hereinafter, description will be made with reference to Figs. 2, 4 and 6. The input impedance and the output impedance value of an electronic device using radio frequency (RF) are designed to be a standard value of 50 ohm (OMEGA), so that the line width of the microstrip transmission line at a position where the impedance value is 50 ohm The size is determined. 2 is a graph showing a frequency (GHz) -impedance measurement value Zc when the first microstrip transmission line 115a of FIG. 1 is inserted at a first depth t1 of 0.005 mm. The line width w1 of the first microstrip transmission line 115a at a first position m1 having a center frequency of 28 GHz and a reference impedance value of 50 ohms (Ω) was measured to have a size of 1.0 mm.

도 4는 제1 마이크로스트립 전송 선로(115a)보다 상대적으로 깊은 0.05mm의 제2 깊이(t2)로 제2 마이크로스트립 전송 선로(115b)가 삽입된 경우의 주파수(GHz)-임피던스 측정값(Zc)을 나타내보인 그래프이다. 도 4를 참조하면, 제2 위치(m2)에서 선폭(w2)은 0.84mm의 크기를 가지는 것으로 측정되었다. 제2 위치(m2)는 중심 주파수가 28GHz이고, 기준 임피던스 값인 50옴(Ω)을 가지는 지점이다. 도 4에서 선폭의 크기가 1.0mm의 크기를 가지는 제1 위치(m1)에서의 임피던스 값은 44옴(Ω)을 가지는 것으로 측정되었다. 4 shows the frequency (GHz) -impedance measurement value Zc when the second microstrip transmission line 115b is inserted at a second depth t2 of 0.05 mm, which is relatively deeper than the first microstrip transmission line 115a. ). Referring to Fig. 4, the line width w2 at the second position m2 was measured to have a size of 0.84 mm. The second position m2 is a point having a center frequency of 28 GHz and a reference impedance value of 50 ohms (?). In Fig. 4, the impedance value at the first position m1 having the size of the line width of 1.0 mm was measured to have 44 ohms (Ω).

도 5는 제1 또는 제2 마이크로스트립 전송 선로(115a, 115b)보다 상대적으로 깊은 0.1mm의 제3 깊이(t3)로 제3 마이크로스트립 전송 선로(115c)가 삽입된 경우의 주파수(GHz)-임피던스 측정값(Zc)을 나타내보인 그래프이다. 도 6을 참조하면, 중심 주파수가 28GHz이고, 임피던스 값이 50옴(Ω)을 가지는 지점인 제3 위치(m3)에서 선폭(w3)은 0.68mm의 크기를 가지는 것으로 측정되었다. 이 경우, 선폭의 크기가 1.0mm의 크기를 가지는 제1 위치(m1)에서 임피던스 값은 39(Ω)을 가지고, 0.84mm의 선폭 크기를 가지는 제2 위치(m2)에서 임피던스 값은 44옴(Ω)을 가지는 것으로 측정되었다. 도 2, 도 4 및 도 6에서 제시하고 있는 임피던스 측정 값 및 선폭 크기를 나타내보인 결과를 참조하면, 마이크로스트립 전송 선로가 유전체층(105)의 표면으로부터 삽입되는 깊이가 깊어질수록 동일한 임피던스 값을 가지는 위치에서 선폭의 크기가 감소되는 것을 확인할 수 있다.5 is a graph showing a frequency (GHz) of the third microstrip transmission line 115c when the third microstrip transmission line 115c is inserted at a third depth t3 of 0.1 mm, which is relatively deeper than the first or second microstrip transmission lines 115a and 115b. And the impedance measurement value Zc. Referring to Fig. 6, the line width w3 was measured to have a size of 0.68 mm at a third position (m3), which is a point having a center frequency of 28 GHz and an impedance value of 50 ohms (Ω). In this case, the impedance value at the first position m1 having the size of the line width of 1.0 mm is 39 (?), And the impedance value at the second position m2 having the line width size of 0.84 mm is 44 ohms ( Ω). Referring to FIG. 2, FIG. 4, and FIG. 6, the impedance measurement value and the linewidth size of the microstrip transmission line are shown. As the depth of insertion of the microstrip transmission line from the surface of the dielectric layer 105 becomes deeper, It can be confirmed that the size of the line width is reduced at the position.

이와 반면에, 마이크로스트립 전송 선로가 유전체층 표면 위에 배치되는 경우에는 임피던스 크기의 차이가 발생하지 않음에 따라, 선폭의 크기에 영향을 미치지 않는다. 이하 도 7 및 도 8을 참조하여 설명하기로 한다. 도 7 및 도 8은 유전체층 표면 위에 배치된 마이크로스트립 전송 선로를 설명하기 위해 나타내보인 도면들로, 마이크로스트립 전송 선로를 제외한 나머지 구성 요소는 동일하다. 이에 따라, 동일한 구성 요소에 대해서는 동일한 참조 부호를 이용하여 설명하기로 한다.On the other hand, when the microstrip transmission line is disposed on the surface of the dielectric layer, there is no difference in impedance size, so that the size of the line width is not affected. Hereinafter, a description will be made with reference to FIGS. 7 and 8. FIG. 7 and 8 are diagrams for explaining a microstrip transmission line disposed on the surface of a dielectric layer, except for the microstrip transmission line. Accordingly, the same constituent elements will be described using the same reference numerals.

도 7의 (a) 및 도 8의 (a)를 참조하면, 마이크로스트립 전송 선로들(215a, 215b)은 유전체층(205)의 상부면(205a)의 표면에 배치되어 있다. 유전체층(205)의 하부면(205b)에는 접지층(210)이 배치될 수 있다. 그리고 마이크로스트립 전송 선로들(215a, 215b)의 각각의 단부는 입력 포트(217) 또는 출력 포트(219)와 전기적으로 연결된다. 여기서 유전체층(205)은 인쇄회로기판에서 통상적으로 적용하는 물질들, 예를 들어, FR4를 포함하는 에폭시 수지 또는 복합 수지등의 재료를 이용할 수 있다. 마이크로스트립 전송 선로들(215a, 215b)은 각각 유전체층(205)의 상부면(205a)의 표면으로부터 소정의 높이(h1, h2)만큼 돌출된 형상으로 배치될 수 있다. 마이크로스트립 전송 선로들(215a, 215b)은 제4 마이크로스트립 전송 선로(215a) 및 제5 마이크로스트립 전송 선로(215b)을 포함할 수 있다. 제4 마이크로스트립 전송 선로(215a)는 0.005mm의 제1 높이(h1)로 돌출되어 있고, 제5 마이크로스트립 전송 선로(215b)는 제4 마이크로스트립 전송 선로(215a)보다 상대적으로 두꺼운 제2 높이(h2)인 0.05mm로 돌출되어 있다. Referring to FIGS. 7A and 8A, the microstrip transmission lines 215a and 215b are disposed on the surface of the upper surface 205a of the dielectric layer 205. FIG. A ground layer 210 may be disposed on the lower surface 205b of the dielectric layer 205. [ And each end of the microstrip transmission lines 215a and 215b is electrically connected to the input port 217 or the output port 219. [ Here, the dielectric layer 205 may be made of materials such as epoxy resin or composite resin including materials that are conventionally applied in a printed circuit board, for example, FR4. The microstrip transmission lines 215a and 215b may be arranged so as to protrude from the surface of the upper surface 205a of the dielectric layer 205 by predetermined heights h1 and h2. The microstrip transmission lines 215a and 215b may include a fourth microstrip transmission line 215a and a fifth microstrip transmission line 215b. The fourth microstrip transmission line 215a protrudes at a first height h1 of 0.005 mm and the fifth microstrip transmission line 215b protrudes at a second height h1 that is relatively thicker than the fourth microstrip transmission line 215a. (h2) of 0.05 mm.

도 7의 (b)는 도 7의 (a)에서 도시하고 있는 제4 마이크로스트립 전송 선로(215a)가 0.005mm의 제1 높이(h1)로 돌출된 경우의 주파수(GHz)-임피던스 측정값(Zc)을 나타내보인 그래프이다. 중심 주파수가 28GHz이고, 기준 임피던스 값인 50옴(Ω)을 가지는 위치(n1)에서 제4 마이크로스트립 전송 선로(215a)의 선폭(w4)은 1.0mm의 크기를 가지는 것으로 측정되었다. 도 8의 (b)는 도 8의 (a)에서 도시하고 있는 제5 마이크로스트립 전송 선로(215b)가 0.05mm의 제2 높이(h2)로 돌출된 경우의 주파수(GHz)-임피던스 측정값(Zc)을 나타내보인 그래프이다. 중심 주파수가 28GHz이고, 기준 임피던스 값인 50옴(Ω)을 가지는 위치(n2)에서 제5 마이크로스트립 전송 선로(215b)의 선폭(w5)은 1.0mm의 크기를 가지는 것으로 측정되었다. 상술한 측정 결과에 따르면, 유전체층(205)의 표면으로부터 돌출되는 두께가 두꺼워지는 경우에도 마이크로스트립 전송 선로와 접지층 사이의 거리가 동일함에 따라 필드(field) 크기에 변화가 발생하지 않으므로 선폭의 크기에는 변화가 발생하지 않는 것을 확인할 수 있다. 이에 따라, 마이크로스트립 전송 선로의 선폭의 크기를 변화시키기 위해 유전체층 내에 삽입된 형상으로 구현한다.7B shows a frequency (GHz) -impedance measurement value when the fourth microstrip transmission line 215a shown in FIG. 7A protrudes to the first height h1 of 0.005 mm Zc). The line width w4 of the fourth microstrip transmission line 215a was measured to have a size of 1.0 mm at a position n1 having a center frequency of 28 GHz and a reference impedance value of 50 ohms (?). 8B shows a frequency (GHz) -impedance measurement value when the fifth microstrip transmission line 215b shown in FIG. 8A protrudes to a second height h2 of 0.05 mm Zc). The line width w5 of the fifth microstrip transmission line 215b at a center n2 of 28 GHz and a reference impedance value of 50 ohms was measured to have a size of 1.0 mm. According to the measurement result, even when the thickness protruding from the surface of the dielectric layer 205 becomes thick, since the distance between the microstrip transmission line and the ground layer is the same, there is no change in the field size, It can be confirmed that no change occurs. Accordingly, the shape of the microstrip transmission line is inserted into the dielectric layer to change the size of the line width.

도 1 내지 도 6에서 설명한 마이크로스트립 전송 선로는 다양한 전자 소자들의 신호 경로로 적용될 수 있다. 마이크로파 트랜지스터, 기타의 소자를 직접 장착해서 전자 기기를 제작하는 데 사용될 수 있고, 복수 개인 선로들을 결합해서 공진기, 저역 통과 필터(low pass filter), 고역 통과 필터(high pass filter), 대역 통과 필터(band pass filter) 또는 대역 저지 필터(band stop filter)등과 같은 필터로 이용할 수도 있다. 이하 도면을 참조하여 마이크로스트립 전송 선로가 사용되는 하나의 적용예에 대해 설명하기로 한다. 도 9 내지 도 12는 본 출원의 일 실시예에 따른 마이크로스트립 전송 선로를 구비한 저역 통과 필터를 설명하기 위해 나타내보인 도면들이다. 여기서 도 10은 도 9의 필터를 I-I' 방향을 따라 잘라내어 나타내보인 단면도이고, 도 11은 도 9의 필터를 상부에서 나타내보인 평면도이다. 그리고 도 12는 도 9의 저역 통과 필터의 주파수 응답 특성 변화를 나타내보인 그래프이다. The microstrip transmission line described in FIGS. 1 to 6 may be applied as a signal path of various electronic devices. Microwave transistors, and other devices can be directly mounted to fabricate electronic devices, and a plurality of lines can be combined to form a resonator, a low pass filter, a high pass filter, a band pass filter a band pass filter, a band stop filter, or the like. Hereinafter, one application example in which a microstrip transmission line is used will be described with reference to the drawings. 9 to 12 are diagrams for explaining a low-pass filter having a microstrip transmission line according to an embodiment of the present invention. FIG. 10 is a cross-sectional view of the filter of FIG. 9 taken along the line I-I ', and FIG. 11 is a plan view of the filter of FIG. 9. And FIG. 12 is a graph showing changes in the frequency response characteristic of the low-pass filter of FIG.

도 9 내지 도 11을 참조하면, 본 출원의 일 실시예에 따른 저역 통과 필터(300)는 유전체층(305)과, 유전체층(305) 표면 아래에 각각 서로 다른 깊이(d1, d2, d3, d4, d5)를 가지게 삽입된 신호 전송 라인들(316a, 316b, 316c, 316d, 316e)로 구성된 마이크로스트립 전송 선로(316) 및 접지층(310)이 배치될 수 있다. 본 출원의 일 실시예에 따른 저역 통과 필터(300)는 단차형 임피던스 필터(stepped impedance filter)로 구성된다.9 through 11, a low-pass filter 300 according to an embodiment of the present invention includes a dielectric layer 305 and a plurality of dielectric layers 305 having different depths d1, d2, d3, d4, a microstrip transmission line 316 composed of signal transmission lines 316a, 316b, 316c, 316d, and 316e inserted into the ground layer 310 and a ground layer 310 may be disposed. The low-pass filter 300 according to an embodiment of the present invention is composed of a stepped impedance filter.

유전체층(305)은 상부면(305a) 및 상부면(305a)과 대향하는 하부면(305b)를 포함하여 구성될 수 있다. 유전체층(305)은 유리 재질로 구성된 단일층(single layer), 다층 구조 또는 단일층으로 이루어진 유전체층을 접착제(adhesive)등을 이용하여 본딩하여 형성된 다층 구조로 구성된다. 유리 재질을 이용하는 경우, FR4를 포함하는 에폭시 수지 또는 복합 수지등의 재료를 이용하는 경우보다 상대적으로 유전체층(305) 표면 아래에 삽입하는 신호 전송 라인들(316a, 316b, 316c, 316d, 316e)의 깊이 및 선폭 크기를 정밀하게 제어할 수 있다.The dielectric layer 305 may comprise a top surface 305a and a bottom surface 305b opposite the top surface 305a. The dielectric layer 305 is formed of a multilayer structure formed by bonding a dielectric layer made of a single layer, a multilayer structure, or a single layer made of a glass material using an adhesive or the like. 316b, 316c, 316d, and 316e to be inserted under the surface of the dielectric layer 305 relative to the case where a material such as epoxy resin or composite resin including FR4 is used, the depth of the signal transmission lines 316a, 316b, 316c, And the line width size can be precisely controlled.

접지층(310)은 구리(Cu) 재질을 포함하여 구성되며, 유전체층(305)의 하부면(305b)과 접촉하게 배치될 수 있다. 일 예에서, 접지층(310)은 유전체층(305)의 하부면(305b)의 전면을 덮는 형상을 가질 수 있다. 마이크로스트립 전송 선로(316)는 입력 포트(317)와 출력 포트(319) 사이에 배치될 수 있다. 마이크로스트립 전송 선로(316)의 일 단부는 입력 포트(317)와 전기적으로 연결되고, 타 단부는 출력 포트(319)와 전기적으로 연결될 수 있다. 일 예에서, 입력 포트(317)는 일 단부가 마이크로스트립 전송 선로(317)의 일 단부와 연결되면서 유전체층(305)을 두께 방향으로 관통하여 접지층(310)과 전기적으로 연결될 수 있다. 출력 포트(319)의 일 단부는 마이크로스트립 전송 선로(317)의 일 단부와 연결되면서 유전체층(305)을 두께 방향으로 관통하여 접지층(310)과 전기적으로 연결될 수 있다.The ground layer 310 is made of a copper (Cu) material and can be disposed in contact with the lower surface 305b of the dielectric layer 305. [ In one example, the ground layer 310 may have a shape that covers the entire surface of the lower surface 305b of the dielectric layer 305. [ The microstrip transmission line 316 may be disposed between the input port 317 and the output port 319. One end of the microstrip transmission line 316 may be electrically connected to the input port 317 and the other end may be electrically connected to the output port 319. In one example, the input port 317 may be electrically connected to the ground layer 310 through one end of the microstrip transmission line 317 while penetrating the dielectric layer 305 in the thickness direction. One end of the output port 319 may be electrically connected to the ground layer 310 while penetrating the dielectric layer 305 in the thickness direction while being connected to one end of the microstrip transmission line 317.

마이크로스트립 전송 선로(316)는 유전체층(305) 표면 아래에 각각 서로 다른 깊이(d1, d2, d3, d4, d5)를 가지게 삽입된 신호 전송 라인들(316a, 316b, 316c, 316d, 316e)을 포함하여 구성될 수 있다. 신호 전송 라인들(316a, 316b, 316c, 316d, 316e)은 제1 신호 전송 라인(316a), 제2 신호 전송 라인(316b), 제3 신호 전송 라인(316c), 제4 신호 전송 라인(316d) 및 제5 신호 전송 라인(316e)으로 구성될 수 있다. 제1 내지 제5 신호 전송 라인들(316a, 316b, 316c, 316d, 316e)은 유전체층(305)의 상부면(305)에 대하여 수직 방향인 Y축 방향으로 삽입된다.The microstrip transmission line 316 includes signal transmission lines 316a, 316b, 316c, 316d and 316e inserted under the surface of the dielectric layer 305 with different depths d1, d2, d3, d4 and d5, And the like. The signal transmission lines 316a, 316b, 316c, 316d and 316e are connected to a first signal transmission line 316a, a second signal transmission line 316b, a third signal transmission line 316c, a fourth signal transmission line 316d And a fifth signal transmission line 316e. The first to fifth signal transmission lines 316a, 316b, 316c, 316d and 316e are inserted in the Y axis direction perpendicular to the upper surface 305 of the dielectric layer 305. [

제1 신호 전송 라인(316a)은 입력 포트(317)와 인접한 위치에 배치되며, 유전체층(305)의 상부면(305a)의 표면으로부터 제1 깊이(d1)만큼 삽입된 제1 파트(316a-1) 및 제1 파트(316a-1)보다 깊은 제2 깊이(d2)만큼 삽입된 제2 파트(316a-2)에 의해 단차 형상을 가지게 배치된다.The first signal transmission line 316a is disposed adjacent to the input port 317 and includes a first part 316a-1 inserted by a first depth d1 from the surface of the upper surface 305a of the dielectric layer 305 And a second part 316a-2 inserted by a second depth d2 that is deeper than the first part 316a-1.

제2 신호 전송 라인(316b)은 제1 신호 전송 라인(316a)으로부터 유전체층(305)의 폭 방향, 예컨대, Z축 방향으로 소정 간격만큼 이격하여 배치되며, 제1 신호 전송 라인(316a)보다 상대적으로 깊은 제3 깊이(d3)만큼 삽입하여 위치한다. 제3 신호 전송 라인(316c)은 제1 신호 전송 라인(316a) 및 제2 신호 전송 라인(316b)으로부터 유전체층(305)의 폭 방향, 예컨대, Z축 방향으로 소정 간격만큼 이격하여 배치되며, 제1 신호 전송 라인(316a)보다는 상대적으로 깊고, 제2 신호 전송 라인(316b)과는 동일한 제4 깊이(d4)만큼 삽입하여 위치한다. The second signal transmission line 316b is spaced apart from the first signal transmission line 316a by a predetermined distance in the width direction of the dielectric layer 305, for example, in the Z axis direction, and is positioned relative to the first signal transmission line 316a And a third depth d3. The third signal transmission line 316c is spaced apart from the first signal transmission line 316a and the second signal transmission line 316b by a predetermined distance in the width direction of the dielectric layer 305, 1 signal transmission line 316a and a fourth depth d4 that is the same as the second signal transmission line 316b.

제4 신호 전송 라인(316d)은 출력 포트(319)와 인접한 위치에 배치되며, 유전체층(305)의 상부면(305a)의 표면으로부터 제3 신호 전송 라인(316c)보다는 상대적으로 얕은 제5 깊이(d5)만큼 삽입된 위치에 배치될 수 있다. 그리고 제1 내지 제4 신호 전송 라인들(316a, 316b, 316c, 316d)은 유전체층(305)의 폭 방향으로 일직선 방향으로 가로지르는 제5 신호 전송 라인(316e)에 의해 전기적, 물리적으로 연결된 형상을 가진다. 제5 신호 전송 라인(316e)은 유전체층(305)의 깊이 방향으로 제6 깊이(d6)만큼 삽입된 위치에 배치될 수 있다. 여기서 제5 신호 전송 라인(316e)은 제1 내지 제4 신호 전송 라인들(316a, 316b, 316c, 316d)을 전기적, 물리적으로 연결하기 위해 제1 깊이(d1) 내지 제5 깊이(d5)보다 얕은 제6 깊이(d6)를 가지게 배치되어 있다.The fourth signal transmission line 316d is disposed adjacent the output port 319 and extends from the surface of the top surface 305a of the dielectric layer 305 to a fifth shallow depth d5). < / RTI > The first to fourth signal transmission lines 316a, 316b, 316c and 316d are electrically and physically connected by a fifth signal transmission line 316e transversely extending in the width direction of the dielectric layer 305 I have. The fifth signal transmission line 316e may be disposed at a position inserted by the sixth depth d6 in the depth direction of the dielectric layer 305. [ Here, the fifth signal transmission line 316e is connected to the first to fourth signal transmission lines 316a, 316b, 316c, and 316d from the first depth d1 to the fifth depth d5 to electrically and physically connect the first to fourth signal transmission lines 316a, And has a shallow sixth depth d6.

도 9의 저역 통과 필터는 중심 주파수(f1)가 2.2 GHz인 경우에 맞추어 설계되었다. 도 12를 참조하면, 입력 포트(317)로부터 출력 포트(319)까지 신호가 얼마나 도달하느냐를 나타내는 전송 특성(S21)은, 중심 주파수(f1)인 2.2 GHz 대역에서 0dB에 가까워지는 값을 가진다. 또한 입력 포트(317)의 반사 특성(S11)을 나타내보인 그래프에 따르면, 2.2 GHz 대역에서 가장 낮은 -40dB의 낮은 값을 보임으로서, 입력된 신호가 반사되지 않고 출력 포트(319)로 전송되는 것으로 이해될 수 있다. 이에 따라, 특정한 주파수인 2.2 GHz 영역만 통과시키도록 2.2GHz보다 높은 주파수 신호를 걸러주는 저역 통과 필터의 특성을 나타내는 것을 확인할 수 있다. 상술한 바와 같이, 유전체층(305)의 표면 아래에 깊이 방향으로 삽입된 복수 개의 신호 전송 라인들(316-a, 316-b, 316-c, 316-d, 316-e)에 의해 저역 통과 필터를 구현할 수 있다.The low-pass filter of FIG. 9 is designed for the center frequency f1 of 2.2 GHz. Referring to FIG. 12, the transmission characteristic S21 indicating how much the signal reaches from the input port 317 to the output port 319 has a value close to 0 dB in the 2.2 GHz band of the center frequency f1. Also, according to the graph showing the reflection characteristic S11 of the input port 317, the lowest value of -40dB in the 2.2 GHz band is shown, and the input signal is transmitted to the output port 319 without being reflected Can be understood. As a result, it can be seen that the characteristics of a low-pass filter for filtering a frequency signal higher than 2.2 GHz to pass only a specific frequency of 2.2 GHz are shown. As described above, by the plurality of signal transmission lines 316-a, 316-b, 316-c, 316-d, 316-e inserted in the depth direction below the surface of the dielectric layer 305, Can be implemented.

도 1, 도 3 및 도 5에서 설명한 바와 같이, 마이크로스트립 전송 선로들이 유전체층의 두께 방향으로 삽입되는 깊이가 변화하면, 각각의 마이크로스트립 전송 선로들의 바닥면과 접지층 사이의 거리가 변화하여 필드(field)가 변화됨에 따라 임피던스 크기가 달라지게 된다. 이에 따라, 마이크로스트립 전송 선로들이 유전체층의 두께 방향으로 삽입되는 깊이를 조절하면 신호선과 그라운드간의 캐패시턴스 변화로 인해 신호선의 특성 임피던스 크기가 달라질 수 있으므로 마이크로스트립 전송 선로의 선폭 크기를 조절할 수 있다. 예를 들어, 마이크로스트립 전송 선로가 유전체층의 두께 방향으로 삽입되는 깊이가 깊어질수록 캐패시턴스 값은 커지고 그로인해 특성 임피던스는 작아지게 된다. 즉, 마이크로스트립 전송 선로의 선폭 크기를 감소시킬 수 있다. 제1 내지 제5 신호 전송 라인들(316a, 316b, 316c, 316d, 316e)로 구성된 마이크로스트립 전송 라인(316)은 제1 내지 제5 신호 전송 라인들(316a, 316b, 316c, 316d, 316e)이 유전체층(305)의 깊이 방향으로 각각 서로 다른 깊이를 가지게 조절하여 설계자가 목표하는 임피던스 크기로 조절할 수 있다.As described in FIGS. 1, 3, and 5, when the depth of insertion of the microstrip transmission lines in the thickness direction of the dielectric layer changes, the distance between the bottom surface of each microstrip transmission line and the ground layer changes, As the field changes, the magnitude of the impedance changes. Accordingly, if the depth of insertion of the microstrip transmission lines in the thickness direction of the dielectric layer is adjusted, the characteristic impedance size of the signal line can be varied due to the capacitance change between the signal line and the ground, so that the line width of the microstrip transmission line can be controlled. For example, as the depth of insertion of the microstrip transmission line in the thickness direction of the dielectric layer becomes deeper, the capacitance value becomes larger and the characteristic impedance becomes smaller. That is, the line width of the microstrip transmission line can be reduced. The microstrip transmission line 316 composed of the first to fifth signal transmission lines 316a, 316b, 316c, 316d and 316e is connected to the first through fifth signal transmission lines 316a, 316b, 316c, 316d, The dielectric layer 305 can be adjusted to have different depths in the depth direction, and the designer can adjust the impedance to a target impedance.

한편, 제1 내지 제5 신호 전송 라인들(316a, 316b, 316c, 316d, 316e)의 깊이를 조절하여 임피던스 크기를 조절함에 따라, 도 11에서 도시한 바와 같이, 마이크로스트립 전송 선로(316)의 상부면에서 바라보면 소정 선폭(w4)을 가지는 일직선의 라인(line) 형상을 가지게 된다. 마이크로스트립 전송 선로(316)의 선폭(w4)은 유전체층의 표면위로 돌출하게 형성된 마이크로스트립 전송 선로의 선폭 크기인 1.0mm보다 작은 선폭 크기, 예를 들어 0.1mm의 크기를 가지게 형성될 수 있다. 본 출원의 실시예에서는 마이크로스트립 전송 선로의 선폭 크기를 0.1mm를 가지게 제1 내지 제5 신호 전송 라인들(316a, 316b, 316c, 316d, 316e)의 깊이를 조절하였으나, 이에 한정되는 것은 아니다. 예를 들어, 마이크로스트립 전송 선로의 선폭 크기는 0.01~10mm의 크기를 가지게 신호 전송 라인들이 유전체층의 표면에 대하여 수직 방향으로 삽입되도록 조절할 수 있다.11, by adjusting the depths of the first to fifth signal transmission lines 316a, 316b, 316c, 316d, and 316e to adjust the impedance magnitudes of the microstrip transmission line 316, And has a straight line shape having a predetermined line width w4 when viewed from the upper surface. The line width w4 of the microstrip transmission line 316 may be formed to have a linewidth size smaller than 1.0 mm, for example, 0.1 mm, which is the linewidth size of the microstrip transmission line protruding above the surface of the dielectric layer. In the embodiment of the present invention, the depths of the first through fifth signal transmission lines 316a, 316b, 316c, 316d, and 316e are adjusted to have the line width of the microstrip transmission line of 0.1 mm. However, the present invention is not limited thereto. For example, the linewidth of the microstrip transmission line may be adjusted so that the signal transmission lines are inserted in a direction perpendicular to the surface of the dielectric layer with a size of 0.01 to 10 mm.

일반적으로, 유전체층의 표면으로부터 돌출하게 형성된 신호 전송 라인은 임피던스 매칭을 위해 유전체층의 표면 위에서 유전체층의 길이 방향으로 연장되는 형상을 가지며, 단차형 임피던스 필터를 형성하는 경우, 신호 전송 라인의 너비는 적어도 15mm의 크기를 가지게 디자인되고 있다. 이에 대하여 본 출원의 실시예 따른 단차형 임피던스 필터인 저역 통과 필터(300)는 신호 전송 라인의 너비를 0.1mm로 구성함에 따라, 유전체층의 표면으로부터 돌출하게 형성된 신호 전송 라인보다 1/150 크기로 축소시킬 수 있다. 이에 따라, 본 출원의 실시예 따른 저역 통과 필터(300)를 도입하는 전자 부품의 크기 또한 축소시킬 수 있다. Generally, the signal transmission line formed to protrude from the surface of the dielectric layer has a shape extending in the longitudinal direction of the dielectric layer on the surface of the dielectric layer for impedance matching. When forming the stepped impedance filter, the width of the signal transmission line is at least 15 mm As shown in FIG. On the contrary, the low-pass filter 300, which is a stepped impedance filter according to the embodiment of the present application, has a signal transmission line of 0.1 mm in width, which is smaller than the signal transmission line protruding from the surface of the dielectric layer . Accordingly, the size of the electronic component introducing the low-pass filter 300 according to the embodiment of the present application can also be reduced.

한편, 본 출원의 실시예에서 설명한 마이크로스트립 전송 선로는 RF 패키지에 도입하는 전자 소자와 금속 배선 사이의 임피던스를 매칭하기 위한 수단으로 적용될 수도 있다. 이하 도면을 참조하여 설명하기로 한다. 도 13은 본 출원의 다른 실시예에 따른 마이크로스트립 전송 선로를 구비한 RF 패키지를 설명하기 위해 나타내보인 도면이다.Meanwhile, the microstrip transmission line described in the embodiments of the present application may be applied as a means for matching the impedance between the electronic device to be introduced into the RF package and the metal wiring. The following description will be made with reference to the drawings. 13 is a view for explaining an RF package having a microstrip transmission line according to another embodiment of the present application.

도 13을 참조하면, RF 패키지(Radio Frequency package, 400)는 패키지 기판(405)과, 패키지 기판(405) 상에 배치되고 RF 칩(440)이 구비된 인터포저 적층 구조물(ML)을 포함하여 구성될 수 있다. 패키지 기판(405)은 인쇄회로기판(PCB)을 포함하며, 패키지 기판(405)의 일면(405a)에는 복수 개의 접속 패드부(407)들이 배치되어 있다. 접속 패드부(407)들은 구리(Cu) 패턴 배선으로 형성되며, 인터포저 적층 구조물(ML) 내부에 배치된 전자 소자들과 전기적, 신호적으로 연결시키는 역할을 한다. 인터포저 적층 구조물(ML)은 다층 구조물로 이루어지며, 5층 이상의 인터포저층들(410, 420, 460, 480, 510, 520)이 적층된 구조로 구성될 수 있다. 일 예에서, 인터포저층들(410, 420, 460, 480, 510, 520)은 실리콘(Si) 또는 FR4 대신에 유리 재질로 구성한다. 각각의 인터포저층들(410, 420, 460, 480, 510, 520)은 유리 재질의 단일층, 다층 구조 또는 단일층으로 이루어진 유전체층을 접착제(adhesive)등을 이용하여 본딩하여 형성된 다층 구조로 구성된다.13, the RF package 400 includes a package substrate 405 and an interposer laminate structure ML disposed on the package substrate 405 and having an RF chip 440 Lt; / RTI > The package substrate 405 includes a printed circuit board (PCB), and a plurality of connection pad portions 407 are disposed on one surface 405a of the package substrate 405. [ The connection pad portions 407 are formed of a copper (Cu) pattern wiring, and serve to electrically and signal connect the electronic elements disposed in the interposer stacked structure ML. The interposer laminate structure ML is formed of a multilayer structure and may have a structure in which five or more interposer layers 410, 420, 460, 480, 510, and 520 are stacked. In one example, the interposer layers 410, 420, 460, 480, 510, 520 comprise a glass material instead of silicon (Si) or FR4. Each of the interposer layers 410, 420, 460, 480, 510 and 520 is formed of a multilayer structure formed by bonding a dielectric layer made of a single layer, a multilayer structure or a single layer of glass using an adhesive or the like do.

패키지 기판(405)과 인터포저 적층 구조물(ML)은 접속 패드부(407) 상에 배치된 제1 외부 접속 소자(425)를 매개로 상호 전기적으로 연결될 수 있다. 제1 외부 접속 소자(425)는 솔더볼(solder ball)을 포함하여 구성할 수 있다. 인터포저 적층 구조물(ML)의 최하층부에 배치된 제1 인터포저층(410)은 제1 면(410a) 및 제1 면(410a)과 대향하는 제2 면(410b)을 포함하여 구성된다. The package substrate 405 and the interposer stacked structure ML can be electrically connected to each other through the first external connection element 425 disposed on the connection pad portion 407. [ The first external connection element 425 may include a solder ball. The first interposer layer 410 disposed at the lowermost part of the interposer laminate structure ML includes a first surface 410a and a second surface 410b facing the first surface 410a.

제1 인터포저층(410)은 제1 면(410a)으로부터 제2 면(410b) 방향으로 관통하는 관통 전극(415)을 포함할 수 있다. 관통 전극(415)의 일 단부는 제1 인터포저층(410)의 제2 면(410b)의 표면 아래에 배치된 제1 본딩 패드부(420)와 연결될 수 있다. 제1 본딩 패드부(420)는 유리 재질로 구성된 제1 인터포저층(410)을 식각하고 구리와 같은 금속 재질을 도금하여 형성하는 방식을 통해 형성할 수 있다. 제1 본딩 패드부(420)는 제1 외부 접속 소자(425)와 접속하여 패키지 기판(405)과 인터포저 적층 구조물(ML)의 다른 층(layer)에 배치된 RF 칩(440)등을 포함하는 전자 소자와 전기적으로 연결시키는 역할을 한다.The first interposer layer 410 may include a penetrating electrode 415 penetrating from the first surface 410a toward the second surface 410b. One end of the penetrating electrode 415 may be connected to the first bonding pad portion 420 disposed below the surface of the second surface 410b of the first interposer layer 410. [ The first bonding pad 420 may be formed by etching a first interposer layer 410 made of a glass material and plating the first interposer layer 410 with a metal material such as copper. The first bonding pad unit 420 includes an RF chip 440 and the like which are connected to the first external connection element 425 and disposed on the package substrate 405 and another layer of the interposer laminated structure ML To the electronic device.

제1 인터포저층(410)의 제1 면(410a) 상에 제2 인터포저층(420)이 배치된다. 제2 인터포저층(420)의 일 면(420b)은 제1 인터포저층(410)의 제1 면(410a)과 접촉하여 배치된다. 제2 인터포저층(420)의 일 면(420b)의 표면 아래에는 식각 공정 및 도금 공정을 통해 형성된 제2 본딩 패드부(430)가 배치될 수 있다. 제2 본딩 패드부(430)는 제1 본딩 패드부(420)와 연결된 관통 전극(415)의 일 단부와 대향하는 타 단부와 접속하여 연결될 수 있다. 제2 인터포저층(420)은 제1 접지 평면(430)을 포함할 수 있다. A second interposer layer 420 is disposed on the first surface 410a of the first interposer layer 410. [ One surface 420b of the second interposer layer 420 is disposed in contact with the first surface 410a of the first interposer layer 410. A second bonding pad portion 430 formed through an etching process and a plating process may be disposed under the surface of one surface 420b of the second interposer 420. [ The second bonding pad unit 430 may be connected to the other end of the penetrating electrode 415 connected to the first bonding pad unit 420 and the other end thereof. The second interposer layer 420 may include a first ground plane 430.

제1 접지 평면(430)은 제2 인터포저층(420)의 일 면(420b)과 대향하는 타 면(미도시함)의 표면으로부터 소정 깊이만큼 식각하여 형성된 공간 상에 배치될 수 있다. 제2 인터포저층(420) 내에 형성된 공간은 레이저 식각 방식을 통해 형성될 수 있다. 제1 접지 평면(430)은 금속 재질과 같은 도체 물질로 구성되며, 상부에 배치된 RF 칩(440)으로부터 발생하는 열을 발열시키는 역할을 한다. 본 출원의 실시예에서는 제2 인터포저층(420)의 식각 두께를 증가시켜 제1 접지 평면(430)이 배치될 공간을 확보함에 따라, 제1 접지 평면(430)의 두께(t')를 증가시킬 수 있어 발열 특성을 향상시킬 수 있다. 다른 예에서, 비록 도면에 도시하지는 않았지만, 제1 접지 평면(430)이 배치되어 있는 위치에 도체 물질 대신에 냉각 물질을 삽입할 수도 있다.The first ground plane 430 may be disposed on a space formed by etching a predetermined depth from the surface of the other surface (not shown) opposite to the first surface 420b of the second interposer layer 420. The space formed in the second interposer layer 420 may be formed through a laser etching method. The first ground plane 430 is made of a conductive material such as a metal material and serves to generate heat generated from the RF chip 440 disposed at the upper portion. The thickness t 'of the first ground plane 430 may be increased by increasing the etch thickness of the second interposer layer 420 to secure the space in which the first ground plane 430 is to be disposed It is possible to improve the heat generation characteristic. In another example, a cooling material may be inserted instead of a conductor material at a location where the first ground plane 430 is located, although not shown in the figures.

제1 접지 평면(430)의 제1 면(430a) 상에는 RF 칩(440)이 배치된다. 일 예에서, RF 칩(440)은 제3 인터포저층(460)의 제2 면(460b)을 소정 깊이만큼 식각하여 형성된 캐비티 내에 배치할 수 있다. 제3 인터포저층(460)의 제1 면(460a)에는 제3 본딩 패드부(470)가 배치될 수 있다. 제3 본딩 패드부(470)는 RF 칩(440)의 일 면(440a)과 제2 외부 접속 소자(450)을 매개로 상호 전기적으로 연결될 수 있다. An RF chip 440 is disposed on the first surface 430a of the first ground plane 430. [ In one example, the RF chip 440 may be disposed in a cavity formed by etching a second surface 460b of the third interposer fluid layer 460 to a predetermined depth. A third bonding pad portion 470 may be disposed on the first surface 460a of the third interposer layer 460. [ The third bonding pad portion 470 may be electrically connected to one side 440a of the RF chip 440 through a second external connection element 450. [

제3 인터포저층(450)의 제1 면(460a) 상부에는 제4 인터포저층(480)이 배치될 수 있다. 제4 인터포저층(480)은 제1 면(480a) 및 제1 면(480a)과 대향하는 제2 면(480b)을 포함한다. 제4 인터포저층(480)의 제1 면(480a)의 표면 아래에는 급전 라인(feeding line, 490)이 삽입될 수 있다. 급전 라인(490)은 비아 전극(475)을 통해 RF 칩(440)과 연결될 수 있다. 여기서 RF 칩(440)과 연결된 제3 본딩 패드부(470) 가운에 일부는 길게 연장되어 비아 전극(475)과 연결될 수 있다. 급전 라인(490)은 안테나에 송신기, 예컨대 RF 칩(440)의 출력을 공급하는 배선으로, 급전 라인(490)과 RF 칩(440) 간의 임피던스 정합이 되어 있지 않으면 RF 칩(440)의 출력이 제대로 안테나에 공급되지 않아 발사 전파가 미약할 수 있다.A fourth interposer layer 480 may be disposed on the first surface 460a of the third interposer layer 450. The fourth interposer layer 480 includes a first side 480a and a second side 480b opposite the first side 480a. A feeding line 490 may be inserted under the surface of the first surface 480a of the fourth interposer layer 480. The feed line 490 may be connected to the RF chip 440 via the via electrode 475. Here, a portion of the third bonding pad portion 470 connected to the RF chip 440 may be extended to be connected to the via electrode 475. The feeding line 490 is a wiring for supplying the output of the transmitter, for example, the RF chip 440 to the antenna. If the impedance matching between the feeding line 490 and the RF chip 440 is not made, The antenna may not be properly supplied to the antenna, so that the propagation may be weak.

이에 따라, 본 출원의 실시예에서는 급전 라인(490)에서 RF 칩(440)과 인접하는 부분에 각각 서로 다른 깊이를 가지게 삽입된 신호 전송 라인들(da, db, dc, dd)을 포함하는 마이크로스트립 전송 선로(500)를 임피던스 매칭 수단으로 배치한다. 본 출원의 실시예에서는 4개의 신호 전송 라인들(da, db, dc, dd)을 도시하였으나, 이에 한정되는 것은 아니며, 설계자가 목표로 하는 임피던스 크기를 위해 변형할 수 있다. 마이크로스트립 전송 선로(500)의 신호 전송 라인들(da, db, dc, dd)의 바닥면과 제1 접지 평면(430) 사이의 거리의 차이에 따른 필드(field) 형태가 변함에 따라, 임피던스 매칭이 가능하다.Accordingly, in the embodiment of the present application, the micro-channels including the signal transmission lines da, db, dc, and dd inserted in the feed line 490 at portions adjacent to the RF chip 440, The strip transmission line 500 is disposed as an impedance matching means. Although four signal transmission lines (da, db, dc, dd) are shown in the embodiment of the present application, the present invention is not limited thereto, and may be modified for a desired impedance size by a designer. As the field type changes according to the difference in distance between the bottom surface of the signal transmission lines (da, db, dc, dd) of the microstrip transmission line 500 and the first ground plane 430, Matching is possible.

제4 인터포저층(480) 상에는 제5 인터포저층(510) 및 제6 인터포저층(520)이 순차적으로 배치될 수 있다. 제5 인터포저층(510)은 제4 인터포저층(480)과 제6 인터포저층(520) 사이에 버퍼층 역할을 할 수 있다. 인터포저 적층 구조물(ML)의 최상부층에 배치된 제6 인터포저층(520)은 상부면(520a) 및 상부면(520a)과 대향하는 하부면(520b)을 포함하여 구성된다. 제6 인터포저층(520)의 상부면(520a)의 표면 아래에는 소정 깊이를 가지는 안테나(530)가 삽입되어 있고 제6 인터포저층(520)의 하부면(520b)의 표면 아래에는 소정 깊이를 가지는 제2 접지 평면(520b)이 삽입되어 있다. 제2 접지 평면(520b)은 RF 칩(440)의 출력이 전달된 신호가 안테나(530) 방향으로 방출시키도록 가이드하는 홀(hole) 형상의 슬롯(525c)과 슬롯(525c)이 형성되는 영역을 지정하는 금속편(525a, 525b)을 포함하여 구성된다.A fifth interposer 510 and a sixth interposer 520 may be sequentially disposed on the fourth interposer 480. The fifth interposer layer 510 may serve as a buffer layer between the fourth interposer layer 480 and the sixth interposer layer 520. The sixth interposer layer 520 disposed on the uppermost layer of the interposer laminate structure ML comprises a top surface 520a and a lower surface 520b opposite the top surface 520a. An antenna 530 having a predetermined depth is inserted under the surface of the upper surface 520a of the sixth interposer 520 and a predetermined depth is formed below the surface of the lower surface 520b of the sixth interposer 520. [ The second ground plane 520b is inserted. The second ground plane 520b includes a hole shaped slot 525c for guiding the output of the RF chip 440 to emit the signal transmitted to the antenna 530 and a region where the slot 525c is formed And metal pieces 525a and 525b designating the metal pieces 525a and 525b.

본 출원의 실시예에 따른 RF 패키지(400)는 유리 재질로 구성된 유전체층의 표면 아래 부분을 식각하고, 식각된 부분을 채우는 구리 도선을 형성함으로써 패키지 전체 크기를 감소시킬 수 있다. 또한, RF 칩(440)의 발열을 위해 도입하는 제1 접지 평면(430)의 두께를 가변할 수 있어 발열 특성을 향상시킬 수 있다. The RF package 400 according to the embodiment of the present application can reduce the overall package size by etching a portion below the surface of the dielectric layer made of a glass material and forming a copper wire filling the etched portion. In addition, the thickness of the first ground plane 430 to be introduced for the heat generation of the RF chip 440 can be varied, and the heat generation characteristic can be improved.

100: 기판 105, 305: 유전체층
110, 310: 접지층
115a, 115b, 115c, 317, 500: 마이크로스트립 전송 선로
117, 317: 입력 포트 119, 319: 출력 포트
w1, w2, w3, w4: 마이크로스트립 전송 선로의 선폭
400: RF 패키지 440: RF 칩
ML: 인터포저 적층 구조물100: substrate 105, 305: dielectric layer
110, 310: ground layer
115a, 115b, 115c, 317, 500: microstrip transmission line
117, 317: input port 119, 319: output port
w1, w2, w3, w4: line width of the microstrip transmission line
400: RF package 440: RF chip
ML: Interposer laminated structure

Claims (14)

상부면 및 상기 상부면과 대향하는 하부면을 포함하는 유전체층;
상기 유전체층의 두께 방향으로 뻗어 있으면서 각각 서로 다른 깊이를 가지게 상기 유전체층 상부면의 표면 아래에 삽입된 복수 개의 신호 전송 라인들로 구성된 마이크로스트립 전송 선로; 및
상기 유전체층의 하부면과 접하여 배치된 접지층을 포함하는 것을 특징으로 하는 마이크로스트립 전송 선로를 구비한 필터.A dielectric layer including a top surface and a bottom surface facing the top surface;
A plurality of signal transmission lines extending in a thickness direction of the dielectric layer and inserted under the surface of the upper surface of the dielectric layer, the microstrip transmission lines having different depths; And
And a ground layer disposed in contact with a lower surface of the dielectric layer. 제1항에 있어서,
상기 유전체층은 상기 신호 전송 라인의 일단부와 접촉하게 상기 유전체층 내부에 매립된 입력 포트; 및
상기 입력 포트와 소정 거리만큼 이격한 위치에 배치되면서 상기 신호 전송 라인의 타 단부와 접촉하게 상기 유전체층 내부에 매립된 출력 포트를 더 포함하는 마이크로스트립 전송 선로를 구비한 필터.The method according to claim 1,
The dielectric layer comprising: an input port embedded within the dielectric layer in contact with one end of the signal transmission line; And
And a microstrip transmission line disposed at a position spaced apart from the input port by a predetermined distance and embedded in the dielectric layer in contact with the other end of the signal transmission line. 제1항에 있어서,
상기 유전체층은 FR4를 포함하는 에폭시 수지 또는 복합 수지등의 재료 대신에 유리 재질의 단일층, 다층 구조 또는 단일층으로 이루어진 유전체층을 접착제등을 이용하여 본딩하여 형성된 다층 구조로 구성된 마이크로스트립 전송 선로를 구비한 필터.The method according to claim 1,
The dielectric layer may include a microstrip transmission line formed of a multilayer structure formed by bonding a dielectric layer made of a single layer, a multilayer structure, or a single layer of glass, using an adhesive instead of an epoxy resin or a composite resin including FR4 One filter. 제1항에 있어서,
상기 신호 전송 라인들은 상기 유전체층의 폭 방향으로 소정 간격만큼 상호 이격하여 배열된 마이크로스트립 전송 선로를 구비한 필터. The method according to claim 1,
Wherein the signal transmission lines are arranged with a predetermined distance in the width direction of the dielectric layer. 제1항에 있어서, 상기 신호 전송 라인들은,
상기 유전체층의 상부면의 표면으로부터 수직 방향으로 제1 깊이만큼 삽입된 제1 파트 및 상기 제1 파트보다 깊은 제2 깊이만큼 삽입된 제2 파트에 의해 단차 형상을 가지는 제1 신호 전송 라인;
상기 제1 신호 전송 라인으로부터 상기 유전체층의 폭 방향으로 소정 간격 이격하여 배치되며, 상기 제1 신호 전송 라인보다 상대적으로 깊은 제3 깊이만큼 상기 유전체층의 상부면의 표면으로부터 수직 방향으로 삽입된 제2 신호 전송 라인;
상기 제2 신호 전송 라인으로부터 상기 유전체층의 폭 방향으로 소정 간격 이격하여 배치되며, 상기 제1 신호 전송 라인보다 상대적으로 깊은 제4 깊이만큼 상기 유전체층의 상부면의 표면으로부터 수직 방향으로 삽입된 제3 신호 전송 라인;
상기 제3 신호 전송 라인으로부터 상기 유전체층의 폭 방향으로 소정 간격 이격하여 배치되며, 상기 제3 신호 전송 라인보다 상대적으로 얕은 제5 깊이만큼 상기 유전체층의 상부면의 표면으로부터 수직 방향으로 삽입된 제4 신호 전송 라인; 및
상기 유전체층의 폭 방향으로 일직선으로 가로지르면서 제1 내지 제4 신호 전송 라인들을 상호 연결하는 제5 신호 전송 라인을 포함하는 마이크로스트립 전송 선로를 구비한 필터.2. The apparatus of claim 1,
A first signal transmission line having a stepped shape by a first part inserted by a first depth in a vertical direction from a surface of the upper surface of the dielectric layer and a second part inserted by a second depth deeper than the first part;
A first signal transmission line, a second signal transmission line, and a second signal transmission line, the second signal transmission line being spaced apart from the first signal transmission line by a predetermined distance in a width direction of the dielectric layer, Transmission lines;
A second signal transmission line which is disposed at a predetermined distance in the width direction of the dielectric layer and is vertically inserted from a surface of the upper surface of the dielectric layer by a fourth depth that is relatively deeper than the first signal transmission line, Transmission lines;
A third signal transmission line disposed at a predetermined distance in the width direction of the dielectric layer from the third signal transmission line, and a fourth signal inserted in a vertical direction from a surface of the upper surface of the dielectric layer by a fifth depth, Transmission lines; And
And a fifth signal transmission line interconnecting the first through fourth signal transmission lines in a straight line in the width direction of the dielectric layer. 제5항에 있어서,
상기 제5 신호 전송 라인은 상기 제1 내지 제4 신호 전송 라인보다 상대적으로 얕은 깊이를 가지게 상기 유전체층의 상부면의 표면으로부터 수직 방향으로 삽입된 마이크로스트립 전송 선로를 구비한 필터.6. The method of claim 5,
Wherein the fifth signal transmission line has a microstrip transmission line inserted in a vertical direction from the surface of the upper surface of the dielectric layer so as to have a relatively shallower depth than the first through fourth signal transmission lines. 제1항에 있어서,
상기 마이크로스트립 전송 라인의 단면은 단차(stepped)를 가지는 단면 형상을 가지고, 상부에서 바라볼 때 상기 유전체층을 가로지르는 일직선의 라인(line) 형상을 가지게 형성된 마이크로스트립 전송 선로를 구비한 필터.The method according to claim 1,
Wherein the microstrip transmission line has a cross section having a stepped shape and a microstrip transmission line having a straight line shape crossing the dielectric layer when viewed from above. 제7항에 있어서,
상기 마이크로스트립 전송 라인의 선폭은 0.01~10mm의 범위의 선폭 크기를 가지게 형성된 마이크로스트립 전송 선로를 구비한 필터.8. The method of claim 7,
Wherein the line width of the microstrip transmission line is in the range of 0.01 to 10 mm. 제1항에 있어서,
상기 마이크로스트립 전송 라인은 상기 유전체층의 상부면과 동일한 레벨을 가지는 평평한 형상을 가지는 마이크로스트립 전송 선로를 구비한 필터.The method according to claim 1,
Wherein the microstrip transmission line has a flat microstrip transmission line having the same level as the upper surface of the dielectric layer. 제1항에 있어서,
상기 신호 전송 라인들은 상기 유전체층의 두께 방향으로 뻗어 있으면서 각각 서로 다른 깊이를 가지게 형성하여 상기 접지층으로부터의 거리가 서로 다르게 형성된 마이크로스트립 전송 선로를 구비한 필터.The method according to claim 1,
Wherein the signal transmission lines extend in a thickness direction of the dielectric layer and have different depths from each other, and the distance from the ground layer is different from that of the microstrip transmission line. 패키지 기판; 및
상기 패키지 기판 상에 배치되고 RF 칩, 급전 라인 및 안테나를 포함하면서 상기 RF 칩과 급전 라인 사이의 임피던스 차이를 매칭하도록 상기 RF 칩과 인접하는 부분에 서로 다른 깊이를 가지게 형성된 복수 개의 신호 전송 라인들이 표면 아래에 삽입된 인터포저 적층 구조물을 포함하는 마이크로스트립 전송 선로를 구비한 RF 패키지.A package substrate; And
A plurality of signal transmission lines disposed on the package substrate and having different depths in a portion adjacent to the RF chip to match an impedance difference between the RF chip and the feeder line, the RF chip including a feed line and an antenna, An RF package having a microstrip transmission line including an interposer laminate structure inserted beneath the surface. 제11항에 있어서, 상기 인터포저 적층 구조물은,
상기 인터포저 적층 구조물의 최하부층에 위치하여 상기 패키지 기판 상에 배치되고, 다른 인터포저 적층 구조물과 상기 패키지 기판을 전기적으로 연결하는 관통 전극이 구비된 제1 인터포저층;
상기 제1 인터포저층 상에 배치되고 제1 접지 평면이 구비된 제2 인터포저층;
상기 제2 인터포저층 상에 배치되고 상기 RF 칩이 구비된 공간을 포함하는 제3 인터포저층;
상기 제3 인터포저층 상에 배치되어 상기 급전 라인을 포함하되, 상기 급전 라인은 상기 RF 칩과 인접하는 부분에 서로 다른 깊이를 가지게 삽입하여 상기 급전 라인과 상기 RF 칩 간의 임피던스를 매칭하는 복수 개의 신호 전송 라인들을 포함하는 제4 인터포저층;
상기 제4 인터포저층 상에 배치된 제5 인터포저층; 및
상기 인터포저 적층 구조물의 최상부층에 위치하여 상부면 및 상기 상부면과하부대향하는 하부면을 포함하고, 상기 상부면의 표면 아래에는 안테나가 삽입되어 있고 상기 하부면에는 슬롯을 포함하는 제2 접지 평면이 구비된 제6 인터포저층을 포함하는 마이크로스트립 전송 선로를 구비한 RF 패키지.12. The method of claim 11, wherein the interposer laminate structure comprises:
A first interposer layer disposed on the lowermost layer of the interposer laminate structure and disposed on the package substrate and having a penetrating electrode electrically connecting another interposer laminate structure and the package substrate;
A second interposer layer disposed on the first interposer layer and having a first ground plane;
A third interposer layer disposed on the second interposer layer and including a space provided with the RF chip;
A plurality of feed lines disposed on the third interposer layer and including the feed lines, wherein the feed lines are inserted in portions adjacent to the RF chip with different depths to match impedances between the feed lines and the RF chips, A fourth interposer layer comprising signal transmission lines;
A fifth interposer layer disposed on the fourth interposer layer; And
A second ground located at an uppermost layer of the interposer laminate structure and including an upper surface and an upper surface and a lower surface facing the lower surface, wherein an antenna is inserted under the surface of the upper surface, And a sixth interposer layer having a flat surface. 제12항에 있어서,
상기 제1 내지 제6 인터포저층은 각각 유리 재질의 단일층, 다층 구조 또는 단일층으로 이루어진 유전체층을 접착제(adhesive)등을 이용하여 본딩하여 형성된 다층 구조로 구성된 마이크로스트립 전송 선로를 구비한 RF 패키지.13. The method of claim 12,
Each of the first to sixth interposer layers may include an RF package having a microstrip transmission line having a multi-layer structure formed by bonding a dielectric layer made of a single layer, a multi-layer structure or a single layer of glass using an adhesive or the like. . 제12항에 있어서,
상기 신호 전송 라인들은 상기 제4 인터포저층 표면 아래에 각각 서로 다른 깊이를 가지게 삽입되어 상기 제1 접지 평면으로부터 각각 서로 다른 이격 거리를 가지게 형성된 마이크로스트립 전송 선로를 구비한 RF 패키지.13. The method of claim 12,
Wherein the signal transmission lines are inserted under the surface of the fourth interposer layer to have different depths from each other and have different distances from the first ground plane.
KR1020160160460A 2016-11-29 2016-11-29 Filter and radio frequency package having microstrip line KR101895888B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160160460A KR101895888B1 (en) 2016-11-29 2016-11-29 Filter and radio frequency package having microstrip line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160160460A KR101895888B1 (en) 2016-11-29 2016-11-29 Filter and radio frequency package having microstrip line

Publications (2)

Publication Number Publication Date
KR20180060686A true KR20180060686A (en) 2018-06-07
KR101895888B1 KR101895888B1 (en) 2018-09-07

Family

ID=62621712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160160460A KR101895888B1 (en) 2016-11-29 2016-11-29 Filter and radio frequency package having microstrip line

Country Status (1)

Country Link
KR (1) KR101895888B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120404A (en) * 2019-04-12 2020-10-21 (주)파트론 A filter structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182598A (en) * 2007-01-25 2008-08-07 Murata Mfg Co Ltd Left-handed system transmission line, bypass filter and communication equipment
JP2009088855A (en) * 2007-09-28 2009-04-23 Tdk Corp Filter
KR101355865B1 (en) * 2012-08-31 2014-02-03 한국과학기술원 Vertical embedded yagi-uda antenna using image theory and the same mounted transmitting-receiving integrated circuit chip and maunfacturing method thereof
JP5657742B2 (en) * 2005-11-23 2015-01-21 セレックス・イーエス・リミテッドＳｅｌｅｘ ＥＳ Ｌｔｄ antenna

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5657742B2 (en) * 2005-11-23 2015-01-21 セレックス・イーエス・リミテッドＳｅｌｅｘ ＥＳ Ｌｔｄ antenna
JP2008182598A (en) * 2007-01-25 2008-08-07 Murata Mfg Co Ltd Left-handed system transmission line, bypass filter and communication equipment
JP2009088855A (en) * 2007-09-28 2009-04-23 Tdk Corp Filter
KR101355865B1 (en) * 2012-08-31 2014-02-03 한국과학기술원 Vertical embedded yagi-uda antenna using image theory and the same mounted transmitting-receiving integrated circuit chip and maunfacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120404A (en) * 2019-04-12 2020-10-21 (주)파트론 A filter structure

Also Published As

Publication number Publication date
KR101895888B1 (en) 2018-09-07

Similar Documents

Publication Publication Date Title
US9812750B2 (en) High frequency band pass filter with coupled surface mount transition
EP0883328B1 (en) Circuit board comprising a high frequency transmission line
EP1304762B1 (en) Transmission line to waveguide transition structures
US8922425B2 (en) Waveguide structure, high frequency module including waveguide structure, and radar apparatus
EP3252870B1 (en) Antenna module
US9245859B2 (en) Wireless module
CN111433971B (en) High frequency transmission line
JP2008524845A (en) High frequency multilayer printed circuit board including through connection
JP2004112131A (en) Flat circuit waveguide connection structure
US20150332997A1 (en) Wireless module and production method for wireless module
US20110122041A1 (en) Planar antenna
US11011814B2 (en) Coupling comprising a conductive wire embedded in a post-wall waveguide and extending into a hollow tube waveguide
KR101895888B1 (en) Filter and radio frequency package having microstrip line
US20180269168A1 (en) Module substrate
JP5728101B1 (en) MMIC integrated circuit module
US10992015B2 (en) Coupling comprising a guide member embedded within a blind via of a post-wall waveguide and extending into a hollow tube waveguide
JP4448461B2 (en) Manufacturing method of semiconductor package
JP2005051330A (en) Connection structure between dielectric waveguide line and high frequency transmission line, high frequency circuit board employing the same, and high frequency element mount package
JP7422360B2 (en) semiconductor package
KR20100005616A (en) Rf transmission line for preventing loss
US20140043190A1 (en) Planar inverted f antenna structure
KR102608722B1 (en) Transmission line structure
KR102641696B1 (en) Surface Integrated Waveguide Filter
JP6882951B2 (en) Circuit boards, wireless devices, and methods for manufacturing circuit boards
KR20220086376A (en) Transition structure between a transmission line of multilayer PCB and a waveguide

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right