KR20180038852A - The etching method of the silicon carbide substrate using an etching gas - Google Patents

The etching method of the silicon carbide substrate using an etching gas Download PDF

Info

Publication number
KR20180038852A
KR20180038852A KR1020160130007A KR20160130007A KR20180038852A KR 20180038852 A KR20180038852 A KR 20180038852A KR 1020160130007 A KR1020160130007 A KR 1020160130007A KR 20160130007 A KR20160130007 A KR 20160130007A KR 20180038852 A KR20180038852 A KR 20180038852A
Authority
KR
South Korea
Prior art keywords
etching
gas
silicon carbide
carbide substrate
substrate
Prior art date
Application number
KR1020160130007A
Other languages
Korean (ko)
Inventor
나문경
강인호
김남균
김상철
문정현
방욱
석오균
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020160130007A priority Critical patent/KR20180038852A/en
Publication of KR20180038852A publication Critical patent/KR20180038852A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

The present invention relates to an etching method of a silicon carbide substrate using an etching gas. The method comprises the steps of: protecting the entire surface of a silicon carbide substrate through a protective mask; etching the back surface of the silicon carbide substrate using an etching gas; and removing the protective mask. As a result, the method can etch the silicon carbide substrate using the etching gas, thereby performing uniform etching in a short time through a simple process without performing lapping and a CMP process. Moreover, the method can prevent the silicon carbide substrate from being contaminated during etching so that a continuous process can be performed in a clean room environment.

Description

에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법 {The etching method of the silicon carbide substrate using an etching gas}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an etching method of a silicon carbide substrate using an etching gas,

본 발명은 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법에 관한 것으로, 더욱 상세하게는 에칭 가스를 이용하여 실리콘 카바이드 기판을 에칭함에 의해 래핑 및 CMP 공정을 수행하지 않고 단순한 공정을 통해 빠른 시간 내에 균일한 에칭이 가능한 실리콘 카바이드 기판의 에칭방법에 관한 것이다.The present invention relates to a method of etching a silicon carbide substrate using an etching gas, and more particularly, to a method of etching a silicon carbide substrate by using an etching gas to etch a silicon carbide substrate, Etchable silicon carbide substrate.

실리콘(Si)을 이용한 반도체 소자는 20세기 중반 이후부터 꾸준히 개발되어 사용되고 있다. 하지만 실리콘 소자는 고전압, 빠른 스위칭 특성을 요구하는 곳이나 고온 동작이 필요한 곳에는 실리콘이 가진 물성적 한계로 인하여 적용하는 데 어려움이 있다. 따라서 최근에는 이러한 실리콘의 단점을 보완하기 위해 실리콘 카바이드(SiC) 기판을 포함한 소자를 제작하여 사용하고 있다. 실리콘 카바이드는 기존 실리콘에 비해 전기장(electrical field)이 10배 정도 높으며, 절연파괴전계, 에너지 밴드갭(energy band gap), 열전도도 등이 우수할 뿐만 아니라 높은 항복전압을 가지면서도 열방출 특성이 우수하여 고온 및 고전압용 파워 디바이스(power device)에 이를 적용하고 있다.Semiconductor devices using silicon (Si) have been steadily developed and used since the middle of the 20th century. However, silicon devices are difficult to apply due to the limited physical properties of silicon where high voltage, fast switching characteristics are required, and where high temperature operation is required. Recently, a device including a silicon carbide (SiC) substrate has been fabricated and used to compensate for such disadvantages of silicon. Silicon carbide has an electric field ten times higher than conventional silicon, has excellent dielectric breakdown field, energy band gap, thermal conductivity, and has a high breakdown voltage and excellent heat release characteristics. And apply it to high-temperature and high-voltage power devices.

이러한 파워 디바이스 중 실리콘 카바이드를 적용한 산화막 반도체 전기장 효과 트랜지스터(metal-oxide semiconductor field effect transistor, MOSFET)는 Ron을 낮추고 장기 신뢰성 확보가 필요한데, 이를 위해 트렌치(trench) 구조를 적용하여 Ron을 낮추고 스위칭 특성을 향상시키는 연구가 진행되고 있다. Ron 절감을 위해 소자의 수직 방향으로 흐르는 저항 감소를 수행할 수 있는데, 이를 위해 웨이퍼(wafer) 즉 실리콘 카바이드 기판의 두께를 감소시키는 공정이 채택되고 있다. 실리콘 카바이드 기판이 포함되는 소자는 일반적으로 단결정으로 성장된 기판 위에 에피텍셜(epitaxial) 성장을 한 에피층의 농도와 두께에 의해 정격이 결정된다. 에피층은 일반적으로 실리콘 카바이드 기판에 비해 농도가 낮으며, 결함 등의 제어가 되면서 성장된다. 이러한 에피층의 두께는 정격마다 다르지만 수 내지 수십㎛의 두께만큼 성장되는 것이 바람직하다. 즉 실리콘 카바이드 기판은 단결정 기판에서 웨이퍼링(wafering) 공정을 거치며 단결정의 직경에 따라 다르지만 보통 약 300 내지 500㎛의 두께를 가지게 된다. 이러한 실리콘 카바이드 기판의 구동 시 저항 감소를 위해 전면부를 형성하는 공정을 진행한 후, 후면부를 형성하는 공정 진행시 저항 감소를 위해 약 100㎛ 정도의 두께를 남기고 에칭하는 공정(back side thinning)을 실시하게 된다.Among these power devices, a silicon-carbide-applied metal-oxide semiconductor field effect transistor (MOSFET) requires a low Ron and long-term reliability. For this purpose, a trench structure is applied to lower the Ron, Research is underway. In order to reduce the Ron, it is possible to reduce the resistance of the device in the vertical direction. For this purpose, a process of reducing the thickness of the wafer or silicon carbide substrate is adopted. Devices containing silicon carbide substrates are typically rated for epitaxial growth on a substrate grown with a single crystal by the concentration and thickness of the epitaxial layer. The epitaxial layer is generally lower in concentration than the silicon carbide substrate, and grows under the control of defects and the like. It is preferable that the thickness of such an epilayer grows by a thickness of several to several tens of [mu] m although it differs from rating to rating. That is, the silicon carbide substrate is subjected to a wafering process in a single crystal substrate, and usually has a thickness of about 300 to 500 μm depending on the diameter of the single crystal. In order to reduce the resistance when driving the silicon carbide substrate, the process of forming the front portion is performed. Then, a back side thinning process is performed to leave a thickness of about 100 μm in order to reduce the resistance in the process of forming the rear portion .

실리콘 카바이드의 저항 감소를 위해 후면부(back side) 금속증착 공정 전 실리콘 카바이드의 래핑(lapping) 및 화학적 기계적 연마(chemical mechanical polishing, CMP)를 실시하게 된다. 실리콘 카바이드는 실리콘과 탄소의 공유결합력이 커서 모스경도(mohs hardness) 9 내지 9.5로 매우 단단한 소재이기 때문에 이를 에칭하기 위한 속도는 매우 느리며, 따라서 래핑 진행 후 CMP를 진행하게 된다. 래핑 공정 진행시 전면부는 오염 발생 우려가 있으며, 래핑과 CMP 모두 결정에 스트레스를 가하는 공정이기 때문에 전면부의 변형 또는 결함을 일으키는 원인이 된다. CMP는 실리콘 공정에서 활용되며 소자가 제작되는 클린룸(cleaning room, class 1 내지 1000)의 환경에서 진행 가능하지만, 래핑 공정이 클린룸에서 진행이 불가하기 때문에 일반 환경에 노출되어 불순물과 접촉하는 문제가 발생하게 된다.To reduce the resistance of silicon carbide, lapping and chemical mechanical polishing (CMP) of silicon carbide is performed before the back side metal deposition process. Silicon carbide is a very hard material with 9 to 9.5 Mohs hardness because of its high covalent bonding force between silicon and carbon, so the speed for etching it is very slow, and thus CMP proceeds after the lapping process. In the lapping process, there is a possibility of contamination at the front part, and both lapping and CMP are processes that stress the crystal, which causes deformation or defects of the front part. CMP is used in a silicon process and can be performed in an environment of a clean room (class 1 to 1000) in which devices are manufactured. However, since the lapping process can not proceed in a clean room, .

따라서 본 발명의 목적은, 에칭 가스를 이용하여 실리콘 카바이드 기판을 에칭함에 의해 래핑 및 CMP 공정을 수행하지 않고 단순한 공정을 통해 빠른 시간 내에 균일한 에칭이 가능한 실리콘 카바이드 기판의 에칭방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a method of etching a silicon carbide substrate capable of performing uniform etching in a short period of time through a simple process without performing a lapping and CMP process by etching a silicon carbide substrate using an etching gas.

또한, 실리콘 카바이드 기판을 에칭시 기판이 오염되는 것을 방지할 수 있어 클린룸 환경에서 연속 공정이 진행가능한 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법을 제공하는 것이다.It is another object of the present invention to provide a method of etching a silicon carbide substrate using an etching gas capable of preventing the substrate from being contaminated during etching of the silicon carbide substrate and allowing the continuous process to proceed in a clean room environment.

상기한 목적은, 실리콘 카바이드 기판의 전면을 보호마스크를 통해 보호하는 단계와; 상기 실리콘 카바이드 기판의 후면을 에칭 가스를 이용하여 가스 에칭하는 단계와; 상기 보호마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법에 의해서 달성된다.The above object is achieved by a method of manufacturing a semiconductor device, comprising: protecting a front surface of a silicon carbide substrate through a protection mask; Gas etching the back surface of the silicon carbide substrate using an etching gas; And then removing the protective mask. The present invention also provides a method of etching a silicon carbide substrate using an etching gas.

상기 보호마스크는, 금속계로는 알루미늄(Al), 구리(Cu), 금(Au), 니켈(Ni), 탄탈럼(Ta), 티타늄(Ti), 텅스텐(W), 유기물 또는 산화물 계열으로는 포토레지스트(photo resist), 실리콘다이옥사이드(SiO2), 실리콘나이트라이드(Si3N4), ITO(indium tin oxide) 및 이의 혼합으로 이루어진 군으로부터 선택되며, 상기 에칭 가스는, 클로린트리플루오라이드(ClF3) 가스를 사용하는 것이 바람직하다.The protection mask may be made of a metal such as aluminum (Al), copper (Cu), gold (Au), nickel (Ni), tantalum (Ta), titanium (Ti), tungsten Wherein the etchant gas is selected from the group consisting of photo resist, silicon dioxide (SiO 2 ), silicon nitride (Si 3 N 4 ), indium tin oxide (ITO) ClF 3 ) gas is preferably used.

상기 가스 에칭하는 단계는, 상기 실리콘 카바이드 기판의 두께 감소를 위해 상기 에칭 가스가 0.1 내지 10중량%로 이루어지고 잔부는 비활성 기체로 이루어진 가스를 통해 상기 실리콘 카바이드 기판을 에칭하거나, 또는 상기 실리콘 카바이드 기판의 두께 감소를 위해 상기 에칭 가스가 100중량%로 이루어진 가스를 이용하여 상기 실리콘 카바이드 기판을 1차 에칭하는 단계와; 상기 실리콘 카바이드 기판의 에칭된 표면이 균일해지도록 상기 에칭 가스가 0.1 내지 10중량%로 이루어지고 잔부는 비활성 기체로 이루어진 가스를 통해 2차 에칭하는 단계를 포함하는 것이 바람직하다.The gas etching may be performed by etching the silicon carbide substrate through a gas made of an inert gas in an amount of 0.1 to 10 wt% for etching the silicon carbide substrate to reduce the thickness of the silicon carbide substrate, Etching the silicon carbide substrate using a gas comprising 100 wt% of the etching gas to reduce the thickness of the silicon carbide substrate; And etching the remaining portion of the silicon carbide substrate through a gas composed of an inert gas so that the etched surface of the silicon carbide substrate becomes uniform.

또한, 상기 가스 에칭하는 단계 이후에, 수소 기체(H2 gas) 또는 수소/염화수소 혼합 기체(H2/HCl gas)를 통해 추가 에칭하는 단계를 더 포함하며, 상기 가스 에칭하는 단계는, 400 내지 630℃에서 에칭이 이루어지는 것이 바람직하다.Further comprising the step of further etching through a hydrogen gas (H 2 gas) or a hydrogen / hydrogen chloride gas mixture (H 2 / HCl gas) after said gas etching step, said gas etching comprising: It is preferable that etching is performed at 630 캜.

상술한 본 발명의 구성에 따르면 에칭 가스를 이용하여 실리콘 카바이드 기판을 에칭함에 의해 래핑 및 CMP 공정을 수행하지 않고 단순한 공정을 통해 클린룸 환경에서 연속적이고 빠른 시간 내에 균일한 에칭이 가능하다.According to the above-described structure of the present invention, the silicon carbide substrate is etched using the etching gas, and uniform etching can be performed continuously and quickly in a clean room environment through a simple process without performing the lapping and CMP processes.

또한, 실리콘 카바이드 기판을 에칭시 기판이 오염되는 것을 방지할 수 있어 클린룸 환경에서 연속 공정이 진행가능한 에칭 가스를 이용한 효과를 얻을 수 있다.In addition, it is possible to prevent the substrate from being contaminated during the etching of the silicon carbide substrate, so that the etching gas can be used in a continuous process in a clean room environment.

도 1은 본 발명의 실시예에 따른 실리콘 카바이드 다이오드의 단면도이고,
도 2는 본 발명의 실시예에 따른 실리콘 카바이드 기판의 에칭 방법을 나타낸 순서도이다.1 is a cross-sectional view of a silicon carbide diode according to an embodiment of the present invention,
2 is a flowchart showing an etching method of a silicon carbide substrate according to an embodiment of the present invention.

이하 본 발명의 실시예에 따른 가스를 이용한 실리콘 카바이드 기판의 에칭방법에 대해 상세히 설명한다.Hereinafter, a method of etching a silicon carbide substrate using a gas according to an embodiment of the present invention will be described in detail.

실리콘 카바이드(silicon carbide, SiC) 기판은 고전압용 디바이스에 형성되는 것으로 일반적으로 다이오드(diode) 또는 산화막 반도체 전기장 효과 트랜지스터(metal-oxide semiconductor field effect transistor, MOSFET)에 적용되나 이에 한정되지는 않는다. 이와 같은 고전압용 디바이스 중 대표적인 실리콘 카바이드 다이오드를 예를 들어 본 발명의 에칭 방법을 설명하고자 한다. 실리콘 카바이드 다이오드의 경우 대표적인 실시예 중 하나로 본 발명의 에칭방법은 이러한 구성에 한정되지는 않는다.A silicon carbide (SiC) substrate is formed in a high voltage device and is generally applied to, but not limited to, a diode or a metal-oxide semiconductor field effect transistor (MOSFET). A typical silicon carbide diode among the high-voltage devices will be described by way of example with reference to the etching method of the present invention. As a representative example of the silicon carbide diode, the etching method of the present invention is not limited to this configuration.

도 1에 도시된 바와 같이 실리콘 카바이드 다이오드(100)는 실리콘 카바이드 기판(110)을 중심으로 전면에 에피층(113)을 포함하는 전면부를 형성하고 있으며, 기판의 후면에는 후면부에 해당하는 전극(190)이 형성된다. 이러한 구조로 이루어지는 실리콘 카바이드 다이오드(100)의 제조방법은 먼저, 실리콘 카바이드 기판(110)의 상부에 얼라인 키(align key)를 형성한다. 실리콘 카바이드 기판(110)은 기판본체(111)와, 기판본체(111)의 상부에 에피층(epi layer, 113)이 적층된 형태로 이루어진다. 에피층(113)은 기판본체(111)와 동일한 결정방위를 가지며 기판본체(111)의 상부에 얇게 피복되는 층을 말한다. 이러한 실리콘 카바이드 기판의 전면에 포토리소그래피(photolithography) 공정을 통해 얼라인키를 형성한다. 그 후 이온주입법을 통해 패턴홈(115)에 도판트(130)를 주입하고 도판트(130)를 활성화시킴과 동시에 실리콘 카바이드 기판의 결정격자 손상을 회복시킨다. 그 후 도판트(130)가 외부로 노출된 실리콘 기판(110)의 영역에 패시베이션층(150) 및 컨택비아(170)를 형성시켜 실리콘 카바이드 기판(110)의 전면부에 해당하는 다이오드 구조를 제작하게 된다. 이러한 단계는 실리콘 카바이드 다이오드(100)의 일반적인 공정에 해당하는 것으로 상세한 설명은 생략한다.1, the silicon carbide diode 100 has a front surface including an epi-layer 113 on the entire surface of a silicon carbide substrate 110. The rear surface of the substrate has electrodes 190 Is formed. The method of manufacturing the silicon carbide diode 100 having such a structure first forms an align key on the silicon carbide substrate 110. The silicon carbide substrate 110 has a substrate main body 111 and an epi layer 113 stacked on the substrate main body 111. The epi layer 113 refers to a layer which has the same crystal orientation as the substrate main body 111 and is thinly coated on the top of the substrate main body 111. An alignment mark is formed on the entire surface of the silicon carbide substrate by a photolithography process. Thereafter, the dopant 130 is implanted into the pattern groove 115 through the ion implantation method, thereby activating the dopant 130 and restoring the crystal lattice damage of the silicon carbide substrate. A passivation layer 150 and a contact via 170 are formed in a region of the silicon substrate 110 where the dopant 130 is exposed to the outside to fabricate a diode structure corresponding to a front portion of the silicon carbide substrate 110 . This step corresponds to a general process of the silicon carbide diode 100, and a detailed description thereof will be omitted.

도 2에 도시된 바와 같이 실리콘 카바이드 기판(110)의 전면부를 보호마스크를 통해 보호한다(S1).As shown in FIG. 2, the front surface of the silicon carbide substrate 110 is protected through a protection mask (S1).

실리콘 카바이드 기판(110)의 두께 감소를 위해 이루어지는 가스 에칭은 실리콘 카바이드 기판(110)의 후면뿐만 아니라 실리콘 카바이드 기판(110)의 전면에 적층 형성된 전면부의 구성에도 영향을 미치게 된다. 따라서 에칭 가스가 전면부 구성에 영향을 미치지 않도록 전면부의 상부를 보호마스크를 통해 보호한다. 여기서 보호마스크는 에칭 가스에 최소한으로 에칭되는 소재를 적용 가능한데, 해당 소재는 금속계로는 알루미늄(Al), 구리(Cu), 금(Au), 니켈(Ni), 탄탈럼(Ta), 티타늄(Ti), 텅스텐(W), 유기물 또는 산화물 계열으로는 포토레지스트(photo resist), 실리콘다이옥사이드(SiO2), 실리콘나이트라이드(Si3N4), ITO(indium tin oxide) 및 이의 혼합으로 이루어진 군으로부터 선택 가능하다.The gas etching for reducing the thickness of the silicon carbide substrate 110 affects not only the rear surface of the silicon carbide substrate 110 but also the configuration of the front surface portion laminated on the entire surface of the silicon carbide substrate 110. Therefore, the upper portion of the front surface portion is protected through the protection mask so that the etching gas does not affect the front surface structure. In this case, the protective mask may be made of a material which is etched to a minimum extent in the etching gas. The material may be aluminum (Al), copper (Cu), gold (Au), nickel (Ni), tantalum (Ta) Ti), tungsten (W), an organic material or an oxide based material such as photo resist, silicon dioxide (SiO 2 ), silicon nitride (Si 3 N 4 ), indium tin oxide (ITO) Lt; / RTI >

에칭 가스를 통해 실리콘 카바이드 기판 후면을 가스 에칭한다(S2).The rear surface of the silicon carbide substrate is subjected to gas etching through the etching gas (S2).

실리콘 카바이드 기판(110)을 에칭 가스가 흐르는 분위기로 이루어진 챔버 내에 배치하고, 챔버의 온도를 증가시켜 에칭 가스를 통해 자동으로 에칭이 되도록 한다. 일반적으로 에칭 전의 실리콘 카바이드 기판(110)은 대략 350 내지 500㎛로 이루어져 있다. 이를 에칭을 통해 100㎛ 근처의 두께까지 에칭하기 위해 S2 단계의 가스 에칭을 실시한다.The silicon carbide substrate 110 is placed in a chamber made of an atmosphere in which the etching gas flows, and the temperature of the chamber is increased to automatically etch through the etching gas. In general, the silicon carbide substrate 110 before etching is approximately 350 to 500 mu m. And this is subjected to gas etching in step S2 to etch it to a thickness of about 100 mu m through etching.

본 발명의 실리콘 카바이드 기판(110)을 에칭하기에 가장 적합한 에칭 가스로, 에칭 속도가 빠른 클로린트리플루오라이드(chlorin trifuloride, ClF3) 가스를 사용한다. 클로린트리플루오라이드 가스의 경우 일반적으로 에칭 가스로 사용하는 염소(Cl)를 포함하는 가스 또는 불소(F)를 포함하는 가스보다 빠른 속도로 에칭이 가능하기 때문에 본 발명에서는 클로린트리플루오라이드 가스를 에칭 가스로 사용한다. 클로린트리플루오라이드 가스를 이용하여 실리콘 카바이드 기판이 에칭되는 반응식은 다음과 같다.As the etching gas most suitable for etching the silicon carbide substrate 110 of the present invention, a chlorine trifluuride (ClF 3 ) gas having a high etching rate is used. Since chlorine trifluoride gas can be etched at a higher rate than a gas containing chlorine (Cl) or fluorine (F), which is generally used as an etching gas, chlorine trifluoride gas is etched It is used as gas. The reaction scheme in which the silicon carbide substrate is etched using chlorine trifluoride gas is as follows.

<반응식><Reaction Scheme>

3SiC + 8ClF3 →3SiF4 + 3CF4 + 4Cl2 3SiC + 8ClF 3 ? 3SiF 4 + 3CF 4 + 4Cl 2

에칭 가스가 흐르는 분위기 하에서 실리콘 카바이드 기판이 배치된 챔버는 400 내지 630℃로 가열되도록 하여 가스 에칭을 실시한다. 챔버의 온도가 400℃ 미만일 경우 에칭이 이루어지지 않거나 느린 속도로 이루어지는 등 가스 에칭이 원활하게 이루어지지 않는다. 또한 에칭 온도가 630℃를 초과하게 될 경우 보호마스크도 함께 빠른 속도로 에칭되어 전면부가 손상되며, 실리콘 카바이드 기판(110)에 골고루 에칭이 되지 않고 결함이 존재하는 영역에서 에칭 속도가 증가한다는 문제점이 있다. 따라서 에칭 온도는 400 내지 630℃에서 수행하는 것이 바람직하다.The chamber in which the silicon carbide substrate is placed under an atmosphere in which the etching gas flows is heated to 400 to 630 캜 to perform gas etching. When the temperature of the chamber is lower than 400 DEG C, the etching is not performed or the gas etching is performed at a slow rate. Also, when the etching temperature exceeds 630 캜, the protection mask is also etched at a high speed to damage the front surface, and the etching rate is increased in the region where defects are not generated evenly on the silicon carbide substrate 110 have. Therefore, the etching temperature is preferably 400 to 630 占 폚.

가스 에칭시 클로린트리플루오라이드 가스는 0.1 내지 10중량%로 이루어지고 잔부는 비활성 기체로 이루어진 에칭 가스를 통해 에칭이 이루어지게 된다. 이는 클로린트리플루오라이드 가스가 0.1중량% 미만일 경우 에칭 속도가 늦어져 생산성이 감소하게 되며, 10중량%를 초과할 경우 에칭 속도가 빨라 에칭 두께를 미세하기 조절하기 어려다는 단점이 있다.In the gas etching, the chlorine trifluoride gas is formed in an amount of 0.1 to 10 wt%, and the remaining portion is etched through an etching gas composed of an inert gas. If the chlorine trifluoride gas is less than 0.1 wt%, the etching rate is decreased and the productivity is decreased. If the chlorine trifluoride gas is more than 10 wt%, the etching rate is fast and it is difficult to control the etching thickness finely.

경우에 따라서 빠른 에칭 공정을 원하거나 실리콘 카바이드 기판(110)의 두께가 두꺼워 공정 시간이 많이 소요될 경우, 가스 에칭시 고농도의 클로린트리플루오라이드 가스를 이용하여 실리콘 카바이드 기판의 두께 감소를 위해 1차 에칭하는 단계와, 에칭된 표면이 균일해지도록 2차 가스 에칭하는 단계를 실시할 수 있다. 이는 종래의 래핑(lapping) 공정은 1차 에칭에 해당하고, 종래의 CMP(chemical mechanical polishing) 공정은 2차 에칭에 해당한다. 즉 1차 에칭은 클로린트리플루오라이드 가스가 100중량%로 이루어진 가스를 이용하여 실리콘 카바이드 기판을 에칭하고, 에칭된 실리콘 카바이드 기판에 클로린트리플루오라이드 가스가 0.1 내지 10중량%로 이루어지고 잔부는 비활성 기체로 이루어진 가스를 통해 실리콘 카바이드 기판 표면을 균일하게 2차 에칭하게 된다. 2차 에칭시 클로린트리플루오라이드 가스가 0.1중량% 미만일 경우 2차 에칭이 이루어지지 않으며, 10중량%를 초과할 경우 실리콘 카바이드 기판의 두께가 감소할 정도의 에칭이 이루어지게 된다.In order to reduce the thickness of the silicon carbide substrate by using the chlorine trifluoride gas at a high concentration when gas etching is performed in a case where a rapid etching process is desired or a silicon carbide substrate 110 has a thick thickness and requires a long process time, And a step of etching the secondary gas so that the etched surface becomes uniform. This corresponds to the primary etching in the conventional lapping process and the secondary etching in the conventional CMP (chemical mechanical polishing) process. That is, the first etching is performed by etching a silicon carbide substrate using a gas composed of 100% by weight of chlorine trifluoride gas, etching the silicon carbide substrate with 0.1 to 10% by weight of chlorine trifluoride gas, The surface of the silicon carbide substrate is uniformly secondarily etched through the gas composed of the gas. When the chlorine trifluoride gas is less than 0.1 wt%, the second etching is not performed. When the chlorine trifluoride gas is more than 10 wt%, etching is performed to reduce the thickness of the silicon carbide substrate.

이뿐만 아니라 실리콘 카바이드 기판(110)을 에칭하는 단계 이후에 더욱 균일한 표면의 실리콘 카바이드 기판을 얻기 위해 수소 기체(H2 gas) 또는 수소/염화수소 혼합 기체(H2/HCl gas)를 통해 추가 에칭하는 단계를 더 포함할 수 있다. 2차 에칭을 통해 1차 에칭 때보다 균일한 표면을 가지는 실리콘 카바이드 기판에 표면 균일성을 더욱 높이기 위해 수소 기체 또는 수소/염화수소 혼합 기체 분위기 하에서 추가 에칭을 통해 보다 완벽한 균일성을 갖는 실리콘 카바이드 기판 표면을 얻을 수 있다.In addition to this, after the step of etching the silicon carbide substrate 110, additional etching is performed through a hydrogen gas (H 2 gas) or a hydrogen / hydrogen chloride mixed gas (H 2 / HCl gas) to obtain a silicon carbide substrate having a more uniform surface The method comprising the steps of: To further enhance surface uniformity on the silicon carbide substrate having a more uniform surface through the secondary etching than the first etching, the silicon carbide substrate surface having more complete uniformity through additional etching under a hydrogen gas or hydrogen / Can be obtained.

전면부로부터 보호마스크를 제거한다(S3).The protective mask is removed from the front surface (S3).

S2 단계를 통해 실리콘 카바이드 기판(110)의 에칭이 완료되면, 전면부를 보호하고 있는 보호마스크를 제거하여 전면부를 노출시킨다. 그 후 에칭된 실리콘 카바이드 기판(110)의 후면 및 전면부에 전극(190)을 형성하여 실리콘 카바이드 다이오드(100)의 제작을 완료한다. 여기서 이온주입이 된 기판일 경우 전극 형성 후에 오믹컨택(ohmic contact, 191)이 형성되고, 이온주입이 되지 않았을 경우 오믹컨택(191)이 형성되지 않는다. 오믹컨택(191)의 상부에는 패드메탈(pad metal, 193)의 배치하여 전극(190)을 형성하게 된다. 경우에 따라서 후면에 전극을 형성하는 단계를 보호마스크 제거 전에도 수행 가능하다. When the etching of the silicon carbide substrate 110 is completed in step S2, the protective mask protecting the front part is removed to expose the front part. Thereafter, an electrode 190 is formed on the back surface and the front surface of the etched silicon carbide substrate 110 to complete the fabrication of the silicon carbide diode 100. Here, the ohmic contact 191 is formed after the formation of the electrode and the ohmic contact 191 is not formed when the ion implantation is not performed. A pad metal 193 is disposed on the ohmic contact 191 to form the electrode 190. In some cases, the step of forming the electrodes on the rear surface may be performed before removing the protective mask.

종래에는 실리콘 카바이드 기판의 에칭을 위해 래핑 및 CMP 공정을 수행하였으나 이러한 공정의 경우 에칭 속도가 느리며, 에칭시 불순물에 노출된다는 문제점이 있었다. 하지만 이와 같이 본 발명의 S1 내지 S3 단계를 통해 에칭 가스를 이용하여 실리콘 카바이드 기판을 에칭함에 의해 래핑 및 CMP 공정을 수행하지 않고 단순한 공정을 통해 빠른 시간 내에 균일한 에칭이 가능하다. 또한, 실리콘 카바이드 기판을 에칭시 기판이 오염되는 것을 방지할 수 있어 클린룸 환경에서 연속 공정이 진행가능한 효과를 얻을 수 있다는 장점이 있다.Conventionally, a lapping and a CMP process are performed for etching a silicon carbide substrate. However, such a process has a problem that an etching rate is low and is exposed to impurities during etching. However, by etching the silicon carbide substrate using the etching gas through steps S1 through S3 of the present invention, it is possible to perform uniform etching in a short period of time through a simple process without performing the lapping and the CMP process. In addition, the substrate can be prevented from being contaminated when the silicon carbide substrate is etched, thereby providing an effect that a continuous process can be performed in a clean room environment.

100: 다이오드 110: 실리콘 카바이드 기판
111: 기판본체 113: 에피층
115: 패턴홈 130: 도판트
150: 패시베이션층 170: 컨택비아
190: 전극 191: 오믹컨택
193: 패드메탈100: diode 110: silicon carbide substrate
111: substrate body 113: epi layer
115: pattern groove 130: dopant
150: passivation layer 170: contact via
190: electrode 191: ohmic contact
193: Pad Metal

Claims (8)

에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법에 있어서,
실리콘 카바이드 기판의 전면을 보호마스크를 통해 보호하는 단계와;
상기 실리콘 카바이드 기판의 후면을 에칭 가스를 이용하여 가스 에칭하는 단계와;
상기 보호마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법.A method of etching a silicon carbide substrate using an etching gas,
Protecting the entire surface of the silicon carbide substrate through a protection mask;
Gas etching the back surface of the silicon carbide substrate using an etching gas;
And removing the protective mask. &Lt; RTI ID = 0.0 &gt; 11. &lt; / RTI &gt; 제 1항에 있어서,
상기 실리콘 카바이드 기판의 전면에는 에피층을 포함하는 전면부가 형성되며, 상기 보호마스크는 상기 전면부를 보호하는 것을 특징으로 하는 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법.The method according to claim 1,
Wherein a front surface portion including an epi layer is formed on a front surface of the silicon carbide substrate, and the protection mask protects the front surface portion. 제 1항에 있어서,
상기 보호마스크는, 금속계로는 알루미늄(Al), 구리(Cu), 금(Au), 니켈(Ni), 탄탈럼(Ta), 티타늄(Ti), 텅스텐(W), 유기물 또는 산화물 계열으로는 포토레지스트(photo resist), 실리콘다이옥사이드(SiO2), 실리콘나이트라이드(Si3N4), ITO(indium tin oxide) 및 이의 혼합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법.The method according to claim 1,
The protection mask may be made of a metal such as aluminum (Al), copper (Cu), gold (Au), nickel (Ni), tantalum (Ta), titanium (Ti), tungsten Wherein the silicon carbide substrate is selected from the group consisting of photoresist, silicon dioxide (SiO 2 ), silicon nitride (Si 3 N 4 ), indium tin oxide (ITO) Lt; / RTI &gt; 제 1항에 있어서,
상기 에칭 가스는, 클로린트리플루오라이드(ClF3) 가스를 사용하는 것을 특징으로 하는 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법.The method according to claim 1,
Wherein the etching gas is chlorine trifluoride (ClF 3 ) gas. 2. A method of etching a silicon carbide substrate using an etching gas according to claim 1 , wherein the chlorine trifluoride (ClF 3 ) gas is used as the etching gas. 제 1항에 있어서,
상기 가스 에칭하는 단계는,
상기 실리콘 카바이드 기판의 두께 감소를 위해 상기 에칭 가스가 0.1 내지 10중량%로 이루어지고 잔부는 비활성 기체로 이루어진 가스를 통해 상기 실리콘 카바이드 기판을 에칭하는 것을 특징으로 하는 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법.The method according to claim 1,
Wherein the gas etching comprises:
Wherein the silicon carbide substrate is etched through a gas composed of an inert gas in an amount of 0.1 to 10 wt% in order to reduce the thickness of the silicon carbide substrate, and the remainder is etched through a gas made of an inert gas. Way. 제 1항에 있어서,
상기 가스 에칭하는 단계는,
상기 실리콘 카바이드 기판의 두께 감소를 위해 상기 에칭 가스가 100중량%로 이루어진 가스를 이용하여 상기 실리콘 카바이드 기판을 1차 에칭하는 단계와;
상기 실리콘 카바이드 기판의 에칭된 표면이 균일해지도록 상기 에칭 가스가 0.1 내지 10중량%로 이루어지고 잔부는 비활성 기체로 이루어진 가스를 통해 2차 에칭하는 단계를 포함하는 것을 특징으로 하는 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법.The method according to claim 1,
Wherein the gas etching comprises:
Etching the silicon carbide substrate by using a gas having the etching gas of 100 wt% for reducing the thickness of the silicon carbide substrate;
Etching the silicon carbide substrate with a gas comprising an inert gas to form an etched surface of the silicon carbide substrate in an amount of 0.1 to 10 wt% Method of etching a carbide substrate. 제 5 및 6항 중 어느 한 항에 있어서,
상기 가스 에칭하는 단계 이후에,
수소 기체(H2 gas) 또는 수소/염화수소 혼합 기체(H2/HCl gas)를 통해 추가 에칭하는 단계를 더 포함하는 것을 특징으로 하는 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법.6. The method according to any one of claims 5 and 6,
After the gas etching step,
Further comprising the step of further etching through a hydrogen gas (H 2 gas) or a hydrogen / hydrogen chloride mixed gas (H 2 / HCl gas). 제 1항에 있어서,
상기 가스 에칭하는 단계는,
400 내지 630℃에서 에칭이 이루어지는 것을 특징으로 하는 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법.The method according to claim 1,
Wherein the gas etching comprises:
Wherein the etching is performed at 400 to 630 占 폚.
KR1020160130007A 2016-10-07 2016-10-07 The etching method of the silicon carbide substrate using an etching gas KR20180038852A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160130007A KR20180038852A (en) 2016-10-07 2016-10-07 The etching method of the silicon carbide substrate using an etching gas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160130007A KR20180038852A (en) 2016-10-07 2016-10-07 The etching method of the silicon carbide substrate using an etching gas

Publications (1)

Publication Number Publication Date
KR20180038852A true KR20180038852A (en) 2018-04-17

Family

ID=62083328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160130007A KR20180038852A (en) 2016-10-07 2016-10-07 The etching method of the silicon carbide substrate using an etching gas

Country Status (1)

Country Link
KR (1) KR20180038852A (en)

Similar Documents

Publication Publication Date Title
JP4793293B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
US9159784B2 (en) Aluminum gallium nitride etch stop layer for gallium nitride based devices
JP2009194216A (en) Method of manufacturing semiconductor device
JP6136731B2 (en) Silicon carbide semiconductor substrate, method of manufacturing the same, and method of manufacturing silicon carbide semiconductor device
EP2584594A1 (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
US20120028453A1 (en) Method for manufacturing silicon carbide semiconductor device
CN112531025B (en) High electron mobility transistor
JP2005353771A (en) MANUFACTURING METHOD OF SiC SEMICONDUCTOR DEVICE
JP2009177102A (en) Method for manufacturing electrode of semiconductor device
US20120231617A1 (en) Method of manufacturing semiconductor device
US20200027716A1 (en) Method of Manufacturing an Insulation Layer on Silicon Carbide and Semiconductor Device
JP3963154B2 (en) Method for manufacturing silicon carbide Schottky barrier diode
JP7073767B2 (en) Manufacturing method of silicon carbide semiconductor device and manufacturing method of silicon carbide substrate
JP2007141950A (en) Silicon carbide semiconductor device and its fabrication process
JP6152701B2 (en) Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device
JP2008004726A (en) Semiconductor device and manufacturing method therefor
JP5529217B2 (en) Manufacturing method of semiconductor device
JP6801200B2 (en) Manufacturing method of silicon carbide semiconductor element
JP5207939B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6156814B2 (en) Method for manufacturing silicon carbide semiconductor element
KR20180038852A (en) The etching method of the silicon carbide substrate using an etching gas
KR20160057522A (en) Manufacturing Method of SiC Based Semiconductor Devices
CN108010840B (en) Method for manufacturing doped semiconductor device and semiconductor device
KR100857685B1 (en) Phosphoric acid bath and it&#39;s seasoning method in wet etch process
JP2017183729A (en) Silicon carbide semiconductor substrate and manufacturing method of the same, and silicon carbide semiconductor device manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal