JP3963154B2

JP3963154B2 - Method for manufacturing silicon carbide Schottky barrier diode

Info

Publication number: JP3963154B2
Application number: JP2003160054A
Authority: JP
Inventors: 俊介和泉; 広幸藤澤; 武志俵
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2003-06-04
Filing date: 2003-06-04
Publication date: 2007-08-22
Anticipated expiration: 2023-06-04
Also published as: JP2004363326A

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素ショットキーバリアダイオード素子の製造方法に関する。
【０００２】
【従来の技術】
炭化珪素（以下、ＳｉＣとする）は、シリコンと比較して、バンドギャップが大きい、飽和ドリフト速度が大きい、熱伝導度が高い、絶縁破壊電界強度が１桁程度大きいなどの優れた物性値を有している。そのため、ＳｉＣは、シリコンの限界を超える特性をもつパワーデバイスや高周波デバイス用の材料として期待されている。
【０００３】
図３は、従来のＳｉＣショットキーバリアダイオード（以下、ＳｉＣ−ＳＢＤとする）の製造プロセスを示す図である。図３に示すように、＜１１−２０＞方向に８゜程度傾けた四周期六方晶（４Ｈ）の炭化珪素単結晶（以下、４Ｈ−ＳｉＣとする）よりなるｎ型基板１の表面上に、低濃度のｎ型エピタキシャル層２を成長させたウェハ３を用いる。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味する。
【０００４】
ついで、マスク４を用いてウェハ３の表面にＡｌ⁺イオン５を注入し、ｎ型エピタキシャル層２にイオン注入層６を形成する。ここまでの状態が図３（ａ）に示されている。マスク４を除去した後、１７００℃の高温で活性化熱処理をおこない、注入されたＡｌ原子を活性化させる。これによって、耐圧を得るためのガードリング構造ができあがる。
【０００５】
この活性化熱処理をおこなうと、図３（ｂ）に示すように、ウェハ３の表面には、おおよそ１００μｍの厚さの膜質低下層７が生じる。最後に、基板裏面にオーミック電極８を形成し、基板表面にショットキー電極９を形成することによって、図３（ｃ）に示すように、ＳｉＣ−ＳＢＤが完成する。
【０００６】
上述したＳｉＣ−ＳＢＤの製造方法に関連して、つぎのような技術が公知である。たとえば、化学気相成長（ＣＶＤ）法によりＳｉＣ膜を成膜すると、そのＳｉＣ膜の表面に、結晶性が悪く欠陥を含んだ余分な層ができるので、成膜直後にその結晶性の悪い層を除去することにより、結晶欠陥の少ないＳｉＣ膜を得る方法が公知である（たとえば、特許文献１参照。）。
【０００７】
また、ＳｉＣに不純物イオンを注入した後、水素含有雰囲気で予備熱処理をおこなってから、高温アニールをおこなうことによって、高温アニール後のＳｉＣ表面の面荒れを改善する方法が公知である（たとえば、特許文献２参照。）。特許文献２では、この改善効果が得られるメカニズムについて明確に言及していないが、結晶成長直後の結晶表面に存在する不完全層が予備熱処理によって除去されることが影響していると示唆している。
【０００８】
ところで、ＳｉＣ−ＳＢＤの製造方法において、不純物を活性化するための熱処理をおこなうことによって、逆方向バイアス時の漏れ電流が増加するという問題点が報告されている（たとえば、非特許文献１参照。）。これは、ＳｉＣ中における不純物の拡散係数が小さいため、活性化熱処理温度が１７００℃の高温になることが原因である。
【０００９】
ＳｉＣを１７００℃程度まで加熱すると、ＳｉＣの表面からＳｉ原子が脱離することによる表面付近の膜質の低下や、ステップバンチングと呼ばれる表面モフォロジーの低下が見られ、これがＳＢＤの特性に大きな影響を与えることになる。従来は、このような原因により膜質が低下した層、すなわち膜質低下層７の上に直接ショットキー電極９を作製しているため、表面欠陥部などから局所的に大きな漏れ電流が発生してしまい、素子の特性低下を招いている。
【００１０】
そこで、活性化熱処理後に、水素と酸素との混合ガスのプラズマや、フッ素原子を含むガスのプラズマでＳｉＣの表面をエッチングしたり、溶融アルカリ等の高温溶融塩中で表面をエッチングすることにより、膜質低下層を除去する方法が公知である（たとえば、特許文献３参照。）。あるいは、高温と低温の２枚のＳｉＣチップを重ねて熱処理をおこない、高温側チップ表面から蒸発した成分が低温側チップ表面に堆積することによって、高温側チップの表面に膜質低下層が形成されるのを抑制する方法が提案されている（たとえば、非特許文献２参照。）。
【００１１】
【特許文献１】
特開２０００−１５０３９３号公報
【特許文献２】
特許第３３４４５６２号公報
【特許文献３】
特開２００１−３５８３８号公報
【非特許文献１】
Ｔ．Ｔｓｕｊｉら、ＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅＦｏｒｕｍ、Ｖｏｌ．３８９−３９３（２００２）、ｐ．１１４１
【非特許文献２】
Ｓ．Ｉｚｕｍｉら、ＥｕｒｏｐｅａｎＣｏｎｆｅｒｅｎｃｅｏｎＳｉｌｉｃｏｎＣａｒｂｉｄｅａｎｄＲｅｌａｔｅｄＭａｔｅｒｉａｌｓ、２００２、ＭｏＰ２−１０
【００１２】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に開示された方法では、高温アニール中にＳｉＣ表面からＳｉ原子が脱離したり、不純物が混入することによって発生した膜質低下層を除去することはできない。上記特許文献２に開示された方法でも同様であり、膜質低下層を除去することはできない。したがって、これらの方法では、ＳｉＣ−ＳＢＤの逆方向バイアス時に漏れ電流が増加するのを抑制することはできない。
【００１３】
また、上記特許文献３に開示されたプラズマによるエッチングでは、ラジカルによりウェハ表面が損傷されることが考えられる。溶融アルカリによるエッチングでは、欠陥や転位が存在する箇所のエッチング速度が清浄な表面に比べて大きいため、エッチング後に窪みが生じるという問題点がある。したがって、これらの方法によっても、ＳｉＣ−ＳＢＤの逆方向バイアス時に漏れ電流が増加するのを抑制することは困難である。
【００１４】
本発明は、上記問題点に鑑みてなされたものであって、ＳｉＣ−ＳＢＤの逆方向バイアス時に漏れ電流が増加するのを抑制することができる炭化珪素ショットキーバリアダイオードの製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる炭化珪素ショットキーバリアダイオードの製造方法は、第１導電型の炭化珪素半導体基板の表面から該炭化珪素半導体基板の内部へ所定間隔を隔てて第２導電型の不純物イオンを注入する工程と、熱処理をおこなって、前記炭化珪素半導体基板内に注入された第２導電型の不純物を活性化させガードリング領域を形成する工程と、前記熱処理時に前記炭化珪素半導体基板表面に生じた膜質低下層を前記ガードリング領域が露出するまで除去する工程と、前記膜質低下層が除去された前記炭化珪素半導体基板の表面のガードリング領域で囲まれた部分に電極を形成する工程と、を含むことを特徴とする。
【００１６】
また、前記膜質低下層を除去する工程は、水素を含む雰囲気中での基板表面のエッチングによりおこなうことを特徴とする。
【００１７】
また、前記膜質低下層を除去する工程は、前記基板表面の研磨によりおこなうことを特徴とする。
【００１８】
この発明によれば、前記不純物イオンを、所望の深さよりも、前記膜質低下層の除去工程により除去される厚さ分だけ深く注入する構成としてもよい。このようにすれば、活性化熱処理後に基板表面の膜質低下層を除去しても、不純物イオンの注入深さが所望の深さになるので、設計どおりのプロファイルを得ることができる。また、活性化熱処理後に、水素を含む雰囲気中で基板表面をエッチングすることによって、活性化熱処理時に基板表面に生じた膜質低下層を除去することができる。さらに、活性化熱処理後に、基板表面を研磨することによって、活性化熱処理時に基板表面に生じた膜質低下層を短時間で除去することができる。また、研磨中に表面を観察することによって、削り過ぎてしまうのを防ぐことができる。
【００２０】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１にかかる製造方法を適用してＳｉＣ−ＳＢＤを製造するプロセスを示す図である。図１に示すように、＜１１−２０＞方向に８゜程度傾けた４Ｈ−ＳｉＣよりなるｎ型基板１（窒素濃度：１×１０¹⁹ｃｍ³程度）の表面上に、１×１０¹⁵〜１０¹⁶ｃｍ³程度の低濃度のｎ型エピタキシャル層２を成長させたウェハ３を用意し、そのウェハ３を犠牲酸化する。
【００２１】
ついで、耐圧を得るためのガードリング構造を作製するために、ｎ型エピタキシャル層２の表面上に所望のパターンのマスク４を形成する。そして、そのマスク４の上からＡｌ⁺イオン５を注入し、ｎ型エピタキシャル層２にイオン注入層６を形成する。ここまでの状態が図１（ａ）に示されている。マスク４および犠牲酸化膜を除去した後、注入されたＡｌ原子を活性化させるために、１気圧のＡｒ雰囲気中でウェハ３の熱処理をおこなう。このときの熱処理温度は１７００℃であり、熱処理時間は３０分間である。
【００２２】
熱処理後のウェハ３の表面には、図１（ｂ）に示すように、おおよそ１００ｎｍの厚さの膜質低下層７が生じてしまう。そこで、熱処理につづいて、水素を含む雰囲気中でウェハ３のエッチングをおこない、膜質低下層７を除去する。エッチング条件については、特に限定しないが、たとえば水素流量は毎分１０リットルであり、圧力は４ｋＰａである。また、ウェハ３の保持温度は１６００℃であり、処理時間は２分間である。膜質低下層７が除去された状態が、図１（ｃ）に示されている。
【００２３】
最後に、基板裏面にオーミック電極８を形成し、基板表面にショットキー電極９を形成する。それによって、図１（ｄ）に示すように、ショットキー電極９の下に膜質低下層７が存在しないＳｉＣ−ＳＢＤが完成する。したがって、実施の形態１によれば、逆方向バイアス時の漏れ電流が少ないＳｉＣ−ＳＢＤが得られる。
【００２４】
実施の形態２．
実施の形態２にかかる製造方法は、水素を含む雰囲気中でのエッチング処理に代わり、ＳｉＣ表面を機械的に研磨することにより、膜質低下層７を除去するものである。研磨剤として、たとえば粒径０．０２〜０．０５μｍのコロイダルシリカを用いる。研磨量は、たとえば約０．１μｍである。その他のプロセスおよび条件等は、実施の形態１と同じである。
【００２５】
実験をおこなったところ、活性化熱処理が終了した直後のＳｉＣの表面平均粗さ（Ｒａ）が約１６．５ｎｍであったのに対して、研磨後のＲａは約２．１ｎｍであり、研磨により表面モフォロジーが大幅に改善されたことが確認された。実施の形態２によれば、実施の形態１と同様に、ショットキー電極９の下に膜質低下層７が存在しないので、逆方向バイアス時の漏れ電流が少ないＳｉＣ−ＳＢＤが得られる。
【００２６】
また、実施の形態２によれば、研磨処理の準備から加工終了までに要する時間が１時間程度であるので、反応炉内の真空引き、および加熱や冷却の過程に数時間程度かかるプラズマエッチングや水素雰囲気中でのエッチングに比べて、スループットが向上する。さらに、研磨の途中で表面を観察することができるので、削りすぎを防ぐことができる。
【００２７】
実施の形態３．
図２は、本発明の実施の形態３にかかる製造方法を適用してＳｉＣ−ＳＢＤを製造するプロセスを示す図である。実施の形態３にかかる製造方法は、実施の形態１または実施の形態２において、図２（ａ）に示すように、活性化熱処理後に水素雰囲気中でのエッチングまたは機械的な研磨によりＳｉＣの表面を削る厚さ分だけ深い位置に、イオン注入層６を形成しておくものである。
【００２８】
つまり、水素雰囲気中でのエッチングや機械的な研磨によりＳｉＣ表面を削る際に、イオン注入層６も削られてしまうため、不純物の実質的な注入深さが所望の深さよりも浅くなってしまう。それによって、イオン注入層６の注入深さが耐圧に及ぼす影響が大きい場合には、理想の耐圧が得られなくなるおそれがある。そこで、耐圧を確保するため、あらかじめイオン注入層６を深い位置に形成しておけば、図２（ｃ）に示すように、膜質低下層７を除去した後のイオン注入層６の深さが所望の深さとなる。その他のプロセスおよび条件等は、実施の形態１または実施の形態２と同じである。
【００２９】
検証のため、実験をおこなった。まず、ＳｉＣ表面にＡｌ⁺イオンを、比較例１として１８０ｋｅＶ／２．７×１０¹³ｃｍ^-2、比較例２として１００ｋｅＶ／１．４×１０¹³ｃｍ^-2、比較例３として５０ｋｅＶ／９×１０¹²ｃｍ^-2（ドーズ量／注入エネルギー）の条件でそれぞれ注入した。比較例１〜３のいずれにおいても、深さが０．５μｍであり、ピーク濃度が２．５×１０¹⁸ｃｍ^-3であり、ピーク深さが約０．２μｍであるボックスプロファイルが得られた。
【００３０】
得られた比較例１〜３の各ウェハをＡｒ雰囲気中で１７００℃、３０分間のアニールをおこなった。アニール後のＳｉＣ表面をＡＦＭで測定した結果、表面の凹凸の最大高さは約７０ｎｍであった。つづいて、１６００℃で、水素流量が毎分１０リットルで、圧力が４ｋＰａの雰囲気中で、各ウェハを２分間エッチングしたところ、表面の凹凸の最大高さは約３ｎｍまで減少した。しかし、Ａｌのピーク濃度の深さは、約０．１μｍとなった。
【００３１】
それに対して、ＳｉＣ表面にＡｌ⁺イオンを、実施例１として２７０ｋｅＶ／４．０×１０¹³ｃｍ^-2、実施例２として１８０ｋｅＶ／２．１×１０¹³ｃｍ^-2、実施例３として９０ｋｅＶ／１．４×１０¹³ｃｍ^-2（ドーズ量／注入エネルギー）の条件でそれぞれ注入した。実施例１〜３のいずれにおいても、ピーク濃度の深さは約０．３μｍとなり、上記比較例１〜３よりも約０．１μｍ深かった。
【００３２】
得られた実施例１〜３の各ウェハをＡｒ雰囲気中で１７００℃、３０分間のアニールをおこなった。つづいて、１６００℃で、水素流量が毎分１０リットルで、圧力が４ｋＰａの雰囲気中で、各ウェハを２分間エッチングし、表面から約０．１μｍを削った。それによって、ピーク濃度の深さは約０．２μｍとなり、ほぼ設計どおりのプロファイルを得ることができた。
【００３３】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、水素を含む雰囲気中でのエッチング処理の処理条件、研磨処理に用いる研磨剤や研磨量、イオン注入処理の処理条件や注入されるイオン種、基板１の傾き、および不純物濃度などは、一例であり、本発明はこれらに限定されるものではない。また、本発明は、ＳｉＣ−ＳＢＤに限らず、絶縁ゲート構造を有する炭化珪素半導体素子などにも適用可能である。
【００３４】
【発明の効果】
本発明によれば、活性化熱処理時に基板表面に生じた膜質低下層を電極作製前に除去するので、ショットキー電極の下に膜質の悪い層が存在しなくなる。したがって、逆方向バイアス時の漏れ電流が少ない炭化珪素半導体素子を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる製造プロセスを示す図である。
【図２】本発明の実施の形態３にかかる製造プロセスを示す図である。
【図３】従来の製造プロセスを示す図である。
【符号の説明】
３炭化珪素半導体基板（ウェハ）
５不純物イオン（Ａｌ⁺イオン）
７膜質低下層
９電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a silicon carbide Schottky barrier diode element.
[0002]
[Prior art]
Silicon carbide (hereinafter referred to as SiC) has excellent physical properties such as a large band gap, a large saturation drift velocity, a high thermal conductivity, and a dielectric breakdown electric field strength that is about an order of magnitude higher than that of silicon. Have. Therefore, SiC is expected as a material for power devices and high frequency devices having characteristics exceeding the limit of silicon.
[0003]
FIG. 3 is a diagram showing a manufacturing process of a conventional SiC Schottky barrier diode (hereinafter referred to as SiC-SBD). As shown in FIG. 3, on the surface of an n-type substrate 1 made of a four-period hexagonal (4H) silicon carbide single crystal (hereinafter referred to as 4H-SiC) tilted by about 8 ° in the <11-20> direction. A wafer 3 on which a low-concentration n-type epitaxial layer 2 is grown is used. In this specification, in the notation of Miller index, “-” means a bar attached to the index immediately after that.
[0004]
Next, Al ⁺ ions 5 are implanted into the surface of the wafer 3 using the mask 4 to form an ion implanted layer 6 in the n-type epitaxial layer 2. The state up to this point is shown in FIG. After removing the mask 4, an activation heat treatment is performed at a high temperature of 1700 ° C. to activate the implanted Al atoms. As a result, a guard ring structure for obtaining a withstand voltage is completed.
[0005]
When this activation heat treatment is performed, a film quality lowering layer 7 having a thickness of approximately 100 μm is formed on the surface of the wafer 3 as shown in FIG. Finally, the ohmic electrode 8 is formed on the back surface of the substrate, and the Schottky electrode 9 is formed on the substrate surface, thereby completing the SiC-SBD as shown in FIG.
[0006]
The following techniques are known in relation to the above-described SiC-SBD manufacturing method. For example, when a SiC film is formed by a chemical vapor deposition (CVD) method, an extra layer having poor crystallinity and defects is formed on the surface of the SiC film. A method for obtaining a SiC film with few crystal defects by removing the film is known (see, for example, Patent Document 1).
[0007]
Also, a method for improving surface roughness of the SiC surface after high-temperature annealing by performing pre-heat treatment in a hydrogen-containing atmosphere after implanting impurity ions into SiC and then performing high-temperature annealing is known (for example, patents). Reference 2). Patent Document 2 does not explicitly mention the mechanism by which this improvement effect can be obtained, but suggests that the imperfect layer present on the crystal surface immediately after crystal growth is removed by the preliminary heat treatment. Yes.
[0008]
By the way, in the manufacturing method of SiC-SBD, the problem that the leakage current at the time of a reverse bias increases by performing the heat processing for activating an impurity has been reported (for example, refer nonpatent literature 1). ). This is because the activation heat treatment temperature is as high as 1700 ° C. because the diffusion coefficient of impurities in SiC is small.
[0009]
When SiC is heated to about 1700 ° C, Si atoms are desorbed from the surface of the SiC, resulting in a decrease in the film quality near the surface and a decrease in surface morphology called step bunching, which greatly affects the characteristics of the SBD. It will be. Conventionally, since the Schottky electrode 9 is directly formed on the layer whose film quality is deteriorated due to such a cause, that is, the film quality-decreasing layer 7, a large leakage current is locally generated from a surface defect portion or the like. As a result, the characteristics of the element are degraded.
[0010]
Therefore, after the activation heat treatment, by etching the surface of SiC with plasma of a mixed gas of hydrogen and oxygen, or plasma of a gas containing fluorine atoms, or by etching the surface in a high-temperature molten salt such as molten alkali, A method for removing the film quality lowering layer is known (for example, see Patent Document 3). Alternatively, heat treatment is performed by stacking two high-temperature and low-temperature SiC chips, and components evaporated from the high-temperature side chip surface are deposited on the low-temperature side chip surface, thereby forming a film quality degradation layer on the surface of the high-temperature side chip. A method for suppressing the above has been proposed (for example, see Non-Patent Document 2).
[0011]
[Patent Document 1]
JP 2000-150393 A [Patent Document 2]
Japanese Patent No. 3344562 [Patent Document 3]
JP 2001-35838 A [Non-Patent Document 1]
T.A. Tsuji et al., Materials Science Forum, Vol. 389-393 (2002), p. 1141
[Non-Patent Document 2]
S. Izumi et al., European Conference on Silicon Carbide and Related Materials, 2002, MoP2-10
[0012]
[Problems to be solved by the invention]
However, with the method disclosed in Patent Document 1, it is not possible to remove a film quality lowering layer generated by Si atoms being detached from the SiC surface or impurities being mixed during high-temperature annealing. The same applies to the method disclosed in Patent Document 2, and the film quality lowering layer cannot be removed. Therefore, these methods cannot suppress an increase in leakage current during reverse bias of SiC-SBD.
[0013]
Further, in the etching using plasma disclosed in Patent Document 3, it is considered that the wafer surface is damaged by radicals. Etching with molten alkali has a problem in that a recess is formed after etching because the etching rate at a location where defects and dislocations exist is higher than that on a clean surface. Therefore, even by these methods, it is difficult to suppress an increase in leakage current during reverse bias of SiC-SBD.
[0014]
The present invention has been made in view of the above problems, and provides a method for manufacturing a silicon carbide Schottky barrier diode capable of suppressing an increase in leakage current during reverse bias of SiC-SBD. With the goal.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, a method for manufacturing a silicon carbide Schottky barrier diode according to the present invention provides a second conductive material at a predetermined interval from the surface of a first conductive type silicon carbide semiconductor substrate to the inside of the silicon carbide semiconductor substrate. A step of implanting impurity ions of a type, a step of performing heat treatment to activate a second conductivity type impurity implanted in the silicon carbide semiconductor substrate to form a guard ring region, and the silicon carbide during the heat treatment A step of removing the film quality lowering layer generated on the surface of the semiconductor substrate until the guard ring region is exposed; and an electrode on a portion surrounded by the guard ring region of the surface of the silicon carbide semiconductor substrate from which the film quality lowering layer is removed. And a step of forming.
[0016]
Further, the step of removing the film quality lowering layer is performed by etching the substrate surface in an atmosphere containing hydrogen.
[0017]
Further, the step of removing the film quality lowering layer is performed by polishing the surface of the substrate.
[0018]
According to the present invention, the impurity ions may be implanted deeper than the desired depth by a thickness that is removed by the film quality lowering layer removing step. In this way, even if the film quality lowering layer on the substrate surface is removed after the activation heat treatment, the impurity ion implantation depth becomes a desired depth, so that a profile as designed can be obtained. Further, by etching the substrate surface in an atmosphere containing hydrogen after the activation heat treatment, the film quality lowering layer generated on the substrate surface during the activation heat treatment can be removed. Further, by polishing the substrate surface after the activation heat treatment, the film quality lowering layer generated on the substrate surface during the activation heat treatment can be removed in a short time. Further, by observing the surface during polishing, it is possible to prevent excessive shaving.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Embodiment 1 FIG.
FIG. 1 is a diagram illustrating a process for manufacturing a SiC-SBD by applying the manufacturing method according to the first embodiment of the present invention. As shown in FIG. 1, on the surface of an n-type substrate 1 (nitrogen concentration: about 1 × 10 ¹⁹ cm ³ ) made of 4H—SiC inclined about 8 ° in the <11-20> direction, 1 × 10 ¹⁵ to A wafer 3 on which an n-type epitaxial layer 2 having a low concentration of about 10 ¹⁶ cm ³ is grown is prepared, and the wafer 3 is subjected to sacrificial oxidation.
[0021]
Next, a mask 4 having a desired pattern is formed on the surface of the n-type epitaxial layer 2 in order to produce a guard ring structure for obtaining a withstand voltage. Then, Al ⁺ ions 5 are implanted from above the mask 4 to form an ion implanted layer 6 in the n-type epitaxial layer 2. The state up to this point is shown in FIG. After removing the mask 4 and the sacrificial oxide film, the wafer 3 is heat-treated in an Ar atmosphere at 1 atm to activate the implanted Al atoms. The heat treatment temperature at this time is 1700 ° C., and the heat treatment time is 30 minutes.
[0022]
As shown in FIG. 1B, a film quality lowering layer 7 having a thickness of about 100 nm is formed on the surface of the wafer 3 after the heat treatment. Therefore, following the heat treatment, the wafer 3 is etched in an atmosphere containing hydrogen to remove the film quality lowering layer 7. The etching conditions are not particularly limited. For example, the hydrogen flow rate is 10 liters per minute and the pressure is 4 kPa. The holding temperature of the wafer 3 is 1600 ° C., and the processing time is 2 minutes. The state where the film quality lowering layer 7 is removed is shown in FIG.
[0023]
Finally, the ohmic electrode 8 is formed on the back surface of the substrate, and the Schottky electrode 9 is formed on the surface of the substrate. Thereby, as shown in FIG. 1D, a SiC-SBD in which the film quality lowering layer 7 does not exist under the Schottky electrode 9 is completed. Therefore, according to Embodiment 1, SiC-SBD with little leakage current at the time of reverse bias is obtained.
[0024]
Embodiment 2. FIG.
In the manufacturing method according to the second embodiment, the film quality lowering layer 7 is removed by mechanically polishing the SiC surface instead of etching in an atmosphere containing hydrogen. As an abrasive, for example, colloidal silica having a particle size of 0.02 to 0.05 μm is used. The polishing amount is about 0.1 μm, for example. Other processes and conditions are the same as those in the first embodiment.
[0025]
When the experiment was conducted, the surface average roughness (Ra) of SiC immediately after the activation heat treatment was about 16.5 nm, whereas the Ra after polishing was about 2.1 nm. It was confirmed that the surface morphology was greatly improved. According to the second embodiment, as in the first embodiment, since the film quality lowering layer 7 does not exist under the Schottky electrode 9, a SiC-SBD with a small leakage current at the time of reverse bias can be obtained.
[0026]
In addition, according to the second embodiment, since the time required from the preparation of the polishing process to the end of the process is about one hour, plasma etching or the like that takes about several hours for the vacuuming in the reaction furnace and the process of heating and cooling can be performed. Compared with etching in a hydrogen atmosphere, throughput is improved. Furthermore, since the surface can be observed during the polishing, it is possible to prevent excessive shaving.
[0027]
Embodiment 3 FIG.
FIG. 2 is a diagram illustrating a process of manufacturing a SiC-SBD by applying the manufacturing method according to the third embodiment of the present invention. The manufacturing method according to the third embodiment is the same as that in the first or second embodiment, as shown in FIG. 2 (a). After the activation heat treatment, the surface of SiC is etched or mechanically polished in a hydrogen atmosphere. The ion-implanted layer 6 is formed at a position deeper than the thickness of cutting.
[0028]
That is, when the SiC surface is shaved by etching or mechanical polishing in a hydrogen atmosphere, the ion implantation layer 6 is also shaved, so that the substantial impurity implantation depth becomes shallower than the desired depth. . Thereby, when the influence of the implantation depth of the ion implantation layer 6 on the breakdown voltage is large, there is a possibility that an ideal breakdown voltage cannot be obtained. Therefore, if the ion implantation layer 6 is previously formed at a deep position in order to ensure a breakdown voltage, the depth of the ion implantation layer 6 after the film quality lowering layer 7 is removed as shown in FIG. The desired depth. Other processes and conditions are the same as those in the first or second embodiment.
[0029]
An experiment was conducted for verification. First, Al ⁺ ions on the SiC surface were 180 keV / 2.7 × 10 ¹³ cm ⁻² as Comparative Example 1, 100 keV / 1.4 × 10 ¹³ cm ⁻² as Comparative Example ² , and 50 keV / 9 × as Comparative Example 3. The injection was performed under the condition of 10 ¹² cm ⁻² (dose amount / injection energy). In any of Comparative Examples 1 to 3, a box profile having a depth of 0.5 μm, a peak concentration of 2.5 × 10 ¹⁸ cm ⁻³ , and a peak depth of about 0.2 μm was obtained. .
[0030]
The obtained wafers of Comparative Examples 1 to 3 were annealed at 1700 ° C. for 30 minutes in an Ar atmosphere. As a result of measuring the annealed SiC surface by AFM, the maximum height of the surface irregularities was about 70 nm. Subsequently, when each wafer was etched for 2 minutes in an atmosphere of 1600 ° C., a hydrogen flow rate of 10 liters per minute, and a pressure of 4 kPa, the maximum height of the surface irregularities was reduced to about 3 nm. However, the depth of the peak concentration of Al was about 0.1 μm.
[0031]
On the other hand, Al ⁺ ions on the SiC surface were 270 keV / 4.0 × 10 ¹³ cm ⁻² as Example 1, 180 keV / 2.1 × 10 ¹³ cm ⁻² as Example ² , and 90 keV / as Example 3. The injection was performed under the condition of 1.4 × 10 ¹³ cm ⁻² (dose amount / injection energy). In any of Examples 1 to 3, the peak concentration depth was about 0.3 μm, which was about 0.1 μm deeper than Comparative Examples 1 to 3.
[0032]
The obtained wafers of Examples 1 to 3 were annealed at 1700 ° C. for 30 minutes in an Ar atmosphere. Subsequently, each wafer was etched for 2 minutes in an atmosphere at 1600 ° C., a hydrogen flow rate of 10 liters per minute, and a pressure of 4 kPa, and about 0.1 μm was shaved from the surface. As a result, the depth of the peak concentration was about 0.2 μm, and a profile almost as designed could be obtained.
[0033]
In the above, this invention is not restricted to each embodiment mentioned above, A various change is possible. For example, the processing conditions of the etching process in an atmosphere containing hydrogen, the polishing agent and polishing amount used for the polishing process, the processing conditions of the ion implantation process, the ion species to be implanted, the inclination of the substrate 1, the impurity concentration, etc. are examples. The present invention is not limited to these. Moreover, this invention is applicable not only to SiC-SBD but the silicon carbide semiconductor element etc. which have an insulated gate structure.
[0034]
【The invention's effect】
According to the present invention, the film quality lowering layer generated on the substrate surface during the activation heat treatment is removed before the production of the electrode, so that no poor film quality layer exists under the Schottky electrode. Therefore, a silicon carbide semiconductor element with little leakage current at the time of reverse bias can be manufactured.
[Brief description of the drawings]
FIG. 1 is a diagram showing a manufacturing process according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a manufacturing process according to a third embodiment of the present invention.
FIG. 3 is a diagram showing a conventional manufacturing process.
[Explanation of symbols]
3 Silicon carbide semiconductor substrate (wafer)
5 Impurity ions (Al ⁺ ions)
7 Film quality lowering layer 9 Electrode

Claims

第１導電型の炭化珪素半導体基板の表面から該炭化珪素半導体基板の内部へ所定間隔を隔てて第２導電型の不純物イオンを注入する工程と、
熱処理をおこなって、前記炭化珪素半導体基板内に注入された第２導電型の不純物を活性化させガードリング領域を形成する工程と、
前記熱処理時に前記炭化珪素半導体基板表面に生じた膜質低下層を前記ガードリング領域が露出するまで除去する工程と、
前記膜質低下層が除去された前記炭化珪素半導体基板の表面のガードリング領域で囲まれた部分に電極を形成する工程と、
を含むことを特徴とする炭化珪素ショットキーバリアダイオードの製造方法。 Implanting second conductivity type impurity ions from the surface of the first conductivity type silicon carbide semiconductor substrate into the silicon carbide semiconductor substrate at a predetermined interval ;
A step of performing heat treatment to form the silicon carbide second conductivity type impurity guard ring region is activated injected into the semiconductor substrate,
Removing the film quality lowering layer generated on the surface of the silicon carbide semiconductor substrate during the heat treatment until the guard ring region is exposed ;
Forming an electrode in a portion surrounded by a guard ring region on the surface of the silicon carbide semiconductor substrate from which the film quality lowering layer has been removed;
A method for manufacturing a silicon carbide Schottky barrier diode , comprising:

前記膜質低下層を除去する工程は、水素を含む雰囲気中での前記炭化珪素半導体基板表面のエッチングによりおこなうことを特徴とする請求項１に記載の炭化珪素ショットキーバリアダイオードの製造方法。 2. The method for manufacturing a silicon carbide Schottky barrier diode according to claim 1, wherein the step of removing the film quality lowering layer is performed by etching the surface of the silicon carbide semiconductor substrate in an atmosphere containing hydrogen .

前記膜質低下層を除去する工程は、前記炭化珪素半導体基板表面の研磨によりおこなうことを特徴とする請求項１に記載の炭化珪素ショットキーバリアダイオードの製造方法。 2. The method for manufacturing a silicon carbide Schottky barrier diode according to claim 1, wherein the step of removing the film quality lowering layer is performed by polishing the surface of the silicon carbide semiconductor substrate .