KR20180006821A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR20180006821A KR20180006821A KR1020160087728A KR20160087728A KR20180006821A KR 20180006821 A KR20180006821 A KR 20180006821A KR 1020160087728 A KR1020160087728 A KR 1020160087728A KR 20160087728 A KR20160087728 A KR 20160087728A KR 20180006821 A KR20180006821 A KR 20180006821A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- area
- conductivity type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 181
- 238000000034 method Methods 0.000 claims description 22
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 222
- 239000000463 material Substances 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 239000006185 dispersion Substances 0.000 description 8
- 238000000605 extraction Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000001954 sterilising effect Effects 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910019897 RuOx Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 229910020776 SixNy Inorganic materials 0.000 description 1
- 229910020781 SixOy Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 230000005251 gamma ray Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 229910001923 silver oxide Inorganic materials 0.000 description 1
- 238000004659 sterilization and disinfection Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001225 therapeutic effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
실시 예는 반도체 소자에 관한 것이다.Embodiments relate to semiconductor devices.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a semiconductor material of Group 3-5 or Group 2-6 compound semiconductor, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. It also has advantages of fast response speed, safety, environmental friendliness and easy control of device materials, so it can be easily used for power control or microwave circuit or communication module.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diodes (LEDs), automotive headlights, traffic lights, and gas and fire sensors. In addition, semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.In particular, a light emitting device that emits light in the ultraviolet wavelength range can be used for curing, medical use, and sterilization by curing or sterilizing action.
그러나, 자외선 파장 영역의 광을 방출하는 발광소자는 Al의 농도가 높기 때문에 반도체층에 전류가 잘 분산되지 않는 문제가 있다. 따라서, 광 출력이 약해지고 동작 전압이 상승하는 문제가 있다.However, there is a problem that the current is not well dispersed in the semiconductor layer because the light emitting element emitting light in the ultraviolet wavelength region has a high Al concentration. Therefore, there is a problem that the light output becomes weak and the operating voltage rises.
실시 예는 광 출력이 향상된 반도체 소자를 제공한다.The embodiment provides a semiconductor device with improved light output.
또한, 동작 전압을 낮아진 반도체 소자를 제공한다.In addition, a semiconductor device with reduced operating voltage is provided.
실시 예에 따른 반도체 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2도전형 반도체층과 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스를 포함하는 발광구조물; 상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극; 및 상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극을 포함하고, 상기 복수 개의 제1전극이 상기 제1도전형 반도체층에 접촉하는 제1면적과 상기 제2전극이 상기 제2도전형 반도체층에 접촉하는 제2면적의 비(제1면적: 제2면적)는 1:3 내지 1:10이다.The semiconductor device according to the embodiment includes a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, A light emitting structure including a conductive semiconductor layer and a plurality of first recesses penetrating the active layer and disposed to a partial region of the first conductive semiconductor layer; A plurality of first electrodes disposed in the plurality of first recesses and electrically connected to the first conductivity type semiconductor layer; And a second electrode electrically connected to the second conductive type semiconductor layer, wherein the first electrode has a first area in contact with the first conductivity type semiconductor layer and the second area in which the second electrode is in contact with the second conductivity type semiconductor layer, -Type semiconductor layer (first area: second area) is 1: 3 to 1:10.
상기 제1면적은 상기 발광구조물의 수평방향 최대 단면적의 7.4% 이상 20% 이하일 수 있다.The first area may be 7.4% or more and 20% or less of the maximum cross-sectional area in the horizontal direction of the light emitting structure.
상기 제2면적은 상기 발광구조물의 수평방향 최대 단면적의 35% 이상 70%이하일 수 있다.The second area may be 35% or more and 70% or less of the maximum cross-sectional area in the horizontal direction of the light emitting structure.
상기 복수 개의 제1리세스의 면적은 상기 발광구조물의 수평방향 최대 단면적의 13% 이상 30% 이하일 수 있다.The area of the plurality of first recesses may be 13% or more and 30% or less of the maximum cross-sectional area in the horizontal direction of the light emitting structure.
상기 활성층은 자외선 파장대의 광을 생성할 수 있다.The active layer can generate light in an ultraviolet wavelength range.
상기 제1리세스의 직경은 38㎛ 이상 60㎛ 이하일 수 있다.The diameter of the first recess may be 38 탆 or more and 60 탆 or less.
상기 제1리세스의 측면의 경사 각도는 70도 이상 90도 이하일 수 있다.The inclination angle of the side surface of the first recess may be 70 degrees or more and 90 degrees or less.
상기 제1전극의 직경은 24㎛ 이상 50㎛ 이하일 수 있다.The diameter of the first electrode may be 24 탆 or more and 50 탆 or less.
상기 제1도전형 반도체층은 상기 활성층과 인접 배치된 저농도층과 상기 저농도층 상에 배치되는 고농도층을 포함하고, 상기 고농도층은 상기 저농도층보다 Al 함량이 높고, 상기 제1전극은 상기 저농도층에 배치될 수 있다.Wherein the first conductivity type semiconductor layer includes a low concentration layer disposed adjacent to the active layer and a high concentration layer disposed on the low concentration layer, wherein the high concentration layer has a higher Al content than the low concentration layer, Layer.
상기 복수 개의 제1리세스의 상면은 제1전극층과 제1도전형 반도체층이 접하는 제1영역, 제1절연층과 제1도전형 반도체층이 접하는 제2영역, 및 제2절연층과 제1도전형 반도체층이 접하는 제3영역을 포함할 수 있다.The upper surface of the plurality of first recesses may include a first region in which the first electrode layer and the first conductive type semiconductor layer are in contact with each other, a second region in which the first insulating layer and the first conductive type semiconductor layer are in contact with each other, And a third region in contact with the one-conductivity-type semiconductor layer.
상기 제2영역의 폭은 11㎛ 내지 28㎛일 수 있다. The width of the second region may be between 11 μm and 28 μm.
상기 제3영역의 폭은 1㎛ 내지 4㎛일 수 있다.The width of the third region may be 1 탆 to 4 탆.
본 발명의 다른 실시 예에 따른 반도체 소자는, 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층이 제1방향으로 배치되고, 상기 제2도전형 반도체층과 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스를 포함하는 발광구조물; 및 상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극을 포함하고, 상기 제1방향과 수직인 방향을 제2방향으로 할 때, 상기 복수 개의 제1리세스의 상기 제2방향에서의 최대 단면적은 상기 발광구조물의 상기 제2 방향에서의 최대 단면적의 20% 이상 30% 이하이다.A semiconductor device according to another exemplary embodiment of the present invention includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer disposed in a first direction, and the second conductive semiconductor layer and the active layer, A light emitting structure including a plurality of first recesses arranged to a partial region of the first conductivity type semiconductor layer; And a plurality of first electrodes disposed in the plurality of first recesses and electrically connected to the first conductivity type semiconductor layer, wherein when a direction perpendicular to the first direction is a second direction, And a maximum cross-sectional area of the plurality of first recesses in the second direction is not less than 20% and not more than 30% of a maximum cross-sectional area of the light-emitting structure in the second direction.
실시 예에 따르면, 광 출력이 향상될 수 있다.According to the embodiment, the light output can be improved.
또한, 동작 전압이 낮아질 수 있다.In addition, the operating voltage can be lowered.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and advantageous advantages and effects of the present invention are not limited to the above description, and can be more easily understood in the course of describing a specific embodiment of the present invention.
도 1은 본 발명의 제1실시 예에 따른 반도체 소자의 개념도이고,
도 2는 도 1의 A부분 확대도이고,
도 3은 본 발명의 제1실시 예에 따른 반도체 소자의 평면도이고,
도 4는 본 발명의 제2실시 예에 따른 반도체 소자의 평면도이고,
도 5는 본 발명의 제3실시 예에 따른 반도체 소자의 평면도이고,
도 6은 제1 내지 제3실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고,
도 7은 제1 내지 제3실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이고,
도 8은 본 발명의 제4실시 예에 따른 반도체 소자의 평면도이고,
도 9는 본 발명의 제5실시 예에 따른 반도체 소자의 평면도이고,
도 10은 본 발명의 제6실시 예에 따른 반도체 소자의 평면도이고,
도 11은 본 발명의 제7실시 예에 따른 반도체 소자의 평면도이고,
도 12는 제4 내지 제7실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고,
도 13은 제4 내지 제7실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이고,
도 14는 본 발명의 제8실시 예에 따른 반도체 소자의 평면도이고,
도 15는 본 발명의 제9실시 예에 따른 반도체 소자의 평면도이고,
도 16은 본 발명의 제10실시 예에 따른 반도체 소자의 평면도이고,
도 17은 본 발명의 제11실시 예에 따른 반도체 소자의 평면도이고,
도 18은 본 발명의 제12실시 예에 따른 반도체 소자의 평면도이고,
도 19는 제9 내지 제12실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고,
도 20은 제9 내지 제12실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이다.1 is a conceptual view of a semiconductor device according to a first embodiment of the present invention,
Fig. 2 is an enlarged view of a portion A of Fig. 1,
3 is a plan view of a semiconductor device according to the first embodiment of the present invention,
4 is a plan view of a semiconductor device according to a second embodiment of the present invention,
5 is a plan view of a semiconductor device according to a third embodiment of the present invention,
FIG. 6 is a graph illustrating the optical output of the semiconductor device according to the first to third embodiments,
FIG. 7 is a graph showing an operation voltage of the semiconductor device according to the first to third embodiments,
8 is a plan view of a semiconductor device according to a fourth embodiment of the present invention,
9 is a plan view of a semiconductor device according to a fifth embodiment of the present invention,
10 is a plan view of a semiconductor device according to a sixth embodiment of the present invention,
11 is a plan view of a semiconductor device according to a seventh embodiment of the present invention,
FIG. 12 is a graph showing the optical output of a semiconductor device according to the fourth to seventh embodiments,
FIG. 13 is a graph of the operation voltage of the semiconductor device according to the fourth to seventh embodiments,
14 is a plan view of a semiconductor device according to an eighth embodiment of the present invention,
15 is a plan view of a semiconductor device according to a ninth embodiment of the present invention,
16 is a plan view of a semiconductor device according to a tenth embodiment of the present invention,
17 is a plan view of a semiconductor device according to an eleventh embodiment of the present invention,
18 is a plan view of a semiconductor device according to a twelfth embodiment of the present invention,
FIG. 19 is a graph showing the light output of a semiconductor device according to the ninth to twelfth embodiments,
FIG. 20 is a graph showing the operation voltage of the semiconductor device according to the ninth to twelfth embodiments.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Although not described in the context of another embodiment, unless otherwise described or contradicted by the description in another embodiment, the description in relation to another embodiment may be understood.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if the features of configuration A are described in a particular embodiment, and the features of configuration B are described in another embodiment, even if the embodiment in which configuration A and configuration B are combined is not explicitly described, It is to be understood that they fall within the scope of the present invention.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiments, in the case where one element is described as being formed "on or under" another element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.
도 1은 본 발명의 제1실시 예에 따른 반도체 소자의 개념도이고, 도 2는 도 1의 A부분 확대도이다.FIG. 1 is a conceptual view of a semiconductor device according to a first embodiment of the present invention, and FIG. 2 is an enlarged view of a portion A of FIG.
도 1을 참고하면, 실시 예에 따른 반도체 소자는 제1도전형 반도체층(122), 제2도전형 반도체층(126), 활성층(124)을 포함하는 발광구조물(120)과, 제1도전형 반도체층(122)과 전기적으로 연결되는 제1전극(142)과, 제2도전형 반도체층(126)과 전기적으로 연결되는 제2전극(246)을 포함한다.1, a semiconductor device according to an embodiment includes a
제1도전형 반도체층(122), 활성층(124), 및 제2도전형 반도체층(126)은 제1방향(Y방향)으로 배치될 수 있다. 이하에서는 각 층의 두께 방향인 제1방향(Y방향)을 수직방향으로 정의하고, 제1방향(Y방향)과 수직한 제2방향(X방향)을 수평방향으로 정의한다.The first conductivity
실시 예에 따른 발광구조물(120)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광구조물(120)은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광구조물(120)의 Al의 조성비에 의해 결정될 수 있다.The
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.Illustratively, the near ultraviolet light (UV-A) may have a wavelength in the range of 320 to 420 nm, the far ultraviolet light (UV-B) may have a wavelength in the range of 280 nm to 320 nm, The light of the wavelength band (UV-C) may have a wavelength in the range of 100 nm to 280 nm.
발광구조물(120)은 제2도전형 반도체층(126) 및 활성층(124)을 관통하여 제1도전형 반도체층(122)의 일부 영역까지 형성되는 복수 개의 제1리세스(128)를 포함한다.The
제1전극(142)은 제1리세스(128)의 상면에 배치되어 제1도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제2전극(246)은 제2도전형 반도체층(126)의 하부에 형성될 수 있다. 제2전극(246)은 제1리세스(128)에 의해 구획될 수 있다.The
제1전극(142)과 제2전극(246)은 오믹전극일 수 있다. 제1전극(142)과 제2전극(246)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. The
반도체 소자의 일측 모서리 영역에는 제2전극패드(166)가 배치될 수 있다. 제2전극패드(166)는 중앙 부분이 함몰되어 상면이 오목부와 볼록부를 가질 수 있다. 상면의 오목부에는 와이어(미도시)가 본딩될 수 있다. 따라서, 접착 면적이 넓어져 제2전극패드(166)와 와이어가 더 견고히 본딩될 수 있다.A
제2전극패드(166)는 광을 반사하는 작용을 할 수 있으므로, 제2전극패드(166)는 발광구조물(120)과 가까울수록 광 추출효율이 향상될 수 있다. Since the
제2전극패드(166)와 발광구조물(120) 사이의 거리(미도시)는 5㎛ 내지 30㎛일 수 있다. 10㎛보다 작으면 공정 마진을 확보하기 어렵고, 30㎛보다 크면 전체 소자에서 제2전극패드(166)가 배치되는 면적이 넓어져, 발광층(24)의 면적이 줄어들고 광량이 줄어들 수 있다. The distance (not shown) between the
제2전극패드(166)의 볼록부의 높이는 활성층(124)보다 높을 수 있다. 따라서 제2전극패드(166)는 활성층(124)에서 소자의 수평방향으로 방출되는 광을 상부로 반사하여 광 추출효율을 향상시키고, 지향각을 제어할 수 있다.The height of the convex portion of the
제2전극패드(166)의 하부에서 제1절연층(131)이 일부 오픈되어 캡핑층(150)과 제2전극(246)이 전기적으로 연결될 수 있다. 패시베이션층(180)은 발광구조물(120)의 상부면과 측면에 형성될 수 있다. 패시베이션층(180)은 제2전극(246)과 인접한 영역이나 제2전극(246)의 하부에서 제1절연층(131)과 접촉할 수 있다.The
제1절연층(131)이 오픈되어 제2전극(246)이 캡핑층(150)과 접촉하는 부분의 폭(d22)은 예를 들면 40㎛ 내지 90㎛일 수 있다. 40㎛보다 작으면 동작 전압이 상승하는 문제가 있고, 90㎛보다 크면 캡핑층(150)을 외부로 노출시키지 않기 위한 공정 마진 확보가 어려울 수 있다. 캡핑층(150)이 제2전극(246)의 바깥 영역으로 노출되면, 소자의 신뢰성이 저하될 수 있다. 따라서, 바람직하게 폭(d22)는 제2전극(246)의 전체 폭의 60% 내지 95%일 수 있다.The width d22 of the portion where the first insulating
도 2를 참고하면, 발광구조물(120)의 Al 조성이 높아지면, 발광구조물(120) 내에서 전류 확산 특성이 저하될 수 있다. 또한, 활성층(124)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 발생할 수 있다.Referring to FIG. 2, if the Al composition of the
실시 예에 따르면, 전류 확산을 위해 일반적인 GaN 반도체에 비해 상대적으로 많은 개수의 제1리세스(128)를 형성하여 제1전극(142)을 배치할 수 있다.According to the embodiment, the
제1절연층(131)은 제1전극(142)을 활성층(124) 및 제2도전형 반도체층(126)과 전기적으로 절연시킬 수 있다. 또한, 제1절연층(131)은 제2전극(246)과 캡핑층(150)을 하부 전극층(165)와 전기적으로 절연시킬 수 있다.The first insulating
제1절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1절연층(131)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1절연층(131)은 은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1절연층(131)은 다양한 반사 구조를 포함할 수 있다.The first insulating
제1절연층(131)이 절연기능을 수행하는 경우, 활성층(124)에서 측면을 향해 방출되는 광(L1)을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 후술하는 바와 같이 제1리세스(128)의 개수가 많아질수록 광 추출 효율은 더 효과적일 수 있다.When the first insulating
제1전극(142)의 직경(W3)은 24㎛ 이상 50㎛ 이하일 수 있다. 이러한 범위를 만족하는 경우 전류 분산에 유리할 수 있고, 많은 개수의 제1전극(142)을 배치할 수 있다. The diameter W3 of the
제1전극(142)의 직경(W3)이 24㎛보다 작을 경우, 제1도전형 반도체층(122)에 주입되는 전류가 충분하지 않을 수 있고 50㎛보다 클 경우, 제1도전형 반도체층(122)의 면적에 배치되는 복수 개의 제1전극(142)의 수가 충분하지 않을 수 있기 때문에 전류 분산 특성에 있어서 불리해질 수 있다.When the diameter W3 of the
제1리세스(128)의 직경(W1)은 38㎛ 이상 60㎛ 이하일 수 있다. 제1리세스(128)의 직경(W1)은 제2도전형 반도체층(126)의 하부에 배치되어 제1리세스에서 가장 넓은 면적으로 정의할 수 있다.The diameter W1 of the
제1리세스(128)의 직경(W1)이 38㎛보다 작을 경우, 제1리세스(128) 내부에 배치되는 제1전극(142)을 형성하는 데에 있어서 공정마진을 확보하기 어렵고 60㎛보다 클 경우, 제거되는 제1전극(142)에 인접한 발광층(124)의 볼륨이 증가하기 때문에 발광 효율이 악화될 수 있다.When the diameter W1 of the
제1리세스(128)의 상면(143)의 직경(W2)은 30㎛ 이상 58㎛ 이하일 수 있다. The diameter W2 of the
예시적으로 제1리세스(128)의 직경(W1)은 56㎛이고, 상면의 직경(W2)은 54㎛일 수 있다. 제1리세스(128)의 경사각도(θ5)는 70도 내지 90도일 수 있다. 이러한 면적 범위를 만족하는 경우 상면에 제1전극(142)을 형성하는데 유리할 수 있고, 많은 개수의 제1리세스(128)를 형성할 수 있다. Illustratively, the diameter W1 of the
경사각도(θ5)가 70도보다 작으면 제거되는 발광층(124)의 볼륨이 증가하는 문제가 있어 발광 효율이 악화될 수 있다. 제1리세스(128)의 경사각도(θ5)를 이용하여 제1전극(142)과 제2전극(246)의 면적을 조절할 수 있다.If the inclination angle [theta] 5 is less than 70 degrees, there is a problem that the volume of the
제1전극(142)의 두께(d2)는 제1절연층(131)의 두께(d3)보다 얇을 수 있으며, 제1절연층(131)과 0㎛ 내지 4㎛의 이격 거리(d4)를 가질 수 있다.The thickness d2 of the
제1전극(142)의 두께(d2)가 제1절연층(131)의 두께(d3)보다 얇은 경우, 하부 전극층(165)을 배치할 때 발생하는 스텝 커버리지 특성 저하에 의한 박리 및 크랙 등의 문제점을 해결할 수 있다. 또한, 제1절연층(131)과 이격 거리(d4)를 가짐으로써 제2절연층(132)의 갭필(Gap-fil)특성이 향상될 수 있다.When the thickness d2 of the
제1전극(142)과 제1절연층(131)의 이격 거리(d4)는 0㎛ ~ 4㎛일 수 있다. The distance d4 between the
제1전극(142)과 제1절연층(131)의 이격 거리(d4)가 4㎛보다 클 경우 제1리세스(128) 상면에 배치되는 제1절연층(131)의 폭이 줄어들어 공정 마진을 확보하기 어려워 신뢰성이 악화될 수 있다. 또한, 제1전극(142)의 폭(W3)가 줄어들어 동작 전압 특성이 악화될 수 있다.제1리세스(128)의 상면(143)은 제1절연층(131)과 제1도전형 반도체층(122)이 접하는 제1영역(d5), 제2절연층(132)과 제1도전형 반도체층(122)가 접하는 제2영역(d4), 및 제1전극층(142)과 제1도전형 반도체층(122)가 접하는 제3영역(d6)을 포함할 수 있다. 제3영역(d6)은 제1전극(142)의 폭(W)과 동일할 수 있다.When the distance d4 between the
제1절연층(142)과 제2절연층(132)이 동일한 물질로 구성되는 경우 제1절연층(142)과 제2절연층(132)은 물리적 및/또는 화학적 결합에 의해 서로 구분되지 않을 수도 있다. 이 경우, 제1영역(d5)의 폭과 제2영역(d4)의 폭의 합을 제1영역(d5)의 폭이나 제2영역(d4)의 폭으로 정의할 수도 있다.When the first insulating
제1영역(d5)의 폭이 넓어지면 제3영역(d6)이 좁아지고, 제1영역(d5)의 폭이 넓어지면 제3영역(d6)이 넓어질 수 있다. When the width of the first region d5 is widened, the third region d6 is narrowed. When the width of the first region d5 is widened, the third region d6 may be widened.
제1영역(d5)의 폭은 11㎛~28㎛일 수 있다. 11㎛보다 작으면, 공정 마진 확보가 어려워 소자의 신뢰성이 악화될 수 있고, 28㎛보다 크면 제1전극층(142)의 폭(W3)이 줄어들어 전기적 특성이 악화될 수 있다.The width of the first region d5 may be 11 mu m to 28 mu m. If the thickness is less than 11 μm, reliability of the device may be deteriorated due to difficulty in securing the process margin. If the thickness is larger than 28 μm, the width W 3 of the
제3영역(d6)의 폭은 제1영역(d5)의 폭과 제2영역(d4)의 폭을 조절하여 결정할 수 있다. 소자 전체에 전류 분포를 균일하게 하고, 전류 주입을 최적화하기 위해 제1리세스(128)의 폭을 상기 범위 내에서 자유롭게 설계할 수 있다.The width of the third region d6 can be determined by adjusting the width of the first region d5 and the width of the second region d4. The width of the
또한, 제1리세스(128)의 넓이는 제1영역(d5), 제2영역(d4), 및 제3영역(d6)의 폭을 조절하여 결정할 수 있다. 제1리세스(128)의 면적이 커질 경우, 제2전극(246)이 배치될 수 있는 면적이 줄어든다. 이를 통해 제1전극(142)과 제2전극 (246)의 비율을 결정할 수 있고, 전자와 정공의 밀도(density)를 정합시켜 전류 밀도를 최적화하기 위해 제1리세스(128)의 폭을 상기 범위 내에서 자유롭게 설계할 수 있다. The width of the
제2전극(246)의 두께는 제1절연층(131)의 두께보다 얇을 수 있다.The thickness of the
제2전극(246)은 제1절연층(131)와 1㎛ ~ 4㎛의 제1 이격 거리를 가질 수 있다, 1㎛ 미만의 이격 거리를 가질 경우 공정 마진을 확보하기 어려워 신뢰성이 악화될 수 있다. 4㎛ 보다 이격 거리가 길 경우 제2전극(246)이 배치되는 면적이 좁아져 동작 전압이 상승하는 문제점이 발생될 수 있다.The
캡핑층(150)은 제2전극(246)을 덮을 수 있다. 따라서, 제2전극패드(166)와, 캡핑층(150), 및 제2전극(246)은 하나의 전기적 채널을 형성할 수 있다.The
캡핑층(150)은 제2전극(246)을 완전히 감싸며 제1절연층(131)의 측면과 상면에 접할 수 있다. 캡핑층(150)은 제1절연층(131)과의 접착력이 좋은 물질로 이루어지며, Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다. The
캡핑층(150)이 제1절연층(131)의 측면과 상면과 접하는 경우, 제2전극(246)의 열적, 전기적 신뢰성을 향상할 수 있다. 또한, 제1절연층(131)과 제2전극(246) 사이로 방출되는 광을 상부로 반사하는 반사 기능을 가질 수 있다.The thermal and electrical reliability of the
캡핑층(150)은 제1절연층(131)과 제2전극(246) 사이의 제2 이격 거리에 배치될 수 있다. 캡핑층(150)은 제2이격 거리에서 제2전극(246)의 측면과 상면 및 제1절연층(131)의 측면과 상면에 접할 수 있다. The
또한, 제2 이격 거리 내에서 캡핑층(150)과 제2도전성 반도체층(126)이 접하여 쇼트키 접합이 형성되는 영역이 배치될 수 있으며, 쇼트키 접합을 형성함으로써 전류 분산이 용이해질 수 있다.The
제2절연층(132)은 제2전극(246), 캡핑층(150)을 하부 전극층(165)과 전기적으로 절연시킨다. 하부 전극층(165)은 제2절연층(132)을 관통하여 제1전극(142)과 전기적으로 연결될 수 있다.The second
제1절연층(131)의 두께는 제2절연층(132)의 두께보다 작을 수 있다. 예시적으로 제1절연층(131)의 두께는 3000옴스트롱 내지 7000옴스트롱일 수 있다. 3000 옴스트롱보다 얇은 경우 전기적 신뢰성이 악화될 수 있고, 7000 옴스트롱보다 두꺼우면 캡핑층(150)이 제1절연층(131) 상부와 측면에 배치될 때, 캡핑층(150)의 스텝 커버리지 특성이 좋지 않아 박리나 크랙을 유발할 수 있다. 박리나 크랙을 유발하는 경우, 전기적 신뢰성이 악화되거나 광 추출 효율이 저하되는 문제점을 야기할 수 있다. The thickness of the first insulating
제2절연층(132)의 두께는 4000옴스트롱 내지 10000옴스트롱일 수 있다. 4000 옴스트롱보다 얇을 경우 소자의 동작 시 전기적 신뢰성이 악화될 수 있고, 10000 옴스트롱보다 두꺼울 경우 공정시 소자에 가해지는 압력이나 열적 스트레스에 의하여 신뢰성이 저하될 수 있으며, 공정 시간이 길어져 소자의 단가가 높아지는 문제를 야기할 수 있다. 제1절연층(131)과 제2절연층(132)의 두께는 이에 한정하지 않는다.The thickness of the second insulating
제1도전형 반도체층(122)은 제1도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도전형 반도체층(122)에 제1도펀트가 도핑될 수 있다. 제1도전형 반도체층(122)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1도전형 반도체층(122)은 n형 반도체층일 수 있다.The first conductivity
제1도전형 반도체층(122)은 Al의 농도가 상대적으로 낮은 저농도층(122a)과 Al의 농도가 상대적으로 높은 고농도층(122b)을 가질 수 있다. 고농도층(122b)은 Al의 농도가 60% 내지 70%일 수 있고, 저농도층(122a)은 Al의 농도가 40% 내지 50%일 수 있다. 저농도층(122a)은 활성층(124)과 인접 배치된다.The first conductivity
제1전극(142)은 저농도층(122a) 내부에 배치될 수 있다. 즉, 제1리세스(128)는 저농도층(122a)의 영역까지 형성되는 것이 바람직하다. 고농도층(122b)은 Al의 농도가 높아 전류 확산 특성이 상대적으로 낮기 때문이다. 따라서, 제1리세스(128) 내부에서 제1전극(142)이 저농도층(122a)과 접하여 오믹을 형성할 수 있고, 고농도층(122b)으로 발광하는 광이 고농도층(122b)에서 흡수되지 않아 발광 효율이 향상될 수 있다.The
활성층(124)은 제1도전형 반도체층(122)을 통해서 주입되는 전자(또는 정공)와 제2도전형 반도체층(126)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(124)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.The
활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(124)의 구조는 이에 한정하지 않는다. 활성층은 Al을 포함할 수 있다.The
제2도전형 반도체층(126)은 활성층(124) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2도전형 반도체층(126)에 제2도펀트가 도핑될 수 있다. 제2도전형 반도체층(126)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2도전형 반도체층(126)은 p형 반도체층일 수 있다.The second
제2도전형 반도체층(126)이 AlGaN인 경우, 낮은 전기 전도도에 의해 정공 주입이 원활하지 않을 수 있다. 따라서, 상대적으로 전기 전도도가 우수하며 제2 도전형 반도체층(126)과 같은 극성의 GaN을 제2도전형 반도체층(126)의 저면에 배치할 수도 있다.When the second conductivity
다시 도 1을 참고하면, 캡핑층(150)은 제2전극(246)과 제2전극패드(166)를 전기적으로 연결할 수 있다. Referring again to FIG. 1, the
캡핑층(150)은 Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.The
발광구조물(120)의 하부면과 제1리세스(128)의 형상을 따라 하부 전극층(165)과 접합층(160)이 배치될 수 있다. 하부 전극층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 하부 전극층(165)은 알루미늄을 포함할 수 있다. 전극층(165)이 알루미늄을 포함하는 경우, 활성층(124)에서 기판(170) 방향으로 방출되는 광을 상부 반사하는 역할을 하여 광 추출 효율을 향상할 수 있다.The
접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.The
기판(170)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. The
기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.The
제2전극패드(166)는 도전성 물질로 이루어질 수 있다. 제2전극패드(166)는 단층 또는 다층구조를 가질 수 있으며, 티타늄(Ti), 니켈(Ni), 은(Ag) 및 금(Au)를 포함할 수 있다. 예시적으로 제2전극패드(166)는 Ti/Ni/Ti/Ni/Ti/Au의 구조를 가질 수 있다.The
발광구조물(120)의 상면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 2000 옴스트롱 내지 5000 옴스트롱일 수 있다. 2000옴스트롱보다 작을 경우, 소자를 외부의 수분이나 이물질로부터 보호하는 데에 충분하지 않아 소자의 전기적, 광학적 신뢰성을 악화시킬 수 있고, 5000 옴스트롱보다 두꺼울 경우 소자에 가하는 스트레스가 커져 광학적, 전기적 신뢰성을 저하시키거나 공정 시간이 길어짐에 따라 소자의 단가가 높아지는 문제점을 야기할 수 있다.A
발광구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500 nm 내지 600 nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.Irregularities may be formed on the upper surface of the
도 3은 본 발명의 제1실시 예에 따른 반도체 소자의 평면도이고, 도 4는 본 발명의 제2실시 예에 따른 반도체 소자의 평면도이고, 도 5는 본 발명의 제3실시 예에 따른 반도체 소자의 평면도이고, 도 6은 제1 내지 제3실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고, 도 7은 제1 내지 제3실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이다.FIG. 3 is a plan view of a semiconductor device according to a first embodiment of the present invention, FIG. 4 is a plan view of a semiconductor device according to a second embodiment of the present invention, and FIG. 5 is a cross- FIG. 6 is a graph illustrating the optical output of the semiconductor device according to the first to third embodiments, and FIG. 7 is a graph illustrating the operation voltage of the semiconductor device according to the first to third embodiments.
도 3을 참고하면, Al의 조성이 높아지면 전류 분산 특성이 악화될 수 있다. 따라서, 각각의 제1전극(142)에 인근지점에만 전류가 분산되며, 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P2)이 좁아질 수 있다. 유효 발광 영역(P2)은 전류 밀도가 가장 높은 제1전극(142)의 인근 지점에서의 전류 밀도를 기준으로 전류 밀도가 40%이하인 경계지점까지의 영역으로 정의할 수 있다. 예를 들어, 제1리세스(128)의 중심으로부터 5㎛ 내지 40㎛ 떨어진 거리를 경계지점으로 정의할 수 있다. 그러나, 주입 전류의 레벨, Al의 농도에 따라 가변적일 수 있다.Referring to FIG. 3, as the composition of Al increases, the current dispersion characteristics may deteriorate. Therefore, the current is dispersed only at the neighboring point to each
특히, 이웃한 제1전극(142) 사이인 저전류밀도영역(P3)은 전류밀도가 낮아서 발광에 거의 기여하지 못한다. 따라서, 실시 예는 전류밀도가 낮은 저전류밀도영역(P3)에 제1전극(142)을 더 배치하여 광 출력을 향상시킬 수 있다.In particular, the low current density region P3 between the neighboring
예시적으로 도 3에 비해 도 4의 경우, 저전류밀도영역(P3)의 면적이 줄어들었음을 확인할 수 있다. 또한, 도 5의 경우 도 4에 비해 저전류밀도영역(P3)의 면적이 더욱 줄어들었음을 확인할 수 있다.4, it can be seen that the area of the low current density region P3 is reduced. 5, it can be seen that the area of the low current density region P3 is further reduced as compared with that of FIG.
일반적으로 GaN 반도체층의 경우 상대적으로 전류 분산 특성이 우수하므로 제1리세스 및 제1전극의 면적을 최소화하는 것이 바람직하다. 제1리세스와 제1전극의 면적이 커질수록 활성층의 면적이 작아지기 때문이다. 그러나, 실시 예의 경우 Al의 농도가 높아 전류 확산 특성이 상대적으로 떨어지므로 활성층의 면적을 희생하더라도 제1전극의 개수를 증가시키는 것이 바람직할 수 있다.Generally, in the case of a GaN semiconductor layer, it is preferable to minimize the area of the first recess and the first electrode because the current dispersion property is relatively good. The larger the area of the first recess and the first electrode is, the smaller the area of the active layer is. However, in the embodiment, since the concentration of Al is high, the current diffusion property is relatively decreased, so it may be desirable to increase the number of the first electrodes even if sacrificing the area of the active layer.
칩의 사이즈가 1000㎛인 경우, 제1리세스의 직경(W1) 비율은 1:0.038 내지 1:0.060일 수 있다. 1:0.038보다 작은 경우 제1리세스(128) 내부에 배치되는 제1전극(142)을 형성하는 데에 있어서 공정마진을 확보하기 어렵고 60㎛보다 클 경우, 제거되는 제1전극(142)에 인접한 발광층(124)의 볼륨이 증가하기 때문에 발광 효율이 악화될 수 있다.When the size of the chip is 1000 mu m, the ratio of the diameter (W1) of the first recess may be 1: 0.038 to 1: 0.060. 1: less than 0.038, it is difficult to ensure the process margin in forming the
또한, 칩의 사이즈가 1000㎛인 경우, 제1전극의 직경(W3)은 1:0.024 내지 1:0.050일 수 있다. 1:0.024보다 작을 경우, 제1도전형 반도체층(122)에 주입되는 전류가 충분하지 않을 수 있고, 1:0.050보다 클 경우 제1도전형 반도체층(122)의 면적에 배치되는 복수 개의 제1전극(142)의 수가 충분하지 않을 수 있기 때문에 전류 분산 특성에 있어서 불리해질 수 있다.Further, when the size of the chip is 1000 mu m, the diameter (W3) of the first electrode may be 1: 0.024 to 1: 0.050. 1: 0.024, the current injected into the first conductivity
도 6을 참고하면, 제1리세스(128)의 개수가 14개인 제1실시 예의 광 출력 100%를 기준으로, 제1리세스(128)의 개수가 31개인 제2실시 예는 광 출력이 114.7% 향상되었음을 확인할 수 있다. 또한, 홀의 개수가 44개가 되면 광 출력은 140.1% 향상됨을 확인할 수 있다. 즉, 활성층의 전체 면적은 줄어들었지만, 발광에 참여하는 활성층의 면적은 증가하였음을 알 수 있다.6, the second embodiment, in which the number of the
도 7을 참고하면, 제1리세스(128)의 개수가 14개인 제1실시 예의 동작전압 100%를 기준으로, 제1리세스(128)의 개수가 31개인 제2실시 예는 동작전압이 87%로 낮아졌음을 확인할 수 있다. 또한, 홀의 개수가 44개가 되면 동작전압은 78%로 더 낮아짐을 확인할 수 있다. 즉, 제1전극의 총면적이 커져 전류 분산 특성이 향상됨으로써 동작전압이 낮아졌음을 확인할 수 있다.7, the second embodiment, in which the number of the
도 8은 본 발명의 제4실시 예에 따른 반도체 소자의 평면도이고, 도 9는 본 발명의 제5실시 예에 따른 반도체 소자의 평면도이고, 도 10은 본 발명의 제6실시 예에 따른 반도체 소자의 평면도이고, 도 11은 본 발명의 제7실시 예에 따른 반도체 소자의 평면도이고, 도 12는 제4 내지 제7실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고, 도 13은 제4 내지 제7실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이다.FIG. 8 is a plan view of a semiconductor device according to a fourth embodiment of the present invention, FIG. 9 is a plan view of a semiconductor device according to a fifth embodiment of the present invention, FIG. 10 is a cross- 12 is a graph showing a result of measuring the light output of the semiconductor device according to the fourth to seventh embodiments, and FIG. 13 is a graph showing the results of the fourth To 7 < th >
도 8을 참고하면, 제1리세스(128)의 개수가 48개인 경우에는 제1리세스(128)가 가로 세로 방향으로 일직선으로 배치되지 못하고, 지그재그로 배치될 수 있다. 이 경우 저전류밀도영역(P3)의 면적은 더욱 좁아졌음을 확인할 수 있다. Referring to FIG. 8, when the number of the
도 9 내지 도 11을 참조하면, 제1리세스(128)의 개수가 62개를 넘어서면서부터는 유효 발광 영역(P2)이 중첩됨을 확인할 수 있다. 따라서, 활성층은 대부분 발광에 참여할 수 있다.Referring to FIGS. 9 to 11, it can be seen that the number of the
복수 개의 제1전극(142)이 제1도전형 반도체층(122)과 접촉하는 제1면적은 발광구조물(120)의 수평방향 최대 단면적의 7.4% 이상 20% 이하, 또는 10% 이상 20%이하일 수 있다. 제1면적은 각각의 제1전극(142)이 제1도전형 반도체층(122)과 접촉하는 면적의 합일 수 있다.The first area where the plurality of
복수 개의 제1전극(142)의 제1면적이 7.4% 미만인 경우에는 충분한 전류 확산 특성을 가질 수 없어 광 출력이 감소하며, 20%를 초과하는 경우에는 활성층 및 제2전극의 면적이 과도하게 감소하여 동작 전압이 상승하고 광 출력이 감소하는 문제가 있다.If the first area of the plurality of
또한, 복수 개의 제1리세스(128)의 총면적은 발광구조물(120)의 수평방향 최대 단면적의 13% 이상 30% 이하일 수 있다. 제1리세스(128)의 총면적이 상기 조건을 만족하기 못하면 제1전극(142)의 총면적을 7.4% 이상 20% 이하로 제어하기 어렵다. 또한, 동작 전압이 상승하고 광 출력이 감소하는 문제가 있다.In addition, the total area of the plurality of
제2전극(246)이 제2도전형 반도체층(126)과 접촉하는 제2면적은 발광구조물(120)의 수평방향 최대 단면적의 35% 이상 70% 이하일 수 있다. 제2면적은 제2전극(246)이 제2도전형 반도체층(126)과 접촉하는 총면적일 수 있다.The second area where the
제2면적이 35% 미만인 경우에는 제2전극의 면적이 과도하게 작아져 동작 전압이 상승하고, 홀의 주입 효율이 떨어지는 문제가 있다. 제2면적이 70%를 초과하는 경우에는 제1면적을 효과적으로 넓힐 수 없어 전자의 주입 효율이 떨어지는 문제가 있다.If the second area is less than 35%, the area of the second electrode becomes excessively small, which increases the operating voltage and lowers the hole injection efficiency. When the second area exceeds 70%, the first area can not be widened effectively, and there is a problem that the injection efficiency of electrons is lowered.
제1면적과 제2면적은 반비례 관계를 갖는다. 즉, 제1전극의 개수를 늘리기 위해서 제1리세스의 개수를 늘리는 경우 제2전극의 면적이 감소하게 된다. 광 출력을 높이기 위해서는 전자와 홀의 분산 특성이 균형을 이루어야 한다. 따라서, 제1면적과 제2면적의 적정한 비율을 정하는 것이 중요하다.The first area and the second area have an inverse relationship. That is, when the number of the first recesses is increased to increase the number of the first electrodes, the area of the second electrodes decreases. In order to increase the light output, the dispersion characteristics of electrons and holes must be balanced. Therefore, it is important to determine a proper ratio of the first area and the second area.
도 12를 참고하면, 제1리세스(128)의 개수가 48개인 제4실시 예의 광 출력 100%를 기준으로, 제1리세스(128)의 개수가 증가할수록 광 출력은 향상됨을 확인할 수 있다. 또한, 도 13을 참고하면, 제1리세스(128)의 개수가 48개인 제4실시 예의 동작전압 100%를 기준으로 제1리세스(128)의 개수가 증가할수록 동작전압이 낮아짐을 확인할 수 있다.12, the optical output is improved as the number of the
하기 표 1은 실시 예 1 내지 7의 활성층 면적, p-오믹전극의 면적(제2면적), 리세스의 면적, n-오믹전극의 면적(제1면적), 및 제1리세스의 개수를 측정하였다.The following Table 1 shows the area of the active layer of Examples 1 to 7, the area of p-ohmic electrode (second area), the area of recess, the area of n-ohmic electrode (first area), and the number of first recesses Respectively.
활성층 면적은 발광구조물을 메사 식각한 면적일 수 있으며, 발광구조물을 기준으로한 활성층의 면적 비율일 수 있다. 여기서 발광구조물의 면적은 메사 식각한 면적과 리세스 면적을 더한 수평 방향 최대 단면적일 수 있다.The active layer area may be a mesa etched area of the light emitting structure, and may be an area ratio of the active layer based on the light emitting structure. Here, the area of the light emitting structure may be the maximum horizontal cross-sectional area plus the mesa etched area and the recessed area.
p-오믹전극의 면적은 발광구조물을 기준으로 제1리세스의 개수가 많아질수록 감소하는 제2전극의 면적비율이다.The area of the p-ohmic electrode is the area ratio of the second electrode which decreases as the number of the first recesses increases with reference to the light emitting structure.
리세스 면적은 발광구조물을 기준으로 제1리세스가 차지하는 총면적의 비율이다. The recess area is the ratio of the total area occupied by the first recess with respect to the light emitting structure.
n-오믹전극 면적은 발광구조물을 기준으로 제1리세스(128)의 개수가 많아질수록 증가하는 제1전극의 면적비율이다.The n-ohmic electrode area is the area ratio of the first electrode that increases as the number of the
면적[%]Active layer
area[%]
면적[%]Recess
area[%]
(n전극:p전극)Area ratio
(n electrode: p electrode)
개수Recess
Count
실시 예 1 내지 7을 참조하면, 제1리세스(128)의 개수가 많아질수록 활성층과 p-오믹전극의 면적은 줄어들고, 제1리세스(128)의 총면적 및 제1전극의 총면적은 점차 증가함을 확인할 수 있다.As the number of the
복수 개의 제1전극이 제1도전형 반도체층에 접촉하는 제1면적과 제2전극이 제2도전형 반도체층에 접촉하는 제2면적의 비(제1면적:제2면적)는 1:3 내지 1:10일 수 있다.The ratio of the first area where the plurality of first electrodes are in contact with the first conductivity type semiconductor layer and the second area where the second electrode is in contact with the second conductivity type semiconductor layer (first area: second area) is 1: 3 To 1:10.
면적비가 1:10보다 커지는 경우에는 제1면적이 상대적으로 작아 전류 분산 특성이 악화될 수 있다. 예시적으로 실시 예 1의 경우 제1면적이 약 1.8%밖에 되지 않아 전류 주입 효율이 매우 떨어질 수 있다. 그 결과, 제1전극의 인접 영역에서만 발광하게 된다.If the area ratio is larger than 1:10, the first area is relatively small and the current dispersion characteristics may be deteriorated. Illustratively, in the case of the first embodiment, the first area is only about 1.8%, and the current injection efficiency may be very low. As a result, only the adjacent region of the first electrode emits light.
실시 예 1 내지 7는 칩 사이즈, 제1리세스 및 제1전극의 크기는 동일하게 제어하였다. 예시적으로 제1리세스(128)의 직경은 56㎛일 수 있고, 제1전극의 직경은 42㎛로 제어하였다. 제1리세스 및 제1전극의 개수가 많아질수록 제1면적은 커지고 제2면적은 작아지게 된다.In Examples 1 to 7, the chip size, the first recess, and the size of the first electrode were controlled in the same manner. Illustratively, the diameter of the
도 14는 본 발명의 제8실시 예에 따른 반도체 소자의 평면도이고, 도 15는 본 발명의 제9실시 예에 따른 반도체 소자의 평면도이고, 도 16은 본 발명의 제10실시 예에 따른 반도체 소자의 평면도이고, 도 17은 본 발명의 제11실시 예에 따른 반도체 소자의 평면도이고, 도 18은 본 발명의 제12실시 예에 따른 반도체 소자의 평면도이고, 도 19는 제9 내지 제12실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고, 도 20은 제9 내지 제12실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이다.FIG. 14 is a plan view of a semiconductor device according to an eighth embodiment of the present invention, FIG. 15 is a plan view of a semiconductor device according to a ninth embodiment of the present invention, and FIG. 17 is a plan view of a semiconductor device according to an eleventh embodiment of the present invention, FIG. 18 is a plan view of a semiconductor device according to a twelfth embodiment of the present invention, FIG. 19 is a plan view of the semiconductor device according to the ninth to twelfth embodiments FIG. 20 is a graph illustrating the operation voltage of the semiconductor device according to the ninth to twelfth embodiments.
도 16을 참고하면, 제1리세스(128)의 개수를 181개로 증가시키기 위해 제1리세스(128)의 직경을 감소시켰다. 예시적으로 제1리세스(128)의 직경(W12)은 38㎛일 수 있고, 제1전극의 직경(W32)은 24㎛일 수 있다. Referring to FIG. 16, the diameter of the
또한, 도 18을 참고하면, 제1리세스(128)의 개수를 236개로 증가시키기 위해 제1리세스(128)의 직경을 더욱 감소시켰다. 예시적으로 제1리세스(128)의 직경(W13)은 32㎛일 수 있고, 제1전극의 직경(W33)은 20㎛일 수 있다.18, the diameter of the
도 19를 참고하면, 제9실시 예의 광 출력 100%를 기준으로 제1리세스(128)의 개수가 181개와 208개로 증가하면 광 출력이 미세하게 증가함을 확인할 수 있다. 그러나, 제1리세스(128)의 개수가 236개로 증가되면 오히려 광 출력이 감소함을 확인할 수 있다.Referring to FIG. 19, it can be seen that as the number of the
도 20을 참고하면, 제9실시 예의 동작전압을 기준으로 제1리세스(128)의 개수가 181개 및 236개로 증가시킨 경우에는 오히려 동작전압이 상승하였음을 확인할 수 있다.Referring to FIG. 20, when the number of the
하기 표 2는 실시 예 8 내지 12의 활성층 면적, p-오믹전극의 면적 비율, 리세스의 총면적 비율, n-오믹전극의 총면적, 및 제1리세스의 개수를 측정한 표이다.Table 2 below is a table for measuring the active layer area, the p-ohmic electrode area ratio, the total area ratio of the recess, the total area of the n-ohmic electrode, and the number of the first recesses in Examples 8 to 12.
면적[%]Active layer
area[%]
면적[%]Recess
area[%]
(n전극:p전극)Area ratio
(n electrode: p electrode)
개수Recess
Count
표 2를 참고하면, 실시 예 10 내지 12는 제1리세스(128)의 개수가 증가하였음에도 불구하고 제1리세스(128)의 총면적과 제1전극의 총면적은 오히려 감소하였음을 확인할 수 있다. Referring to Table 2, in Examples 10 to 12, it can be seen that the total area of the
즉, 제1리세스(128)와 제1전극(142)의 직경을 줄여 많은 개수를 배치하여도 제1면적과 제2면적의 비를 1:3 미만으로 제어하기 어렵다는 것을 확인할 수 있다.That is, it is difficult to control the ratio of the first area to the second area to less than 1: 3 even if the number of the
표 1 및 표 2를 종합하면, 복수 개의 제1전극이 제1도전형 반도체층에 접촉하는 제1면적과 제2전극이 제2도전형 반도체층에 접촉하는 제2면적의 비(제1면적:제2면적)가 1:3 내지 1:10인 경우, 리세스의 개수 혹은 면적을 최적화시켜 제작이 용이하면서도 광 출력을 효과적으로 높일 수 있다. 또한 동작 전압을 효과적으로 낮출 수 있다.Tables 1 and 2 summarize the ratio of the first area where the first electrodes are in contact with the first conductivity type semiconductor layer and the second area where the second electrode is in contact with the second conductivity type semiconductor layer : The second area) is 1: 3 to 1:10, the number or the area of the recesses is optimized, so that it is easy to manufacture and the light output can be effectively increased. In addition, the operating voltage can be effectively lowered.
제1면적와 제2면적의 비는 다양한 방법에 의해 제어할 수 있다. 예시적으로, 제1리세스의 개수 혹은 면적을 늘리는 경우 제1면적은 증가하고 제2면적은 감소할 수 있다. The ratio of the first area to the second area can be controlled by various methods. Illustratively, when increasing the number or area of the first recesses, the first area may increase and the second area may decrease.
그러나, 반드시 이에 한정되는 것은 아니고, 다양한 인자를 제어하여 제1면적과 제2면적의 비를 조절할 수 있다.However, the present invention is not limited to this, and the ratio of the first area to the second area can be adjusted by controlling various factors.
예시적으로 도 2와 같이 제1리세스의 상면에 배치되는 제1절연층의 폭(d5)을 제어하여 제1전극의 면적을 제어할 수도 있고, 제2도전형 반도체층(126)의 하부로 연장된 제1절연층(131)과 제2전극(246)의 이격거리를 제어하여 제2전극의 면적을 제어할 수도 있다. The area of the first electrode may be controlled by controlling the width d5 of the first insulating layer disposed on the upper surface of the first recess as illustrated in FIG. The area of the second electrode may be controlled by controlling the distance between the first insulating
실시 예 9 내지 11과 같이, 제2도전형 반도체층상에 형성된 복수 개의 제1리세스의 총면적을 발광구조물의 수평방향 최대 단면적의 20% 이상 30% 이하로 제어하는 경우 광 출력을 효과적으로 높이고, 동작 전압을 낮출 수 있다.When the total area of the plurality of first recesses formed on the second conductivity type semiconductor layer is controlled to 20% or more and 30% or less of the maximum cross-sectional area in the horizontal direction of the light emitting structure as in Examples 9 to 11, the light output is effectively increased, The voltage can be lowered.
복수 개의 제1리세스 사이의 간격은 9.0㎛이상 또는 13.5㎛이상일 수 있다. 측정 결과, 제8실시 예의 경우 제2전극 사이의 간격(제1리세스 사이의 간격)은 56㎛이고, 제9실시 예의 경우 19㎛이고, 제10실시 예의 경우 13.5㎛이고, 제11실시 예의 경우 9.0㎛이고, 제12실시 예의 경우 8.5㎛이였다. 제10 내지 제12실시 예의 경우 활성층의 면적은 감소하면서도 제2전극 사이의 간격만 가까워져 광 출력이 저하되고 동작 전압이 상승하는 문제가 있다.The interval between the plurality of first recesses may be 9.0 탆 or more or 13.5 탆 or more. As a result of the measurement, in the eighth embodiment, the interval between the second electrodes (interval between the first recesses) is 56 占 퐉, 19 占 퐉 in the ninth embodiment, 13.5 占 퐉 in the tenth embodiment, And in the case of the twelfth embodiment, it was 8.5 mu m. In the tenth to twelfth embodiments, there is a problem that the area of the active layer is reduced and the distance between the second electrodes is reduced, so that the light output is lowered and the operating voltage is increased.
반도체 소자는 패키지로 구성되어, 수지(resin)나 레지스트(resist)나 SOD 또는 SOG의 경화용으로 사용될 수 있다. 또는, 반도체 소자는 치료용 의료용으로 사용되거나 공기 청정기나 정수기 등의 살균에 사용될 수도 있다.The semiconductor device is composed of a package and can be used for curing a resin, a resist, SOD or SOG. Alternatively, the semiconductor device may be used for therapeutic medical use or for sterilizing air purifiers, water purifiers, and the like.
또한, 반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.Further, the semiconductor device may be used as a light source of an illumination system, or as a light source of a video display device or a lighting device. That is, semiconductor devices can be applied to various electronic devices arranged in a case to provide light. Illustratively, when a semiconductor device and an RGB phosphor are mixed and used, white light with excellent color rendering (CRI) can be realized.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The above-described semiconductor device is composed of a light emitting device package and can be used as a light source of an illumination system, for example, as a light source of a video display device or a lighting device.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of a video display device, it can be used as an edge-type backlight unit or as a direct-type backlight unit. When used as a light source of a lighting device, it can be used as a regulator or bulb type. It is possible.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.The light emitting element includes a laser diode in addition to the light emitting diode described above.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.The laser diode may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure, like the light emitting element. Then, electro-luminescence (electroluminescence) phenomenon in which light is emitted when an electric current is applied after bonding the p-type first conductivity type semiconductor and the n-type second conductivity type semiconductor is used, And phase. That is, the laser diode can emit light having one specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and a constructive interference phenomenon. It can be used for optical communication, medical equipment and semiconductor processing equipment.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts the intensity of the light into an electric signal, is exemplified. As photodetectors, photodetectors (silicon, selenium), photodetectors (cadmium sulfide, cadmium selenide), photodiodes (for example, visible blind spectral regions or PDs with peak wavelengths in the true blind spectral region) A transistor, a photomultiplier tube, a phototube (vacuum, gas-filled), and an IR (Infra-Red) detector, but the embodiment is not limited thereto.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor, which is generally excellent in photo-conversion efficiency. Alternatively, the photodetector has a variety of structures, and the most general structure includes a pinned photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal-semiconductor metal (MSM) photodetector have.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.The photodiode, like the light emitting device, may include the first conductivity type semiconductor layer having the structure described above, the active layer, and the second conductivity type semiconductor layer, and may have a pn junction or a pin structure. The photodiode operates by applying reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the current may be approximately proportional to the intensity of the light incident on the photodiode.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. A photovoltaic cell or a solar cell is a type of photodiode that can convert light into current. The solar cell, like the light emitting device, may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier of an electronic circuit through a rectifying characteristic of a general diode using a p-n junction, and can be applied to an oscillation circuit or the like by being applied to a microwave circuit.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor element is not necessarily implemented as a semiconductor, and may further include a metal material as the case may be. For example, a semiconductor device such as a light receiving element may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, Or may be implemented using a doped semiconductor material or an intrinsic semiconductor material.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
120: 발광구조물
122: 제1도전형 반도체층
124: 활성층
126: 제2도전형 반도체층
128: 제1리세스
131: 제1절연층
132: 제2절연층
142: 제1전극
150: 캡핑층
160: 하부 반사층
166: 제2전극패드
170: 기판120: light emitting structure
122: a first conductivity type semiconductor layer
124:
126: second conductive type semiconductor layer
128: first recess
131: first insulating layer
132: second insulating layer
142: first electrode
150: capping layer
160: Lower reflective layer
166: second electrode pad
170: substrate
Claims (16)
상기 제2도전형 반도체층과 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스를 포함하는 발광구조물;
상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극; 및
상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극을 포함하고,
상기 복수 개의 제1전극이 상기 제1도전형 반도체층에 접촉하는 제1면적과 상기 제2전극이 상기 제2도전형 반도체층에 접촉하는 제2면적의 비(제1면적: 제2면적)는 1:3 내지 1:10인 반도체 소자.
A first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer,
A light emitting structure including a plurality of first recesses penetrating the second conductivity type semiconductor layer and the active layer and disposed to a partial region of the first conductivity type semiconductor layer;
A plurality of first electrodes disposed in the plurality of first recesses and electrically connected to the first conductivity type semiconductor layer; And
And a second electrode electrically connected to the second conductive semiconductor layer,
A ratio of a first area in which the first electrodes are in contact with the first conductivity type semiconductor layer and a second area in which the second electrode is in contact with the second conductivity type semiconductor layer (first area: second area) Is 1: 3 to 1:10.
상기 제1면적은 상기 발광구조물의 수평방향 최대 단면적의 7.4% 이상 20% 이하이고, 상기 수평방향은 상기 발광구조물의 두께 방향과 수직한 방향인 반도체 소자.
The method according to claim 1,
Wherein the first area is 7.4% to 20% of the maximum cross-sectional area in the horizontal direction of the light emitting structure, and the horizontal direction is a direction perpendicular to a thickness direction of the light emitting structure.
상기 제2면적은 상기 발광구조물의 수평방향 최대 단면적의 35% 이상 70%이하인 반도체 소자.
3. The method of claim 2,
Wherein the second area is 35% or more and 70% or less of the maximum cross-sectional area in the horizontal direction of the light emitting structure.
상기 복수 개의 제1리세스의 면적은 상기 발광구조물의 수평방향 최대 단면적의 13% 이상 30% 이하인 반도체 소자.
3. The method of claim 2,
Wherein an area of the plurality of first recesses is 13% or more and 30% or less of a maximum cross-sectional area in the horizontal direction of the light emitting structure.
상기 활성층은 자외선 파장대의 광을 생성하는 반도체 소자.
The method according to claim 1,
Wherein the active layer generates light in an ultraviolet wavelength range.
상기 제1리세스의 직경은 38㎛ 이상 60㎛ 이하인 반도체 소자.
The method according to claim 1,
And the diameter of the first recess is 38 탆 or more and 60 탆 or less.
상기 제1리세스의 측면의 경사 각도는 70도 이상 90도 이하인 반도체 소자.
The method according to claim 6,
And the inclination angle of the side surface of the first recess is not less than 70 degrees and not more than 90 degrees.
상기 제1전극의 직경은 24㎛ 이상 50㎛ 이하인 반도체 소자.
The method according to claim 1,
Wherein the diameter of the first electrode is 24 占 퐉 or more and 50 占 퐉 or less.
상기 제1도전형 반도체층은 상기 활성층과 인접 배치된 저농도층과 상기 저농도층 상에 배치되는 고농도층을 포함하고,
상기 고농도층은 상기 저농도층보다 Al 함량이 높고,
상기 제1전극은 상기 저농도층에 배치되는 반도체 소자.
The method according to claim 1,
Wherein the first conductivity type semiconductor layer includes a low concentration layer disposed adjacent to the active layer and a high concentration layer disposed on the low concentration layer,
Wherein the high-concentration layer has a higher Al content than the low-concentration layer,
Wherein the first electrode is disposed in the lightly doped layer.
상기 복수 개의 제1리세스의 상면은 제1전극층과 제1도전형 반도체층이 접하는 제1영역, 제1절연층과 제1도전형 반도체층이 접하는 제2영역, 및 제2절연층과 제1도전형 반도체층이 접하는 제3영역을 포함하는 반도체 소자.
The method according to claim 1,
The upper surface of the plurality of first recesses may include a first region in which the first electrode layer and the first conductive type semiconductor layer are in contact with each other, a second region in which the first insulating layer and the first conductive type semiconductor layer are in contact with each other, And a third region in contact with the one-conductivity-type semiconductor layer.
상기 제2영역의 폭은 11㎛ 내지 28㎛인 반도체 소자.11. The method of claim 10,
And the width of the second region is 11 占 퐉 to 28 占 퐉.
상기 제3영역의 폭은 1㎛ 내지 4㎛인 반도체 소자.
12. The method of claim 11,
And the width of the third region is 1 占 퐉 to 4 占 퐉.
상기 반도체 소자의 일 측면을 기준으로 상기 제1리세스의 직경 비율은 1:0.038 내지 1:0.060인 반도체 소자.
The method according to claim 1,
Wherein the first recess has a diameter ratio of 1: 0.038 to 1: 0.060 based on one side of the semiconductor element.
상기 반도체 소자의 일 측면을 기준으로 상기 제1전극의 직경 비율은 1:0.024 내지 1:0.050인 반도체 소자.
The method according to claim 1,
Wherein a diameter ratio of the first electrode with respect to one side of the semiconductor element is 1: 0.024 to 1: 0.050.
상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극을 포함하고,
상기 제1방향과 수직인 방향을 제2방향으로 할 때, 상기 복수 개의 제1리세스의 상기 제2방향에서의 최대 단면적은 상기 발광구조물의 상기 제2방향에서의 최대 단면적의 20% 이상 30% 이하인 반도체 소자.
The first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer are disposed in a first direction, and the second conductivity type semiconductor layer and the active layer are disposed to a partial region of the first conductivity type semiconductor layer A light emitting structure including a plurality of first recesses; And
And a plurality of first electrodes disposed in the plurality of first recesses and electrically connected to the first conductivity type semiconductor layer,
And a maximum cross-sectional area of the plurality of first recesses in the second direction is 20% or more of a maximum cross-sectional area of the light-emitting structure in the second direction when the direction orthogonal to the first direction is a second direction. % Or less.
상기 반도체 소자를 수용하는 케이스를 포함하는 전자 디바이스.A semiconductor device according to any one of claims 1 to 14; And
And a case accommodating the semiconductor element.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160087728A KR102564198B1 (en) | 2016-07-11 | 2016-07-11 | Semiconductor device |
| JP2018566526A JP7118427B2 (en) | 2016-06-20 | 2017-06-20 | semiconductor element |
| PCT/KR2017/006473 WO2017222279A1 (en) | 2016-06-20 | 2017-06-20 | Semiconductor device |
| EP17815692.3A EP3474337A4 (en) | 2016-06-20 | 2017-06-20 | Semiconductor device |
| US16/310,340 US10734552B2 (en) | 2016-06-20 | 2017-06-20 | Semiconductor device having a light emitting structure |
| CN202111318032.2A CN114093994A (en) | 2016-06-20 | 2017-06-20 | Semiconductor device and semiconductor device package |
| CN201780038448.4A CN109417111B (en) | 2016-06-20 | 2017-06-20 | Semiconductor device with a plurality of transistors |
| CN202111318036.0A CN114093995A (en) | 2016-06-20 | 2017-06-20 | Semiconductor device with a plurality of transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160087728A KR102564198B1 (en) | 2016-07-11 | 2016-07-11 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180006821A true KR20180006821A (en) | 2018-01-19 |
| KR102564198B1 KR102564198B1 (en) | 2023-08-07 |
Family
ID=61025250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160087728A KR102564198B1 (en) | 2016-06-20 | 2016-07-11 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102564198B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019194646A1 (en) * | 2018-04-05 | 2019-10-10 | 엘지이노텍 주식회사 | Semiconductor device |
| KR20190129345A (en) * | 2018-05-10 | 2019-11-20 | 엘지이노텍 주식회사 | Semiconductor device |
| KR20200002487A (en) * | 2018-06-29 | 2020-01-08 | 엘지이노텍 주식회사 | Smeiconductor device |
| JP2021523578A (en) * | 2018-10-11 | 2021-09-02 | 廈門市三安光電科技有限公司Ｘｉａｍｅｎ Ｓａｎ’Ａｎ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | Light emitting diode chip and its manufacturing method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195321A (en) * | 2011-03-14 | 2012-10-11 | Toshiba Corp | Semiconductor light-emitting element |
| JP2014195055A (en) * | 2013-02-28 | 2014-10-09 | Nichia Chem Ind Ltd | Semiconductor light-emitting element |
| KR20150116251A (en) * | 2014-04-07 | 2015-10-15 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
| KR20150142740A (en) * | 2014-06-11 | 2015-12-23 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
-
2016
- 2016-07-11 KR KR1020160087728A patent/KR102564198B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195321A (en) * | 2011-03-14 | 2012-10-11 | Toshiba Corp | Semiconductor light-emitting element |
| JP2014195055A (en) * | 2013-02-28 | 2014-10-09 | Nichia Chem Ind Ltd | Semiconductor light-emitting element |
| KR20150116251A (en) * | 2014-04-07 | 2015-10-15 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
| KR20150142740A (en) * | 2014-06-11 | 2015-12-23 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019194646A1 (en) * | 2018-04-05 | 2019-10-10 | 엘지이노텍 주식회사 | Semiconductor device |
| US11527677B2 (en) | 2018-04-05 | 2022-12-13 | Suzhou Lekin Semiconductor Co., Ltd. | Semiconductor device |
| KR20190129345A (en) * | 2018-05-10 | 2019-11-20 | 엘지이노텍 주식회사 | Semiconductor device |
| KR20200002487A (en) * | 2018-06-29 | 2020-01-08 | 엘지이노텍 주식회사 | Smeiconductor device |
| US11984532B2 (en) | 2018-06-29 | 2024-05-14 | Suzhou Lekin Semiconductor Co., Ltd. | Semiconductor device having recesses forming areas |
| JP2021523578A (en) * | 2018-10-11 | 2021-09-02 | 廈門市三安光電科技有限公司Ｘｉａｍｅｎ Ｓａｎ’Ａｎ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | Light emitting diode chip and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102564198B1 (en) | 2023-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10734552B2 (en) | Semiconductor device having a light emitting structure | |
| KR20170024534A (en) | Light emittimng device and light emitting device including the same | |
| CN109997234B (en) | Semiconductor element and semiconductor element package including the same | |
| KR20180058653A (en) | Semiconductor device and semiconductor device package including the same | |
| KR102568298B1 (en) | Semiconductor device | |
| KR102564198B1 (en) | Semiconductor device | |
| US11990567B2 (en) | Semiconductor device | |
| KR102656815B1 (en) | Smeiconductor device | |
| US11527677B2 (en) | Semiconductor device | |
| US10971651B2 (en) | Semiconductor device and semiconductor device package including same | |
| KR20180005896A (en) | Semiconductor device | |
| KR20180028338A (en) | Semiconductor device and semiconductor device package including the same | |
| CN109564956B (en) | Semiconductor device with a plurality of transistors | |
| KR102582184B1 (en) | Semiconductor device and semiconductor device package including the same | |
| KR20180029750A (en) | Semiconductor device and semiconductor device package including the same | |
| KR102299745B1 (en) | Semiconductor device | |
| KR102521625B1 (en) | Semiconductor device | |
| KR102551894B1 (en) | Semiconductor device | |
| KR20180051928A (en) | Semiconductor device and semiconductor device package including the same | |
| KR102552889B1 (en) | Semiconductor device, semiconductor device package and mathod for manufacturing the same | |
| KR102632215B1 (en) | Semiconductor device and semiconductor device package including the same | |
| KR20210034206A (en) | Semiconductor device | |
| KR20180128230A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR20180126834A (en) | Semiconductor device | |
| KR20180049678A (en) | Semiconductor device and semiconductor device package including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |