KR20190118428A - 컨트롤러 및 이를 포함하는 메모리 시스템 - Google Patents

컨트롤러 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20190118428A
KR20190118428A KR1020180041734A KR20180041734A KR20190118428A KR 20190118428 A KR20190118428 A KR 20190118428A KR 1020180041734 A KR1020180041734 A KR 1020180041734A KR 20180041734 A KR20180041734 A KR 20180041734A KR 20190118428 A KR20190118428 A KR 20190118428A
Authority
KR
South Korea
Prior art keywords
data structure
mode
data
controller
internal
Prior art date
Application number
KR1020180041734A
Other languages
English (en)
Inventor
이주영
정회승
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180041734A priority Critical patent/KR20190118428A/ko
Priority to US16/168,427 priority patent/US20190310797A1/en
Priority to CN201811368267.0A priority patent/CN110362513A/zh
Publication of KR20190118428A publication Critical patent/KR20190118428A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 프로토콜에 의해 정의된 데이터 구조를 포함하고, 호스트로부터 외부 요청을 수신받는 호스트 인터페이스 계층; 상기 외부 요청에 따라 상기 데이터 구조를 생성하거나, 내부 동작 시 생성되는 내부 요청에 응답하여 상기 데이터 구조를 생성하는 중앙 처리 장치; 및 상기 데이터 구조를 저장하는 버퍼 메모리를 포함하는 컨트롤러 및 이를 포함하는 메모리 시스템을 포함한다.

Description

컨트롤러 및 이를 포함하는 메모리 시스템{Controller and memory system having the same}
본 발명은 컨트롤러 및 이를 포함하는 메모리 시스템에 관한 것으로, 보다 구체적으로는 다양한 모드에서 데이터 구조(data structure)를 만드는 컨트롤러 및 이를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 데이터가 저장되는 저장 장치(storage device)와, 호스트의 요청(request)에 응답하여 저장 장치를 제어하는 컨트롤러(controller)를 포함할 수 있다.
저장 장치는 다수의 메모리 장치들(memory devices)을 포함할 수 있으며, 메모리 장치들 각각은 컨트롤러의 제어에 따라 각각 독립적으로 동작할 수 있다. 메모리 장치들은 전원 공급이 중단될 때 저장된 데이터를 상실하는지 여부에 따라, 휘발성 메모리 장치(volatile memory device)와 비휘발성 메모리 장치(nonvolatile memory device)로 구분될 수 있다.
최근에는 휴대용 전자 장치의 사용이 증가하면서 비휘발성 메모리 장치의 사용이 크게 증가하고 있다. 이러한 메모리 장치는 컨트롤러의 제어에 따라 메모리 셀에 데이터를 저장하는 프로그램 동작(program operation), 메모리 셀에 저장된 데이터를 판독하는 리드 동작(read operation) 및 저장된 데이터를 삭제하는 소거 동작(erase operation) 등을 수행할 수 있다.
본 발명의 실시예는 다양한 모드에서 데이터 구조를 만들고, 만들어진 데이터 구조에 따라 동작을 수행할 수 있는 컨트롤러 및 이를 포함하는 메모리 시스템을 제공한다.
본 발명의 실시예에 따른 컨트롤러는, 프로토콜에 의해 정의된 데이터 구조를 포함하고, 호스트로부터 외부 요청을 수신받는 호스트 인터페이스 계층; 상기 외부 요청에 따라 상기 데이터 구조를 생성하거나, 내부 동작 시 생성되는 내부 요청에 응답하여 상기 데이터 구조를 생성하는 중앙 처리 장치; 및 상기 데이터 구조를 저장하는 버퍼 메모리를 포함한다.
본 발명의 실시예에 따른 메모리 시스템은, 데이터가 저장되는 저장 장치; 상기 저장 장치를 제어하는 컨트롤러를 포함하며, 상기 컨트롤러는, 다양한 모드들 중에서 선택된 모드에 핸들을 부여하고, 상기 핸들이 부여된 모드에 대한 데이터 구조를 생성하고, 상기 선택된 모드에 대한 동작이 종료되면 상기 핸들을 노말 모드로 복귀시키는 것을 특징으로 한다.
본 기술은 데이터 구조를 만드는 핸들(handle)을 하나만 사용하여 다양한 모드에서의 데이터 구조를 만들 수 있으며, 모드가 서로 다른 동작들이 동일한 구조를 가지는 데이터 구조를 사용함으로써, 데이터 관리가 용이해 질 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 저장 장치를 구체적으로 설명하기 위한 도면이다.
도 3은 도 1의 컨트롤러를 구체적으로 설명하기 위한 도면이다.
도 4는 도 3의 중앙 처리 장치를 구체적으로 설명하기 위한 도면이다.
도 5는 도 4의 모드 선택기를 구체적으로 설명하기 위한 도면이다.
도 6은 도 4의 버퍼 매니저를 구체적으로 설명하기 위한 도면이다.
도 7은 도 6의 데이터 구조의 실시예를 설명하기 위한 도면이다.
도 8은 도 6의 라인 리스트의 실시예를 설명하기 위한 도면이다.
도 9는 본 발명의 실시예에 따른 컨트롤러의 동작 방법을 설명하기 위한 순서도이다.
도 10은 도 1에 도시된 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11은 도 1에 도시된 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12는 도 1에 도시된 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13은 도 1에 도시된 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(1000)은 데이터가 저장되는 저장 장치(Storage Device; 1100)와, 저장 장치(1100)를 제어하는 컨트롤러(Controller; 1200)를 포함할 수 있다.
저장 장치(1100)는 다수의 메모리 장치들을 포함할 수 있고, 메모리 장치들은 데이터가 저장되는 다수의 메모리 셀들을 포함할 수 있다. 저장 장치(1100)는 컨트롤러(1200)의 제어에 따라 데이터를 프로그램하거나, 저장된 데이터를 컨트롤러(1200)로 출력하거나, 저장된 데이터를 삭제할 수 있다.
컨트롤러(1200)는 호스트(Host; 2000)의 요청(request)에 응답하여 저장 장치(1100)를 제어할 수 있으며, 필요한 경우에는 호스트(2000)의 요청이 없더라도 내부 동작을 통해 저장 장치(1100)를 제어할 수도 있다. 예를 들면, 내부 동작은 서든 파워 오프 리커버리(sudden power off recovery) 동작 또는 에러 정정(error correction) 동작일 수 있으며, 이 외에도 다양한 동작들이 포함될 수 있다. 서든 파워 오프 리커버리 동작은 전원 공급이 갑자기 중단된 경우, 메모리 시스템(1000)이 다시 부팅될 때 수행되는 동작일 수 있다. 에러 정정 동작은 리드 동작시 저장 장치(1100)로부터 리드된 데이터의 에러를 검출하고 정정하는 동작일 수 있다.
호스트(Host; 2000)는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 컨트롤러를 통해 메모리 장치와 통신할 수 있다. 호스트와 메모리 시스템 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스들이 포함될 수 있다.
호스트(2000)로부터 수신된 데이터를 저장 장치(1100)에 프로그램하는 노말 프로그램 동작이 수행되는 경우, 수신된 데이터는 인터페이스 프로토콜에 따라 정해진 데이터 구조(data structure)를 토대로 관리될 수 있다. 여기서, 데이터 구조는 데이터의 특성을 논리적 관점에서 나타낸 구조를 의미한다. 인터페이스 프로토콜에 따라 만들어진 데이터 구조는 이후의 프로그램 동작에서도 동일하게 사용될 수 있다. 하지만, 호스트(2000)로부터 수신된 데이터가 아닌, 메모리 시스템(1000)의 내부 동작에 의해 생성되는 데이터는 인터페이스 프로토콜을 거치지 않으므로, 별도의 데이터 구조를 생성하여 관리될 수 있다. 이처럼, 별도의 데이터 구조를 생성하여 데이터를 관리하는 경우, 컨트롤러(1200)는 새로운 데이터 구조를 생성해야 하므로, 이에 대한 시간 및 로드(load)가 증가할 수 있다.
따라서, 본 실시예에서는 서로 다른 모드에서도 동일한 데이터 구조를 생성할 수 있도록 함으로써, 컨트롤러(1200)의 동작 시간 및 로드(load)를 감소시키도록 한다.
도 2는 도 1의 저장 장치를 구체적으로 설명하기 위한 도면이다.
도 2를 참조하면, 저장 장치(1100)는 다수의 메모리 장치들(MD1~MDk; k는 양의 정수)을 포함할 수 있다. 예를 들면, 다수의 메모리 장치들(MD1~MDk)은 다수의 채널들(CH1~CHi)을 통해 컨트롤러(1200)와 통신할 수 있다. 채널들(CH1~CHi) 각각에는 다수의 메모리 장치들(MD1~MDk)이 연결될 수 있으며, 컨트롤러(1200)는 하나의 채널에 연결된 메모리 장치들 중 선택된 메모리 장치에만 커맨드를 출력할 수 있다. 예를 들면, 컨트롤러(1200)는 제1 채널(CH1)에 연결된 제1 내지 제k 메모리 장치들(MD1~MDk) 중, 제1 메모리 장치(MD1)에 제1 커맨드를 출력한 후에 제2 메모리 장치(MD2)에 제2 커맨드를 출력할 수 있다. 즉, 컨트롤러(1200)는 제1 및 제2 메모리 장치들(MD1, MD2)에 커맨드를 동시에 출력할 수 없다.
도 3은 도 1의 컨트롤러를 구체적으로 설명하기 위한 도면이다.
도 3을 참조하면, 컨트롤러(1200)는 중앙 처리 장치(Central Process Unit; 200), 에러 정정 회로(Error Correction Circuit; 210), 내부 메모리(Internal Memory; 220), 호스트 인터페이스 계층(Host Interface Layer; 230), 버퍼 메모리(Buffer Memory; 240) 및 플래시 인터페이스 계층(Flash Interface Layer; 250)을 포함할 수 있다. 중앙 처리 장치(200), 에러 정정 회로(210), 내부 메모리(220), 호스트 인터페이스 계층(230), 버퍼 메모리(240) 및 플래시 인터페이스 계층(250)은 버스(bus; 260)를 통해 서로 통신할 수 있다.
중앙 처리 장치(200)는 호스트(2000)로부터 수신되는 외부 요청(external request; RQe)에 따라 커맨드(command) 및 어드레스(address)를 생성할 수 있고, 메모리 시스템(1000)의 동작에 필요한 다양한 연산들을 수행할 수 있다.
에러 정정 회로(210)는 프로그램 동작 시 호스트(2000)로부터 수신된 데이터를 인코딩(encoding)할 수 있고, 리드 동작 시 메모리 장치로부터 수신된 데이터를 디코딩(decoding)할 수 있다. 예를 들면, 에러 정정 회로(210)는 디코딩 동작 시 에러가 검출된 경우, 에러를 정정할 수 있다.
내부 메모리(220)는 컨트롤러(1200)의 동작에 필요한 다양한 정보들을 저장할 수 있다. 예를 들면, 내부 메모리(220)는 논리적, 물리적(logical, physical) 어드레스 맵 테이블들(address map tables)을 포함할 수 있다. 어드레스 맵 테이블들은 메모리 장치들에도 저장될 수 있으며, 메모리 시스템(1000)이 부팅될 때 메모리 장치들에 저장된 어드레스 맵 테이블이 다시 내부 메모리(220)로 로드(load)될 수 있다. 내부 메모리(220)는 RAM(random access memory), DRAM(dynamic RAM), SRAM(static RAM), 캐시(cache) 및 강하게 결합된 메모리(tightly coupled memory; TCM) 중 적어도 하나 이상으로 구성될 수 있다.
호스트 인터페이스 계층(230)은 컨트롤러(1200)와 호스트(2000) 사이에서 외부 요청(RQe), 어드레스 및 데이터 등을 주고받을 수 있다. 예를 들면, 호스트 인터페이스 계층(230)은 호스트(2000)로부터 외부 요청(RQe), 어드레스 및 데이터 등을 수신받을 수 있고, 저장 장치(1100)로부터 리드된 데이터를 호스트(2000)에 전송할 수 있다.
버퍼 메모리(240)는 메모리 시스템(1000)의 동작 수행 시, 동작에 필요한 데이터를 임시로 저장할 수 있다. 예를 들면, 버퍼 메모리(240)는 프로그램 동작 시, 선택된 메모리 장치의 프로그램 동작이 패스(pass)될 때까지 원본 프로그램 데이터를 임시로 저장할 수 있다. 버퍼 메모리(240)는 리드 동작 시, 메모리 장치로부터 리드된 데이터를 임시로 저장할 수 있다. 버퍼 메모리(240)는 메모리 시스템(1000)의 동작에 필요한 어드레스 맵핑 정보를 저장할 수 있으며, 어드레스 맵핑 정보를 수시로 업데이트할 수 있다. 또한, 버퍼 메모리(240)는 데이터 구조 정보(data structure information; DST_IF)를 수신받고 임시로 저장할 수 있다. 버퍼 메모리(240)는 DRAM으로 구성될 수 있다.
플래시 인터페이스 계층(250)은 컨트롤러(1200)와 저장 장치(1100) 사이에서 커맨드, 어드레스 및 데이터 등을 주고받을 수 있다. 예를 들면, 플래시 인터페이스 계층(250)은 채널들을 통해 저장 장치(1100)에 커맨드, 어드레스 및 데이터를 출력할 수 있다고, 저장 장치(1100)로부터 데이터를 수신받을 수 있다. 또한, 플래시 인터페이스 계층(250)은 중앙 처리 장치(200)에서 생성된 커맨드들(CMD)을 저장 장치(1100)의 상태에 따라 순서를 변경하는 큐잉(queueing) 동작을 수행하고, 큐잉된 커맨드들을 저장 장치(1100)에 순차적으로 출력할 수 있다. 또한, 플래시 인터페이스 계층(250)은 저장 장치(1100)에서 수행되는 선택된 동작이 종료되었는지 또는 진행 중인지를 판단할 수 있다. 플래시 인터페이스 계층(250)은 저장 장치(1100)의 동작이 종료되면, 종료 신호(END_S)를 중앙 처리 장치(200)로 전송할 수 있다.
상술한 컨트롤러(1200)에서, 중앙 처리 장치(200)는 외부 요청(RQe)에 대응되는 데이터에 대한 데이터 구조(data structure)를 생성하기 위하여 데이터 구조 정보(DST_IF)을 출력할 수 있다. 또한, 중앙 처리 장치(200)는 컨트롤러(1200)의 내부 동작 수행 시 생성되는 데이터에 대해서도 데이터 구조를 생성하기 위한 데이터 구조 정보(DST_IF)를 출력할 수 있다. 이때, 중앙 처리 장치(200)는 서로 다른 모드들(modes)의 데이터에 대해서 서로 다른 데이터 구조를 생성하지 않고, 하나의 고정된 데이터 구조를 사용할 수 있다. 예를 들면, 외부 요청(RQe)에 대응되는 데이터에 대하여 생성된 데이터 구조는, 서든 파워 오프(sudden power off) 이후의 재부팅 동작이나 에러 정정 동작 시 생성되는 데이터에 대해서도 동일하게 적용될 수 있다.
이처럼, 하나의 데이터 구조를 사용하게 되면, 새로운 데이터 구조를 생성하기 위한 동작이 생략될 수 있으므로, 중앙 처리 장치(200)의 구동 부담이 감소할 수 있다.
도 4는 도 3의 중앙 처리 장치를 구체적으로 설명하기 위한 도면이다.
도 4를 참조하면, 중앙 처리 장치(200)는 시스템 매니저(System Manager; 410), 모드 선택기(Mode Selector; 420), 버퍼 매니저(Buffer Manager; 430) 및 커맨드 생성부(CMD Generator; 440)를 포함할 수 있다.
시스템 매니저(410)는 컨트롤러(1200) 내부 동작이 필요한 경우, 내부 요청(RQi)을 생성할 수 있다. 예를 들면, 시스템 매니저(410)는 호스트(2000)의 요청이 아닌 내부 동작을 위한 내부 요청(RQi)을 생성할 수 있다. 따라서, 내부 요청(RQi)은 호스트(2000)로부터 수신되는 외부 요청(RQe)과 상이한 요청(request)일 수 있다. 예를 들면, 시스템 매니저(410)는 서든 파워 오프(sudden power off) 이후의 재부팅 동작을 위한 내부 요청(RQi) 또는, 에러 정정 동작을 위한 내부 요청(RQi)을 생성할 수 있다.
모드 선택기(420)는 호스트(2000)로부터 수신되는 외부 요청(RQe) 또는 시스템 매니저(410)로부터 수신되는 내부 요청(RQi)에 응답하여 모드 선택 신호(SMODE_S)를 출력할 수 있다. 예를 들면, 모드 선택기(420)는 외부 요청(RQe) 또는 내부 요청(RQi)에 응답하여 데이터 구조를 생성하기 위한 핸들(handle)을 제어할 수 있다. 예를 들면, 모드 선택기(420)는 외부 요청(RQe)에 응답하여 노말 모드를 선택하거나, 내부 요청(RQi)에 응답하여 내부 모드를 선택하고, 선택된 내부 모드에 핸들(handle)을 부여할 수 있다.
여기서, 핸들(handle)은 데이터 구조를 생성하기 위한 커맨드일 수 있다. 예를 들면, 모드 선택기(420)는 외부 요청(RQe)이 수신되면 노말 모드로 동작하기 위한 모드 선택 신호(SMODE_S)를 출력할 수 있다. 핸들은 노말 모드에 디폴트로 지정될 수 있다. 내부 요청(RQi)이 수신되면, 모드 선택기(420)는 노말 모드와 다른 모드로 동작하기 위한 모드 선택 신호(SMODE_S)를 출력할 수 있다. 노말 모드와 다른 모드에서도 노말 모드와 동일한 데이터 구조를 사용하기 위하여, 모드 선택기(420)는 핸들을 선택된 모드로 변환할 수 있다. 즉, 데이터 구조는 핸들이 지정된 모드에서 데이터에 대한 구조로 생성될 수 있으므로, 모드 선택기(420)는 모드에 따라 핸들만 변환하고, 선택된 모드에 대한 모드 선택 신호(SMODE_S)를 출력할 수 있다.
또한, 모드 선택기(420)는 종료 신호(END_S)에 응답하여 핸들을 노말 모드로 다시 원위치 시킬 수 있다. 만약, 노말 모드에 해당되는 동작이 종료되었다면, 핸들은 노말 모드에 그대로 유지될 수 있다. 만약, 노말 모드 이외의 내부 모드에 해당되는 동작이 종료되었다면, 핸들은 노말 모드로 다시 복구될 수 있다.
버퍼 매니저(430)는 핸들이 부여된 모드에서 사용되는 데이터를 분석하여 데이터 구조(DATA structure)를 생성할 수 있다. 버퍼 매니저(430)는 호스트 인터페이스 계층(230)의 프로토콜에 의해 정의된 데이터 구조(DATA structure)를 기반으로 데이터 구조(DATA structure)를 생성할 수 있다. 예를 들면, 버퍼 매니저(430)는 호스트 인터페이스 계층(230)의 프로토콜에 의해 정의된 데이터 구조(DATA structure)와 동일한 구조를 가지는 데이터 구조(DATA Structure)를 생성할 수 있다.
또한, 버퍼 매니저(430)는 데이터 구조(DATA structure)에 대한 라인 리스트(Line List)를 생성하고, 데이터 구조(DATA structure) 및 라인 리스트(Line List)에 대한 데이터 구조 정보(DST_IF) 및 동작 신호(OP_S)를 출력할 수 있다. 데이터 구조 정보(DATA_IF)는 버퍼 메모리(240)에 데이터 구조 및 라인 리스트를 저장하기 위한 정보일 수 있고, 동작 신호(OP_S)는 동작을 수행시키기 위한 신호일 수 있다. 즉, 선택된 동작에 대한 데이터 구조가 생성되어야만 선택된 동작이 수행될 수 있으므로, 데이터 구조를 생성하기 위한 데이터 구조 정보(DATA_IF)가 출력될 때 동작 신호(OP_S)도 동시에 출력될 수 있다.
커맨드 생성부(440)는 동작 신호(OP_S)에 응답하여 선택된 동작에 대응되는 커맨드(CMD)를 생성하고 출력할 수 있다.
도 5는 도 4의 모드 선택기를 구체적으로 설명하기 위한 도면이다.
도 5를 참조하면, 모드 선택기(420)는 외부 요청(RQe) 또는 내부 요청(RQi)에 응답하여 모드를 선택하고, 선택된 모드에 대한 데이터 구조를 생성하기 위한 핸들(Handle)을 변환시킬 수 있다. 예를 들면, 모드는 노말 모드(Normal Mode), 에러 모드(Error Mode) 또는 서든 파워 오프 리커버리 모드(SPOR Mode) 중에서 어느 하나로 선택될 수 있다. 이 외에도 다양한 모드들이 포함될 수 있으며, 본 실시예에서는 도 5에 도시된 바와 같이 세 가지 모드들 중 어느 하나의 모드가 선택되는 경우가 실시예로써 설명된다.
노말 모드(Normal Mode)는 호스트 인터페이스 계층(230)을 통해 외부 요청(RQe)이 수신되는 모드일 수 있다. 데이터 구조를 생성하기 위한 핸들(Handle)은 디폴트(default)로 노말 모드(Normal Mode)에 지정될 수 있다. 왜냐하면, 호스트 인터페이스 계층(230)의 프로토콜에 따라 데이터 구조(DATA structure)가 생성될 수 있으므로, 노말 모드(Normal Mode)에서 모드 선택기(420)는 핸들(Handle)을 변환하지 않고 노말 모드(Normal Mode)에 대응되는 모드 선택 신호(SMODE_S)를 출력할 수 있다.
에러 모드(Error Mode)는 호스트(2000)의 관여 없이 컨트롤러(1200) 내부에서 동작하는 모드일 수 있다. 예를 들면, 저장 장치(1100)에서 리드 동작이 수행되는 경우, 에러 정정 회로(210)는 리드된 데이터를 디코딩하여 에러를 검출할 수 있고, 에러 비트의 개수가 정정 가능한 범위 내에 포함되는 경우에는 에러를 정정할 수 있다. 이때 컨트롤러(1200)에서 사용되는 데이터 호스트 인터페이스 계층(230)의 프로토콜과 상관 없으므로, 데이터 구조를 생성하기 위해서 컨트롤러(1200)가 별도의 동작을 수행해야 한다. 하지만, 본 실시예에서는 노말 모드(Normal Mode)에 지정된 핸들(Handle)을 에러 모드(Error Mode)로 변환함으로써(51) 노말 모드(Normal Mode)에서 사용되는 데이터 구조를 그대로 사용할 수 있다. 모드 선택기(420)는 이러한 데이터 구조가 사용될 수 있도록, 핸들(Handle)을 에러 모드(Error Mode)로 변환시키고, 에러 모드(Error Mode)에 대응되는 모드 선택 신호(SMODE_S)를 출력할 수 있다.
서든 파워 오프 리커버리 모드(SPOR Mode)도 호스트(2000)의 관여 없이 컨트롤러(1200) 내부에서 동작하는 모드일 수 있다. 예를 들면, 메모리 시스템(1000)에 공급되는 파워(power)가 갑자기 중단되는 서든 파워 오프(sudden power off; SPO)가 발생하고 메모리 시스템(1000)이 재 부팅되는 경우, 컨트롤러(1200)는 서든 파워 오프(SPO)가 발생하기 이전의 상태를 파악하기 위한 서든 파워 오프 리커버리 동작을 수행할 수 있다. 이때, 메모리 시스템(1000)에 대한 다양한 데이터가 컨트롤러(1200)와 저장 장치(1100) 사이에서 전송될 수 있다. 이때 생성되는 데이터는 호스트 인터페이스 계층(230)의 프로토콜과 상관없으므로 데이터 구조를 생성하기 위해서 컨트롤러(1200)가 별도의 동작을 수행해야 한다. 하지만, 본 실시예에서는 노말 모드(Normal Mode)에 지정된 핸들(Handle)만 서든 파워 오프 리커버리 모드(SPOR MODE)로 변환함으로써(52) 노말 모드(Normal Mode)에서 사용되는 데이터 구조를 그대로 사용할 수 있다.
에러 모드(Error Mode) 또는 서든 파워 오프 리커버리 모드(SPOR Mode)에서 해당 동작이 종료되면 모드 선택기(420)에 종료 신호(END_S)가 수신되고, 모드 선택기(420)는 종료 신호(END_S)에 응답하여 핸들(Handle)을 노말 모드(Normal MODE)로 원위치 시킬 수 있다(53, 54).
도 6은 도 4의 버퍼 매니저를 구체적으로 설명하기 위한 도면이고, 도 7은 도 6의 데이터 구조의 실시예를 설명하기 위한 도면이며, 도 8은 도 6의 라인 리스트의 실시예를 설명하기 위한 도면이다.
도 6을 참조하면, 버퍼 매니저(430)는 모드 선택 신호(SMODE_S)에 응답하여 데이터 구조(DATA Structure; 61) 및 라인 리스트(Line List; 62)를 생성할 수 있다. 데이터 구조(61)는 데이터를 효율적으로 저장하고 관리하기 위하여 사용될 수 있으며, 데이터의 특성 및 종류 등에 따라 데이터의 핵심 내용만 간추려서 생성될 수 있다. 따라서, 데이터 구조는 사용되는 데이터를 효율적으로 관리할 수 있다. 도 7을 참조하여 데이터 구조의 실시예를 설명하면 다음과 같다.
데이터 구조(61)는 설계 방식에 따라 다양하게 생성될 수 있다. 데이터 구조는 호스트 인터페이스 계층(230)의 프로토콜에 의해 정의된 패턴으로 생성될 수 있다.
상술한 바와 같이, 본 실시예에서는 노말 모드(Normal Mode)에서는 프로토콜에 의해 정의된 패턴으로 데이터 구조가 생성되지만, 노말 모드(Normal Mode) 이외의 모드들에서는 프로토콜이 데이터 구조를 생성하지 않으므로, 버퍼 매니저(430)는 핸들(Handle)을 받은 모드에 대한 데이터 구조(61)를 생성할 수 있다. 즉, 버퍼 매니저(430)는 노말 모드(Normal Mode)에서 생성되는 데이터 구조와 동일한 구조를 가지는 데이터 구조를 다른 모드들에서도 생성할 수 있다.
데이터 구조는 도 7에 도시된 바와 같이, 데이터가 선형(Linear)인지 또는 비선형(Non-Linear)인지 구분된 정보를 포함할 수 있다. 예를 들면, 순차적으로 나열되는 데이터는 선형(Linear) 데이터로 구분될 수 있고, 순차적이지 않은 데이터는 비선형(Non-Linear) 데이터로 구분될 수 있다. 선형(Linear) 데이터는 다시 배열(Arrays), 스택(Stack), 연결 리스트(Linked List), 큐(Queue) 등으로 구분될 수 있고, 비선형(Non-Linear) 데이터는 트리(Trees), 그래프(Graph) 등으로 구분될 수 있다. 이 외에도 선형(Linear) 데이터 및 비선형(Non-Linear) 데이터는 다양한 조건에 따라 구분될 수 있다.
또한, 버퍼 매니저(430)는 데이터 구조를 생성할 때, 해당 데이터에 대한 라인 리스트(62)를 생성할 수 있다. 도 8을 참조하여 라인 리스트의 실시예를 설명하면 다음과 같다.
라인 리스트(62)는 데이터 구조(61)가 어떤 모드에서 생성된 것인지에 대한 정보를 포함할 수 있다. 예를 들면, 라인 리스트(62)는 노말 동작 커맨드 정보(Normal Operation CMD Information), 에러 동작 커맨드 정보(Error Operation CMD Information), 서든 파워 오프 리커버리 동작 커맨드 정보(SPOR Operation CMD Information), 리플레이 보호 메모리 블록(Replay Protected Memory Block) 동작 커맨드 정보(RPMB Operation CMD Information) 등을 포함할 수 있다. 리플레이 보호 메모리 블록 동작은 메모리 내부의 특별한 영역을 할당하여 인증에 사용되는 영역을 구성하는 것을 의미한다.
버퍼 매니저(430)는 도 7 및 도 8에서 생성되는 정보를 데이터 구조 정보(DST_IF)로 생성하여 출력할 수 있다. 버퍼 매니저(430)에서 출력된 데이터 구조 정보(DST_IF)는 버퍼 메모리(240)에 저장될 수 있다. 예를 들면, 버퍼 매니저(430)는 데이터 구조(61) 및 라인 리스트(62)를 생성하여 데이터 구조 정보(DST_IF)를 출력하고, 버퍼 메모리(240)는 데이터 구조 정보(DST_IF)에 포함된 정보에 따라 데이터 구조(61) 및 라인 리스트(62)를 각 동작별로 저장할 수 있다.
도 9는 본 발명의 실시예에 따른 컨트롤러의 동작 방법을 설명하기 위한 순서도이다.
도 1 내지 도 9를 참조하면, 컨트롤러(1200)는 특정 동작을 수행하기 이전에 노말 모드(Normal MODE)로 설정된다(S91). 즉, 컨트롤러(1200)의 디폴트 모드는 노말 모드(Normal MODE)일 수 있다.
특정 동작이 시작될 때, 특정 동작을 실행하기 위한 요청(request)이 생성되고, 이때 호스트(2000)에 의한 외부 요청(RQe)인지 또는 컨트롤러(1200)에 의한 내부 요청(RQi)인지에 따라 모드가 선택될 수 있다(S92). 예를 들면, 호스트(2000)로부터 외부 요청(RQe)이 수신되면, 노말 모드(Normal MODE)가 계속 유지될 수 있다. 메모리 시스템(1000)의 내부 동작이 수행되는 경우에는, 시스템 매니저(410)가 내부 요청(RQi)을 생성하고, 내부 요청(RQi)에 따라 모드가 선택될 수 있다. 예를 들면, 모드 선택기(420)는 외부 요청(RQe)이 수신되면 노말 모드(Normal MODE)를 유지하고, 내부 요청(RQi)이 수신되면 내부 요청(RQi)에 대응되는 모드를 선택할 수 있다. 모드가 선택되면, 모드 선택기(420)는 데이터 구조를 생성하기 위한 핸들(Handle)을 선택된 모드에 부여할 수 있다(S93). 선택된 모드에 핸들이 부여되면, 버퍼 매니저(430)는 데이터 구조(DS) 및 라인 리스트(LL)를 생성할 수 있다(S94).
데이터 구조(DS)는 호스트 인터페이스 계층(230)의 프로토콜에 의해 결정될 수 있으며, 모드가 서로 다르더라도 공통된 데이터 구조를 토대로 데이터가 관리될 수 있다. 라인 리스트(LL)는 데이터 구조(DS)가 어떤 모드에서 생성된 것인지에 대한 정보를 포함할 수 있다. 즉, 데이터 구조(DS) 및 라인 리스트(LL)는 모두 각 동작의 데이터를 효율적으로 관리하는데 사용될 수 있다.
버퍼 매니저(430)는 데이터 구조(DS) 및 라인 리스트(LL) 정보가 포함된 데이터 구조 정보(DST_IF)를 출력할 수 있고, 버퍼 메모리(240)는 데이터 구조 정보(DST_IF)를 수신받아 각 동작 별로 또는 모드 별로 데이터 구조(DS) 및 라인 리스트(LL)를 각각 저장할 수 있다. 데이터 구조(DS) 및 라인 리스트(LL)는 버퍼 메모리(240)가 아니더라도 컨트롤러(1200) 내부의 저장 영역에 저장될 수도 있다.
버퍼 매니저(430)는 데이터 구조 정보(DST_IF)를 출력할 때, 커맨드(CMD)를 출력할 수 있고, 저장 장치(1100)는 커맨드(CMD)에 응답하여 선택된 동작을 수행할 수 있다(S95).
플래시 인터페이스 계층(250)은 저장 장치(1100)에서 수행되는 선택된 동작이 종료되었는지 또는 진행 중인지를 판단할 수 있다(S96). 선택된 동작이 종료되면(Yes), 플래시 인터페이스 계층(250)은 종료 신호(END_S)를 생성하여 모드 선택기(420)로 전송할 수 있다. 모드 선택기(420)는 종료 신호(END_S)가 수신되면 핸들(Handle)을 노말 모드(Normal MODE)로 되돌릴 수 있다(S97). ‘S96’ 단계에서 ‘No’는 저장 장치(1100)에서 선택된 동작이 계속 진행중임을 의미한다.
상술한 바와 같이, 프로토콜에 의해 데이터 구조(DS)가 생성되지 않는 모드에서, 컨트롤러(1200)는 선택된 모드에 핸들(Handle)을 부여하고, 핸들이 부여된 모드에 대한 데이터 구조(DS)를 생성할 수 있다. 따라서, 데이터 구조(DS)를 새로 설계하기 위한 별도의 추가 시간이 필요하지 않으며, 하나의 데이터 구조를 사용함으로써 데이터를 일관성 있게 관리할 수 있다. 또한, 새로운 데이터 구조를 생성하기 위한 펌웨어(firmware)의 소모를 방지할 수 있으므로, 새로운 펌웨어를 구동시키기 위한 코드가 불필요하다.
도 10은 도 1에 도시된 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 10을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은 저장 장치(1100)와 상기 저장 장치(1100)의 동작을 제어할 수 있는 컨트롤러(1200)를 포함할 수 있다. 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 저장 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작 등을 제어할 수 있다.
저장 장치(1100)에 프로그램된 데이터는 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 저장 장치(1100)에 전송할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 저장 장치(1100)의 동작을 제어할 수 있는 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다.
도 11은 도 1에 도시된 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은 저장 장치(1100)와 상기 저장 장치(1100)의 데이터 처리 동작을 제어할 수 있는 컨트롤러(1200)를 포함할 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 저장 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 저장 장치(1100)의 동작을 제어할 수 있는 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다.
도 12는 도 1에 도시된 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은 저장 장치(1100)와 상기 저장 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 컨트롤러(1200)를 포함한다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 컨트롤러(1200)를 통하여 저장 장치(1100)에 저장될 수 있다. 또한, 저장 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 저장 장치(1100)의 동작을 제어할 수 있는 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다.
도 13은 도 1에 도시된 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 저장 장치(1100), 컨트롤러(1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
컨트롤러(1200)는 저장 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스(7100)는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; μP; 6100)의 제어에 따라 카드 인터페이스(7100)와 컨트롤러(1200)를 통하여 저장 장치(1100)와 데이터 통신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000: 메모리 시스템 1100: 저장 장치
1200: 컨트롤러 200: 중앙 처리 장치
210: 에러 정정 회로 220: 내부 메모리
230: 호스트 인터페이스 계층
240: 버퍼 메모리 250: 플래시 인터페이스 계층
410: 시스템 매니저 420: 모드 선택기
430: 버퍼 매니저 440: 커맨드 생성부

Claims (20)

  1. 프로토콜에 의해 정의된 데이터 구조를 포함하고, 호스트로부터 외부 요청을 수신받는 호스트 인터페이스 계층;
    상기 외부 요청에 따라 상기 데이터 구조를 생성하거나, 내부 동작 시 생성되는 내부 요청에 응답하여 상기 데이터 구조를 생성하는 중앙 처리 장치; 및
    상기 데이터 구조를 저장하는 버퍼 메모리를 포함하는 컨트롤러.
  2. 제1항에 있어서, 상기 중앙 처리 장치는,
    상기 내부 동작을 위한 상기 내부 요청을 생성하는 시스템 매니저;
    상기 외부 요청 또는 상기 내부 요청에 따라 상기 데이터 구조를 생성하기 위하여 모드를 선택하고, 선택된 모드에 대한 모드 선택 신호를 출력하는 모드 선택기; 및
    상기 모드 선택 신호에 응답하여 상기 선택된 모드에 대응하는 상기 데이터 구조를 생성하고, 상기 데이터 구조에 대한 데이터 구조 정보를 출력하는 버퍼 매니저를 포함하는 컨트롤러.
  3. 제1항에 있어서,
    상기 내부 동작은 상기 호스트의 제어 없이 상기 컨트롤러의 내부에서 자체적으로 수행되는 동작인 컨트롤러.
  4. 제1항에 있어서,
    상기 내부 동작은 전원 공급이 갑자기 중단된 후, 재 부팅 시 수행되는 서든 파워 오프 리커버리 동작, 또는 리드 동작시 저장 장치로부터 리드된 데이터의 에러를 검출하고 정정하는 동작을 포함하는 컨트롤러.
  5. 제2항에 있어서, 상기 모드 선택기는,
    상기 외부 요청 또는 상기 내부 요청에 응답하여 노말 모드 또는 내부 모드를 선택하고,
    선택된 모드에 대한 상기 데이터 구조가 생성될 수 있도록, 상기 선택된 모드에 핸들(handle)을 부여하는 컨트롤러.
  6. 제5항에 있어서,
    상기 핸들은 상기 데이터 구조를 생성하기 위한 커맨드인 컨트롤러.
  7. 제5항에 있어서, 상기 모드 선택기는,
    상기 내부 요청에 대응되는 동작이 종료되면 상기 핸들을 상기 노말 모드로 복귀시키는 컨트롤러.
  8. 제2항에 있어서, 상기 버퍼 매니저는,
    상기 호스트 인터페이스 계층에 정의된 상기 데이터 구조를 기반으로, 상기 선택된 모드에 사용되는 데이터를 분석하여 상기 데이터 구조를 생성하는 컨트롤러.
  9. 제8항에 있어서, 상기 버퍼 매니저는,
    상기 데이터 구조가 어떤 모드에서 생성된 것인지에 대한 정보를 포함하는 라인 리스트(line list)를 더 생성하는 컨트롤러.
  10. 제9항에 있어서,
    상기 버퍼 매니저는 상기 데이터 구조 및 상기 라인 리스트에 대한 데이터 구조 정보를 출력하는 컨트롤러.
  11. 제10항에 있어서,
    상기 버퍼 매니저는 상기 데이터 구조 정보를 출력할 때, 상기 선택된 모드에 대한 동작 신호를 출력하는 컨트롤러.
  12. 제11항에 있어서,
    상기 중앙 처리 장치는 상기 동작 신호에 응답하여 저장 장치를 제어하기 위한 커맨드를 생성하는 커맨드 생성부를 더 포함하는 컨트롤러.
  13. 제10항에 있어서,
    상기 버퍼 메모리는 상기 데이터 구조 정보에 따라 생성되는 상기 데이터 구조 및 상기 라인 리스트를 저장하는 컨트롤러.
  14. 제1항에 있어서,
    상기 데이터 구조는 데이터가 선형(Linear)인지 또는 비선형(Non-Linear)인지 구분된 정보를 포함하는 컨트롤러.
  15. 제14항에 있어서,
    상기 선형(Linear) 데이터는 배열(Arrays), 스택(Stack), 연결 리스트(Linked List) 또는 큐(Queue)로 구분되는 컨트롤러.
  16. 제14항에 있어서,
    상기 비선형(Non-Linear) 데이터는 트리(Trees) 또는 그래프(Graph)로 구분되는 컨트롤러.
  17. 데이터가 저장되는 저장 장치;
    상기 저장 장치를 제어하는 컨트롤러를 포함하며,
    상기 컨트롤러는,
    다양한 모드들 중에서 선택된 모드에 핸들을 부여하고,
    상기 핸들이 부여된 모드에 대한 데이터 구조를 생성하고,
    상기 선택된 모드에 대한 동작이 종료되면 상기 핸들을 노말 모드로 복귀시키는 메모리 시스템.
  18. 제17항에 있어서,
    상기 컨트롤러는 상기 데이터 구조 하나를 사용하여 상기 모드들에 대한 데이터를 관리하는 메모리 시스템.
  19. 제17항에 있어서,
    상기 노말 모드는 호스트로부터 출력된 외부 요청에 따라 상기 컨트롤러가 동작하는 모드인 메모리 시스템.
  20. 제19항에 있어서,
    상기 노말 모드를 제외한 상기 컨트롤러의 내부에서 수행되는 내부 모드에서는, 상기 노말 모드에서 사용되는 상기 데이터 구조를 사용하여 데이터를 관리하는 메모리 시스템.
KR1020180041734A 2018-04-10 2018-04-10 컨트롤러 및 이를 포함하는 메모리 시스템 KR20190118428A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180041734A KR20190118428A (ko) 2018-04-10 2018-04-10 컨트롤러 및 이를 포함하는 메모리 시스템
US16/168,427 US20190310797A1 (en) 2018-04-10 2018-10-23 Controller and memory system including the same
CN201811368267.0A CN110362513A (zh) 2018-04-10 2018-11-16 控制器及包括控制器的存储器***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180041734A KR20190118428A (ko) 2018-04-10 2018-04-10 컨트롤러 및 이를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20190118428A true KR20190118428A (ko) 2019-10-18

Family

ID=68096481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180041734A KR20190118428A (ko) 2018-04-10 2018-04-10 컨트롤러 및 이를 포함하는 메모리 시스템

Country Status (3)

Country Link
US (1) US20190310797A1 (ko)
KR (1) KR20190118428A (ko)
CN (1) CN110362513A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102665410B1 (ko) 2018-07-30 2024-05-13 삼성전자주식회사 메모리 장치의 내부 프로세싱 동작 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729681A (en) * 1995-10-10 1998-03-17 Intel Corporation Method of communicating data from a host to a network controller
JP2002223213A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd データ転送方法、記憶装置、その制御方法、及びデータ転送制御装置
US7072908B2 (en) * 2001-03-26 2006-07-04 Microsoft Corporation Methods and systems for synchronizing visualizations with audio streams
US20030206519A1 (en) * 2002-05-03 2003-11-06 Michael Sanders System and method for encoding and decoding messages
US10845399B2 (en) * 2007-04-03 2020-11-24 Electro Industries/Gaugetech System and method for performing data transfers in an intelligent electronic device
CA2678098C (en) * 2009-09-25 2011-04-05 Ibm Canada Limited - Ibm Canada Limitee Distributed management of native interface metadata and arrays
US9189385B2 (en) * 2010-03-22 2015-11-17 Seagate Technology Llc Scalable data structures for control and management of non-volatile storage
US9790142B2 (en) * 2011-08-03 2017-10-17 Total Research & Technology Feluy Catalyst comprising a phosphorous modified zeolite and having partly an ALPO structure
US9471484B2 (en) * 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
KR102369940B1 (ko) * 2015-04-27 2022-03-04 에스케이하이닉스 주식회사 저장 장치 및 이를 포함하는 메모리 시스템
WO2017024058A1 (en) * 2015-08-03 2017-02-09 Ingalls Information Security Ip, L.L.C. Network security monitoring and correlation system and method of using same
DE102017106713A1 (de) * 2016-04-20 2017-10-26 Samsung Electronics Co., Ltd. Rechensystem, nichtflüchtiges Speichermodul und Verfahren zum Betreiben einer Speichervorrichtung
KR102447465B1 (ko) * 2017-09-08 2022-09-27 삼성전자주식회사 호스트로부터의 읽기 요청에 대한 짧은 읽기 응답 시간을 제공하기 위해 내부 동작을 일시적으로 중단하는 스토리지 장치
US10395722B2 (en) * 2017-09-29 2019-08-27 Intel Corporation Reading from a mode register having different read and write timing

Also Published As

Publication number Publication date
US20190310797A1 (en) 2019-10-10
CN110362513A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
KR102094393B1 (ko) 불휘발성 메모리 시스템 및 그것의 동작 방법
US20160048459A1 (en) Operation method of memory controller and nonvolatile memory system including the memory controller
JPWO2008117520A1 (ja) メモリコントローラ、不揮発性メモリシステムおよびホスト装置
KR20190123090A (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR102225313B1 (ko) 데이터 저장 장치의 동작 방법
US10346052B2 (en) Memory system with priority processing and operating method thereof
KR20210051921A (ko) 메모리 시스템 및 그것의 동작방법
US20150138900A1 (en) Data storage device and operating method thereof
KR20150055413A (ko) 데이터 저장 장치
KR20150087646A (ko) 불 휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20170007613A (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
KR20190083150A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20160105625A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190019712A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170110810A (ko) 데이터 처리 시스템 및 그것의 동작 방법
KR20210039171A (ko) 메모리 시스템을 포함하는 데이터 처리 시스템에서 동작 정보를 송수신하는 방법 및 장치
US11455186B2 (en) Controller and memory system having the same
US11237954B2 (en) Controller and data storage system having the same
KR101258529B1 (ko) 메모리 카드 시스템, 메모리 카드, 그리고 메모리 카드의응용프로그램 수행방법
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
US20180196602A1 (en) Data storage device and data processing system including the same
KR20190118428A (ko) 컨트롤러 및 이를 포함하는 메모리 시스템
US20230152993A1 (en) Storage device
KR20210026832A (ko) 메모리 시스템의 입출력 성능을 향상시키는 장치 및 방법
KR20210006556A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
WITB Written withdrawal of application