KR20170110565A - 반도체 칩의 제조 방법 - Google Patents

반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR20170110565A
KR20170110565A KR1020177001752A KR20177001752A KR20170110565A KR 20170110565 A KR20170110565 A KR 20170110565A KR 1020177001752 A KR1020177001752 A KR 1020177001752A KR 20177001752 A KR20177001752 A KR 20177001752A KR 20170110565 A KR20170110565 A KR 20170110565A
Authority
KR
South Korea
Prior art keywords
sensitive adhesive
pressure
wafer
adhesive layer
semiconductor chip
Prior art date
Application number
KR1020177001752A
Other languages
English (en)
Inventor
고조 우에다
무네히로 하타이
다카히로 아사오
도루 도네가와
Original Assignee
세키스이가가쿠 고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키스이가가쿠 고교가부시키가이샤 filed Critical 세키스이가가쿠 고교가부시키가이샤
Priority to KR1020237034033A priority Critical patent/KR102652507B1/ko
Publication of KR20170110565A publication Critical patent/KR20170110565A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C09J7/02—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은, 다이싱 테이프에 의해서 보강한 상태에서 웨이퍼를 다이싱하여 반도체 칩을 제조하는 방법으로서, 수계 유기 용제를 사용한 경우에라도 위치 어긋남 등이 발생되는 경우가 없으며, 또한, 얻어진 반도체 칩 상에 잔사의 부착이 발생되는 경우가 없는 반도체 칩의 제조 방법을 제공하는 것을 목적으로 한다. 본 발명은, 적어도 자극에 의해서 가교, 경화하는 경화형 점착제 성분을 함유하는 점착제층과 기재 필름으로 이루어지는 다이싱 테이프를, 웨이퍼에 점착제층측으로부터 첩부하여 보강하는 다이싱 테이프 첩부 공정과, 상기 점착제층에 자극을 주어 경화형 점착제 성분을 가교, 경화하는 점착제층 경화 공정과, 상기 다이싱 테이프에 의해서 보강된 웨이퍼를 다이싱하여 반도체 칩을 얻는 다이싱 공정과, 상기 다이싱 테이프로부터 반도체 칩을 박리하는 반도체 칩 박리 공정을 갖는 반도체 칩의 제조 방법이다.

Description

반도체 칩의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR CHIP}
본 발명은 다이싱 테이프에 의해서 보강한 상태에서 웨이퍼를 다이싱하여 반도체 칩을 제조하는 방법으로서, 수계 유기 용제를 사용한 경우에라도 위치 어긋남 등이 발생되는 경우가 없으며, 또한, 얻어진 반도체 칩 상에 잔사의 부착이 발생되는 경우가 없는 반도체 칩의 제조 방법에 관한 것이다.
반도체 칩은 통상적으로 순도가 높은 봉상의 반도체 단결정 등을 슬라이스하여 웨이퍼로 한 후, 포토레지스트를 이용하여 웨이퍼 표면에 소정의 회로 패턴을 형성하고, 이어서, 웨이퍼 이면을 연삭기에 의해서 연삭한 후, 마지막으로 다이싱하여 칩화함으로써 제조되고 있다.
종래부터, 다이싱시에는, 웨이퍼의 이면측에 다이싱 테이프를 첩부하여, 웨이퍼를 접착 고정시킨 상태에서 세로 방향 및 가로 방향으로 다이싱하고, 개개의 반도체 칩으로 분리한 후, 얻어진 반도체 칩을 다이싱 테이프측으로부터 니들로 밀어 올리는 등의 방법에 의해서 픽업하고, 다이 패드 상에 고정시키는 방법이 채용되고 있었다. 예를 들어, 특허문헌 1 에는, 복수의 지석축을 갖는 연삭 가공 장치를 사용하여, 웨이퍼의 이면측으로부터, 적어도 하나의 지석축에서 웨이퍼 두께를 얇게 연삭하는 가공과, 다른 적어도 하나의 지석축에서 웨이퍼를 사각형상으로 절단 분리하는 가공을, 동시에 행하는 웨이퍼의 연삭 가공 방법이 개시되어 있으나, 이와 같은 방법에 있어서도 웨이퍼의 위치 어긋남 등을 방지하는 목적에서 다이싱 테이프가 사용되고 있다.
다이싱시에 웨이퍼의 위치 어긋남 등을 확실하게 방지하기 위해서는, 웨이퍼를 고정시키는 다이싱 테이프에 높은 점착력이 요구된다. 또, 다이싱시에는, 절삭 찌꺼기의 제거를 위해서, 웨이퍼의 표면에 이소프로필 알코올 수용액 등의 수계 유기 용제를 분사하는 경우가 있다. 따라서, 다이싱 테이프에는 수계 유기 용제에 대한 내약품성도 요구된다. 그러나, 다이싱 테이프의 점착력을 높이고, 내약품성을 부여하면, 다이싱 테이프로부터 얻어진 반도체 칩을 박리했을 때, 반도체 칩의 표면에 다이싱 테이프에서 기인되는 잔사가 부착되어 버리는 경우가 있다는 문제가 있었다. 이와 같은 잔사의 부착 문제는, 웨이퍼에 다이싱 테이프를 첩부한 후에 시간이 경과할수록 현저해지는 경향에 있었다.
일본 공개특허공보 평7-78793호
본 발명은, 상기 현 상황을 감안하여, 다이싱 테이프에 의해서 보강한 상태에서 웨이퍼를 다이싱하여 반도체 칩을 제조하는 방법으로서, 수계 유기 용제를 사용한 경우에라도 위치 어긋남 등이 발생되는 경우가 없으며, 또한, 얻어진 반도체 칩 상에 잔사의 부착이 발생되는 경우가 없는 반도체 칩의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 적어도 자극에 의해서 가교, 경화하는 경화형 점착제 성분을 함유하는 점착제층과 기재 필름으로 이루어지는 다이싱 테이프를, 웨이퍼에 점착제층측으로부터 첩부하여 보강하는 다이싱 테이프 첩부 공정과, 상기 점착제층에 자극을 주어 경화형 점착제 성분을 가교, 경화하는 점착제층 경화 공정과, 상기 다이싱 테이프에 의해서 보강된 웨이퍼를 다이싱하여 반도체 칩을 얻는 다이싱 공정과, 상기 다이싱 테이프로부터 반도체 칩을 박리하는 반도체 칩 박리 공정을 갖는 반도체 칩의 제조 방법이다.
이하에 본 발명을 상세히 서술한다.
본 발명자들은, 예의 검토한 결과, 자극에 의해서 가교, 경화하는 경화형 점착제 성분을 함유하는 점착제층과 기재 필름으로 이루어지는 다이싱 테이프를 사용하고, 이것을 미경화 상태에서 웨이퍼에 첩부하는 한편, 다이싱 테이프 첩부 후, 다이싱 공정 전에 자극을 주어 가교, 경화시킴으로써, 수계 유기 용제를 사용한 경우에라도 위치 어긋남 등이 발생되는 경우가 없고, 얻어진 반도체 칩 상에 웨이퍼에 잔사의 부착이 발생되는 경우가 없는 것을 알아내어, 본 발명을 완성하였다.
자극에 의해서 가교, 경화하는 경화형 점착제 성분을 함유하는 점착제층은, 그 경화형 점착제 성분을 가교, 경화시키기 전에는 충분한 유연성을 갖는 점에서, 이것을 이용한 다이싱 테이프는, 비록 표면에 요철 (예를 들어, 높이 20 ㎛ 이상의 요철. 돌기 전극 등.) 을 갖는 웨이퍼여도 확실하게 요철에 추종하고, 웨이퍼에 첩부하여 이것을 보호할 수 있는 높은 점착성을 발휘할 수 있다. 또, 이와 같이 점착제층이 가교, 경화되어 있음으로써, 다이싱 공정에 있어서 수계 유기 용제를 사용한 경우에라도, 위치 어긋남 등이 발생되는 경우가 없다. 또한, 점착제층이 가교, 경화되어 있음으로써, 접착 항진 등도 발생되지 않고, 잔사의 부착이 발생하지 않고 반도체 칩을 다이싱 테이프로부터 박리할 수 있다.
또, 반도체 칩의 제조 방법에 있어서는, 다이싱 공정 전에, 다이싱 테이프에 의해서 보강된 웨이퍼에 가열을 수반하는 처리를 실시하는 웨이퍼 처리 공정을 행하는 경우도 있다. 이와 같은 웨이퍼 처리 공정에 있어서는, 가열에 의해서 다이싱 테이프의 점착제층이 수축되어 웨이퍼에 휨이 발생하거나, 접착 항진이 발생되어 반도체 칩의 표면으로의 잔사의 부착이 현저해지거나 하는 경우가 있었다. 본 발명의 반도체 칩의 제조 방법에서는, 이와 같은 웨이퍼 처리 공정을 행하는 경우여도, 웨이퍼 처리 공정 전에 경화형 점착제 성분을 가교, 경화시킴으로써, 휨의 발생이나 반도체 칩의 표면으로의 잔사의 부착을 방지할 수 있다.
본 발명의 반도체 칩의 제조 방법에서는, 먼저, 적어도 자극에 의해서 가교, 경화하는 경화형 점착제 성분을 함유하는 점착제층과 기재 필름으로 이루어지는 다이싱 테이프를, 웨이퍼에 점착제층측으로부터 첩부하여 보강하는 다이싱 테이프 첩부 공정을 행한다.
상기 웨이퍼는 반도체 칩의 원료가 되는 것으로서, 특별히 한정되지 않고 종래 공지된 것을 사용할 수 있다. 또, 본 명세서에 있어서 웨이퍼에는, 웨이퍼 레벨 패키지, 즉, 웨이퍼 상태에서 패키지 최종 공정까지 처리하여 완성시키는 웨이퍼도 포함된다.
그 중에서도, 표면에 높이 20 ㎛ 이상의 요철을 갖는 웨이퍼에 대해서, 본 발명은 특히 유효하다.
상기 다이싱 테이프는, 적어도 점착제층과 기재 필름을 갖는다.
상기 점착제층은, 자극에 의해서 가교, 경화하는 경화형 점착제 성분을 함유한다. 이와 같은 경화형 점착제 성분을 함유하는 점착제층을 사용함으로써, 높은 점착력으로 다이싱 테이프를 웨이퍼에 첩부할 수 있고, 수계 유기 용제를 사용한 경우에라도 위치 어긋남 등이 발생되는 경우가 없는 높은 점착성과, 잔사가 부착되지 않고 반도체 칩을 다이싱 테이프로부터 박리할 수 있는 높은 비잔사 부착성을 양립할 수 있다.
상기 경화형 점착제 성분을 가교, 경화하는 자극으로는, 광, 열, 전자파, 전자선, 초음파 등을 들 수 있다. 그 중에서도, 자외선 조사에 의해서 가교, 경화하는 광 경화형 점착제 성분이 바람직하다.
상기 광 경화형 점착제 성분으로는, 예를 들어, 중합성 폴리머를 주성분으로 하고, 광 중합 개시제를 함유하는 광 경화형 점착제를 들 수 있다.
상기 중합성 폴리머는, 예를 들어, 분자 내에 관능기를 가진 (메트)아크릴계 폴리머 (이하, 관능기 함유 (메트)아크릴계 폴리머라고 한다) 를 미리 합성하고, 분자 내에 상기한 관능기와 반응하는 관능기와 라디칼 중합성의 불포화 결합을 갖는 화합물 (이하, 관능기 함유 불포화 화합물이라고 한다) 과 반응시킴으로써 얻을 수 있다.
상기 관능기 함유 (메트)아크릴계 폴리머는, 상온에서 점착성을 갖는 폴리머로서, 일반의 (메트)아크릴계 폴리머의 경우와 동일하게, 알킬기의 탄소수가 통상적으로 2 ∼ 18 의 범위에 있는 아크릴산알킬에스테르 및/또는 메타크릴산알킬에스테르를 주모노머로 하고, 이것과 관능기 함유 모노머와, 추가로 필요에 따라서 이것들과 공중합 가능한 다른 개질용 모노머를 통상적인 방법에 의해서 공중합시킴으로써 얻어지는 것이다. 상기 관능기 함유 (메트)아크릴계 폴리머의 중량 평균 분자량은 통상적으로 20 만 ∼ 200 만 정도이다.
상기 관능기 함유 모노머로는, 예를 들어, 아크릴산, 메타크릴산 등의 카르복실기 함유 모노머 ; 아크릴산하이드록시에틸, 메타크릴산하이드록시에틸 등의 하이드록실기 함유 모노머 ; 아크릴산글리시딜, 메타크릴산글리시딜 등의 에폭시기 함유 모노머 ; 아크릴산이소시아네이트에틸, 메타크릴산이소시아네이트에틸 등의 이소시아네이트기 함유 모노머 ; 아크릴산아미노에틸, 메타크릴산아미노에틸 등의 아미노기 함유 모노머 등을 들 수 있다.
상기 공중합 가능한 다른 개질용 모노머로는, 예를 들어, 아세트산비닐, 아크릴로니트릴, 스티렌 등의 일반의 (메트)아크릴계 폴리머에 사용되고 있는 각종 모노머를 들 수 있다.
상기 관능기 함유 (메트)아크릴계 폴리머에 반응시키는 관능기 함유 불포화 화합물로는, 상기 관능기 함유 (메트)아크릴계 폴리머의 관능기에 따라서 상기 서술한 관능기 함유 모노머와 동일한 것을 사용할 수 있다. 예를 들어, 상기 관능기 함유 (메트)아크릴계 폴리머의 관능기가 카르복실기인 경우에는, 에폭시기 함유 모노머나 이소시아네이트기 함유 모노머가 사용되고, 동(同) 관능기가 하이드록실기인 경우에는, 이소시아네이트기 함유 모노머가 사용되고, 동 관능기가 에폭시기인 경우에는, 카르복실기 함유 모노머나 아크릴 아미드 등의 아미드기 함유 모노머가 사용되고, 동 관능기가 아미노기인 경우에는 에폭시기 함유 모노머가 사용된다.
상기 중합성 폴리머는, 라디칼 중합성의 불포화 결합의 함유량의 바람직한 하한이 0.01 meq/g, 바람직한 상한이 2.0 meq/g 이다. 상기 중합성 폴리머의 라디칼 중합성의 불포화 결합의 함유량이 이 범위 내이면, 상기 점착제층 경화 공정에 있어서 점착제층에 자극을 주어 경화형 점착제 성분을 가교, 경화한 후의 점착제층은, 다이싱 공정에 있어서 수계 유기 용제를 사용한 경우에라도 위치 어긋남 등이 발생되는 경우가 없어 충분히 웨이퍼를 보호할 수 있다. 상기 중합성 폴리머의 라디칼 중합성의 불포화 결합의 함유량의 보다 바람직한 하한은 0.05 meq/g, 보다 바람직한 상한은 1.5 meq/g 이다.
상기 경화형 점착제 성분이 광 경화형 점착제 성분인 경우, 배합하는 광 중합 개시제는, 예를 들어, 250 ∼ 800 ㎚ 의 파장의 광을 조사함으로써 활성화되는 것을 들 수 있고, 이와 같은 광 중합 개시제로는, 예를 들어, 메톡시아세토페논 등의 아세토페논 유도체 화합물이나, 벤조인프로필에테르, 벤조인이소부틸에테르 등의 벤조인에테르계 화합물이나, 벤질디메틸케탈, 아세토페논디에틸케탈 등의 케탈 유도체 화합물이나, 포스핀옥사이드 유도체 화합물이나, 비스(η5-시클로펜타디에닐)티타노센 유도체 화합물, 벤조페논, 미힐러케톤, 클로로티오크산톤, 도데실티오크산톤, 디메틸티오크산톤, 디에틸티오크산톤, α-하이드록시시클로헥실페닐케톤, 2-하이드록시메틸페닐프로판 등의 광 라디칼 중합 개시제를 들 수 있다. 이들 광 중합 개시제는, 단독으로 사용되어도 되고, 2 종 이상이 병용되어도 된다.
상기 경화형 점착제 성분은, 추가로, 라디칼 중합성의 다관능 올리고머 또는 모노머를 함유하는 것이 바람직하다. 라디칼 중합성의 다관능 올리고머 또는 모노머를 함유함으로써, 자극을 주었을 때의 경화성이 향상된다.
상기 다관능 올리고머 또는 모노머는, 분자량이 1 만 이하인 것이 바람직하고, 보다 바람직하게는 가열 또는 광의 조사에 의한 경화 성분의 삼차원 망상화가 효율적으로 이루어지도록, 그 분자량이 5000 이하이며 또한 분자 내의 라디칼 중합성의 불포화 결합의 수가 2 ∼ 20 개인 것이다.
상기 다관능 올리고머 또는 모노머는, 예를 들어, 트리메틸올프로판트리아크릴레이트, 테트라메틸올메탄테트라아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노하이드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트 또는 상기 동일한 메타크릴레이트류 등을 들 수 있다. 그 밖에, 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리프로필렌글리콜＃700디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 시판되는 올리고에스테르아크릴레이트, 상기 동일한 메타크릴레이트류 등을 들 수 있다. 이들 다관능 올리고머 또는 모노머는, 단독으로 사용되어도 되고, 2 종 이상이 병용되어도 된다.
상기 점착제층은, 추가로, 자극에 의해서 기체를 발생시키는 기체 발생제를 함유해도 된다. 상기 점착제층이 상기 기체 발생제를 함유하는 경우에는, 상기 반도체 칩 박리 공정에 있어서, 점착제층에 자극을 주어 기체 발생제로부터 기체를 발생시킴으로써, 보다 용이하게, 또한, 점착물이 잔존하지 않고 웨이퍼로부터 다이싱 테이프를 박리할 수 있다.
여기서, 상기 경화형 점착제 성분과 상기 기체 발생제는, 경화형 점착제 성분을 가교, 경화시키는 자극과, 기체 발생제로부터 기체를 발생시키는 자극이 질적 또는 양적으로 상이한 조합을 선택한다. 이와 같은 조합을 선택함으로써, 점착제층 경화 공정에 있어서의 자극에 의해서 기체 발생제로부터 기체가 발생하여, 웨이퍼와 다이싱 테이프가 박리되어 버리는 것을 방지할 수 있다.
구체적으로는 예를 들어, 상기 광 경화형 점착제 성분을 사용하는 경우에는, 열 등의 광 이외의 자극에 의해서 기체를 발생시키는 기체 발생제를 선택하는 것을 들 수 있다. 또, 기체 발생제로부터 기체를 발생시키는 자극도 광인 경우여도, 광 경화형 점착제 성분을 가교, 경화시키는 광과는 파장이 상이하거나, 파장이 중복되어도, 광 경화형 점착제 성분을 가교, 경화시키는 광량보다 더욱 많은 광량을 필요로 하거나 하는 기체 발생제를 선택한다.
예를 들어, 상기 광 조사에 의해서 가교, 경화하는 광 경화형 점착제 성분으로서, 측사슬에 비닐기 등의 불포화 이중 결합을 갖는 폴리머와 250 ∼ 800 ㎚ 의 파장에서 활성화되는 광 중합 개시제를 함유하는 점착제를 사용한 경우, 365 ㎚ 이상의 파장의 광을 조사함으로써 가교, 경화시킬 수 있다. 이와 같은 광 경화형 점착제 성분에 대해서, 300 ㎚ 이하의 파장의 광을 조사함으로써 기체를 발생시키는 기체 발생제를 조합하면, 점착제층 경화 공정에 있어서는 365 ㎚ 이상의 파장의 광을 조사하고, 반도체 칩 박리 공정에 있어서는 300 ㎚ 이하의 파장의 광을 조사하는 것이 가능해진다.
상기 기체 발생제는 특별히 한정되지 않고, 예를 들어, 아조 화합물, 아지드화합물 등의 종래 공지된 기체 발생제를 사용할 수 있다.
또, 특히 우수한 내열성을 갖는 점에서, 하기 일반식 (1) 로 나타내는 카르복실산 화합물 또는 그 염도 바람직하다. 이와 같은 기체 발생제는, 자외선 등의 광을 조사함으로써 기체 (이산화탄소 가스) 를 발생시키는 한편, 다이싱 공정시에 열이 발생되어도 분해되지 않는 높은 내열성을 갖는다.
[화학식 1]
Figure pct00001
식 (1) 중, R1 ∼ R7 은 각각 수소 또는 유기기를 나타낸다. R1 ∼ R7 은 동일해도 되고, 상이해도 된다. R1 ∼ R7 중 2 개가 서로 결합하여, 고리형 구조를 형성하고 있어도 된다.
상기 일반식 (1) 에 있어서의 유기기는, 예를 들어, 메틸기, 에틸기, 프로필기, 부틸기, 이소부틸기 등의 알킬기나, 메톡시기, 에톡시기 등의 알콕시기나, 카르복실기나, 수산기나, 니트로기나, 페닐기 등의 방향족기나, 나프틸기, 플루오레닐기, 피레닐기 등의 다고리형 탄화수소기나, 비페닐기 등의 고리 집합 탄화수소기나, 크산테닐기 등의 헤테로 고리기 등을 들 수 있다.
그 중에서도, 상기 식 (1) 중의 R3 ∼ R7 중 1 개가, 하기 식 (2) 로 나타내는 유기기이거나, 또는, 상기 식 (1) 중의 R3 ∼ R7 중 이웃하는 2 개가 서로 결합하여 하기 식 (3) 으로 나타내는 고리형 구조를 형성하고 있는 것이 바람직하다.
[화학식 2]
Figure pct00002
식 (2) 중, R8 ∼ R12 는 각각 수소 또는 유기기를 나타낸다. R8 ∼ R12 는 동일해도 되고, 상이해도 된다. R8 ∼ R12 중 2 개가 서로 결합하여, 고리형 구조를 형성하고 있어도 된다.
식 (3) 중, R13 ∼ R16 은 각각 수소 또는 유기기를 나타낸다. R13 ∼ R16 은 동일해도 되고, 상이해도 된다. R13 ∼ R16 중 2 개가 서로 결합하여, 고리형 구조를 형성하고 있어도 된다.
또, 상기 식 (1) 중의 R1 은 메틸기인 것이 바람직하다.
상기 식 (1) 로 나타내는 카르복실산 화합물의 구체예로는, 예를 들어, 페닐아세트산, 디페닐아세트산, 트리페닐아세트산, 2-페닐프로피온산, 2,2-디페닐프로피온산, 2,2,2-트리페닐프로피온산, 2-페닐부틸산, α-메톡시페닐아세트산, 만델산, 아트로락톤산, 벤질산, 트로프산, 페닐말론산, 페닐숙신산, 3-메틸-2-페닐부티르산, 오르토톨루일아세트산, 메타톨루일아세트산, 4-이소부틸-α-메틸페닐아세트산, 파라톨루일아세트산, 1,2-페닐렌디아세트산, 1,3-페닐렌디아세트산, 1,4-페닐렌디아세트산, 2-메톡시페닐아세트산, 2-하이드록시페닐아세트산, 2-니트로페닐아세트산, 3-니트로페닐아세트산, 4-니트로페닐아세트산, 2-(4-니트로페닐)프로피온산, 3-(4-니트로페닐)프로피온산, 4-(4-니트로페닐)프로피온산, 3,4-디메톡시페닐아세트산, 3,4-(메틸렌디옥시)페닐아세트산, 2,5-디메톡시페닐아세트산, 3,5-디메톡시페닐아세트산, 3,4,5-트리메톡시페닐아세트산, 2,4-디니트로페닐아세트산, 4-비페닐아세트산, 1-나프틸아세트산, 2-나프틸아세트산, 6-메톡시-α-메틸-2-나프틸아세트산, 1-피렌아세트산, 9-플루오렌카르복실산 또는 9H-잔텐-9-카르복실산 등을 들 수 있다.
그 중에서도 상기 식 (1) 로 나타내는 카르복실산 화합물은, 하기 식 (1-1) 로 나타내는 케토프로펜, 또는, 하기 식 (1-2) 로 나타내는 2-크산톤아세트산인 것이 바람직하다.
[화학식 3]
Figure pct00003
상기 식 (1) 로 나타내는 카르복실산 화합물의 염도, 상기 식 (1) 로 나타내는 카르복실산 화합물에서 유래하는 골격을 갖는 점에서, 광이 조사되면 용이하게 탈탄산을 일으켜, 이산화탄소 가스를 발생시킬 수 있다.
상기 식 (1) 로 나타내는 카르복실산 화합물의 염은, 상기 식 (1) 로 나타내는 카르복실산 화합물과 염기성 화합물을 용기 중에서 혼합하는 것만으로, 복잡한 합성 경로를 거치지 않고 간단히 조제할 수 있다.
상기 염기성 화합물은 특별히 한정되지 않지만, 예를 들어, 아민, 하이드라진 화합물, 수산화 4 급 암모늄염, 포스핀 화합물 등을 들 수 있다.
상기 아민은 특별히 한정되지 않고, 1 급 아민, 2 급 아민 및 3 급 아민의 어느 것이나 사용할 수 있다.
그 중에서도 상기 염기성 화합물은 모노알킬아민 또는 디알킬아민이 바람직하다. 모노알킬아민 또는 디알킬아민을 사용한 경우에는, 얻어지는 상기 식 (1) 로 나타내는 카르복실산 화합물의 염의 극성을 저극성화할 수 있어, 점착제 성분과의 용해성을 높일 수 있다. 보다 바람직하게는 탄소수 6 ∼ 12 의 모노알킬아민 또는 디알킬아민이다.
상기 기체 발생제는, 또, 하기 일반식 (4), 일반식 (5) 또는 일반식 (6) 으로 나타내는 테트라졸 화합물 혹은 그 염도 바람직하다. 이들 기체 발생제도, 자외선 등의 광을 조사함으로써 기체 (질소 가스) 를 발생시키는 한편, 다이싱 공정시에 열이 발생되어도 분해되지 않는 높은 내열성을 갖는다.
[화학식 4]
Figure pct00004
식 (4) ∼ (6) 중, R21, R22 는 수소, 탄소수가 1 ∼ 7 인 알킬기, 알킬렌기, 페닐기, 메르캅토기, 수산기 또는 아미노기를 나타낸다.
상기 일반식 (4) ∼ (6) 으로 나타내는 테트라졸 화합물의 염도, 상기 일반식 (4) ∼ (6) 으로 나타내는 테트라졸 화합물에서 유래하는 골격을 갖는 점에서, 광이 조사되면 질소 가스를 발생시킬 수 있다.
상기 일반식 (4) ∼ (6) 으로 나타내는 테트라졸 화합물의 염은 특별히 한정되지 않고, 예를 들어, 나트륨염, 칼륨염, 암모늄염 등을 들 수 있다.
상기 일반식 (4) ∼ (6) 으로 나타내는 테트라졸 화합물의 염은, 상기 일반식 (4) ∼ (6) 으로 나타내는 테트라졸 화합물과 염기성 화합물을 용기 중에서 혼합하는 것만으로, 복잡한 합성 경로를 거치지 않고 간단히 조제할 수 있다.
상기 염기성 화합물은 특별히 한정되지 않지만, 예를 들어, 아민, 하이드라진 화합물, 수산화 4 급 암모늄염, 포스핀 화합물 등을 들 수 있다.
상기 아민은 특별히 한정되지 않고, 1 급 아민, 2 급 아민 및 3 급 아민의 어느 것이나 사용할 수 있다.
그 중에서도 상기 염기성 화합물은, 모노알킬아민 또는 디알킬아민이 바람직하다. 모노알킬아민 또는 디알킬아민을 사용한 경우에는, 얻어지는 상기 일반식 (4) ∼ (6) 으로 나타내는 테트라졸 화합물의 염의 극성을 저극성화할 수 있어, 광 경화형 점착제 성분과의 용해성을 높일 수 있다. 보다 바람직하게는 탄소수 6 ∼ 12 의 모노알킬아민 또는 디알킬아민이다.
상기 일반식 (4) 로 나타내는 테트라졸 화합물 또는 그 염은 특별히 한정되지 않지만, 구체적으로는 예를 들어, 1H-테트라졸, 5-페닐-1H-테트라졸, 5,5-아조비스-1H-테트라졸, 5-아미노-1H-테트라졸, 5-메틸-1H-테트라졸, 1-메틸-5-메르캅토-1H-테트라졸, 1-메틸-5-에틸-1H-테트라졸, 1-(디메틸아미노에틸)-5-메르캅토-1H-테트라졸 등을 들 수 있다.
상기 일반식 (5) 로 나타내는 테트라졸 화합물 또는 그 염은 특별히 한정되지 않지만, 구체적으로는 예를 들어, 5,5'-비스테트라졸암모늄염 등을 들 수 있다.
상기 일반식 (6) 으로 나타내는 테트라졸 화합물 또는 그 염은 특별히 한정되지 않지만, 구체적으로는 예를 들어, 5,5'-비스테트라졸아민모노암모늄염 등을 들 수 있다.
상기 기체 발생제의 함유량은, 상기 경화형 점착제 성분 100 중량부에 대한 바람직한 하한이 5 중량부, 바람직한 상한이 50 중량부이다. 상기 기체 발생제의 함유량이 5 중량부 미만이면, 자극에 의한 이산화탄소 가스 또는 질소 가스의 발생이 적어져 충분한 박리를 행할 수 없는 경우가 있고, 50 중량부를 초과하면, 경화형 점착제 성분에 완전히 녹지 못하여 점착력이 저하되어 버리는 경우가 있다. 상기 기체 발생제의 함유량의 보다 바람직한 하한은 10 중량부, 보다 바람직한 상한은 30 중량부이다.
상기 점착제층은, 추가로 광 증감제를 함유해도 된다.
상기 광 증감제는, 상기 기체 발생제로의 광에 의한 자극을 증폭시키는 효과를 갖는 점에서, 보다 적은 광의 조사에 의해서 기체를 방출시킬 수 있다. 또, 보다 넓은 파장 영역의 광에 의해서 기체를 방출시킬 수 있다.
상기 광 증감제는, 내열성이 우수한 것이면 특별히 한정되지 않는다.
내열성이 우수한 광 증감제는, 예를 들어, 알콕시기를 적어도 1 개 이상 갖는 다고리 방향족 화합물을 들 수 있다. 그 중에서도, 일부가 글리시딜기 또는 수산기로 치환된 알콕시기를 갖는 치환 알콕시 다고리 방향족 화합물이 바람직하다. 이들 광 증감제는 내승화성이 높아, 고온 하에서 사용할 수 있다. 또, 알콕시기의 일부가 글리시딜기나 수산기로 치환됨으로써, 상기 광 경화형 점착제 성분으로의 용해성이 높아져, 블리드 아웃을 방지할 수 있다.
상기 광 증감제의 함유량은, 상기 경화형 점착제 성분 100 중량부에 대한 바람직한 하한이 0.05 중량부, 바람직한 상한이 10 중량부이다. 상기 광 증감제의 함유량이 0.05 중량부 미만이면, 충분한 증감 효과가 얻어지지 않는 경우가 있고, 10 중량부를 초과하면, 광 증감제에서 유래하는 잔존물이 증가하여 충분한 박리를 행할 수 없게 되는 경우가 있다. 상기 광 증감제의 함유량의 보다 바람직한 하한은 0.1 중량부, 보다 바람직한 상한은 5 중량부이다.
상기 점착제층은 흄드실리카를 함유해도 된다. 흄드실리카를 배합함으로써 상기 점착제층의 응집력이 상승된다. 이 때문에, 관능기 함유 (메트)아크릴계 폴리머에 극성이 상이한 첨가제를 혼합해도 분리되지 않아, 점착제층을 균일하게 할 수 있다.
상기 흄드실리카의 평균 입자경의 하한은 0.05 ㎛, 상한은 3 ㎛ 이다. 상기 흄드실리카의 평균 입자경이 이 범위 내인 경우에, 금속 증착 공정에서도 들뜸 등이 발생되지 않는 높은 내열성과, 박리 공정에서 점착물이 잔존하지 않는 높은 점착물 비잔존성을 발휘할 수 있다. 상기 흄드실리카의 평균 입자경의 바람직한 하한은 0.06 ㎛, 바람직한 상한은 2 ㎛ 이고, 보다 바람직한 하한은 0.07 ㎛, 보다 바람직한 상한은 1 ㎛ 이다.
또한, 본 명세서에 있어서 흄드실리카의 평균 입자경은, 레이저 산란·회절법 또는 동적 광 산란법의 어느 방법을 사용하여, 배합 전의 메틸에틸케톤, 메틸에틸케톤/톨루엔 (60 : 40) 용액 등의 매체에 분산된 흄드실리카를 측정한 입자경을 의미한다.
상기 흄드실리카를 배합할 경우, 상기 경화형 점착제 성분 100 중량부에 대해서 40 중량부 이하의 배합량이 바람직하다. 40 중량부 이하의 배합량으로, 응집력을 향상시켜 점착제층을 균일하게 하는 효과나, 점착물 비잔존성의 향상 효과를 발휘할 수 있다. 상기 흄드실리카의 배합량의 하한은 특별히 한정되지 않지만, 상기 점착제의 균일성, 및 점착물 비잔존성의 향상 효과를 충분히 발휘시키기 위해서는 3 중량부 이상 배합하는 것이 바람직하다.
상기 점착제층은, 상기 경화형 점착제 성분과 가교 가능한 관능기를 갖는 실리콘 화합물 (이하, 간단히「실리콘 화합물 A」라고도 한다.) 을 함유해도 된다.
실리콘 화합물은, 내열성이 우수한 점에서, 다이싱 공정시에 열이 발생되어도 점착제의 눌어붙음 등을 방지하고, 박리시에는 피착체 계면으로 블리드 아웃되어 박리를 용이하게 한다. 실리콘 화합물이 상기 경화형 점착제 성분과 가교 가능한 관능기를 가짐으로써, 자극을 줌으로써 상기 경화형 점착제 성분과 화학 반응하여 경화형 점착제 성분 중에 들어옴으로써, 피착체에 실리콘 화합물이 부착되어 오염되는 경우가 없다.
상기 실리콘 화합물 A 의 실리콘 골격은 특별히 한정은 되지 않고, D 체, DT 체의 어느 것이어도 된다. 상기 실리콘 화합물 A 는, 그 관능기를 실리콘 골격의 측사슬 또는 말단에 갖는 것이 바람직하다. 그 중에서도, D 체의 실리콘 골격을 가지며, 또한, 말단에 상기 경화형 점착제 성분과 가교 가능한 관능기를 갖는 실리콘 화합물을 사용하면, 높은 초기 점착성과 박리시의 박리성을 양립하기 쉬운 점에서 보다 바람직하다.
상기 실리콘 화합물 A 의 관능기는, 상기 경화형 점착제 성분에 따라서 적당한 것을 선택하여 사용한다. 예를 들어, 경화형 점착제 성분이 상기 분자 내에 라디칼 중합성의 불포화 결합을 갖는 (메트)아크릴산알킬에스테르계의 중합성 폴리머를 주성분으로 하는 경화형 점착제인 경우에는, (메트)아크릴기와 가교 가능한 관능기를 선택한다.
상기 (메트)아크릴기와 가교 가능한 관능기는, 불포화 이중 결합을 갖는 관능기로서, 구체적으로는 예를 들어, 비닐기, (메트)아크릴기, 알릴기, 말레이미드기 등을 들 수 있다.
상기 실리콘 화합물 A 의 관능기 당량은 특별히 한정되지 않지만, 바람직한 하한은 1, 바람직한 상한은 20 이다. 상기 관능기 당량이 1 미만이면, 얻어지는 점착제층의 경화시에, 실리콘 화합물 A 가 충분히 광 경화형 점착제 성분에 들어가지 못하고, 피착체를 오염시켜 버리거나 박리성을 충분히 발휘할 수 없거나 하는 경우가 있고, 20 을 초과하면, 충분한 점착력이 얻어지지 않는 경우가 있다. 상기 관능기 당량의 보다 바람직한 상한은 10 이고, 보다 바람직한 하한은 2, 더욱 바람직한 상한은 6 이다.
상기 실리콘 화합물 A 의 분자량은 특별히 한정되지 않지만, 바람직한 하한은 300, 바람직한 상한은 50000 이다. 상기 분자량이 300 미만이면, 점착제층의 내약품성, 내열성이 불충분해지는 경우가 있고, 50000 을 초과하면, 상기 경화형 점착제 성분과의 혼합이 곤란해지는 경우가 있다. 상기 분자량의 보다 바람직한 하한은 400, 보다 바람직한 상한은 10000 이고, 더욱 바람직한 하한은 500, 더욱 바람직한 상한은 5000 이다.
상기 실리콘 화합물 A 를 합성하는 방법은 특별히 한정되지 않고, 예를 들어, SiH 기를 갖는 실리콘 수지와, 상기 경화형 점착제 성분과 가교 가능한 관능기를 갖는 비닐 화합물을 하이드로 실릴레이션 반응에 의해서 반응시킴으로써, 실리콘 수지에 상기 경화형 점착제 성분과 가교 가능한 관능기를 도입하는 방법이나, 실록산 화합물과, 상기 경화형 점착제 성분과 가교 가능한 관능기를 갖는 실록산 화합물을 축합 반응시키는 방법 등을 들 수 있다.
상기 실리콘 화합물 A 중 시판되고 있는 것은, 예를 들어, 신에츠 화학 공업사 제조의 X-22-164, X-22-164AS, X-22-164A, X-22-164B, X-22-164C, X-22-164E 등의 양 말단에 메타크릴기를 갖는 실리콘 화합물이나, 신에츠 화학 공업사 제조의 X-22-174DX, X-22-2426, X-22-2475 등의 편 말단에 메타크릴기를 갖는 실리콘 화합물이나, 다이셀 사이테크사 제조의 EBECRYL350, EBECRYL1360 등의 아크릴기를 갖는 실리콘 화합물이나, 토아 합성사 제조의 AC-SQ　TA-100, AC-SQ　SI-20 등의 아크릴기를 갖는 실리콘 화합물이나, 토아 합성사 제조의 MAC-SQ　TM-100, MAC-SQ　SI-20, MAC-SQ　HDM 등의 메타크릴기를 갖는 실리콘 화합물 등을 들 수 있다.
그 중에서도, 상기 실리콘 화합물 A 는, 내약품성, 내열성이 특히 높고, 극성이 높기 때문에 점착제층으로부터의 블리드 아웃이 용이한 점에서, 하기 일반식 (I), 일반식 (Ⅱ), 일반식 (Ⅲ) 으로 나타내는, 실록산 골격에 (메트)아크릴기를 갖는 실리콘 화합물이 바람직하다.
[화학식 5]
Figure pct00005
식 중, X, Y 는 0 ∼ 1200 의 정수 (整數) 를 나타내고 (단, X 및 Y 가 모두 0 인 경우를 제외한다.), R 은 불포화 이중 결합을 갖는 관능기를 나타낸다.
상기 일반식 (I), 일반식 (Ⅱ), 일반식 (Ⅲ) 으로 나타내는, 실록산 골격에 (메트)아크릴기를 갖는 실리콘 화합물 중 시판되고 있는 것은, 예를 들어, 다이셀 사이테크사 제조의 EBECRYL350, EBECRYL1360 (모두 R 이 아크릴기) 등을 들 수 있다.
또, 상기 실리콘 화합물은, 하기 일반식 (Ⅳ) 로 나타내는, 삼차원 구조를 갖는 실리콘 화합물도 사용할 수 있다.
[화학식 6]
Figure pct00006
상기 실리콘 화합물 A 의 함유량은, 상기 경화형 점착제 성분 100 중량부에 대한 바람직한 하한이 0.5 중량부, 바람직한 상한이 50 중량부이다. 실리콘 화합물 A 의 함유량이 0.5 중량부 미만이면, 자극을 주어도 충분히 점착력이 저감되지 않아, 피착체로부터 박리할 수 없는 경우가 있고, 50 중량부를 초과하면, 피착체의 오염의 원인이 되는 경우가 있다. 실리콘 화합물 A 의 함유량의 보다 바람직한 하한은 1 중량부, 보다 바람직한 상한은 40 중량부이다.
상기 점착제층은 응집력의 조절을 도모할 목적에서, 원하는 바에 따라서 이소시아네이트 화합물, 멜라민 화합물, 에폭시 화합물 등의 일반 점착제에 배합되는 각종 다관능성 화합물을 적절히 함유해도 된다.
상기 점착제층은 가소제, 수지, 계면 활성제, 왁스, 미립자 충전제 등의 공지된 첨가제를 함유해도 된다.
상기 점착제층은, 다이싱 테이프 첩부 공정 전에 동적 점탄성 측정의 전단 모드로 -50 ℃ 에서 300 ℃ 까지 연속 승온의 조건에서 측정한 25 ℃ 에서의 저장 전단 탄성률이 1.0 × 102 ∼ 2.0 × 105 ㎩ 인 것이 바람직하다. 가교, 경화시키기 전의 점착제층의 저장 전단 탄성률이 이 범위 내에 있음으로써, 비록 표면에 높이 20 ㎛ 이상의 요철을 갖는 웨이퍼여도 보다 확실하게 요철에 추종할 수 있는 높은 요철 추종성을 발휘할 수 있어, 확실하게 웨이퍼를 보호할 수 있다. 상기 점착제층의 다이싱 테이프 첩부 공정 전의 25 ℃ 에서의 저장 전단 탄성률의 보다 바람직한 하한은 1.0 × 103 ㎩, 보다 바람직한 상한은 1.0 × 105 ㎩ 이다.
상기 점착제층은, 점착제층 경화 공정 후에 동적 점탄성 측정의 전단 모드로 -50 ℃ 에서 300 ℃ 까지 연속 승온의 조건에서 측정한 25 ℃ 에서의 저장 전단 탄성률이 2.0 × 105 ∼ 1.0 × 109 ㎩ 인 것이 바람직하다. 가교, 경화 후의 점착제층의 저장 전단 탄성률이 이 범위 내에 있음으로써, 다이싱 공정에 있어서 수계 유기 용제를 사용한 경우에라도 위치 어긋남 등이 발생되는 경우가 없어 충분히 웨이퍼를 보호하며, 또한, 얻어지는 반도체 칩 상에 잔사의 부착이 발생되는 경우가 없다. 또, 점착제층 경화 공정 후, 다이싱 공정 전에, 다이싱 테이프에 의해서 보강된 웨이퍼에 가열을 수반하는 처리를 실시하는 웨이퍼 처리 공정을 갖는 경우여도, 가열에 의해서 다이싱 테이프의 점착제층이 수축되어 웨이퍼에 휨이 발생되거나 접착 항진이 발생되어, 반도체 칩의 표면에 잔사가 부착되거나 하는 것을 방지할 수 있다. 상기 점착제층의 점착제층 경화 공정 후의 25 ℃ 에서의 저장 전단 탄성률의 보다 바람직한 하한은 1.0 × 106 ㎩, 보다 바람직한 상한은 5.0 × 108 ㎩ 이다.
상기 점착제층의 두께는 특별히 한정되지 않지만, 바람직한 하한은 5 ㎛, 바람직한 상한은 100 ㎛ 이다. 상기 점착제층의 두께가 이 범위 내에 있으면, 충분한 점착력으로 웨이퍼에 첩착할 수 있어, 처리 중인 웨이퍼를 보호할 수 있다. 상기 점착제층의 두께의 보다 바람직한 하한은 10 ㎛, 보다 바람직한 상한은 50 ㎛ 이다.
상기 웨이퍼가 표면에 높이 20 ㎛ 이상의 요철을 갖는 웨이퍼인 경우에는, 상기 점착제층의 두께를 웨이퍼의 요철의 높이보다 얇은 것으로 하는 것도 유효하다.
웨이퍼의 표면에는, 웨이퍼의 표면을 보호할 목적에서, 폴리이미드 등의 수지로 이루어지는 패시베이션막이 형성되어 있는 경우가 있다. 이와 같은 웨이퍼의 요철을 갖는 표면측에 다이싱 테이프를 첩부하면, 점착제층에 볼록부가 파고 들어, 패시베이션막에 직접 접촉되는 경우가 있다. 이와 같은 상태에서 가열을 수반하는 처리를 실시하는 웨이퍼 처리 공정을 행하면, 점착제층이 패시베이션막에 눌어붙어 버려 점착물 잔존의 원인이 되기 쉽다. 상기 점착제층의 두께를 웨이퍼의 요철의 높이보다 얇게 함으로써, 첩부시에 점착제층이 패시베이션막에 직접 접촉하는 것을 방지하여, 점착물 잔존의 발생을 보다 방지할 수 있다.
상기 점착제층의 두께를, 웨이퍼의 요철의 높이보다 얇은 것으로 하는 경우, 상기 점착제층의 두께와 상기 웨이퍼의 요철의 높이의 차의 바람직한 하한은 10 ㎛, 바람직한 상한은 100 ㎛ 이다. 상기 차가 10 ㎛ 미만이면, 첩부했을 때 점착제층과 패시베이션막이 직접 접촉되어 버리는 부분이 발생하여, 점착물 잔존을 일으키는 경우가 있다. 상기 차가 100 ㎛ 를 초과하면, 점착력이 불충분해져 웨이퍼를 충분히 보호할 수 없는 경우가 있다. 상기 차의 보다 바람직한 하한은 20 ㎛, 보다 바람직한 상한은 80 ㎛ 이다.
상기 기재 필름은 특별히 한정되지 않고, 예를 들어, 아크릴, 올레핀, 폴리카보네이트, 염화비닐, ABS, 폴리에틸렌테레프탈레이트 (PET), 나일론, 우레탄, 폴리이미드 등의 투명한 수지로 이루어지는 필름, 망목상의 구조를 갖는 필름, 구멍이 뚫린 필름 등을 들 수 있다.
상기 기재 필름의 두께는 특별히 한정되지 않지만, 바람직한 하한은 10 ㎛, 바람직한 상한은 200 ㎛ 이다. 상기 기재 필름의 두께가 이 범위 내에 있으면, 충분히 웨이퍼를 보강할 수 있음과 함께, 반도체 칩 박리 공정에 있어서 반도체 칩을 용이하게 박리할 수 있다.
본 발명의 반도체 칩의 제조 방법에서는, 이어서, 상기 점착제층에 자극을 주어 경화형 점착제 성분을 가교, 경화하는 점착제층 경화 공정을 행한다. 이로써, 다이싱 공정에 있어서 수계 유기 용제를 사용한 경우에라도, 위치 어긋남 등이 발생되는 경우가 없어 충분히 웨이퍼를 보호할 수 있으며, 또한, 얻어진 반도체 칩 상에 잔사의 부착이 발생되는 경우가 없다.
상기 경화형 점착제 성분으로서, 예를 들어 측사슬에 비닐기 등의 불포화 이중 결합을 갖는 폴리머와 250 ∼ 800 ㎚ 의 파장에서 활성화되는 광 중합 개시제를 함유하는 광 경화형 점착제 성분을 사용한 경우, 365 ㎚ 이상의 파장의 광을 조사함으로써, 상기 경화형 점착제 성분을 가교, 경화시킬 수 있다. 이와 같은 광 경화형 점착제 성분에 대해서는, 예를 들어, 파장 365 ㎚ 의 광을 5 ㎽ 이상의 조도로 조사하는 것이 바람직하고, 10 ㎽ 이상의 조도로 조사하는 것이 보다 바람직하며, 20 ㎽ 이상의 조도로 조사하는 것이 더욱 바람직하고, 50 ㎽ 이상의 조도로 조사하는 것이 특히 바람직하다. 또, 파장 365 ㎚ 의 광을 300 mJ 이상의 적산 조도로 조사하는 것이 바람직하고, 500 mJ 이상, 10000 mJ 이하의 적산 조도로 조사하는 것이 보다 바람직하며, 500 mJ 이상, 7500 mJ 이하의 적산 조도로 조사하는 것이 더욱 바람직하고, 1000 mJ 이상, 5000 mJ 이하의 적산 조도로 조사하는 것이 특히 바람직하다.
본 발명의 반도체 칩의 제조 방법에서는, 상기 점착제층 경화 공정 후, 다음 공정인 다이싱 공정 전에, 다이싱 테이프에 의해서 보강된 웨이퍼에 가열을 수반하는 처리를 실시하는 웨이퍼 처리 공정을 가져도 된다. 본 발명의 반도체 칩의 제조 방법에서는, 이와 같은 웨이퍼 처리 공정을 행하는 경우여도, 웨이퍼 처리 공정 전에 상기 점착제층 경화 공정에 있어서 경화형 점착제 성분을 가교, 경화시켜 둠으로써, 열에 의한 휨의 발생이나 반도체 칩의 표면으로의 잔사의 부착을 방지할 수 있다.
상기 가열을 수반하는 처리를 실시하는 웨이퍼 처리 공정은, 예를 들어, 웨이퍼를 일정한 두께가 될 때까지 연삭하는 연삭 처리나, 스퍼터링, 증착, 에칭, 화학 기상 성장법 (CVD), 물리 기상 성장법 (PVD), 레지스트 도포·패터닝, 리플로 등을 들 수 있다.
본 발명의 반도체 칩의 제조 방법에서는, 이어서, 다이싱 테이프에 의해서 보강된 웨이퍼를 다이싱하여 반도체 칩을 얻는 다이싱 공정을 행한다.
상기 다이싱의 방법은 특별히 한정되지 않고, 종래 공지된 지석 등을 사용하여 절단 분리하는 방법 등을 사용할 수 있다.
다이싱시에는, 절삭 찌꺼기의 제거를 위해서, 웨이퍼의 표면에 이소프로필 알코올 수용액 등의 수계 유기 용제를 분사해도 된다. 상기 점착제 경화 공정에 있어서 가교, 경화된 점착제층은, 수계 유기 용제에 대해서도 충분한 내약품성을 발휘할 수 있다.
본 발명의 반도체 칩의 제조 방법에서는, 이어서, 다이싱 테이프로부터 반도체 칩을 박리하는 반도체 칩 박리 공정을 행한다.
반도체 칩의 박리 방법은 특별히 한정되지 않고, 종래 공지된 방법을 사용할 수 있다. 즉, 얻어진 반도체 칩을 다이싱 테이프측으로부터 니들로 밀어 올리는 니들 픽업법이어도 되고, 니들을 사용하지 않는 니들리스 픽업법의 어느 것을 사용해도 된다.
상기 점착제 경화 공정에 있어서 가교, 경화된 점착제층은 탄성률이 상승되어 있는 점에서, 용이하게, 또한, 잔사가 부착되지 않고 반도체 칩을 박리할 수 있다. 또, 비록 웨이퍼에 다이싱 테이프를 첩부한 후에 시간이 경과되었어도, 거의 접착 항진이 진행되는 경우도 없다.
상기 점착제층이 상기 기체 발생제를 함유하는 경우에는, 상기 반도체 칩 박리 공정에 있어서 자극을 주어 기체 발생제로부터 기체를 발생시킴으로써, 더욱 용이하게 반도체 칩을 박리할 수 있다.
예를 들어, 상기 기체 발생제로서, 300 ㎚ 이하의 파장의 광을 조사함으로써 기체를 발생시키는 기체 발생제를 사용한 경우에는, 300 ㎚ 이하의 파장의 광을 조사함으로써 상기 기체 발생제로부터 기체를 발생시켜, 반도체 칩을 다이싱 테이프로부터 보다 용이하게 박리할 수 있다.
이와 같은 기체 발생제에 대해서는, 예를 들어, 파장 254 ㎚ 의 광을 5 ㎽ 이상의 조도로 조사하는 것이 바람직하고, 10 ㎽ 이상의 조도로 조사하는 것이 보다 바람직하며, 20 ㎽ 이상의 조도로 조사하는 것이 더욱 바람직하고, 50 ㎽ 이상의 조도로 조사하는 것이 특히 바람직하다. 또, 파장 254 ㎚ 의 광을 1000 mJ 이상의 적산 조도로 조사하는 것이 바람직하고, 1000 mJ 이상, 20 J 이하의 적산 조도로 조사하는 것이 보다 바람직하며, 1500 mJ 이상, 15 J 이하의 적산 조도로 조사하는 것이 더욱 바람직하고, 2000 mJ 이상, 10 J 이하의 적산 조도로 조사하는 것이 특히 바람직하다.
본 발명에 의하면, 다이싱 테이프에 의해서 보강한 상태에서 웨이퍼를 다이싱하여 반도체 칩을 제조하는 방법으로서, 수계 유기 용제를 사용한 경우에라도 위치 어긋남 등이 발생되는 경우가 없으며, 또한, 얻어진 반도체 칩 상에 잔사의 부착이 발생되는 경우가 없는 반도체 칩의 제조 방법을 제공할 수 있다.
이하에 실시예를 들어 본 발명의 양태를 더욱 상세하게 설명하는데, 본 발명은 이들 실시예에만 한정되는 것은 아니다.
(실시예 1)
(1) 다이싱 테이프의 조제
온도계, 교반기, 냉각관을 구비한 반응기를 준비하고, 이 반응기 내에, (메트)아크릴산알킬에스테르로서 2-에틸헥실아크릴레이트 94 중량부, 관능기 함유 모노머로서 메타크릴산하이드록시에틸 6 중량부와, 라우릴메르캅탄 0.01 중량부와, 아세트산에틸 80 중량부를 첨가한 후, 반응기를 가열하여 환류를 개시하였다. 계속해서, 상기 반응기 내에, 중합 개시제로서 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산 0.01 중량부를 첨가하여, 환류 하에서 중합을 개시시켰다. 다음으로, 중합 개시로부터 1 시간 후 및 2 시간 후에도, 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산을 0.01 중량부씩 첨가하고, 추가로, 중합 개시로부터 4 시간 후에 t-헥실퍼옥시피발레이트를 0.05 중량부 첨가하여 중합 반응을 계속하게 하였다. 그리고, 중합 개시로부터 8 시간 후에, 고형분 55 중량％, 중량 평균 분자량 60 만의 관능기 함유 (메트)아크릴계 폴리머의 아세트산에틸 용액을 얻었다.
얻어진 관능기 함유 (메트)아크릴계 폴리머를 함유하는 아세트산에틸 용액의 수지 고형분 100 중량부에 대해서, 관능기 함유 불포화 화합물로서 2-이소시아나토 에틸메타크릴레이트 3.5 중량부를 첨가하고 반응시켜 광 경화형 점착제를 얻었다.
얻어진 광 경화형 점착제의 아세트산에틸 용액의 수지 고형분 100 중량부에 대해서, 광 중합 개시제 (에사큐어완, 닛폰 시이벨헤그나사 제조) 1 중량부, (메트)아크릴기를 갖는 실리콘 화합물 (다이셀 사이테크사 제조, EBECRYL350 (아크릴 당량 2)) 2 중량부, 가소제 (네가미 공업사 제조, UN-5500) 10 중량부, 및, 가교제 (닛폰 폴리우레탄사 제조, 콜로네이트 L-45) 0.5 중량부를 혼합하여 점착제 조성물의 아세트산에틸 용액을 조제하였다.
얻어진 점착제 조성물의 아세트산에틸 용액을, 편면에 코로나 처리를 실시한 두께 50 ㎛ 의 투명한 폴리에틸렌나프탈레이트 필름의 코로나 처리면 상에, 건조 피막의 두께가 30 ㎛ 가 되도록 닥터 나이프로 도공하고, 110 ℃, 5 분간 가열하여 도공 용액을 건조시켰다. 그 후, 40 ℃, 3 일간 정치 (靜置) 양생을 행하여, 다이싱 테이프를 얻었다.
(2) 자외선 조사 전후의 점착제층의 탄성률 평가
평가용 샘플로서, 광 경화형 점착제의 아세트산에틸 용액을, 편면에 코로나 처리를 실시한 두께 50 ㎛ 의 투명한 폴리에틸렌나프탈레이트 필름의 코로나 처리면 상에, 건조 피막의 두께가 500 ㎛ 가 되도록 닥터 나이프로 도공하고, 110 ℃, 5 분간 가열하여 도공 용액을 건조시킨 후, 40 ℃, 3 일간 정치 양생을 행하였다. 얻어진 점착 테이프를 세로 0.6 ㎝, 가로 1.0 ㎝ 의 장방 형상으로 절단하고, 이것을 평가용 샘플로 하였다.
이어서, 초고압 수은등을 사용하여, 365 ㎚ 의 자외선을 테이프 표면으로의 조사 강도가 80 ㎽/㎠ 가 되도록 조도를 조절하여 2 분간 조사하고, 광 경화형 점착제 성분을 가교, 경화시켰다. 경화시키기 전후의 평가용 샘플에 대해서, 동적 점탄성 측정의 전단 모드 각주파수 10 ㎐ 에서 측정을 행하여, -50 ℃ 에서 300 ℃ 까지 연속 승온된 측정치 중 25 ℃ 에서의 저장 탄성률의 값을 얻었다.
그 결과, 자외선 조사 전에 있어서의 25 ℃ 에서의 저장 전단 탄성률은 1.1 × 104 ㎩, 자외선 조사 후에 있어서의 25 ℃ 에서의 저장 전단 탄성률은 2.3 × 107 ㎩ 였다.
(2) 반도체 칩의 제조
다이싱 테이프의 점착제층측의 면을, 직경 20 ㎝, 두께 약 100 ㎛ 의 실리콘 웨이퍼의 표면에 첩부하여 적층체를 얻었다. 이어서, 초고압 수은등을 사용하여, 365 ㎚ 의 자외선을 다이싱 테이프 표면으로의 조사 강도가 80 ㎽/㎠ 가 되도록 조도를 조절하여 1 분간 조사하고, 광 경화형 점착제 성분을 가교, 경화시켰다.
다이싱 테이프로 보강된 웨이퍼를, 지석 등을 사용하여 절단 분리하는 방법에 의해서 다이싱하고, 10 ㎜ × 10 ㎜ 의 반도체 칩을 얻었다. 다이싱시에는, 절삭 찌꺼기의 제거를 위해서, 웨이퍼의 표면에 이소프로필 알코올 수용액을 분사하였다. 다이싱 공정시에는, 웨이퍼는 충분히 다이싱 테이프에 고정되어 있어, 위치 어긋남의 발생은 전혀 확인되지 않았다.
다이싱 공정 후, 얻어진 반도체 칩을 다이싱 테이프측으로부터 니들로 밀어 올리는 방법에 의해서 박리하였다.
얻어진 모든 반도체 칩의 표면을, 광학 현미경을 사용하여 100 배의 배율로 관찰했지만, 잔사의 부착이 확인된 반도체 칩은 전혀 없었다.
(실시예 2)
실리콘 웨이퍼로서, 일방의 표면에 높이 20 ㎛, 폭 100 ㎛ 의 홈을 갖는 회로가 형성된 직경 20 ㎝, 두께 약 100 ㎛ 의 실리콘 웨이퍼를 사용하고, 다이싱 테이프를 그 회로면에 첩부하여 적층체를 얻은 것 이외에는, 실시예 1 과 동일하게 하여 반도체 칩을 제조하였다.
그 결과, 다이싱 공정시에는, 웨이퍼는 충분히 다이싱 테이프에 고정되어 있어, 위치 어긋남의 발생은 전혀 확인되지 않고, 얻어진 모든 반도체 칩의 표면을, 광학 현미경을 사용하여 100 배의 배율로 관찰했지만, 잔사의 부착이 확인된 반도체 칩은 전혀 없었다.
(실시예 3)
실리콘 웨이퍼로서, 폴리이미드로 이루어지는 패시베이션막이 형성된 표면에, 높이 80 ㎛ 전극이 형성된 직경 20 ㎝, 두께 약 100 ㎛ 의 실리콘 웨이퍼를 사용하고, 다이싱 테이프를 그 전극면에 첩부하여 적층체를 얻은 것 이외에는, 실시예 1 과 동일하게 하여 반도체 칩을 제조하였다.
그 결과, 다이싱 공정시에는, 웨이퍼는 충분히 다이싱 테이프에 고정되어 있어, 위치 어긋남의 발생은 전혀 확인되지 않고, 얻어진 모든 반도체 칩의 표면을, 광학 현미경을 사용하여 100 배의 배율로 관찰했지만, 잔사의 부착이 확인된 반도체 칩은 전혀 없었다.
(실시예 4)
반도체 칩의 제조에 있어서, 광 경화형 점착제 성분을 가교, 경화시킨 후, 다이싱을 행하기 전에, 다이싱 테이프로 보강된 웨이퍼를 리플로로 (爐) 에 넣어, 260 ℃, 6 분간의 열처리를 합계 3 회 행한 것 이외에는, 실시예 1 과 동일하게 하여 반도체 칩을 제조하였다.
그 결과, 다이싱 공정시에는, 웨이퍼는 충분히 다이싱 테이프에 고정되어 있어, 위치 어긋남의 발생은 전혀 확인되지 않고, 얻어진 모든 반도체 칩의 표면을, 광학 현미경을 사용하여 100 배의 배율로 관찰했지만, 잔사의 부착이 확인된 반도체 칩은 전혀 없었다.
(비교예 1)
다이싱 공정 전에, 자외선 조사를 행하지 않고 광 경화형 점착제 성분을 가교, 경화시키지 않은 것 이외에는, 실시예 1 과 동일하게 하여 반도체 칩을 제조하였다.
그 결과, 다이싱 공정시에, 다이싱 테이프의 점착력이 저하되어 약간의 위치 어긋남이 발생되었다. 또, 얻어진 모든 반도체 칩의 표면을, 광학 현미경을 사용하여 100 배의 배율로 관찰한 결과, 잔사가 부착된 반도체 칩이 확인되었다.
(비교예 2)
웨이퍼에 첩착하기 전에, 다이싱 테이프에 자외선을 조사하여 광 경화형 점착제 성분을 가교, 경화시킨 것 이외에는, 실시예 2 와 동일하게 하여 반도체 칩을 제조하였다.
그러나, 다이싱 테이프가 충분히 웨이퍼에 밀착되지 않아, 다이싱 공정을 행할 수 없었다.
(비교예 3)
실리콘 웨이퍼로서, 폴리이미드로 이루어지는 패시베이션막이 형성된 표면에, 높이 20 ㎛ 전극이 형성된 직경 20 ㎝, 두께 약 100 ㎛ 의 실리콘 웨이퍼를 사용하고, 다이싱 테이프를 그 전극면에 첩부하여 적층체를 얻고, 다이싱 공정 전에, 자외선 조사를 행하지 않고 광 경화형 점착제 성분을 가교, 경화시키지 않은 것 이외에는, 실시예 3 과 동일하게 하여 반도체 칩을 제조하였다.
그 결과, 다이싱 공정시에, 다이싱 테이프의 점착력이 저하되어 약간의 위치 어긋남이 발생되었다. 또, 얻어진 모든 반도체 칩의 표면을, 광학 현미경을 사용하여 100 배의 배율로 관찰한 결과, 잔사가 부착된 반도체 칩이 다수 확인되었다.
(비교예 4)
다이싱 공정 전에, 자외선 조사를 행하지 않고 광 경화형 점착제 성분을 가교, 경화시키지 않은 것 이외에는, 실시예 4 와 동일하게 하여 반도체 칩을 제조하였다.
그 결과, 다이싱 공정시에, 다이싱 테이프의 점착력이 저하되어 약간의 위치 어긋남이 발생되었다. 또, 얻어진 모든 반도체 칩의 표면을, 광학 현미경을 사용하여 100 배의 배율로 관찰한 결과, 잔사가 부착된 반도체 칩이 다수 확인되었다.
산업상 이용가능성
본 발명에 의하면, 다이싱 테이프에 의해서 보강한 상태에서 웨이퍼를 다이싱하여 반도체 칩을 제조하는 방법으로서, 수계 유기 용제를 사용한 경우에라도 위치 어긋남 등이 발생되는 경우가 없으며, 또한, 얻어진 반도체 칩 상에 잔사의 부착이 발생되는 경우가 없는 반도체 칩의 제조 방법을 제공할 수 있다.

Claims (7)

  1. 적어도 자극에 의해서 가교, 경화하는 경화형 점착제 성분을 함유하는 점착제층과 기재 필름으로 이루어지는 다이싱 테이프를, 웨이퍼에 점착제층측으로부터 첩부하여 보강하는 다이싱 테이프 첩부 공정과,
    상기 점착제층에 자극을 주어 경화형 점착제 성분을 가교, 경화하는 점착제층 경화 공정과,
    상기 다이싱 테이프에 의해서 보강된 웨이퍼를 다이싱하여 반도체 칩을 얻는 다이싱 공정과,
    상기 다이싱 테이프로부터 반도체 칩을 박리하는 반도체 칩 박리 공정을 갖는 것을 특징으로 하는 반도체 칩의 제조 방법.
  2. 제 1 항에 있어서,
    웨이퍼는, 편면 점착 테이프를 첩부하는 측의 표면에 높이 20 ㎛ 이상의 요철이 있는 것을 특징으로 하는 반도체 칩의 제조 방법.
  3. 제 2 항에 있어서,
    다이싱 테이프의 점착제층의 두께가 웨이퍼의 요철의 높이보다 얇은 것인 것을 특징으로 하는 반도체 칩의 제조 방법.
  4. 제 1 항, 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,
    다이싱 테이프 첩부 공정 전에 있어서의 점착제층에 대해서 동적 점탄성 측정의 전단 모드로 -50 ℃ 에서 300 ℃ 까지 연속 승온의 조건에서 측정한 25 ℃ 에서의 저장 전단 탄성률이 1.0 × 102 ∼ 2.0 × 105 ㎩ 이며, 또한, 점착제층 경화 공정 후에 있어서의 점착제층에 대해서 동적 점탄성 측정의 전단 모드로 -50 ℃ 에서 300 ℃ 까지 연속 승온의 조건에서 측정한 25 ℃ 에서의 저장 전단 탄성률이 2.0 × 105 ∼ 1.0 × 109 ㎩ 인 것을 특징으로 하는 반도체 칩의 제조 방법.
  5. 제 1 항, 제 2 항, 제 3 항 또는 제 4 항 중 어느 한 항에 있어서,
    점착제층 경화 공정 후, 다이싱 공정 전에, 다이싱 테이프에 의해서 보강된 웨이퍼에 가열을 수반하는 처리를 실시하는 웨이퍼 처리 공정을 갖는 것을 특징으로 하는 반도체 칩의 제조 방법.
  6. 제 1 항, 제 2 항, 제 3 항, 제 4 항 또는 제 5 항 중 어느 한 항에 있어서,
    경화형 점착제 성분을 가교, 경화하는 자극이 자외선인 것을 특징으로 하는 반도체 칩의 제조 방법.
  7. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 5 항 또는 제 6 항 중 어느 한 항에 있어서,
    점착제층은, 추가로 자극에 의해서 기체를 발생시키는 기체 발생제를 함유하는 것으로서, 반도체 칩 박리 공정에 있어서 자극을 주어 기체 발생제로부터 기체를 발생시키는 것을 특징으로 하는 반도체 칩의 제조 방법.
KR1020177001752A 2015-02-09 2016-02-09 반도체 칩의 제조 방법 KR20170110565A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237034033A KR102652507B1 (ko) 2015-02-09 2016-02-09 반도체 칩의 제조 방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2015-023394 2015-02-09
JP2015023392 2015-02-09
JP2015023394 2015-02-09
JPJP-P-2015-023392 2015-02-09
PCT/JP2016/053751 WO2016129577A1 (ja) 2015-02-09 2016-02-09 半導体チップの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237034033A Division KR102652507B1 (ko) 2015-02-09 2016-02-09 반도체 칩의 제조 방법

Publications (1)

Publication Number Publication Date
KR20170110565A true KR20170110565A (ko) 2017-10-11

Family

ID=56615245

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237034033A KR102652507B1 (ko) 2015-02-09 2016-02-09 반도체 칩의 제조 방법
KR1020177001752A KR20170110565A (ko) 2015-02-09 2016-02-09 반도체 칩의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237034033A KR102652507B1 (ko) 2015-02-09 2016-02-09 반도체 칩의 제조 방법

Country Status (4)

Country Link
JP (1) JPWO2016129577A1 (ko)
KR (2) KR102652507B1 (ko)
TW (1) TWI689565B (ko)
WO (1) WO2016129577A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102053843B1 (ko) * 2016-11-08 2019-12-09 주식회사 엘지화학 음극 및 상기 음극의 제조방법
JP6871573B2 (ja) * 2017-09-15 2021-05-12 協立化学産業株式会社 チップの表面加工方法及びゲル状組成物
JP2021061347A (ja) * 2019-10-08 2021-04-15 積水化学工業株式会社 半導体加工用テープ及び半導体パッケージの製造方法
CN114382712A (zh) * 2021-12-16 2022-04-22 西安电子工程研究所 一种实现风机快速、全面防盐雾处理的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3754830A (en) * 1971-10-21 1973-08-28 Science Spectrum Scattering cell employing electrostatic means for supporting a particle
JPH0778793A (ja) 1993-06-21 1995-03-20 Toshiba Corp 半導体ウェーハの研削加工方法
KR0156695B1 (ko) * 1994-06-28 1999-01-15 윤종용 공기조화기의 운전제어방법
JP3330851B2 (ja) * 1997-07-01 2002-09-30 リンテック株式会社 ウエハ研削方法
JP4877689B2 (ja) * 2001-08-30 2012-02-15 日東電工株式会社 エネルギー線硬化型熱剥離性粘着シート、及びこれを用いた切断片の製造方法
JP2004281526A (ja) * 2003-03-13 2004-10-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4635436B2 (ja) * 2003-12-26 2011-02-23 パナソニック株式会社 チップ形電子部品の製造方法
JP2008060151A (ja) * 2006-08-29 2008-03-13 Nitto Denko Corp 半導体ウエハ裏面加工方法、基板裏面加工方法、及び放射線硬化型粘着シート
JP2010150432A (ja) * 2008-12-25 2010-07-08 Furukawa Electric Co Ltd:The マスキング用剥離性粘着テープ
JP5513866B2 (ja) * 2009-12-11 2014-06-04 リンテック株式会社 電子部品加工用粘着シート
JP2012031417A (ja) * 2011-09-05 2012-02-16 Mitsubishi Plastics Inc 離型フィルム付中間膜用粘着シート及び透明積層体
JP5117630B1 (ja) * 2012-07-06 2013-01-16 古河電気工業株式会社 半導体ウェハ表面保護用粘着テープおよびそれを用いた半導体ウェハの製造方法
CN104755576B (zh) * 2012-11-05 2016-12-07 琳得科株式会社 粘合片材

Also Published As

Publication number Publication date
KR20230147744A (ko) 2023-10-23
JPWO2016129577A1 (ja) 2017-11-16
TW201639938A (zh) 2016-11-16
WO2016129577A1 (ja) 2016-08-18
TWI689565B (zh) 2020-04-01
KR102652507B1 (ko) 2024-03-28

Similar Documents

Publication Publication Date Title
KR101393922B1 (ko) 점착제 조성물, 점착 테이프, 및 웨이퍼의 처리 방법
KR101516147B1 (ko) 웨이퍼의 처리 방법
US20060269715A1 (en) Adhesive material, method for peeling adhesive material, and pressure-sensitive adhesive tape
KR101476115B1 (ko) 웨이퍼의 처리 방법
JP2006216721A (ja) 半導体ウエハ研削用粘着シート及び半導体ウエハの研削方法
KR20170110565A (ko) 반도체 칩의 제조 방법
JP2005197630A (ja) Ｉｃチップの製造方法
TWI507502B (zh) Semiconductor wafer processing adhesive sheet
JP2017125093A (ja) 半導体保護テープ及びウエハの処理方法
JP2014019790A (ja) 粘着剤組成物、粘着テープ、及び、ウエハの処理方法
JP6266993B2 (ja) ウエハの処理方法
JP2013231159A (ja) 粘着剤組成物、粘着テープ、及び、ウエハの処理方法
JP2006229076A (ja) Ｉｃチップの製造方法
JP5946708B2 (ja) 粘着テープ
JP2014012769A (ja) 粘着剤組成物、粘着テープ、及び、ウエハの処理方法
JP5328132B2 (ja) 半導体加工用テープ
JP5678228B1 (ja) 回路基板の処理方法及び硬化型接着剤組成物
JP2020094199A (ja) 粘着テープ
JP6126722B2 (ja) 粘着テープ
JP6285738B2 (ja) ウエハの処理方法
WO2015119236A1 (ja) ウエハの処理方法
JP2018147989A (ja) パワーデバイスの製造方法
JP2021061347A (ja) 半導体加工用テープ及び半導体パッケージの製造方法
JP2007238801A (ja) 粘着テープ
JP2016144913A (ja) 金属を蒸着した基板の製造方法及び粘着剤組成物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment