KR20170105067A

KR20170105067A - 용량성 전압 분할식 색 왜곡 감소 픽셀 회로

Info

Publication number: KR20170105067A
Application number: KR1020177022689A
Authority: KR
Inventors: 홍위엔 쒸
Original assignee: 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2015-03-23
Filing date: 2015-05-13
Publication date: 2017-09-18
Also published as: US20170039966A1; GB2550307B; GB201711833D0; JP2018508043A; KR102107885B1; GB2550307A; US9633619B2; CN104698643A; JP6472066B2; WO2016149995A1

Abstract

용량성 전압 분할식 색 왜곡 감소 픽셀 회로는, 서브 픽셀의 메인 영역(Main)에 전기적으로 연결되어 메인 데이터 신호 전압을 제공하고, 직렬로 연결된 제1 커패시터(C1)와 제2 커패시터(C2)를 통해 공동 전극 라인(Com)에 전기적으로 연결되는 데이터 신호라인(Data); 상기 제1 커패시터(C1)와 제2 커패시터(C2) 사이에 인출되고, 서브 픽셀의 서브 영역(Sub)에 전기적으로 연결되어 서브 데이터 신호 전압을 제공하는 배선(L)을 설정하여 상기 제1 커패시터(C1)와 제2 커패시터(C2)의 전압분할 역할을 통해, 상기 서브 데이터 신호 전압을 메인 데이터 신호 전압과 다르도록 하여, 하나의 데이터 신호라인(Data)의 설정을 통해 서브 픽셀의 메인 영역(Main)과 서브 영역(Sub)에 서로 다른 데이터 신호 전압을 입력하여 복수의 도메인을 디스플레이 하는 것을 구현하여, VA모드 액정 디스플레이의 색 왜곡 문제를 개선하되, 데이터 신호라인의 개수와 COF의 개수는 증가시키지 않는다.

Description

용량성 전압 분할식 색 왜곡 감소 픽셀 회로

본 발명은 디스플레이 기술 분야에 관한 것이며, 특히, 용량성 전압 분할식 색 왜곡 감소 픽셀 회로에 관한 것이다.

액정 디스플레이 장치 (Liquid Crystal Display, LCD)는 본체가 가볍고, 절전 성능이 뛰어나며, 무방사선 등 다양한 장점을 갖고 있어 널리 응용되고 있다. 예를 들면, LCD TV(Television), 이동전화, 개인 휴대용 단말기(PDA), 디지털 카메라, 컴퓨터 스크린 또는 노트북 스크린 등에 사용되고 있으며, 평면 디스플레이 분야에서 주도적인 위치를 차지하고 있다.

시중의 액정 디스플레이 대부분은 백라이트형 액정 디스플레이이며, 이는 케이스, 케이스 내에 설치된 액정 디스플레이 패널 및 케이스 내에 설치된 백라이트 모듈을 포함한다. 액정 디스플레이 패널은 액정 디스플레이의 주요 구성이지만, 액정 디스플레이 패널 자체가 발광되지 않아, 백라이트 모듈에서 제공하는 광원을 통해 정상적으로 영상을 디스플레이 한다.

일반적으로, 액정 디스플레이 패널은 컬러 필터 기판(Color Filter, CF), 박막 트랜지스터 어레이 기판(Thin Film Transistor Array Substrate, TFT Array Substrate) 및 두 기판 사이에 배치된 액정층(Liquid Crystal Layer)으로 구성되고, 두 기판의 마주보는 내측에 각각 픽셀전극, 공동전극이 설정되어, 전압의 인가를 통해 액정 분자를 제어하여 방향을 변화시켜 백라이트 모듈의 빛을 굴절시켜 화면을 생성한다.

액정 디스플레이는 트위스트 네마틱(Twisted Nematic, TN)모드, 전자제어 이중 굴절(Electrically Controlled Birefringence, ECB)모드, 수직 배향(Vertical Alignment, VA) 모드 등 다양한 디스플레이 모드를 지원한다. 그 중에서 VA모드는 고대조도, 광각, 넌러빙 배향이 가능한 등 장점을 구비한 흔한 디스플레이 모드이다. 그러나 VA 모드는 수직 회동하는 액정을 이용하고, 액정 분자의 이중 굴절률의 차이 값이 크기 때문에 광각에서 색 왜곡(color shift)문제가 상대적으로 심각하다.

색 왜곡을 낮추는 것은 VA모드 액정 디스플레이의 발전을 위한 요구사항이다. 현재 VA모드 액정 디스플레이의 색 왜곡에 대한 주된 해결방법은 멀티 도메인(multi do(main))으로써, 예컨대, 8개의 도메인 디스플레이의 픽셀 설계를 이용하는 것이며, 이는 동일한 서브 픽셀 내 메인 영역(main)의 4 개의 도메인과 서브 영역(sub)의 4개의 도메인의 액정분자가 서로 다른 회동 각도를 갖도록 하여 색 왜곡을 개선한다. 색 왜곡 개선 기술로는 주로 커패시터 커플링 (CC)기술, 전하공유(CS)기술, 공동 전극 전압(Vcom)변조 기술, 2D1G/2G1D기술 등이 있다.

도 1을 참조하면, 도 1은 전통적인 2D1G기술을 이용한 픽셀 구조도이다. 도 1에 도시된 바와 같이, 액정 패널은 배열로 분포된 복수의 서브 픽셀을 포함하되, 각 서브 픽셀은 면적이 서로 다른 메인 영역(Main)과 서브 영역(Sub)으로 구분되고, 같은 행의 메인 영역(Main)과 서브 영역(Sub)은 하나의 스캔라인(Gn)를 공통으로 사용하며, 같은 열의 서브 픽셀은 전압이 다른 두 개의 데이터신호라인(Data1, Data2)을 이용하여 메인 영역(Main)과 서브 영역(Sub)에 각각 데이터신호를 입력한다. 도 2를 참조하면, 도 2는 전통적인 2D1G기술을 이용하는 픽셀 회로도이다. 도 2에 도시된 바와 같이, 메인 영역(Main)은 제1 박막 트랜지스터(T1), 제1 액정 커패시터(Clc1) 및 제1 저장 커패시터(Cst1)를 포함한다. 서브 영역(Sub)은 제2 박막 트랜지스터(T2), 제2 액정 커패시터(Clc2) 및 제2 저장 커패시터(Cst2)를 포함한다. 메인 영역(Main)에서, 상기 제1 박막 트랜지스터(T1)의 게이트 전극은 스캔라인(Gn)에 전기적으로 연결되고, 소스 전극은 제1 데이터 신호라인(Data1)에 전기적으로 연결된다. 제1 액정 커패시터(Clc1)는 제1 저장 커패시터(Cst1)와 병렬로 연결된 후, 일단은 제1 박막 트랜지스터(T1)의 드레인 전극에 전기적으로 연결되고, 타단은 하나의 정전압에 전기적으로 연결된다. 서브 영역(Sub)에서, 상기 제2 박막 트랜지스터(T2)의 게이트 전극은 스캔라인(Gn)에 전기적으로 연결되고, 소스 전극은 제2 데이터 신호라인(Data2)에 전기적으로 연결된다. 제2 액정 커패시터(Clc2)는 제2 저장 커패시터(Cst2)와 병렬로 연결된 후, 일단은 제2 박막 트랜지스터(T2)의 드레인 전극에 전기적으로 연결되고, 타단은 하나의 정전압에 전기적으로 연결된다. 도 1 및 도 2에 도시된 바와 같이, 전통적인 픽셀 회로의 설계는 멀티 도메인 디스플레이를 구현하고, 색 왜곡을 개선할 수 있으나, 이러한 설계는 데이터 신호라인의 개수를 배로 증가시키고, 데이터 신호라인의 칩온 필름(Chip on Film, COF)의 개수도 배로 증가시키게 되어 패널의 제조원가가 높아진다.

본 발명의 목적은 데이터 신호라인의 개수와 COF의 개수를 증가하지 않는 것을 전제로 VA모드 액정 디스플레이의 색 왜곡 문제를 개선하고, 액정 패널의 제조원가를 낮출 수 있는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명은 액정 패널에 배열로 배치되고, 메인 영역과 서브 영역으로 나누어진 복수의 서브 픽셀; 상기 메인 영역과 서브 영역에 동시에 전기적으로 연결되어 스캔신호를 제공하는 하나의 스캔라인; 상기 메인 영역에 전기적으로 연결되어 메인 데이터 신호 전압을 제공하고, 직렬로 연결된 제1 커패시터와 제2 커패시터를 통해 공동 전극 라인에 전기적으로 연결되는 하나의 데이터 신호라인; 상기 제1 커패시터와 제2 커패시터 사이에서 인출되고, 서브 영역에 전기적으로 연결되어 메인 데이터 신호 전압과 다른 서브 데이터 신호 전압을 제공하는 하나의 배선을 포함하는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로를 제공한다.

상기 메인 영역에는 제1 박막 트랜지스터, 제1 액정 커패시터 및 제1 저장 커패시터를 포함하고; 상기 제1 박막 트랜지스터에서, 게이트 전극은 스캔라인에 전기적으로 연결되고, 소스 전극은 데이터 신호라인에 전기적으로 연결되며; 상기 제1 액정 커패시터는 제1 저장 커패시터와 병렬로 연결된 후 일단은 제1 박막 트랜지스터의 드레인 전극에 전기적으로 연결되고, 타단은 하나의 정전압에 전기적으로 연결된다.

상기 서브 영역에는 제2 박막 트랜지스터, 제2 액정 커패시터 및 제2 저장 커패시터를 포함하고; 상기 제2 박막 트랜지스터에는, 게이트 전극은 스캔라인에 전기적으로 연결되고, 소스 전극은 배선에 전기적으로 연결되고; 상기 제2 액정 커패시터는 제2 저장 커패시터와 병렬로 연결된 후 일단은 제2 박막 트랜지스터의 드레인 전극에 전기적으로 연결되고, 타단은 하나의 정전압에 전기적으로 연결된다.

상기 메인 영역과 서브 영역은 각각 4개의 도메인을 포함한다.

상기 데이터 신호라인은 메인 영역 내의 4 개의 도메인에게 메인 데이터 신호 전압을 제공하고, 상기 배선은 서브 영역 내의 4개의 도메인에게 서브 데이터 신호 전압을 제공하고, 상기 제1 커패시터와 제2 커패시터의 전압 분할 역할을 통해, 상기 메인 데이터 신호 전압과 서브 데이터 신호 전압의 관계는,

Vsub＝(C1/(C1+C2))*(Vmain-Vcom)+Vcom 가 되고,

여기서, Vsub는 서브 데이터 신호 전압을, Vmain는 메인 데이터 신호 전압을 표시하고, C1는 제1 커패시터, C2는 제2 커패시터, Vcom는 공동전극 전압을 표시한다.

제2 금속층과 제1 금속층을 통해 상기 제1 커패시터 및 제2 커패시터를 형성한다.

ITO 픽셀 전극과 제1 금속층을 통해 상기 제1 커패시터 및 제2 커패시터를 형성한다.

상기 제1 커패시터, 제2 커패시터의 크기는 각각 상기 제1 커패시터, 제2 커패시터의 면적에 의해 확정된다.

제1 커패시터와 제2 커패시터의 면적을 변화시켜 메인 영역과 서브 영역의 데이터 신호 전압의 차이 값을 변화시킨다.

또한, 본 발명은 액정 패널에 배열로 배치되고, 메인 영역과 서브 영역으로 나누어진 복수의 서브 픽셀; 상기 메인 영역과 서브 영역에 동시에 전기적으로 연결되어 스캔신호를 제공하는 하나의 스캔라인; 상기 메인 영역에 전기적으로 연결되어 메인 데이터 신호 전압을 제공하고, 직렬로 연결된 제1 커패시터와 제2 커패시터를 통해 공동 전극 라인에 전기적으로 연결되는 하나의 데이터 신호라인; 상기 제1 커패시터와 제2 커패시터 사이에서 인출되고, 서브 영역에 전기적으로 연결되어 메인 데이터 신호 전압과 다른 서브 데이터 신호 전압을 제공하는 하나의 배선을 포함하며;

여기서, 상기 메인 영역에는 제1 박막 트랜지스터, 제1 액정 커패시터 및 제1 저장 커패시터를 포함하고; 상기 제1 박막 트랜지스터에서, 게이트 전극은 스캔라인에 전기적으로 연결되고, 소스 전극은 데이터 신호라인에 전기적으로 연결되고; 상기 제1 액정 커패시터는 제1 저장 커패시터와 병렬로 연결된 후, 일단은 제1 박막 트랜지스터의 드레인 전극에 전기적으로 연결되고, 타단은 하나의 정전압에 전기적으로 연결되며;

여기서, 상기 서브 영역에는 제2 박막 트랜지스터, 제2 액정 커패시터 및 제2 저장 커패시터를 포함하고; 상기 제2 박막 트랜지스터에는, 게이트 전극은 스캔라인에 전기적으로 연결되고, 소스 전극은 배선에 전기적으로 연결되며; 상기 제2 액정 커패시터는 제2 저장 커패시터와 병렬로 연결된 후, 일단은 제2 박막 트랜지스터의 드레인 전극에 전기적으로 연결되고, 타단은 하나의 정전압에 전기적으로 연결되는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로를 제공한다.

본 발명의 유익한 효과는 다음과 같다. 즉, 본 발명에서 제공되는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로는, 서브 픽셀의 메인 영역(Main)에 전기적으로 연결되어 메인 데이터 신호 전압을 제공하고, 직렬로 연결된 제1 커패시터(C1)와 제2 커패시터(C2)를 통해 상기 데이터신호라인(Data)을 공동 전극 라인(Com)에 전기적으로 연결하는 데이터 신호라인(Data)과 상기 제1 커패시터(C1)와 제2 커패시터(C2) 사이에 인출되고, 서브 픽셀의 서브 영역(Sub)에 전기적으로 연결되어 서브 데이터 신호 전압을 제공하는 배선(L)을 설정하여 상기 제1 커패시터(C1)와 제2 커패시터(C2)의 전압 분할 역할을 통해 상기 서브 데이터 신호 전압을 메인 데이터 신호 전압과 다르도록 하며, 하나의 데이터 신호라인(Data)을 설정하여 서브 픽셀의 메인 영역(Main)과 서브 영역(Sub)에 서로 다른 데이터 신호 전압을 입력하여 복수의 도메인을 디스플레이 하는 것을 구현하여, VA모드 액정 디스플레이의 색 왜곡 문제를 개선하되, 데이터 신호라인의 개수와 COF의 개수는 증가시키지 않으므로 액정 디스플레이 패널의 제조원가를 줄일 수 있다.

본 발명의 특징과 기술내용을 구체적으로 이해하기 위하여, 이하 본 발명의 상세한 설명과 첨부된 도면을 참조하길 바란다. 그러나 첨부된 도면은 참고와 설명에 제공될 뿐, 본 발명에 대하여 한정하는 것은 아니다.

이하 본 발명의 구체실시방식은 첨부된 도면을 결합하여 상세한 설명을 통해 본 발명의 기술방안과 기타 유익효과가 명백하도록 설명한다.
첨부된 도면에서,
도 1은 전통적인 2D1G기술을 이용하는 픽셀 구조도이다.
도 2는 전통적인 2D1G기술을 이용하는 픽셀 회로도이도.
도 3은 본 발명의 용량성 전압 분할식 색 왜곡 감소 픽셀 회로의 회로도이다.

본 발명에서 채택한 기술수단 및 그 효과를 구체적으로 설명하기 위하여 이하에서는 본 발명의 바람직한 실시 예 및 첨부된 도면을 결합하여 상세설명을 진행한다.

도 3을 참조하면, 본 발명은 용량성 전압 분할식 색 왜곡 감소 픽셀 회로를 제공한다. 복수의 서브 픽셀은 액정 패널에 배열로 배치되고, 각 서브 픽셀은 모두 메인 영역(Main)과 서브 영역(Sub)으로 나누어 진다. 하나의 스캔라인(Gn)은 상기 메인 영역(Main)과 서브 영역(Sub)에 동시에 전기적으로 연결되어 스캔신호를 제공한다. 하나의 데이터 신호라인(Data)은 상기 메인 영역(Main)에 전기적으로 연결되어 메인 데이터 신호 전압을 제공하며, 또한, 상기 데이터신호 라인(Data)은 직렬로 연결된 제1 커패시터(C1)와 제2 커패시터(C2)을 통해 공동 전극 라인(Com)에 전기적으로 연결된다. 하나의 배선(L)은 상기 제1 커패시터(C1)와 제2 커패시터(C2) 사이에서 인출되고, 서브 영역(Sub)에 전기적으로 연결되어 서브 데이터 신호 전압을 제공한다.

구체적으로, 액정 디스플레이 패널의 박막 트랜지스터 어레이 기판은 제1 금속층, 제2 금속층 및 인듐 주석 산화물(Indium Tin Oxide, ITO)픽셀 전극을 포함하므로, 상기 제1 커패시터(C1) 및 제2 커패시터(C2)는 제2 금속층과 제1 금속층을 통해 형성될 수 있으며, ITO 픽셀 전극과 제1 금속층을 통해 형성 될 수도 있다. 구체적으로 제1 금속층, 제2 금속층 및 픽셀전극의 구조 및 위치는 종래 기술에 속하므로, 여기서 상세하게 설명하지 않는다. 상기 제1 커패시터(C1), 제2 커패시터(C2)의 크기는 각각 상기 제1 커패시터(C1), 제2 커패시터(C2)의 면적에 의해 확정된다.

상기 메인 영역(Main)에는 제1 박막 트랜지스터(T1), 제1 액정 커패시터(Clc1) 및 제1 저장 커패시터(Cst1)를 포함한다. 상기 제1 박막 트랜지스터(T1)에는, 게이트 전극은 스캔라인(Gn)에 전기적으로 연결되고, 소스 전극은 데이터 신호라인(Data)에 전기적으로 연결된다; 상기 제1 액정 커패시터(Clc1)는 제1 저장 커패시터(Cst1)와 병렬로 연결된 후, 일단은 제1 박막 트랜지스터(T1)의 드레인 전극에 전기적으로 연결되고, 타단은 하나의 정전압에 전기적으로 연결된다.

상기 서브 영역(Sub)에는 제2 박막 트랜지스터(T2), 제2 액정 커패시터(Clc2), 및 제2 저장 커패시터(Cst2)를 포함한다. 상기 제2 박막 트랜지스터(T2)에는, 게이트 전극은 스캔라인(Gn)에 전기적으로 연결되고, 소스 전극은 배선(L)에 전기적으로 연결된다; 상기 제2 액정 커패시터(Clc2)는 제2 저장 커패시터(Cst2)와 병렬로 연결된 후, 일단은 제2 박막 트랜지스터(T2)의 드레인 전극에 전기적으로 연결되고, 타단은 하나의 정전압에 전기적으로 연결된다.

이에 더하여, 상기 메인 영역(Main)과 서브 영역(Sub)은 각각 복수의 도메인을 포함하고, 예를 들어, 상기 메인 영역(Main)과 서브 영역(Sub)은 각각 4개의 도메인을 포함하고, 상기 데이터 신호라인(Data)은 메인 영역(Main) 내의 4 개의 도메인에게 메인 데이터 신호 전압을 제공하고, 상기 배선(L)은 서브 영역(Sub) 내의 4개의 도메인에게 서브 데이터 신호 전압을 제공하며, 상기 제1 커패시터(C1)와 제2 커패시터(C2)의 전압 분할 작용에 의해, 상기 메인 데이터 신호 전압과 서브 데이터 신호 전압의 관계는 아래 식(1)과 같고,

Vsub＝(C1/(C1+C2))*(Vmain-Vcom)+Vcom 식(1)

여기서, Vsub는 서브 데이터 신호 전압, Vmain는 메인 데이터 신호 전압을 표시하고, C1는 제1 커패시터, C2는 제2 커패시터, Vcom는 공동 전극 전압을 표시한다.

이를 통해 상기 서브 데이터 신호 전압은 메인 데이터 신호 전압과 같지 않음을 알 수 있으며, 상기 픽셀 회로는 하나의 데이터 신호라인(Data)을 설정하므로, 서브 픽셀의 메인 영역(Main)과 서브 영역(Sub)에 서로 다른 데이터 신호 전압이 입력되고, 복수의 도메인을 디스플레이 할 수 있어, VA모드 액정 디스플레이의 색 왜곡 문제를 개선하되, 데이터 신호라인의 개수와 COF의 개수는 증가하지 않고, 액정 디스플레이 패널의 제조원가를 줄일 수 있다.

언급할 가치가 있는 것은, 상기 제1 커패시터(C1), 제2 커패시터(C2)의 크기는 각각 상기 제1 커패시터(C1), 제2 커패시터(C2)의 면적에 의해 확정되므로, 식(1)을 통해 상기 메인 데이터 신호 전압과 서브 데이터 신호 전압 사이의 차이 값을 알 수 있으며, 즉, 메인 영역(Main)과 서브 영역(Sub)의 데이터 신호 전압 차이 값은 제1 커패시터(C1)와 제2 커패시터(C2)의 크기에 영향을 받는 것을 알 수 있으며, 제1 커패시터(C1)와 제2 커패시터(C2)의 면적을 변화시켜 메인 영역(Main)와 서브 영역(Sub)의 데이터 신호 전압의 차이 값을 변화시킬 수 있다.

상기 내용에 의하면, 본 발명의 용량성 전압 분할식 색 왜곡 감소 픽셀 회로는, 데이터 신호라인(Data)을 통해 서브 픽셀의 메인 영역(Main)에 전기적으로 연결되어 메인 데이터 신호 전압을 제공하며, 또한, 직렬로 연결된 제1 커패시터(C1)와 제2 커패시터(C2)를 통해 상기 데이터 신호라인(Data)을 공동 전극 라인(Com)에 전기적으로 연결시키고, 상기 제1 커패시터(C1)와 제2 커패시터(C2) 사이에 인출되고, 서브 픽셀의 서브 영역(Sub)에 전기적으로 연결되어 서브 데이터 신호 전압을 제공하는 배선(L)을 설정하며; 상기 제1 커패시터(C1)와 제2 커패시터(C2)의 전압 분할 역할을 통해, 상기 서브 데이터 신호 전압을 메인 데이터 신호 전압과 다르도록 하여, 하나의 데이터 신호라인(Data)의 설정을 통해 서브 픽셀의 메인 영역(Main)과 서브 영역(Sub)에 서로 다른 데이터 신호 전압을 입력하여 복수의 도메인을 디스플레이 하는 것을 구현하여, VA모드 액정 디스플레이의 색 왜곡 문제를 개선하되, 데이터 신호라인의 개수와 COF의 개수는 증가시키지 않으므로 액정 디스플레이 패널의 제조원가를 줄일 수 있다.

상기 내용은 본 기술분야의 일반 기술자에게 있어서, 본 발명의 기술방안 및 기술사상에 의해 다양한 수정과 변형이 가능하며, 이러한 수정과 변형은 모두 본 발명의 청구범위의 보호범위에 속한다.

Claims

액정 패널에 배열로 배치되고, 메인 영역과 서브 영역으로 나누어진 복수의 서브 픽셀; 상기 메인 영역과 서브 영역에 동시에 전기적으로 연결되어 스캔신호를 제공하는 하나의 스캔라인; 상기 메인 영역에 전기적으로 연결되어 메인 데이터 신호 전압을 제공하고, 직렬로 연결된 제1 커패시터와 제2 커패시터를 통해 공동 전극 라인에 전기적으로 연결되는 하나의 데이터 신호라인; 상기 제1 커패시터와 제2 커패시터 사이에서 인출되고, 서브 영역에 전기적으로 연결되어 메인 데이터 신호 전압과 다른 서브 데이터 신호 전압을 제공하는 하나의 배선을 포함하는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 1에 있어서,
상기 메인 영역에는 제1 박막 트랜지스터, 제1 액정 커패시터 및 제1 저장 커패시터를 포함하고; 상기 제1 박막 트랜지스터에서, 게이트 전극은 스캔라인에 전기적으로 연결되고, 소스 전극은 데이터 신호라인에 전기적으로 연결되며; 상기 제1 액정 커패시터는 제1 저장 커패시터와 병렬로 연결된 후 일단은 제1 박막 트랜지스터의 드레인 전극에 전기적으로 연결되고, 타단은 하나의 정전압에 전기적으로 연결되는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 1에 있어서,
상기 서브 영역에는 제2 박막 트랜지스터, 제2 액정 커패시터 및 제2 저장 커패시터를 포함하고; 상기 제2 박막 트랜지스터에는, 게이트 전극은 스캔라인에 전기적으로 연결되고, 소스 전극은 배선에 전기적으로 연결되며; 상기 제2 액정 커패시터는 제2 저장 커패시터와 병렬로 연결된 후 일단은 제2 박막 트랜지스터의 드레인 전극에 전기적으로 연결되고, 타단은 하나의 정전압에 전기적으로 연결되는 것을 특징으로 하는 용량성 전압 분할 식 색 왜곡 감소 픽셀 회로.
청구항 1에 있어서,
상기 메인 영역과 서브 영역은 각각 4개의 도메인을 포함하는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 4에 있어서,
상기 데이터 신호라인은 메인 영역 내의 4 개의 도메인에게 메인 데이터 신호 전압을 제공하고, 상기 배선은 서브 영역 내의 4개의 도메인에게 서브 데이터 신호 전압을 제공하며, 상기 제1 커패시터와 제2 커패시터의 전압 분할 역할을 통해, 상기 메인 데이터 신호 전압과 서브 데이터 신호 전압의 관계는,
Vsub＝(C1/(C1+C2))*(Vmain-Vcom)+Vcom 가 되며,
여기서, Vsub는 서브 데이터 신호 전압, Vmain는 메인 데이터 신호 전압을 표시하고, C1는 제1 커패시터, C2는 제2 커패시터, Vcom는 공동전극 전압을 표시하는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 1에 있어서,
제2 금속층과 제1 금속층을 통해 상기 제1 커패시터 및 제2 커패시터를 형성하는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 1에 있어서,
ITO 픽셀 전극과 제1 금속층을 통해 상기 제1 커패시터 및 제2 커패시터를 형성하는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 1에 있어서,
상기 제1 커패시터, 제2 커패시터의 크기는 각각 상기 제1 커패시터, 제2 커패시터의 면적에 의해 확정되는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 8에 있어서,
제1 커패시터와 제2 커패시터의 면적을 변화시켜 메인 영역과 서브 영역의 데이터 신호 전압의 차이 값을 변화시키는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
액정 패널에 배열로 배치되고, 메인 영역과 서브 영역으로 나누어진 복수의 서브 픽셀; 상기 메인 영역과 서브 영역에 동시에 전기적으로 연결되어 스캔신호를 제공하는 하나의 스캔라인; 상기 메인 영역에 전기적으로 연결되어 메인 데이터 신호 전압을 제공하며, 직렬로 연결된 제1 커패시터와 제2 커패시터를 통해 공동 전극 라인에 전기적으로 연결되는 하나의 데이터 신호 라인; 상기 제1 커패시터와 제2 커패시터 사이에서 인출되고, 서브 영역에 전기적으로 연결되어 메인 데이터 신호 전압과 다른 서브 데이터 신호 전압을 제공하는 하나의 배선을 포함하며;
상기 메인 영역에는 제1 박막 트랜지스터, 제1 액정 커패시터 및 제1 저장 커패시터를 포함하고; 상기 제1 박막 트랜지스터에서, 게이트 전극은 스캔라인에 전기적으로 연결되고, 소스 전극은 데이터 신호라인에 전기적으로 연결되며; 상기 제1 액정 커패시터는 제1 저장 커패시터와 병렬로 연결된 후 일단은 제1 박막 트랜지스터의 드레인 전극에 전기적으로 연결되고, 타단은 하나의 정전압에 전기적으로 연결되며;
상기 서브 영역에는 제2 박막 트랜지스터, 제2 액정 커패시터 및 제2 저장 커패시터를 포함하고; 상기 제2 박막 트랜지스터에는, 게이트 전극은 스캔라인에 전기적으로 연결되고, 소스 전극은 배선에 전기적으로 연결되며; 상기 제2 액정 커패시터는 제2 저장 커패시터와 병렬로 연결된 후 일단은 제2 박막 트랜지스터의 드레인 전극에 전기적으로 연결되고, 타단은 한 정전압에 전기적으로 연결되는 것을 특징으로 하는 용량성 전압 분할 식 색 왜곡 감소 픽셀 회로.
청구항 10에 있어서,
상기 메인 영역과 서브 영역은 각각 4개의 도메인을 포함하는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 11에 있어서,
상기 데이터 신호라인은 메인 영역 내의 4 개의 도메인에게 메인 데이터 신호 전압을 제공하고, 상기 배선은 서브 영역 내의 4개의 도메인에게 서브 데이터 신호 전압을 제공하며, 상기 제1 커패시터와 제2 커패시터의 전압 분할 역할을 통해, 상기 메인 데이터 신호 전압과 서브 데이터 신호 전압의 관계는,
Vsub＝(C1/(C1+C2))*(Vmain-Vcom)+Vcom가 되고,
여기서, Vsub는 서브 데이터 신호 전압, V(main)는 메인 데이터 신호 전압을 표시하고, C1는 제1 커패시터, C2는 제2 커패시터, Vcom는 공동전극 전압을 표시하는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 10에 있어서,
제2 금속층과 제1 금속층을 통해 상기 제1 커패시터 및 제2 커패시터를 형성하는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 10에 있어서,
ITO 픽셀 전극과 제1 금속층을 통해 상기 제1 커패시터 및 제2 커패시터를 형성하는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 10에 있어서,
상기 제1 커패시터, 제2 커패시터의 크기는 각각 상기 제1 커패시터, 제2 커패시터의 면적에 의해 확정되는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.
청구항 15에 있어서,
제1 커패시터와 제2 커패시터의 면적을 변화시켜 메인 영역과 서브 영역의 데이터 신호 전압의 차이 값을 변화시키는 것을 특징으로 하는 용량성 전압 분할식 색 왜곡 감소 픽셀 회로.