KR20170099779A - 반도체 본딩 장치 및 관련 기술 - Google Patents

반도체 본딩 장치 및 관련 기술 Download PDF

Info

Publication number
KR20170099779A
KR20170099779A KR1020170024193A KR20170024193A KR20170099779A KR 20170099779 A KR20170099779 A KR 20170099779A KR 1020170024193 A KR1020170024193 A KR 1020170024193A KR 20170024193 A KR20170024193 A KR 20170024193A KR 20170099779 A KR20170099779 A KR 20170099779A
Authority
KR
South Korea
Prior art keywords
threaded column
plate portion
leveling
block assembly
semiconductor structure
Prior art date
Application number
KR1020170024193A
Other languages
English (en)
Other versions
KR102249602B1 (ko
Inventor
헤일 존슨
그레고리 조지
Original Assignee
수스 마이크로텍 리소그라피 게엠바하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수스 마이크로텍 리소그라피 게엠바하 filed Critical 수스 마이크로텍 리소그라피 게엠바하
Publication of KR20170099779A publication Critical patent/KR20170099779A/ko
Application granted granted Critical
Publication of KR102249602B1 publication Critical patent/KR102249602B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
    • B65G47/90—Devices for picking-up and depositing articles or materials
    • B65G47/91—Devices for picking-up and depositing articles or materials incorporating pneumatic, e.g. suction, grippers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83893—Anodic bonding, i.e. bonding by applying a voltage across the interface in order to induce ions migration leading to an irreversible chemical bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

반도체 구조 본딩 장치를 개시한다. 이 장치는, 장치의 상부 및 하부 블록 어셈블리의 레벨링 조정을 제공하도록 구성되는 레벨링 조정 시스템을 포함할 수 있다. 일부 경우, 레벨링 조정 시스템은 다수의 나사산 기둥, 상이한 나사산 조정 칼라, 및 레벨링 슬리브를 포함할 수 있다. 일부 경우에, 레벨링 조정 시스템은, 주어진 사전하중 용량과 조정 범위를 제공하도록 구성되는 다수의 사전하중 스프링을 더 포함할 수 있다. 일부 경우에, 레벨링 조정 시스템은, 나사산 기둥 중 하나를 삽입할 수 있는 하중 셀을 더 포함할 수 있다. 일부 실시예에서, 상부 블록 어셈블리는, 상부 블록 어셈블리의 변형을 감소시키도록 구성되는 반응판을 더 포함할 수 있다. 일부 실시예에서, 상부 블록 어셈블리는, 컴플라이언스 편차를 제공하도록 구성되며 원하는 바에 따라 모놀리식 또는 폴리식 구조인 열 격리판을 더 포함할 수 있다.

Description

반도체 본딩 장치 및 관련 기술{SEMICONDUCTOR BONDING APPARATUS AND RELATED TECHNIQUES}
관련 출원에 대한 교차 참조
본 특허출원은 "반도체 본딩을 위한 간략화된 장치 및 방법"이라는 명칭으로 2016년 2월 24일에 출원된 미국 가특허출원 제62/299,349호의 이익을 청구하며, "반도체 본딩을 위한 장치 및 방법"이라는 명칭으로 2007년 6월 21일에 출원되었으며 2011년 5월 24일에 이제 미국 특허 제7,948,034호로 허여된 미국 일반특허출원 제11/766,531호에 관한 것이다. 이들 특허출원 및 특허 각각은 본 명세서 그 전체가 참조로서 인용된다.
본 발명은 반도체 본딩을 위한 장치 및 방법에 관한 것이며, 더욱 구체적으로는 간략화된 하이-포스 반도체 본딩 장치 및 방법에 관한 것이다.
본 발명은 공공 소유의 미국특허 제7,948,034호에 기재한 방법 및 장치에 대한 개선에 관한 것이며, 이 특허의 내용은 본 명세서에서 충분히 기재된 것처럼 본 명세서에서 참조로서 인용된다.
소비자들은 항상 더 값싼 전기 및 전자 디바이스를 원하다. 소비자 전기 및 전자 디바이스를 생산할 때 가격의 주된 부분은, 전자 디바이스가 소비자가 원하는 것이 되게 하는 그런 특징을 제공하는 반도체 디바이스의 가격이다. 반도체 디바이스의 제조사들은 그에 따라 반도체의 제조 비용을 줄이는 방법을 계속 찾고 있다. 반도체 디바이스의 단가 결정의 중요한 팩터는 소정의 생산 로트(production lot)에서 반도체 디바이스에서 나타날 수 있는 결함이다. 알게 될 바와 같이, 결함에 따른 반도체 디바이스의 손실은 제조사들에게 재정적인 손실을 주며, 이러한 손실은 일반적으로는 단가를 높여서 수용할 수 있다. 결함이 반도체 디바이스의 제조에 도입될 수 있는 영역은 기판 웨이퍼 본딩이다. 웨이퍼 본딩은, 제어되는 분위기에서 둘 이상의 웨이퍼의 정렬된 스택에 열, 힘 및 종종 전압을 인가하는 것을 수반한다. 임의의 웨이퍼 본딩의 목적은, 웨이퍼 정렬에 대해 웨이퍼에 악영향을 미치지 않고 전체 웨이퍼 영역에 걸쳐서 균일하게 고순도 본드를 생산하는 것이다. 개선된 본딩 순도는 더 큰 인터페이스 압력을 생성함으로써 달성하였다. 개선된 본딩 결과를 위해, 인터페이스 압력은 매우 클 수 있어서, 상당한 힘이 본딩될 웨이퍼에 인가되는 것이 요구된다. 예컨대, 200-mm 직경 웨이퍼에는 100kN이며, 300-mm 직경 웨이퍼에는 225kN이다. 그러나, 본드를 가능케 할지라도, 큰 힘은, 힘을 인가하는 종래의 본딩 툴의 휨과 왜곡을 또한 초래하여, 결국 열악한 인터페이스 압력 균일성, 본드 품질 가변성, 웨이퍼 시프트 및 본드 후 보잉(post-bond bowing) 초래하며, 큰 본딩 힘을 사용하여 얻은 개선을 무력화시킨다. 종래의 시스템에서, 압력 불균일성은 본드 인터페이스에 걸쳐서 50%에 달한다.
그에 따라, 전체 본드 인터페이스에 걸쳐서 균일한 압력을 인가할 수 있는 본딩 장치를 제공하는 것이 바람직할 수 있다. 또한, 지금까지 이용 가능한 것보다 간략화되고 덜 비싼 장치, 그리고 종래의 해법보다는 설정과 사용이 더 쉬운 그러한 장치를 갖는 것이 바람직할 수 있다.
본 출원의 요지는, 일부 경우에, 서로 관련된 제품, 특정한 문제에 대한 대안적인 해법, 및/또는 단일 시스템 또는 품목의 다수의 상이한 사용을 수반할 수 있다.
일 예시적인 실시예는 반도체 구조 본딩 장치로서, 적어도 하나의 반도체 웨이퍼를 그 위에서 수용하도록 구성되는 제1 표면을 포함하는 하부 블록 어셈블리; 적어도 하나의 반도체 웨이퍼에 본딩 압력의 인가 시에 제1 표면과 접촉하게 되도록 구성되는 제2 표면을 포함하는 상부 블록 어셈블리; 및 하부 블록 어셈블리에 대한 상부 블록 어셈블리의 레벨링(leveling) 조정을 제공하도록 구성되는 레벨링 조정 시스템을 포함하는, 반도체 구조 본딩 장치를 제공한다. 레벨링 조정 시스템은 제1 나사산 기둥; 제1 나사산 기둥을 에워싸는 제1 상이한 나사산 조정 칼라; 제1 상이한 나사산 조정 칼라를 에워싸는 제1 레벨링 슬리브; 제2 나사산 기둥; 제2 나사산 기둥을 에워싸는 제2 상이한 나사산 조정 칼라; 및 제2 상이한 나사산 조정 칼라를 에워싸는 제2 레벨링 슬리브를 포함한다. 일부 경우에, 제1 상이한 나사산 조정 칼라와 제2 상이한 나사산 조정 칼라 중 적어도 하나는 제1 피치의 외부 나사산과, 제1 피치와는 상이한 제2 피치의 내부 나사산을 갖는 마이크로미터 드라이브 시스템으로서 구성된다. 일부 그러한 경우에, 제2 피치는 제1 피치보다 대략 0.5mm 더 작다. 일부 경우, 제1 상이한 나사산 조정 칼라와 제2 상이한 나사산 조정 칼라 중 적어도 하나는 1.0mm 이하의 유효 피치 분해능을 제공하도록 구성된다. 일부 경우, 제1 레벨링 슬리브와 제2 레벨링 슬리브 중 적어도 하나는, 제1 레벨링 슬리브와 제2 레벨링 슬리브 중 적어도 하나가 하부 블록 어셈블리에 대한 상부 블록 어셈블리의 레벨링 조정 동안 회전하는 것을 방지하도록 패스너(fastener)를 수용하도록 구성되는 숄더(shoulder) 부분을 포함한다. 일부 경우에, 제1 레벨링 슬리브와 제2 레벨링 슬리브 중 적어도 하나는, 이와 일체적으로 형성되어, 하부 블록 어셈블리에 대한 상부 블록 어셈블리의 레벨링 조정을 완료한 후 조일 때 z-축 움직임을 감소시키는 방사상 클램핑 힘을 제공하도록 구성되는 클램프를 포함한다. 일부 경우: 장치는 제1 나사산 기둥과 제2 나사산 기둥에 동작 가능하게 결합되어 상부 블록 어셈블리로부터 제1 나사산 기둥과 제2 나사산 기둥에 하중을 분배하도록 구성되는 부착판을 더 포함하며; 레벨링 조정 시스템은 부착판과, 제1 나사산 기둥과 제2 나사산 기둥 중 적어도 하나 사이에 배열된 다수의 사전하중(preload) 스프링을 더 포함한다. 일부 그러한 경우에, 다수의 사전하중 스프링 중 적어도 하나는 벨빌 스타일 콘드 디스크 와셔(Belleville-style coned-disc washer)이다. 일부 다른 그러한 경우, 다수의 사전하중 스프링은 적어도 5kN의 사전하중 힘; 및 대략 ±2mm의 범위의 조정 범위 중 적어도 하나를 제공하도록 구성된다. 일부 경우에, 레벨링 조정 시스템은, 제1 상이한 나사산 조정 칼라와 제2 상이한 나사산 조정 칼라 중 대응하는 적어도 하나 내에서, 제1 나사산 기둥과 제2 나사산 기둥 중 적어도 하나 위에 배열되어, 패스너가 제1 나사산 기둥과 제2 나사산 기둥 중 적어도 하나에 물리적으로 결합되도록 패스너를 수용하도록 구성되는 상부 스페이서 스탑(stop)을 더 포함한다. 일부 경우에, 레벨링 조정 시스템은 조정 가능하지 않은 짐벌(gimbal) 부착물로서 구성되는 제3 기둥을 더 포함한다. 일부 경우에, 레벨링 조정 시스템은 제3 나사산 기둥; 및 제3 나사산 기둥이 삽입되는 하중 셀을 더 포함한다. 일부 그러한 경우: 장치는 제1 나사산 기둥과 제2 나사산 기둥에 동작 가능하게 결합되어 상부 블록 어셈블리로부터 제1 나사산 기둥과 제2 나사산 기둥에 하중을 분배하도록 구성되는 부착판을 더 포함하며, 레벨링 조정 시스템은, 하중 셀과 부착판 사이에 배열되며 제3 나사산 기둥이 삽입되는 짐벌 부싱을 더 포함한다. 일부 다른 그러한 경우에: 레벨링 조정 시스템은, 패스너가 제3 나사산 기둥에 물리적으로 결합되도록 제3 나사산 기둥 위에 배열되어 패스너를 수용하도록 구성되는 캡을 더 포함한다.
일부 경우에, 상부 블록 어셈블리는 적어도 하나의 반도체 웨이퍼에 본딩 압력의 인가 시에 제1 표면과 접촉하게 되도록 구성되는 제2 표면을 제공하도록 구성되는 척(chuck); 및 척 위에 배열되며 상부 블록 어셈블리의 변형을 감소시키도록 구성되는 반응판(reaction plate)을 더 포함하며, 반응판은 모놀리식 판 부재; 및 모놀리식 판 부재에 형성되며 대응하는 다수의 시일을 수용하도록 구성되는 다수의 동심 홈을 포함하며, 장치는 가압된 가스를 반응판의 다수의 구역에 전달하도록 구성되는 다수의 포트를 더 포함한다. 일부 그러한 경우에: 반응판의 다수의 동심 홈은 제1 홈; 제1 홈의 동심 외부의 제2 홈; 제2 홈의 동심 외부의 제3 홈; 및 제3 홈의 동심 외부의 제4 홈을 포함하고; 다수의 포트는, 4-인치 직경 반도체 웨이퍼를 본딩 시, 가압된 가스가 제1 홈과 제2 홈 사이에 규정된 제1 구역에 인가되고; 6-인치 직경 반도체 웨이퍼를 본딩 시, 가압된 가스가 제2 홈과 제3 홈 사이에 규정된 제2 구역과 제1 구역에 인가되며; 8-인치 직경 반도체 웨이퍼를 본딩 시, 가압된 가스가 제3 홈과 제4 홈 사이의 규정된 제3 구역, 제1 구역 및 제2 구역에 인가되도록, 가압된 가스를 반응판의 다수의 구역에 전달되도록 구성된다. 일부 다른 그러한 경우에, 반응판은 컷어웨이(cutaway) 부분이 형성되어, 컷어웨이 부분에서의 반응판의 휨을 허용하도록 구성된다.
일부 경우에, 상부 블록 어셈블리는 반응판과 척 사이에 배열되는 열 격리판을 더 포함한다. 일부 그러한 경우에, 열 격리판은, 서로 물리적으로 분리되며 서로에 대해 움직이도록 구성되는 다수의 웨지-형상 피스를 포함한다. 일부 그러한 경우에, 다수의 웨지-형상 피스는, 정점이 공통 중심을 향해 가리키는 원 방식으로 배치되도록 구성된다. 일부 다른 그러한 경우에, 웨지-형상 피스 중 적어도 하나는 그 표면으로부터 연장하는 다수의 상승 돌출부를 포함하며, 상승 돌출부는 표면 주위에서 서로로부터 이격되어 있다. 일부 다른 그러한 경우에, 웨지-형상 피스 중 적어도 하나는 모놀리식 요소를 구성한다. 일부 다른 그러한 경우에, 웨지-형상 피스 중 적어도 하나는 폴리식 요소를 구성하며, 이러한 폴리식 요소는 하부 판 부분; 및 하부 판 부분 위에 배열되어 하부 판 부분에 동작 가능하게 결합되도록 구성되는 상부 판 부분을 포함하여, 그에 따라 진공이 하부 판 부분과 상부 판 부분은 사이에 규정된 공동에 유지될 수 있다. 일부 그러한 경우에, 하부 판 부분은, 하부 판 부분과 상부 판 부분 사이에 규정된 공동 내에서 그 내표면 상에 배열되며 상부 판 부분을 향해 연장하는 다수의 상승 돌출부를 포함하며, 상승 돌출부는 하부 판 부분의 내표면 주위에서 서로 이격되어 있다. 일부 경우에, 열 격리판은 하부 판 부분; 및 하부 판 부분 위에 배열되며 하부 판 부분에 동작 가능하게 결합되도록 구성되는 상부 판 부분을 포함하여, 이를 통해, 진공이 하부 판 부분과 상부 판 부분 사이에 규정되는 공동에서 유지된다. 일부 그러한 경우에, 하부 판 부분은 그 내표면 상에 배열되며 하부 판 부분과 상부 판 부분 사이에 규정된 공동 내에서 상부 판 부분을 향해 연장하는 다수의 상승 돌출부를 포함하며, 상승 돌출부는 하부 판 부분의 내표면 주위에서 서로로부터 이격되어 있다. 일부 다른 그러한 경우에, 하부 판 부분과 상부 판 부분 중 적어도 하나가 모놀리식 요소를 구성한다. 일부 경우에, 열 격리판은 대략 50㎛ 이하의 컴플라이언스(compliance) 편차를 제공하도록 구성된다. 일부 경우에, 레벨링 조정 시스템은, 제1 나사산 기둥과 제2 나사산 기둥 중 적어도 하나가 삽입되는 적어도 하나의 하중 셀을 더 포함한다.
본 명세서에서 기재한 특성과 장점은 모두 포괄적이지는 않으며, 구체적으로 많은 추가 특성과 장점이 도면, 명세서 및 청구범위 면에서 당업자에게 자명하게 될 것이다. 게다가, 명세서에서 사용된 언어는 주로 가독성과 교육 목적으로 선택하였으며 본 발명의 요지의 범위를 제한하지 않고자 함을 주목해야 한다.
도면을 참조하여, 유사한 참조번호는 여러 도면에 걸쳐서 유사한 부분을 나타낸다.
도 1은 종래 기술의 웨이퍼 본딩 시스템의 개략도이다.
도 2a는, 도 1의 종래 기술의 웨이퍼 본딩 시스템에 대한 본드 인터페이스를 따른 변위를 보여주는 유한 요소 분석 결과를 도시한다.
도 2b는, 도 1의 종래 기술의 웨이퍼 본딩 시스템에 대한 본드 인터페이스를 따른 폰 미제스 스트레스(Von Mises stress)를 보여주는 유산 요소 분석 결과를 도시한다.
도 3은 웨이퍼 본딩 시스템의 개략도이다.
도 4a는, 도 3의 웨이퍼 본딩 시스템에 대한 본드 인터페이스에 따른 변위를 보여주는 유한 요소 분석 결과를 도시한다.
도 4b는, 도 3의 웨이퍼 본딩 시스템에 대한 본드 인터페이스에 따른 폰 미제스 스트레스를 보여주는 유한 요소 분석 결과를 도시한다.
도 5는 웨이퍼 본딩 시스템의 다른 예의 개략도이다.
도 6은 웨이퍼 본딩 장치의 개략적인 횡단면도이다.
도 7은 웨이퍼 본딩 장치의 사시도이다.
도 8은 도 7의 웨이퍼 본딩 장치의 횡단면도이다.
도 9a는, 웨이퍼 전송 고정부를 포함하는 도 8의 웨이퍼 본딩 장치의 횡단면도이다.
도 9b는 도 9a의 상부 블록 어셈블리의 일부분의 상세한 횡단면도이다.
도 10은, 도 9의 웨이퍼 본딩 장치의 횡단면도이며, 이때 웨이퍼는 정상 및 바닥 블록 어셈블리(근접 위치)와 접촉하는, 횡단면도이다.
도 11은 도 10의 웨이퍼 본딩 장치의 상세한 횡단면도이다.
도 12는, 정상 및 바닥 어셈블리의 횡단면도를 포함하는 도 8의 웨이퍼 본딩 장치의 횡단면도이다.
도 13은, 도 8의 웨이퍼 본딩 장치에서 정렬 시스템의 일 실시예의 상세한 횡단면도이다.
도 14a는 도 8의 본딩 장치에서의 열 격리 층의 상세한 횡단면도이다.
도 14b는 도 14a의 영역 A의 개략적인 횡단면도이다.
도 15는 도 8의 상부 블록 어셈블리의 일부분의 상세한 횡단면도이다.
도 16은 웨이퍼 캐리어 고정부와 웨이퍼 적재 시스템의 사시도이다.
도 17a는 웨이퍼 캐리어 고정부의 평면 사시도이다.
도 17b는, 도 17a의 웨이퍼 캐리어 고정부에서의 클램핑 시스템과 웨이퍼 스페이서의 상세도이다.
도 18은 웨이퍼 히터 시스템의 개략도이다.
도 19는 웨이퍼 히터 및 열 격리 시스템의 분해도이다.
도 20은 웨이퍼 본딩 시스템의 다른 실시예의 횡단면도이다.
도 21은 레벨링 메커니즘의 횡단면도이다.
도 22는 도 21의 레벨링 메커니즘의 사시도이다.
도 23은 레벨링 메커니즘와 사용하기 위한 짐벌 마운트의 횡단면도이다.
도 24는 반응판 및 관련 구성요소의 횡단면도이다.
도 25는 도 24의 반응판의 컷어웨이 사시도이다.
도 26은 웨지-형상 단면으로 이루어진 열 격리판의 사시도이다.
도 27은 2-부분 열 격리판의 사시도이다.
본 실시예의 이들 및 다른 특성은 본 명세서에 기재한 도면과 함께 다음의 상세한 설명을 읽으면 더 잘 이해할 것이다. 도면에서, 여러 도면에 예시한 각각의 동일하거나 거의 동일한 구성요소는 유사한 참조번호로 나타낼 수 있다. 명료성을 위해, 구성요소 모두가 모든 도면에서 도면번호를 부여되어 있지는 않을 수 있다. 더 나아가, 본 발명에서 이해하게 될 바와 같이, 수반하는 도면은, 실제 축적대로 도시하거나 기재한 실시예를 도시한 특정 구성으로 제한하고자 하지는 않는다.
도 1을 참조하면, 종래 기술의 웨이퍼 본딩 시스템(300)에서, 제1 표면(310a) 상에 본드 층(312)을 갖는 제1 웨이퍼(310)는 제1 표면(320a) 상에 본드 층(322)을 갖는 제2 웨이퍼(320)와 접촉하게 되어, 2개의 본드 층(312 및 322)은 서로 대향하게 된다. 웨이퍼 본딩 프로세스는 제1 웨이퍼(310)의 제2 표면(310b) 상에 힘(350)을 인가함으로써 2개의 웨이퍼를 함께 압축하는 단계를 수반한다. 힘(350)은, 도 1에 도시한 바와 같이, 피스톤-타입 메커니즘에 의해 웨이퍼 스택(302)의 중심에 보통 인가된다. 다른 실시예에서, 힘(350)은 웨이퍼 스택(302)의 주변에 인가될 수 있거나, 제2 힘이 제2 웨이퍼(320)의 제2 표면(320b) 상에서 힘(350)과 동시에 인가될 수 있다. 본드 인터페이스(305)를 따른 변위의 유한 요소 분석(FEB)을 도 2a에 도시한다. 힘(350)이 인가되는 중심 영역(301) 바로 아래의 "핫 압력 스폿"의 형성을 관찰한다. 중심 영역(301) 바로 아래의 제1 구 영역(302)은 대략 30μ의 변위를 갖는다. 영역(302) 바로 아래에는 변위가 대략 2-3μ인 다른 구 영역(303)이 있으며, 영역(303) 바로 아래에는 변위가 1㎛ 범위에 있는 영역(304)이 있다. "핫 압력 스폿"의 구 앞면은 본드 인터페이스(305)까지 아래로 전파하여, 중심 영역(306)은 에지 영역(307)보다 더 구부려지게 된다. 앞서 언급한 바와 같이, 본드 인터페이스에 걸친 압력 비균일성은 최대 50%에 이를 수 있다. FEA의 폰 미제스 스트레스를 도 2b에 도시한다. 본드 인터페이스(305)까지 아래로 전파하는 구 스트레스 앞면을 다시 관찰하며, 이것은 중심(306)과 주변 구역(307) 사이에 스트레스 변동을 초래한다. 영역(308, 309 및 311)은 각각 대략 100FOS(Factor Of Safety), 50FOS 및 10FOS의 스트레스를 갖는다.
도 3을 참조하면, 웨이퍼 본딩 시스템(400)에서, 제1 표면(410a)을 갖는 제1 웨이퍼(410)가 제1 표면(420a)을 갖는 제2 웨이퍼(420)와 접촉하게 되어, 2개의 표면(410a, 420a)은 서로 대향하게 된다. 웨이퍼 본딩 프로세스는, 제1 웨이퍼(410)의 제2 표면(410b) 상에 힘 컬럼(450)을 인가함으로써 2개의 웨이퍼를 함께 압축하는 단계를 수반한다. 힘 컬럼(450)은, 제1 반도체 웨이퍼(410)의 전체 제2 표면(410b)을 덮는 치수의 베이스를 갖는 컬럼에 배치된 다수의 힘을 포함하며, 균일한 압력을 제1 웨이퍼(410)의 전체 제2 표면(410b)에 인가하여 균일한 압력을 웨이퍼 스택(302)의 본드 인터페이스(405)에 전달하도록 구성된다. 다른 실시예에서, 제2 힘 컬럼(460)이, 도 5에 도시한 바와 같이, 제2 웨이퍼(420)의 제2 표면(420b) 상에서 힘 컬럼(450)과 동시에 인가될 수 있다. 일 예에서, 힘 컬럼(450)은 가압된 가스 컬럼이며, 200-mm 웨이퍼 상에서 대략 100kN의 힘을 인가하여, 대략 32,000mbar의 압력을 생성한다. 본드 인터페이스(405)를 따른 폰 미제스 스트레스와 변위의 유한 요소 분석을 각각 도 4a와 도 4b에 도시한다. 균일한 변위를 갖는 층(401, 402 및 403)과, 본드 인터페이스(405)의 주변 구역(407)과 중앙(406) 사이에 변동이 없는 균일한 스트레스 구역(404)을 관찰한다. 일부 실시예에서, 표면(410a, 420a)은, 2개의 웨이퍼 표면(410a, 420a) 사이의 특정한 타입의 본딩을 촉진하도록 구성되는 본드 층(412, 422)을 각각 갖는다. 본드 층(412, 422)은 격자 구조, 금속, 유리, 반도체 구조, 격리체, 집적된 디바이스, 접착제 또는 임의의 다른 본드-촉진 소재나 구조일 수 있다. 이 시스템은, 웨이퍼 간 본딩을 위한 양극(anodic), 공융(eutectic), 접착, 융합, 유리 프릿(frit), 및 열압축 본드 프로세스를 포함하는 임의의 원하는 기판 본드 프로세스를 실행하도록 설계된다. 따라서, 시스템은 특히 기판 온도, 본드 압력 및 챔버 분위기를 포함하는 본딩 동작 파라미터를 제어하기 위한 적절한 제어를 갖는다. 다른 실시예에서, 시스템(400)은, 특히 평면 구조, 집적 회로 디바이스, 미세전자장치의 3D 집적, 및 마이크로-일렉트로-미케니컬-시스템(MEMS: Micro-Electro-Mechanical-Systems)의 패키징을 포함하는 임의의 타입의 반도체 구조나 소재를 본딩하는데 사용된다.
도 6 내지 도 14를 참조하면, 보드 장치(10)는 일반적으로 클램프로서 동작한다. 장치(10)는 대향하는 클램핑 블록 - 이 실시예에서는, 상부 블록 어셈블리(20) 및 대향하는 하부 블록 어셈블리(22) - 을 갖는다. 하부 블록 어셈블리(22)는 하나 이상의 웨이퍼를 그 위에 유지하거나 그 밖의 방식으로 수용하기 위한 척(21)을 갖는다. 도 3에 도시한 하나 이상의 웨이퍼(410, 420)의 하나 이상의 스택(430)이 장치(10)의 웨이퍼 척(21) 상에 위치지정된다. 하부 블록 어셈블리(22)는 바닥판(56)에 의해 지지되며, 상부 블록 어셈블리(20)는 정상판(53)에 의해 지지된다. 바닥판(56)과 정상판(53)은 기둥(42)에 움직일 수 있게 연결된다. 이 실시예에서, 하부 블록 어셈블리(22)와 바닥판(56)은 Z-방향을 따라 위로 움직여서 웨이퍼(들)/스택(들)을 상부 블록 어셈블리(20)의 베어링 표면(23S)에 실질적으로 가져가거나 이와 거의 접촉하게 한다. 이 근접 위치에 도달할 때, 바닥판(56), 정상판(53) 및 상부 블록 어셈블리(20)의 위치는 고정되며, 하부 블록 어셈블리(22)는 상부 블록 어셈블리(20)를 향해 화살표(P1)의 방향을 따라 위로 움직여 웨이퍼 스택(430)에 원하는 큰 본딩 압력을 인가한다. 일예로, 원하는 본딩 압력은 200-mm 웨이퍼 스택에서 100kN이거나 300-mm 웨이퍼 스택에서 225kN이다. 대안적인 예에서, 상부 블록(20) 또는 상부 블록(20)과 하부 블록(22) 모두가 함께 움직여서 웨이퍼 스택(들)(430)에 원하는 큰 본딩 압력을 인가하여 인터페이싱 웨이퍼 표면(410a, 420a) 사이의 본딩을 발생시킨다. 상부 블록 어셈블리(20)와 하부 블록 어셈블리(22)는 웨이퍼 본드 인터페이스(405)의 영역에 걸쳐서 인터페이스에 임의의 전단력을 실질적으로 유도하지 않고(예컨대, 웨이퍼의 본드 인터페이스에서 실질적으로 0의 전단력) 큰 본딩 압력을 실질적으로 균일하게(즉, 상당한 압력 변동 없이) 전달하며, 이에 대해서는 이하에서 더 상세하게 기재할 것이다. 결국, 앞서 언급한 본딩 압력을 초래하는 상부 블록 어셈블리(20)와 하부 블록 어셈블리(22) 내의 하중 분배는 각각의 하중 베어링 부재에서의 실질적으로 진정한 컬럼 하중이어서 장치(10)의 다른 부분뿐만 아니라 상부 및 하부 블록 어셈블리(20, 22)에서 휨을 초래하는 하중 편심 및 구부림 모멘트를 실질적으로 제거한다. 하중 균일성 및 반복성은, 장치(10)의 하중 베어링 부재로서 챔버 하우징(12)을 실질적으로 우회하는 장치(10)의 구조적 스켈레톤(skeleton)(16)에 의해 제공된다. 본드 인터페이스(405)에서의 하중 균일성은, 서로 실질적으로 동등하거나 평행하거나 상부 블록 어셈블리(20)와 하부 블록 어셈블리(22)의 웨이퍼 베어링 표면(23S, 21S) 각각을 유지하며 본딩 힘이 웨이퍼 스택(430)의 본딩 인터페이스(405)에 실질적으로 수직인 하부 블록 및 상부 블록 어셈블리(22, 20)에 의해 인가됨을 보장하는 레벨링 시스템(82)으로 장치(10)에 의해 더 구축된다. 또한, 이하에서 더 기재될 바와 같이, 예시적인 실시예에서 상부 블록 어셈블리(20) 및 하부 블록 어셈블리(22)는, 각각 하중-베어링, 진공 격리 시스템(70, 72)에 의해 장치 구조로부터 열적으로 격리되는 히터(30, 32)(또는 웨이퍼 접촉 표면(23S, 21S)의 열 순환을 위한 열 사이클러(cycler))를 각각 포함한다. 하중-베어링, 진공 격리 시스템(70, 72)은, (상응하는 빠른 순환 시간 성능을 갖는) 열적으로 순환하는 부분의 열 용량(및 그러므로 관성)을 감소시키며 원치 않는 열 누출을 제거하면서 최적의 열 격리 성능을 제공하며, 그럼에도 원하는 하중(예컨대, 예시적인 실시예에서는 본딩 압력 하중)을 지지할 수 있다. 일부 실시예에서, 히터(30, 32)는 하나보다 많은 가열 존을 가질 수 있다. 도 18을 참조하면, 히터(32)는 웨이퍼의 중심 구역을 가열하도록 구성되는 제1 가열 존(32B)과 웨이퍼의 둘레를 가열하도록 구성되는 제2 가열 존(32A)을 포함한다. 가열 존(32A)은 가열 존(32B)으로부터 독립적으로 제어되어 전체 본드 인터페이스(405)에 걸쳐서 열 균일성을 달성하며 웨이퍼 스택의 에지에서 열 손실을 완화한다.
장치(10)는 임의의 적절한 타입과 크기의 웨이퍼나 기판(410, 420)을 본딩할 수 있다. 예컨대, 기판(410, 420)은 100mm, 200mm 또는 300mm 직경의 반도체 기판일 수 있다. 도 3에 도시한 실시예에서, 웨이퍼(410, 420)는 실질적으로 서로 유사하다. 대안적인 실시예에서, 스택(430)은 상이한 타입이나 상이한 크기의 웨이퍼를 포함할 수 있다. 스택(430)은 예시용으로서 2개의 웨이퍼(410, 420)를 갖는 것으로 도 3에 도시되어 있다. 알게 될 바와 같이, 스택(430)은 함께 본딩되는 원하는 수의 웨이퍼를 포함할 수 있다. 본딩된 표면(410a, 410b)은 각각 본드 층(412 및 422)을 포함할 수 있으며, 본드 층(412, 422)은 특히 금속, 격자 구조, 반도체 구조, 절연체, 접착제, 또는 유리일 수 있다.
여전히 도 6 내지 도 14를 참조하면, 더 상세하게도, 본드 장치(10)는 챔버(12)를 포함한다. 챔버(12)는 폐쇄되거나, 그렇지 않으면 불활성 가스와 같은 제어된 분위기를 갖도록 구성되거나, 도 7에 도시한 터보 펌프 시스템(161)으로 진공 조건에서 유지된다. 대안적인 실시예에서, 장치는 챔버를 포함하지 않을 수 있다. 도 7에 도시한 바와 같이, 챔버(12)는 접근 포트(14)를 포함한다. 접근 포트(14)는 도 9에 도시한 바와 같이 캐리어 고정부(24)를 챔버(12)에 배치하고 제거하게 하는 크기를 갖는다. 일부 실시예에서, 사전하중 챔버(15)가 도 7에 도시한 바와 같이 포트(14)를 통해 챔버(12)와 연통한다. 포트(14)는 원하는 경우 포트를 폐쇄하기 위해 문(미도시)을 갖는다. 웨이퍼 스택을 진공 챔버(12)에 적재하기 위해, 먼저, 포트 문을 폐쇄하고, 미리 정렬된 웨이퍼(410, 420)를 가진 캐리어 고정부(24)를 사전하중 챔버(15)에 놓는다. 그 다음에, 사전하중 챔버(15)를 진공이 되게 한 후, 포트 문을 개방하고, 미리 정렬된 웨이퍼(410, 420)를 가진 캐리어 고정부(24)를 챔버(12)에 놓는다. 포트 문은 그 후 다시 폐쇄된다. 본딩된 웨이퍼를 제거하기 위해, 사전하중 챔버(15)는 진공이 된 후, 포트 문을 개방하고, 본딩된 웨이퍼(410, 420)를 가진 캐리어 고정부(24)를 챔버(12)로부터 제거하고, 포트 문을 다시 폐쇄한다. 캐리어 고정부(24)는 이전에 정렬된 웨이퍼 스택(430)을 유지한다. 자동화되거나 그 밖에 수동으로 동작하는 운송 아암이나 슬라이드와 같은 운송 디바이스(480)를 사용하여 도 16에 도시한 바와 같이 캐리어 고정부(24)를 챔버(12) 내외로 움직인다. 도 17a에 도시한 일 실시예에서, 캐리어 고정부(24)는 원형 링(280)이며, 원형 링의 둘레에서 대략 120°떨어져 대칭적으로 배치되는 3개의 스페이서와 클램프 어셈블리(282a, 282b, 282c)를 포함한다. 각 스페이서와 클램프 어셈블리(282a, 282b, 282c)는 스페이서(284)와 클램프(286)를 포함한다. 스페이스(284)는 미리 결정된 거리로 제1 및 제2 웨이퍼(410, 420)를 세팅하도록 구성된다. 상이한 두께의 스페이서를 선택할 수 있어서 2개의 웨이퍼 사이의 상이한 간격을 세팅할 수 있다. 스페이서가 웨이퍼 사이에 삽입되면, 클램프를 클램핑하여서 2개의 웨이퍼의 위치를 잠근다. 각각의 스페이서(284)와 각각의 클램프(286)는 각각 선형 액추에이터(283 및 285)에 의해 독립적으로 작동한다. 본딩 프로세스 동안, 정렬된 웨이퍼(410, 420)가 캐리어 고정부(24)에 놓이며, 스페이서(284)로 이격된 후 클램프(286)로 클램핑된다. 클램핑된 웨이퍼를 가진 고정부를 본딩 챔버(12)에 삽입한 후, 각각의 클램프는 한 번에 하나씩 풀리며, 스페이서를 제거한 후 다시 클램핑한다. 모든 스페이서가 제거되면, 웨이퍼를 다시 클램핑하며, 2개의 웨이퍼는 공기압으로 제어되는 중앙 핀(290)으로 함께 스택된 후, 힘 컬럼(460)이 인가되어 본딩 프로세스를 용이하게 한다. 웨이퍼는, 자동으로 또는 수동으로 조정 가능한 힘으로 함께 스택된다.
도 8에 도시한 바와 같이, 상부 블록(20) 및/또는 하부 블록(22) 중 적어도 하나는 챔버(12)에서 움직일 수 있게 유지된다. 도 8에 도시한 실시예에서, 상부 블록(20) 및 대향하는 하부 블록(22)은 수직 클램핑 구성으로 도시한다. 대안적인 실시예에서, 대향하는 상부 블록(20) 및 하부 블록(22)은 수평 클램핑 구성을 포함한 임의의 다른 원하는 클램핑 방향으로 배치된다. 예시적인 실시예에서, 상부 블록 어셈블리(20)는 고정하고, 하부 블록 어셈블리(22)는 도 6에 도시한 화살표(P1)로 지시한 방향을 따라 움직일 수 있다. 하부 블록 어셈블리(22)는 또한, 여기서는 z-드라이브(100)로 지칭하는 적절한 드라이브(100)에 의해 (도 6에 도시한) Z-방향을 따라 바닥 지지판(56)과 함께 유닛으로서 움직인다. 예시적인 실시예에서, 하부 블록(22)은, 적절한 액추에이터(52)에 의해 z-드라이브(100)와 독립적으로 화살표(P1)로 지시한 방향으로 움직일 수 있는 가동 부분(22M)을 가지며, 이에 대해서는 이하에서 기재할 것이다. 예시적인 실시예에서, z-드라이브(100)는 지지판(56)과 함께 하부 블록 어셈블리(22)에 그로스 모션(gross motion)을 제공하며, 액추에이터(52)는 하부 블록 어셈블리(22)의 가동 부분(22M)을 움직여 본딩한다. 대안적인 실시예에서, z-드라이브(100)는 상부 블록 어셈블리(20)를 지시한 Z-방향과 반대되는 방향으로 아래로 움직인다. 상부 블록(20) 및 하부 블록(22)은 대응하는 정착 표면(23S, 21S)을 갖는다. 상부 및 하부 블록 어셈블리(20, 22)와 정착 표면(23S, 21S)은 웨이퍼 스택에 적절한 본딩 압력을 생성하도록 원하는 바와 같은 크기를 갖는다. 앞서 주목하였으며 이하에서 기재될 바와 같이, 정착 표면(23S, 21S)은 열 제어를 갖는다(즉, 가열 및/또는 냉각될 수 있다). 열 제어는 임의의 적절한 열 제어기에 의해 제공된다. 일 예로, 정착 표면(21S, 23S)은 탄화규소(SiC)와 같은 적절히 경질의 소재로 만든다.
이제 또한 도 7 및 도 8을 참조하면, 챔버(12)는, 챔버 내부를 외부로부터 격리하게 하도록 실질적으로 폐쇄되는 케이싱 또는 쉘(16)을 일반적으로 포함한다. 도시한 예시적인 실시예에서, 케이싱(16)은 일반적으로 환형이지만, 대안적인 실시예에서는, 케이싱은 임의의 원하는 형상을 가질 수 있다. 챔버 케이싱(16)은 스켈레털 또는 지지 프레임(40)에 의해 원하는 베이스나 기초 구조(18)로부터 지지된다. 베이스 구조(18)는 임의의 원하는 타입과 형상이며, 예시용으로서, 챔버(12) 아래에 위치한 실질적으로 편평한 판(18)으로서 도시된다. 베이스 구조(18)는 상당히 단단하고, 대안적인 실시예에서, 임의의 원하는 크기, 형상 및 챔버에 대한 위치를 가질 수 있다. 장치(10)의 스켈레털 프레임(40)은, 케이싱(16)에 부착되고 베이스 구조(18)에 연결되어 케이싱(16)을 운반하는 상당히 단단한 부재를 갖는다. 스켈레털 구조(40)는 또한 장치(10)의 상부 블록 및 하부 블록 어셈블리(20, 22)에 부착되어, 본딩 힘을 인가하는 동안 상부 블록 및 하부 블록 어셈블리(20, 22)의 반응은 챔버 케이싱(16)이 아니라 스켈레털 프레임(40)에 분배된다. 예시적인 실시예에서, 스켈레털 프레임(40)은 실질적으로 챔버(16) 외부에 위치한 엑소스켈레털(exoskeletal) 프레임이다. 대안적인 실시예에서, 스켈레털 프레임(40)은 원하는 경우 챔버 내에 위치한 엔도스켈레털(endoskeletal) 프레임일 수 있다. 예시적인 실시예에서, 스켈레털 프레임(40)은 상당히 단단한 기둥(42)을 포함한다(3개가 예시용으로 도시하지만, 임의의 원하는 개수를 사용할 수 있다). 기둥(42)은 일 단부가 베이스 구조(18)에 정착된다. 기둥(42)은 케이싱(16) 주위에 실질적으로 동일하게 분배된다. 기둥(42)의 크기와 형상은 원하는 강도로 원하는 대로 선택된다. 스켈레털 프레임(40)은 또한 정상 부착판(46)을 포함할 수 있다. 도 7에 가장 잘 도시된 바와 같이, 부착판(46)은 용접, 경납땜, 또는 기계식 패스너와 같은 임의의 원하는 부착 수단에 의해 케이싱(16)에 부착된다. 대안적인 실시예에서, 케이싱(16)과 부착판(46)은 단일 부재로서 형성될 수 있다. 부착판(46)은 상당히 단단한 부재이다. 적어도 본딩 프레스에 의해 그 표면에 가해진 반응 하중에 반응하여, 부착판(46)의 스티프니스(stiffness)는 일반적으로 기둥(42)을 포함한 나머지 스켈레털 프레임(40)의 스티프니스와 상응한다. 대안적인 실시예에서, 챔버(12) 내부의 케이싱(16) 및 다른 본딩 프레스 구성요소를 스켈레털 프레임에 부착하는 부착판(46)은 임의의 다른 원하는 형상을 가질 수 있다. 도 8에 가장 잘 도시한 바와 같이, 기둥(42)은 다른 단부가 부착판(46)에 부착된다. 각 기둥(42)과 부착판(46) 사이의 연결부(44)는 양방향일 수 있으며, 베이스 판(18)을 향해 그리고 이로부터 멀리 기둥(42)의 축을 따라 축 하중을 지지할 수 있다. 각 기둥의 연결부(44)는 (기둥의 축을 따라 위 그리고 아래로) 조정 가능하여 본딩 프레스 동안 챔버와 장치 구성요소로부터 정적 하중과, 정적 및 동적 하중 하에서 각 기둥(42)의 실질적으로 균일한 하중을 보장한다. 예시적인 실시예에서, 연결부(44)는 부착판(46)과의 인터페이스의 반대편 측 상에서 일반적으로 대칭이다. 연결부(44)는, (예컨대, 양의 체결 표면 또는 클램핑에 의해) 기둥(42)과 체결하며 부착판으로부터 하중을 견디기 위한 베어링 표면을 갖는 체결 부재(44E)(예컨대, 나사산 아암)를 포함한다. 연결부(44)는, 부착판으로부터 체결 부재(44E)의 베어링 표면으로의 균일한 하중 분배를 보장하도록 베어링 요소를 포함할 수 있다. 대안적인 실시예에서, 스켈레털 프레임(40)의 기둥(42)과, 챔버 케이싱과 본딩 프레스를 운반하는 부착판(46) 사이의 연결부는 임의의 적절한 구성을 가질 수 있다. 예시적인 실시예에서, 연결부(44)는 (예컨대, 체결 부재(44E)에 토크를 가함으로써) 사전하중이 제공될 수 있어서, 본딩 동작 동안 기둥(42)의 원치 않는 변위를 제거할 수 있다.
도 8에 가장 잘 도시하며 이전에 주목한 바와 같이, 예시적인 실시예에서, 상부 블록 어셈블리(20)와 하부 블록 어셈블리(22)는 스켈레털 프레임(40)에 부착된다. 상부 블록 어셈블리(20)는 스팬(span) 지지 구조(53)에 의해 스켈레털 프레임(40)에 부착되며, 이에 대해서는 이하에서 더 기재될 것이다. 상부 블록 어셈블리(20)로부터의, 본딩 프레스 하중을 포함하는 정적 및 동적 하중은 스팬 구조(53)에 의해 실질적으로 전체적으로 운반되며 스팬 구조(53)에 의해 부착판(46)을 통해 기둥(42)에 분배된다. 하부 블록 어셈블리(22)는 정착 구조(56)를 통해 기둥(42)에 부착된다. 도시한 예시적인 실시예에서, 정착 구조(56)는 일반적으로 스팬(56S)과 블록 지지 정착부(56T)를 갖는다. 대안적인 실시예에서, 하부 블록을 지지하는 정착 구조는 임의의 다른 원하는 구성을 가질 수 있다. 예시적인 실시예에서, 스팬 구조(56S)는 예컨대 판으로서 도시되지만, 임의의 다른 원하는 형태를 가질 수 있으며, 선형 슬라이드(43)에 의해 기둥(42)에 부착된다. 그에 따라, 예시적인 실시예에서, 정착 구조(56) 및 그러므로 하부 블록 어셈블리(22)는 화살표(z)에 의해 지시한 방향(z-방향)으로 움직일 수 있다. 기둥(42)은 하부 블록의 z-움직임에 대한 가이드로서 동작할 수 있다. 도 8에 도시한 예시적인 실시예에서, 임의의 적절한 드라이브(예컨대, 전기 선형 드라이브, 공압 드라이브, 또는 수압 드리이브)일 수 있는 z-드라이브(100)는 스팬 구조(56S)에 연결되어 z-방향으로 유닛으로서 정착 구조(56)와 하부 블록 어셈블리(22)를 움직일 수 있다. z-드라이브(100)는 베이스 구조(18)에 부착될 수 있다. 도 8에 도시한 바와 같이, 지지 정착부(56T)는 하부 블록 어셈블리(22)에 연결된다. 예시적인 실시예에서, 지지 정착부(56T)는 일반적으로 케이싱(16) 내로 연장한다. 케이싱(16)과 지지 정착부(56T) 사이에서 (예로서, 케이싱의 폐쇄판(16P)에 부착된 것으로 도시된) 벨로즈(bellows) 시일(16S)이 챔버 내부를 격리하며, 정착 구조(56)와 하부 블록 어셈블리(22)의 z-모션을 수용한다. 도 8에 도시한 정착 구조(56)는 단지 예시적이며, 대안적인 실시예에서, 이 구조는 임의의 원하는 구성을 가질 수 있다. 예시적인 실시예에서, 정착 구조(56)는, 하부 블록 어셈블리(22)의 바닥과 체결하는 정착 표면(58)을 갖는다.
도 8에 가장 잘 도시한 바와 같이, 하부 블록 어셈블리는 일반적으로 웨이퍼 지지 표면(21S)을 가진 척(21), 히트(또는 열 사이클러)(32), 및 플랜지(36)를 포함한다. 히터(32)는 플랜지(36)에 의해 지지된다. 히터(32)는, 이하에서 기재될 하중-베어링 진공 격리 시스템(72)에 의해 플랜지(36)로부터 열적으로 격리된다. 플랜지(36)는 열 레귤레이터(예컨대, 물 냉각 시스템)에 의해 원하는 정상-상태 온도로 유지된다. 척(21)은 히터(32)에 연결되어, 웨이퍼 지지 표면(21S)과, 그에 따라 그에 정착한 웨이퍼가 히터(32)에 의해 가열된다. 척(21), 히터(32), 및 플랜지(36)는 블록 어셈블리(22)의 가동 부분(22M)을 형성한다. 가동 부분(22M)은 도 9에 도시된 바와 같이 블록 어셈블리(22)의 베이스 섹션(22B)에 대해 방향(P1)으로 움직일 수 있다. 예시적인 실시예에서, 블록 어셈블리(22)는, z-드라이브 모션과 독립적으로 가동 부분(22M)을 작동하여 블록 어셈블리(22)의 정착 표면(21S)에 걸쳐서 실질적으로 균일하게 분배되는 힘 컬럼을 생성하는 액추에이터(52)를 포함한다. 예시적인 실시예에서, 액추에이터(52)는 가압된 가스에 의해 구동지만, 대안적인 실시예에서, 액추에이터는 웨이퍼 정착 표면에 걸쳐서 실질적으로 균일하게 분배되는 힘 컬럼을 생성할 수 있는 수압 또는 자기 수단에 의해 구동될 수 있다. 도 8에 도시한 예시적인 실시예에서, 액추에이터(52)는 가동판 부재(54)와 베이스 또는 반응 부재(55)를 갖는다. 본 실시예에서, 베이스 부재(55)는 정착 구조(56)의 표면(58)에 대해 고정되게 정착한다. 도 13에 도시한 바와 같이, 벨로즈 시일(52B)은 액추에이터(52)의 베이스 부재(55)와 판(54)을 결합하며, 액추에이터를 챔버 내부로부터 격리한다. 알게 될 바와 같이, 원하는 가스(예컨대, 질소(N2)와 같은 불활성 가스나 깨끗한 공기)가 작동을 위해 판(54)과 베이스 부재(55) 사이에 도입된다. 가스의 압력은, 웨이퍼 스택을 본딩하기 위해 원하는 큰 압력(예컨대, 200-mm 웨이퍼에서 대략 100kN; 300-mm 웨이퍼에서 대략 225kN)을 달성하도록 제어된다. 예시적인 실시예에서의 판 부재(54)는, (예컨대, 형상과 크기가) 상당히 유사하며 척(21)의 웨이퍼 지지 표면(21S)에 평행하게 정렬되어 웨이퍼 지지면의 평면에 실질적으로 수직인 웨이퍼 지지면과 판 면(54F) 사이에 하중을 제공하기 위해 실질적으로 균일한 컬럼을 제공하도록 압력 면 표면(54F)을 갖는다. 본딩 압력은 도 13에 도시한 바와 같이 압력 게이지(295)로 모니터링한다. 일부 실시예에서, 압력 면 표면(54F)의 크기는 수동 또는 자동 메커니즘을 통해 조정하여 상이한 크기의 웨이퍼를 수용한다. 알게 될 바와 같이, 웨이퍼 지지 표면 상에서 액추에이터에 의한 하중의 직교성은 웨이퍼 지지 표면과 판 압력 면의 평행 정도와 평탄도를 제어함으로써 쉽게 달성할 수 있다.
도 9에 도시한 바와 같이, 예시적인 실시예에서의 하부 블록(22)은, 상부 블록 어셈블리(20)의 웨이퍼 정착 표면(23S)과 하부 블록 어셈블리(22)의 웨이퍼 지지 표면(21S)을 수평이 되게 하기 위한 레벨링 시스템(82)을 또한 포함한다. 예시적인 실시예에서, 판 부재(54) 및 그에 따라 하부 블록 어셈블리(22)의 가동 섹션(22M)은 베이스(55)에 대해 가스 층을 타고, 레벨링 시스템(82)에 의해 제어되는 것을 제외하고는 베이스(55)로부터 위치가 분리된다. 예시적인 실시예에서, 레벨링 시스템(82)은 도 12에 도시한 바와 같이 회전 가이드 또는 짐벌 부분(86)과 선형 가이드 부분(84)을 포함한다. 선형 가이드 부분(84)은 가동 블록 섹션(22M)의 움직임을 안내하여, 웨이퍼 지지 표면(21S) 일주는 (임의의 측방향 병진 운동 없이) 화살표(P1)로 지시한 방향으로 실질적으로 축방향이다. 회전 가이드 부분(86)은 가요 부분(22M)의 움직임을 안내하여, 웨이퍼 지지 표면(21S)은 병진 운동 없이 웨이퍼 본드 인터페이스(405)의 중심에 대응하는 중심점(85)(도 10에 도시됨) 주위로 회전 및/또는 경사질 수 있다. 레벨링 시스템(82)은 자율적/자동일 수 있거나 원하는 경우 수동으로 동작할 수 있다. 예시적인 실시예에서, 선형 가이드 부분(84)은, 도 13에 도시한 바와 같이 선형 베어링 어셈블리(84B)에 움직일 수 있게 지지되는 가이드 로드(84R)를 포함한다. 가이드 로드(84R)는 도 13에 도시한 바와 같이 판 부재(54)에 연결된다. 대안적인 실시예에서, 선형 가이드 부분(84)은 임의의 다른 원하는 구성을 가질 수 있다. 도 13에 도시한 바와 같이, 예시적인 실시예에서, 선형 베어링 어셈블리(84B)는 반구 베어링 어셈블리에 의해 규정되는 짐벌(86)과 짝을 이룬다. 반구 베어링 표면 반경은 본드 인터페이스 중심(85)으로부터 연장한다. 짐벌(86)은 지지 정착부(56T)에 부착될 수 있다. 대안적인 실시예에서, 짐벌 부분은 임의의 다른 원하는 구성을 가질 수 있다. 또 다른 대안적인 실시예에서, 선형 가이드 및 짐벌 부분은 임의의 다른 원하는 배치로 짝을 이룰 수 있다. 도 13에 도시한 바와 같이, 레벨링 시스템(82)은, 선형 가이드 부분(84)과 짐벌 부분(86)이 본딩 동작 동안 액추에이터(52)에 의해 또는 하부 블록 어셈블리의 임의의 다른 부분에 의해 하중이 제공되지 않도록 위치지정된다. 예시적인 실시예에서, 짐벌 부분(86)은, 베어링 표면을 잠그고 풀기 위해 사전에 하중이 제공된다. 사전하중은 예컨대 베어링 표면에 대해 인가되는 공압 또는 수압 또는 전자기계적 압력과 같은 임의의 원하는 사전하중 시스템 타입에 의해 달성할 수 있다. 사전하중 시스템은 적절한 제어기(미도시)로 제어할 수 있거나 원하는 잠금 한계로 세팅될 수 있다. 레벨링 시스템(82)은 하부 블록 어셈블리의 상부 블록 어셈블리와의 동적인 레벨링을 가능케 한다. 이러한 구성은, 정상 및 바닥 어셈블리가 평행이 아니거나 웨이퍼 스택이 웨지-형상인 경우에 발생하는 과도-제약 조건을 제거한다. 베어링 자체는 본드 하중을 견디지 않으며, 회전 중심은 웨이퍼 평면에 있어서, 발생하는 임의의 회전은 웨이퍼 시프트에 영향을 미치지 않을 것이다.
도 20을 참조하면, 다른 실시예에서, 레벨링 시스템(82)은, 액추에이터(52)의 하중을 운반하고 본드 하중을 견디도록 위치지정된다. 짐벌 부분(86)은 고정된 판(55) 아래에 위치지정되며 고정된 판(55), 가동 판(54), 및 위에 놓인 플랜지(36), 열 격리 시스템(72), 히터(32), 척(21) 및 웨이퍼(미도시)를 지지한다. 이 실시예에서, 인가된 힘 컬럼의 베이스의 크기는 여러 크기의 웨이퍼를 수용하도록 조정한다. 고정된 판(55)은 벨로즈 시일(52B)로 에지가 그리고 피스톤 또는 존 시일(52Z1 및 52Z2)로 선택 가능한 중간 위치가 가동판(54)에 대해 시일된다. 벨로즈 시일(52B)과 중간 존 시일(52Z1, 52Z2)의 시일링 위치는, 본딩될 필요가 있는 웨이퍼 스택의 크기를 기초로 선택하며, 인가된 힘 컬럼의 베이스 영역을 결정한다. 가압된 가스가 선택된 시일 사이의 시일링된 구역을 채운다. 일 예로, 에지에서 벨로즈 시일(52B)의 위치는 8인치 웨이퍼를 본딩하기 위해 선택되고, 존 시일(52Z1)은 6인치 웨이퍼를 본딩하기 위해 선택되며, 존 시일(52Z2)은 4인치 웨이퍼를 본딩하기 위해 선택된다.
이제 또한 도 14를 참조하면, 앞서 주목한 바와 같이, 하부 블록 어셈블리는, 히터(32)를 히터를 지지하는 블록 어셈블리의 짝을 이룬 부분으로부터 열적으로 격리하는 열 격리 시스템(72)을 갖는다. 앞서 또한 주목한 바와 같이, 예시적인 실시예에서, 열 격리 시스템은 하중-베어링 진공 격리 시스템이다. 도 13에 도시한 바와 같이, 격리 시스템(72)은 액추에이터(52)로부터 웨이퍼 지지 표면(21S)으로의 하중 경로에 걸쳐서 위치지정된다. 그러므로 열 격리 시스템(72)은 본딩 압력 하중을 지지한다. 도 14에 도시한 바와 같이, 시스템(72)은, 판(78)과 다이아프램(76) 사이에 국한되는 하중-베어링 진공 층을 일반적으로 포함한다. 다이아프램(76)은 하중-베어링 구역 외부의 벨로즈(74)를 통해 판(78)에 연결된다. 다이아프램(76)은 INCONELTM과 같은 임의의 적절한 소재로 만들 수 있으며, 예컨대 용접에 의해서와 같은 임의의 적절한 방식으로 벨로즈(74)의 개방 단부에 연결될 수 있다. 도 14에 도시한 바와 같이, 벨로즈(74)는 블록 어셈블리의 하중-베어링 부분 외부에 위치하며, 다이아프램(76)은 하중-베어링 부분에 위치지정된다. 다이아프램(76)은 낮은 열팽창 계수(CTE)를 갖는 소재를 포함하는 판(78)에 의해 지지된다. 일 예로, 판(78)은 Schott AG가 제조한 ZERODUR® 유리-세라믹으로 만든다. 판(78)은 다이아프램(76)과의 접촉 영역을 최소화하도록 형성된 표면(78S)을 갖지만 도 15에 도시한 바와 같이 본딩 동안 압축 하중을 견디기에 충분한 세기를 갖는다. 이 구조(72)는 계속적으로 진공이 되어 열 전달을 최소화한다. 앞서 주목한 바와 같이, 표면(78S)이 예컨대 기계가공 또는 임의의 다른 적절한 형성 프로세스에 의해 형성되어 다이아프램과의 접촉 영역을 최소화하며, 그에 따라 다이아프램(76)과 저-CTE 소재 층(78) 사이에 제한되고 열악한 열 접촉을 제공한다. 알게 될 바와 같이, 층(78)의 저-CTE 소재는 또한 열악한 열 전도 계수를 가질 수 있다. 도 15에 도시한 예시적인 실시예에서, 접촉 표면(78S)은, 다이아프램(76)과 접촉하는 상승 돌출부를 갖는다. 돌출부는 도 15에 개략적으로 도시하며, 임의의 적절한 형상을 가질 수 있다. 예컨대, 돌출부는, 점점 줄어들어 다이아프램과 접촉하는 횡단면을 가질 수 있다. 돌출부의 개수와 크기는, 다이아프램/저-CTE 소재 층 인터페이스에 걸쳐서 원하는 하중 용량과 열 전도성을 달성하도록 원하는 바에 따를 수 있다. 알게 될 바와 같이, 격리 시스템(72)에 의해 제공되는 열 파괴는 히트(32), 척(21), 및 웨이퍼 스택(430)의 빠른 열 순환을 허용한다.
다시 도 8을 참조하면, 예시적인 예에서, 상부 블록 어셈블리(20)는 일반적으로 앞서 기재한 하부 블록 어셈블리(22)와 유사하다. 예시적인 실시예에서, 상부 블록은 스택 본딩을 위해 제어 레벨 표면을 제공하며, 레벨링 시스템(82)은 앞서 기재한 바와 같이 하부 블록 어셈블리의 웨이퍼 지지 표면(21S)을 하부 블록 어셈블리의 웨이퍼 지지 표면(23S)에 수평이 되도록 동작한다. 대안적인 실시예에서, 상부 블록 어셈블리(20)는 일체형 레벨링 시스템을 가질 수 있다. 이 실시예에서, 상부 블록 어셈블리(20)는 움직일 수 없다. 다른 실시예에서, 블록 어셈블리(22)와 유사하게, 상부 블록 어셈블리(20)는 척(23)을 가진 가동 부분(20M), 히터(30), 및 액추에이터(50)에 의해 화살표(P1)로 지시한 방향으로 작동하는 지지 플랜지(34)(하부 블록의 플랜지(36)와 히트(32)와 유사함)를 가질 수 있다. 도 8에 도시한 바와 같이, 예시적인 실시예에서, 앞서 기재한 시스템(72)과 유사한 하중-베어링 진공 열 격리 시스템(70)은 히터(30)와 플랜지(34) 사이에 열 파괴를 규정한다. 대안적인 실시예에서 액추에이터(50)는 또한 액추에이터(52)와 유사할 수 있다. 액추에이터(50)는, 도 16에 도시한 바와 같이, 벨로즈 시일(53B)에 의해 판 부재에 결합되는 반응 또는 베이스 부재(55)와 판 부재(57)를 가질 수 있다. 예시적인 실시예에서, 벨로즈 시일(53B)은 정적 조건 하에서 가동 부분(20M)을 베이스 부재(55)로부터 지지하도록 구성된다. 사전하중 블록(59)은 액추에이터 동작 동안 판 부재 변위의 개선된 제어를 제공하기 위해(예컨대, 사전하중이 상부 블록 어셈블리의 가동 부분의 중량으로 인해 벨로즈에서의 카운터 스트링 힘을 차단함), 정적 조건 동안 벨로즈(53B)에 사전하중을 제공하기 위해 제공될 수 있다. 도 8에 도시한 바와 같이, 예시적인 실시예에서, 액추에이터의 베이스 부재(51)는 연결 섹션(102)에 의해 스팬 부재(53)에 연결되어 이로부터 지지된다. 연결 섹션(102)은, 임의의 실질적인 신장 없이 스팬 부재(53)와 베이스 부재(51) 사이에 z-하중을 전달하기 위해, 축(z)에서 상당히 단단하다. 본딩 프로세스 동안, 연결 섹션(102)은 핀 고정된 연결로서 거동하며, 그에 따라 본딩 모멘트를 전달할 수 없다. 도 8에 도시한 예시적인 실시예에서, 연결 섹션(102)은, 일 단부(103)가 베이스 부재(55)에 결합되는 환형 쉘 또는 벽(102w)을 포함한다. 벽(102w)은, 벽(102w)과 스팬 부재(53) 사이를 연장하며 벽(102w)을 스팬 부재(53)에 결합하는 플랜지(106)를 갖는다. 플랜지(106)는 벽(102w)에 또는 스팬 부재(53)에 일체형으로 형성될 수 있다. 플랜지 두께는 플랜지(106)와 스팬 부재(53) 사이의 인터페이스에서 스팬 부재의 두께와 유사하다. 스팬 부재(53)와 일체형으로 형성된다면, 플랜지(106)는 임의의 원하는 방식으로(예컨대, 용접에 의해) 벽(102w)에 결합되며 그 역의 관계도 가능하다. 플랜지(106)는 스팬 부재(53)로부터 벽(102w)을 오프셋하도록 동작하며, 그에 따라 스팬 부재(53) 결합으로의 벽(102w)의 휨 스티프니스를 감소시켜 벽(102w)이 액추에이터 베이스 부재(51)와 스팬 부재(53) 사이에서 본딩 하중을 실질적으로 전달할 수 없게 한다. 알게 될 바와 같이, 이로 인해, 베이스 부재(51)는, 액추에이터가 챔버의 웨이퍼 스택을 본딩하기 위해 가압될 때 실질적으로 편평하게 남게 한다.
앞서 언급한 실시예가 알려진 메커니즘보다 상당한 개선을 제공할지라도, 이들 실시예의 일부 구성은 고가이고, 구성하고 사용하기에 복잡하다. 따라서, 여러 개선을 후술할 것이다.
다시 도 6을 참조하면, 상부 블록 어셈블리(20)가 하부 블록 어셈블리(22)에 대해 수평이 되어, 이들이 합쳐질 때 균일한 압력이 표면(23S 및 21S)의 전체에 걸쳐서 인가되는 것이 바람직하다. 도 8에 관해 앞서 기재한 바와 같이, 대응하는 체결 부재(44E)의 조정에 의해 각 기둥(42)의 연결부(44)에서는 일부 z-축 조정이 가능하다. 3개의 그러한 기둥(42)을 사용한 실시예에서, 그러한 2-차원 레벨링을 얻을 수 있다. 그러나, 실제로, 이러한 메커니즘을 사용한 구성은 시간 소모적이며, 다소 어렵다는 점을 알게 되었다. 개선으로서, 그리고 이제 도 21을 참조하면, 일 실시예에서, 3개의 기둥(42) 중 2개의 기둥 각각 대신에, 나사산 기둥(2101)이, 레벨링 슬리브(2110)에 의해 에워싸이는 상이한 나사산의 조정 칼라(2102)와 체결된다. 조정 칼라(2102)의 나사산이, 조정이 하중 하에서 변화하지 않도록 하중 하에 놓이기 전 적절히 시일링됨을 보장하기 위해, 사전하중 스프링(2105)(예컨대, 사전하중 와셔)가 부착판(46)과 기둥(2101) 사이에서 도시한 바와 같이 놓인 상부 스페이서 스탑(2103)과 6각형 나사(2104)와 체결되어 범위 제한 스탑을 제공한다. 클램프(2106)가 레벨링 조정이 완료된 후 조여질 때 방사상 클램핑 힘을 제공하여 z-축 움직임을 최소화하도록 구성된다. 레벨링 슬리브(2110)는, 6각형 숄더 나사(2112)가 조정 동안 레벨링 슬리브(2110)의 회전(또는 다른 움직임)을 방지하게 하는 숄더(2111)를 포함한다. 일 실시예에서, 스프링(2105)은 (예컨대, 부착판(46)에 규정된 일반적으로 원뿔 형상의 정착 특성부 내에서) 도시한 바와 같이 스택되어 원하는 사전하중 용량과 조정 범위 - 조정 범위는 일부 실시예에서 적어도 5kN 이상(예컨대, 대략 10kN 이상, 대략 15kN 이상 등)의 사전하중 힘의 경우 대략 ±2mm이다 - 를 제공하는 벨빌 스타일 콘 디스크 와셔이다. 일 실시예에서, 나사산 조정 칼라(2102)는 마이크로미터 드라이브 시스템의 방식으로 상이하게 나사산이 있으며, 2mm 피치의 외부 나사산과 1.5mm 피치의 내부 나사산이 있어서, 대략 1.0mm 이하(예컨대, 대략 0.75mm 이하, 대략 0.5mm 이하 등)의 유효 피치 분해능을 야기한다. 일부 실시예에서, 내부 나사산의 피치는 외부 나사산의 피치보다 대략 0.5mm 작을 수 있다.
도 22는 도 21에 논의한 구성요소를 예시하는 사시도이다. 예시한 실시예에서, 레벨링 슬리브(2110)는, 레벨링 슬리브(2111)의 일부분을 절단함으로써 형성되는 일체형 클램프(2106)를 포함한다. 게다가, 버니어(vernier) 스케일 표시(2202)가 레벨링 슬리브(2110)의 일부분에 에칭되며, 버니어 스케일 표시(2201)가 또한 나사산 조정 칼라(2102)의 일부분 상에 에칭되어, 그러한 표시가 없이 가능했던 것보다 더 간단한 방식으로 사용자 조정을 허용한다. 일 실시예에서, 버니어 스케일 표시(2201 및 2202)는 대략 1㎛의 측정 분해능을 제공한다.
앞서 주목한 바와 같이, 일 실시예에서, 3개의 기둥(42) 중 2개를 도 21 및 도 22에 도시한 구성요소의 구성으로 교체한다. 이 실시예에서, 제3 기둥(42)의 교체는 조정 가능하지 않은 짐벌 부착물이다. 3개의 기둥 중 2개를 조정 가능하게 하면, 요구하는 레벨링 성능을 제공하며, 제3 조정 포인트가 필요치는 않다. 이제 도 23을 참조하면, 도 21 및 도 22에 도시한 조정 구성요소로 맞추기보다는, 제3 나사산 기둥(2101)은, 대응하는 캡(2302)과 짐벌 부싱(2303)을 가진 하중 셀(2301)을 포함한다. 일 실시예에서, 캡(2302)은, 도 21과 연계하여 논의한 바와 동일한 방식으로 캡 나사(미도시) 및 스프링(2105)을 사용하여 조인다. 하중 셀(2301), 일 실시예에서, (독일, 에텐하임(Ettenheim) 소재의 ATP 메스테크닉 게엠베하(Messtechnik GmbH)로부터 구매 가능한) 모델 FD0180-N510-1379-M09이 하중 셀(2301)로 사용된다. 이 짐벌 구성의 장점은, 하중 셀(2301)이 짐벌의 일부분을 형성할 뿐만 아니라 앞서 논의한 바와 같이 인가된 힘 컬럼에 대한 센서로서 사용될 수 있다는 점이다. 기둥(42)(구체적으로, 도 21 및 도 23에 대해 논의한 기둥(2101))의 등간격 및 대칭 배치로 인해, 인가된 전체 힘은 하중 셀(2301)에 의해 지시되는 힘의 단지 3배이다. 일부 실시예에 따라, 하중 셀(2301)은 제공된 기둥 중 임의의 하나나 조합과 활용될 수 있다. 그에 따라, 복수의 하중 셀(2301)이 하나 이상의 위치에서 이용될 수 있다.
도 6, 도 8 및 도 11과 연계하여 앞서 기재한 바와 같이, 예컨대, 하부 블록 어셈블리(22)는 상부 블록 어셈블리(20)와 접촉하게 되도록 구성되며, 도 8 및 도 11의 특정 실시예에서, 관련 히터 및 열 격리 구성요소(30, 32, 34 및 36) 모두는 힘 컬럼(450, 460)을 통해 합쳐진다. 실제로, 열 차이 및 상당한 압력이 특정한 구성요소(예컨대, 상부 및 하부 블록 어셈블리(20, 22)와, 이들 어셈블리에 대해 충분히 가압되어 그 형상을 갖게 될 수 있는 그러한 구성요소들)의 도밍(doming)을 초래할 수 있음을 알게 되었다. 그러한 변형이 (예컨대, 일부 경우에 25-150㎛의 범위로) 매우 작을 수 있지만, 이것은 여전히 불균일한 웨이퍼 본딩을 초래할 수 있다. 이제 도 24를 참조하면, 그러한 변형을 최소화하기 위해, 일 실시예에서, 반응판(2401)을 이용하여 그러한 원치 않는 변형을 최소화한다. 일 실시예에서, 반응판(2401)은 복잡한 가동 부분이 없는 AISI 1045 강의 모놀리식 기계가공 피스이다. 반응판(2401)은 앞서 기재한 바와 같이 나사에 의해 베이스 부재(51)에 채워진다. (참조번호가 매겨지지 않은 도 24의 우측 상의 대응하는 횡단면을 가진) 시일 세트(2402 내지 2407), 일 실시예에서 O-링이 베이스 부재(51) 및 반응판(2401)의 대응하는 홈에 놓인다. 시일(2406 및 2407)은 프로세스 챔버 - 시일(2407)에 의해 규정되는 공간 외부이며 시일(2406)에 의해 규정되는 공간 내부의 구역임 - 에서 압력 조건을 유지한다. 프로세스 챔버 환경은 일부 실시예에서는 큰 진공이지만, 또한 (예컨대 일 실시예에서는 2대기압까지) 더 큰 압력을 수반할 수 있다. 시일(2402 및 2405)은, 대응하는 포트(미도시)를 통한 베이스 부재(51)와 반응판(2401) 사이의 (앞서 기재한 방식으로) 가압된 가스의 도입을 위한 내부 및 외부 경계를 각각 규정한다. 시일(2405와 2407) 사이뿐만 아니라 시일(2402와 2406) 사이의 간격은 환기구(2408)를 통해 정상 대기압으로 유지된다. 반응판(2401)을 형성하는 소재의 일부분을 절단하여, 휨부(2409)를 형성한다. 시일(2402 내지 2407)은 동적 시일로서 동작하여, 반응판(2401)에 대한 베이스 부재(51)의 대응하는 부분의 상대적인 움직임으로 팽창하거나 압축하여, 그러한 움직임을 갖는 시일을 이러한 구성이 없었더라면 유지했을 피스톤과 같은 더욱 복잡한 구조에 대한 필요를 배제한다. 일 실시예에서, 시일(2402 내지 2405)은 3mm 직경 O-링을 사용하여 구현되며, 이러한 O-링은 대략 37bar에서의 압력(예컨대, 537psi)에도 우수한 시일링을 유지하는 것으로 알려져 있다.
시일(2403 내지 2405)은 3개의 상이한 표준 크기의 웨이퍼에 적절한 가압을 허용하도록 구성된다. 4-인치 직경 웨이퍼의 경우, 가압된 가스는 적절한 포트를 통해 시일(2402과 2043) 사이의 구역에 인가되며; 6-인치 직경 웨이퍼의 경우, 시일(2403과 2404) 사이의 존이 또한 가압된다. 8-인치 직경 웨이퍼의 경우, 시일(2404과 2405) 사이의 존이 또한 가압된다. 시일(2407)은 다른 시일보다 작으며, 이는 이것이 상당한 변형을 받지 않는 영역에서 휨부(2409) 외부에 있기 때문임을 주목해야 한다.
실제로, (예컨대, 도 15에서) 기재한 실시예에서 베이스 부재(51)와 같은 구성요소의 도밍으로 인한, 본딩 힘 및 대응하는 기판 척 변형의 임의의 원치 않는 변동은 기재한 방식으로 가압된 반응판(2401)을 사용함으로써 극적으로 감소함을 알게 되었다.
또한, 도 24에는 일 실시예로 (앞서 기재한) 척(23)과 반응판(2401) 사이에 여러 요소가 예시되어 있다. 도시된 바와 같이, 이들은 앞서 기재한 바와 같이 캡(2410)과 지지 플랜지(34)를 포함하는 수랭된 플랜지 어셈블리와, 이후에 더 상세하게 기재될 바와 같이, 열 차폐(2478)를 가진 앞서 기재한 히터(32)와 격리판(2470)을 포함하는 가열 및 열 격리 구성요소를 포함한다. 도 25는, 도 24에 예시한 관련 구성요소 중 많은 구성요소뿐만 아니라 반응판(2401)의 절개 사시도이다.
격리판(2470)은, 심지어 반복 사용되는 온도 및 압력 극한 하에서도, 예컨대 도 14 및 도 19와 연계하여 앞서 기재한 열 격리 시스템과 비교할 때, 덜 복잡할 뿐만 아니라 개선된 내구성과 서비스 수명을 보이는 것으로 알려져 있다. 일 실시예에서, 격리판(2470)은 앞서 기재한 바와 같이 저-CTE 소재로 형성되며, 스택된 열 차폐(2478)의 세트가 격리판(2470)과 히터(32) 사이에 놓여 향상된 열 격리를 제공한다. 이제 도 26을 참조하면, 도 19의 단일 저-CTE 판(78)과 다이아프램(76) 시스템을 사용하는 대신, 일 실시예로, 격리판(2470)은 저-CTE 소재의 다수의 파이형상 웨지(2671)로 형성된다. 저-CTE 소재의 단일 피스 대신 그러한 웨지(2671)를 사용하는 장점은 열 팽창/수축으로부터의 유해한 영향을 최소화한다는 점임을 알게 되었다. 상이한 열팽창 계수를 갖는 다른 피스(예컨대, 도 19에 도시된 다이아프램(76))와 접촉할 때 그러한 단일 피스의 그러한 팽창/수축은 결국 저-CTE 소재, 다른 피스 또는 둘 모두 중 어느 하나의 마모를 초래할 수 있다. 파이 웨지(2671)는 독립적이므로, 각각의 웨지는 서로에 대해 약간씩 움직일 수 있어서, 열 팽창/수축으로 인한 움직임으로부터의 마찰은 최소화되거나 그 밖에는 감소한다. 일부 경우에, 웨지(2671)는, 정점이 공통 중심을 향하여 가리키는 일반적으로 원형 방식으로 배치되도록 구성될 수 있지만, 다른 배치가 다른 실시예에 따라 제공될 수 있다. 더 나아가, 저-CTE 소재는 통상 이들 구성에서 특히 관대하지 않기 때문에, 웨지(2671)의 사용으로 인해 격리판(2470)은 대략 50㎛ 이하(예컨대, 대략 30㎛ 이하, 대략 10㎛ 이하, 대략 5㎛ 이하 등)의 범위에서 소량의 원하는 컴플라이언스 편차를 제공할 수 있으며, 균열 없이 그러한 편차를 인내할 수 있다.
일 실시예에서, 도 19의 다이아프램/진공 시스템과 같은 시스템에 비해 추가적인 개선은 진공에 의존하기 보다는(그리고 그에 따라 견고히 남아 있는 다이아프램(76)에 의존하기보다는) 스택된 포일 열 차폐(2478)를 사용하여 달성한다. 일 실시예에서, 열 차폐는 2개의 금속 포일 층을 포함하며, 각 층은, 격리판(2470)의 상승 돌출부의 패턴과 매칭하는 컷아웃 구멍을 갖는다. 일 실시예에서, 열 차폐(2478)는 스테인리스 강으로 구성되며; 대안적인 실시예에서, 불변강(Invar)과 같은 저-CTE 합금을 사용한다. 실제로, 도 19의 진공-기반 시스템과 유사한 성능은 진공을 구축할 필요가 없이 격리판(2470) 및 포일 열 차폐(2478)를 사용하여 달성함을 알게 되었다.
이제 도 27을 참조하면, 또 다른 실시예에서, 격리판(2470)은 2개의 피스의 저-CTE 소재, 상부 부분(2771) 및 하부 부분(2772)으로 형성된다. 이 실시예에 대한 일 변형으로, 특히 약간의 진공이 상부 부분(2771)과 하부 부분(2772) 사이의 공동에서 유지된다면, 열 차폐(2478)는 더욱이 필요치 않다. 이런 식으로, 부분 진공의 열 격리 장점은, 시간이 지남에 따라 마모를 겪게 될 수 있는 다이아프램을 필요치 않게 되어, 얻게 된다. 이들 특성의 조합은 또한 특정 응용에서 개선된 성능과 마모 특징을 제공하는 것으로 증명될 수 있다. 예컨대, 도 26의 웨지(2671) 각각은 도 27에 도시한 바와 같이 상부 및 하부 부분(2771, 2772)으로 구성될 수 있다.
예시적인 실시예에 대한 전술한 기재는 예시 및 기재를 목적으로 제공되었다. 이것은 배타적이거나, 본 발명을 개시한 그러한 형태로 제한하고자 하는 것은 아니다. 본 발명에 비추어서 많은 변경과 변동이 가능하다. 본 발명의 범위는 본 상세한 기재보다는 여기 첨부한 청구범위에 의해 제한되고자 한다. 본 출원을 우선권으로 청구하는 미래에 제출할 출원은 개시한 요지를 상이한 방식으로 청구할 수 있으며, 일반적으로 다양하게 개시되거나 그 밖에 증명된 임의의 세트의 하나 이상의 제한을 포함할 수 있다.

Claims (29)

  1. 반도체 구조 본딩 장치로서,
    적어도 하나의 반도체 웨이퍼를 그 위에서 수용하도록 구성되는 제1 표면을 포함하는 하부 블록 어셈블리;
    적어도 하나의 상기 반도체 웨이퍼에 본딩 압력의 인가 시에 상기 제1 표면과 접촉하게 되도록 구성되는 제2 표면을 포함하는 상부 블록 어셈블리; 및
    상기 하부 블록 어셈블리에 대한 상기 상부 블록 어셈블리의 레벨링(leveling) 조정을 제공하도록 구성되는 레벨링 조정 시스템을 포함하며, 상기 레벨링 조정 시스템은:
    제1 나사산 기둥;
    상기 제1 나사산 기둥을 에워싸는 제1 상이한 나사산 조정 칼라(collar);
    상기 제1 상이한 나사산 조정 칼라를 에워싸는 제1 레벨링 슬리브;
    제2 나사산 기둥;
    상기 제2 나사산 기둥을 에워싸는 제2 상이한 나사산 조정 칼라; 및
    상기 제2 상이한 나사산 조정 칼라를 에워싸는 제2 레벨링 슬리브를 포함하는, 반도체 구조 본딩 장치.
  2. 청구항 1에 있어서, 상기 제1 상이한 나사산 조정 칼라와 상기 제2 상이한 나사산 조정 칼라 중 적어도 하나는 제1 피치의 외부 나사산과, 상기 제1 피치와는 상이한 제2 피치의 내부 나사산을 갖는 마이크로미터 드라이브 시스템으로서 구성되는, 반도체 구조 본딩 장치.
  3. 청구항 2에 있어서, 상기 제2 피치는 상기 제1 피치보다 대략 0.5mm 작은, 반도체 구조 본딩 장치.
  4. 청구항 1에 있어서, 상기 제1 상이한 나사산 조정 칼라와 상기 제2 상이한 나사산 조정 칼라 중 적어도 하나는 1.0mm 이하의 유효 피치 분해능을 제공하도록 구성되는, 반도체 구조 본딩 장치.
  5. 청구항 1에 있어서, 상기 제1 레벨링 슬리브와 상기 제2 레벨링 슬리브 중 적어도 하나는, 상기 제1 레벨링 슬리브와 상기 제2 레벨링 슬리브 중 상기 적어도 하나가 상기 하부 블록 어셈블리에 대한 상기 상부 블록 어셈블리의 레벨링 조정 동안 회전하는 것을 방지하도록 패스너(fastener)를 수용하도록 구성되는 숄더(shoulder) 부분을 포함하는, 반도체 구조 본딩 장치.
  6. 청구항 1에 있어서, 상기 제1 레벨링 슬리브와 상기 제2 레벨링 슬리브 중 적어도 하나는, 이와 일체적으로 형성되어, 상기 하부 블록 어셈블리에 대한 상기 상부 블록 어셈블리의 레벨링 조정을 완료한 후 조일 때 z-축 움직임을 감소시키는 방사상 클램핑 힘을 제공하도록 구성되는 클램프를 포함하는, 반도체 구조 본딩 장치.
  7. 청구항 1에 있어서, 상기 장치는, 상기 제1 나사산 기둥과 상기 제2 나사산 기둥에 동작 가능하게 결합되어 상기 상부 블록 어셈블리로부터 상기 제1 나사산 기둥과 상기 제2 나사산 기둥에 하중을 분배하도록 구성되는 부착판을 더 포함하며;
    상기 레벨링 조정 시스템은, 상기 부착판과, 상기 제1 나사산 기둥과 상기 제2 나사산 기둥 중 적어도 하나 사이에 배열된 다수의 사전하중(preload) 스프링을 더 포함하는, 반도체 구조 본딩 장치.
  8. 청구항 7에 있어서, 상기 다수의 사전하중 스프링 중 적어도 하나는 벨빌 스타일 콘드 디스크 와셔(Belleville-style coned-disc washer)인, 반도체 구조 본딩 장치.
  9. 청구항 7에 있어서, 상기 다수의 사전하중 스프링은:
    적어도 5kN의 사전하중 힘; 및
    대략 ±2mm의 범위의 조정 범위 중 적어도 하나를 제공하도록 구성되는, 반도체 구조 본딩 장치.
  10. 청구항 1에 있어서, 상기 레벨링 조정 시스템은, 상기 제1 상이한 나사산 조정 칼라와 상기 제2 상이한 나사산 조정 칼라 중 대응하는 적어도 하나 내에서, 상기 제1 나사산 기둥과 상기 제2 나사산 기둥 중 적어도 하나 위에 배열되어, 패스너가 상기 제1 나사산 기둥과 상기 제2 나사산 기둥 중 적어도 하나에 물리적으로 결합되도록 상기 패스터를 수용하도록 구성되는 상부 스페이서 스탑(stop)을 더 포함하는, 반도체 구조 본딩 장치.
  11. 청구항 1에 있어서, 상기 레벨링 조정 시스템은, 조정 가능하지 않은 짐벌(gimbal) 부착물로서 구성되는 제3 기둥을 더 포함하는, 반도체 구조 본딩 장치.
  12. 청구항 1에 있어서, 상기 레벨링 조정 시스템은:
    제3 나사산 기둥; 및
    상기 제3 나사산 기둥이 삽입되는 하중 셀을 더 포함하는, 반도체 구조 본딩 장치.
  13. 청구항 12에 있어서, 상기 장치는, 상기 제1 나사산 기둥과 상기 제2 나사산 기둥에 동작 가능하게 결합되어 상기 상부 블록 어셈블리로부터 상기 제1 나사산 기둥과 상기 제2 나사산 기둥에 하중을 분배하도록 구성되는 부착판을 더 포함하며;
    상기 레벨링 조정 시스템은, 상기 하중 셀과 상기 부착판 사이에 배열되며 상기 제3 나사산 기둥이 삽입되는 짐벌 부싱을 더 포함하는, 반도체 구조 본딩 장치.
  14. 청구항 12에 있어서, 상기 레벨링 조정 시스템은, 패스너가 상기 제3 나사산 기둥에 물리적으로 결합되도록 상기 제3 나사산 기둥 위에 배열되어 상기 패스너를 수용하도록 구성되는 캡을 더 포함하는, 반도체 구조 본딩 장치.
  15. 청구항 1에 있어서, 상기 상부 블록 어셈블리는:
    적어도 하나의 상기 반도체 웨이퍼에 본딩 압력의 인가 시에 상기 제1 표면과 접촉하게 되도록 구성되는 상기 제2 표면을 제공하도록 구성되는 척(chuck); 및
    상기 척 위에 배열되며 상기 상부 블록 어셈블리의 변형을 감소시키도록 구성되는 반응판(reaction plate)을 더 포함하며, 상기 반응판은
    모놀리식 판 부재; 및
    상기 모놀리식 판 부재에 형성되며, 대응하는 다수의 시일(seal)을 수용하도록 구성되는 다수의 동심 홈을 포함하며;
    상기 장치는, 가압된 가스를 상기 반응판의 다수의 구역에 전달하도록 구성되는 다수의 포트를 더 포함하는, 반도체 구조 본딩 장치.
  16. 청구항 15에 있어서, 상기 반응판의 다수의 동심 홈은:
    제1 홈;
    상기 제1 홈의 동심 외부의 제2 홈;
    상기 제2 홈의 동심 외부의 제3 홈; 및
    상기 제3 홈의 동심 외부의 제4 홈을 포함하고;
    상기 다수의 포트는,
    4-인치 직경 반도체 웨이퍼를 본딩 시, 가압된 가스가 상기 제1 홈과 상기 제2 홈 사이에 규정된 제1 구역에 인가되고;
    6-인치 직경 반도체 웨이퍼를 본딩 시, 가압된 가스가 상기 제2 홈과 상기 제3 홈 사이에 규정된 제2 구역과 상기 제1 구역에 인가되며;
    8-인치 직경 반도체 웨이퍼를 본딩 시, 가압된 가스가 상기 제3 홈과 상기 제4 홈 사이의 규정된 제3 구역, 상기 제1 구역 및 상기 제2 구역에 인가되도록, 가압된 가스를 상기 반응판의 다수의 구역에 전달되도록 구성되는, 반도체 구조 본딩 장치.
  17. 청구항 15에 있어서, 상기 반응판은 컷어웨이(cutaway) 부분이 상기 반응판에 형성되어, 상기 컷어웨이 부분에서의 상기 반응판의 휨을 허용하도록 구성되는, 반도체 구조 본딩 장치.
  18. 청구항 15에 있어서, 상기 상부 블록 어셈블리는, 상기 반응판과 상기 척 사이에 배열되는 열 격리판을 더 포함하는, 반도체 구조 본딩 장치.
  19. 청구항 18에 있어서, 상기 열 격리판은, 서로 물리적으로 분리되며 서로에 대해 움직이도록 구성되는 다수의 웨지-형상 피스를 포함하는, 반도체 구조 본딩 장치.
  20. 청구항 19에 있어서, 상기 다수의 웨지-형상 피스는, 정점이 공통 중심을 향해 가리키는 원 방식으로 배치되도록 구성되는, 반도체 구조 본딩 장치.
  21. 청구항 19에 있어서, 상기 웨지-형상 피스 중 적어도 하나는 그 표면으로부터 연장하는 다수의 상승 돌출부를 포함하며, 상기 상승 돌출부는 상기 표면 주위에서 서로로부터 이격되어 있는, 반도체 구조 본딩 장치.
  22. 청구항 19에 있어서, 상기 웨지-형상 피스 중 적어도 하나는 모놀리식 요소를 구성하는, 반도체 구조 본딩 장치.
  23. 청구항 19에 있어서, 상기 웨지-형상 피스 중 적어도 하나는 폴리식 요소를 구성하며, 상기 폴리식 요소는:
    하부 판 부분; 및
    상기 하부 판 부분 위에 배열되어 상기 하부 판 부분에 동작 가능하게 결합되도록 구성되는 상부 판 부분을 포함하여, 그에 따라 진공이 상기 하부 판 부분과 상기 상부 판 부분 사이에 규정된 공동에 유지될 수 있는, 반도체 구조 본딩 장치.
  24. 청구항 23에 있어서, 상기 하부 판 부분은, 상기 하부 판 부분과 상기 상부 판 부분 사이에 규정된 공동 내에서 상기 하부 판 부분의 내표면 상에 배열되며 상기 상부 판 부분을 향해 연장하는 다수의 상승 돌출부를 포함하며, 상기 상승 돌출부는 상기 하부 판 부분의 내표면 주위에서 서로 이격되어 있는, 반도체 구조 본딩 장치.
  25. 청구항 18에 있어서, 상기 열 격리판은:
    하부 판 부분; 및
    상기 하부 판 부분 위에 배열되어 상기 하부 판 부분에 동작 가능하게 결합되도록 구성되는 상부 판 부분을 포함하여, 그에 따라 진공이 상기 하부 판 부분과 상기 상부 판 부분 사이에 규정된 공동에 유지될 수 있는, 반도체 구조 본딩 장치.
  26. 청구항 25에 있어서, 상기 하부 판 부분은, 상기 하부 판 부분과 상기 상부 판 부분 사이에 규정된 공동 내에서 상기 하부 판 부분의 내표면 상에 배열되며 상기 상부 판 부분을 향해 연장하는 다수의 상승 돌출부를 포함하며, 상기 상승 돌출부는 상기 하부 판 부분의 내표면 주위에서 서로 이격되어 있는, 반도체 구조 본딩 장치.
  27. 청구항 25에 있어서, 상기 하부 판 부분과 상기 상부 판 부분 중 적어도 하나는 모놀리식 요소를 구성하는, 반도체 구조 본딩 장치.
  28. 청구항 18에 있어서, 상기 열 격리판은 대략 50㎛ 이하의 컴플라이언스(compliance) 편차를 제공하도록 구성되는, 반도체 구조 본딩 장치.
  29. 청구항 1에 있어서, 상기 레벨링 조정 시스템은, 상기 제1 나사산 기둥과 상기 제2 나사산 기둥 중 적어도 하나가 삽입되는 적어도 하나의 하중 셀을 더 포함하는, 반도체 구조 본딩 장치.
KR1020170024193A 2016-02-24 2017-02-23 반도체 본딩 장치 및 관련 기술 KR102249602B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662299349P 2016-02-24 2016-02-24
US62/299,349 2016-02-24

Publications (2)

Publication Number Publication Date
KR20170099779A true KR20170099779A (ko) 2017-09-01
KR102249602B1 KR102249602B1 (ko) 2021-05-10

Family

ID=59630158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170024193A KR102249602B1 (ko) 2016-02-24 2017-02-23 반도체 본딩 장치 및 관련 기술

Country Status (7)

Country Link
US (2) US9875917B2 (ko)
JP (1) JP6838993B2 (ko)
KR (1) KR102249602B1 (ko)
CN (1) CN107123611B (ko)
AT (1) AT518338B1 (ko)
DE (1) DE102017103212B4 (ko)
TW (1) TWI701708B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200103316A (ko) * 2019-02-25 2020-09-02 (주) 에스텍 부싱타입 볼트 체결구조를 갖는 라미네이터-본더 시스템

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701708B (zh) * 2016-02-24 2020-08-11 德商蘇士微科技印刷術股份有限公司 半導體接合設備及相關技術
US11227779B2 (en) * 2017-09-12 2022-01-18 Asm Technology Singapore Pte Ltd Apparatus and method for processing a semiconductor device
CN108717490B (zh) * 2018-05-17 2022-02-18 桂林电子科技大学 一种新的膜片弹簧载荷-变形特性计算方法
KR102483443B1 (ko) 2018-08-14 2023-01-04 삼성전자주식회사 기판 접합 장치 및 이를 구비하는 기판 접합 설비와 이를 이용한 기판의 접합방법
KR20210046715A (ko) * 2018-08-29 2021-04-28 도쿄엘렉트론가부시키가이샤 접합 장치의 파라미터 조정 방법 및 접합 시스템
CN110535027A (zh) * 2019-09-05 2019-12-03 西安航空学院 用于制造光电子半导体组件的方法和光电子半导体组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090034871A (ko) * 2006-06-22 2009-04-08 써스 마이크로텍 인코포레이티드. 반도체 접합 장치 및 방법
KR20120100017A (ko) * 2011-03-02 2012-09-12 엘아이지에이디피 주식회사 리프트 핀 모듈 및 이것을 포함하는 평판표시소자 제조장치

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273553A (en) 1989-08-28 1993-12-28 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor substrates
US6178361B1 (en) * 1998-11-20 2001-01-23 Karl Suss America, Inc. Automatic modular wafer substrate handling device
US6917525B2 (en) * 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
DE10030431A1 (de) 2000-06-21 2002-01-10 Karl Suess Kg Praez Sgeraete F Verfahren und Vorrichtung zum Reinigen und/oder Bonden von Substraten
JP3742000B2 (ja) * 2000-11-30 2006-02-01 富士通株式会社 プレス装置
JP2003249425A (ja) * 2002-02-22 2003-09-05 Toray Eng Co Ltd 実装方法および装置
US7064055B2 (en) 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
JP4245138B2 (ja) * 2003-03-11 2009-03-25 富士通株式会社 基板貼合せ装置及び基板貼合せ方法
US7118446B2 (en) * 2003-04-04 2006-10-10 Strasbaugh, A California Corporation Grinding apparatus and method
US7407863B2 (en) 2003-10-07 2008-08-05 Board Of Trustees Of The University Of Illinois Adhesive bonding with low temperature grown amorphous or polycrystalline compound semiconductors
WO2005054147A1 (ja) 2003-12-02 2005-06-16 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
US7283368B2 (en) * 2005-10-21 2007-10-16 Fu Zhun Precision Industry (Shen Zhen) Co., Ltd. Heat dissipating assembly
JP4725853B2 (ja) * 2006-06-16 2011-07-13 新東工業株式会社 平行調整機構および該平行調整機構を用いる加圧成型装置、ならびに該加圧成型装置の平行調整法
US8293043B2 (en) * 2006-07-24 2012-10-23 Asm Assembly Automation Ltd Automatic level adjustment for die bonder
US7597295B2 (en) * 2008-02-22 2009-10-06 Neibert Paul D Furniture stabilizer
US8366873B2 (en) * 2010-04-15 2013-02-05 Suss Microtec Lithography, Gmbh Debonding equipment and methods for debonding temporary bonded wafers
WO2010121068A2 (en) * 2009-04-16 2010-10-21 Suss Microtec, Inc. Improved apparatus for temporary wafer bonding and debonding
US9859141B2 (en) * 2010-04-15 2018-01-02 Suss Microtec Lithography Gmbh Apparatus and method for aligning and centering wafers
US9837295B2 (en) * 2010-04-15 2017-12-05 Suss Microtec Lithography Gmbh Apparatus and method for semiconductor wafer leveling, force balancing and contact sensing
JP5323867B2 (ja) * 2011-01-19 2013-10-23 東京エレクトロン株式会社 基板反転装置、基板反転方法、剥離システム、プログラム及びコンピュータ記憶媒体
US9393669B2 (en) * 2011-10-21 2016-07-19 Strasbaugh Systems and methods of processing substrates
US9610669B2 (en) * 2012-10-01 2017-04-04 Strasbaugh Methods and systems for use in grind spindle alignment
JP6135113B2 (ja) * 2012-12-12 2017-05-31 株式会社ニコン 基板貼合装置、基板貼合方法および基板貼合プログラム
US8915771B2 (en) * 2012-12-27 2014-12-23 Strasbaugh, Inc. Method and apparatus for cleaning grinding work chuck using a vacuum
US9136243B2 (en) * 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
US20150206783A1 (en) * 2014-01-20 2015-07-23 Suss Microtec Lithography, Gmbh System amd method for substrate holding
DE102015200698A1 (de) * 2014-01-20 2015-07-23 Süss Microtec Lithography Gmbh System und Verfahren zum Halten eines Substrats
TWI701708B (zh) * 2016-02-24 2020-08-11 德商蘇士微科技印刷術股份有限公司 半導體接合設備及相關技術

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090034871A (ko) * 2006-06-22 2009-04-08 써스 마이크로텍 인코포레이티드. 반도체 접합 장치 및 방법
KR20120100017A (ko) * 2011-03-02 2012-09-12 엘아이지에이디피 주식회사 리프트 핀 모듈 및 이것을 포함하는 평판표시소자 제조장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200103316A (ko) * 2019-02-25 2020-09-02 (주) 에스텍 부싱타입 볼트 체결구조를 갖는 라미네이터-본더 시스템

Also Published As

Publication number Publication date
AT518338A3 (de) 2019-05-15
TWI701708B (zh) 2020-08-11
CN107123611A (zh) 2017-09-01
US20180108547A1 (en) 2018-04-19
JP2017195362A (ja) 2017-10-26
JP6838993B2 (ja) 2021-03-03
US20170243769A1 (en) 2017-08-24
CN107123611B (zh) 2021-10-26
DE102017103212B4 (de) 2024-01-25
TW201742106A (zh) 2017-12-01
AT518338A2 (de) 2017-09-15
KR102249602B1 (ko) 2021-05-10
US9875917B2 (en) 2018-01-23
AT518338B1 (de) 2019-10-15
DE102017103212A1 (de) 2017-09-21
US10319615B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
KR102249602B1 (ko) 반도체 본딩 장치 및 관련 기술
US7948034B2 (en) Apparatus and method for semiconductor bonding
US20210013079A1 (en) Apparatus, system, and method for handling aligned wafer pairs
US5368217A (en) High force compression flip chip bonding method and system
KR102514884B1 (ko) 정렬된 기판 쌍을 핸들링하기 위한 시스템 및 관련 기술
KR101299758B1 (ko) 접합 장치 및 접합 방법
US20150206783A1 (en) System amd method for substrate holding
JP7109489B2 (ja) ウェハの装着用受け取り手段
KR20190028891A (ko) 척 모듈 및 이를 구비하는 반도체 검사 장치
JP2023533653A (ja) 基板同士を接合するための方法および装置
TW202118990A (zh) 熱處理裝置
JPH048441A (ja) ロック機構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant