KR20170083432A - 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법 - Google Patents

레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법 Download PDF

Info

Publication number
KR20170083432A
KR20170083432A KR1020160002893A KR20160002893A KR20170083432A KR 20170083432 A KR20170083432 A KR 20170083432A KR 1020160002893 A KR1020160002893 A KR 1020160002893A KR 20160002893 A KR20160002893 A KR 20160002893A KR 20170083432 A KR20170083432 A KR 20170083432A
Authority
KR
South Korea
Prior art keywords
code rate
check matrix
parity check
signal
code
Prior art date
Application number
KR1020160002893A
Other languages
English (en)
Inventor
장민
안석기
임치우
김재열
박우명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160002893A priority Critical patent/KR20170083432A/ko
Priority to EP17736138.3A priority patent/EP3384605A4/en
Priority to PCT/KR2017/000197 priority patent/WO2017119766A1/en
Priority to US15/400,304 priority patent/US10454618B2/en
Publication of KR20170083432A publication Critical patent/KR20170083432A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 롱 텀 에볼루션(long term evolution: LTE)과 같은 4세대(4th-generation: 4G) 통신 시스템 뿐만 아니라 보다 높은 데이터 전송률을 지원하기 위해 제공될 5세대(5th-generation: 5G) 또는 프리-5G(pre-5G) 통신 시스템에 관련된 것이다.
본 발명은 레이트 호환 가능 저밀도 패리티 검사(rate compatible-low density parity check: RC-LDPC) 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법에 있어서, 정보 비트들을 제1 패리티 검사 행렬과 제1 코드 레이트(code rate)를 기반으로 인코딩(encoding)함으로써 코드워드(codeword)를 생성하는 과정과; 상기 코드워드를 프로세싱하여 송신 신호를 생성하는 과정과; 상기 송신 신호를 송신하는 과정을 포함하며, 상기 제1 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 제2 코드 레이트를 지원하는 제2 패리티 검사 행렬과, 상기 통신 시스템에서 지원하는 코드 레이트들 중 제3 코드 레이트를 지원하는 제3 패리티 검사 행렬과, 상기 제2 패리티 검사 행렬과 제3 패리티 검사 행렬을 연접하는데 사용되는 서브 행렬(sub-matrix) 행렬과, 상기 제2 패리티 검사 행렬과, 제3 패리티 검사 행렬 및 서브 행렬과 공유되는 제4 패리티 검사 행렬을 포함하며, 상기 제4 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 최대 코드 레이트를 지원하는 패리티 검사 행렬임을 특징으로 한다.

Description

레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING AND RECEIVING SIGNAL IN COMMUNICATION SYSTEM SUPPORTING RATE COMPATIBLE LOW DENSITY PARITY CHECK CODE}
본 발명은 레이트 호환 가능 저밀도 패리티 검사(rate compatible-low density parity check: RC-LDPC, 이하 "RC-LDPC"라 칭하기로 한다) 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법에 관한 것이다.
4세대(4th-generation: 4G, 이하 "4G"라 칭하기로 한다) 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5세대(5th-generation: 5G, 이하 "5G"라 칭하기로 한다) 통신 시스템 또는 프리-5G(pre-5G, 이하 "pre-5G"라 칭하기로 한다) 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후(beyond 4G network) 통신 시스템 또는 롱 텀 에볼루션(long-term evolution: LTE, 이하 "LTE"라 칭하기로 한다) 이후(post LTE) 시스템이라 불리고 있다.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파 (mmWave) 대역(예를 들어, 60기가 (60GHz) 대역과 같은 주파수 대역)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로 손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔 포밍(beam forming), 거대 배열 다중 입력 다중 출력(massive multi-input multi-output: massive MIMO, 이하 "massive MIMO"라 칭하기로 한다) 기술과, 전차원 다중 입력 다중 출력(full dimensional MIMO: FD-MIMO, 이하 "FD-MIMO"라 칭하기로 한다) 기술과, 어레이 안테나(array antenna) 기술과, 아날로그 빔 포밍(analog beam-forming) 기술 및 대규모 안테나 (large scale antenna) 기술이 논의되고 있다.
또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network: cloud RAN), 초고밀도 네트워크(ultra-dense network), 디바이스 대 디바이스(device to device: D2D, 이하 "D2D"라 칭하기로 한다) 통신, 무선 백홀 (wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(coordinated multi-points), 및 수신 간섭 제거(interference cancellation) 등의 기술 개발이 이루어지고 있다.
이 밖에도, 5G 시스템에서는 진보된 코딩 변조(advanced coding modulation: ACM, 이하 "ACM"이라 칭하기로 한다) 방식인 하이브리드 주파수 쉬프트 키잉(frequency shift keying: FSK, 이하 "FSK"라 칭하기로 한다) 및 직교 진폭 변조(quadrature amplitude modulation: QAM, 이하 "QAM"이라 칭하기로 한다)(hybrid FSK and QAM: FQAM, 이하 "FQAM"라 칭하기로 한다) 방식 및 슬라이딩 윈도우 중첩 코딩(sliding window superposition coding: SWSC, 이하 "SWSC"라 칭하기로 한다) 방식과, 진보된 억세스 기술인 필터 뱅크 멀티 캐리어(filter bank multi carrier: FBMC, 이하 "FBMC"라 칭하기로 한다) 기술과, 비직교 다중 억세스(non orthogonal multiple access: NOMA, 이하 "NOMA"라 칭하기로 한다) 기술 및 성긴 코드 다중 억세스(sparse code multiple access: SCMA, 이하 "SCMA"라 칭하기로 한다) 기술 등이 개발되고 있다.
먼저, 통신 시스템에서는 다양한 채널 코드들이 사용되고 있으며, 그 중 대표적인 채널 코드가 저밀도 패리티 검사(low density parity check: LDPC, 이하 "LDPC"라 칭하기로 한다) 코드이다.
상기 LDPC 코드는 현실적으로 구현 가능한 인코딩(encoding) 복잡도 및 디코딩(decoding) 복잡도를 가지면서, 이론적인 채널 용량(channel capacity)에 근접하는 성능을 갖는 에러 정정 코드(error correction code)이다. 특히, 상기 LDPC 코드는 병렬 프로세싱(parallel processing)에 적합한 구조를 갖도록 설계될 수 있고, 실제 채널 상에서의 에러 정정 성능이 우수하여 국제 전기 전자 기술자 협회(institute of electrical and electronics engineers: IEEE, 이하 "IEEE"라 칭하기로 한다) 802.11n/ad Wi-Fi(wireless fidelity) 통신 시스템과, IEEE 802.16e WiMAX 통신 시스템과, 2세대 위성 디지털 비디오 브로드캐스팅(digital video broadcasting-satellite-second generation: DVB-S2, 이하 "DVB-S2"라 칭하기로 한다) 표준을 기반으로 하는 DVB-S2 통신 시스템과, 2세대 지상 디지털 비디오 브로드캐스팅(digital video broadcasting-terrestrial-second generation: DVB-T2, 이하 "DVB-T2"라 칭하기로 한다)를 기반으로 하는 DVB-T2 통신 시스템과, 2세대 케이블 디지털 비디오 브로드캐스팅(digital video broadcasting-cable-second generation: DVB-C2, 이하 "DVB-C2"라 칭하기로 한다)를 기반으로 하는 DVB-C2 통신 시스템과, 어드밴스드 텔레비젼 시스템 위원회(advanced television system committee: ATSC, 이하 "ATSC"라 칭하기로 한다) 3.0을 기반으로 하는 ATSC 3.0 통신 시스템과, 홈 네트워크(home network) 표준인 G.hn을 기반으로 하는 G.hn 통신 시스템 등과 같은 다양한 통신 시스템들에서 사용되고 있다.
한편, 이진(binary) LDPC 코드는 0의 값을 가지는 엘리먼트(element)와 '1'의 값을 가지는 엘리먼트를 포함하는 패리티 검사 행렬(parity-check matrix)로 정의될 수 있다. 여기서, 상기 패리티 검사 행렬이 포함하는 행(row)들의 개수와 열(column)들의 개수는 각각 N과 M으로 표현될 수 있다. 상기와 같은 패리티 검사 행렬로 정의될 수 있는 LDPC 코드가 사용될 경우, 길이 K의 메시지 비트들은 길이 N의 코드워드(codeword) 비트들로 생성된다. 여기서, K = N-M이다.
또한, 상기 LDPC 코드는 대표적인 블록 코드(block code)이다. 상기 블록 코드는 일반적으로 1개의 고정된 코드 레이트(code rate)를 지원하도록 설계된다. 따라서, 신호 송신 장치는 필요에 따라 상기 1개의 고정된 코드 레이트를 지원하는 LDPC 코드를 기반으로 생성된 코드워드(codeword)에 대해 천공(puncturing) 동작을 수행하여 타겟(target) 코드 레이트를 획득한다. 다만, 이와 같이 단순히 천공 동작을 수행하여 코드 레이트를 조정하여 코드워드를 생성할 경우, 상기 생성된 코드워드는 원래 해당 코드 레이트에 적합하게 설계된 LDPC 코드를 기반으로 생성된 코드워드에 비해 성능이 크게 떨어지게 된다.
따라서, 만약 통신 시스템에서 성능을 유지하면서도, 다양한 코드 레이트들을 지원해야만 한다면, 상기 통신 시스템이 지원해야만 하는 코드 레이트들에 적합한 LDPC 코드들을 직접 설계하여 사용하는 것이 가장 간단한 해결 방식이 될 수 있다. 하지만, 상기 통신 시스템이 지원해야만 하는 코드 레이트들의 개수와 동일한 개수의 LDPC 코드들을 전부 설계하고, 상기 설계된 LDPC 코드들에 상응하는 패리티 검사 행렬들을 저장하고, 상기 패리티 검사 행렬들을 사용하는 것은 신호 송신 장치와 신호 수신 장치 모두에 대해 하드웨어(hardware)적으로 큰 로드(load)가 될 수 있다.
따라서, 이러한 이슈(issue)를 해결하기 위해 RC-LDPC 코드에 대한 연구가 다양한 연구 그룹들에 의해 지속적으로 진행되어 왔다. 상기 RC-LDPC 코드는 하나의 구조(structure)로 다양한 코드 레이트들을 지원하는 것이 가능한 LDPC 코드이다. 상기 RC-LDPC 코드를 사용할 경우, 신호 송신 장치는 천공 동작을 통해 다양한 코드 레이트들을 지원하는 코드워드들을 효과적으로 생성할 수 있으며, 따라서 이런 RC-LDPC 코드를 사용함으로써 증가 리던던시 하이브리드 반복 재전송 요구(incremental redundancy-hybrid automatic retransmission request: IR-HARQ, 이하 "IR-HARQ"라 칭하기로 한다) 방식 역시 지원할 수 있다.
한편, RC-LDPC 코드를 설계할 경우에는, 가장 높은 코드 레이트를 가지는 LDPC 코드는 고정되고, 낮은 코드 레이트를 가지는 LDPC 코드가 반복적으로 생성되므로, 코드 레이트가 낮아질수록 RC-LDPC 코드를 기반으로 생성되는 코드워드의 성능이 저하되게 된다.
하지만, 현재까지 제안되어 있는 RC-LDPC 코드들은 코드 레이트 감소에 따른 코드워드의 성능 저하를 전혀 고려하지 않고 다양한 코드 레이트들을 지원하는 것만을 타겟으로 하여 설계되어 있다.
상기에서 설명한 바와 같은, RC-LDPC 코드를 지원하는 통신 시스템에서 코드 레이트 감소에 따른 코드워드의 성능 저하는 전체 시스템 성능을 저하시키게 된다. 즉, RC-LDPC 코드는 모든 코드 레이트들에 대해서 우수한 성능을 제공할 수 없으며, 따라서 상기 RC-LDPC 코드를 기반으로 하는 링크 적응(link adaptation) 방식 역시 우수한 성능을 제공할 수 없다. 또한, IR-HARQ 방식의 성능은 채널 품질에 따른 최초 송신에 적용되는 코드 레이트의 성능에 가장 큰 영향을 받는데, 상기 RC-LDPC 코드는 모든 코드 레이트들에 대해서 우수한 성능을 제공할 수 없기 때문에 상기 RC-LDPC 코드가 사용될 경우 IR-HARQ 방식의 성능 역시 저하되게 된다.
이와 같이, RC-LDPC 코드가 사용될 경우 모든 코드 레이트들에 대해 우수한 성능을 보장할 수 없고, 따라서 이로 인해 해당 통신 시스템의 전체 시스템 성능 및 안정성이 저하되게 된다.
한편, 상기와 같은 정보는 본 발명의 이해를 돕기 위한 백그라운드(background) 정보로서만 제시될 뿐이다. 상기 내용 중 어느 것이라도 본 발명에 관한 종래 기술로서 적용 가능할지 여부에 관해, 어떤 결정도 이루어지지 않았고, 또한 어떤 주장도 이루어지지 않는다.
본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 다양한 코드 레이트들에 대한 성능을 향상시키는 것이 가능하도록 신호를 송신 및 수신하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 다양한 코드 레이트들에 대한 성능을 보장하는 것이 가능하도록 RC-LDPC 코드를 설계하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 다양한 코드 레이트들에 대한 성능을 보장하는 것이 가능하도록 RC-LDPC 코드의 패리티 검사 행렬을 설계하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 링크 적응 방식의 효율성을 증가시키는 것이 가능하도록 신호를 송신 및 수신하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식의 효율성을 증가시키는 것이 가능하도록 신호를 송신 및 수신하는 장치 및 방법을 제안한다.
본 발명의 일 실시 예에 따른 방법은; 레이트 호환 가능 저밀도 패리티 검사(rate compatible-low density parity check: RC-LDPC) 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법에 있어서, 정보 비트들을 제1 패리티 검사 행렬과 제1 코드 레이트(code rate)를 기반으로 인코딩(encoding)함으로써 코드워드(codeword)를 생성하는 과정과; 상기 코드워드를 프로세싱하여 송신 신호를 생성하는 과정과; 상기 송신 신호를 송신하는 과정을 포함하며, 상기 제1 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 제2 코드 레이트를 지원하는 제2 패리티 검사 행렬과, 상기 통신 시스템에서 지원하는 코드 레이트들 중 제3 코드 레이트를 지원하는 제3 패리티 검사 행렬과, 상기 제2 패리티 검사 행렬과 제3 패리티 검사 행렬을 연접하는데 사용되는 서브 행렬(sub-matrix) 행렬과, 상기 제2 패리티 검사 행렬과, 제3 패리티 검사 행렬 및 서브 행렬과 공유되는 제4 패리티 검사 행렬을 포함하며, 상기 제4 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 최대 코드 레이트를 지원하는 패리티 검사 행렬임을 특징으로 한다.
본 발명의 일 실시 예에 따른 다른 방법은; 레이트 호환 가능 저밀도 패리티 검사(rate compatible-low density parity check: RC-LDPC) 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법에 있어서, 신호 송신 장치로부터 신호를 수신하는 과정과, 상기 신호 송신 장치에서 사용된 제1 패리티 검사 행렬과 제1 코드 레이트(code rate)에 상응하게 상기 신호에 대한 디코딩(decoding) 동작을 수행하는 과정을 포함하며, 상기 제1 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 제2 코드 레이트를 지원하는 제2 패리티 검사 행렬과, 상기 통신 시스템에서 지원하는 코드 레이트들 중 제3 코드 레이트를 지원하는 제3 패리티 검사 행렬과, 상기 제2 패리티 검사 행렬과 제3 패리티 검사 행렬을 연접하는데 사용되는 서브 행렬(sub-matrix) 행렬과, 상기 제2 패리티 검사 행렬과, 제3 패리티 검사 행렬 및 서브 행렬과 공유되는 제4 패리티 검사 행렬을 포함하며, 상기 제4 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 최대 코드 레이트를 지원하는 패리티 검사 행렬임을 특징으로 한다.
본 발명의 일 실시 예에 따른 장치는; 레이트 호환 가능 저밀도 패리티 검사(rate compatible-low density parity check: RC-LDPC) 코드를 지원하는 통신 시스템에서 신호 송신 장치에 있어서, 정보 비트들을 제1 패리티 검사 행렬과 제1 코드 레이트(code rate)를 기반으로 인코딩(encoding)함으로써 코드워드(codeword)를 생성하는 동작과, 상기 코드워드를 프로세싱하여 송신 신호를 생성하는 동작과, 상기 송신 신호를 송신하는 동작을 수행하는 프로세서를 포함하며, 상기 제1 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 제2 코드 레이트를 지원하는 제2 패리티 검사 행렬과, 상기 통신 시스템에서 지원하는 코드 레이트들 중 제3 코드 레이트를 지원하는 제3 패리티 검사 행렬과, 상기 제2 패리티 검사 행렬과 제3 패리티 검사 행렬을 연접하는데 사용되는 서브 행렬(sub-matrix) 행렬과, 상기 제2 패리티 검사 행렬과, 제3 패리티 검사 행렬 및 서브 행렬과 공유되는 제4 패리티 검사 행렬을 포함하며, 상기 제4 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 최대 코드 레이트를 지원하는 패리티 검사 행렬임을 특징으로 한다.
본 발명의 일 실시 예에 따른 다른 장치는; 레이트 호환 가능 저밀도 패리티 검사(rate compatible-low density parity check: RC-LDPC) 코드를 지원하는 통신 시스템에서 신호 수신 장치에 있어서, 신호 송신 장치로부터 신호를 수신하는 동작과, 상기 신호 송신 장치에서 사용된 제1 패리티 검사 행렬과 제1 코드 레이트(code rate)에 상응하게 상기 신호에 대한 디코딩(decoding) 동작을 수행하는 프로세서를 포함하며, 상기 제1 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 제2 코드 레이트를 지원하는 제2 패리티 검사 행렬과, 상기 통신 시스템에서 지원하는 코드 레이트들 중 제3 코드 레이트를 지원하는 제3 패리티 검사 행렬과, 상기 제2 패리티 검사 행렬과 제3 패리티 검사 행렬을 연접하는데 사용되는 서브 행렬(sub-matrix) 행렬과, 상기 제2 패리티 검사 행렬과, 제3 패리티 검사 행렬 및 서브 행렬과 공유되는 제4 패리티 검사 행렬을 포함하며, 상기 제4 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 최대 코드 레이트를 지원하는 패리티 검사 행렬임을 특징으로 한다.
본 발명의 다른 측면들과, 이득들 및 핵심적인 특징들은 부가 도면들과 함께 처리되고, 본 발명의 바람직한 실시예들을 개시하는, 하기의 구체적인 설명으로부터 해당 기술 분야의 당업자에게 자명할 것이다.
하기의 본 개시의 구체적인 설명 부분을 처리하기 전에, 이 특허 문서를 통해 사용되는 특정 단어들 및 구문들에 대한 정의들을 설정하는 것이 효과적일 수 있다: 상기 용어들 “포함하다(include)” 및 “포함하다(comprise)”와 그 파생어들은 한정없는 포함을 의미하며; 상기 용어 “혹은(or)”은 포괄적이고, “및/또는”을 의미하고; 상기 구문들 “~와 연관되는(associated with)” 및 “~와 연관되는(associated therewith)”과 그 파생어들은 포함하고(include), ~내에 포함되고(be included within), ~와 서로 연결되고(interconnect with), 포함하고(contain), ~내에 포함되고(be contained within), ~에 연결하거나 혹은 ~와 연결하고(connect to or with), ~에 연결하거나 혹은 ~와 연결하고(couple to or with), ~와 통신 가능하고(be communicable with), ~와 협조하고(cooperate with), 인터리빙하고(interleave), 병치하고(juxtapose), ~로 가장 근접하고(be proximate to), ~로 ~할 가능성이 크거나 혹은 ~와 ~할 가능성이 크고(be bound to or with), 가지고(have), 소유하고(have a property of) 등과 같은 내용을 의미하고; 상기 용어 “제어기”는 적어도 하나의 동작을 제어하는 임의의 디바이스, 시스템, 혹은 그 부분을 의미하고, 상기와 같은 디바이스는 하드웨어, 펌웨어 혹은 소프트웨어, 혹은 상기 하드웨어, 펌웨어 혹은 소프트웨어 중 적어도 2개의 몇몇 조합에서 구현될 수 있다. 어떤 특정 제어기와 연관되는 기능성이라도 집중화되거나 혹은 분산될 수 있으며, 국부적이거나 원격적일 수도 있다는 것에 주의해야만 할 것이다. 특정 단어들 및 구문들에 대한 정의들은 이 특허 문서에 걸쳐 제공되고, 해당 기술 분야의 당업자는 많은 경우, 대부분의 경우가 아니라고 해도, 상기와 같은 정의들이 종래 뿐만 아니라 상기와 같이 정의된 단어들 및 구문들의 미래의 사용들에도 적용된다는 것을 이해해야만 할 것이다.
본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 것을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 다양한 코드 레이트들에 대한 성능을 향상시키는 것이 가능하도록 신호를 송신 및 수신하는 것을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 다양한 코드 레이트들에 대한 성능을 보장하는 것이 가능하도록 RC-LDPC 코드를 설계하는 것을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 다양한 코드 레이트들에 대한 성능을 보장하는 것이 가능하도록 RC-LDPC 코드의 패리티 검사 행렬을 설계하는 것을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 링크 적응 방식의 효율성을 증가시키는 것이 가능하도록 신호를 송신 및 수신하는 것을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식의 효율성을 증가시키는 것이 가능하도록 신호를 송신 및 수신하는 것을 가능하게 한다는 효과가 있다.
본 발명의 특정한 바람직한 실시예들의 상기에서 설명한 바와 같은 또한 다른 측면들과, 특징들 및 이득들은 첨부 도면들과 함께 처리되는 하기의 설명으로부터 보다 명백하게 될 것이다:
도 1은 본 발명의 일 실시예에 따른 통신 시스템에서 RC-LDPC 코드의 기저 행렬의 일 예를 개략적으로 도시한 도면이다;
도 2는 본 발명의 일 실시예에 따른 통신 시스템에서 서로 다른 방식들을 기반으로 설계된 LDPC 코드들의 성능들을 개략적으로 도시한 도면이다;
도 3은 본 발명의 일 실시예에 따른 통신 시스템에서 greedy 방식을 기반으로 설계된, 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능과 천공 방식이 적용된, 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능을 개략적으로 도시한 도면이다;
도 4는 본 발명의 일 실시예에 따른 통신 시스템에서 RC-LDPC 코드의 패리티 검사 행렬 H k의 일 예를 개략적으로 도시한 도면이다;
도 5는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 송신 코드 레이트에 따른 인코딩 과정의 일 예를 개략적으로 도시한 도면이다;
도 6은 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 송신 코드 레이트에 따른 인코딩 과정의 다른 예를 개략적으로 도시한 도면이다;
도 7은 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 일 예를 개략적으로 도시한 도면이다;
도 8은 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 다른 예를 개략적으로 도시한 도면이다;
도 9는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예를 개략적으로 도시한 도면이다;
도 10은 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예를 개략적으로 도시한 도면이다;
도 11은 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예를 개략적으로 도시한 도면이다;
도 12는 본 발명의 일 실시예에 따른 통신 시스템에서 신호 송신 장치의 내부 구조를 개략적으로 도시한 도면이다;
도 13은 본 발명의 일 실시예에 따른 통신 시스템에서 신호 수신 장치의 내부 구조를 개략적으로 도시한 도면이다.
상기 도면들을 통해, 유사 참조 번호들은 동일한 혹은 유사한 엘리먼트들과, 특징들 및 구조들을 도시하기 위해 사용된다는 것에 유의해야만 한다.
첨부되는 도면들을 참조하는 하기의 상세한 설명은 청구항들 및 청구항들의 균등들로 정의되는 본 개시의 다양한 실시예들을 포괄적으로 이해하는데 있어 도움을 줄 것이다. 하기의 상세한 설명은 그 이해를 위해 다양한 특정 구체 사항들을 포함하지만, 이는 단순히 예로서만 간주될 것이다. 따라서, 해당 기술 분야의 당업자는 여기에서 설명되는 다양한 실시예들의 다양한 변경들 및 수정들이 본 개시의 범위 및 사상으로부터 벗어남이 없이 이루어질 수 있다는 것을 인식할 것이다. 또한, 공지의 기능들 및 구성들에 대한 설명은 명료성 및 간결성을 위해 생략될 수 있다.
하기의 상세한 설명 및 청구항들에서 사용되는 용어들 및 단어들은 문헌적 의미로 한정되는 것이 아니라, 단순히 발명자에 의한 본 개시의 명료하고 일관적인 이해를 가능하게 하도록 하기 위해 사용될 뿐이다. 따라서, 해당 기술 분야의 당업자들에게는 본 개시의 다양한 실시예들에 대한 하기의 상세한 설명은 단지 예시 목적만을 위해 제공되는 것이며, 첨부되는 청구항들 및 상기 청구항들의 균등들에 의해 정의되는 본 개시를 한정하기 위해 제공되는 것은 아니라는 것이 명백해야만 할 것이다.
또한, 본 명세서에서 명백하게 다른 내용을 지시하지 않는 "한"과, "상기"와 같은 단수 표현들은 복수 표현들을 포함한다는 것이 이해될 수 있을 것이다. 따라서, 일 예로, "컴포넌트 표면(component surface)"은 하나 혹은 그 이상의 컴포넌트 표현들을 포함한다.
또한, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
또한, 본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 별도로 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 이해되어야만 한다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 통신 기능을 포함할 수 있다. 일 예로, 전자 디바이스는 스마트 폰(smart phone)과, 태블릿(tablet) 개인용 컴퓨터(personal computer: PC, 이하 'PC'라 칭하기로 한다)와, 이동 전화기와, 화상 전화기와, 전자책 리더(e-book reader)와, 데스크 탑(desktop) PC와, 랩탑(laptop) PC와, 넷북(netbook) PC와, 개인용 복합 단말기(personal digital assistant: PDA, 이하 'PDA'라 칭하기로 한다)와, 휴대용 멀티미디어 플레이어(portable multimedia player: PMP, 이하 'PMP'라 칭하기로 한다)와, 엠피3 플레이어(mp3 player)와, 이동 의료 디바이스와, 카메라와, 웨어러블 디바이스(wearable device)(일 예로, 헤드-마운티드 디바이스(head-mounted device: HMD, 일 예로 'HMD'라 칭하기로 한다)와, 전자 의류와, 전자 팔찌와, 전자 목걸이와, 전자 앱세서리(appcessory)와, 전자 문신, 혹은 스마트 워치(smart watch) 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 통신 기능을 가지는 스마트 가정용 기기(smart home appliance)가 될 수 있다. 일 예로, 상기 스마트 가정용 기기는 텔레비젼과, 디지털 비디오 디스크(digital video disk: DVD, 이하 'DVD'라 칭하기로 한다) 플레이어와, 오디오와, 냉장고와, 에어 컨디셔너와, 진공 청소기와, 오븐과, 마이크로웨이브 오븐과, 워셔와, 드라이어와, 공기 청정기와, 셋-탑 박스(set-top box)와, TV 박스 (일 예로, Samsung HomeSyncTM, Apple TVTM, 혹은 Google TVTM)와, 게임 콘솔(gaming console)과, 전자 사전과, 캠코더와, 전자 사진 프레임 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 의료 기기(일 예로, 자기 공명 혈관 조영술(magnetic resonance angiography: MRA, 이하 'MRA'라 칭하기로 한다) 디바이스와, 자기 공명 화상법(magnetic resonance imaging: MRI, 이하 "MRI"라 칭하기로 한다)과, 컴퓨터 단층 촬영(computed tomography: CT, 이하 'CT'라 칭하기로 한다) 디바이스와, 촬상 디바이스, 혹은 초음파 디바이스)와, 네비게이션(navigation) 디바이스와, 전세계 위치 시스템(global positioning system: GPS, 이하 'GPS'라 칭하기로 한다) 수신기와, 사고 기록 장치(event data recorder: EDR, 이하 'EDR'이라 칭하기로 한다)와, 비행 기록 장치(flight data recorder: FDR, 이하 'FER'이라 칭하기로 한다)와, 자동차 인포테인먼트 디바이스(automotive infotainment device)와, 항해 전자 디바이스(일 예로, 항해 네비게이션 디바이스, 자이로스코프(gyroscope), 혹은 나침반)와, 항공 전자 디바이스와, 보안 디바이스와, 산업용 혹은 소비자용 로봇(robot) 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 통신 기능을 포함하는, 가구와, 빌딩/구조의 일부와, 전자 보드와, 전자 서명 수신 디바이스와, 프로젝터와, 다양한 측정 디바이스들(일 예로, 물과, 전기와, 가스 혹은 전자기 파 측정 디바이스들) 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 상기에서 설명한 바와 같은 디바이스들의 조합이 될 수 있다. 또한, 본 발명의 바람직한 실시예들에 따른 전자 디바이스는 상기에서 설명한 바와 같은 디바이스에 한정되는 것이 아니라는 것은 당업자에게 자명할 것이다.
본 발명의 다양한 실시예들에 따르면, 신호 송신 장치 혹은 신호 수신 장치는 일 예로 사용자 단말기(user equipment: UE)가 될 수 있다.
또한, 본 발명의 다양한 실시예들에 따르면, 신호 송신 장치 혹은 신호 수신 장치는 일 예로 기지국(evolved node B: eNB)가 될 수 있다.
본 발명의 일 실시예는 저밀도 패리티 검사(rate compatible-low density parity check: RC-LDPC, 이하 "RC-LDPC"라 칭하기로 한다) 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 다양한 코드 레이트(code rate)들에 대한 성능을 향상시키는 것이 가능하도록 신호를 송신 및 수신하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 다양한 코드 레이트들들에 대한 성능을 보장하는 것이 가능하도록 RC-LDPC 코드를 설계하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 다양한 코드 레이트들에 대한 성능을 보장하는 것이 가능하도록 RC-LDPC 코드의 패리티 검사 행렬을 설계하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 링크 적응(link adaptation) 방식의 효율성을 증가시키는 것이 가능하도록 신호를 송신 및 수신하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 RC-LDPC 코드를 지원하는 통신 시스템에서 증가 리던던시 하이브리드 반복 재전송 요구(incremental redundancy-hybrid automatic retransmission request: IR-HARQ, 이하 "IR-HARQ"라 칭하기로 한다) 방식의 효율성을 증가시키는 것이 가능하도록 신호를 송신 및 수신하는 장치 및 방법을 제안한다.
한편, 본 발명의 일 실시예에서 제안하는 장치 및 방법은 롱 텀 에볼루션 (long-term evolution: LTE, 이하 "LTE"라 칭하기로 한다) 이동 통신 시스템과, 롱 텀 에볼루션-어드밴스드 (long-term evolution-advanced: LTE-A, 이하 "LTE-A"라 칭하기로 한다) 이동 통신 시스템과, 인가-보조 억세스(licensed-assisted access: LAA, 이하 " LAA"라 칭하기로 한다)-LTE 이동 통신 시스템과, 고속 하향 링크 패킷 접속(high speed downlink packet access: HSDPA, 이하 "HSDPA"라 칭하기로 한다) 이동 통신 시스템과, 고속 상향 링크 패킷 접속(high speed uplink packet access: HSUPA, 이하 "HSUPA"라 칭하기로 한다) 이동 통신 시스템과, 3세대 프로젝트 파트너쉽 2(3rd generation partnership project 2: 3GPP2, 이하 "3GPP2"라 칭하기로 한다)의 고속 레이트 패킷 데이터(high rate packet data: HRPD, 이하 "HRPD"라 칭하기로 한다) 이동 통신 시스템과, 3GPP2의 광대역 코드 분할 다중 접속(wideband code division multiple access: WCDMA, 이하 "WCDMA"라 칭하기로 한다) 이동 통신 시스템과, 3GPP2의 코드 분할 다중 접속(code division multiple access: CDMA, 이하 "CDMA"라 칭하기로 한다) 이동 통신 시스템과, 국제 전기 전자 기술자 협회(institute of electrical and electronics engineers: IEEE, 이하 "IEEE"라 칭하기로 한다) 802.16m 통신 시스템과, IEEE 802.16e 통신 시스템과, 진화된 패킷 시스템(evolved packet system: EPS, 이하 "EPS"라 칭하기로 한다)과, 모바일 인터넷 프로토콜(mobile internet protocol: Mobile IP, 이하 "Mobile IP"라 칭하기로 한다) 시스템과, 디지털 멀티미디어 방송(digital multimedia broadcasting, 이하 "DMB"라 칭하기로 한다) 서비스와, 휴대용 디지털 비디오 방송(digital video broadcasting-handheld: DVP-H, 이하 "DVP-H"라 칭하기로 한다), 및 모바일/휴대용 진화된 텔레비젼 시스템 협회(advanced television systems committee-mobile/handheld: ATSC-M/H, 이하 "ATSC-M/H"라 칭하기로 한다) 서비스 등과 같은 모바일 방송 서비스와, 인터넷 프로토콜 텔레비젼(internet protocol television: IPTV, 이하 "IPTV"라 칭하기로 한다) 서비스와 같은 디지털 비디오 방송 시스템과, 엠펙 미디어 트랜스포트(moving picture experts group (MPEG) media transport: MMT, 이하 "MMT"라 칭하기로 한다) 시스템 등과 같은 다양한 통신 시스템들에 적용 가능하다.
먼저, RC-LDPC 코드에 대해서 설명하면 다음과 같다.
상기 RC-LDPC 코드의 가장 대표적인 형태는 통신 시스템에서 지원해야만 하는 가장 높은 코드 레이트를 가지는 저밀도 패리티 검사(low density parity check: LDPC, 이하 "LDPC"라 칭하기로 한다) 코드에 낮은 코드 레이트를 가지는 LDPC 코드가 연접된 형태이다. 여기서, 상기 통신 시스템에서 지원해야만 하는 가장 높은 코드 레이트를 r0라고 가정하기로 한다. 한편, 상기에서 설명한 바와 같은, 상기 통신 시스템에서 지원해야만 하는 가장 높은 코드 레이트를 가지는 LDPC 코드에 낮은 코드 레이트를 가지는 LDPC 코드가 연접된 형태를 가지는 RC-LDPC 코드의 패리티 검사 행렬(parity check matrix)은 하기 수학식 1과 같이 나타낼 수 있다.
<수학식 1>
Figure pat00001
상기 수학식 1에서, H는 상기 RC-LDPC 코드의 패리티 검사 행렬을 나타내며, 상기 H 0는 상기 가장 높은 코드 레이트인 코드 레이트 r0를 가지는 LDPC 코드의 패리티 검사 행렬을 나타내며, 0는 영 행렬(zero matrix)을 나타낸다.
또한, 상기 패리티 검사 행렬 H가 포함하는 서브 행렬(submatrix) [B T]는 상기 가장 높은 코드 레이트를 가지는 LDPC 코드에 연접되는, 낮은 코드 레이트를 가지는 LDPC 코드에 대한 패리티 검사 행렬을 나타낸다. 여기서, 상기 낮은 코드 레이트는 미리 설정되어 있는 임계 코드 레이트 이하인 코드 레이트를 나타낸다. 또한, 서브 행렬 T는 효율적인 인코딩(encoding)을 위해 하위 삼각(lower-triangular) 형태로 설계되는데, 상기 서브 행렬 T는 사용의 편의성과 성능 최적화를 위해 일반적으로 항등 행렬(identity matrix)로 설계된다. 이와 같이 서브 행렬 T가 항등 행렬로 설계되는 RC-LDPC 코드를 유사 랩터 LDPC(raptor-like LDPC, 이하 "raptor-like LDPC"라고 칭하기로 한다) 코드라고 칭하기로 한다.
또한, 상기 RC-LDPC 코드는 지원하고자 하는 코드 레이트에 따라 단계적(greedy, 이하 "greedy"라 칭하기로 한다) 방식을 기반으로 생성된다. 예를 들어, 통신 시스템에서 지원하고자 하는 코드 레이트들이 코드 레이트 r0, 코드 레이트 r1, 코드 레이트 r2일 경우(r0>r1>r2), RC-LDPC 코드 설계기는 가장 먼저 상기 코드 레이트 r0에 최적화된 성능을 가지는 패리티 검사 행렬 H 0을 설계한다. 여기서, 상기 RC-LDPC 코드 설계기는 상기 통신 시스템이 포함하는 어떤 디바이스(device)에라도 포함될 수 있음은 물론이다.
그리고 나서, 상기 RC-LDPC 코드 설계기는 상기 코드 레이트 r1을 가지는 LDPC 코드의 패리티 검사 행렬 H 1를 하기 수학식 2와 같이 설계한다.
<수학식 2>
Figure pat00002
상기 수학식 2에 나타낸 바와 같이, 확장되는 패리티 파트(parity part)는 일반적으로 항등 행렬 I 혹은 특정 하위-삼각 행렬로 고정되기 때문에, 상기 패리티 검사 행렬 H 1를 설계하는 것은 먼저 설계되어 있는 패리티 검사 행렬 H 0 뿐만 아니라 나머지 파트를 모두 고정한 상태에서 행렬 B 1을 설계하는 것과 동일하다고 간주될 수 있다.
상기 코드 레이트 r1을 가지는 LDPC 코드의 패리티 검사 행렬 H 1을 설계할 경우와 마찬가지로 코드 레이트 r2를 가지는 LDPC 코드의 패리티 검사 행렬 H 2는 하기 수학식 3과 같이 설계될 수 있다.
<수학식 3>
Figure pat00003
상기에서 설명한 바와 같이 상기 통신 시스템에서 지원해야 할 코드 레이트들이 코드 레이트 r0, 코드 레이트 r1, ... , 코드 레이트 rmin라고 가정할 경우, 코드 레이트 ri+1을 가지는 LDPC 코드의 패리티 검사 행렬 H i+1은 상기 패리티 검사 행렬 H i+1 보다 먼저 설계되어 있는 패리티 검사 행렬 H i의 구조를 결정한 상태에서 설계된다.
이러한 관점에서 상기 RC-LDPC 코드는 각 코드 레이트에 따라 greedy 방식을 기반으로 설계되며, 따라서 각 코드 레이트를 가지는 LDPC 코드에 대해서 국부적인 최적화(local optimization)가 이루어진다고 간주될 수 있다.
그러면 여기서 도 1을 참조하여 본 발명의 일 실시예에 따른 통신 시스템에서 RC-LDPC 코드의 기저 행렬(base matrix)의 일 예에 대해서 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 통신 시스템에서 RC-LDPC 코드의 기저 행렬의 일 예를 개략적으로 도시한 도면이다.
도 1을 설명하기에 앞서, 먼저 기저 행렬은 최초 행렬(proto-matrix)이라고도 칭해질 수 있음에 유의하여야만 할 것이다.
도 1을 참조하면, 상기 기저 행렬이 포함하는 단위 행렬(unit matrix)들 중 그 값이 '0'으로 표현되어 있는 단위 행렬은 영 행렬을 나타낸다. 한편, 상기 기저 행렬이 포함하는 단위 행렬들 중 그 값이 '0'이 아닌 값, 일 예로 'm'으로 표현되어 있는 단위 행렬은 해당 단위 행렬이 포함하는 각 행(row) 및 각 열(column)에 대응되는 변수 노드(variable node)와 검사 노드(check node)를 연결하는 에지(edge)들의 개수가 m인 단위 행렬을 나타낸다. 일 예로, 상기 기저 행렬이 포함하는 단위 행렬들 중 그 값이 '1'로 표현되어 있는 단위 행렬은 항등 행렬이 미리 정해진 값만큼 순환 회전된 행렬을 나타낸다. 단, 설명의 편의상, 도 1에는 상기 항등 행렬이 순환 회전되는 값은 별도로 도시되어 있지 않다.
또한, 도 1에 도시되어 있는 바와 같이 패리티 검사 행렬 중 확장될 수 있는 패리티 파트는 항등 행렬로 고정되어 있다.
한편, 상기 RC-LDPC 코드는 일반적으로 greedy 방식을 기반으로 설계된다. 상기 greedy 방식은 각 단계, 즉 각 코드 레이트에 대한 국부적인 최적화만을 가능하게 하는 방식으로서, 전체적인 최적화(global optimization)를 보장하지는 못한다.
특히, 상기 RC-LDPC 코드를 설계할 경우, 가장 높은 코드 레이트를 가지는 LDPC 코드는 고정되고, 상기 가장 높은 코드 레이트 보다 낮은 코드 레이트를 가지는 LDPC 코드들이 반복적으로 생성되므로, 코드 레이트가 낮아질 수록 상기 RC-LDPC 코드의 성능 역시 저하되게 된다.
도 1에서는 본 발명의 일 실시예에 따른 통신 시스템에서 RC-LDPC 코드의 기저 행렬의 일 예에 대해서 설명하였으며, 다음으로 도 2를 참조하여 본 발명의 일 실시예에 따른 통신 시스템에서 서로 다른 방식들을 기반으로 설계된 LDPC 코드들의 성능들에 대해서 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 통신 시스템에서 서로 다른 방식들을 기반으로 설계된 LDPC 코드들의 성능들을 개략적으로 도시한 도면이다.
도 2를 설명하기에 앞서, 도 2에 도시되어 있는 LDPC 코드들의 성능들은 다음과 같이 생성된 LDPC 코드들의 성능들임에 유의하여야만 할 것이다.
또한, 도 2에서 세로축은 프레임 에러 레이트(frame error rate: FER, 이하 "FER"이라 칭하기로 한다)를 나타내며, 가로축은 Es/No를 나타낸다.
먼저, 상기 통신 시스템에서 지원해야 하는 가장 높은 코드 레이트인 r0, 일 예로 코드 레이트 8/10을 가지는 패리티 검사 행렬 H 0가 설계된다. 그리고 나서, 코드 레이트 8/11, 코드 레이트 8/12, 코드 레이트 8/13, 코드 레이트 8/14, 코드 레이트 8/15, 코드 레이트 8/16을 지원하기 위해 상기 패리티 검사 행렬 H 0로부터 각각 항등 행렬과 이중 대각(dual-diagonal) 행렬을 확장하는 방식으로 점진적으로, 즉 greedy하게 RC-LDPC 코드가 설계된다.
또한, 상기 패리티 검사 행렬 H 0에 상응하는 LDPC 코드로부터 코드 레이트 8/16을 가지는 LDPC 코드가 각각 항등 행렬과 이중 대각 행렬을 확장하는 방식으로 직접(direct) 설계된다.
마지막으로, 아무런 제약없이 코드 레이트 8/16를 가지는 전용(dedicated) LDPC 코드가 설계된다.
도 2에서 "Greedy(Diagonal)"로 표현되어 있는 그래프는 greedy 방식을 기반으로 대각(diagonal) 행렬을 확장하여 설계된 RC-LDPC 코드의 성능을 나타내며, "Greedy(Dual-diagonal)"로 표현되어 있는 그래프는 greedy 방식을 기반으로 이중 대각 행렬을 확장하여 설계된 RC-LDPC 코드의 성능을 나타내며, "Direct(Diagonal)"로 표현되어 있는 그래프는 direct 방식을 기반으로 대각 행렬을 확장하여 설계된 RC-LDPC 코드의 성능을 나타내며, "Direct(Dual-diagonal)"로 표현되어 있는 그래프는 direct 방식을 기반으로 이중 대각 행렬을 확장하여 설계된 RC-LDPC 코드의 성능을 나타내며, "Direct(Diagonal -> Dual-diagonal)"로 표현되어 있는 그래프는 direct 방식을 기반으로 대각 행렬 및 이중 대각 행렬을 확장하여 설계된 RC-LDPC 코드의 성능을 나타내며, "Dedicated Design"으로 표현되어 있는 그래프는 직접 설계된 RC-LDPC 코드의 성능을 나타낸다.
도 2에 도시되어 있는 바와 같이, 상기에서 설명한 바와 같은 방식으로 LDPC 코드들이 설계될 경우, 코드 레이트 8/16을 가지는 LDPC 코드들의 성능들은 전용 LDPC 코드, 즉 원래 코드 레이트 8/16에 적합하도록 설계된 LDPC 코드의 성능이 가장 우수하고, greedy 방식으로 설계된 LDPC 코드의 성능이 가장 열악함을 알 수 있다. 여기서, 상기 패리티 검사 행렬 H 0를 고정시키고 직접 설계된 LDPC 코드는 상기 패리티 검사 행렬 H 0에 의한 설계 자유도 제약으로 그 성능이 저하되기는 하지만, 전용 LDPC 코드에 거의 근접하는 성능을 가지는 것을 알 수 있다.
한편, 도 2에서 알 수 있는 바와 같이, RC-LDPC 코드가 greedy 방식을 기반으로 설계될 경우, 해당 RC-LDPC 코드가 미리 설정되어 있는 제1 임계 코드 레이트 보다 낮은 코드 레이트를 가질 경우, 상기 해당 RC-LDPC 코드의 성능은 열악하다. 여기서, 상기 제1 임계 코드 레이트는 시스템 상황에 따라 상이하게 설정될 수 있음은 물론이다.
이렇게, 낮은 코드 레이트를 가지는 RC-LDPC 코드의 성능이 열악한 이유에 대해서 설명하면 다음과 같다.
(1) 먼저, RC-LDPC 코드의 코드 레이트가 낮아질 수록 RC-LDPC 코드에 대한 설계 자유도가 제한된다. 따라서, 낮은 코드 레이트를 가지는 RC-LDPC 코드가 확장 방식을 기반으로 설계될 경우, 고정된 패리티 검사 행렬 전체가 설계 자유 영역으로 설정되고, 상기 설계 자유 영역을 기반으로 상기 낮은 코드 레이트를 가지는 RC-LDPC 코드가 설계될 수 있다.
하지만, RC-LDPC 코드가 greedy 방식을 기반으로 설계될 경우, 통신 시스템에서 지원해야만 하는 각 코드 레이트를 가지는 LDPC 코드에 대한 설계 자유도는 해당 코드 레이트를 위해 새롭게 확장되는 파트에만 주어질 수 있다. 따라서, 이와 같은 설계 자유도의 제한으로 인해 코드 레이트가 감소할 수록 RC-LDPC 코드의 성능이 더 열화된다.
(2) 다음으로, 검사 노드의 차수 분포(degree distribution)는 불균일(irregular)하게 결정된다. 그런데, RC-LDPC 코드가 greedy 방식을 기반으로 설계될 경우, 추가되는 검사 노드의 차수는 코드 레이트가 감소될 수록 낮아진다.
이에 따라 낮은 코드 레이트를 가지는 RC-LDPC 코드의 패리티 검사 행렬은 불균일한 검사 노드 차수 분포를 갖게 된다. 일반적으로 최적화된 LDPC 코드의 검사 노드 차수 분포는 균일하거나, 혹은 균일 차수 분포에 가깝게 되는 사실을 고려할 경우, 상기와 같은 불균일한 검사 노드 차수 분포는 상기 RC-LDPC 코드의 성능을 열화시키는 요인이 될 수 있다.
상기에서 설명한 바와 같이, 낮은 코드 레이트를 가지는 RC-LDPC 코드의 경우 그 성능이 열악하기 때문에, 가장 높은 코드 레이트를 가지는 LDPC 코드의 패리티 검사 행렬을 직접적으로 확장하여 RC-LDPC 코드가 설계되는 것을 고려할 수도 있다.
하지만, 이렇게 가장 높은 코드 레이트를 가지는 LDPC 코드의 패리티 검사 행렬을 직접적으로 확장하여 RC-LDPC 코드가 설계될 경우에는 상기 제1 임계 코드 레이트 이상이고, 미리 설정되어 있는 제2 임계 코드 레이트 미만인 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능을 보장할 수 없다. 즉, 가장 높은 코드 레이트를 가지는 LDPC 코드의 패리티 검사 행렬을 직접적으로 확장하여 RC-LDPC 코드가 설계될 경우에는 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능이 전혀 고려되지 않기 때문에, greedy 방식을 기반으로 설계된 RC-LDPC 코드와 달리 안정적인 레이트 호환 가능 성능이 지원되지 않는다.
도 2에서는 본 발명의 일 실시예에 따른 통신 시스템에서 서로 다른 방식들을 기반으로 설계된 LDPC 코드들의 성능들에 대해서 설명하였으며, 다음으로 도 3을 참조하여 본 발명의 일 실시예에 따른 통신 시스템에서 greedy 방식을 기반으로 설계된, 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능과 천공 방식이 적용된, 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능에 대해서 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 통신 시스템에서 greedy 방식을 기반으로 설계된, 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능과 천공 방식이 적용된, 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능을 개략적으로 도시한 도면이다.
도 3을 설명하기에 앞서, 도 3에 도시되어 있는 천공 방식이 적용된, 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능은 직접 설계된 LDPC 코드에 대해 천공 방식이 적용됨으로써 중간 코드 레이트를 가지도록 설계된 RC-LDPC 코드의 성능임에 유의하여야만 할 것이다.
또한, 도 3을 설명하기에 앞서, 먼저 greedy 방식을 기반으로 설계된, 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능과 천공 방식이 적용된, 중간 코드 레이트를 가지는 RC-LDPC 코드는 도 2에서 설명한 RC-LDPC 코드에 대한 설계 방식과 동일한 설계 방식을 기반으로 설계된다는 것에 유의하여야만 할 것이다. 따라서, 상기 RC-LDPC 코드를 설계하는 방식에 대해서는 구체적인 설명을 생략하기로 한다.
또한, 도 3에서 세로축은 FER을 나타내며, 가로축은 Es/No를 나타낸다. 또한, 도 3에서 "Greedy Extension"으로 표기된 그래프는 greedy 방식을 기반으로 설계된 RC-LDPC 코드의 성능을 나타내며, "Direct Extension"으로 표기된 그래프는 직접 설계된 LDPC 코드에 대해 천공 방식을 적용하여 생성된 RC-LDPC 코드의 성능을 나타낸다.
도 3에 도시되어 있는 바와 같이, 천공 방식이 적용된, 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능이 greedy 방식을 기반으로 설계된, 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능에 비해 크게 나쁨을 알 수 있다.
상기에서 설명한 바와 같이, RC-LDPC 코드 설계기가 타겟(target)으로 하는 타겟 코드 레이트가 제1 임계 코드 레이트 미만의 코드 레이트일 경우, 통신 시스템에서 지원해야 하는 가장 높은 코드 레이트를 가지는 LDPC 코드의 패리티 검사 행렬에 greedy 방식을 적용하여 상기 타겟 코드 레이트를 가지는 RC-LDPC 코드를 설계하거나, 혹은 상기 타겟 코드 레이트를 가지는 RC-LDPC 코드를 직접 설계할 경우, 모든 코드 레이트들에 대해 최적의 성능을 가지는 RC-LDPC 코드를 설계하는 것은 어렵게 된다.
그리고, 특정 코드 레이트를 가지는 RC-LDPC 코드, 즉 특정 코드 레이트를 가지는 채널 코드의 성능 열화는 링크 적응 방식이 적용되는 통신 시스템에 부정적인 영향을 미칠 수 있다. 여기서, 상기 링크 적응 방식은 채널 품질에 따라 채널 코드의 코드 레이트 및 변조 방식을 적용하는 방식을 나타낸다. 여기서, 채널 품질은 일 예로 신호 대 잡음 간섭비(signal to interference and noise ratio: SINR, 이하 "SINR"이라 칭하기로 한다)와, 수신 신호 코드 전력(received signal code power: RSCP, 이하 "RSCP"라 칭하기로 한다)과, 기준 신호 수신 전력(reference signal received power: RSRP, 이하 "RSRP"라 칭하기로 한다)과, 기준 신호 강도 지시자(reference signal strength indicator: RSSI, 이하 "RSSI"라 칭하기로 한다)와, 기준 신호 수신 품질(reference signal received quality: RSRQ, 이하 "RSRQ"라 칭하기로 한다)과, 캐리어대 간섭 잡음비(carrier-to-interference noise ratio: CINR, 이하 "CINR"이라 칭하기로 한다)와, 신호대 잡음비(signal-to-noise ratio: SNR, 이하 "SNR"이라 칭하기로 한다)와, 블록 에러 레이트(block error rate: BLER, 이하 "BLER"이라 칭하기로 한다) 등과 같은 다양한 메트릭(metric)들을 사용하여 표현될 수 있으며, 이에 대한 구체적인 설명은 생략하기로 한다.
상기 링크 적응 방식이 사용될 경우, 채널 품질이 양호하다면 더 높은 데이터 레이트(data rate)를 지원할 수 있도록 높은 코드 레이트를 가지는 채널 코드가 사용되고, 채널 품질이 열악하다면 에러에 강인한, 낮은 코드 레이트를 가지는 채널 코드가 사용된다.
그런데, 상기에서 설명한 바와 같이 일반적인 greedy 방식을 기반으로 RC-LDPC 코드가 설계될 경우, 낮은 코드 레이트를 가지는 RC-LDPC 코드의 성능은 열악해지게 된다. 또한, RC-LDPC 코드가 direct 방식을 기반으로 설계될 경우, 중간 코드 레이트를 가지는 RC-LDPC 코드의 성능이 열악해지게 된다.
결론적으로, 상기에서 설명한 바와 같은 일반적인 greedy 방식을 기반으로 설계되는 RC-LDPC 코드의 경우 링크 적응 방식이 적용될 경우 모든 코드 레이트들에 대해서 우수한 성능을 제공할 수 없을 뿐만 아니라, 증가 리던던시 하이브리드 반복 재전송 요구(incremental redundancy-hybrid automatic retransmission request: IR-HARQ, 이하 "IR-HARQ"라 칭하기로 한다) 방식이 정상적으로 적용되는 것을 어렵게 할 수 있다. 즉, IR-HARQ 방식의 성능은 채널 품질에 따라 최초 송신에 적용되는 코드 레이트를 가지는 채널 코드의 성능에 가장 큰 영향을 받는다. 따라서, 특정 코드 레이트를 가지는 채널 코드의 성능 열화는 상기 IR-HARQ 방식을 적용하는 통신 시스템의 성능 및 안정성을 저하시킬 수 있다.
따라서, 본 발명의 일 실시예에서는 RC-LDPC 코드를 설계하는 새로운 방식 및 그에 따른 새로운 RC-LDPC 코드의 구조를 제안하며, 또한 이렇게 새로운 방식으로 설계된 RC-LDPC 코드를 기반으로 신호를 송신 및 수신하는 방식을 제안한다.
먼저, 본 발명의 일 실시예에서 제안하는 RC-LDPC 코드는 링크 적응 방식 및 IR-HARQ 방식이 적용될 경우, 어떠한 코드 레이트가 적용되는 최초 송신이 수행되더라도 에러 정정 성능을 최적화하는 것이 가능하도록 설계된다.
구체적으로 본 발명의 일 실시예에 따른 RC-LDPC 코드에 상응하는 패리티 검사 행렬은 통신 시스템에서 지원하는 가장 높은 코드 레이트를 가지는 LDPC 코드에 greedy 방식을 적용하여 확장된 LDPC 코드와 상기 가장 높은 코드 레이트를 가지는 LDPC 코드에 direct 방식을 적용하여 확장된 LDPC 코드가 연접된 형태에 상응하는 서브 행렬을 포함한다.
또한, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 신호를 송신 및 수신하는 방식은, 본 발명의 일 실시예에 따라 설계된 RC-LDPC 코드를 기반으로 링크 적응 방식 및 IR HARQ 방식이 적용될 경우, 상기 링크 적응 방식 및 IR HARQ 방식에 대한 성능을 최적화하기 위한 인코딩 방식 및 송신 방식을 포함한다.
특히, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 신호를 송신 및 수신하는 방식은 링크 적응 방식이 적용될 경우, 최초 송신에 적용되는 코드 레이트에 따른 인코딩 방식과, 천공 방식 및 단축(shortening) 방식을 포함한다.
또한, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 신호를 송신 및 수신하는 방식은 IR-HARQ 방식이 적용될 경우, 최초 송신에 적용되는 코드 레이트에 따른 인코딩 방식과, 천공 방식과, 단축 방식 및 패리티 비트(parity bit) 송신 순서를 결정하는 방식을 포함한다.
그러면 첫 번째로, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 설계하는 방식 및 그에 따른 새로운 RC-LDPC 코드의 구조에 대해서 설명하기로 한다.
먼저, 본 발명의 일 실시예에 따른 RC-LDPC 코드는 서로 다른 방식들로 설계된, 적어도 두 개의 LDPC 코드들이 연접된 형태를 가지는 패리티 검사 행렬을 서브 행렬로 포함한다.
먼저, RC-LDPC 코드 설계기는 통신 시스템에서 지원해야만 하는 다양한 코드 레이트들 중 특히 성능을 최적화시키는 것이 필요로 되는 코드 레이트를 결정한다. 이하, 설명의 편의상 통신 시스템에서 지원해야만 하는 다양한 코드 레이트들 중 특히 성능을 최적화시키는 것이 필요로 되는 코드 레이트를 "메인(main) 코드 레이트"라 칭하기로 한다. 일 예로, 상기 통신 시스템에서 지원해야만 하는 코드 레이트들이 코드 레이트 r0, 코드 레이트 r1, ... , 코드 레이트 rmin와 같이 주어지고(r0>r1>... >rmin), 상기 RC-LDPC 코드 설계기가 상기 코드 레이트 r0, 코드 레이트 r1, ... , 코드 레이트 rmin 중 일 예로 코드 레이트 rk을 메인 코드 레이트로 결정하였다고 가정하기로 한다(r0>rk>rmin).
먼저, 상기 RC-LDPC 코드 설계기는 코드 레이트 r0을 가지는 LDPC 코드의 패리티 검사 행렬 H 0로부터 미리 정해진 확장 규칙에 따라 코드 레이트 r1, 코드 레이트 r2, ... , 코드 레이트 rk를 가지는 RC-LDPC 코드들의 성능을 고려하면서 greedy 방식을 기반으로 RC-LDPC 코드를 설계한다.
이와 같이 본 발명의 일 실시예에 따라 설계된 RC-LDPC 코드의 패리티 검사 행렬을 "H Gk"라고 가정하기로 하며, 상기 패리티 검사 행렬 H Gk는 하기 수학식 4와 같이 나타낼 수 있다.
<수학식 4>
Figure pat00004
상기 수학식 4에서, T G는 코드 레이트 r1, 코드 레이트 r2, ... , 코드 레이트 rk 을 가지는 RC-LDPC 코드들의 성능을 고려하면서 greedy 방식을 기반으로 설계된 하위-삼각 형태의 최종 서브 행렬을 나타낸다.
또한, 상기 RC-LDPC 코드 설계기는 서브 행렬 H 0로부터 코드 레이트 rk -를 가지는 RC-LDPC 코드의 성능만으로 고려하여 direct 방식을 기반으로 확장된 RC-LDPC 코드의 패리티 검사 행렬 H Dk를 설계한다. 여기서, 상기 패리티 검사 행렬 H Dk는 하기 수학식 5와 같이 나타낼 수 있다.
<수학식 5>
Figure pat00005
또한, 상기 RC-LDPC 코드 설계기는 상기에서 설명한 바와 같이 서로 다른 방식들, 즉 greedy 방식 및 direct 방식을 기반으로 설계된 패리티 검사 행렬 H Gk와 패리티 검사 행렬 H Dk에 대하여, 하기 수학식 6과 같은 패리티 검사 행렬 H k을 설계한다.
<수학식 6>
Figure pat00006
상기 수학식 6에서, 행렬 C는 상기 패리티 검사 행렬 H Gk와 패리티 검사 행렬 H Dk를 연결하는 행렬로서, 성능 최적화를 위해 영이 아닌 행렬(non-zero matrix)로 설계되거나, 혹은 구현 상의 편의성을 위해 영 행렬(zero matrix)로 고정될 수 있다. 상기 행렬 C의 형태에 따라 링크 적응 방식 및 IR-HARQ 방식이 적용되는 방식이 달라질 수 있으며, 이에 대해서는 하기에서 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.
결론적으로, 본 발명의 일 실시예에 따른 RC-LDPC 코드는 패리티 검사 행렬 H C를 서브 행렬로 포함하는, 하기 수학식 7에 나타낸 바와 같은 패리티 검사 행렬로 정의될 수 있다.
<수학식 7>
Figure pat00007
한편, 상기에서는 설명의 편의를 위해 상기 RC-LDPC 코드 설계기가 1개의 메인 코드 레이트 만을 결정하는 경우를 일 예로 하여 본 발명의 일 실시예에 따른 RC-LDPC 코드의 설계 방식 및 그에 따른 새로운 RC-LDPC 코드의 구조에 대해서 설명하였지만, 상기 RC-LDPC 코드 설계기가 2개 이상의 메인 코드 레이트들을 결정할 경우라고 할지라도 상기 RC-LDPC 코드 설계가 1개의 메인 코드 레이트를 결정하는 경우와 유사한 방식으로 RC-LDPC 코드를 설계할 수도 있음은 물론이다.
그러면 여기서 도 4를 참조하여 본 발명의 일 실시예에 따른 통신 시스템에서 RC-LDPC 코드의 패리티 검사 행렬 H k의 일 예에 대해서 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 통신 시스템에서 RC-LDPC 코드의 패리티 검사 행렬 H k의 일 예를 개략적으로 도시한 도면이다.
도 4를 참조하면, 도 4에 도시되어 있는 패리티 검사 행렬 H k의 일 예는 상기 통신 시스템에서 지원해야 하는 가장 높은 코드 레이트인 코드 레이트 r0가 8/10 (r0 = 8/10)이고, RC-LDPC 코드 설계기가 1개의 메인 코드 레이트를 고려할 경우의 패리티 검사 행렬 H k임에 유의하여야만 할 것이다. 여기서, 상기 메인 코드 레이트인 코드 레이트 rk는 8/16이라고(rk = 8/16) 가정하기로 한다.
도 4에서, 회색으로 처리된 단위 블록 행렬들을 포함하는 서브 행렬(411)은 상기 가장 높은 코드 레이트 8/10을 지원하는 패리티 검사 행렬 H 0를 나타낸다.
또한, 도 4에서 상기 패리티 검사 행렬 H 0(411)와 녹색으로 처리된 단위 블록 행렬들을 포함하는 서브 행렬은 상기 패리티 검사 행렬 H 0(411)에 대해 greedy 방식을 적용하여 설계된, 코드 레이트 8/11, 코드 레이트 8/12, 코드 레이트 8/13, 코드 레이트 8/14, 코드 레이트 8/15, 코드 레이트 8/16를 가지는 RC-LDPC 코드들 각각의 패리티 검사 행렬 H Gk를 나타낸다.
또한, 도 4에서 파란색 처리된 단위 블록 행렬들을 포함하는 서브 행렬은 코드 레이트 8/16만을 고려하여 상기 패리티 검사 행렬 H 0(411)에 direct 방식을 적용하여 설계된, 코드 레이트 8/16을 가지는 RC-LDPC 코드의 패리티 검사 행렬 H Dk을 나타낸다.
따라서, 상기 메인 코드 레이트 rk를 지원하는 패리티 검사 행렬 H k는 도 4에 도시되어 있는 바와 같이 상기 패리티 검사 행렬 H Gk와 상기 패리티 검사 행렬 H Dk가 추가적인 서브 행렬과 함께 연접되는 형태를 가진다. 여기서, 상기 패리티 검사 행렬 H Gk와 상기 패리티 검사 행렬 H Dk 사이에 추가로 설계되는 영역에 해당하는 서브 행렬 C(413)는 상기에서 설명한 바와 같이 구현의 용이성을 위해 영 행렬로 구현될 수 있고, 성능 최적화를 위해 영이 아닌 행렬로 구현될 수 있다. 상기 서브 행렬 C(413)를 제외한, 나머지 새롭게 생성되는 부분은 인코딩 편의를 위해 영 행렬을 포함할 수 있다.
상기에서는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 설계하는 방식 및 그에 따른 새로운 RC-LDPC 코드의 구조에 대해서 설명하였으며, 다음으로 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 신호를 송신 및 수신하는 방식에 대해서 설명하기로 한다.
첫 번째로, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 링크 적응 방식에 대해서 설명하기로 한다.
먼저, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 링크 적응 방식은 도 4에서 설명한 바와 같은 메인 코드 레이트 rk만을 고려하여 설계된 RC-LDPC 코드의 구조를 기반으로 수행된다. 도 4에서는 RC-LDPC 코드 설계기가 설명의 편의상 1개의 메인 코드 레이트만을 고려하여 RC-LDPC 코드를 설계하였으나, 상기 RC-LDPC 코드 설계기는 적어도 두 개의 메인 코드 레이트들을 고려하여 RC-LDPC 코드를 설계할 수도 있음은 물론이다.
따라서, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 링크 적응 방식 역시 RC-LDPC 코드 설계기가 적어도 두 개의 메인 코드 레이트들을 고려할 경우에도 효율적으로 적용될 수 있음은 물론이다.
먼저, 적응적 변조 및 코딩(adaptive modulation and coding: AMC, 이하 "AMC"라 칭하기로 한다) 방식을 지원하는 통신 시스템에서 채널 품질에 따라 결정된 송신 코드 레이트를 코드 레이트 r이라고 가정하기로 한다.
첫 번째로, 상기 송신 코드 레이트 r이 상기 통신 시스템에서 지원해야만 하는 가장 높은 코드 레이트인 코드 레이트 r0 이하이고, 메인 코드 레이트인 코드 레이트 rk를 초과하는 경우(r0 ≥ r > rk)에 대해서 고려하기로 한다. 이 경우, 상기 송신 코드 레이트 r에서의 성능이 최적화된 패리티 검사 행렬 H Gk에 해당하는 영역의 패리티 검사 행렬이 사용될 수 있도록 인코딩 동작이 수행된다. 즉, 패리티 검사 행렬 H k에서 패리티 검사 행렬 H Dk에 해당되는 영역이 사용되지 않도록 하기 위해서 해당 영역에 대응되는 패리티 비트들이 미리 설정되어 있는 천공 방식을 기반으로 천공된다. 따라서, 상기 패리티 검사 행렬 H Dk에 해당하는 모든 패리티 비트들은 천공되고, 추가로 송신 코드 레이트 r을 만족시키기 위한 개수만큼의 패리티 비트들이 상기 패리티 검사 행렬 H Gk에 해당하는 패리티 비트들에서 미리 설정되어 있는 순서를 기반으로 천공된다. 여기서, 상기 순서는 상기 패리티 검사 행렬 H Gk에 해당하는 패리티 비트들 중 마지막 패리티 비트를 기반으로 결정될 수도 있고, 상기 패리티 검사 행렬 H Gk에 해당하는 패리티 비트들 중 첫 번째 패리티 비트를 기반으로 결정될 수도 있고, 상기 패리티 검사 행렬 H Gk에 해당하는 패리티 비트들 중 임의의 패리티 비트를 기반으로 결정될 수도 있다. 본 발명의 일 실시예에서는 설명의 편의상 상기 패리티 검사 행렬 H Gk에 해당하는 패리티 비트들 중 마지막 패리티 비트를 기반으로 상기 순서가 결정된다고, 즉 상기 패리티 검사 행렬 H Gk에 해당하는 패리티 비트들 중 마지막 패리티 비트부터 상기 송신 코드 레이트 r을 만족시키기 위한 개수만큼의 패리티 비트들이 천공된다고 가정하기로 한다. 여기서, 상기 천공 방식 자체는 일반적인 LDPC 코드에 적용되는 천공 방식과 동일하므로 그 상세한 설명을 생략하기로 한다.
그러면 여기서 도 5를 참조하여 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 송신 코드 레이트에 따른 인코딩 과정의 일 예에 대해서 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 송신 코드 레이트에 따른 인코딩 과정의 일 예를 개략적으로 도시한 도면이다.
도 5를 참조하면, 먼저 도 5에 도시되어 있는 송신 코드 레이트에 따른 인코딩 과정은 상기 송신 코드 레이트인 코드 레이트 r이 상기 통신 시스템에서 지원해야만 하는 가장 높은 코드 레이트인 코드 레이트 r0 이하이고, 메인 코드 레이트인 코드 레이트 rk를 초과하는 경우(r0 ≥ r > rk) 송신 코드 레이트에 따른 인코딩 과정임에 유의하여야만 할 것이다.
또한, 신호 송신 장치는 상기 코드 레이트 rk를 가지는 RC-LDPC 코드에 상응하는 패리티 검사 행렬 H k(511)를 기반으로 신호 송신 동작을 수행한다고 가정하기로 한다.
상기 송신 코드 레이트 r은 미리 설정되어 있는 임계 코드 레이트, 일 예로 코드 레이트 rk를 초과하는 높은 코드 레이트이다. 신호 송신 장치에서 높은 코드 레이트를 가지는 신호를 송신할 필요가 있을 경우, 상기 신호 송신 장치는 상기 코드 레이트 r에 상응하는 코드워드를 생성하기 위해, 도 5에 도시되어 있는 바와 같이 상기 패리티 검사 행렬 H k(511)에 상응하게 생성되는 코드워드가 포함하는 패리티 비트들 중 마지막 패리티 비트부터 상기 코드 레이트 r을 만족시킬 때까지 해당 패리티 비트들을 천공한다. 즉, 도 5에 도시되어 있는 바와 같이 상기 코드 레이트 r0에 해당하는 패리티 검사 행렬 H 0(513)에 상응하게 생성되는 코드워드는 상기 코드워드에 포함되며, 상기 패리티 검사 행렬 H k(511)에 상응하게 생성되는 코드워드가 포함하는 패리티 비트들 중 일부 패리티 비트들만 상기 코드워드에 포함됨을 알 수 있다.
한편, 도 5에서는 상기 신호 송신 장치가 상기 패리티 검사 행렬 H k(511)에 상응하게 생성되는 RC-LDPC 코드워드가 포함하는 패리티 비트들 중 마지막 패리티 비트부터 상기 코드 레이트 r을 만족시킬 때까지 해당 패리티 비트들을 천공하는 경우를 일 예로 하여 설명하였으나, 상기 신호 송신 장치는 상기 패리티 검사 행렬 H k(511)에 상응하게 생성되는 RC-LDPC 코드워드가 포함하는 패리티 비트들 중 어떤 패리티 비트들이라도 천공하여 상기 코드 레이트 r을 만족시킬 수 있음은 물론이다.
도 5에서는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 송신 코드 레이트에 따른 인코딩 과정의 일 예에 대해서 설명하였으며, 다음으로 도 6을 참조하여 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 송신 코드 레이트에 따른 인코딩 과정의 다른 예에 대해서 설명하기로 한다.
도 6은 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 송신 코드 레이트에 따른 인코딩 과정의 다른 예를 개략적으로 도시한 도면이다.
도 6을 참조하면, 먼저 도 6에 도시되어 있는 송신 코드 레이트에 따른 인코딩 과정은 상기 송신 코드 레이트인 코드 레이트 r이 상기 통신 시스템에서 결정되어 있는 메인 코드 레이트인 코드 레이트 rk 이하인 경우(r ≤ rk) 송신 코드 레이트에 따라 RC-LDPC 코드를 천공하거나 혹은 단축(shortening)하는 과정임에 유의하여야만 할 것이다. 또한, 신호 송신 장치는 상기 코드 레이트 rk를 가지는 RC-LDPC 코드에 상응하는 패리티 검사 행렬 H k(611)를 기반으로 신호 송신 동작을 수행한다고 가정하기로 한다.
상기 송신 코드 레이트 r은 미리 설정되어 있는 임계 코드 레이트, 일 예로 코드 레이트 rk 이하인 낮은 코드 레이트이다. 상기 신호 송신 장치에서 낮은 코드 레이트를 가지는 신호를 송신할 필요가 있을 경우, 상기 신호 송신 장치는 상기 코드 레이트 r에 상응하는 코드워드를 생성하기 위해, 도 6에 도시되어 있는 바와 같이 상기 패리티 검사 행렬 H k(611)에 상응하게 생성되는 코드워드가 포함하는 패리티 비트들 중 패리티 검사 행렬 H Dk(613)에 해당하는 패리티 비트들이 송신될 수 있도록 상기 코드 레이트 r을 만족시킬 때까지 해당 패리티 비트들을 천공하거나 혹은 단축한다.
즉, 도 6에 도시되어 있는 바와 같이 상기 코드 레이트 r0에 해당하는 패리티 검사 행렬 H 0(615)에 상응하게 생성되는 코드워드는 상기 코드워드에 포함되며, 상기 패리티 검사 행렬 H k(611)에 상응하게 생성되는 코드워드가 포함하는 패리티 비트들 중 일부 패리티 비트들만, 즉 패리티 검사 행렬 H Dk(613)에 해당하는 패리티 비트들만 상기 코드워드에 포함됨을 알 수 있다. 즉, 패리티 검사 행렬 H Gk(617)에 해당하는 패리티 비트들은 상기 코드워드에 포함되지 않도록 천공하거나 단축된다.
한편, 도 6에서 상기 패리티 검사 행렬 H Dk(613)에 해당하는 패리티 비트들만 상기 코드워드에 포함되는 이유는 상기 패리티 검사 행렬 H Dk(613)이 상기 코드 레이트 r에 최적화된 성능을 가지도록 설계된 패리티 검사 행렬이기 때문이다.
한편, 도 6에서 상기 패리티 검사 행렬 H Gk(617)에 해당하는 패리티 비트들은 상기 코드워드에 포함되지 않도록 천공하거나 단축된다. 여기서, 상기 패리티 검사 행렬 H Gk(617)에 해당하는 패리티 비트들이 천공되는지 혹은 단축되는지는 상기 패리티 검사 행렬 H Gk(617)와 패리티 검사 행렬 H Dk(613)를 연결하는 행렬인 행렬 C가 영 행렬인지 혹은 영 행렬 아닌지에 따라 달라질 수 있으며, 이에 대해서 구체적으로 설명하면 다음과 같다.
첫 번째로, 상기 행렬 C가 영 행렬인 경우에 대해서 설명하면 다음과 같다.
상기 행렬 C가 영 행렬인 경우 상기 패리티 검사 행렬 H Gk(617)에 해당하는 패리티 비트들이 천공되어 상기 코드워드에 포함되지 않는다. 즉, 일반적인 RC-LDPC 코드의 경우 천공되는 패리티 비트들이 마지막 패리티 비트부터 코드 레이트에 상응하게 천공되는 것에 비해 본 발명의 일 실시예에 따른 RC-LDPC 코드에서는 천공되는 패리티 비트들이 마지막 패리티 비트부터가 아닌 특정 패리티 비트부터 코드 레이트에 상응하게 천공된다.
본 발명의 일 실시예에서는, 이와 같이 천공되는 패리티 비트들의 천공 순서를 변경하여 해당 코드 레이트에 대해 더 우수한 에러 정정 성능을 지원할 수 있도록 링크 적응 방식을 구현할 수 있다.
두 번째로, 상기 행렬 C가 영 행렬이 아닌 경우에 대해서 설명하면 다음과 같다.
상기 행렬 C가 영 행렬이 아닌 경우 상기 패리티 검사 행렬 H Gk(617)에 해당하는 패리티 비트들이 단축되어 상기 코드워드에 포함되지 않는다. 여기서, 단축은 해당 비트의 비트 값을 0으로 고정하는 것을 의미한다. 상기 신호 송신 장치가 이와 같이 상기 패리티 검사 행렬 H Gk(617)에 해당하는 패리티 비트들에 대해 천공 동작을 수행하는 것이 아니라 단축 동작을 수행하는 이유는 상기 행렬 C가 영 행렬이 아니기 때문에 상기 패리티 검사 행렬 H Gk(617)에 상응하게 생성되는 패리티 비트들이 상기 패리티 검사 행렬 H Dk에 상응하게 생성되는 패리티 비트들에 관련되기 때문이다.
따라서, 본 발명의 일 실시예에서는 상기 패리티 검사 행렬 H Gk(617)에 상응하게 생성되는 패리티 비트들을 천공하지 않고, 상기 패리티 검사 행렬 H Gk(617)에 상응하게 생성되는 패리티 비트들 특정 값으로 고정시키기 위해 상기 패리티 검사 행렬 H Gk(617)에 상응하게 생성되는 패리티 비트들을 단축하는 것이다.
이와 같이 단축된 패리티 비트들은 실제로는 송신되지 않기 때문에 신호 수신 장치가 포함하는 디코더(decoder)는 direct 방식을 기반으로 설계된, RC-LDPC 코드에 상응하는 패리티 검사 행렬 H Dk(613)를 기반으로 디코딩(decoding) 동작을 수행할 수 있다.
상기에서는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 링크 적응 방식에 대해서 설명하였으며, 다음으로 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식에 대해서 설명하기로 한다.
먼저, IR-HARQ 방식을 지원하는 통신 시스템에서 최초 송신에 적용되는 코드 레이트는 채널 품질에 따라 결정되며, 상기 결정된 코드 레이트에 상응하는 코드워드를 생성하는 동작은 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 링크 적응 방식에서 설명한 바와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
먼저, 신호 수신 장치가 신호 송신 장치의 최초 송신에 대한 디코딩에 실패할 경우, 상기 신호 송신 장치는 상기 신호 수신 장치로 추가적인 패리티 비트들을 송신하는데, 본 발명의 일 실시예에서는 상기 최초 송신에 적용된 코드 레이트에 따라 추가 패리티 비트들의 위치가 다르게 결정될 수 있다. 이에 대해서 구체적으로 설명하면 다음과 같다.
먼저, 도 7을 참조하여 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 일 예에 대해서 설명하기로 한다.
도 7은 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 일 예를 개략적으로 도시한 도면이다.
도 7을 설명하기에 앞서, 먼저 도 7에 도시되어 있는 IR-HARQ 방식을 적용하는 과정은 최초 송신에 적용되는 코드 레이트인 코드 레이트 r이 상기 통신 시스템에서 지원해야만 하는 가장 높은 코드 레이트인 코드 레이트 r0 이하이고, 메인 코드 레이트인 코드 레이트 rk를 초과하는 경우(r0 ≥ r > rk)의 IR HARQ 방식을 적용하는 과정임에 유의하여야만 한다.
도 7을 참조하면, 먼저 신호 송신 장치는 신호 수신 장치가 상기 신호 송신 장치 자신의 최초 송신에 대한 디코딩에 실패함을 검출할 경우, 코드 레이트 rk까지는 패리티 검사 행렬 H Gk에 상응하는 패리티 비트들(711)을 추가 패리티 비트들로 결정한 후, 상기 결정한 추가 패리티 비트들을 상기 신호 수신 장치로 송신한다. 이렇게 추가 패리티 비트들을 전송하다가 해당 코드 레이트가 상기 코드 레이트 rk 미만이 될 경우 상기 신호 송신 장치는 패리티 검사 행렬 H Dk에 상응하는 패리티 비트들(713)을 추가 패리티 비트들로 결정한 후, 상기 결정한 추가 패리티 비트들을 상기 신호 수신 장치로 송신한다.
도 7에 도시되어 있는 IR-HARQ 방식을 적용하는 과정에서는, 구현의 편의성을 위해 신호 송신 장치가 코드 레이트 rk까지는 패리티 검사 행렬 H Gk에 상응하는 패리티 비트들(711)을 추가 패리티 비트들로 결정하고, 코드 레이트 rk 미만부터는 패리티 검사 행렬 H Dk에 상응하는 패리티 비트들(713)을 추가 패리티 비트들로 결정하는 것이다.
또한, 도 7에서 설명된 바와 같은, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식을 적용하는 과정은 최초 송신에 적용되는 코드 레이트가 비교적 높을 경우의 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식을 적용하는 과정임에 유의하여야만 할 것이다.
도 7에서는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 일 예에 대해서 설명하였으며, 다음으로 도 8을 참조하여 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 다른 예에 대해서 설명하기로 한다.
도 8은 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 다른 예를 개략적으로 도시한 도면이다.
도 8을 설명하기에 앞서, 먼저 도 8에 도시되어 있는 IR-HARQ 방식을 적용하는 과정은 최초 송신에 적용되는 코드 레이트인 코드 레이트 r이 상기 통신 시스템에서 지원해야만 하는 가장 높은 코드 레이트인 코드 레이트 r0 이하이고, 메인 코드 레이트인 코드 레이트 rk를 초과하는 경우(r0 ≥ r > rk)의 IR HARQ 방식을 적용하는 과정임에 유의하여야만 한다.
도 8을 참조하면, 먼저 신호 송신 장치는 신호 수신 장치가 상기 신호 송신 장치 자신의 최초 송신에 대한 디코딩에 실패함을 검출할 경우, 코드 레이트 rk 까지는 패리티 검사 행렬 H Gk 에 상응하는 패리티 비트들(811)을 추가 패리티 비트들로 결정한 후, 상기 결정한 추가 패리티 비트들을 상기 신호 수신 장치로 송신한다. 이렇게 추가 패리티 비트들을 전송하다가 해당 코드 레이트가 상기 코드 레이트 rk 미만이 될 경우 상기 신호 송신 장치는 패리티 검사 행렬 H Dk 다음에 연접되는 패리티 검사 행렬에 상응하는 패리티 비트들(813)을 추가 패리티 비트들로 결정한 후, 상기 결정한 추가 패리티 비트들을 상기 신호 수신 장치로 송신한다. 여기서, 상기 패리티 검사 행렬 H Dk 다음에 연접되는 패리티 검사 행렬은 패리티 검사 행렬 H Dk와 패리티 검사 행렬 H Gk 각각과 연접될 경우 동시에 우수한 성능을 가지도록 설계될 수 있다. 여기서, 상기 패리티 검사 행렬 H Dk 다음에 연접되는 패리티 검사 행렬에 대한 최적화는 일종의 비용 함수(cost function)를 기반으로 수행될 수 있다.
도 8에 도시되어 있는 IR-HARQ 방식을 적용하는 과정에서는, 성능을 최적화시키기 위해 신호 송신 장치가 코드 레이트 rk까지는 패리티 검사 행렬 H Gk에 상응하는 패리티 비트들(811)을 추가 패리티 비트들로 결정하고, 코드 레이트 rk 미만부터는 패리티 검사 행렬 H Dk 다음에 연접되는 패리티 검사 행렬에 상응하는 패리티 비트들(813)을 추가 패리티 비트들로 결정하는 것이다.
또한, 도 8에서 설명된 바와 같은, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식을 적용하는 과정은 최초 송신에 적용되는 코드 레이트가 비교적 높을 경우의 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식을 적용하는 과정임에 유의하여야만 할 것이다.
도 8에서는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 다른 예에 대해서 설명하였으며, 다음으로 도 9를 참조하여 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예에 대해서 설명하기로 한다.
도 9는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예를 개략적으로 도시한 도면이다.
도 9를 설명하기에 앞서, 먼저 도 9에 도시되어 있는 IR-HARQ 방식을 적용하는 과정은 최초 송신에 적용되는 코드 레이트인 코드 레이트 r이 메인 코드 레이트인 코드 레이트 rk 이하인 경우(r ≤ rk)의 IR HARQ 방식을 적용하는 과정임에 유의하여야만 한다.
도 9를 참조하면, 먼저 신호 송신 장치는 신호 수신 장치가 상기 신호 송신 장치 자신의 최초 송신에 대한 디코딩에 실패함을 검출할 경우, 코드 레이트 rk 까지는 패리티 검사 행렬 H Dk 에 상응하는 패리티 비트들(911)을 추가 패리티 비트들로 결정한 후, 상기 결정한 추가 패리티 비트들을 상기 신호 수신 장치로 송신한다. 이렇게 추가 패리티 비트들을 전송하다가 해당 코드 레이트가 상기 코드 레이트 rk 미만이 될 경우 상기 신호 송신 장치는 패리티 검사 행렬 H Gk 에 상응하는 패리티 비트들(913)을 추가 패리티 비트들로 결정한 후, 상기 결정한 추가 패리티 비트들을 상기 신호 수신 장치로 송신한다.
도 9에 도시되어 있는 IR-HARQ 방식을 적용하는 과정에서는, 구현의 편의성을 위해 신호 송신 장치가 코드 레이트 rk까지는 패리티 검사 행렬 H Dk에 상응하는 패리티 비트들(911)을 추가 패리티 비트들로 결정하고, 코드 레이트 rk 미만부터는 패리티 검사 행렬 H Gk에 상응하는 패리티 비트들(913)을 추가 패리티 비트들로 결정하는 것이다.
또한, 도 9에서 설명된 바와 같은, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식을 적용하는 과정은 최초 송신에 적용되는 코드 레이트가 비교적 낮을 경우의 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식을 적용하는 과정임에 유의하여야만 할 것이다.
도 9에서는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예에 대해서 설명하였으며, 다음으로 도 10을 참조하여 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예에 대해서 설명하기로 한다.
도 10은 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예를 개략적으로 도시한 도면이다.
도 10을 설명하기에 앞서, 먼저 도 10에 도시되어 있는 IR-HARQ 방식을 적용하는 과정은 최초 송신에 적용되는 코드 레이트인 코드 레이트 r이 메인 코드 레이트인 코드 레이트 rk 이하인 경우(r ≤ rk)의 IR HARQ 방식을 적용하는 과정임에 유의하여야만 한다.
도 10을 참조하면, 먼저 신호 송신 장치는 신호 수신 장치가 상기 신호 송신 장치 자신의 최초 송신에 대한 디코딩에 실패함을 검출할 경우, 코드 레이트 rk 까지는 패리티 검사 행렬 H Dk 에 상응하는 패리티 비트들(1011)을 추가 패리티 비트들로 결정한 후, 상기 결정한 추가 패리티 비트들을 상기 신호 수신 장치로 송신한다. 이렇게 추가 패리티 비트들을 전송하다가 해당 코드 레이트가 상기 코드 레이트 rk 미만이 될 경우 상기 신호 송신 장치는 패리티 검사 행렬 H Gk 에 상응하는 패리티 비트들(1013)의 역순으로 추가 패리티 비트들로 결정한 후, 상기 결정한 추가 패리티 비트들을 상기 신호 수신 장치로 송신한다.
상기 신호 송신 장치가 패리티 검사 행렬 H Gk 에 상응하는 패리티 비트들(1013)의 역순으로 추가 패리티 비트들로 결정하는 이유는 상기 IR-HARQ 방식을 지원하는 통신 시스템의 시스템의 성능을 향상시키기 위해서이다. 즉, 상기 패리티 검사 행렬 H Gk는 greedy 방식을 기반으로 생성되며, 또한 상기 패리티 검사 행렬 H Gk 하위 부분에 낮은 차수의 검사 노드가 존재하게 된다. 따라서, 코드 레이트가 낮아질 경우에는 낮은 차수의 검사 노드가 추가되는 것이 IR-HARQ 방식의 성능을 향상시킬 수 있기 때문에 상기 신호 송신 장치는 상기 IR-HARQ 성능을 향상시키기 위해 먼저 낮은 차수의 검사 노드에 해당하는 패리티 비트들을 추가 패리티 비트들로 결정하는 것이다.
또한, 도 10에서 설명된 바와 같은, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식을 적용하는 과정은 최초 송신에 적용되는 코드 레이트가 비교적 낮을 경우의 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식을 적용하는 과정임에 유의하여야만 할 것이다.
도 10에서는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예에 대해서 설명하였으며, 다음으로 도 11을 참조하여 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예에 대해서 설명하기로 한다.
도 11은 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예를 개략적으로 도시한 도면이다.
도 11을 설명하기에 앞서, 먼저 도 11에 도시되어 있는 IR-HARQ 방식을 적용하는 과정은 최초 송신에 적용되는 코드 레이트인 코드 레이트 r이 메인 코드 레이트인 코드 레이트 rk 이하인 경우(r ≤ rk)의 IR HARQ 방식을 적용하는 과정임에 유의하여야만 한다.
도 11을 참조하면, 먼저 신호 송신 장치는 신호 수신 장치가 상기 신호 송신 장치 자신의 최초 송신에 대한 디코딩에 실패함을 검출할 경우, 코드 레이트 rk 까지는 패리티 검사 행렬 H Dk 에 상응하는 패리티 비트들(1111)을 추가 패리티 비트들로 결정한 후, 상기 결정한 추가 패리티 비트들을 상기 신호 수신 장치로 송신한다. 이렇게 추가 패리티 비트들을 전송하다가 해당 코드 레이트가 상기 코드 레이트 rk 미만이 될 경우 상기 신호 송신 장치는 패리티 검사 행렬 H Dk 다음에 연접되는 패리티 검사 행렬에 상응하는 패리티 비트들(1113)을 추가 패리티 비트들로 결정한 후, 상기 결정한 추가 패리티 비트들을 상기 신호 수신 장치로 송신한다. 여기서, 상기 패리티 검사 행렬 H Dk 다음에 연접되는 패리티 검사 행렬은 패리티 검사 행렬 H Dk와 패리티 검사 행렬 H Gk 각각과 연접될 경우 동시에 우수한 성능을 가지도록 설계될 수 있다. 여기서, 상기 패리티 검사 행렬 H Dk 다음에 연접되는 패리티 검사 행렬에 대한 최적화는 일종의 비용 함수를 기반으로 수행될 수 있다.
또한, 도 11에서 설명된 바와 같은, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식을 적용하는 과정은 최초 송신에 적용되는 코드 레이트가 비교적 낮을 경우의 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식을 적용하는 과정임에 유의하여야만 할 것이다.
도 11에서는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 지원하는 통신 시스템에서 IR-HARQ 방식을 적용하는 과정의 또 다른 예에 대해서 설명하였으며, 다음으로 도 12를 참조하여 본 발명의 일 실시예에 따른 통신 시스템에서 신호 송신 장치의 내부 구조에 대해서 설명하기로 한다.
도 12는 본 발명의 일 실시예에 따른 통신 시스템에서 신호 송신 장치의 내부 구조를 개략적으로 도시한 도면이다.
도 12를 참조하면, 신호 송신 장치(1200)는 송신기(1211)와, 제어기(1213)와, 수신기(1215)와, 저장 유닛(1217)을 포함한다.
먼저, 상기 제어기(1213)는 상기 신호 송신 장치(1200)의 전반적인 동작을 제어하며, 특히 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 신호를 송신 및 수신하는 방식에 관련된 동작, 일 예로 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 링크 적응 방식과, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식에 관련된 동작을 제어한다. 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 신호를 송신 및 수신하는 방식에 관련된 동작, 일 예로 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 링크 적응 방식과, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식에 관련된 동작에 대해서는 도 2 내지 도 11에서 설명한 바와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
상기 송신기(1211)는 상기 제어기(1213)의 제어에 따라 상기 통신 시스템이 포함하는 다른 디바이스들, 일 예로 신호 수신 장치 등과 같은 다른 디바이스들로 각종 신호 및 각종 메시지들을 송신한다. 여기서, 상기 송신기(1211)가 송신하는 각종 신호 및 각종 메시지들은 도 2 내지 도 11에서 설명한 바와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
또한, 상기 수신기(1215)는 상기 제어기(1213)의 제어에 따라 상기 통신 시스템이 포함하는 다른 디바이스들, 일 예로 신호 수신 장치 등과 같은 다른 디바이스들로부터 각종 신호 및 각종 메시지들을 수신한다. 여기서, 상기 수신기(1215)가 수신하는 각종 신호 및 각종 메시지들은 도 2 내지 도 11에서 설명한 바와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
상기 저장 유닛(1217)은 상기 제어기(1213)의 제어에 따라 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 신호를 송신 및 수신하는 방식에 관련된 동작, 일 예로 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 링크 적응 방식과, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식에 관련된 동작에 관련된 프로그램과 각종 데이터 등을 저장한다.
또한, 상기 저장 유닛(1217)은 상기 수신기(1215)가 상기 다른 디바이스들로부터 수신한 각종 신호 및 각종 메시지들을 저장한다.
한편, 도 12에는 상기 신호 송신 장치(1200)가 상기 송신기(1211)와, 제어기(1213)와, 수신기(1215)와, 저장 유닛(1217)과 같이 별도의 유닛들로 구현된 경우가 도시되어 있으나, 상기 신호 송신 장치(1200)는 상기 송신기(1211)와, 제어기(1213)와, 수신기(1215)와, 저장 유닛(1217) 중 적어도 두 개가 통합된 형태로 구현 가능함은 물론이다. 또한, 상기 신호 송신 장치(1200)는 1개의 프로세서로 구현될 수도 있음은 물론이다.
도 12에서는 본 발명의 일 실시예에 따른 통신 시스템에서 신호 송신 장치의 내부 구조에 대해서 설명하였으며, 다음으로 도 13을 참조하여 본 발명의 일 실시예에 따른 통신 시스템에서 신호 수신 장치의 내부 구조에 대해서 설명하기로 한다.
도 13은 본 발명의 일 실시예에 따른 통신 시스템에서 신호 수신 장치의 내부 구조를 개략적으로 도시한 도면이다.
도 13을 참조하면, 신호 수신 장치(1300)는 송신기(1311)와, 제어기(1313)와, 수신기(1315)와, 저장 유닛(1317)을 포함한다.
먼저, 상기 제어기(1313)는 상기 신호 수신 장치(1300)의 전반적인 동작을 제어하며, 특히 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 신호를 송신 및 수신하는 방식에 관련된 동작, 일 예로 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 링크 적응 방식과, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식에 관련된 동작을 제어한다. 이에 대해서 구체적으로 설명하면 다음과 같다.
먼저, 도 2 내지 도 11에서 설명한 바와 같이 신호 송신 장치는 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 신호를 송신하는 방식, 일 예로 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 링크 적응 방식과, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식을 기반으로 신호를 송신한다. 그러면, 신호 수신 장치는 상기 신호 송신 장치에서 수신한 신호를 수신하게 되는데, 도 2 내지 도 11에서 설명한 바와 같이 상기 신호 송신 장치에서 사용된 코드 레이트와, 상기 사용된 코드 레이트에 상응하는 천공 혹은 단축 동작에 상응하는 디코딩 초기값을 선택한다.
상기 송신기(1311)는 상기 제어기(1313)의 제어에 따라 상기 통신 시스템이 포함하는 다른 디바이스들, 일 예로 신호 송신 장치 등과 같은 다른 디바이스들로 각종 신호 및 각종 메시지들을 송신한다. 여기서, 상기 송신기(1311)가 송신하는 각종 신호 및 각종 메시지들은 도 2 내지 도 11에서 설명한 바와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
또한, 상기 수신기(1315)는 상기 제어기(1313)의 제어에 따라 상기 통신 시스템이 포함하는 다른 디바이스들, 일 예로 신호 송신 장치 등과 같은 다른 디바이스들로부터 각종 신호 및 각종 메시지들을 수신한다. 여기서, 상기 수신기(1315)가 수신하는 각종 신호 및 각종 메시지들은 도 2 내지 도 11에서 설명한 바와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
상기 저장 유닛(1317)은 상기 제어기(1313)의 제어에 따라 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 신호를 송신 및 수신하는 방식에 관련된 동작, 일 예로 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 링크 적응 방식과, 본 발명의 일 실시예에 따른 RC-LDPC 코드를 기반으로 하는 IR-HARQ 방식에 관련된 동작에 관련된 프로그램과 각종 데이터 등을 저장한다.
또한, 상기 저장 유닛(1317)은 상기 수신기(1315)가 상기 다른 디바이스들로부터 수신한 각종 신호 및 각종 메시지들을 저장한다.
한편, 도 13에는 상기 신호 수신 장치(1300)가 상기 송신기(1311)와, 제어기(1313)와, 수신기(1315)와, 저장 유닛(1317)과 같이 별도의 유닛들로 구현된 경우가 도시되어 있으나, 상기 신호 수신 장치(1300)는 상기 송신기(1311)와, 제어기(1313)와, 수신기(1315)와, 저장 유닛(1317) 중 적어도 두 개가 통합된 형태로 구현 가능함은 물론이다. 또한, 상기 신호 수신 장치(1300)는 1개의 프로세서로 구현될 수도 있음은 물론이다.
본 발명의 특정 측면들은 또한 컴퓨터 리드 가능 기록 매체(computer readable recording medium)에서 컴퓨터 리드 가능 코드(computer readable code)로서 구현될 수 있다. 컴퓨터 리드 가능 기록 매체는 컴퓨터 시스템에 의해 리드될 수 있는 데이터를 저장할 수 있는 임의의 데이터 저장 디바이스이다. 상기 컴퓨터 리드 가능 기록 매체의 예들은 리드 온니 메모리(Read-Only Memory: ROM)와, 랜덤-접속 메모리(Random-Access Memory: RAM)와, CD-ROM들과, 마그네틱 테이프(magnetic tape)들과, 플로피 디스크(floppy disk)들과, 광 데이터 저장 디바이스들, 및 캐리어 웨이브(carrier wave)들(상기 인터넷을 통한 데이터 송신과 같은)을 포함할 수 있다. 상기 컴퓨터 리드 가능 기록 매체는 또한 네트워크 연결된 컴퓨터 시스템들을 통해 분산될 수 있고, 따라서 상기 컴퓨터 리드 가능 코드는 분산 방식으로 저장 및 실행된다. 또한, 본 발명을 성취하기 위한 기능적 프로그램들, 코드, 및 코드 세그먼트(segment)들은 본 발명이 적용되는 분야에서 숙련된 프로그래머들에 의해 쉽게 해석될 수 있다.
또한 본 발명의 일 실시예에 따른 장치 및 방법은 하드웨어, 소프트웨어 또는 하드웨어 및 소프트웨어의 조합의 형태로 실현 가능하다는 것을 알 수 있을 것이다. 이러한 임의의 소프트웨어는 예를 들어, 삭제 가능 또는 재기록 가능 여부와 상관없이, ROM 등의 저장 장치와 같은 휘발성 또는 비휘발성 저장 장치, 또는 예를 들어, RAM, 메모리 칩, 장치 또는 집적 회로와 같은 메모리, 또는 예를 들어 CD, DVD, 자기 디스크 또는 자기 테이프 등과 같은 광학 또는 자기적으로 기록 가능함과 동시에 기계(예를 들어, 컴퓨터)로 읽을 수 있는 저장 매체에 저장될 수 있다. 본 발명의 일 실시예에 따른 방법은 제어부 및 메모리를 포함하는 컴퓨터 또는 휴대 단말에 의해 구현될 수 있고, 상기 메모리는 본 발명의 실시 예들을 구현하는 지시들을 포함하는 프로그램 또는 프로그램들을 저장하기에 적합한 기계로 읽을 수 있는 저장 매체의 한 예임을 알 수 있을 것이다.
따라서, 본 발명은 본 명세서의 임의의 청구항에 기재된 장치 또는 방법을 구현하기 위한 코드를 포함하는 프로그램 및 이러한 프로그램을 저장하는 기계(컴퓨터 등)로 읽을 수 있는 저장 매체를 포함한다. 또한, 이러한 프로그램은 유선 또는 무선 연결을 통해 전달되는 통신 신호와 같은 임의의 매체를 통해 전자적으로 이송될 수 있고, 본 발명은 이와 균등한 것을 적절하게 포함한다
또한 본 발명의 일 실시예에 따른 장치는 유선 또는 무선으로 연결되는 프로그램 제공 장치로부터 상기 프로그램을 수신하여 저장할 수 있다. 상기 프로그램 제공 장치는 상기 프로그램 처리 장치가 기 설정된 컨텐츠 보호 방법을 수행하도록 하는 지시들을 포함하는 프로그램, 컨텐츠 보호 방법에 필요한 정보 등을 저장하기 위한 메모리와, 상기 그래픽 처리 장치와의 유선 또는 무선 통신을 수행하기 위한 통신부와, 상기 그래픽 처리 장치의 요청 또는 자동으로 해당 프로그램을 상기 송수신 장치로 전송하는 제어부를 포함할 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형할 수 있음은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (44)

  1. 레이트 호환 가능 저밀도 패리티 검사(rate compatible-low density parity check: RC-LDPC) 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법에 있어서,
    정보 비트들을 제1 패리티 검사 행렬과 제1 코드 레이트(code rate)를 기반으로 인코딩(encoding)함으로써 코드워드(codeword)를 생성하는 과정과;
    상기 코드워드를 프로세싱하여 송신 신호를 생성하는 과정과;
    상기 송신 신호를 송신하는 과정을 포함하며,
    상기 제1 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 제2 코드 레이트를 지원하는 제2 패리티 검사 행렬과, 상기 통신 시스템에서 지원하는 코드 레이트들 중 제3 코드 레이트를 지원하는 제3 패리티 검사 행렬과, 상기 제2 패리티 검사 행렬과 제3 패리티 검사 행렬을 연접하는데 사용되는 서브 행렬(sub-matrix) 행렬과, 상기 제2 패리티 검사 행렬과, 제3 패리티 검사 행렬 및 서브 행렬과 공유되는 제4 패리티 검사 행렬을 포함하며,
    상기 제4 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 최대 코드 레이트를 지원하는 패리티 검사 행렬임을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법.
  2. 제1항에 있어서,
    상기 제2 코드 레이트는 상기 통신 시스템에서 지원하는 코드 레이트들 중 미리 지정되어 있는 코드 레이트를 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법.



  3. 제1항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우, 상기 코드워드를 프로세싱하여 송신 신호를 생성하는 과정은:
    상기 코드워드에서 상기 제3 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들을 천공하고, 상기 제2 패리티 검사 행렬에 상응하게 생성되는 패리티 비트들 중 일부를 천공하여 상기 송신 신호를 생성하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법.
  4. 제1항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 코드워드를 프로세싱하여 송신 신호를 생성하는 과정은:
    상기 코드워드에서 상기 제2 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들을 천공하여 상기 송신 신호를 생성하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법.

  5. 제1항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 코드워드를 프로세싱하여 송신 신호를 생성하는 과정은:
    상기 코드워드에서 상기 제2 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들을 단축(shortening)하여 상기 송신 신호를 생성하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법.

  6. 제1항에 있어서,
    신호 수신 장치가 상기 송신 신호를 디코딩(decoding)하는데 실패하였음을 검출하는 과정과;
    추가 송신 신호를 생성하는 과정과;
    상기 신호 수신 장치로 상기 추가 송신 신호를 송신하는 과정을 더 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법.
  7. 제6항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우, 상기 추가 송신 신호를 생성하는 과정은:
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 상기 추가 송신 신호로 생성하는 과정과,
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 상기 추가 송신 신호로 생성하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법.
  8. 제6항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우, 상기 추가 송신 신호를 생성하는 과정은:
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 상기 추가 송신 신호로 생성하는 과정과,
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬 이후에 연접된 패리티 검사 행렬에 상응하는 패리티 비트들을 상기 추가 송신 신호로 생성하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법.
  9. 제6항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 추가 송신 신호를 생성하는 과정은:
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 상기 추가 송신 신호로 생성하는 과정과,
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 상기 추가 송신 신호로 생성하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법.
  10. 제6항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 추가 송신 신호를 생성하는 과정은:
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 상기 추가 송신 신호로 생성하는 과정과,
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 역순으로 상기 추가 송신 신호로 생성하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법.
  11. 제6항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 추가 송신 신호를 생성하는 과정은:
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 상기 추가 송신 신호로 생성하는 과정과,
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬 이후에 연접된 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 상기 추가 송신 신호로 생성하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치가 신호를 송신하는 방법.
  12. 레이트 호환 가능 저밀도 패리티 검사(rate compatible-low density parity check: RC-LDPC) 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법에 있어서,
    신호 송신 장치로부터 신호를 수신하는 과정과,
    상기 신호 송신 장치에서 사용된 제1 패리티 검사 행렬과 제1 코드 레이트(code rate)에 상응하게 상기 신호에 대한 디코딩(decoding) 동작을 수행하는 과정을 포함하며,
    상기 제1 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 제2 코드 레이트를 지원하는 제2 패리티 검사 행렬과, 상기 통신 시스템에서 지원하는 코드 레이트들 중 제3 코드 레이트를 지원하는 제3 패리티 검사 행렬과, 상기 제2 패리티 검사 행렬과 제3 패리티 검사 행렬을 연접하는데 사용되는 서브 행렬(sub-matrix) 행렬과, 상기 제2 패리티 검사 행렬과, 제3 패리티 검사 행렬 및 서브 행렬과 공유되는 제4 패리티 검사 행렬을 포함하며,
    상기 제4 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 최대 코드 레이트를 지원하는 패리티 검사 행렬임을 특징으로 하는 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.
  13. 제12항에 있어서,
    상기 제2 코드 레이트는 상기 통신 시스템에서 지원하는 코드 레이트들 중 미리 지정되어 있는 코드 레이트를 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.


  14. 제12항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우, 상기 신호에 대한 디코딩 동작을 수행하는 과정은;
    상기 제1 패리티 검사 행렬과 상기 제1 코드 레이트를 기반으로 생성되는 코드워드(codeword)에서 천공된, 상기 제3 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들과 상기 제2 패리티 검사 행렬에 상응하게 생성되는 패리티 비트들 중 일부를 고려하여 상기 신호를 디코딩하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.
  15. 제12항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 신호에 대한 디코딩 동작을 수행하는 과정은;
    상기 제1 패리티 검사 행렬과 상기 제1 코드 레이트를 기반으로 생성되는 코드워드(codeword)에서 천공된, 상기 제2 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들을 고려하여 상기 신호를 디코딩하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.

  16. 제12항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 신호에 대한 디코딩 동작을 수행하는 과정은;
    상기 제1 패리티 검사 행렬과 상기 제1 코드 레이트를 기반으로 생성되는 코드워드(codeword)에서 단축된, 상기 제2 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들을 고려하여 상기 신호를 디코딩하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.

  17. 제12항에 있어서,
    상기 송신 신호를 디코딩(decoding)하는데 실패하였음을 검출하는 과정과;
    상기 신호 송신 장치로부터 신호를 추가적으로 수신하는 과정과;
    상기 수신 신호와 상기 추가적으로 수신된 신호에 대한 디코딩 동작을 수행하는 과정을 더 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.
  18. 제17항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우, 상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 포함하며,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.
  19. 제17항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 포함하고,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬 이후에 연접된 패리티 검사 행렬에 상응하는 패리티 비트들을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.
  20. 제17항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 포함하고, 상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.
  21. 제17항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 포함하고, 상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 역순으로 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.
  22. 제17항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 포함하고, 상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬 이후에 연접된 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.
  23. 레이트 호환 가능 저밀도 패리티 검사(rate compatible-low density parity check: RC-LDPC) 코드를 지원하는 통신 시스템에서 신호 송신 장치에 있어서,
    정보 비트들을 제1 패리티 검사 행렬과 제1 코드 레이트(code rate)를 기반으로 인코딩(encoding)함으로써 코드워드(codeword)를 생성하는 동작과, 상기 코드워드를 프로세싱하여 송신 신호를 생성하는 동작과, 상기 송신 신호를 송신하는 동작을 수행하는 프로세서를 포함하며,
    상기 제1 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 제2 코드 레이트를 지원하는 제2 패리티 검사 행렬과, 상기 통신 시스템에서 지원하는 코드 레이트들 중 제3 코드 레이트를 지원하는 제3 패리티 검사 행렬과, 상기 제2 패리티 검사 행렬과 제3 패리티 검사 행렬을 연접하는데 사용되는 서브 행렬(sub-matrix) 행렬과, 상기 제2 패리티 검사 행렬과, 제3 패리티 검사 행렬 및 서브 행렬과 공유되는 제4 패리티 검사 행렬을 포함하며,
    상기 제4 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 최대 코드 레이트를 지원하는 패리티 검사 행렬임을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치.
  24. 제23항에 있어서,
    상기 제2 코드 레이트는 상기 통신 시스템에서 지원하는 코드 레이트들 중 미리 지정되어 있는 코드 레이트를 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치.


  25. 제23항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우, 상기 코드워드를 프로세싱하여 송신 신호를 생성하는 동작은:
    상기 코드워드에서 상기 제3 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들을 천공하고, 상기 제2 패리티 검사 행렬에 상응하게 생성되는 패리티 비트들 중 일부를 천공하여 상기 송신 신호를 생성하는 동작을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치.
  26. 제23항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 코드워드를 프로세싱하여 송신 신호를 생성하는 동작은:
    상기 코드워드에서 상기 제2 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들을 천공하여 상기 송신 신호를 생성하는 동작을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치.

  27. 제23항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 코드워드를 프로세싱하여 송신 신호를 생성하는 동작은:
    상기 코드워드에서 상기 제2 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들을 단축(shortening)하여 상기 송신 신호를 생성하는 동작을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치.

  28. 제23항에 있어서,
    상기 프로세서는:
    상기 신호 수신 장치가 상기 송신 신호를 디코딩(decoding)하는데 실패하였음을 검출하는 동작과, 추가 송신 신호를 생성하는 동작과, 상기 신호 수신 장치로 상기 추가 송신 신호를 송신하는 동작을 수행함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치.
  29. 제28항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우, 상기 추가 송신 신호를 생성하는 동작은:
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 상기 추가 송신 신호로 생성하는 동작과,
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 상기 추가 송신 신호로 생성하는 동작을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치.
  30. 제28항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우, 상기 추가 송신 신호를 생성하는 동작은:
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 상기 추가 송신 신호로 생성하는 동작과,
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬 이후에 연접된 패리티 검사 행렬에 상응하는 패리티 비트들을 상기 추가 송신 신호로 생성하는 동작을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치.
  31. 제28항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 추가 송신 신호를 생성하는 동작은:
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 상기 추가 송신 신호로 생성하는 동작과,
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 상기 추가 송신 신호로 생성하는 동작을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치.
  32. 제28항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 추가 송신 신호를 생성하는 동작은:
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 상기 추가 송신 신호로 생성하는 동작과,
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 역순으로 상기 추가 송신 신호로 생성하는 동작을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치.
  33. 제28항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 추가 송신 신호를 생성하는 동작은:
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 상기 추가 송신 신호로 생성하는 동작과,
    상기 추가 송신 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬 이후에 연접된 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 상기 추가 송신 신호로 생성하는 동작을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 송신 장치.
  34. 레이트 호환 가능 저밀도 패리티 검사(rate compatible-low density parity check: RC-LDPC) 코드를 지원하는 통신 시스템에서 신호 수신 장치에 있어서,
    신호 송신 장치로부터 신호를 수신하는 동작과,
    상기 신호 송신 장치에서 사용된 제1 패리티 검사 행렬과 제1 코드 레이트(code rate)에 상응하게 상기 신호에 대한 디코딩(decoding) 동작을 수행하는 프로세서를 포함하며,
    상기 제1 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 제2 코드 레이트를 지원하는 제2 패리티 검사 행렬과, 상기 통신 시스템에서 지원하는 코드 레이트들 중 제3 코드 레이트를 지원하는 제3 패리티 검사 행렬과, 상기 제2 패리티 검사 행렬과 제3 패리티 검사 행렬을 연접하는데 사용되는 서브 행렬(sub-matrix) 행렬과, 상기 제2 패리티 검사 행렬과, 제3 패리티 검사 행렬 및 서브 행렬과 공유되는 제4 패리티 검사 행렬을 포함하며,
    상기 제4 패리티 검사 행렬은 상기 통신 시스템에서 지원하는 코드 레이트들 중 최대 코드 레이트를 지원하는 패리티 검사 행렬임을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치.
  35. 제34항에 있어서,
    상기 제2 코드 레이트는 상기 통신 시스템에서 지원하는 코드 레이트들 중 미리 지정되어 있는 코드 레이트를 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치.

  36. 제34항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우, 상기 신호에 대한 디코딩 동작을 수행하는 동작은;
    상기 제1 패리티 검사 행렬과 상기 제1 코드 레이트를 기반으로 생성되는 코드워드(codeword)에서 천공된, 상기 제3 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들과 상기 제2 패리티 검사 행렬에 상응하게 생성되는 패리티 비트들 중 일부를 고려하여 상기 신호를 디코딩하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치.
  37. 제34항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 신호에 대한 디코딩 동작을 수행하는 동작은;
    상기 제1 패리티 검사 행렬과 상기 제1 코드 레이트를 기반으로 생성되는 코드워드(codeword)에서 천공된, 상기 제2 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들을 고려하여 상기 신호를 디코딩하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치.

  38. 제34항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우, 상기 신호에 대한 디코딩 동작을 수행하는 동작은;
    상기 제1 패리티 검사 행렬과 상기 제1 코드 레이트를 기반으로 생성되는 코드워드(codeword)에서 단축된, 상기 제2 패리티 검사 행렬에 상응하게 생성된 모든 패리티 비트(parity bit)들을 고려하여 상기 신호를 디코딩하는 과정을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치.

  39. 제34항에 있어서,
    상기 프로세서는 상기 송신 신호를 디코딩(decoding)하는데 실패하였음을 검출하는 동작과, 상기 신호 송신 장치로부터 신호를 추가적으로 수신하는 동작과, 상기 수신 신호와 상기 추가적으로 수신된 신호에 대한 디코딩 동작을 수행하는 동작을 수행함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치.
  40. 제39항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우, 상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 포함하며,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치.
  41. 제39항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트를 초과하고, 상기 최대 코드 레이트 이하일 경우,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 포함하고,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬 이후에 연접된 패리티 검사 행렬에 상응하는 패리티 비트들을 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치.
  42. 제39항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 포함하고, 상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치.
  43. 제39항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 포함하고, 상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 역순으로 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치가 신호를 수신하는 방법.
  44. 제39항에 있어서,
    상기 제1 코드 레이트가 상기 제2 코드 레이트 이하일 경우,
    상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트에 도달할 때까지 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 포함하고, 상기 추가적으로 수신된 신호에 적용되는 코드 레이트가 상기 제2 코드 레이트 미만일 경우 상기 추가적으로 수신된 신호는 상기 제3 패리티 검사 행렬 이후에 연접된 패리티 검사 행렬에 상응하는 패리티 비트들을 순차적으로 포함함을 특징으로 하는 RC-LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치.
KR1020160002893A 2016-01-08 2016-01-08 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법 KR20170083432A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160002893A KR20170083432A (ko) 2016-01-08 2016-01-08 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법
EP17736138.3A EP3384605A4 (en) 2016-01-08 2017-01-06 Apparatus and method for transmitting and receiving signal in communication system supporting rate compatible low density parity check code
PCT/KR2017/000197 WO2017119766A1 (en) 2016-01-08 2017-01-06 Apparatus and method for transmitting and receiving signal in communication system supporting rate compatible low density parity check code
US15/400,304 US10454618B2 (en) 2016-01-08 2017-01-06 Apparatus and method for transmitting and receiving signal in communication system supporting rate compatible low density parity check code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160002893A KR20170083432A (ko) 2016-01-08 2016-01-08 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20170083432A true KR20170083432A (ko) 2017-07-18

Family

ID=59273860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160002893A KR20170083432A (ko) 2016-01-08 2016-01-08 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법

Country Status (4)

Country Link
US (1) US10454618B2 (ko)
EP (1) EP3384605A4 (ko)
KR (1) KR20170083432A (ko)
WO (1) WO2017119766A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580197B (zh) * 2016-04-27 2017-04-21 國立清華大學 低密度奇偶檢查碼之編解碼方法
EP3477865B1 (en) * 2016-08-19 2021-07-28 Huawei Technologies Co., Ltd. Basis matrix generating method, coding/decoding method and apparatus for ldpc codes
US10608665B2 (en) * 2017-03-24 2020-03-31 Mediatek Inc. Method and apparatus for error correction coding in communication
CN108365849B (zh) * 2018-01-10 2021-03-09 东南大学 基于simd指令集的多码率多码长ldpc码解码方法
US11832127B2 (en) * 2019-07-04 2023-11-28 Mediatek Singapore Pte. Ltd. Hardware-friendly HARQ operations in WLAN
CN112311402B (zh) * 2019-07-31 2023-04-18 华为技术有限公司 编码方法、装置、设备及计算机可读存储介质
CN112583420B (zh) * 2019-09-30 2024-01-09 上海华为技术有限公司 一种数据处理方法和译码器
EP4158976A4 (en) * 2020-05-29 2024-03-13 Ericsson Telefon Ab L M RESOURCE ALLOCATION METHOD AND BASE STATION
CN112466315A (zh) * 2020-12-02 2021-03-09 公安部第三研究所 一种音视频的高码率获取方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684168B1 (ko) 2004-12-09 2007-02-20 한국전자통신연구원 최적붙임방법을 이용한 다중 부호율 ｌｄｐｃ 부호의디자인 방법
US7783961B2 (en) * 2005-07-01 2010-08-24 Nec Laboratories America, Inc. Rate-compatible low density parity check coding for hybrid ARQ
KR101119111B1 (ko) * 2006-05-04 2012-03-16 엘지전자 주식회사 Ｌｄｐｃ 부호를 이용한 데이터 재전송 방법
KR101191196B1 (ko) * 2006-06-07 2012-10-15 엘지전자 주식회사 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
KR101339120B1 (ko) 2007-01-24 2013-12-09 퀄컴 인코포레이티드 가변 크기들의 패킷들의 ｌｄｐｃ 인코딩 및 디코딩
US8117523B2 (en) 2007-05-23 2012-02-14 California Institute Of Technology Rate-compatible protograph LDPC code families with linear minimum distance
KR101445080B1 (ko) 2008-02-12 2014-09-29 삼성전자 주식회사 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
KR102184834B1 (ko) 2013-10-07 2020-12-01 한국전자통신연구원 길이가 64800이며, 부호율이 7/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
EP2858249A1 (en) 2013-10-07 2015-04-08 Electronics and Telecommunications Research Institute Low density parity check encoder

Also Published As

Publication number Publication date
US20170201348A1 (en) 2017-07-13
EP3384605A4 (en) 2018-12-26
WO2017119766A1 (en) 2017-07-13
US10454618B2 (en) 2019-10-22
EP3384605A1 (en) 2018-10-10

Similar Documents

Publication Publication Date Title
US10454618B2 (en) Apparatus and method for transmitting and receiving signal in communication system supporting rate compatible low density parity check code
KR102504550B1 (ko) 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법
KR102461276B1 (ko) 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법
KR20190116816A (ko) 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
CN110289933B (zh) 通信方法、通信装置和***
WO2017215495A1 (en) Systems and methods for rate matching when using general polar codes
US10862626B2 (en) Multi-label offset lifting method
US11191065B2 (en) Coding technique for multi-stage control information
US9820239B2 (en) Power allocation for encoded bits in OFDM systems
US10887050B2 (en) Downlink signal reception method and user equipment, and downlink signal transmission method and base station
US9819364B2 (en) Apparatus and method for transmitting/receiving signal in communication system supporting bit-interleaved coded modulation with iterative decoding scheme
KR20170014610A (ko) 무선 통신 시스템에서 채널 부호화 및 복호화 방법과 장치
US11171667B2 (en) Apparatus and method for decoding of low-density parity check codes in wireless communication system
JP2023126812A (ja) ブロック符号化のためのレートマッチング
CN109391367B (zh) 通信方法和装置
US20230336274A1 (en) Codeword bit interleaving scheme for multilayer transmissions in wireless communication system
CN111247743A (zh) 在crc制码之前对包括已知位的nr pbch有效载荷进行交织以增强极化码性能
US10211951B2 (en) Decoding method and apparatus
US11374680B2 (en) Method and apparatus for performing encoding and decoding in wireless communication system
KR20220014730A (ko) LDPC(low-density parity-check) 부호의 복호화 방법 및 장치
US11128313B2 (en) Apparatus and method for decoding signal in wireless communication system
KR102570190B1 (ko) 무선 통신 시스템에서 폴라 코드에 기반한 정보 전송 방법 및 이를 위한 장치
KR102594859B1 (ko) 무선 통신 시스템에서 신호를 송/수신하는 장치 및 방법
US11431440B2 (en) Iterative detection and decoding circuit, iterative detection and decoding method and MIMO receiver
CN109995379B (zh) 处理信息的方法和装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal