CN109391367B - 通信方法和装置 - Google Patents
通信方法和装置 Download PDFInfo
- Publication number
- CN109391367B CN109391367B CN201710807911.9A CN201710807911A CN109391367B CN 109391367 B CN109391367 B CN 109391367B CN 201710807911 A CN201710807911 A CN 201710807911A CN 109391367 B CN109391367 B CN 109391367B
- Authority
- CN
- China
- Prior art keywords
- code rate
- coding matrix
- mcs index
- sequence
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
- H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
- H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
- H04L1/0005—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes applied to payload information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
- H04L1/0016—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy involving special memory structures, e.g. look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0025—Transmission of mode-switching indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
- H04L1/0063—Single parity check
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
- H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Computational Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本申请实施例公开了一种通信方法和装置,其中方法包括:根据调制编码方式MCS索引确定第一序列的编码矩阵类型,其中,所述第一序列是由第二序列经过码块分割后得到的,所述第二序列的长度与所述MCS索引相关,所述第一序列的长度小于或等于第一阈值;基于所述编码矩阵类型对应的编码矩阵对所述第一序列进行编码。上述方案,可以合理选择编码矩阵类型以用于编码。
Description
技术领域
本申请实施例涉及通信领域,尤其涉及通信方法和装置。
背景技术
低密度奇偶校验(low density parity check,LDPC)码是一类具有稀疏校验矩阵的线性分组编码,具有结构灵活,译码复杂度低的特点。由于它采用部分并行的迭代译码算法,从而比传统的Turbo码具有更高的吞吐率。LDPC码可用于通信***的纠错码,从而提高信道传输的可靠性和功率利用率。LDPC码还可以广泛应用于空间通信、光纤通信、个人通信***、ADSL和磁记录设备等。目前在第五代移动通信中已考虑采用LDPC码作为信道编码方式之一。
实际使用过程中,可以采用具有特殊结构化特征的LDPC矩阵。该具有特殊结构化特征的LDPC矩阵H可以由准循环(quasi cycle,QC)结构的LDPC基矩阵扩展得到。
QC-LDPC适合并行度高的硬件,提供的吞吐率更高。可以通过对LDPC矩阵进行设计使之应用于信道编码。
QC-LDPC适合并行度高的硬件,提供的吞吐率更高。可以通过对LDPC矩阵进行设计使之应用于信道编码。
发明内容
本申请实施例提供了一种通信方法和装置,可以合理选择编码矩阵类型以用于编码。
第一方面,提供一种通信方法,包括:至少根据第一序列的长度确定编码矩阵类型,基于所述编码矩阵类型对应的编码矩阵对第一序列进行编码,进一步的,当第一序列的长度小于或者等于第一阈值时,可以根据MCS索引确定编码矩阵类型。其中,该第一序列是由第二序列经过码块分割后得到的,该第二序列的长度与所述MCS索引相关。
上述方法,通过输入编码器的序列的长度和MCS索引确定编码矩阵类型,合理选择编码矩阵类型,可在保证***正常工作的前提下,降低译码时延,提高译码性能。
一种可能的设计中,当第一序列的长度小于或者等于第一阈值时,利用MCS索引与编码矩阵类型的对应关系,确定与所述MCS索引对应的编码矩阵类型。该方案中,将编码矩阵类型和MCS索引绑定,可以增加***的鲁棒性。
进一步的,基于以上方式,为了更加灵活的实现编码矩阵类型的配置,对于全部或者部分MCS索引可以按照NPRB的粒度配置编码矩阵类型。比如,MCS索引对应 M个NPRB,M为正整数,根据NPRB和MCS索引确定所述编码矩阵类型。一种可能的方式中,可以是针对全部的MCS索引,每种MCS索引下,数值小于或等于第二阈值的NPRB对应第二编码矩阵类型,另一种可能的方式中,可以是针对部分MCS索引,比如可以将M个码率中至少两个码率之间的差值大于第三阈值的MCS索引按照NPRB的粒度配置编码矩阵类型,具体可以是数值小于或等于第二阈值的NPRB对应第二编码矩阵类型。
另一种可能的设计中,利用MCS索引与码率的对应关系,确定与MCS索引对应的码率;根据码率与码率阈值确定所述编码矩阵类型。其中,码率和码率阈值可以为浮点数或者分数。当码率为分数时,在MCS索引与码率的对应关系中记录与码率对应的分子值。
又一种可能的设计中,可以利用MCS索引与码率索引的对应关系,确定与MCS 索引对应的码率索引;根据码率索引查找与码率索引对应的码率;根据码率与码率阈值确定编码矩阵类型。
以上根据码率与码率阈值确定编码矩阵类型可以是:将码率与码率阈值进行比较确定编码矩阵类型,比如当所述码率大于该码率阈值时,确定得到第一编码矩阵类型;或者,当所述码率小于或者等于所述码率阈值时,确定得到第二编码矩阵类型。通过上述方式,也可以避免每次确定编码矩阵类型时计算码率,而是间接的将MCS索引与编码矩阵类型绑定,可以增加***的鲁棒性。
上述方法中,第一编码矩阵类型对应的编码矩阵的尺寸大于第二编码矩阵类型对应的编码矩阵的尺寸。
上述方法中所提到的各个对应关系,可以以表格的形式保存。
上述方法中,通过查表方式,根据MCS索引确定所述编码矩阵类型。
上述方法中的编码矩阵类型包括基图。
第二方面,还提供一种通信方法,该方法适用于译码过程,译码过程与第一方面所述的通信方法相对应,采用与第一方面中的通信方法相同的方式确定编码矩阵类型,进一步确定编码矩阵。
第三方面,提供一种通信装置可以包含用于执行上述第一方面或者第二方面的通信方法设计中相对应的模块。所述模块可以是软件和/或是硬件。
在一个可能的设计中,第三方面提供的通信装置,包括处理器和收发组件,该处理器和收发组件可用于实现上述编码或者译码方法中各部分的功能。在该设计中,如果该通信装置是终端、基站或者其他网络设备,其收发组件可以是收发机,如果该通信装置是基带芯片或基带单板,其收发组件可以是基带芯片或基带单板的输入/输出电路,用于实现输入/输出信号的接收/发送。所述通信装置可选的还可以包括存储器,用于存储数据和/或指令。
上述通信装置可以是芯片,终端或者基站。
第四方面,本申请实施例提供了一种通信***,该***包括上述第三方面所述的通信装置。
再一方面,本申请实施例提供了一种计算机存储介质,其上存储有程序,当其运行时,使得计算机执行上述方面所述的方法。
本申请的又一方面提供了一种包含指令的计算机程序产品,当其在计算机上运行时,使得计算机执行上述各方面所述的方法。
附图说明
图1为一LDPC码的基图示意图;
图2为本申请一实施例提供的通信方法示意图;
图3为一LDPC码的基图的结构示意图;
图4为本申请一实施例提供的通信装置结构示意图;
图5为本申请另一实施例提供的通信装置结构示意图;
图6为本申请一实施例提供的通信***示意图。
具体实施方式
为便于理解下面对本申请中涉及到的一些名词做些说明。
本申请中,名词“网络”和“***”经常交替使用,“装置”和“设备”也经常交替使用,但本领域的技术人员可以理解其含义。“通信装置”可以是芯片(如基带芯片,或者数据信号处理芯片,或者通用芯片等等),终端,基站,或者其他网络设备。终端是一种具有通信功能的设备,可以包括具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备等。在不同的网络中终端可以叫做不同的名称,例如:用户设备,移动台,用户单元,站台,蜂窝电话,个人数字助理,无线调制解调器,无线通信设备,手持设备,膝上型电脑,无绳电话,无线本地环路台等。为描述方便,本申请中简称为终端。基站(base station,BS),也可称为基站设备,是一种部署在无线接入网用以提供无线通信功能的设备。在不同的无线接入***中基站的叫法可能有所不同,例如在而在通用移动通讯***(Universal Mobile Telecommunications System,UMTS)网络中基站称为节点B(NodeB),而在 LTE网络中的基站称为演进的节点B(evolved NodeB,eNB或者eNodeB),在新空口(new radio,NR)网络中的基站称为收发点(transmission reception point,TRP)或者下一代节点B(generation nodeB,gNB),或者其他各种演进网络中的基站也可能采用其他叫法。本申请并不限于此。
以下对本申请中的一些术语或者概念做出说明。
序列是一种由比特“0”和/或“1”组成的比特串。序列的长度是指序列包括的比特的数目。例如:序列00包括2个比特,其长度为2;序列111包括3个比特,其长度为3;序列“0100”包括4个比特,其长度为4。
传输块(transport blocB,TB)以及码块(code blocB,CB)都可以视为一种序列。码块是通过对传输块或者经过处理的传输块分割后得到的,是编码的对象。因此,本申请中,码块长度指的是该码块所包括的比特的数目,码块长度也可以称为码块大小(codeblock size,CBS);传输块长度指的是该传输块所包括的比特的数目,传输块长度也可以称为传输块大小(transport block size,TBS)。可以理解,随着技术的发展,传输块或者码块可能有不同的术语名称。本申请实施例中,经过处理的传输块也可以理解为传输块,该处理可以是在初始的传输块基础上添加校验比特,例如添加循环冗余校验(cyclic redundancycheck,CRC)比特,本申请实施例对此不做限定。
本申请实施例中,所提到的码率是指对待编码的序列采用的编码码率。
LDPC码通常可以用奇偶校验矩阵(parity check matrice)(有时也称为基矩阵)来表示。 LDPC码的奇偶校验矩阵可以通过协议约定、预配置、或预存储。LDPC码的奇偶校验矩阵也可以通过基图(base graph,简称为BG)和偏移(shift)值Vi,j表示。所述基图(basegraph,简称为BG)和偏移(shift)值Vi,j可以通过协议约定、预配置、或预存储。
在一种实现方式中,所述奇偶校验矩阵以及基图均可以用m行n列的矩阵形式表示,其中m,n为正整数。所述奇偶校验矩的尺寸以及基图的尺寸可以通过矩阵的行数和列数来表示,也可以通过所包含的矩阵元素的个数来表示。奇偶校验矩阵的尺寸可以与基图的尺寸相对应。所述尺寸相对应,可以理解为,奇偶校验矩阵的行数和列数与基图的行数和列数分别相同,也可以理解为,奇偶校验矩阵的行数和列数,分别与基图的行数/列数存在对应关系。
基图通常可以包括m*n个矩阵元素(entry),矩阵元素的值为0或1,其中值为0的元素,也可以表示为null,有时候也称之为零元素,表示该元素可以被Z*Z的全零矩阵(zeromatrix)替换,值为1的元素,有时候也称之为非零元素,所述非零元素可以被偏移值Vi,j替换,其中i为行索引(行号),j为列索引(列号)。基图可用于指示偏移值的位置,基图中的非零元素与偏移值对应。如图1中10a所示为一个5行27列的基图的例子,也就是说m=5, n=27。在本文中,基图和基矩阵的行索引(行号)和列索引(列号)均是从0开始编号的,可以理解的是,行号和列号也可以从1开始编号或者其他值开始编号,只要能索引到相应的行和列即可。
根据***需求不同,需求的BG尺寸大小可以不同。可以基于BG尺寸大小,对BG进行分类。例如,可以通过协议规定、预定义、预配置、或预存储BG的类型,每种类型BG的尺寸不同(也就是矩阵的行数和/或列数不同)。例如可以规定包含两种类型的BG,分别为BG1和BG2,也可以规定两种以上类型的BG,如BG1,BG2,BG3…。本申请对BG类型的个数并不进行限定。
在一种实现方式中,对于BG1,其对应的奇偶校验矩阵HBG1的尺寸为46行68列,行索引为i=0,1,2,...,45,列索引为j=0,1,2,...,67;对于BG2,其对应的奇偶校验矩阵HBG2的尺寸为为42行52列,行索引为i=0,1,2,...,41,列索引为j=0,1,2,...,51。
表1给出了分别对应于BG1和BG2的HBG的非零元素的位置分布的一种可能的形式。
表1:BG1和BG2的HBG
可以理解的是,由上可以看出,一种基图可以被看作是一类编码矩阵,那么可以将基图理解为是编码矩阵类型的一种表现方式。当然,编码矩阵类型也可以包括奇偶校验矩阵的类型。
需要说明的是,本申请实施例中,一种编码矩阵类型代表了一种编码矩阵的结构,此处所述的编码矩阵的结构包括编码矩阵的尺寸、编码矩阵中的零元素和/或非零元素的在编码矩阵中位置分布。每种编码矩阵类型可以对应至少一种编码矩阵,每种编码矩阵类型对应的至少一种编码矩阵的结构是相同的,只是非零元素的具体取值不完全同(即部分相同或均不相同),比如BG1可以对应8种编码矩阵。当然,除了尺寸以及编码矩阵中的零元素和/或非零元素的在编码矩阵中位置分布,不同编码矩阵类型之间还可能存在其他差异,本申请实施例对此不做限定。
本申请实施例中,可以包括至少两种编码矩阵类型,下面以两种编码矩阵类型:第一编码矩阵类型和第二编码矩阵类型举例说明。
本申请实施例中,第一编码矩阵类型对应的编码矩阵的尺寸大于第二编码矩阵类型对应的编码矩阵的尺寸。由于编码矩阵尺寸的不同,其设计支持的编码块长和编码码率的范围不同。相应的,BG1可以对应第一编码矩阵类型,BG2可以对应第二编码矩阵类型。
以第一编码矩阵类型为BG1举例,其支持的编码码率最小为1/3,最高至少可达到0.89,支持的块长最小可到40bit,支持的最小块长至少可为512bit,支持的最大块长为8448bit;以第二编码矩阵类型为BG2为例,其支持的编码码率最小为1/5,最高至少可达0.67,支持的块长最小可到40bit,最大可到2560bit,可扩展支持到3840bit。由于编码矩阵尺寸的不同,采用相同的硬件架构实现时,其译码时延可吞吐率不同,这主要由矩阵的列数和行数的差值Kb决定。对于BG1,Kb=68-46=22;对于BG2, Kb=52-42=10。通常情况,在码长和码率相同的前提下,Kb值越小,矩阵的译码时延越低,吞吐率越高。一种合理的编码矩阵类型选择思路为,当码长和码率相同且两种编码矩阵类型均支持时,优先选择Kb值较小的矩阵(例如第二编码矩阵类型)。
为了提供一种合理的确定编码矩阵类型的方案,图2所示,本申请实施例提供了一种通信方法,该通信方法通过通信装置实现,当为上行传输时,该通信装置可以是终端或者可用于终端的芯片,当为下行传输时,该通信装置可以是基站或者可用于基站的芯片。该通信方法可以包括:
S201,基于第一序列的长度确定编码矩阵类型。
此处,该第一序列可以理解为是输入编码器的待编码的序列,可以表示为 c0,c1,c2,c3,...,cK-1。例如,该第一序列可以是经过将传输块进行码块分割后的码块,该输入序列的长度也是码块大小(CBS)。此处,也可以将传输块称为第二序列。
需要说明的是,此处所描述的码块分割,是指输入为待处理的传输块,输出为待编码的序列的处理过程,该待编码的序列可以称为码块。也就是说码块分割可以理解为从传输块到码块的处理过程。
可以理解的是,根据***的实际需求,码块分割可能有不同的方式,例如可以是:根据传输块大小是否大于分割阈值,决定将传输块分割成一个或多个码块。可以理解的,即使是传输块大小小于分割阈值,将传输块保留为一个码块,这也可以视为经历了码块分割操作。可以理解的是,传输块在分割前可以经过处理也可以不经过处理,其中,传输块在分割前的处理可以是在初始的传输块基础上添加校验比特,例如添加 CRC比特;此外,分割得到的码块在输入编码器之前,可以是经过一定的处理,也可以不经过处理,对码块的处理例如可以是添加校验比特,例如添加CRC,或者,对码块的处理还可以包括添加填充比特,本申请实施例对此不做限定。
如果码块是经过添加校验比特处理的,此时第一序列的长度可以是添加了校验比特之后的码块长度,也可以是指添加校验比特之前的码块长度,本申请实施例对此不做限定。
在一种实现方式中,上述分割阈值的大小可以为预设的固定值,也可以直接或者间接地根据调制编码方式(modulation and coding scheme,MCS)索引确定分割阈值。其中,直接地根据MCS索引确定分割阈值可以是:根据MCS索引与分割阈值的对应关系,查找与MCS索引对应的分割阈值;间接地根据MCS索引确定分割阈值可以是:根据MCS索引得到对应的码率后,根据码率来确定分割阈值,本申请实施例对确定分割阈值的方式以及分割阈值的取值不做限定。可以理解,所述MCS索引可以是MCS 索引值,也可以是MCS索引区间。
当第一序列的长度大于第一阈值时,可以将编码矩阵类型确定为第一编码矩阵类型。
当第一序列的长度小于或者等于第一阈值时,可以根据MCS索引确定编码矩阵类型。也就是说,在根据MCS索引确定编码矩阵类型时,第一序列的长度小于或者等于第一阈值。
在一种实现方式中,可以建立MCS索引与编码矩阵类型之间的对应关系。基于 MCS索引以及所述对应关系确定编码矩阵的类型。
例如,可以通过协议约定、预配置,预存储或者信令等方式建立MCS索引与编码矩阵类型的对应关系。
MCS索引与编码矩阵类型之间可以是直接的对应关系,也可以是间接的对应关系。
例如,存储MCS索引与编码矩阵类型的对应关系列表,通过查表的方式确定对应的编码矩阵类型。
上述方式确定的编码矩阵类型可以称为第一序列的编码矩阵类型。
可以理解的是,上述第一阈值为预设的数值,例如可以是2560或者3840,本申请实施例对此不做限定。可以理解的是,对于不同的第一序列长度的定义方式,第一阈值可能会有不同的设置,例如如果第一序列的长度不包括校验比特的码块的长度,第一阈值会考虑到扣除校验比特的序列长度,例如可以是3816,3824,2536,2544等,或者,如果第一序列的长度是不包括校验比特的码块长度的,第一阈值的取值也可以没有考虑到扣除校验比特的序列长度而设置,可以对第一序列的长度或者第一阈值进行处理后再进行比较,例如将第一序列的长度加上第二预设值之后与第一阈值进行比较,或者是将第一序列的长度与第一阈值减去第二预设值之后的数值进行比较。
可选的,网络设备(如基站等)可以根据终端反馈的信道质量指示(channelquality indicator,CQI)(例如,在调度过程中,终端反馈CQI)确定MCS索引。网络设备可以基于确定的MCS索引得到传输块大小,即第二序列的长度。
一种可能的实现方式中,可以根据MCS索引得到对应的TBS索引,从而结合TBS 索引以及NPRB可以得到传输块的大小,其中NPRB表示一个混合自动重传请求(hybridautomatic repeat request,HARQ)进程或者一次传输进程中分配的资源块(resourceblock,RB)的个数。其中,当NPRB表示一次传输进程中分配的资源块数目时,此处的资源块数目既可以是实际分配的资源块的个数,也可以是一个归一化的资源块个数。例如,新无线(new radio,NR)可以支持一个资源块中可以包含72,108或者144 个资源单元(resourceelement,RE),定义资源块数目NRE,定义归一化的RB Size 为NNormalized=144。在一种情况下,假如***采用一个资源块包含144个RE的配置,某进程一共包括NRE=288个RE,则该进程包括的归一化的资源块数目 NPRB=NRE/NNormalized=2,正好就是实际分配的资源块的个数;在另一种情况中,假如***采用一个资源块包括72个RE的配置,某进程一共包括NRE=288个RE,则该进程包括的归一化的资源块数目NPRB=NRE/NNormalized=2,但是此时该进程实际包括288/72=4个资源块,这里计算得到的NPRB=2是按照NNormalized等于144归一化后计算得到的资源块个数。
由上可知,TBS是和MCS索引相关的,然而本申请实施例对于如何根据MCS索引确定得到TBS不做限定。
例如,表2给出了一种MCS索引(IMCS)、TBS索引(ITBS)以及调制方式(Qm) 的对应关系举例,表3给出了一种TBS索引(ITBS)与NPRB的对应关系举例。基于表 2和表3便可以得到传输块大小。可以理解的是,也基于表2或表3做些变形,或者以其他不同于表2或者表3的形式或者内容来表示相应的对应关系,获得传输块的大小。本申请实施例对此不做限定。例如,表2中的调制方式一列是可选的。
表2
表3
另一种可能的实现方式中,可以建立MCS索引与码率的对应关系,基于所述MCS 索引与码率的对应关系,确定出码率,进而根据码率和NPRB确定TBS。例如可以通过协议约定、预配置、预存储或者信令指示等方式建立MCS索引与码率的对应关系。
MCS索引也可以称为MCS等级。
网络设备(如基站等)可以将确定的MCS索引发送给终端,从而终端可以利用接收到的MCS索引确定编码矩阵类型。
S202,基于所述编码矩阵类型对应的编码矩阵对第一序列进行编码。
当编码矩阵类型确定后,可以基于与该确定的编码矩阵类型对应的编码矩阵对第一序列进行编码。可选的,可以根据扩展因子的值确定编码矩阵,而扩展因子的值可以由码块分割后得到的码块长度确定。
采用相同硬件架构支持相同码长和码率的码字时,采用不同编码矩阵类型的译码时延不同,译码性能也存在一些差异,此外,不同编码矩阵类型支持的编码块长和码率不同,即使是都支持的码率和块长,其译码时延和性能也不同,本申请实施例提供的上述通信方法,通过输入编码器的序列的长度和MCS索引确定编码矩阵类型,合理选择编码矩阵类型,可在保证***正常工作的前提下,降低译码时延,提高译码性能。
可选的,当第一序列的长度小于或者等于第一阈值时,可以通过以下方式之一根据MCS索引确定编码矩阵类型:
方式(1):利用MCS索引与编码矩阵类型的对应关系,确定与所述MCS索引对应的编码矩阵类型。可选的,可以在通信装置的存储器中保存MCS索引与编码矩阵类型的对应关系,其中,每种编码矩阵类型用不同的数值表示。MCS索引与编码矩阵类型的对应关系例如可以如表4所示,其中,表4中的数值“2”对应的编码矩阵类型可以称为第二编码矩阵类型,数值“1”对应的编码矩阵类型可以称为第一编码矩阵类型。可以理解的是,可以以其他不同于表4的形式或者内容来表示MCS索引与编码矩阵类型的对应关系,本申请实施例对此不做限定。此外,表4中的调制方式和TBS索引列是可选的。可以理解的是,本申请实施例所述的MCS索引与编码矩阵类型的对应关系,可以是MCS索引数值与编码矩阵类型的对应关系,也可以是MCS索引区间与编码矩阵类型的对应关系,本申请实施例对此不做限定。
表4
可以理解的是,可以将如表4的MCS索引与编码矩阵类型的对应关系完整信息均保存在存储器中,而为了进一步节约内存占用的话,可以只保存部分信息,例如只表3中保存数值“1”对应的编码矩阵类型所涉及的MCS索引等其他信息,而其他未保存的MCS索引对应的编码矩阵类型为第二编码矩阵类型。可选的,如表4的对应关系也可以简化为如表5的形式,其他未在表5中列出的MCS索引对应的编码矩阵类型“2”。
表5
本申请实施例对对应关系的存储方式或者表达形式不做限定。
可选的,上述对应关系可以是根据MCS索引与编码矩阵类型的对应关系可以是在考虑到各个MCS索引的对应的码率推算得到的。例如,如果MCS索引对应的所有 TBS的编码后码率均小于码率阈值,则该MCS索引可以对应第二编码矩阵类型,例如BG2;如果对于某一MCS索引,其对应的所有TBS的编码后码率均大于码率阈值,则该MCS索引对应第一编码矩阵类型,例如BG1;如果对于某一MCS索引,其对应的TBS的编码后码率一部分大于码率阈值,一部分小于码率阈值,或者其对应的编码后码率的均值只是略大于码率阈值,则该MCS索引对应的编码矩阵类型根据实际情况,可能设置为第一编码矩阵类型,也可能设置为第二编码矩阵类型,本申请实施例不做限定。
码率和很多参数相关,包括***分配的RB个数,每个RB内承载信息符号的个数,调制阶数等,当***配置不同或者计算精度不同时,计算得到的码率可能不同,如果采用每次选择编码矩阵类型前计算码率并和码率阈值比较的方法,不仅计算过程繁琐,还可能由于发送端和接收端理解不一致,精度不同的原因,降低***的鲁棒性。而本申请实施例中,将编码矩阵类型和MCS索引绑定,可以增加***的鲁棒性。因为可以通过控制信令,令发送端和接收端的MCS索引对齐。同时,每个MCS索引下的预计编码码率都十分接近,可通过预先配置,确定对应MCS索引下的编码矩阵类型。
上述的码率阈值可以是预定义的数值,例如为2/3,可选的,实际计算时,可在该预定义的数值上留一定的余量,比如将2/3抬升为0.7。
进一步的,一个MCS索引可以对应M个NPRB,而为了更加灵活的实现编码矩阵类型的配置,对于全部或者部分MCS索引可以按照NPRB的粒度配置编码矩阵类型。那么可以根据NPRB和MCS索引确定所述编码矩阵类型。其中,M为正整数。
一种可能的方式中,可以是针对全部的MCS索引,每种MCS索引下,数值小于或等于第二阈值的NPRB对应第二编码矩阵类型,例如BG2,数值大于第二阈值的NPRB对应第一编码矩阵类型,例如BG1。
另一种可能的方式中,可以是针对部分MCS索引,比如可以将M个码率中至少两个码率之间的差值大于第三阈值的MCS索引按照NPRB的粒度配置编码矩阵类型,具体可以是数值小于或等于第二阈值的NPRB对应第二编码矩阵类型,例如BG2,数值大于第二阈值的NPRB对应第一编码矩阵类型,例如BG1。
以MCS索引为26为例,一种可能的按照NPRB的粒度配置编码矩阵类型的形式可以如表6所示:
表6
方式(2):利用MCS索引与码率的对应关系,确定与所述MCS索引对应的码率;根据所述码率与码率阈值确定所述编码矩阵类型,此处,码率阈值可以是预定义的数值,例如为2/3。
可选的,可以在通信装置的存储器中保存MCS索引与码率的对应关系,MCS索引与码率的对应关系例如可以如表7所示。可以理解的是,可以以其他不同于表7的形式或者内容来表示MCS索引与码率的对应关系,本申请实施例对此不做限定。此外,表7中的调制方式和TBS索引列是可选的。可以理解的是,本申请实施例所述的 MCS索引与码率的对应关系,可以是MCS索引数值与码率的对应关系,也可以是 MCS索引区间与码率的对应关系,本申请实施例对此不做限定。
表7
表7中,一个Rj表示一种码率,通常情况下,码率为一个浮点数,可以定义相应的精度,比如定义精度为小数点后4位四舍五入。
或者,码率也可以定义成一个分数,例如,定义分母为2t,在MCS索引与码率的对应关系中记录与码率对应的分子值Rj,Rj<2t,通过这种方式也就限定了该用分数定义的码率在硬件实现过程中的最大位宽为t。
在根据MCS索引确定码率后,将码率与码率阈值进行比较确定编码矩阵类型,比如当所述码率大于该码率阈值时,确定得到第一编码矩阵类型;或者,当所述码率小于或者等于所述码率阈值时,确定得到第二编码矩阵类型。
其中,可以理解的是,对应于不同的码率的表示形式,码率阈值可以采用相应的表示形式,例如,当码率为浮点数时,码率阈值也采用浮点数表示。当码率为分数时,码率阈值也可以采用相同位宽的分数表示,这样可以只用将码率的分子值与码率阈值的分子值比较。或者,如果码率阈值采用和码率不同的表示形式时,可以将码率阈值或者码率进行换算后再比较。
通过上述方式,也可以避免每次确定编码矩阵类型时计算码率,而是间接的将MCS索引与编码矩阵类型绑定,可以增加***的鲁棒性,因为可以通过控制信令,令发送端和接收端的MCS索引对齐。
方式(3):利用MCS索引与码率索引的对应关系,确定与MCS索引对应的码率索引;根据码率索引查找与码率索引对应的码率;根据码率与码率阈值确定编码矩阵类型。可选的,可以在通信装置的存储器中保存MCS索引与码率索引的对应关系, MCS索引与码率索引的对应关系例如可以如表8所示。可以理解的是,可以以其他不同于表8的形式或者内容来表示MCS索引与码率索引的对应关系,本申请实施例对此不做限定。此外,表8中的调制方式和TBS索引列是可选的。可以理解的是,本申请实施例所述的MCS索引与码率索引的对应关系,可以是MCS索引数值与码率索引的对应关系,也可以是MCS索引区间与码率索引的对应关系,本申请实施例对此不做限定。
表8
进一步的,可以通过码率索引进一步查找对应的码率,进一步根据查找到的码率与码率阈值确定编码矩阵类型:将码率与码率阈值进行比较确定编码矩阵类型,比如当所述码率大于该码率阈值时,确定得到第一编码矩阵类型;或者,当所述码率小于或者等于所述码率阈值时,确定得到第二编码矩阵类型。此处,关于码率以及码率阈值的表示形式可以参考方式(2)中的相关描述,此处不再赘述。
可以理解的是,上述方式(1)-(3)中,所涉及的对应关系可以通过表格的形式表示,也可以通过数组或者其他形式,本申请实施例对此不做限定。
此外,上述实施例中,是以第一编码矩阵类型和第二编码矩阵类型进行举例说明,可以有更多种编码矩阵类型,本申请实施例对此不做限定。当有更多编码矩阵类型的情况下,可以有多于一个的码率阈值,从而可以实现更多编码矩阵类型的选择。
本申请上述实施例中涉及的保存,可以是指的保存在一个或者多个存储器中。所述一个或者多个存储器,可以是单独的设置,也可以是集成在编码器或者译码器,处理器、芯片、通信装置、或者终端。所述一个或者多个存储器,也可以是一部分单独设置,一部分集成在译码器、处理器、芯片、通信装置、或者终端中,存储器的类型可以是任意形式的存储介质,本申请实施例并不对此限定。
进一步的,本申请实施例中,可以基于编码矩阵可以采用多种编码方式,下面进行说明。
在一种实现方式中,可以将编码矩阵看作通过对基图扩展获得包含偏移值(Shiftvalue)的校验矩阵。
无线通信***中采用的LDPC码,假设其基图的矩阵大小为m*n,可以包括5个子矩阵A、B、C、D和E,其中,矩阵的权重是由非零元素的个数决定的,行的权重 (行重)是指一行中包括的非零元素的个数,列的权重(列重)是指一列中包括的非零元素的个数。如图3中300所示,其中:
子矩阵A为mA行nA列的矩阵,其大小可以为mA*nA,其中每列对应LDPC码中的Z个***比特,***比特有时候也称为信息比特。
子矩阵B为为mA行mA列的方阵,其大小可以为mA*mA,每列对应于LDPC码中的Z个校验比特。子矩阵B包括双对角结构的子矩阵B括和一列权重为3的矩阵列(简称为3列重列),其中列重为3的矩阵列可以位于子矩阵B矩之前,如图3中 30a所示;子矩阵B还可以包括一列或多列列重为1的矩阵列(简称为单列重列),例如,一种可能的实现方式如图3中30b或30c所示。
通常基于子矩阵A和B生成的矩阵为核心矩阵,可以用来支持高码率的编码。
子矩阵C为全零矩阵,其大小为mA×mD。
子矩阵E为单位矩阵,其大小为mD×mD。
子矩阵D大小为mD×(nA+mA),通常可用来生成低码率的校验位。
可以理解的是,上述从数学定义的角度对基图进行表述,由于C为全零矩阵,E 为单位矩阵,在一种可能的实现方式中,也可以由子矩阵A和B构成的矩阵,或者子矩阵A、B和D构成的矩阵来简化地表示编码或译码的矩阵的基图。
由于子矩阵C和E的结构相对确定,子矩阵A、B和D两部分的结构是LDPC 码的编译码性能的影响因素之一。
采用raptor-like结构的LDPC矩阵进行编码时,一种可能的实现方式为,可以先对子矩阵A和B部分的矩阵,也就是核心矩阵进行编码,得到子矩阵B对应的校验比特,再对整个矩阵进行编码,得到子矩阵E部分对应的校验比特。由于子矩阵B可以包括双对角结构的子矩阵B以和一单列重列,在编码中可以先获得双对角结构对应的校验比特,再获得单列重列对应的校验比特。
在另一种实现方式中,可以通过以下方式给确定的编码矩阵对待编码的序列进行编码。
待编码的输入序列c(第一序列)表示为c0,c1,c2,c3,...,cK-1,输入序列经过编码器编码后得到的输出序列d,表示为d0,d1,d2,...,dN-1,K,N为大于0的整数,K,N可以是扩展因子Zc的整数倍。例如对于BG1,N=66Zc,K=22Zc,对于BG2,N=50Zc,K=10 Zc
编码过程可以如下:
(1)基于扩展因子Zc与奇偶校验矩阵的索引的对应关系,获得基矩阵索引iLS,而根据输入序列的长度K可以确定扩展因子Zc;
例如,所述扩展因子Zc与奇偶校验矩阵的索引的对应关系可以表示为:
Set index(i<sub>LS</sub>) | Set of lifting sizes |
1 | {2,4,8,16,32,64,128,256} |
2 | {3,6,12,24,48,96,192,384} |
3 | {5,10,20,40,80,160,320} |
4 | {7,14,28,56,112,224} |
5 | {9,18,36,72,144,288} |
6 | {11,22,44,88,176,352} |
7 | {13,26,52,104,208} |
8 | {15,30,60,120,240} |
(2)给编码后的比特序列d中的前K-2Zc个比特赋值。这里,需要跳过待编码比特段前2Zc个填充比特,而且需要考虑待编码的比特段中可能会包含填充比特。
一种实现方式中,可采用如下方式进行赋值:
for k=2Zc to K-1
if ck≠<NULL>
else
ck=0;
end if
end for
其中,k为索引值,且k为整数,<NULL>表示填充比特,其取值可以为0,或者是其他预定的值。可选的,填充比特可以不被发送。
其中c=[c0,c1,c2,...,cK-1]T;0表示列向量,其中所有元素的值都为0.H 表示奇偶校验矩阵(编码矩阵),所述奇偶校验矩阵的可以通过协议规定,预先配置,或者预存储。通过所述基矩阵的索引可获得所述H。奇偶校验矩阵的存储方式可以有多种,比如可以存储矩阵,也可以是存储矩阵相关的参数,例如存储偏移值,本申请实施例对此不做限定。
(4)for k=K to N+2Zc-1
end for
在又一种实现方式中,通信装置可以不保存奇偶校验矩阵,而保存可能需要的生成矩阵进行编码。假设待编码比特段为c=c0,c1,c2,c3,...,cK-1,编码后比特段为 d=d0,d1,d2,...,dN-1,则生成矩阵G满足:
d=c·G
生成矩阵可以由校验矩阵H变换得到,对于校验矩阵H,通过行列变换,可将其右侧变为对角阵形式,表示为:
H=[P I] (2)
则,其对应生成矩阵G满足:
G=[I PT] (3)
其中校验矩阵H可以是上述实施例中所述的任一校验矩阵或者基矩阵,或LDPC 矩阵。编码时,可利用存储的生成矩阵G,由待编码比特段为c=c0,c1,c2,c3,...,cK-1直接计算编码后比特段d=d0,d1,d2,...,dN-1。
在又一种实现方式中,编码时,对于奇偶校验矩阵双对角部分,可以采用上述任一方式进行编码,也可以采用存储一个多行叠加矩阵的方法进行编码。
在又一种实现方式中,可以对每一个扩展因子Zc,根据Pi,j=mod(Vi,j,Zc)计算出其对应的偏移值矩阵,然后将每个扩展因子对应的矩阵均存储下来用于编译码。
下表以BG2为例,示例了一种可能的Vi,j取值:
下表以BG1为例,示例了一种可能的Vi,j取值:
可选的,本申请实施例还提供了一种通信方法,该方法中,根据MCS索引确定出码率,根据码率与第一码率阈值和/或第二码率阈值的关系确定第一序列的编码矩阵类型,基于所述编码矩阵类型对应的编码矩阵对第一序列进行编码。其中,根据MCS 索引确定码率可以参见上述实施例中所描述的方式(2)和(3),关于第一序列的描述也可以参见前述实施例,此处不再赘述。
而根据码率与第一码率阈值和/或第二码率阈值的关系确定第一序列的方式可以包括以下至少一种:
A:在码率大于第一码率阈值时,可以确定第一序列的编码矩阵类型为第一编码矩阵类型。
B:在码率小于第二码率阈值时,可以确定第一序列的编码矩阵类型为第二编码矩阵类型,需要说明的是,对于码率小于第二编码阈值的情况,由于第二编码矩阵支持的最大编码块长小于或者等于第一阈值,在获得第一序列时,可以通过一定的操作使得第一序列的长度小于或者等于第一阈值,该操作通常可以在码块分割操作中进行。
C:对于码率小于第一码率阈值且大于第二码率阈值的情况,如果第一序列的长度大于第一阈值,可以确定第一序列的编码矩阵类型为第一编码矩阵类型,如果第一序列的长度小于或者等于第一阈值,可以确定第一序列的编码矩阵类型为第二编码矩阵类型。
需要说明的是,对于码率等于第二码率阈值的情况,也可以通过方式B或者C确定编码矩阵类型,对于码率等于第一码率阈值的情况,也可以通过方式C确定编码矩阵类型,本申请实施例对此不做限定。
可以理解的是,上述方式A-C中,同样是根据MCS索引确定出了第一序列的编码矩阵类型,其中,综上来看,在第一序列的长度小于或者等于第一阈值时,对于码率小于第一码率阈值的情况,均将第一序列的编码矩阵类型确定为第二编码矩阵类型。
其中,本申请实施例对第一码率阈值和第二码率阈值的取值不做限定,例如第一码率阈值可以为2/3,第二码率阈值可以为1/4。
可选地,对于上述各个实施例中,所例举的根据MCS索引确定码率的方式,可以理解为是根据MCS索引查询得到的码率,然而,如果***中存在有限缓存的场景,则最终的码率可能高于根据MCS索引查询得到的码率。
那么对于***中存在有限缓存的场景,本申请实施例一种可能的方式中,根据
MCS索引确定码率可以包括:根据MCS索引查询得到第一码率,将第一码率和实际发送可支持的最低编码码率中的较大值最终确定为根据MCS索引确定的码率,可以简称为最终的码率,该最终的码率也就是最终实际对第一序列编码的码率。例如,根据MCS索引查询得到的码率为1/3,而由于***存在有限缓存导致实际发送可支持的最低编码码率为1/2,则将1/2确定为最终的码率。进一步的,可以参照前述实施例的方式,利用该最终的码率来确定编码矩阵类型。
一种可能的设计中,上述各个实施例中,根据码率确定第一序列的编码矩阵类型
也可以是根据码率与码率集合确定编码矩阵类型,其中该码率集合与编码矩阵类型存在直接或间接的对应关系,该码率集合可以是预定义的,也可以是***配置的。上述码率集合中包括一个或多个码率。例如,假设有两个码率集合,第一码率集合是(1/3,1/2) 第二码率集合是(1/4,1/5),第一码率集合对应第一编码矩阵类型,第二码率集合对应第二编码矩阵类型,当确定出的码率1/4,1/4对应的是第二码率集合,那么可以确定码率1/4的编码矩阵类型是第二编码矩阵类型。
可选地,在通信***中,可采用上述方法编码后得到LDPC码。获得LDPC码后,通信装置,还可以进行以下一个或多个操作:对LDPC码进行速率匹配;根据交织方案对速率匹配后的LDPC码进行交织;根据调制方案对交织后的LDPC码进行调制得到比特序列X;发送比特序列X。
译码是编码的逆过程,译码过程使用的基矩阵与编码过程使用的基矩阵具有相同的特征。LDPC码的编码过程可以参考前述实现方式描述,此处不再赘述。在一种实现方式中,在译码之前,通信装置还可以进行以下一个或多个操作:接收包含基于 LDPC编码的信号,对信号进行解调,解交织以及解速率匹配得到LDPC码的软值序列,对LDPC码的软值序列进行译码。
需要说明的是,上述过程示例性的说明了在发送侧的实现的编码方案,对应的,在接收侧会采用相应的方法进行译码,例如可以采用与发送侧相同的方法来确定编码矩阵类型,进一步确定编码矩阵,从而完成译码。上述的译码可以通过一个通信装置实现,在接收侧实施。
相应于图2的给出的通信方法,本申请实施例还提供了相应的通信装置,所述通信装置包括用于执行图2中每个部分相应的模块。所述模块可以是软件,也可以是硬件,或者是软件和硬件结合。
如图4所示,本申请一实施例提供了一种通信装置400,可以包括:
确定模块401,用于至少根据第一序列的长度确定编码矩阵类型,进一步的,当第一序列的长度大于第一阈值时,可以将编码矩阵类型确定为第一编码矩阵类型,当第一序列的长度小于或者等于第一阈值时,可以根据MCS索引确定编码矩阵类型。
或者说确定模块401根据MCS索引确定码率,进一步根据码率以及第一序列的长度确定编码矩阵类型。
编码模块402,用于基于与确定模块401确定的编码矩阵类型对应的编码矩阵对所述第一序列进行编码。
需要说明的是,图4所示的通信装置中的各个模块的相应处理过程和实现方式可以参考方法实施例中的相应描述,此处不再赘述。在一种可能的设计中,如图4中的一个或者多个模块可能由一个或者多个处理器来实现,或者一个或者多个处理器和存储器来实现。
图5还提供了一种通信装置500,所述通信装置500可以包括一个或多个处理器501。所述一个或多个处理器可以实现图2所示的方法以及上述其他各个实施例所述的方法。
所述处理器501可以是通用处理器或者专用处理器等。例如可以是基带处理器、或中央处理器。基带处理器可以用于对通信协议以及通信数据进行处理,中央处理器可以用于对通信装置(如,基站、终端、或芯片等)进行控制,执行软件程序,处理软件程序的数据。
所述通信装置可以包括收发模块,用以实现信号的输入(接收)和输出(发送)。例如,通信装置可以为芯片,所述收发单元可以是芯片的输入和/或输出电路,或者通信接口。所述芯片可以用于终端或基站或其他网络设备。又如,通信装置可以为终端或基站或其他网络设备,所述收发单元可以为收发器,射频芯片等。
在一种可能的设计中,所述通信装置500包括一个或多个所述处理器501,所述一个或多个处理器501可实现上述编码的功能,例如通信装置可以是编码器。在另一种可能的设计中,处理器501除了实现编码功能,还可以实现其他功能。
处理器501可以用于实现前述实施例中的确定模块401和编码模块402的相应功能。
在一种可能的设计中,通信装置500包括用于基于待编码的序列的长度确定编码矩阵类型的部件(means),以及基于所述编码矩阵类型对应的编码矩阵对待编码的序列进行编码的部件(means)。可以通过一个或者处理器来实现这些功能,具体可以参照上述方法实施例部分的描述。
在一种可能的设计中,通信装置500可以包括用于根据MCS索引确定码率的部件,用于根据码率以及第一序列的长度确定编码矩阵类型的部件,以及用于基于所述编码矩阵类型对应的编码矩阵对待编码的第一序列进行编码的部件。例如,可以通过一个或者处理器来实现这些功能,具体可以参照上述方法实施例部分的描述。
在又一种可能的设计中,通信装置500也可以包括电路,所述电路可以实现前述方法实施例中的功能。例如,通信装置500包括用于基于待编码的序列的长度确定编码矩阵类型的电路,以及用于基于所述编码矩阵类型对应的编码矩阵对待编码的序列进行编码的电路。或者,通信装置500可以包括用于根据MCS索引确定码率的电路,用于根据码率以及第一序列的长度确定编码矩阵类型的电路,以及用于基于所述编码矩阵类型对应的编码矩阵对待编码的第一序列进行编码的电路。
可选的,在一种设计中,处理器501可以包括指令503(有时也可以称为代码或程序),所述指令可以在所述处理器上被运行,使得所述通信装置500执行上述实施例中描述的方法。
可选的,在一种设计中,所述通信装置500中可以包括一个或多个存储器502,其上存有指令504,所述指令可在所述处理器上被运行,使得所述通信装置500执行上述方法实施例中描述的方法。例如,所述存储器可以保存必要的指令或数据。例如,可以存储上述方法实施例中提及的各种参数,以及对应关系。
可选的,所述存储器中还可以存储有数据。可选的处理器中也可以存储指令和/或数据。所述处理器和存储器可以单独设置,也可以集成在一起。
可选的,上述实施例中所述的“保存”,“存储”,或“预存储”可以是保存存储器502中,也可以是保存在其他的外设的存储器或者存储设备中。
可选的,所述通信装置500还可以包括收发器505以及天线506。所述处理器501 可以称为处理单元,对通信装置进行控制。所述收发器505可以称为收发单元、收发机、收发电路、或者收发器等,用于通过天线506实现通信装置的收发功能。其中,对于通信装置为终端而言,收发器505可以用于从基站处接收MCS索引。
可选的,所述通信装置500还可以包括用于产生传输块CRC的器件、用于码块分割和CRC校验的器件、用于交织的交织器、用于速率匹配的器件、或者用于调制处理的调制器等。可以通过一个或多个处理器501实现这些器件的功能。
可选的,所述通信装置500还可以包括,用于解调操作的解调器、用于解交织的解交织器、用于解速率匹配的器件、或者用于码块级联和CRC校验的器件等等。可以通过一个或多个处理器501实现这些器件的功能。
在又一种可能的设计中,本申请实施例还提供一种通信装置,该通信装置可以包括电路,所述电路可以实现前述实施例中的确定模块401和编码模块402的相应功能。
图6给出了一种通信***600的示意图,通信***600中包括通信设备60和通信设备61,其中,信息数据在通信设备60和通信设备61之间接收和发送。通信设备 60和61可以是所述通信装装置500或400,或者通信设备备60和61分别包括通信装置500或者400,对信息数据进行接收和/或发送。在一个例子中,通信设备60可以为终端,相应的通信设备61可以为基站;在另一个例子中,通信设备60为基站,相应的通信设备61可以为终端。
本领域技术人员还可以了解到本申请实施例列出的各种说明性逻辑块(illustrative logical block)和步骤(step)可以通过电子硬件、电脑软件,或两者的结合进行实现。这样的功能是通过硬件还是软件来实现取决于特定的应用和整个***的设计要求。本领域技术人员可以对于每种特定的应用,可以使用各种方法实现所述的功能,但这种实现不应被理解为超出本申请实施例保护的范围。
本申请所描述的技术可通过各种方式来实现。例如,这些技术可以用硬件、软件或者硬件结合的方式来实现。对于硬件实现,用于在通信装置(例如,基站,终端、网络实体、或芯片)处执行这些技术的处理单元,可以实现在一个或多个通用处理器、数字信号处理器(DSP)、数字信号处理器件(DSPD)、专用集成电路(ASIC)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、或其它可编程逻辑装置,离散门或晶体管逻辑,离散硬件部件,或上述任何组合中。通用处理器可以为微处理器,可选地,该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理器也可以通过计算装置的组合来实现,例如数字信号处理器和微处理器,多个微处理器,一个或多个微处理器联合一个数字信号处理器核,或任何其它类似的配置来实现。
本申请实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的指令、或者这两者的结合。存储器可以是RAM存储器、闪存、ROM存储器、EPROM 存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意形式的存储媒介。例如,存储器可以与处理器连接,以使得处理器可以从存储器中读取信息,并可以向存储器存写信息。可选地,存储器还可以集成到处理器中。处理器和存储器可以设置于ASIC中,ASIC可以设置于终端中。可选地,处理器和存储器也可以设置于终端中的不同的部件中。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时,全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质,(例如,软盘、硬盘、磁带)、光介质(例如,DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。上面的组合也应当包括在计算机可读介质的保护范围之内。
本说明书中各个实施例之间相同或相似的部分可以互相参考。
以上所述的本申请实施方式并不构成对本申请保护范围的限定。
Claims (6)
1.一种通信方法,其特征在于,所述方法包括:
根据调制编码方式MCS索引与码率的对应关系,确定与所述MCS索引对应的码率,其中,在有限缓存的场景下,所述确定与所述MCS索引对应的码率包括:根据所述MCS索引查询得到第一码率,将第一码率和实际发送可支持的最低编码码率中的较大值确定为根据MCS索引确定的码率;
根据确定的与所述MCS索引对应的码率以及码率阈值确定第一序列的编码矩阵类型,其中,所述第一序列是由第二序列经过码块分割后得到的,所述第二序列的长度与所述MCS索引相关,所述第一序列的长度小于或等于第一阈值,其中,当所述码率用分数表示,所述码率阈值采用相同位宽的分数表示,当所述码率为浮点数时,所述码率阈值采用浮点数表示,所述码率是根据MCS索引与码率的对应关系确定的,所述MCS索引与码率的对应关系是以MCS索引区间与码率的对应关系的方式存储的;
基于所述编码矩阵类型对应的编码矩阵对所述第一序列进行编码。
2.根据权利要求1所述的方法,其特征在于,所述根据确定的与所述MCS索引对应的码率以及码率阈值确定所述编码矩阵类型,包括:
当所述确定的与所述MCS索引对应的码率大于所述码率阈值时,确定所述编码矩阵类型为第一编码矩阵类型;或者,
当所述确定的与所述MCS索引对应的码率小于或者等于所述码率阈值时,确定所述编码矩阵类型为第二编码矩阵类型;其中,所述第一编码矩阵类型对应的编码矩阵的尺寸大于所述第二编码矩阵类型对应的编码矩阵的尺寸。
3.根据权利要求1或2所述的方法,其特征在于,所述编码矩阵类型包括:基图(Basegraph)的类型,和/或奇偶校验矩阵的类型。
4.一种通信装置,用于执行如权利要求1至3任一项所述的方法。
5.一种通信装置,其特征在于,所述通信装置包括处理器、存储器以及存储在存储器上并可在处理器上运行的指令,当所述指令被运行时,使得所述通信装置执行如权利要求1至3任一项所述的方法。
6.一种计算机可读存储介质,包括指令,当其在计算机上运行时,使得计算机执行如权利要求1至3任一项所述的方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2018/099904 WO2019029690A1 (zh) | 2017-08-11 | 2018-08-10 | 通信方法和装置 |
EP18842878.3A EP3657707B1 (en) | 2017-08-11 | 2018-08-10 | Communication method and device |
US16/787,958 US11368241B2 (en) | 2017-08-11 | 2020-02-11 | Communication method and communications apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2017106876319 | 2017-08-11 | ||
CN201710687631 | 2017-08-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109391367A CN109391367A (zh) | 2019-02-26 |
CN109391367B true CN109391367B (zh) | 2022-12-30 |
Family
ID=65417427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710807911.9A Active CN109391367B (zh) | 2017-08-11 | 2017-09-08 | 通信方法和装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11368241B2 (zh) |
EP (1) | EP3657707B1 (zh) |
CN (1) | CN109391367B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BR112020003426A2 (pt) * | 2017-08-24 | 2020-08-25 | Telefonaktiebolaget Lm Ericsson (Publ) | segmentação de bloco de código para novo rádio 3gpp |
KR102420721B1 (ko) * | 2017-09-08 | 2022-07-18 | 삼성전자 주식회사 | 통신 또는 방송 시스템에서 전송블록 크기 결정 방법 및 장치 |
CN112771802B (zh) * | 2018-08-06 | 2024-05-24 | 株式会社Ntt都科摩 | 信息发送和接收方法、用户设备和基站 |
JP7369402B2 (ja) * | 2020-07-15 | 2023-10-26 | 日本電信電話株式会社 | 学習方法、学習装置及びプログラム |
CN113395733B (zh) * | 2021-07-30 | 2023-11-21 | 上海瀚讯信息技术股份有限公司 | 基于优化harq缓存利用率的提升基站用户容量的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101005334A (zh) * | 2007-01-12 | 2007-07-25 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的混合自动请求重传包生成方法 |
CN101325474A (zh) * | 2007-06-12 | 2008-12-17 | 中兴通讯股份有限公司 | Ldpc码的混合自动请求重传的信道编码及调制映射方法 |
CN101764682A (zh) * | 2008-12-25 | 2010-06-30 | 普天信息技术研究院有限公司 | 一种调制编码配置的选择方法和装置 |
CN104168084A (zh) * | 2014-07-22 | 2014-11-26 | 江苏中兴微通信息科技有限公司 | 自适应于调制编码方案的符号交织和解交织方法及装置 |
WO2017065942A1 (en) * | 2015-10-14 | 2017-04-20 | Intel IP Corporation | Modulation and coding scheme codes |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100502245C (zh) | 2005-10-21 | 2009-06-17 | 中兴通讯股份有限公司 | 支持任何码率/码长的低密度奇偶校验码编码装置和方法 |
KR101339120B1 (ko) * | 2007-01-24 | 2013-12-09 | 퀄컴 인코포레이티드 | 가변 크기들의 패킷들의 ldpc 인코딩 및 디코딩 |
CN102412842B (zh) | 2010-09-25 | 2016-06-15 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码方法及装置 |
US9191256B2 (en) | 2012-12-03 | 2015-11-17 | Digital PowerRadio, LLC | Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems |
CN104868925B (zh) * | 2014-02-21 | 2019-01-22 | 中兴通讯股份有限公司 | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 |
US20170026976A1 (en) | 2015-07-20 | 2017-01-26 | Qualcomm Incorporated | Flexible coding schemes |
CN107888198B (zh) * | 2016-09-30 | 2023-05-26 | 中兴通讯股份有限公司 | 准循环ldpc编译码方法、装置及ldpc编译码器 |
US10340949B2 (en) * | 2017-02-06 | 2019-07-02 | Qualcomm Incorporated | Multiple low density parity check (LDPC) base graph design |
EP3605894A4 (en) * | 2017-03-30 | 2020-11-25 | LG Electronics Inc. -1- | PROCEDURE FOR PERFORMING CODING ON THE BASIS OF PARITY CHECK MATRIX OF LOW-DENSITY-PARITY-CHECK (LDPC) CODE IN A WIRELESS COMMUNICATION SYSTEM AND TERMINAL DEVICE USING IT |
KR102385274B1 (ko) * | 2017-07-07 | 2022-04-08 | 퀄컴 인코포레이티드 | 저밀도 패리티 체크 코드 베이스 그래프 선택을 적용한 통신 기술 |
KR102549344B1 (ko) * | 2017-08-10 | 2023-06-30 | 삼성전자주식회사 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
CN116073954A (zh) * | 2017-08-10 | 2023-05-05 | 三星电子株式会社 | 用于在通信或广播***中对信道进行编码和解码的方法和设备 |
US10841063B2 (en) * | 2018-04-06 | 2020-11-17 | At&T Intellectual Property I, L.P. | Indicating a number of codewords in 5G wireless communication systems |
-
2017
- 2017-09-08 CN CN201710807911.9A patent/CN109391367B/zh active Active
-
2018
- 2018-08-10 EP EP18842878.3A patent/EP3657707B1/en active Active
-
2020
- 2020-02-11 US US16/787,958 patent/US11368241B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101005334A (zh) * | 2007-01-12 | 2007-07-25 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的混合自动请求重传包生成方法 |
CN101325474A (zh) * | 2007-06-12 | 2008-12-17 | 中兴通讯股份有限公司 | Ldpc码的混合自动请求重传的信道编码及调制映射方法 |
CN101764682A (zh) * | 2008-12-25 | 2010-06-30 | 普天信息技术研究院有限公司 | 一种调制编码配置的选择方法和装置 |
CN104168084A (zh) * | 2014-07-22 | 2014-11-26 | 江苏中兴微通信息科技有限公司 | 自适应于调制编码方案的符号交织和解交织方法及装置 |
WO2017065942A1 (en) * | 2015-10-14 | 2017-04-20 | Intel IP Corporation | Modulation and coding scheme codes |
Non-Patent Citations (1)
Title |
---|
"LDPC Coding chain";Intel Corporation;《3GPP TSG RAN WG1 Meeting NR-Adhoc#2 R1-1711344》;20170630;第2-3节 * |
Also Published As
Publication number | Publication date |
---|---|
EP3657707A4 (en) | 2020-07-29 |
US20200177303A1 (en) | 2020-06-04 |
US11368241B2 (en) | 2022-06-21 |
EP3657707B1 (en) | 2023-07-26 |
CN109391367A (zh) | 2019-02-26 |
EP3657707A1 (en) | 2020-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11374591B2 (en) | Apparatus and method for channel coding in communication system | |
CN109391367B (zh) | 通信方法和装置 | |
US10784893B2 (en) | Method and apparatus for low density parity check channel coding in wireless communication system | |
US11277153B2 (en) | Method and apparatus for low density parity check channel coding in wireless communication system | |
US11996863B2 (en) | Method and apparatus for low density parity check channel coding in wireless communication system | |
WO2019158031A1 (zh) | 编码的方法、译码的方法、编码设备和译码设备 | |
US11463108B2 (en) | Information processing method and communications apparatus | |
WO2019001477A1 (zh) | 信息处理的方法、装置和通信设备 | |
CN110870207A (zh) | 信息处理的方法和通信装置 | |
WO2019029690A1 (zh) | 通信方法和装置 | |
US11088706B2 (en) | Information processing method, apparatus, and communications device | |
EP4250571A2 (en) | Information processing method and communication apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |