KR20170079701A - Display device and method for driving the same - Google Patents

Display device and method for driving the same Download PDF

Info

Publication number
KR20170079701A
KR20170079701A KR1020150190534A KR20150190534A KR20170079701A KR 20170079701 A KR20170079701 A KR 20170079701A KR 1020150190534 A KR1020150190534 A KR 1020150190534A KR 20150190534 A KR20150190534 A KR 20150190534A KR 20170079701 A KR20170079701 A KR 20170079701A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
discharge
display panel
elvdd
Prior art date
Application number
KR1020150190534A
Other languages
Korean (ko)
Other versions
KR102430795B1 (en
Inventor
송준근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150190534A priority Critical patent/KR102430795B1/en
Publication of KR20170079701A publication Critical patent/KR20170079701A/en
Application granted granted Critical
Publication of KR102430795B1 publication Critical patent/KR102430795B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 실시예는 표시패널을 턴-오프 시킬 때 전원전압을 빠르게 방전시켜 표시패널을 턴-오프시키는 시간을 감소시켜 화면과도 현상을 방지할 수 있는 표시 장치에 관한 것이다. 본 발명의 실시예에 따른 표시 장치는 전원전압선에 방전 회로와 방전 제어 회로를 구비한 방전부를 연결하여, 표시패널이 턴-오프될 때 전원전압을 그라운드 전압으로 방전시킬 수 있다. 방전 제어 회로는 표시패널이 턴-오프될 때에만 방전 회로가 전원전압을 그라운드 전압으로 방전시키도록 제어한다. 방전 제어 회로에 입력되는 감마전압과 기준전압의 차전압을 이용하여 구동신호를 생성할 수 있다. 또한, 전원전압이 감소하였을 때에만 방전 제어 회로로부터 방전 회로에 구동신호를 공급할 수 있다.An embodiment of the present invention relates to a display device capable of reducing the time for turning off the display panel by rapidly discharging the power source voltage when the display panel is turned off so as to prevent the screen overflow phenomenon. A display device according to an embodiment of the present invention can discharge a power supply voltage to a ground voltage when a display panel is turned off by connecting a discharge unit including a discharge circuit and a discharge control circuit to a power supply voltage line. The discharge control circuit controls the discharging circuit to discharge the power supply voltage to the ground voltage only when the display panel is turned off. The driving signal can be generated using the difference voltage between the gamma voltage and the reference voltage input to the discharge control circuit. In addition, a drive signal can be supplied from the discharge control circuit to the discharge circuit only when the power supply voltage has decreased.

Description

표시 장치 및 그의 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}DISPLAY APPARATUS AND METHOD FOR DRIVING THE SAME

본 발명의 실시예는 표시 장치 및 그의 구동 방법에 관한 것이다.An embodiment of the present invention relates to a display device and a driving method thereof.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(liquid crystal display), 플라즈마표시장치(plasma display panel), 유기발광표시장치(organic light emitting display device)와 같은 여러 가지 평판표시장치가 활용되고 있다.2. Description of the Related Art As an information society has developed, demands for a display device for displaying an image have been increasing in various forms. In recent years, a liquid crystal display, a plasma display panel, light emitting display devices) are being utilized.

표시장치는 표시패널 및 회로보드를 포함한다. 표시패널은 데이터라인들, 게이트라인들, 및 데이터라인들과 게이트라인들에 접속된 화소들을 포함한다.The display device includes a display panel and a circuit board. The display panel includes data lines, gate lines, and pixels connected to the data lines and the gate lines.

회로보드는 소스 인쇄회로보드(printed circuit board, PCB)일 수 있다. 회로보드에는 연성필름들이 부착될 수 있다. 회로보드 상에 배치된 전원 라인은 표시패널이 턴-온 상태일 때 24V의 전원전압을 공급한다. 회로보드 상에 배치된 감마 라인은 표시패널이 턴-온 상태일 때 12V의 감마 전압을 공급한다. 표시패널이 턴-오프 되면 전원전압이 먼저 0V로 방전되고, 그 다음에 감마 전압이 0V로 방전된다.The circuit board may be a source printed circuit board (PCB). Flexible films can be attached to the circuit board. The power line disposed on the circuit board supplies a power supply voltage of 24 V when the display panel is turned on. A gamma line disposed on the circuit board supplies a gamma voltage of 12V when the display panel is in a turn-on state. When the display panel is turned off, the power source voltage is first discharged to 0V, and then the gamma voltage is discharged to 0V.

전원 라인에는 별도의 방전 경로가 없다. 표시패널이 턴-오프 되면, 전원전압은 표시패널을 통해 방전된다. 방전 속도는 표시패널이 턴-오프될 때의 표시패널의 상태에 따라 다르며, 특히 표시패널이 블랙이나 어두운 화면을 가져서 낮은 그레이를 가지는 경우 방전 속도가 느리다. 이에 따라, 표시패널을 턴-오프시키는 시간이 증가하여 전원전압이 느리게 0V로 전환되는 경우 전원전압이 0V로 전환되기 전에 감마 전압이 0V로 전환되면서 표시패널이 턴-오프되기 전 순간적으로 발광하는 화면과도 현상이 발생하는 문제가 있다.There is no separate discharge path in the power line. When the display panel is turned off, the power source voltage is discharged through the display panel. The discharge speed varies depending on the state of the display panel when the display panel is turned off, and particularly when the display panel has a black or dark screen and has a low gray color, the discharge speed is slow. Accordingly, when the time for turning off the display panel is increased and the power source voltage is slowly changed to 0V, the gamma voltage is switched to 0V before the power source voltage is switched to 0V, and the light is momentarily emitted before the display panel is turned off There is a problem that the screen phenomenon occurs.

본 발명의 실시예는 표시패널이 턴-오프될 때 전원전압을 빠르게 방전시켜 화면과도 현상을 방지할 수 있는 표시 장치 및 그의 구동 방법을 제공하고자 한다.An embodiment of the present invention is to provide a display device capable of rapidly discharging a power source voltage when a display panel is turned off to prevent a screen overheating phenomenon, and a driving method thereof.

본 발명의 실시예는 전원 라인이 배치되는 표시패널, 표시패널로 제1 로직 레벨의 전원전압을 공급하는 전원 공급부 및 표시패널이 턴-온 상태에서 턴-오프 상태로 전환되면 전원전압을 그라운드 전압으로 방전시키는 방전부를 구비한다.The power supply unit supplies a first logic level power voltage to the display panel. When the display panel is turned on, the power supply voltage is changed from a ground voltage As shown in Fig.

본 발명의 실시예는 표시패널이 턴-온 상태에서 턴-오프 상태로 전환되는 경우, 전원전압을 그라운드 전압으로 방전시키는 방전부를 구비한다. 이에 따라, 표시패널이 턴-오프 상태로 전환될 때 전원전압을 빠르게 그라운드 전압으로 방전시킬 수 있다. 이로 인해, 전원전압이 방전되지 않아 표시패널의 화상이 일시적으로 밝아졌다가 꺼지는 화면과도 현상을 방지할 수 있다.An embodiment of the present invention includes a discharge unit for discharging a power supply voltage to a ground voltage when the display panel is switched from a turn-on state to a turn-off state. Thereby, the power supply voltage can be quickly discharged to the ground voltage when the display panel is switched to the turn-off state. As a result, the power supply voltage is not discharged, so that the phenomenon of a screen image in which the image on the display panel is temporarily brightened and turned off can be prevented.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 표시패널, 소스 드라이브 IC, 연성필름, 타이밍 제어회로, 전원 공급부, 방전부, 회로보드, 및 전원 라인을 나타낸 회로도.
도 3은 도 1의 화소의 일 예를 보여주는 예시도면.
도 4는 본 발명의 일 실시예에 따른 전원 공급부 및 방전부를 나타낸 블록도.
도 5는 도 4의 방전부를 상세히 나타낸 회로도.
도 6은 도 5의 오피-앰프를 상세히 나타낸 회로도.
도 7은 본 발명의 일 실시예에 따른 전원전압, 감마전압, 기준전압을 나타낸 파형도.1 is a block diagram of a display device according to an embodiment of the present invention;
FIG. 2 is a circuit diagram showing a display panel, a source drive IC, a flexible film, a timing control circuit, a power supply, a discharge portion, a circuit board, and a power supply line of a display device according to an embodiment of the present invention.
FIG. 3 is an exemplary view showing an example of the pixel of FIG. 1; FIG.
4 is a block diagram illustrating a power supply unit and a discharge unit according to an embodiment of the present invention;
5 is a circuit diagram showing the discharge unit of FIG. 4 in detail;
6 is a circuit diagram showing the op-amp of FIG. 5 in detail;
7 is a waveform diagram illustrating a power supply voltage, a gamma voltage, and a reference voltage according to an exemplary embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. Where the terms "comprises," "having," "consisting of," and the like are used in this specification, other portions may be added as long as "only" is not used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if the temporal relationship is described by 'after', 'after', 'after', 'before', etc., May not be continuous unless they are not used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다. The terms "X-axis direction "," Y-axis direction ", and "Z-axis direction" should not be construed solely by the geometric relationship in which the relationship between them is vertical, It may mean having directionality.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. It should be understood that the term "at least one" includes all possible combinations from one or more related items. For example, the meaning of "at least one of the first item, the second item and the third item" means not only the first item, the second item or the third item, but also the second item and the second item among the first item, May refer to any combination of items that may be presented from more than one.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 표시 장치는 표시패널(10), 게이트 구동부(20), 데이터 구동부(30), 타이밍 제어회로(40), 전원 공급부(50), 및 방전부(60)를 구비한다.1 is a block diagram of a display device according to an embodiment of the present invention. 1, a display device according to an embodiment of the present invention includes a display panel 10, a gate driver 20, a data driver 30, a timing control circuit 40, a power supply 50, (60).

본 발명의 실시예에 따른 표시 장치는 게이트신호들을 게이트라인들(G1~Gn)에 순차적으로 공급하는 라인 순차 스캐닝으로 화소(P)들에 데이터전압들을 공급하는 어떠한 표시 장치도 포함될 수 있다. 예를 들어, 본 발명의 실시예에 따른 표시 장치는 액정 표시 장치(Liquid Crystal Display), 유기 발광 표시 장치(Organic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 전기 영동 표시 장치(Electrophoresis display) 중에 어느 하나로 구현될 수 있다. 이하에서는 본 발명의 실시예에 따른 표시 장치가 유기 발광 표시 장치(Organic Light Emitting Display)인 경우를 중심으로 설명하기로 한다.The display device according to the embodiment of the present invention may include any display device that supplies data voltages to the pixels P by line sequential scanning that sequentially supplies the gate signals to the gate lines G1 to Gn. For example, the display device according to an exemplary embodiment of the present invention may be applied to a liquid crystal display (LCD), an organic light emitting display, a field emission display, an electrophoresis display). Hereinafter, a case in which the display device according to the embodiment of the present invention is an organic light emitting display will be described.

표시패널(10)은 상부기판과 하부기판을 포함한다. 하부기판에는 데이터라인들(D1~Dm, m은 2 이상의 양의 정수), 게이트라인들(G1~Gn, n은 2 이상의 양의 정수), 및 화소(P)들이 마련된다. 화소(P)들은 하부기판의 표시 영역(PA) 상에 마련될 수 있다. 화소(P)는 데이터라인들(D1~Dm) 중 어느 하나와 게이트라인들(G1~Gn) 중 어느 하나에 접속될 수 있다. 이로 인해, 화소(P)는 게이트라인에 게이트신호가 공급될 때 데이터라인의 데이터전압을 공급받으며, 공급된 데이터전압에 따라 소정의 밝기로 발광한다.The display panel 10 includes an upper substrate and a lower substrate. On the lower substrate, data lines (D1 to Dm, m is a positive integer of 2 or more), gate lines (G1 to Gn, n is a positive integer of 2 or more), and pixels (P) are provided. The pixels P may be provided on the display area PA of the lower substrate. The pixel P may be connected to any one of the data lines D1 to Dm and the gate lines G1 to Gn. Accordingly, the pixel P receives the data voltage of the data line when the gate signal is supplied to the gate line, and emits light with a predetermined brightness according to the supplied data voltage.

표시 장치가 유기 발광 표시 장치로 구현되는 경우, 화소(P)들 각각은 도 3과 같이 유기발광다이오드(OLED), 스캔 트랜지스터(ST), 구동 트랜지스터(DT), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스캔 트랜지스터(ST)는 제k 게이트라인(Gk)의 게이트신호에 응답하여 제j 데이터라인(Dj)의 데이터전압을 구동 트랜지스터(DT)의 게이트전극에 공급한다. 구동 트랜지스터(DT)는 그의 게이트 전극에 공급되는 데이터전압에 따라 고전위전압라인(VDDL)으로부터 유기발광다이오드(OLED)로 흐르는 구동전류를 제어한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DT)와 저전위전압라인(VSSL) 사이에 마련되어, 구동전류에 따라 소정의 밝기로 발광한다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압차를 일정하게 유지하기 위해, 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 마련될 수 있다.3, each of the pixels P includes an organic light emitting diode (OLED), a scan transistor ST, a driving transistor DT, and a storage capacitor Cst can do. The scan transistor ST supplies the data voltage of the jth data line Dj to the gate electrode of the driving transistor DT in response to the gate signal of the kth gate line Gk. The driving transistor DT controls the driving current flowing from the high potential voltage line VDDL to the organic light emitting diode OLED in accordance with the data voltage supplied to the gate electrode thereof. The organic light emitting diode OLED is provided between the driving transistor DT and the low potential voltage line VSSL and emits light at a predetermined brightness according to the driving current. The storage capacitor Cst may be provided between the gate electrode and the source electrode of the driving transistor DT in order to maintain a constant voltage difference between the gate electrode and the source electrode of the driving transistor DT.

표시패널(10)은 방전부(60)로부터 전원전압(ELVDD)을 공급받고, 전원 공급부(50)로부터 전원기준전압(ELVSS)을 공급받는다. 전원전압(ELVDD)은 표시패널을 구동시키는 공급 전압으로, 표시패널(10)이 턴-온 상태인 경우 제1 로직 레벨(L1)을 유지한다. 예를 들어, 대형 유기발광표시 장치에서, 제1 로직 레벨(L1)은 24V일 수 있다. 표시패널(10)이 턴-오프 상태인 경우, 전원전압(ELVDD)은 그라운드 전압(GND)을 유지한다. 따라서, 표시패널(10)에 턴-온 상태에서 턴-오프 상태로 전환되는 경우, 전원전압(ELVDD)은 제1 로직 레벨(L1)에서 그라운드 전압(GND)으로 방전된다. 전원기준전압(ELVSS)은 표시패널(10)을 구동시키는 공급 전압으로, 전원 공급부(50)에서 제어할 수 있다.The display panel 10 receives the power supply voltage ELVDD from the discharge unit 60 and receives the power supply reference voltage ELVSS from the power supply unit 50. The power supply voltage ELVDD is a supply voltage for driving the display panel and maintains the first logic level L1 when the display panel 10 is turned on. For example, in a large organic light emitting display, the first logic level L1 may be 24V. When the display panel 10 is in the turn-off state, the power supply voltage ELVDD maintains the ground voltage GND. Therefore, when the display panel 10 is switched from the turn-on state to the turn-off state, the power supply voltage ELVDD is discharged from the first logic level L1 to the ground voltage GND. The power supply reference voltage ELVSS is a supply voltage for driving the display panel 10 and can be controlled by the power supply unit 50. [

게이트 구동부(20)는 타이밍 제어회로(40)로부터 게이트 제어신호(GCS)를 입력받고, 게이트 제어신호(GCS)에 따라 게이트신호들을 생성하여 게이트라인들(G1~Gn)에 공급한다.The gate driver 20 receives the gate control signal GCS from the timing control circuit 40 and generates gate signals according to the gate control signal GCS to supply the gate signals to the gate lines G1 to Gn.

데이터 구동부(30)는 타이밍 제어회로(40)로부터 디지털 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 입력받고, 전원 공급부(50)로부터 감마전압(GMA)들을 공급받는다. 데이터 구동부(30)는 데이터 제어신호(DCS)와 감마전압(GMA)들에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터전압들로 변환하여 데이터전압들을 데이터라인들(D1~Dm)에 공급한다. 감마전압(GMA)들은 데이터라인들에 공급할 데이터전압들 각각의 크기를 제어한다. 감마전압(GMA)들은 제1 로직 레벨(L1)보다 작은 제3 로직 레벨(L3)을 가질 수 있다.The data driver 30 receives the digital video data DATA and the data control signal DCS from the timing control circuit 40 and receives the gamma voltages GMA from the power supply 50. The data driver 30 converts the digital video data DATA into analog data voltages according to the data control signal DCS and the gamma voltages GMA to supply the data voltages to the data lines D1 to Dm. Gamma voltages (GMA) control the magnitude of each of the data voltages to supply to the data lines. The gamma voltages GMA may have a third logic level L3 that is less than the first logic level L1.

타이밍 제어회로(40)는 외부의 시스템 보드(미도시)로부터 디지털 비디오 데이터(DATA)와 타이밍 신호를 입력받고, 전원 공급부(50)로부터 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 입력받는다. 타이밍 제어회로(40)는 타이밍 신호, 게이트 하이 전압(VGH), 및 게이트 로우 전압(VGL)에 기초하여 게이트 구동부(20)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 데이터 구동부(30)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 발생시킨다. 타이밍 제어회로(40)는 게이트 제어신호(GCS)를 게이트 구동부(20)에 공급하고, 디지털 비디오 데이터(DATA)와 소스 제어신호(DCS)를 데이터 구동부(30)에 공급한다.The timing control circuit 40 receives digital video data DATA and a timing signal from an external system board (not shown) and inputs a gate high voltage VGH and a gate low voltage VGL from the power supply 50 Receive. The timing control circuit 40 generates a gate control signal GCS for controlling the operation timing of the gate driver 20 based on the timing signal, the gate high voltage VGH and the gate low voltage VGL, And generates a data control signal DCS for controlling the operation timing of the data control signal DCS. The timing control circuit 40 supplies a gate control signal GCS to the gate driver 20 and a digital video data DATA and a source control signal DCS to the data driver 30. [

전원 공급부(50)는 전원전압(ELVDD), 전원기준전압(ELVSS), 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 및 감마전압(GMA)들을 생성한다. 전원 공급부(50)는 전원전압(ELVDD)을 방전부(60)에 공급한다. 전원 공급부(50)는 전원기준전압(ELVSS)을 표시패널(10)에 공급한다. 전원 공급부(50)는 게이트 하이 전압 및 게이트 로우 전압(VGH, VGL)을 타이밍 제어회로(40)에 공급한다. 전원 공급부(50)는 감마전압(GMA)들을 데이터 구동부(30)에 공급한다.The power supply unit 50 generates the power supply voltage ELVDD, the power supply reference voltage ELVSS, the gate high voltage VGH, the gate low voltage VGL, and the gamma voltages GMA. The power supply unit 50 supplies the power supply voltage ELVDD to the discharging unit 60. The power supply unit 50 supplies the power supply reference voltage ELVSS to the display panel 10. The power supply unit 50 supplies the gate high voltage and the gate low voltages VGH and VGL to the timing control circuit 40. [ The power supply unit 50 supplies the gamma voltages GMA to the data driver 30.

방전부(60)는 전원 공급부(50)로부터 제1 로직 레벨(L1)의 전원전압(ELVDD)을 입력받는다. 방전부(60)는 표시패널(10)이 턴-온 상태인 경우 전원라인(ELVDDL)으로 제1 로직 레벨(L1)의 전원전압(ELVDD)을 출력한다. 방전부(60)는 표시패널(10)이 턴-온 상태에서 턴-오프 상태로 전환되는 경우, 전원전압(ELVDD)을 그라운드 전압(GND)으로 방전시킨다. 이에 따라, 표시패널(10)이 턴-오프 상태로 전환될 때 전원전압(ELVDD)을 빠르게 그라운드 전압(GND)으로 방전시킬 수 있다. 이에 따라, 전원전압(ELVDD)이 방전되지 않아 표시패널(10)의 화상이 일시적으로 밝아졌다가 꺼지는 화면과도 현상을 방지할 수 있다.The discharging unit 60 receives the power supply voltage ELVDD of the first logic level L1 from the power supply unit 50. The discharge unit 60 outputs the power supply voltage ELVDD of the first logic level L1 to the power supply line ELVDDL when the display panel 10 is turned on. The discharge unit 60 discharges the power supply voltage ELVDD to the ground voltage GND when the display panel 10 is switched from the turn-on state to the turn-off state. Accordingly, the power supply voltage ELVDD can be quickly discharged to the ground voltage GND when the display panel 10 is switched to the turn-off state. As a result, the power supply voltage ELVDD is not discharged, so that the phenomenon of the picture being turned off when the image of the display panel 10 is temporarily turned on can be prevented.

도 2는 본 발명의 일 실시예에 따른 표시 장치의 표시패널(10), 소스 드라이브 IC(31), 연성필름(32), 타이밍 제어회로(40), 전원 공급부(50), 방전부(60), 회로보드(70), 및 전원 라인(ELVDDL)을 나타낸 회로도이다. 도 2에서는 설명의 편의를 위해 게이트라인들(G1~Gn), 데이터라인들(D1~Dm), 및 화소(P)들은 생략하였다.2 shows a display panel 10, a source drive IC 31, a flexible film 32, a timing control circuit 40, a power supply unit 50, a discharge unit 60 ), A circuit board 70, and a power supply line (ELVDDL). In FIG. 2, the gate lines G1 to Gn, the data lines D1 to Dm, and the pixels P are omitted for convenience of description.

데이터 구동부(30)는 복수 개의 소스 드라이브 집적회로(이하 "IC"라 한다)(31)들을 포함할 수 있다. 소스 드라이브 IC(31)들 각각은 연성필름(32)에 실장될 수 있다.The data driver 30 may include a plurality of source driver ICs (hereinafter referred to as "IC") 31. Each of the source drive ICs 31 may be mounted on the flexible film 32. [

회로보드(70)는 연성필름(32)들을 통해 표시패널(10)과 연결될 수 있다. 회로보드(70)는 타이밍 제어회로(40), 전원 공급부(50), 및 방전부(60)를 실장할 수 있다. 회로보드(70)는 소스 인쇄회로보드(Printed Circuit Board, PCB)일 수 있다. 또는, 회로보드(70)는 연성 인쇄회로보드(Flexible Printed Circuit Board, FPCB)일 수 있다.The circuit board 70 may be connected to the display panel 10 through the flexible films 32. [ The circuit board 70 can be mounted with the timing control circuit 40, the power supply unit 50, and the discharge unit 60. The circuit board 70 may be a source printed circuit board (PCB). Alternatively, the circuit board 70 may be a flexible printed circuit board (FPCB).

전원 라인(ELVDDL)은 표시패널(10), 전원 공급부(50), 및 방전부(60)를 연결한다. 전원 라인(ELVDDL)은 표시패널(10) 및 회로보드(70) 상에 복수 개로 마련될 수 있으며, 연성필름(32)들을 통하여 표시패널(10) 상에 마련된 전원 라인(ELVDDL)들과 회로보드(70) 상에 마련된 전원 라인(ELVDDL)을 접속할 수 있다. 전원 라인(ELVDDL)은 전원 공급부(50)에서 생성되고, 방전부(60)를 경유하는 전원전압(ELVDD)을 표시패널(10)에 공급한다. 전원 라인(ELVDDL)은 표시패널(10)이 턴-온 상태일 경우, 제1 로직 레벨(L1)의 전원전압(ELVDD)을 공급한다.The power supply line ELVDDL connects the display panel 10, the power supply unit 50, and the discharge unit 60. The power supply line ELVDDL may be provided on the display panel 10 and the circuit board 70. The power supply lines ELVDDL and the circuit board 70 may be provided on the display panel 10 through the flexible films 32. [ And a power supply line (ELVDDL) provided on the display panel 70. The power supply line ELVDDL is generated in the power supply unit 50 and supplies the display panel 10 with the power supply voltage ELVDD via the discharge unit 60. [ The power supply line ELVDDL supplies the power supply voltage ELVDD of the first logic level L1 when the display panel 10 is turned on.

도 4는 본 발명의 일 실시예에 따른 전원 공급부(50) 및 방전부(60)를 나타낸 블록도이다. 방전부(60)는 방전 제어 회로(200)와 방전 회로(210)를 포함한다.4 is a block diagram showing a power supply unit 50 and a discharge unit 60 according to an embodiment of the present invention. The discharge unit (60) includes a discharge control circuit (200) and a discharge circuit (210).

전원 공급부(50)는 전원전압(ELVDD)을 방전 제어 회로(200)와 방전 회로(210)에 공급하고, 입력전압과 기준전압(REF)을 방전 제어 회로(200)에 공급한다. 표시패널(10)이 턴-온 상태인 경우, 기준전압(REF)은 입력전압과 같은 로직 레벨을 가질 수 있다. 입력전압은 데이터전압들을 생성하기 위해 데이터 구동부(30)로 공급되는 감마전압(GMA)들 중 어느 하나일 수 있다. 이 경우, 기준전압(REF)은 감마전압(GMA)와 같은 제3 로직 레벨(L3)을 가질 수 있다. 이에 따라, 감마전압(GMA)을 생성하는 전원 공급부(50)에 별도의 회로나 레벨 쉬프터를 추가하지 않고 전원 공급부(50)에서 기준전압(REF)을 공급할 수 있다.The power supply unit 50 supplies the power supply voltage ELVDD to the discharge control circuit 200 and the discharge circuit 210 and supplies the input voltage and the reference voltage REF to the discharge control circuit 200. When the display panel 10 is in the turn-on state, the reference voltage REF may have the same logic level as the input voltage. The input voltage may be any one of gamma voltages (GMA) supplied to the data driver 30 to generate the data voltages. In this case, the reference voltage REF may have a third logic level L3 such as the gamma voltage GMA. Accordingly, the reference voltage REF can be supplied from the power supply unit 50 without adding a circuit or a level shifter to the power supply unit 50 that generates the gamma voltage GMA.

방전 제어 회로(200)는 전원 공급부(50)로부터 전원전압(ELVDD), 감마전압(GMA), 및 기준전압(REF)을 입력받는다. 방전 제어 회로(200)는 감마전압(GMA)과 기준전압(REF)을 이용하여 구동신호(Vout)를 생성한다. 방전 제어 회로(200)는 전원전압(ELVDD)이 제1 로직 레벨(L1)보다 낮은 제2 로직 레벨(L2)보다 낮아지면 구동신호(Vout)를 출력한다. 이에 따라, 표시패널(10)이 턴-온 상태에서 턴-오프 상태로 전환되는 경우에만 구동 신호(Vout)를 방전 회로(210)로 출력할 수 있다.The discharge control circuit 200 receives the power supply voltage ELVDD, the gamma voltage GMA, and the reference voltage REF from the power supply 50. The discharge control circuit 200 generates the drive signal Vout using the gamma voltage GMA and the reference voltage REF. The discharge control circuit 200 outputs the drive signal Vout when the power supply voltage ELVDD becomes lower than the second logic level L2 lower than the first logic level L1. Accordingly, the driving signal Vout can be outputted to the discharging circuit 210 only when the display panel 10 is switched from the turn-on state to the turn-off state.

방전 회로(210)는 방전 제어 회로(200)로부터 구동신호(Vout)를 입력받는다. 방전 회로(210)는 구동신호(Vout)가 입력되면 전원 라인(ELVDDL)을 그라운드에 접속시켜, 전원전압(ELVDD)을 그라운드 전압(GND)으로 방전시킨다. 이에 따라, 표시패널을 턴-온 상태에서 턴-오프 상태로 전환시킬 때, 전원전압(ELVDD)을 빠르게 그라운드 전압(GND)으로 방전시킬 수 있다.The discharge circuit 210 receives the drive signal Vout from the discharge control circuit 200. The discharge circuit 210 connects the power supply line ELVDDL to the ground when the driving signal Vout is inputted and discharges the power supply voltage ELVDD to the ground voltage GND. Accordingly, when switching the display panel from the turn-on state to the turn-off state, the power source voltage ELVDD can be quickly discharged to the ground voltage GND.

도 5는 방전부(60)를 상세히 나타낸 회로도이다. 방전부(60)는 방전 제어 회로(200)와 방전 회로(210)를 포함한다.5 is a circuit diagram showing the discharge unit 60 in detail. The discharge unit (60) includes a discharge control circuit (200) and a discharge circuit (210).

방전 회로(210)는 제1 스위칭부(S1) 및 제1 저항(R1)을 포함할 수 있다.The discharging circuit 210 may include a first switching unit S1 and a first resistor R1.

제1 스위칭부(S1)는 방전 제어 회로(200)와 접속된다. 제1 스위칭부(S1)는 방전 제어 회로(200)로부터 구동신호(Vout)를 입력받는 경우 턴-온된다. 제1 스위칭부(S1)는 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)을 이용하여 구현할 수 있다. 이 경우, MOSFET의 게이트로 구동신호(Vout)를 입력받아 MOSFET이 턴-온될 수 있다. 이에 따라, 구동신호(Vout)가 입력되는 경우에만 전원 라인(ELVDDL)을 그라운드에 접속시켜 전원전압(ELVDD)을 방전시킬 수 있다.The first switching unit S1 is connected to the discharge control circuit 200. [ The first switching unit S1 is turned on when the driving signal Vout is received from the discharging control circuit 200. [ The first switching unit S1 may be implemented using an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor). In this case, the MOSFET can be turned on by receiving the driving signal Vout through the gate of the MOSFET. Accordingly, the power supply voltage ELVDDL can be discharged by connecting the power supply line ELVDDL to the ground only when the driving signal Vout is input.

제1 저항(R1)은 전원 라인(ELVDDL)과 제1 스위칭부(S1)의 사이에 배치된다. 제1 저항(R1)은 제1 스위칭부(S1)가 턴-온되어 전원 라인(ELVDDL)이 그라운드에 접속되었을 때, 전원전압(ELVDD)이 방전되는 속도를 제어할 수 있다. 이를 위해, 제1 저항(R1)은 가변 저항일 수 있다.The first resistor R1 is disposed between the power supply line ELVDDL and the first switching unit S1. The first resistor R1 can control the rate at which the power source voltage ELVDD is discharged when the first switching unit S1 is turned on and the power source line ELVDDL is connected to the ground. To this end, the first resistor R1 may be a variable resistor.

방전 제어 회로(200)는 제2 스위칭부(S2)와 연산 증폭기(201)을 포함한다.The discharge control circuit 200 includes a second switching unit S2 and an operational amplifier 201. [

제2 스위칭부(S2)는 인버터(INV)를 포함한 인버터 라인(INVL)을 통해 전원 라인(ELVDDL)과 접속된다. 제2 스위칭부(S2)는 전원전압(ELVDD)이 제2 로직 레벨(L2)보다 낮아지는 경우 턴-온된다. 제2 스위칭부(S2)는 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)을 이용하여 구현할 수 있다. 이 경우, MOSFET의 게이트로 반전 전원전압(INV_ELVDD)을 입력받을 수 있다. 이에 따라, 표시패널(10) 턴-온에서 턴-오프로 전환되는 경우, 전원전압(ELVDD)이 내려갈수록 반전 전원전압(INV_ELVDD)은 상승하게 되어 MOSFET이 턴-온될 수 있다.The second switching unit S2 is connected to the power supply line ELVDDL through the inverter line INVL including the inverter INV. The second switching unit S2 is turned on when the power supply voltage ELVDD becomes lower than the second logic level L2. The second switching unit S2 may be implemented using an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor). In this case, the inverted source voltage INV_ELVDD can be input to the gate of the MOSFET. Accordingly, when the display panel 10 is switched from the turn-on state to the turn-off state, the reverse power supply voltage INV_ELVDD rises as the power supply voltage ELVDD decreases, and the MOSFET can be turned on.

연산 증폭기(201)는 기준전압(REF)과 감마전압(GMA)을 입력받고, 기준전압(REF)과 감마전압(GMA)의 차전압에 따라 구동신호(Vout)를 출력한다. 연산 증폭기(201)는 포지티브 입력부, 네거티브 입력부, 및 출력부를 갖는다.The operational amplifier 201 receives the reference voltage REF and the gamma voltage GMA and outputs the driving signal Vout according to the difference voltage between the reference voltage REF and the gamma voltage GMA. The operational amplifier 201 has a positive input section, a negative input section, and an output section.

포지티브 입력부에는 기준전압(REF)이 입력되고, 포지티브 입력부와 연산 증폭기(201)는 기준 라인(REFL)으로 연결된다. 네거티브 입력부에는 감마전압(GMA)이 입력되고, 네거티브 입력부와 오피-엠프(201)는 감마 라인(GMAL)으로 연결된다. 출력부로 구동신호(Vout)가 출력되고, 출력부는 구동 라인(DL)으로 연결된다.A reference voltage REF is input to the positive input unit, and a reference line REFL is connected to the positive input unit and the operational amplifier 201. A gamma voltage (GMA) is input to the negative input unit, and a gamma line (GMAL) is connected to the op-amp 201. The driving signal Vout is outputted to the output portion, and the output portion is connected to the driving line DL.

도 5와 같이 연산 증폭기(201)에 별도의 피드백 저항들이 연결되지 않은 경우, 연산 증폭기(201)에 입력되는 기준전압(REF) 및 감마전압(GMA)과, 연산 증폭기(201)로부터 출력되는 구동신호(Vout)의 관계는 수학식 1 과 같다.5, when no additional feedback resistors are connected to the operational amplifier 201, the reference voltage REF and the gamma voltage GMA input to the operational amplifier 201, The relationship of the signal Vout is expressed by Equation (1).

Figure pat00001
Figure pat00001

수학식 1에서, Gain은 연산 증폭기(201)자체의 전압 이득을 의미한다. 즉, 구동신호(Vout)는 기준전압(REF)과 감마전압(GMA)의 차전압에 오피-앰프 자체의 전압 이득을 곱한 크기로 발생한다. 표시패널(10)이 턴-온 상태인 경우에는 기준전압(REF)과 감마전압(GMA)의 차전압이 발생하지 않아 구동신호(Vout)가 발생하지 않는다. 표시패널(10)이 턴-온 상태에서 턴-오프 상태로 전환되는 경우, 감마전압(GMA)과 기준전압(REF) 모두 그라운드 전압(GND)으로 방전된다. 그러나 감마전압(GMA)보다 기준전압(REF)이 그라운드 전압(GND)으로 방전되기 시작하는 타이밍이 늦다. 이에 따라, 기준전압(REF)과 감마전압(GMA)의 차전압이 발생하고, 구동신호(Vout)를 생성할 수 있다. 감마전압(GMA)이 낮아질수록, 구동신호(Vout)의 전압 크기는 증가한다. 이에 따라, 감마전압(GMA)이 낮은 경우인 표시패널(10)이 낮은 그레이 레벨, 즉 어두운 화상을 표시하는 경우 전압 크기가 큰 구동신호(Vout)를 제1 스위칭부(S1)에 인가하여 전원전압(ELVDD)을 빠르게 방전시킬 수 있다.In Equation (1), Gain denotes the voltage gain of the operational amplifier 201 itself. That is, the driving signal Vout is generated by a voltage obtained by multiplying the differential voltage between the reference voltage REF and the gamma voltage GMA by the voltage gain of the op-amp itself. When the display panel 10 is in the turn-on state, a difference voltage between the reference voltage REF and the gamma voltage GMA is not generated, so that the driving signal Vout is not generated. When the display panel 10 is switched from the turn-on state to the turn-off state, both the gamma voltage GMA and the reference voltage REF are discharged to the ground voltage GND. However, the timing at which the reference voltage REF starts to discharge to the ground voltage GND is later than the gamma voltage GMA. Thus, a difference voltage between the reference voltage REF and the gamma voltage GMA is generated, and the drive signal Vout can be generated. As the gamma voltage GMA decreases, the voltage magnitude of the drive signal Vout increases. Accordingly, when the display panel 10, which is a case in which the gamma voltage GMA is low, displays a low gray level, i.e., a dark image, the driving signal Vout having a large voltage magnitude is applied to the first switching unit S1, The voltage ELVDD can be quickly discharged.

또는, 연산 증폭기(201)는 도 6과 같이 제2 및 제3 저항(R2, R3)을 더 포함하여, 피드백 기능을 갖는 반전 증폭기로 설계할 수 있다. 이상적인 연산 증폭기(201)는 전압 이득과 입력 저항은 매우 크다. 이에 따라, 연산 증폭기(201)의 포지티브 및 네거티브 입력부로 흐르는 전류는 없으며, 포지티브 입력부와 네거티브 입력부의 전압은 같다. 도 6의 회로에서 연산 증폭기(201)에 입력되는 기준전압(REF) 및 감마전압(GMA)과, 연산 증폭기(201)로부터 출력되는 구동신호(Vout)의 관계는 수학식 2 와 같다.Alternatively, the operational amplifier 201 may further include second and third resistors R2 and R3 as shown in FIG. 6, and may be designed as an inverting amplifier having a feedback function. The ideal operational amplifier 201 has a very large voltage gain and input resistance. Thereby, no current flows to the positive and negative input sections of the operational amplifier 201, and the voltages of the positive input section and the negative input section are the same. The relationship between the reference voltage REF and the gamma voltage GMA input to the operational amplifier 201 in the circuit of Fig. 6 and the driving signal Vout output from the operational amplifier 201 is shown in Equation (2).

Figure pat00002
Figure pat00002

표시패널(10)이 턴-온 상태인 경우에는 기준전압(REF)과 감마전압(GMA)의 차전압이 발생하지 않아 기준전압(REF)과 같은 크기의 전압을 갖는 구동신호(Vout)가 생성된다. 표시패널(10)이 턴-온 상태에서 턴-오프 상태로 전환되는 경우, 감마전압(GMA)과 기준전압(REF) 모두 그라운드 전압(GND)으로 방전된다. 그러나 감마전압(GMA)보다 기준전압(REF)이 그라운드 전압(GND)으로 방전되기 시작하는 타이밍이 늦다. 이에 따라, 기준전압(REF)과 감마전압(GMA)의 차전압이 발생하고, 구동신호(Vout)의 크기가 증가한다. 감마전압(GMA)이 낮아질수록, 구동신호(Vout)의 전압 크기는 증가한다. 이에 따라, 감마전압(GMA)이 낮은 경우인 표시패널(10)이 낮은 그레이 레벨, 즉 어두운 화상을 표시하는 경우 전압 크기가 큰 구동신호(Vout)를 제1 스위칭부(S1)에 인가하여 전원전압(ELVDD)을 빠르게 방전시킬 수 있다.When the display panel 10 is in the turn-on state, a difference voltage between the reference voltage REF and the gamma voltage GMA is not generated, so that the drive signal Vout having the same magnitude as the reference voltage REF is generated do. When the display panel 10 is switched from the turn-on state to the turn-off state, both the gamma voltage GMA and the reference voltage REF are discharged to the ground voltage GND. However, the timing at which the reference voltage REF starts to discharge to the ground voltage GND is later than the gamma voltage GMA. Accordingly, a difference voltage between the reference voltage REF and the gamma voltage GMA is generated, and the magnitude of the drive signal Vout increases. As the gamma voltage GMA decreases, the voltage magnitude of the drive signal Vout increases. Accordingly, when the display panel 10, which is a case in which the gamma voltage GMA is low, displays a low gray level, i.e., a dark image, the driving signal Vout having a large voltage magnitude is applied to the first switching unit S1, The voltage ELVDD can be quickly discharged.

구동신호(Vout)가 생성되더라도, 표시패널(10)이 턴-온 상태여서 전원전압(ELVDD)이 제1 로직 레벨(L1)인 경우 제2 스위칭부(S2)는 턴-오프 상태이므로, 구동신호(Vout)는 구동 라인(DS)으로 출력되지 않는다. 전원전압(ELVDD)이 제1로직 레벨(L1)보다 낮은 제2 로직 레벨(L2)보다 낮아지면, 제2 스위칭부(S2)가 턴-온된다. 제2 스위칭부(S2)가 턴-온되면, 구동 라인(DL)을 통해 제1 스위칭부(S1)로 구동 신호(Vout)가 입력될 수 있다. 이에 따라, 표시패널(10)이 턴-온 상태에서 턴-오프 상태로 전환되는 경우에만 구동 신호(Vout)를 방전 회로(210)로 공급할 수 있다.Even if the driving signal Vout is generated, since the second switching unit S2 is in the turn-off state when the display panel 10 is in the turn-on state and the power supply voltage ELVDD is the first logic level L1, The signal Vout is not output to the driving line DS. When the power supply voltage ELVDD becomes lower than the second logic level L2 lower than the first logic level L1, the second switching unit S2 is turned on. When the second switching unit S2 is turned on, the driving signal Vout may be input to the first switching unit S1 through the driving line DL. Accordingly, the drive signal Vout can be supplied to the discharge circuit 210 only when the display panel 10 is switched from the turn-on state to the turn-off state.

도 7은 본 발명의 일 실시예에 따른 전원전압, 감마전압, 기준전압을 나타낸 파형도이다.7 is a waveform diagram illustrating a power supply voltage, a gamma voltage, and a reference voltage according to an exemplary embodiment of the present invention.

표시패널(10)이 턴-온 상태에서 턴-오프 상태로 전환되면, 전원전압(ELVDD), 감마전압(GMA), 및 기준전압(REF)가 모두 감소하기 시작한다. 이 때, 전원전압(ELVDD)의 방전 시작 타이밍(T1)(이하 “제1 타이밍(T1)이라 한다) 은 입력전압의 방전 시작 타이밍(T2)(이하 “제2 타이밍(T2)이라 한다)보다 빠르다. 특히, 도 7과 같이, 감마전압(GMA)은 전원전압(ELVDD)이 제1 로직 레벨(L1)보다 낮은 제2 로직 레벨(L2)보다 낮아지면 방전되기 시작한다. 이에 따라, 전원전압(ELVDD)이 입력전압보다 빠르게 감소하여, 입력전압이 방전된 후에도 전원전압(ELVDD)이 방전되지 않아 표시패널(10)이 일시적으로 밝아졌다 턴-오프되는 화면과도 현상을 방지할 수 있다.When the display panel 10 is switched from the turn-on state to the turn-off state, both the power supply voltage ELVDD, the gamma voltage GMA, and the reference voltage REF begin to decrease. At this time, the discharge start timing T1 of the power source voltage ELVDD (hereinafter referred to as " first timing T1 ") is greater than the discharge start timing T2 of the input voltage (hereinafter referred to as second timing T2) fast. Specifically, as shown in FIG. 7, the gamma voltage GMA starts to be discharged when the power supply voltage ELVDD becomes lower than the second logic level L2 lower than the first logic level L1. Accordingly, even when the power source voltage ELVDD decreases faster than the input voltage, the power source voltage ELVDD is not discharged even after the input voltage is discharged, so that the display panel 10 is temporarily turned on. .

제2 타이밍(T2)은 기준전압(REF)의 방전 시작 타이밍(T3)(이하 “제3 타이밍(T3)이라 한다)보다 늦다. 이에 따라, 기준전압(REF)과 입력전압 사이에 차전압이 발생하여, 제2 타이밍(T2)과 제3 타이밍(T3)의 사이에 구동신호(Vout)가 생성될 수 있다.The second timing T2 is later than the discharge start timing T3 of the reference voltage REF (hereinafter referred to as " third timing T3 "). Thus, a difference voltage is generated between the reference voltage REF and the input voltage, and the drive signal Vout can be generated between the second timing T2 and the third timing T3.

전원전압(ELVDD)은 제1 로직 레벨(L1)에서 감소하기 시작한다. 전원전압(ELVDD)은 제1 로직 레벨(L1)보다 작은 제2 로직 레벨(L2)보다 작아지면, 반전 전원전압(INV_ELVDD)에 의해 제2 스위칭부(S2)가 턴-온되어, 생성된 구동신호(Vout)가 출력될 수 있다. 구동신호(Vout)가 출력되는 동안에는 제1 스위칭부(S1)가 턴-온 된다. 이에 따라, 전원 라인(ELVDDL)을 그라운드와 접속시키는 방전 회로(210)를 통해 전원전압이 더 빨리 그라운드 전압(GND)으로 방전될 수 있다.The power supply voltage ELVDD starts to decrease at the first logic level L1. When the power supply voltage ELVDD becomes smaller than the second logic level L2 smaller than the first logic level L1, the second switching section S2 is turned on by the inversion power supply voltage INV_ELVDD, The signal Vout can be output. While the driving signal Vout is being output, the first switching unit S1 is turned on. Accordingly, the power supply voltage can be discharged to the ground voltage GND sooner through the discharge circuit 210 connecting the power supply line ELVDDL to the ground.

이하에서는 본 발명의 실시예에 따른 표시 장치의 구동 방법에 대하여 설명하기로 한다.Hereinafter, a method of driving a display device according to an embodiment of the present invention will be described.

첫 번째로, 전원전압(ELVDD)이 제1 로직 레벨(L1)보다 낮은 제2 로직 레벨(L2)보다 낮아지면 방전 제어 회로(200)에 내장된 제2 스위칭부(S2)를 턴-온한다. 제2 스위칭부(S2)는 인버터(INV)를 포함한 인버터 라인(INVL)을 통해 전원 라인(ELVDDL)과 접속된다. 제2 스위칭부(S2)는 전원전압(ELVDD)이 제2 로직 레벨(L2)보다 낮아지는 경우 턴-온된다. 제2 스위칭부(S2)는 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)을 이용하여 구현할 수 있다. 이 경우, MOSFET의 게이트로 반전 전원전압(INV_ELVDD)을 입력받을 수 있다. 이에 따라, 표시패널(10) 턴-온에서 턴-오프로 전환되는 경우, 전원전압(ELVDD)이 내려갈수록 반전 전원전압(INV_ELVDD)은 상승하게 되어 MOSFET이 턴-온될 수 있다.First, when the power supply voltage ELVDD becomes lower than the second logic level L2 lower than the first logic level L1, the second switching unit S2 built in the discharge control circuit 200 is turned on . The second switching unit S2 is connected to the power supply line ELVDDL through the inverter line INVL including the inverter INV. The second switching unit S2 is turned on when the power supply voltage ELVDD becomes lower than the second logic level L2. The second switching unit S2 may be implemented using an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor). In this case, the inverted source voltage INV_ELVDD can be input to the gate of the MOSFET. Accordingly, when the display panel 10 is switched from the turn-on state to the turn-off state, the reverse power supply voltage INV_ELVDD rises as the power supply voltage ELVDD decreases, and the MOSFET can be turned on.

두 번째로, 방전 제어 회로(200)에 내장된 연산 증폭기(201)는 기준전압(REF)과 감마전압(GMA)을 입력받고, 기준전압(REF)과 감마전압(GMA)의 차전압에 따라 구동신호(Vout)를 출력한다. 연산 증폭기(201)는 포지티브 입력부, 네거티브 입력부, 및 출력부를 갖는다. 포지티브 입력부에는 기준전압(REF)이 입력되고, 포지티브 입력부와 연산 증폭기(201)는 기준 라인(REFL)으로 연결된다. 네거티브 입력부에는 감마전압(GMA)이 입력되고, 네거티브 입력부와 오피-엠프(201)는 감마 라인(GMAL)으로 연결된다. 출력부로 구동신호(Vout)가 출력되고, 출력부는 구동 라인(DL)으로 연결된다.Secondly, the operational amplifier 201 incorporated in the discharge control circuit 200 receives the reference voltage REF and the gamma voltage GMA and outputs the reference voltage REF and the gamma voltage GMA according to the difference voltage between the reference voltage REF and the gamma voltage GMA. And outputs the driving signal Vout. The operational amplifier 201 has a positive input section, a negative input section, and an output section. A reference voltage REF is input to the positive input unit, and a reference line REFL is connected to the positive input unit and the operational amplifier 201. A gamma voltage (GMA) is input to the negative input unit, and a gamma line (GMAL) is connected to the op-amp 201. The driving signal Vout is outputted to the output portion, and the output portion is connected to the driving line DL.

표시패널(10)이 턴-온 상태에서 턴-오프 상태로 전환되는 경우, 감마전압(GMA)과 기준전압(REF) 모두 그라운드 전압(GND)으로 방전된다. 그러나 감마전압(GMA)보다 기준전압(REF)이 그라운드 전압(GND)으로 방전되기 시작하는 타이밍이 늦다. 이에 따라, 기준전압(REF)과 감마전압(GMA)의 차전압이 발생하고, 구동신호(Vout)의 크기가 증가한다. 감마전압(GMA)이 낮아질수록, 구동신호(Vout)의 전압 크기는 증가한다. 이에 따라, 감마전압(GMA)이 낮은 경우인 표시패널(10)이 낮은 그레이 레벨, 즉 어두운 화상을 표시하는 경우 전압 크기가 큰 구동신호(Vout)를 제1 스위칭부(S1)에 인가하여 전원전압(ELVDD)을 빠르게 방전시킬 수 있다.When the display panel 10 is switched from the turn-on state to the turn-off state, both the gamma voltage GMA and the reference voltage REF are discharged to the ground voltage GND. However, the timing at which the reference voltage REF starts to discharge to the ground voltage GND is later than the gamma voltage GMA. Accordingly, a difference voltage between the reference voltage REF and the gamma voltage GMA is generated, and the magnitude of the drive signal Vout increases. As the gamma voltage GMA decreases, the voltage magnitude of the drive signal Vout increases. Accordingly, when the display panel 10, which is a case in which the gamma voltage GMA is low, displays a low gray level, i.e., a dark image, the driving signal Vout having a large voltage magnitude is applied to the first switching unit S1, The voltage ELVDD can be quickly discharged.

방전 회로(210)는 방전 제어 회로(200)로부터 구동신호(Vout)를 입력받는다. 방전 회로(210)는 제1 스위칭부(S1)를 포함할 수 있다. 제1 스위칭부(S1)는 방전 제어 회로(200)와 접속된다. 제1 스위칭부(S1)는 방전 제어 회로(200)로부터 구동신호(Vout)를 입력받는 경우 턴-온된다. 제1 스위칭부(S1)는 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)을 이용하여 구현할 수 있다. 이 경우, MOSFET의 게이트로 구동신호(Vout)를 입력받아 MOSFET이 턴-온될 수 있다.The discharge circuit 210 receives the drive signal Vout from the discharge control circuit 200. The discharging circuit 210 may include a first switching unit S1. The first switching unit S1 is connected to the discharge control circuit 200. [ The first switching unit S1 is turned on when the driving signal Vout is received from the discharging control circuit 200. [ The first switching unit S1 may be implemented using an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor). In this case, the MOSFET can be turned on by receiving the driving signal Vout through the gate of the MOSFET.

본 발명의 실시예는 표시패널이 턴-온 상태에서 턴-오프 상태로 전환되는 경우, 전원전압을 그라운드 전압으로 방전시키는 방전부를 구비한다. 이에 따라, 표시패널이 턴-오프 상태로 전환될 때 전원전압을 빠르게 그라운드 전압으로 방전시킬 수 있다. 이로 인해, 전원전압이 방전되지 않아 표시패널의 화상이 일시적으로 밝아졌다가 꺼지는 화면과도 현상을 방지할 수 있다.An embodiment of the present invention includes a discharge unit for discharging a power supply voltage to a ground voltage when the display panel is switched from a turn-on state to a turn-off state. Thereby, the power supply voltage can be quickly discharged to the ground voltage when the display panel is switched to the turn-off state. As a result, the power supply voltage is not discharged, so that the phenomenon of a screen image in which the image on the display panel is temporarily brightened and turned off can be prevented.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10: 표시패널 20: 게이트 구동부
30: 데이터 구동부 31: 소스 드라이브 IC
32: 연성필름 40: 타이밍 제어회로
50: 전원 공급부 60: 방전부
70: 회로보드 200: 방전 제어 회로
201: 연산 증폭기 210: 방전 회로
DL: 구동 라인 ELVDDL: 전원 라인
GMAL: 감마 라인 REFL: 기준 라인
INV: 인버터 INVL: 인버터 라인
PA: 표시영역 R1, R2, R3: 제1 내지 제3 저항
S1, S2: 제1 및 제2 스위칭부10: display panel 20: gate driver
30: Data driver 31: Source drive IC
32: Flexible film 40: Timing control circuit
50: power supply unit 60:
70: circuit board 200: discharge control circuit
201: operational amplifier 210: discharge circuit
DL: Driving line ELVDDL: Power line
GMAL: Gamma line REFL: Reference line
INV: Inverter INVL: Inverter line
PA: display region R1, R2, R3: first to third resistors
S1, S2: First and second switching parts

Claims (10)

전원 라인(ELVDDL)이 배치되는 표시패널(10);
상기 전원 라인(ELVDDL)으로 제1 로직 레벨(L1)의 전원전압(ELVDD)을 공급하는 전원 공급부(50); 및
상기 표시패널(10)이 턴-온 상태에서 턴-오프 상태로 전환되는 경우 상기 전원전압(ELVDD)을 그라운드 전압(GND)으로 방전시키는 방전부(60)를 구비하는 표시 장치.A display panel 10 in which a power supply line (ELVDDL) is disposed;
A power supply unit 50 for supplying the power supply voltage ELVDD of the first logic level L1 to the power supply line ELVDDL; And
And a discharging unit (60) for discharging the power supply voltage (ELVDD) to a ground voltage (GND) when the display panel (10) is switched from a turn-on state to a turn-off state. 제 1 항에 있어서, 상기 방전부(60)는,
상기 전원전압(ELVDD)이 상기 제1 로직 레벨(L1)보다 낮은 제2 로직 레벨(L2)보다 낮아지면 기준전압(REF)과 입력전압에 따라 구동신호(Vout)를 출력하는 방전 제어 회로(200); 및
상기 구동신호(Vout)가 입력되면 상기 전원 라인(ELVDDL)을 그라운드에 접속시키는 방전 회로(210)를 포함하는 표시 장치.The apparatus according to claim 1, wherein the discharge unit (60)
A discharge control circuit 200 for outputting a drive signal Vout according to a reference voltage REF and an input voltage when the power supply voltage ELVDD becomes lower than a second logic level L2 lower than the first logic level L1, ); And
And a discharge circuit (210) for connecting the power supply line (ELVDDL) to the ground when the driving signal (Vout) is inputted. 제 2 항에 있어서, 상기 방전 회로(210)는,
상기 방전 제어 회로(200)로부터 상기 구동신호(Vout)에 따라 상기 전원 라인(ELVDD)과 그라운드 사이의 접속을 스위칭하는 제1 스위칭부(S1)를 포함하는 표시 장치.The plasma display apparatus according to claim 2, wherein the discharge circuit (210)
And a first switching unit (S1) for switching the connection between the power supply line (ELVDD) and the ground according to the driving signal (Vout) from the discharge control circuit (200). 제 2 항에 있어서, 상기 방전 제어 회로(200)는,
상기 기준전압(REF)과 상기 입력전압을 입력받고, 상기 기준전압(REF)과 상기 입력전압의 차전압에 따라 상기 구동신호(Vout)를 출력하는 연산 증폭기(201);
상기 연산 증폭기(201)와 상기 방전 회로(210) 사이에 접속되며, 제어 단자에 입력되는 전압에 따라 상기 구동신호(Vout)의 공급을 스위칭하는 제2 스위칭부(S2); 및
상기 전원 라인(ELVDDL)과 상기 제2 스위칭부(S2)의 상기 제어 단자 사이에 접속되며, 상기 전원 라인(ELVDDL)의 전원전압(ELVDD)을 반전시키는 인버터(INV)를 포함하는 표시 장치.3. The plasma display apparatus according to claim 2, wherein the discharge control circuit (200)
An operational amplifier 201 receiving the reference voltage REF and the input voltage and outputting the driving signal Vout according to a difference voltage between the reference voltage REF and the input voltage;
A second switching unit (S2) connected between the operational amplifier (201) and the discharging circuit (210) for switching supply of the driving signal (Vout) according to a voltage input to the control terminal; And
And an inverter (INV) connected between the power supply line (ELVDDL) and the control terminal of the second switching unit (S2) and inverting the power supply voltage (ELVDD) of the power supply line (ELVDDL). 제 2 항에 있어서,
상기 표시패널(10)에 데이터전압들을 공급하는 데이터 구동부(30)를 더 포함하며,
상기 입력전압은 상기 데이터전압들을 생성하기 위해 상기 데이터 구동부(30)로 공급되는 감마전압(GMA)들 중 어느 하나인 것을 특징으로 하는 표시 장치.3. The method of claim 2,
And a data driver (30) for supplying data voltages to the display panel (10)
Wherein the input voltage is one of gamma voltages (GMA) supplied to the data driver (30) to generate the data voltages. 제 2 항에 있어서,
상기 표시패널(10)이 턴-온 상태에서 턴-오프 상태로 전환될 때,
상기 전원전압(ELVDD)의 방전 시작 타이밍(T1)은 상기 입력전압의 방전 시작 타이밍(T2)보다 빠른 표시 장치.
3. The method of claim 2,
When the display panel 10 is switched from the turn-on state to the turn-off state,
Wherein a discharge start timing (T1) of the power source voltage (ELVDD) is earlier than a discharge start timing (T2) of the input voltage.
제 6 항에 있어서,
상기 표시패널(10)이 턴-온 상태에서 턴-오프 상태로 전환될 때,
상기 입력전압의 방전 시작 타이밍(T2)은 상기 기준전압(REF)의 방전 시작 타이밍(T3)보다 빠른 표시 장치.The method according to claim 6,
When the display panel 10 is switched from the turn-on state to the turn-off state,
The discharge start timing (T2) of the input voltage is faster than the discharge start timing (T3) of the reference voltage (REF). 전원전압(ELVDD)이 제1 로직 레벨(L1)보다 낮은 제2 로직 레벨(L2)보다 낮아지면 방전 제어 회로(200)를 턴-온하는 단계;
연산 증폭기(201)가 기준전압(REF)과 감마전압(GMA)을 입력받고, 상기 방전 제어 회로(200)가 턴-온되는 경우 상기 기준전압(REF)과 상기 감마전압(GMA)의 차전압에 따라 구동신호(Vout)를 출력하는 단계; 및
방전 회로(210)는 구동신호(Vout)가 입력되는 경우 전원 라인(ELVDDL)을 그라운드에 접속시켜 전원전압(ELVDD)을 그라운드 전압(GND)으로 방전시키는 단계를 포함하는 표시 장치의 구동 방법.Turning on the discharge control circuit (200) if the power supply voltage (ELVDD) is lower than a second logic level (L2) lower than the first logic level (L1);
When the operational amplifier 201 receives the reference voltage REF and the gamma voltage GMA and the discharging control circuit 200 is turned on, the difference voltage between the reference voltage REF and the gamma voltage GMA Outputting a driving signal (Vout) according to the control signal; And
The discharging circuit 210 discharges the power supply voltage ELVDD to the ground voltage GND by connecting the power supply line ELVDDL to the ground when the driving signal Vout is inputted. 제 8 항에 있어서, 상기 방전 제어 회로(200)를 턴-온하는 단계는,
방전 제어 회로(200)에 내장된 제2 스위칭부(S2)가 인버터(INV)를 포함한 인버터 라인(INVL)을 통해 반전 전원전압(INV_ELVDD)을 입력받는 단계; 및
상기 반전 전원전압(INV_ELVDD)이 상승하는 경우 상기 제2 스위칭부(S2)를 턴-온시키는 단계를 포함하는 표시 장치의 구동 방법.9. The method of claim 8, wherein turning on the discharge control circuit (200)
The second switching unit S2 incorporated in the discharge control circuit 200 receives the inverted supply voltage INV_ELVDD through the inverter line INVL including the inverter INV; And
And turning on the second switching unit (S2) when the inversion power supply voltage (INV_ELVDD) rises. 제 8 항에 있어서, 상기 구동신호(Vout)를 출력하는 단계는,
감마전압(GMA)이 그라운드 전압(GND)으로 방전되기 시작하는 단계;
상기 감마전압(GMA)보다 늦게 기준전압(REF)이 그라운드 전압(GND)으로 방전되기 시작하는 단계;
방전 시작 타이밍의 차이에 따른 기준전압(REF)과 감마전압(GMA)의 차전압이 발생하는 단계; 및
상기 차전압을 이용하여 구동신호(Vout)를 생성하는 단계를 포함하는 표시 장치의 구동 방법.The method as claimed in claim 8, wherein the step of outputting the driving signal (Vout)
Starting to discharge the gamma voltage GMA to the ground voltage GND;
Starting to discharge the reference voltage REF to the ground voltage GND later than the gamma voltage GMA;
Generating a difference voltage between a reference voltage (REF) and a gamma voltage (GMA) in accordance with a difference in a discharge start timing; And
And generating the driving signal (Vout) by using the difference voltage.
KR1020150190534A 2015-12-31 2015-12-31 Display device and method for driving the same KR102430795B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150190534A KR102430795B1 (en) 2015-12-31 2015-12-31 Display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150190534A KR102430795B1 (en) 2015-12-31 2015-12-31 Display device and method for driving the same

Publications (2)

Publication Number Publication Date
KR20170079701A true KR20170079701A (en) 2017-07-10
KR102430795B1 KR102430795B1 (en) 2022-08-08

Family

ID=59356516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150190534A KR102430795B1 (en) 2015-12-31 2015-12-31 Display device and method for driving the same

Country Status (1)

Country Link
KR (1) KR102430795B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142809A (en) * 1997-11-06 1999-05-28 Hitachi Ltd Liquid crystal display device
KR20080069438A (en) * 2007-01-23 2008-07-28 삼성전자주식회사 Common voltage generating circuit and liquid crystal display comprising the same
KR20090021742A (en) * 2007-08-28 2009-03-04 삼성모바일디스플레이주식회사 Dc-dc converter and organic light emitting display thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142809A (en) * 1997-11-06 1999-05-28 Hitachi Ltd Liquid crystal display device
KR20080069438A (en) * 2007-01-23 2008-07-28 삼성전자주식회사 Common voltage generating circuit and liquid crystal display comprising the same
KR20090021742A (en) * 2007-08-28 2009-03-04 삼성모바일디스플레이주식회사 Dc-dc converter and organic light emitting display thereof

Also Published As

Publication number Publication date
KR102430795B1 (en) 2022-08-08

Similar Documents

Publication Publication Date Title
US10181290B2 (en) Display device and method of driving the same
EP3151233B1 (en) Organic light emitting diode display
KR101281926B1 (en) Liquid crystal display device
US7999785B2 (en) Light-source module for display device and display device having the same
US8207958B2 (en) Display having rush current reduction during power-on
WO2016155206A1 (en) Pixel circuit and drive method therefor, array substrate and display device
KR101451744B1 (en) Organic Light Emitting Diode Display Device
EP3330958B1 (en) Display device having an integrated type scan driver
US20190378456A1 (en) Stretchable display device, panel driving circuit and the method of driving the same
KR20180072922A (en) Organic light emitting display panel, organic light emitting display device
KR101469027B1 (en) Display device and driving method thereof
JP2007034306A (en) Driving apparatus for display device and display device containing the same
JP2015222327A (en) Display device drive method and display device
US20220335905A1 (en) Light-emitting device, display device, and led display device
KR20070007591A (en) Voltage generator for flat panel display apparatus
KR101958449B1 (en) Organic light emitting diode display device and method for driving the same
KR20160083565A (en) Display Device
KR102436560B1 (en) Gate driving circuit and organic light emitting display using the same
KR102419917B1 (en) Display Device And Method Of Driving The Same
US10140921B2 (en) EM signal control circuit, EM signal control method and organic light emitting display device
US9053661B2 (en) Display device and driving method thereof
KR102430795B1 (en) Display device and method for driving the same
KR102028326B1 (en) Display device
KR102412006B1 (en) Organic light emitting display panel and organic light emitting display device comprising the same
JP2017223855A (en) Electro-optic device, method for driving electro-optic device, and electronic apparatus

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant