KR20170055858A - 인셀 터치 방식 액정표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 이물에 의한 센싱배선과 화소전극 간의 전기적 단락과 센싱배선이 유실되는 문제를 개선할 수 있는 방안을 제공하는 것에 과제가 있다.
이를 위해, 본 발명에서는 단일 마스크 공정을 통해 순차적으로 적층된 투명도전층과 절연막과 금속층을 패터닝하여 서로 분리된 투명도전패턴 및 화소전극과, 투명도전패턴 상부에 절연패턴 및 센싱배선을 형성할 수 있으며, 특히 절연막 사용에 따라 건식식각 공정이 추가적으로 진행된다.
이처럼, 포토레지스트패턴에 대한 애싱 공정에 더하여 절연막 사용에 따른 건식식각 공정이 추가적으로 진행됨으로써, 하부의 투명도전층은 원하는 형태로 패터닝되어 투명도전패턴과 화소전극으로 바람직하게 분리될 수 있다. 또한, 화소전극과 분리된 투명도전패턴 상에는 절연패턴이 존재하게 된다. 따라서, 센싱배선과 화소전극 간의 전기적 단락 문제는 확실하게 방지될 수 있게 된다.
더욱이, 절연막은 그 특성상 하부의 투명도전층 및 상부의 금속층과 접착력이 우수하므로, 센싱배선과 하부 적층막과의 접착력이 향상되어 센싱배선이 제거되어 유실되는 것을 효과적으로 개선할 수 있게 된다.

Description

인셀 터치 방식 액정표시장치 및 그 제조방법{In-cell touch type liquid crystal display device and method of manufacturing the same}

본 발명은 인셀 터치 방식 액정표시장치에 관한 것으로서, 보다 상세하게는, 이물에 의한 센싱배선과 화소전극 간의 전기적 단락 문제와 센싱배선이 유실되는 문제를 개선할 수 있는 인셀 터치 방식 액정표시장치 및 그 제조방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display device), 플라즈마표시장치(PDP : plasma display panel), 유기발광소자(OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.

이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 널리 사용되고 있다.

최근에, 스마트폰(smart phone)이나 태블릿(tablet)이 보급됨에 따라 액정표시장치에 터치 기능이 부가되고 있는 실정인데, 특히 액정표시장치의 슬림화를 위해 액정패널 내부에 터치 스크린이 내장된 인셀(in-cell) 터치 방식이 적용되고 있다.

이와 같은 인셀 터치 방식의 액정표시장치에서는, 표시영역에 매트릭스 형태로 배치된 터치블럭이 정의되고, 터치블럭 단위로 셀프 캡(self cap) 방식의 터치전극으로 기능하는 공통전극이 배치되며, 각 터치전극에는 대응되는 센싱배선이 접속된다. 이와 같이 구성된 액정표시장치에 대해, 표시구간(display period)과 터치센싱구간(touch sensing period)이 교대하게 되며, 표시구간에는 공통전압이 센싱배선에 출력되어 해당 터치전극에 인가되고 터치센싱구간 동안에는 터치센싱을 위한 터치구동신호가 센싱배선에 출력되어 해당 터치전극에 인가된다.

종래의 액정표시장치에 있어, 어레이기판 제조시 마스크 공정 저감을 위해 화소전극과 센싱배선을 동일한 마스크 공정으로 형성하게 되는데, 이와 관련하여 도 1a 및 1b를 참조할 수 있다.

도 1a 및 1b는 종래의 인셀 터치 방식 액정표시장치의 화소전극과 센싱배선을 형성하는 공정을 도시한 단면도이다. 도 1a 및 1b에서는, 설명의 편의를 위해, 화소전극과 센싱배선 형성과 관련된 구성을 위주로 도시하였다.

도 1a를 참조하면, 기판(11) 상에 ITO와 같은 투명도전층(60)과, 구리(Cu)와 같이 저저항 특성의 금속물질로 이루어진 금속층(80)을 증착하고, 하프톤 마스크를 사용하여 금속층(80) 상에 제1,2포토레지스트패턴(91,92)을 형성하게 된다. 이때, 제1포토레지스트패턴(91,92)은 센싱배선이 형성되는 영역에 대응하여 위치하고, 제2포토레지스트패턴(92)은 화소전극이 형성되는 영역에 대응하여 위치하게 되며, 제2포토레지스트패턴(92)은 제1포토레지스트패턴(91)에 비해 낮은 두께를 갖게 된다.

위와 같이 형성된 제1,2포토레지스터패턴(91,92)을 식각 마스크로 하여 금속층(80)에 대해 제1습식식각(wet-etching) 공정을 진행한다.

이에 따라, 도 1b에 도시한 바와 같이, 제1,2포토레지스터패턴(91,92) 사이의 노출된 영역에 위치하는 금속층(80)은 제거되어 서로 이격된 제1,2금속패턴(81,82)이 형성된다. 다음으로, 애싱(ashing)공정을 진행하여 낮은 두께의 제2포토레지스트패턴(91)을 제거한다. 다음으로, 투명도전층(60)에 대해 제2습식식각 공정을 진행하여 투명도전패턴(61)과 화소전극(62)을 형성하게 된다.

그 후에, 제1,2금속패턴(81,82)에 대해 제3습식식각 공정을 진행하여 노출된 제2금속패턴(82)을 제거하고, 가장자리가 일부 제거된 제1금속패턴(81) 즉 센싱배선(81)이 형성된다.

그런데, 센싱배선(81)과 화소전극(62) 간의 간격은 대략 2-3um 정도로 상당히 좁아, 이물에 의해 센싱배선(81)과 화소전극(62)이 전기적으로 단락되는 문제가 발생할 수 있다.

이와 관련하여 도 2를 함께 참조하여 설명하면, 제1,2포토레지스트패턴(91,92) 간의 간격이 매우 좁은 관계로, 제1습식식각 공정 진행시 발생된 이물이 이격 간격 공간에 제거되지 않은 상태로 잔존할 수 있게 된다. 이 경우에, 잔존하는 이물에 의해 그 하부의 투명도전층(60)은 제2습식식각 공정에서 제거되지 않게 되고, 이에 따라 센싱배선(81) 하부의 투명도전패턴(61)은 화소전극(62)과 분리되지 않고 일체로 연결된 상태가 된다. 이로 인해, 센싱배선(81)과 화소전극(62)은 전기적으로 단락되는 문제가 발생하게 된다.

또한, 일반적으로 투명도전층(60)과 금속층(80)은 접착력이 좋지 않아, 금속층(80)이 투명도전층(60)으로부터 들뜬 상태를 갖게 된다. 이에 따라, 금속층(80)에 대한 식각공정 진행시 식각액이 투명도전층(60)과 금속층(80) 사이로 침투하여, 결과적으로 센싱배선(81)이 하부의 투명도전층(60)으로부터 이탈되어 유실되는 문제가 발생하게 된다.

본 발명은 이물에 의한 센싱배선과 화소전극 간의 전기적 단락과 센싱배선이 유실되는 문제를 개선할 수 있는 방안을 제공하는 것에 과제가 있다.

전술한 바와 같은 과제를 달성하기 위해, 본 발명은 동일한 형상으로 순차 적층된 투명도전패턴과, 제1절연패턴과, 센싱배선과, 화소영역에 배치되고 투명도전패턴과 동일층에 분리되어 위치하는 화소전극과, 터치블럭 각각에 배치되고 센싱배선과 연결되는 터치전극을 포함하는 인셀 터치 방식 액정표시장치를 제공한다.

한편, 인셀 터치 방식 액정표시장치는 화소전극과 동일한 형상을 갖고 제1절연패턴과 동일층에 분리되어 위치하는 제2절연패턴이 더 구비될 수 있다.

그리고, 투명도전패턴과 제1절연패턴은 센싱배선보다 넓은 폭을 갖는 갖도록 구성될 수 있다.

또한, 터치전극과 센싱배선이 접속되는 터치콘택홀을 갖는 보호막이 더 구비될 수 있다.

다른 측면에서, 본 발명은 기판 상에 순차 적층된 투명도전층과 절연막과 금속층 상에 제1,2포토레지스터패턴을 형성하는 단계와, 제1식각공정을 진행하여 제1,2포토레지스트패턴 하부 각각에 제1,2금속패턴을 형성하는 단계와, 건식식각 공정을 진행하여 제1,2절연패턴을 형성하는 단계와, 애싱공정을 진행하여 제2포토레지스트패턴을 제거하는 단계와, 제2식각공정을 진행하여 제1,2절연패턴 하부 각각에 투명도전패턴과 화소전극을 형성하는 단계와, 제3식각공정을 진행하여 센싱배선을 형성하는 단계와, 센싱배선과 연결되는 터치전극을 터치블럭 각각에 형성하는 단계를 포함하는 인셀 터치 방식 액정표시장치 제조방법을 제공한다.

한편, 인셀 터치 방식 액정표시장치 제조방법은 터치전극과 센싱배선이 접속되는 터치콘택홀을 갖는 보호막을 형성하는 단계가 더 포함될 수 있다.

본 발명에서는, 단일 마스크 공정을 통해 순차적으로 적층된 투명도전층과 절연막과 금속층을 패터닝하여 서로 분리된 투명도전패턴 및 화소전극과, 투명도전패턴 상부에 절연패턴 및 센싱배선을 형성할 수 있으며, 특히 절연막 사용에 따라 건식식각 공정이 추가적으로 진행된다.

이처럼, 포토레지스트패턴에 대한 애싱 공정에 더하여 절연막 사용에 따른 건식식각 공정이 추가적으로 진행됨으로써, 금속층 식각 공정시 발생하는 이물은 효과적으로 제거될 수 있게 되어, 하부의 투명도전층은 원하는 형태로 패터닝되어 투명도전패턴과 화소전극으로 바람직하게 분리될 수 있다. 또한, 화소전극과 분리된 투명도전패턴 상에는 절연패턴이 존재하게 되므로, 센싱배선은 화소전극과는 전기적으로 절연된 상태가 된다. 이에 따라, 센싱배선과 화소전극 간의 전기적 단락 문제는 확실하게 방지될 수 있게 된다.

더욱이, 절연막은 그 특성상 하부의 투명도전층 및 상부의 금속층과 접착력이 우수하므로, 센싱배선과 하부 적층막과의 접착력이 향상되어 센싱배선이 제거되어 유실되는 것을 효과적으로 개선할 수 있게 된다.

도 1a 및 1b는 종래의 인셀 터치 방식 액정표시장치의 화소전극과 센싱배선을 형성하는 공정을 도시한 단면도.
도 2는 종래의 인셀 터치 방식 액정표시장치의 화소전극과 센싱배선을 형성하는 공정에서 이물이 발생한 경우를 도시한 단면도.
도 3은 본 발명의 실시예에 따른 인셀 터치 방식 액정표시장치를 개략적으로 도시한 도면.
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이기판의 터치블럭 내의 화소영역을 도시한 평면도.
도 5는 도 4의 절단선 V-V를 따라 도시한 단면도.
도 6a 내지 6f는 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 도시한 단면도.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.

도 3은 본 발명의 실시예에 따른 인셀 터치 방식 액정표시장치를 개략적으로 도시한 도면이다.

도 3을 참조하면, 본 실시예에 따른 액정표시장치(100)는 셀프 캡 방식의 터치소자인 터치전극(201)이 액정표시장치 즉 액정패널 내부에 구성된 인셀 터치 방식의 액정표시장치이다. 이와 같은 액정표시장치(100)는, 어레이기판과 어레이기판에 대향하는 대향기판으로서 예를 들면 컬러필터기판과 어레이기판과 컬러필터기판 사이에 위치하는 액정층을 포함할 수 있다.

여기서, 터치전극(201)은 공통전극으로 기능하도록 구성될 수 있으며, 이 경우에 터치전극(201) 즉 공통전극(201)은 화소영역에 배치된 화소전극(도 4의 162 참조)과 함께 어레이기판에 형성되어 영상을 표시하는 표시구간 동안에는 액정층을 구동할 수 있다. 이와 같은 터치전극(201)을 구비한 액정표시장치(100)는 프린지필드(fringe field) 방식인 AH-IPS(Advanced High performance In-Plane Switching) 방식으로 구성될 수 있다.

액정표시장치(100)의 영상을 표시하는 표시영역에는, 화소영역이 행방향과 열방향을 따라 매트릭스 형태로 배치된다.

한편, 액정표시장치(100)의 표시영역에는, 다수의 터치블럭(TB)이 행방향과 열방향을 따라 매트릭스 형태로 배치될 수 있다. 이때, 각 터치블럭(TB)은 행방향과 열방향으로 이웃하는 다수의 화소영역을 단위 그룹으로 하여 구성된다.

액정표시장치(100)의 어레이기판에는 터치블럭(TB) 단위로 터치전극(201)이 형성된다. 각 터치블럭(TB)에 형성된 터치전극(201)은, 이웃하는 터치블럭(TB)의 터치전극(201)과는 분리되어 이격된 형태로 패턴되어 있다. 즉, 이웃하는 터치블럭에 구성된 터치전극(201)은 서로 전기적으로 단선된 형태로 구성된다.

액정표시장치(100)의 어레이기판에는 각 터치블럭(TB)과 연결되는 센싱배선(181)이 일방향을 따라 연장되어 형성되어 있다. 예를 들면, 센싱배선(181)은 데이터배선(도 4의 141 참조)의 연장방향인 열방향을 따라 형성될 수 있다. 센싱배선(181)은 터치콘택홀(CH1)을 통해 해당 터치블럭(TB)의 터치전극(201)과 연결되어 구동 신호를 전달하게 된다.

이와 관련하여, 표시구간으로서 매 프레임 동안에는, 센싱배선(181)에 공통전압이 인가되어 대응되는 터치전극(201)에 전달된다. 이에 따라, 해당 터치블럭(TB)의 각 화소영역에는 화소전극과 터치전극(201) 사이에 전계가 발생되어 액정을 구동하게 되고, 이로 인해 영상을 표시할 수 있게 된다.

한편, 표시구간 사이의 터치센싱구간으로서 이웃하는 프레임 사이의 블랭크(blank)구간 동안에는, 센싱배선(181)에 펄스 파형의 터치구동신호가 인가되어 터치전극(201)에 전달된다. 또한, 터치 유무에 따른 각 터치블럭(TB)의 정전용량 변화량에 해당되는 센싱신호가 해당 터치전극(201)을 통해 검출되어 대응되는 센싱배선(181)에 인가된다. 이와 같이 검출된 센싱신호를 통해 사용자의 터치 여부를 판단할 수 있게 된다.

이처럼, 터치블럭(TB)에 형성된 터치전극(201)은 전계 발생을 위한 공통전극(201)의 기능과 함께 사용자 터치를 감지하기 위한 전극으로 기능하여 얇은 두께의 인셀 터치 방식 액정표시장치(100)를 구현할 수 있게 된다.

이하, 본 실시예에 따른 액정표시장치의 어레이기판의 구조에 대해 보다 도 4 및 5를 더 참조하여 상세하게 설명한다.

도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이기판의 터치블럭 내의 화소영역을 도시한 평면도이고, 도 5는 도 4의 절단선 V-V를 따라 도시한 단면도이다. 여기서, 도 4에서는 설명의 편의를 위해, 소스전극 및 드레인전극(143,145) 하부의 반도체층(131)과 데이터배선(141) 하부의 반도체패턴(132)을 생략하였다.

도 4 및 5를 참조하면, 액정표시장치(100)의 어레이기판에는 제1방향으로서 행방향을 따라 연장된 다수의 게이트배선(121)이 기판(111) 상에 형성되어 있다. 게이트배선(121) 상에는 게이트절연막(130)이 형성되며, 게이트절연막(130) 상에는 제2방향으로서 열방향을 따라 연장된 다수의 데이터배선(141)이 형성된다.

이와 같이 서로 교차하는 게이트배선 및 데이터배선(121,141)에 의해, 매트릭스(matrix) 형태로 배치된 다수의 화소영역(P)이 정의된다.

각 화소영역(P)에는, 게이트배선 및 데이터배선(121,141)과 연결된 박막트랜지스터(T)가 형성되어 있다.

박막트랜지스터(T)는, 게이트배선(121)과 연결된 게이트전극(123)과, 게이트전극(123) 상의 게이트절연막(130) 상에 위치하는 반도체층(131)과, 반도체층(131) 상에 서로 이격된 소스전극 및 드레인전극(143,145)을 포함할 수 있다. 여기서, 소스전극(143)은 데이터배선(141)과 연결된다. 그리고, 데이터배선(141) 하부에는 데이터배선(141)을 따라 연장되며 반도체층(131)과 연결된 반도체패턴(132)이 형성될 수 있다.

소스전극 및 드레인전극(143,145) 상에는 제1보호막(150)이 형성될 수 있다. 제1보호막(150)은 포토아크릴(photo acryl:PAC)과 같은 유기절연물질로 형성될 수 있는데, 이에 한정되지는 않는다. 이때, 유기절연물질로 제1보호막(145)이 형성된 경우에 기판 면은 실질적으로 평탄화될 수 있게 된다. 제1보호막(150)에는 드레인전극(145)을 노출하는 드레인콘택홀(CH2)이 형성된다.

제1보호막(150) 상에는 각 화소영역(P) 별로 박막트랜지스터(T)의 드레인전극(145)과 드레인콘택홀(CH2)을 통해 연결되는 화소전극(162)이 형성되어 있다. 화소전극(162)은 화소영역(P) 내에서 실질적으로 판 형상으로 형성될 수 있다. 그리고, 화소전극(162)은 ITO와 같은 투명도전물질로 형성된다.

화소전극(162) 상에는, 화소전극(162)과 직접 접촉하며 실질적으로 동일한 형상으로 패턴된 제2절연패턴(172)이 형성될 수 있다. 이와 관련하여, 제2절연패턴(172)은 화소전극(162)과 동일한 마스크 공정에서 형성되는 구성으로서, 평면적으로 볼 때 실질적으로 화소전극(162)과 동일한 형상으로 형성될 수 있다. 다른 예로서, 제2절연패턴(172)은 화소전극(162) 상에서 제거되도록 구성될 수 있다.

터치전극(201) 즉 공통전극(201)은 터치블럭(TB) 단위로 형성되며, 화소전극(162) 상에 적어도 하나의 절연막, 예를 들어, 제2절연패턴(172)과 제2보호막(190)을 사이에 두고 배치되어 프린지 필드를 형성할 수 있다. 공통전극(201)은 각 화소영역(P)에 대응하여 화소전극(162)과 마주보는 바(bar) 형상의 다수의 전극패턴(202)을 포함하고, 전극패턴(202) 사이에는 개구(203)가 형성될 수 있다.

여기서, 다수의 전극패턴(202)은 데이터배선(141)의 연장방향을 따라 연장되는 형태로 형성될 수 있다. 그리고, 다수의 전극패턴(202)은, 데이터배선(141)에 근접하여 화소영역(P)의 최외측에 위치하는 제1전극패턴(202a)과, 제1전극패턴(202a)의 내측에 위치하는 제2전극패턴(202b)을 포함할 수 있다.

여기서, 제1전극패턴(202a)은 데이터배선(141)보다 넓은 폭을 가져 실질적으로 하부의 데이터배선(141)을 가리는 형태로 형성될 수 있는데, 이에 한정되지는 않는다. 또한, 제1전극패턴(202a)은, 데이터배선(141)과 중첩되는 센싱배선(181) 보다 넓은 폭을 가져 실질적으로 하부의 대응되는 센싱배선(181)을 가리는 형태로 형성될 수 있는데, 이에 한정되지는 않는다.

이와 같은 형태로 제1전극패턴(202a)을 형성하게 되면, 제1전극패턴(202a)은 데이터배선(141)과 화소전극(162) 사이의 차폐전극으로서 기능하여 이들 간의 전기적 간섭을 방지할 수 있게 되고, 마찬가지로 제1전극패턴(202a)은 센싱배선(181)과 화소전극(162) 사이의 차폐전극으로서 기능하게 되어 이들 간의 전기적 간섭을 방지할 수 있게 된다.

그리고, 내부에 위치하는 제2전극패턴(202b)은 제1전극패턴(202a)보다 작은 폭을 갖도록 형성될 수 있는데, 이에 한정되지는 않는다.

공통전극(201)과 화소전극(151)은 ITO,IZO,ITZO 등의 투명도전성물질로 형성된다.

센싱배선(181)은 해당 터치블럭(TB) 내에서 하부에 위치하는 데이터배선(141)의 연장 방향을 따라 연장되고, 데이터배선(141)과 중첩되도록 구성될 수 있다. 이처럼, 센싱배선(181)을 비표시요소인 데이터배선(141)과 중첩되게 배치하게 되면, 센싱배선(181)에 의해 개구율이 저하되는 것을 방지하고 또한 센싱배선(181)의 폭을 최대한 증가시켜 저항을 감소시킬 수 있다.

센싱배선(181)은 공통전극(201)과 절연막, 예를 들어, 제2보호막(190)을 사이에 두고 배치될 수 있으며, 이들 전극은 제2보호막(190)에 형성된 터치콘택홀(CH1)을 통해 접촉하도록 구성될 수 있다.

한편, 센싱배선(181) 하부에는, 센싱배선(181)의 연장 방향을 따라 연장되며 실질적으로 동일한 형상으로 패턴된 제1절연패턴(171)과 투명도전패턴(161)이 형성되며, 센싱배선(181)은 하부의 제1절연패턴(171)과 직접 접촉하고 제1절연패턴(171)은 하부의 투명도전패턴(161)와 직접 접촉하도록 구성된다.

이와 관련하여, 순차적으로 적층된 투명도전패턴(161)과 제1절연패턴(171)과 센싱배선(181)은 앞서 언급한 제2절연패턴(172) 및 화소전극(162)과 동일한 마스크 공정에서 형성되는 구성이다. 이에 따라, 센싱배선(181)과 제1절연패턴(171)과 투명도전패턴(161)은 실질적으로 동일한 형상으로 형성될 수 있게 된다.

또한, 제1,2절연패턴(171,172)은 동일 물질로서, 예를 들면, 산화실리콘이나 질화실리콘 등의 무기절연물질로 형성되는 것이 바람직한데 이에 한정되지는 않으며, 유기절연물질로 형성될 수도 있다. 그리고, 제1,2절연패턴(171,172)은 서로 이격되어 분리된 상태로 구성된다. 마찬가지로, 투명도전패턴(161)은 화소전극(162)과 동일 물질로 형성되고 서로 이격되어 분리된 상태로 구성된다.

한편, 제1절연패턴(171)이 개재되어 상부의 센싱배선(181)과는 절연된 상태가 되는 투명도전패턴(161)은, 전기적으로 볼 때 액정표시장치(100) 내에서 별도의 신호가 인가되지 않는 플로팅(floating) 상태로 구성될 수 있다. 이 경우에, 투명도전패턴(161)에 별도의 신호가 인가되지 않게 되어, 주변의 신호배선들에 대한 전기적 간섭은 방지될 수 있다.

위와 같이 본 실시예에 따르면 센싱배선(181) 하부와 화소전극 및 투명도전패턴(162,161) 상부에 이들과 동일 마스크 공정을 통해 형성되는 절연패턴(171,172)을 배치하게 된다. 이 배치 구조를 단일 마스크 공정으로 형성함에 따라, 센싱배선(181)과 화소전극(162) 간의 전기적 단락이 방지될 수 있고, 또한 센싱배선(181)의 유실이 방지될 수 있게 된다.

이와 관련하여, 금속물질로 형성된 센싱배선(181)은 투명도전물질로 형성된 투명도전패턴(161)과는 접착력이 좋지 않으며, 이에 따라 종래와 같이 투명도전패턴 상에 직접 센싱배선을 형성하는 경우에는 센싱배선이 식각공정에서 제거되어 유실되는 문제가 발생하게 된다.

반면에, 본 실시예에서는 센싱배선(181)과 하부의 투명도전패턴(161) 사이에, 이들과 접착력이 우수한 절연물질을 사용한 절연패턴(171)를 형성하게 된다. 이에 따라, 센싱배선(181)과 하부 적층막과의 접착력이 향상되어, 식각공정에서 식각액 침투로 인해 센싱배선(181)이 제거되어 유실되는 문제가 효과적으로 개선될 수 있게 된다.

그리고, 종래의 경우에는 센싱배선 형성을 위한 금속층의 식각공정에서 발생된 이물이 포토레지스트패턴 사이의 투명도전층 상에 잔존함에 따라, 후속하는 식각공정에서 투명도전패턴과 화소전극이 분리되지 않고 연결되어 결과적으로 센싱배선과 화소전극이 전기적으로 단락되는 문제가 발생하게 된다.

반면에, 본 실시예에서는 투명도전패턴(161)과 센싱배선(181) 사이에 절연패턴(171)이 개재됨으로써, 센싱배선(181)과 화소전극(162) 간의 전기적 단락 문제는 근원적으로 해소된다.

한편, 절연패턴(171) 사용에 의해 센싱배선(181)과 화소전극(162) 간의 전기적 단락 문제가 해소된다 하더라도, 투명도전패턴(161)과 화소전극(162)이 종래와 같이 분리되지 않고 연결된 상태가 되면, 화소전극(162)에 인가된 전하가 투명도전패턴(161)으로 유입되어 화소 전압이 강하되는 문제가 발생하거나 투명도전패턴(161)을 따라 배치된 화소영역들이 전기적으로 단락되는 문제가 발생할 수 있다. 이에 대해, 본 실시예에서는 서로 분리된 절연패턴(171,172)을 형성하기 위해 금속층과 투명도전층 사이에 개재된 절연막에 대한 건식식각 공정이 추가적으로 진행된다. 이 추가적 건식식각 공정에 의해, 투명도전층 상에 보다 정확하게는 절연막 상에 존재하는 존재하는 이물은 효과적으로 제거될 수 있게 되어, 후속하는 식각공정에서 투명도전패턴(161)과 화소전극(162)은 바람직하게 분리될 수 있게 된다.

따라서, 본 실시예에 따르면, 센싱배선(181)과 화소전극(162) 간의 전기적 단락 문제가 해소되고, 또한 화소전극(162)과 투명도전패턴(161)이 연결되는 경우에 발생하는 문제들을 개선할 수 있게 된다.

이하, 전술한 구조의 액정표시장치용 어레이기판을 제조하는 방법을 도 6을 함께 참조하여 상세하게 설명한다.

도 6a 내지 6f는 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 도시한 단면도이다.

도 6a를 참조하면, 기판(111) 상에 게이트배선(도 4의 121 참조)과 게이트배선에 연결된 게이트전극(123)을 형성하고, 게이트배선과 게이트전극(123) 상에 게이트절연막(130)을 형성한다.

다음으로, 게이트절연막(130) 상에 게이트전극(123)에 대응하는 반도체층(131)을 형성하고, 반도체층(131) 상에 서로 이격된 소스전극 및 드레인전극(143,145)을 형성하고, 소스전극(143)과 연결된 데이터배선(141)을 형성한다. 이때, 마스크 공정 저감을 위해, 반도체층(131)과, 소스전극 및 드레인전극(143,145)과, 데이터배선(141)은 동일한 마스크 공정으로 형성될 수 있다. 이 경우에, 데이터배선(141) 하부에는 반도체층(131)과 연결된 반도체패턴(132)이 형성된다.

위와 같이 형성된 게이트전극(123)과, 반도체층(131)과, 소스전극 및 드레인전극(143,145)은 박막트랜지스터(T)를 구성하게 된다.

다음으로, 데이터배선(141)과 소스전극 및 드레인전극(143,145) 상에, 드레인전극(145)을 노출하는 드레인콘택홀(CH2)을 갖는 제1보호막(150)을 형성한다.

다음으로, 제1보호막(150) 상에 투명도전층(160)과, 절연막(170)과, 금속층(180)을 순차 적층하고, 금속층(180) 상에 포토레지스트층(미도시)을 형성한다.

이때, 투명도전층(160)은 ITO,IZO,ITZO 등의 투명도전물질로 형성된다.

그리고, 절연막(170)은 실리콘이나 질화실리콘 등의 무기절연물질로 형성될 수 있는데, 이에 한정되지는 않는다. 한편, 투명도전층(160)과 금속층(180) 사이에 절연막(170)이 배치됨에 따라 투명도전층(160)과 금속층(180) 사이의 접착력은 향상될 수 있다.

또한, 금속층(180)은 신호 전달을 고려하여 투명도전층(160)에 비해 낮은 저항의 금속물질로서 구리와 같은 저저항의 금속물질로 형성될 수 있다.

다음으로, 포토레지스트층에 대해 하프톤 마스크를 사용한 노광 공정과 현상 공정을 진행하여, 금속층(180) 상에 제1,2포토레지스트패턴(211,212)을 형성한다.

이때, 제1포토레지스트패턴(211)은 센싱배선이 형성되는 영역에 대응하여 형성되고, 제2포토레지스트패턴(212)은 화소전극이 형성되는 영역에 대응하여 형성된다. 그리고, 제2포토레지스트패턴(212)은 제1포토레지스트패턴(211)에 비해 낮은 두께를 갖게 된다.

다음으로, 도 6b를 참조하면, 위와 같이 형성된 제1,2포토레지스터패턴(211,212)을 식각 마스크로 하여 금속층(180)에 대해 제1습식식각 공정을 진행한다. 이에 따라, 제1,2포토레지스터패턴(211,212) 사이의 노출된 영역에 위치하는 금속층(180)은 제거되어, 제1,2포토레지스트패턴(211,212) 하부 각각에 제1,2금속패턴(181,182)이 형성된다.

다음으로, 절연막(170)에 대해 제1,2포토레지스터패턴(211,212)을 식각 마스크로 하여(즉, 제1,2금속패턴(181,182)을 식각 마스크로 하여) 건식식각 공정을 진행한다. 이에 따라, 제1,2금속패턴(181,182) 하부 각각에는 제1,2절연패턴(171,172)이 형성된다.

다음으로, 도 6c를 참조하면, 애싱 공정을 진행하여 낮은 두께를 갖는 제2포토레지스트패턴(212)을 제거한다. 이 애싱 공정에 의해, 제1포토레지스트패턴(211)은 두께와 폭이 일부 제거되고, 이에 따라 하부의 제1금속패턴(181)의 가장자리가 노출된다.

다음으로, 도 6d를 참조하면, 투명도전층(160)에 대해 제1,2금속패턴(181,182)을 식각 마스크로 하여 제2습식식각 공정을 진행한다. 이에 따라, 제1,2금속패턴(181,182) 하부 각각에(즉, 제1,2절연패턴(171,172) 하부 각각에) 투명도전패턴(161)과 화소전극(162)을 형성한다.

다음으로, 도 6e를 참조하면, 애싱된 제1포토레지스트패턴(211)을 식각 마스크로 하여 금속층 즉 제1,2금속패턴(181,182)에 대해 제3습식식각 공정을 진행한다. 이에 따라, 제2금속패턴(182)은 제거되고, 제1금속패턴(181)은 제1포토레지스트패턴(211) 주변으로 노출된 부분이 제거된다. 이와 같이, 가장자리가 제거된 제1금속패턴(181)은 센싱배선(181)에 해당된다.

한편, 센싱배선(181)은 애싱 공정 진행 후 추가적인 식각 공정 진행을 통해 패턴되므로, 하부 적층막인 제1절연패턴(171)과 투명도전패턴(161) 보다 좁은 폭을 갖게 된다. 즉, 제1절연패턴(171)과 투명도전패턴(161)은 센싱배선(181) 외측으로 돌출된 형태를 갖게 된다.

다음으로, 스트립(strip) 공정을 진행하여 제1포토레지스트패턴(211)을 제거하게 된다.

다음으로, 도 6f를 참조하면, 센싱배선(181)이 형성된 기판 상에 센싱배선(181)을 노출하는 터치콘택홀(도 4의 CH1 참조)을 갖는 제2보호막(190)을 형성하게 된다.

다음으로, 제2보호막(190) 상에 터치블럭(TB) 단위로 형성된 터치전극(201) 즉 공통전극을 형성하게 된다. 이 터치전극(201)은 터치콘택홀을 통해 해당 센싱배선(181)과 연결된다.

위와 같은 공정을 통해 본 실시예에 따른 액정표시장치용 어레이기판이 제조될 수 있게 된다.

전술한 바와 같이, 본 실시예에서는 단일 마스크 공정을 통해 센싱배선(181) 및 화소전극(162)을 형성하게 되며, 또한 센싱배선(181) 하부에 제1절연패턴(171)과 화소전극(162)과 분리된 투명도전패턴(161)을 형성할 수 있고, 화소전극(162) 상부에 제1절연패턴(171)과 분리된 제2절연패턴(172)을 형성할 수 있게 된다.

특히, 본 실시예에서는 투명도전층(160)과 금속층(180) 사이에 절연막(170)을 추가적으로 형성하며, 이에 따라 금속층(180)에 대한 제1습식식각 공정 후 하부의 절연막(170)을 패터닝하여 분리된 제1,2절연패턴(171,172)을 형성하기 위한 건식식각 공정이 추가적으로 진행된다.

이로 인해, 좁은 간격(예를 들어 2-3um)으로 배치된 제1,2포토레지스트패턴(211,212) 사이에 이물이 발생하더라도, 애싱 공정에 더하여 절연막(170) 사용에 따른 건식식각 공정이 추가적으로 진행됨으로써, 제1,2포토레지스트패턴(211,212) 사이에 존재하는 이물은 효과적으로 제거될 수 있게 된다.

따라서, 후속하는 투명도전층(160)에 대한 식각 공정은 이물 잔존에 의한 영향을 받지 않게 됨으로써, 투명도전층(160)은 원하는 형태로 패터닝되어 투명도전패턴(161)과 화소전극(162)으로 바람직하게 분리될 수 있다. 또한, 화소전극(162)과 분리된 투명도전패턴(161) 상에는 제1절연패턴(171)이 존재하게 되므로, 센싱배선(181)은 화소전극(162)과는 전기적으로 절연된 상태가 된다.

이처럼, 종래에 비해 절연막(170)을 추가적으로 사용함에 따라, 센싱배선(181)과 화소전극(162) 간의 전기적 단락 문제는 확실하게 방지될 수 있게 된다.

더욱이, 절연막(170)은 그 특성상 하부의 투명도전층(160) 및 상부의 금속층(180)과 접착력이 우수하므로, 센싱배선(181)과 하부 적층막과의 접착력이 향상되어 종래에서 센싱배선이 제거되어 유실되는 문제를 효과적으로 개선할 수 있게 된다.

결과적으로, 본 실시예에 따르면 화소전극(162) 형성을 위한 투명도전층(160)과 센싱배선(181) 형성을 위한 금속층(180) 사이에 절연막(170)을 추가적으로 배치하고 이에 따라 절연막(170)에 대한 건식식각 공정을 진행함으로써, 별도의 마스크 공정 추가 없이 센싱배선(181)과 화소전극(162) 간의 전기적 단락 문제와 센싱배선 유실 문제를 효과적으로 개선할 수 있게 된다.

전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.

100: 액정표시장치 111: 기판
121: 게이트배선 123: 게이트전극
130: 게이트절연막 131: 반도체층
132: 반도체패턴 141: 데이터배선
143: 소스전극 145: 드레인전극
150: 제1보호막 160: 투명도전층
161: 투명도전패턴 162: 화소전극
170: 절연막 171: 제1절연패턴
172: 제2절연패턴 180: 금속층
181: 센싱배선(제1금속패턴) 182: 제2금속패턴
190: 제2절연막 201: 터치전극(공통전극)
202: 전극패턴 202a: 제1전극패턴
202b: 제2전극패턴 203: 개구
211: 제1포토레지스트패턴 212: 제2포토레지스트패턴
CH1,CH2: 터치콘택홀,드레인콘택홀
TB: 터치블럭
P: 화소영역

Claims (6)

1. 기판 상에 동일한 형상으로 순차 적층된 투명도전패턴과, 제1절연패턴과, 센싱배선과;
   화소영역에 배치되고, 상기 투명도전패턴과 동일층에 분리되어 위치하는 화소전극과;
   터치블럭 각각에 배치되고, 상기 센싱배선 및 화소전극 상에 위치하며, 상기 센싱배선과 연결되는 터치전극
   을 포함하는 인셀 터치 방식 액정표시장치.
   
2. 제 1 항에 있어서,
   상기 화소전극 상에 상기 화소전극과 동일한 형상을 갖고, 상기 제1절연패턴과 동일층에 분리되어 위치하는 제2절연패턴
   을 더 포함하는 인셀 터치 방식 액정표시장치.
   
3. 제 1 항에 있어서,
   상기 투명도전패턴과 제1절연패턴은 상기 센싱배선보다 넓은 폭을 갖는
   인셀 터치 방식 액정표시장치.
   
4. 제 1 항에 있어서,
   상기 센싱배선 및 화소전극 상부와 상기 터치전극 하부에 위치하고, 상기 터치전극과 센싱배선이 접속되는 터치콘택홀을 갖는 보호막
   을 더 포함하는 인셀 터치 방식 액정표시장치.
   
5. 기판 상에 순차 적층된 투명도전층과 절연막과 금속층 상에, 제1포토레지스터패턴과, 상기 제1포토레지스트패턴 보다 낮은 두께의 제2포토레지스터패턴을 형성하는 단계와;
   상기 금속층에 대한 제1식각공정을 진행하여, 상기 제1,2포토레지스트패턴 하부 각각에 제1,2금속패턴을 형성하는 단계와;
   상기 제1식각공정 후 상기 절연막에 대한 건식식각 공정을 진행하여, 상기 제1,2금속패턴 하부 각각에 제1,2절연패턴을 형성하는 단계와;
   상기 제1식각공정 후 애싱공정을 진행하여 상기 제2포토레지스트패턴을 제거하는 단계와;
   상기 애싱공정 후 상기 투명도전층에 대한 제2식각공정을 진행하여, 상기 제1,2절연패턴 하부 각각에 투명도전패턴과 화소전극을 형성하는 단계와;
   상기 제2식각공정 후 상기 제1,2금속패턴에 대한 제3식각공정을 진행하여 상기 제1금속패턴 가장자리가 일부 제거된 센싱배선을 형성하는 단계와;
   상기 센싱배선과 화소전극 상에 상기 센싱배선과 연결되는 터치전극을 터치블럭 각각에 형성하는 단계
   를 포함하는 인셀 터치 방식 액정표시장치 제조방법.
   
6. 제 5 항에 있어서,
   상기 센싱배선 및 화소전극 상부와 상기 터치전극 하부에 위치하고, 상기 터치전극과 센싱배선이 접속되는 터치콘택홀을 갖는 보호막을 형성하는 단계
   를 더 포함하는 인셀 터치 방식 액정표시장치 제조방법.
   
   

Images