KR20170048645A - Method of inspecting a substrate - Google Patents

Method of inspecting a substrate Download PDF

Info

Publication number
KR20170048645A
KR20170048645A KR1020150148712A KR20150148712A KR20170048645A KR 20170048645 A KR20170048645 A KR 20170048645A KR 1020150148712 A KR1020150148712 A KR 1020150148712A KR 20150148712 A KR20150148712 A KR 20150148712A KR 20170048645 A KR20170048645 A KR 20170048645A
Authority
KR
South Korea
Prior art keywords
defect candidate
region
image
candidate region
analysis
Prior art date
Application number
KR1020150148712A
Other languages
Korean (ko)
Other versions
KR102583036B1 (en
Inventor
김태훈
박종성
강동호
이창기
이진훈
예병덕
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020150148712A priority Critical patent/KR102583036B1/en
Publication of KR20170048645A publication Critical patent/KR20170048645A/en
Application granted granted Critical
Publication of KR102583036B1 publication Critical patent/KR102583036B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

A substrate inspection method is disclosed. The method includes a step of obtaining a test image from a substrate on which circuit patterns are formed, a step of detecting at least one defect candidate region by comparing a reference image with an inspection image, a step of calculating a standard deviation for an analysis region including a part of the defect candidate region, and a step of comparing the standard deviation with a preset value and determining whether the defect candidate region is defective or not. So, defects can be easily detected.

Description

기판 검사 방법{Method of inspecting a substrate}[0001] The present invention relates to a method of inspecting a substrate,

본 발명의 실시예들은 기판 검사 방법에 관한 것이다. 보다 상세하게는, 회로 패턴들이 형성된 기판 상의 결함들을 검출하기 위한 기판 검사 방법에 관한 것이다.Embodiments of the present invention relate to a substrate inspection method. More particularly, the present invention relates to a substrate inspection method for detecting defects on a substrate on which circuit patterns are formed.

일반적으로, 반도체 웨이퍼, 유리기판, 인쇄회로기판 등과 같이 회로 패턴들이 형성된 기판에 대한 검사 공정은 상기 기판으로부터 오픈, 쇼트, 스크레치, 이물질, 등과 같은 결함들을 검출하기 위해 수행될 수 있다. 예를 들면, 상기 기판으로부터 획득된 검사 이미지는 기준 이미지와 비교될 수 있으며, 이를 통해 상기 기판 상의 결함들이 검출될 수 있다.In general, an inspection process for a substrate on which circuit patterns are formed, such as a semiconductor wafer, a glass substrate, a printed circuit board, and the like, may be performed to detect defects such as open, short, scratches, For example, the inspection image obtained from the substrate can be compared with a reference image, whereby defects on the substrate can be detected.

상기 기준 이미지는 상기 기판으로부터 획득될 수도 있으며, 이와 다르게 상기 회로 패턴들의 설계 데이터를 이용하여 마련될 수도 있다. 상기 결함들은 상기 검사 이미지와 상기 기준 이미지의 픽셀들 사이의 그레이 레벨 차이를 통해 검출될 수 있다.The reference image may be obtained from the substrate, or alternatively may be provided using design data of the circuit patterns. The defects can be detected through the gray level difference between the inspection image and the pixels of the reference image.

그러나, 상기 결함들과 상기 기판의 백그라운드 이미지 사이의 그레이 레벨 차이가 상대적으로 작은 한도성 결함들의 경우 상기와 같이 검사 이미지와 기준 이미지의 비교만으로는 검출이 매우 어려운 문제점이 있다. 예를 들면, 상기 결함들과 상기 기판의 백그라운드 이미지 사이의 그레이 레벨 차이가 대략 10 이하인 경우 정상 영역들이 결함들로서 검출되는 문제점이 있다.However, in the case of the limited defects having a relatively small gray level difference between the defects and the background image of the substrate, there is a problem that detection is very difficult only by comparing the inspection image and the reference image as described above. For example, there is a problem that normal regions are detected as defects when the gray level difference between the defects and the background image of the substrate is approximately 10 or less.

대한민국 공개특허공보 제10-2006-0128277호 (2006.12.14)Korean Patent Publication No. 10-2006-0128277 (December 14, 2006) 대한민국 공개특허공보 제10-2011-0020437호 (2011.03.03)Korean Patent Publication No. 10-2011-0020437 (March 23, 2011)

본 발명의 실시예들은 기판 상의 결함들과 상기 기판의 백그라운드 이미지 사이의 그레이 레벨 차이가 상대적으로 작은 한도성 결함들을 용이하게 검출할 수 있는 기판 검사 방법을 제공하는데 그 목적이 있다.It is an object of the present invention to provide a substrate inspection method capable of easily detecting threshold defects having a relatively small gray level difference between defects on a substrate and a background image of the substrate.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 기판 검사 방법은, 회로 패턴들이 형성된 기판으로부터 검사 이미지를 획득하는 단계와, 기준 이미지와 검사 이미지를 비교하여 적어도 하나의 결함 후보 영역을 검출하는 단계와, 상기 결함 후보 영역의 일부를 포함하는 분석 영역에 대하여 표준 편차를 산출하는 단계와, 상기 표준 편차를 기 설정된 값과 비교하여 상기 결함 후보 영역이 결함인지 아닌지를 판단하는 단계를 포함할 수 있다.According to an aspect of the present invention, there is provided a method of inspecting a substrate, comprising: obtaining a test image from a substrate on which circuit patterns are formed; comparing at least one defect candidate region with a reference image; Calculating a standard deviation for an analysis region including a part of the defect candidate region and comparing the standard deviation with a preset value to determine whether the defect candidate region is defective or not .

본 발명의 실시예들에 따르면, 상기 결함 후보 영역을 검출하는 단계는, 기 설정된 임계값을 이용하여 상기 검사 이미지로부터 이진 이미지를 획득하는 단계와, 상기 이진 이미지를 상기 기준 이미지와 비교하여 상기 결함 후보 영역을 검출하는 단계를 포함할 수 있다.According to embodiments of the present invention, the step of detecting the defect candidate region may include the steps of: obtaining a binary image from the inspection image using a predetermined threshold; comparing the binary image with the reference image, And detecting a candidate region.

본 발명의 실시예들에 따르면, 상기 분석 영역은 상기 결함 후보 영역의 윤곽선의 일부를 포함할 수 있다.According to embodiments of the present invention, the analysis region may include a part of the contour of the defect candidate region.

본 발명의 실시예들에 따르면, 상기 표준 편차를 산출하는 단계는, 상기 결함 후보 영역의 윤곽선을 검출하는 단계와, 상기 윤곽선 상의 특징점들을 검출하는 단계와, 상기 특징점들 중에서 선택된 하나를 포함하도록 상기 분석 영역을 지정하는 단계와, 상기 분석 영역의 픽셀들이 갖는 그레이 레벨들에 대하여 상기 표준 편차를 산출하는 단계를 포함할 수 있다.According to embodiments of the present invention, the step of calculating the standard deviation may further comprise the steps of: detecting a contour of the defect candidate region; detecting feature points on the contour; Designating an analysis region, and calculating the standard deviation with respect to the gray levels of the pixels of the analysis region.

본 발명의 실시예들에 따르면, 상기 선택된 특징점은 X축 방향 또는 Y축 방향으로 상기 결함 후보 영역의 최외측에 위치될 수 있다.According to embodiments of the present invention, the selected feature point may be positioned outermost of the defect candidate region in the X-axis direction or the Y-axis direction.

본 발명의 실시예들에 따르면, 상기 분석 영역은 상기 회로 패턴들 중 상기 선택된 특징점이 속해있는 회로 패턴의 일부를 포함할 수 있다.According to embodiments of the present invention, the analysis region may include a part of circuit patterns to which the selected one of the circuit patterns belongs.

본 발명의 실시예들에 따르면, 상기 기판 검사 방법은, 상기 선택된 특징점을 포함하도록 관심 영역을 지정하는 단계를 더 포함할 수 있으며, 상기 관심 영역 내의 회로 패턴들 중 상기 선택된 특징점이 속해있는 회로 패턴의 적어도 일부가 상기 분석 영역으로 지정될 수 있다.According to embodiments of the present invention, the method of inspecting a substrate may further include the step of designating a region of interest to include the selected feature point, wherein the circuit pattern within the region of interest, May be designated as the analysis region.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 기판 검사 방법은, 회로 패턴들이 형성된 기판으로부터 검사 이미지를 획득하는 단계와, 기 설정된 임계값을 이용하여 상기 검사 이미지로부터 제1 이진 이미지를 획득하는 단계와, 상기 제1 이진 이미지를 기준 이미지와 비교하여 적어도 하나의 결함 후보 영역을 포함하는 제2 이진 이미지를 획득하는 단계와, 상기 제2 이진 이미지의 결함 후보 영역의 적어도 일부와 대응하도록 상기 검사 이미지에서 분석 영역을 지정하는 단계와, 상기 분석 영역의 픽셀들이 갖는 그레이 레벨들에 대하여 표준 편차를 산출하는 단계와, 상기 표준 편차를 기 설정된 값과 비교하여 상기 결함 후보 영역이 결함인지 아닌지를 판단하는 단계를 포함할 수 있다.According to another aspect of the present invention, there is provided a method of inspecting a substrate, the method comprising: obtaining a test image from a substrate on which circuit patterns are formed; obtaining a first binary image from the test image using a predetermined threshold Comparing the first binary image with a reference image to obtain a second binary image comprising at least one defect candidate region; and comparing the first binary image with a reference image to obtain a second binary image, The method comprising the steps of: designating an analysis area in an image; calculating a standard deviation of gray levels of pixels of the analysis area; comparing the standard deviation with a preset value to determine whether the defect candidate area is defective or not .

본 발명의 실시예들에 따르면, 상기 기준 이미지는 상기 회로 패턴들의 설계 데이터를 이용하여 마련될 수 있다.According to embodiments of the present invention, the reference image may be prepared using design data of the circuit patterns.

본 발명의 실시예들에 따르면, 상기 결함 후보 영역의 일부는 상기 결함 후보 영역의 윤곽선의 일부를 포함할 수 있다.According to embodiments of the present invention, a part of the defect candidate area may include a part of the contour of the defect candidate area.

본 발명의 실시예들에 따르면, 상기 분석 영역을 지정하는 단계는, 상기 결함 후보 영역의 윤곽선을 검출하는 단계와, 상기 윤곽선 상의 특징점들을 검출하는 단계와, 상기 특징점들 중에서 선택된 하나를 포함하도록 관심 영역을 지정하는 단계와, 상기 제2 이진 이미지의 상기 관심 영역과 대응하는 상기 검사 이미지의 일부 영역 내에서 상기 선택된 특징점과 대응하는 지점을 포함하도록 상기 분석 영역을 지정하는 단계를 포함할 수 있다.According to embodiments of the present invention, the step of designating the analysis region includes the steps of: detecting the contour of the defect candidate region; detecting the feature points on the contour; Designating the analysis region to include a point corresponding to the selected feature point within a region of the inspection image corresponding to the region of interest of the second binary image.

본 발명의 실시예들에 따르면, 상기 선택된 특징점은 X축 방향 또는 Y축 방향으로 상기 결함 후보 영역의 최외측에 위치될 수 있다.According to embodiments of the present invention, the selected feature point may be positioned outermost of the defect candidate region in the X-axis direction or the Y-axis direction.

본 발명의 실시예들에 따르면, 상기 분석 영역은 상기 회로 패턴들 중 상기 지점이 속해있는 회로 패턴의 적어도 일부를 포함할 수 있다.According to embodiments of the present invention, the analysis region may include at least a part of the circuit pattern to which the point among the circuit patterns belongs.

본 발명의 실시예들에 따르면, 복수의 결함 후보 영역들이 검출되는 경우 기 설정된 크기보다 작은 결함 후보 영역을 제거하는 단계가 더 수행될 수 있으며, 이 경우 상기 상대적으로 작은 크기를 갖는 결함 후보 영역을 제거하기 이전 및 이후에, 상기 검출된 결함 후보 영역들에 대하여 번호를 부여하는 단계와, 상기 검출된 결함 후보 영역들 중 나머지 결함 후보 영역들에 대하여 번호를 부여하는 단계가 각각 더 수행될 수 있다.According to embodiments of the present invention, when a plurality of defect candidate regions are detected, a step of removing a defect candidate region smaller than a predetermined size may be further performed. In this case, the defect candidate region having a relatively small size Numbering the detected defect candidate areas before and after removal of the defect candidate areas, and numbering the remaining defect candidate areas of the detected defect candidate areas, respectively .

상술한 바와 같은 본 발명의 실시예들에 따르면, 회로 패턴들이 형성된 기판으로부터 획득된 검사 이미지는 기준 이미지와 비교될 수 있으며, 이에 의해 적어도 하나의 결함 후보 영역이 검출될 수 있다. 상기 검사 이미지의 결함 후보 영역의 일부와 그에 인접하는 회로 패턴의 일부를 분석 영역으로 지정하고, 상기 분석 영역의 표준 편차를 산출할 수 있으며, 상기 표준 편차를 기 설정된 값과 비교함으로써 상기 결함 후보 영역이 결함인지 아닌지를 판단할 수 있다.According to the embodiments of the present invention as described above, the inspection image obtained from the substrate on which the circuit patterns are formed can be compared with the reference image, whereby at least one defect candidate area can be detected. A part of the defect candidate region of the inspection image and a part of the circuit pattern adjacent thereto can be designated as an analysis region and a standard deviation of the analysis region can be calculated. By comparing the standard deviation with a preset value, It is possible to judge whether or not this is a defect.

상기와 같이 결함 후보 영역의 일부와 그에 인접하는 회로 패턴의 일부를 포함하는 상기 분석 영역의 표준 편차를 산출함으로써 상기 분석 영역의 그레이 레벨 산포도를 확인할 수 있으며, 이를 통해 상기 결함 후보 영역에 대한 결함 판정이 이루어지므로, 상기 기판 상의 결함들이 보다 용이하고 또한 정확하게 검출될 수 있다. 결과적으로, 상기 기판 상의 결함들에 대한 검사 공정에서 그 신뢰도가 크게 향상될 수 있다.As described above, the gray level dispersion of the analysis region can be confirmed by calculating the standard deviation of the analysis region including a part of the defect candidate region and a part of the circuit pattern adjacent to the defect candidate region, The defects on the substrate can be detected more easily and accurately. As a result, reliability in the inspection process for defects on the substrate can be greatly improved.

도 1은 본 발명의 일 실시예에 따른 기판 검사 방법을 설명하기 위한 순서도이다.
도 2는 도 1에 도시된 결함 후보 영역을 검출하는 단계를 설명하기 위한 순서도이다.
도 3은 도 1에 도시된 분석 영역을 지정하는 단계를 설명하기 위한 순서도이다.
도 4는 회로 패턴들이 형성된 기판으로부터 획득된 검사 이미지를 설명하기 위한 개략도이다.
도 5는 도 4에 도시된 검사 이미지로부터 획득된 제1 이진 이미지를 설명하기 위한 개략도이다.
도 6은 기준 이미지를 설명하기 위한 개략도이다.
도 7은 결함 후보 영역들을 포함하는 제2 이진 이미지를 설명하기 위한 개략도이다.
도 8은 도 7에 도시된 결함 후보 영역들에 번호가 부여된 상태를 설명하기 위한 개략도이다.
도 9는 상대적으로 작은 크기의 결함 후보 영역들이 제거된 상태의 제2 이진 이미지를 설명하기 위한 개략도이다.
도 10은 나머지 결함 후보 영역들에 번호가 부여된 상태를 설명하기 위한 개략도이다.
도 11은 결함 후보 영역의 윤곽선 및 특징점들을 설명하기 위한 개략도이다.
도 12는 도 11에 도시된 특징점들 중에서 선택된 특징점을 설명하기 위한 개략도이다.
도 13은 도 12에서 선택된 특징점을 포함하는 관심 영역을 설명하기 위한 개략도이다.
도 14 및 도 15는 검사 이미지에서 지정된 분석 영역을 설명하기 위한 개략도들이다.1 is a flowchart illustrating a method of inspecting a substrate according to an embodiment of the present invention.
2 is a flowchart for explaining a step of detecting a defect candidate region shown in FIG.
FIG. 3 is a flowchart for explaining a step of designating the analysis region shown in FIG. 1. FIG.
4 is a schematic view for explaining a test image obtained from a substrate on which circuit patterns are formed;
5 is a schematic diagram for explaining a first binary image obtained from the inspection image shown in Fig.
6 is a schematic view for explaining a reference image.
7 is a schematic diagram for explaining a second binary image including defect candidate regions;
FIG. 8 is a schematic diagram for explaining a state in which defect candidate regions shown in FIG. 7 are numbered. FIG.
FIG. 9 is a schematic diagram for explaining a second binary image in which defect candidate regions of a relatively small size are removed. FIG.
10 is a schematic diagram for explaining a state in which remaining defect candidate areas are numbered.
11 is a schematic diagram for explaining contours and minutiae points of defect candidate regions.
12 is a schematic view for explaining feature points selected from the feature points shown in FIG.
13 is a schematic diagram for describing a region of interest including the feature points selected in Fig.
Figs. 14 and 15 are schematic diagrams for explaining the analysis area designated in the inspection image. Fig.

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention should not be construed as limited to the embodiments described below, but may be embodied in various other forms. The following examples are provided so that those skilled in the art can fully understand the scope of the present invention, rather than being provided so as to enable the present invention to be fully completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when one element is described as being placed on or connected to another element, the element may be disposed or connected directly to the other element, . Alternatively, if one element is described as being placed directly on another element or connected, there can be no other element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or portions, but the items are not limited by these terms .

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is used for the purpose of describing specific embodiments only, and is not intended to be limiting of the present invention. Furthermore, all terms including technical and scientific terms have the same meaning as will be understood by those skilled in the art having ordinary skill in the art, unless otherwise specified. These terms, such as those defined in conventional dictionaries, shall be construed to have meanings consistent with their meanings in the context of the related art and the description of the present invention, and are to be interpreted as being ideally or externally grossly intuitive It will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of ideal embodiments of the present invention. Thus, changes from the shapes of the illustrations, e.g., changes in manufacturing methods and / or tolerances, are those that can be reasonably expected. Accordingly, the embodiments of the present invention should not be construed as being limited to the specific shapes of the regions described in the drawings, but include deviations in the shapes, and the elements described in the drawings are entirely schematic and their shapes Is not intended to describe the exact shape of the elements and is not intended to limit the scope of the invention.

도 1은 본 발명의 일 실시예에 따른 기판 검사 방법을 설명하기 위한 순서도이고, 도 2는 도 1에 도시된 결함 후보 영역을 검출하는 단계를 설명하기 위한 순서도이며, 도 3은 도 1에 도시된 분석 영역을 지정하는 단계를 설명하기 위한 순서도이다.FIG. 1 is a flowchart for explaining a method of inspecting a substrate according to an embodiment of the present invention, FIG. 2 is a flowchart for explaining a step of detecting a defect candidate region shown in FIG. 1, Fig. 2 is a flowchart for explaining a step of designating an analysis region to be analyzed; Fig.

본 발명의 일 실시예에 따른 기판 검사 방법은 회로 패턴들이 형성된 반도체 웨이퍼, 디스플레이 기판, 인쇄회로기판 등과 같은 기판 상의 오픈, 쇼트, 스크레치, 이물질 등과 같은 결함들을 검출하기 위해 사용될 수 있다.The method of inspecting a substrate according to an embodiment of the present invention can be used to detect defects such as open, short, scratches, foreign matter, etc. on a substrate such as a semiconductor wafer, a display substrate, a printed circuit board,

도 4는 회로 패턴들이 형성된 기판으로부터 획득된 검사 이미지를 설명하기 위한 개략도이고, 도 5는 도 4에 도시된 검사 이미지로부터 획득된 제1 이진 이미지를 설명하기 위한 개략도이며, 도 6은 기준 이미지를 설명하기 위한 개략도이다.FIG. 4 is a schematic view for explaining a test image obtained from a substrate on which circuit patterns are formed, FIG. 5 is a schematic view for explaining a first binary image obtained from the test image shown in FIG. 4, Fig.

도 1 내지 도 6을 참조하면, 먼저 S100 단계에서 상기 기판으로부터 도 4에 도시된 바와 같은 검사 이미지(10)를 획득한다. 상기 검사 이미지(10)는 상기 기판의 상부에 배치된 검사 카메라를 이용하여 획득될 수 있다.Referring to FIGS. 1 to 6, a test image 10 as shown in FIG. 4 is obtained from the substrate in step S100. The inspection image 10 may be obtained using an inspection camera disposed on the top of the substrate.

상기 검사 이미지(10)는 S110 단계에서 도 6에 도시된 바와 같은 기준 이미지(20)와 비교될 수 있으며 이를 통해 적어도 하나의 결함 후보 영역을 검출할 수 있다.The inspection image 10 may be compared with the reference image 20 as shown in FIG. 6 in step S110, and thereby, at least one defect candidate area may be detected.

본 발명의 일 실시예에 따르면, 상기 결함 후보 영역은 상기 검사 이미지(10)의 이진화 처리를 통해 검출될 수 있다. 도 2를 참조하면, S112 단계에서 기 설정된 임계값을 이용하여 상기 검사 이미지(10)를 이진화 처리할 수 있으며 이를 통해 도 5에 도시된 바와 같은 제1 이진 이미지(12)를 획득할 수 있다. 이때, 상기 임계값은 상기 기판 상의 결함들이 누락되지 않도록 충분한 여유를 갖도록 설정되는 것이 바람직하다.According to an embodiment of the present invention, the defect candidate region may be detected through binarization processing of the inspection image 10. [ Referring to FIG. 2, in step S112, the inspection image 10 may be binarized using a preset threshold value, thereby obtaining a first binary image 12 as shown in FIG. At this time, it is preferable that the threshold value is set to have a sufficient margin so that defects on the substrate are not missed.

상기 제1 이진 이미지(12)는 S114 단계에서 기준 이미지(20)와 비교될 수 있으며 이를 통해 적어도 하나의 결함 후보 영역을 포함하는 제2 이진 이미지(14)가 획득될 수 있다. 특히, 상기 S112 단계에서 상기 임계값이 충분한 여유를 갖도록 설정된 상태이므로 상기 S114 단계에서 상기 기판 상에 실제로 존재하는 결함들보다 많은 개수의 결함 후보 영역들이 검출될 수 있다. 이어서, S115 단계에서 상기 검출된 결함 후보 영역들에 번호를 부여하는 블랍 라벨링(Blob Labeling) 작업이 수행될 수 있다.The first binary image 12 may be compared with the reference image 20 in step S114, whereby a second binary image 14 including at least one defect candidate area may be obtained. In particular, since the threshold value is set to have a sufficient margin in step S112, it is possible to detect more defective candidate areas than defects actually present on the substrate in step S114. In step S115, a blob labeling operation may be performed to number the detected defect candidate areas.

도 7은 결함 후보 영역들을 포함하는 제2 이진 이미지를 설명하기 위한 개략도이며, 도 8은 도 7에 도시된 결함 후보 영역들에 번호가 부여된 상태를 설명하기 위한 개략도이다.FIG. 7 is a schematic view for explaining a second binary image including defect candidate regions, and FIG. 8 is a schematic view for explaining a numbered state of the defect candidate regions shown in FIG.

한편, 상기 기준 이미지(20)는 상기 회로 패턴들의 설계 데이터를 이용하여 미리 마련될 수 있다.Meanwhile, the reference image 20 may be prepared in advance using design data of the circuit patterns.

본 발명의 일 실시예에 따르면, 상기와 같이 복수의 결함 후보 영역들이 검출되는 경우 검사 시간을 단축하기 위하여 상대적으로 작은 크기를 갖는 결함 후보 영역들을 제거할 수 있다. 예를 들면, S117 단계에서 기 설정된 크기보다 작은 결함 후보 영역들이 제거될 수 있으며, S118 단계에서 나머지 결함 후보 영역들에 새로이 번호가 부여될 수 있다.According to an embodiment of the present invention, when a plurality of defect candidate regions are detected as described above, the defect candidate regions having a relatively small size may be removed in order to shorten the inspection time. For example, defective candidate areas smaller than a predetermined size may be removed in step S117, and the remaining defect candidate areas may be newly numbered in step S118.

도 9는 상대적으로 작은 크기의 결함 후보 영역들이 제거된 상태의 제2 이진 이미지를 설명하기 위한 개략도이며, 도 10은 나머지 결함 후보 영역들에 번호가 부여된 상태를 설명하기 위한 개략도이다.FIG. 9 is a schematic diagram for explaining a second binary image in which defect candidate regions of a relatively small size are removed, and FIG. 10 is a schematic view for explaining a state where the remaining defect candidate regions are numbered.

상기와 같이 결함 후보 영역이 검출된 후 상기 결함 후보 영역의 일부를 포함하는 분석 영역에 대하여 표준 편차를 검출할 수 있다. 이때, 상기 분석 영역은 상기 결함 후보 영역의 윤곽선의 일부를 포함할 수 있다.After the defect candidate region is detected as described above, the standard deviation can be detected with respect to the analysis region including a part of the defect candidate region. At this time, the analysis region may include a part of the contour of the defect candidate region.

본 발명의 일 실시예에 따르면, 도 1에 도시된 바와 같이, S120 단계에서 상기 제2 이진 이미지(14)의 결함 후보 영역의 적어도 일부와 대응하도록 상기 검사 이미지(10)에서 분석 영역을 지정하고, S130 단계에서 상기 분석 영역의 픽셀들이 갖는 그레이 레벨들에 대하여 표준 편차를 산출할 수 있다.According to an embodiment of the present invention, as shown in FIG. 1, in step S120, an analysis area is designated in the inspection image 10 so as to correspond to at least a part of a defect candidate area of the second binary image 14 , The standard deviation of the gray levels of the pixels of the analysis region can be calculated in step S130.

도 11은 결함 후보 영역의 윤곽선 및 특징점들을 설명하기 위한 개략도이고, 도 12는 도 11에 도시된 특징점들 중에서 선택된 특징점을 설명하기 위한 개략도이고, 도 13은 도 12에서 선택된 특징점을 포함하는 관심 영역을 설명하기 위한 개략도이고, 도 14 및 도 15는 검사 이미지에서 지정된 분석 영역을 설명하기 위한 개략도들이다.11 is a schematic view for explaining contour lines and feature points of a defect candidate region, FIG. 12 is a schematic view for explaining feature points selected from the feature points shown in FIG. 11, And Figs. 14 and 15 are schematic diagrams for explaining the analysis area designated in the inspection image. Fig.

도 3 그리고 도 11 내지 14를 참조하면, S122 단계에서 상기 결함 후보 영역(30)의 윤곽선을 검출할 수 있으며, S124 단계에서 상기 윤곽선 상의 특징점들을 검출할 수 있다.Referring to FIGS. 3 and 11-14, the contour of the defect candidate region 30 may be detected in step S122, and the feature points on the contour may be detected in step S124.

이어서, S126 단계에서 상기 특징점들 중에서 선택된 하나(32)를 포함하도록 관심 영역(34)을 지정할 수 있다. 이때, 상기 선택된 특징점(32)은 X축 방향 또는 Y축 방향으로 상기 결함 후보 영역(30)의 최외측에 위치될 수 있다. 한편, 도 13에 도시된 바와 같이 두 개의 관심 영역들(34)이 지정될 수도 있으며, 이 경우 각각의 관심 영역들(34)에 포함된 특징점들은 X축 방향 또는 Y축 방향으로 서로 반대 방향에 위치될 수 있다.Then, in step S126, the region of interest 34 may be designated to include the selected one of the minutiae. At this time, the selected feature point 32 may be located at the outermost side of the defect candidate region 30 in the X-axis direction or the Y-axis direction. On the other hand, as shown in FIG. 13, two interest regions 34 may be designated. In this case, the feature points included in each of the ROIs 34 are arranged in opposite directions in the X- or Y- Lt; / RTI >

계속해서, S128 단계에서 상기 제2 이진 이미지(14)의 상기 관심 영역(34)에 대응하는 상기 검사 이미지(10)의 일부 영역 내에서 상기 선택된 특징점(32)과 대응하는 지점을 포함하도록 분석 영역(42)이 지정될 수 있다.Subsequently, in step S128, in the partial area of the inspection image 10 corresponding to the area of interest 34 of the second binary image 14, (42) may be designated.

상기 분석 영역(42)은 상기 회로 패턴들 중 상기 선택된 특징점과 대응하는 상기 지점이 속해있는 회로 패턴(50)의 일부를 포함할 수 있다. 예를 들면, 상기 관심 영역(34) 내에 위치된 회로 패턴들 중에서 상기 선택된 특징점(32)과 대응하는 상기 지점이 속해 있는 회로 패턴(50)이 상기 분석 영역(42)으로 지정될 수 있다. 결과적으로, 상기 제2 이진 이미지(14)의 결함 후보 영역(30)에 대응하는 상기 검사 이미지의 결함 후보 영역(40)의 일부와 그에 인접하는 회로 패턴(50)의 일부가 상기 분석 영역(42)으로 지정될 수 있다.The analysis region 42 may include a part of the circuit pattern 50 to which the point corresponding to the selected feature point among the circuit patterns belongs. For example, a circuit pattern 50 to which the point corresponding to the selected feature point 32 belongs, among the circuit patterns located in the region of interest 34, may be designated as the analysis region 42. As a result, a part of the defect candidate region 40 of the inspection image corresponding to the defect candidate region 30 of the second binary image 14 and a part of the circuit pattern 50 adjacent thereto are separated from the analysis region 42 ). ≪ / RTI >

상기와 다르게, 상기 분석 영역(42) 내에 복수의 회로 패턴들이 포함되는 경우, 상기 회로 패턴들이 갖는 그레이 레벨들의 차이에 의해 상기 분석 영역(42)의 표준 편차가 상대적으로 크게 산출될 수 있으며, 이에 의해 후속하는 결함 판정에서 오류가 발생될 수 있다.Alternatively, when a plurality of circuit patterns are included in the analysis area 42, the standard deviation of the analysis area 42 may be relatively large due to differences in gray levels of the circuit patterns. An error may be generated in the defect determination succeeding thereto.

다시 도 1을 참조하면, S140 단계에서 상기 산출된 표준 편차를 기 설정된 값과 비교하여 상기 결함 후보 영역(40)이 결함인지 아닌지를 판단할 수 있다. 상기 분석 영역(42)은 상기 결함 후보 영역(40)의 일부와 상기 특징점(32)이 속해있는 회로 패턴(50)의 일부를 포함할 수 있으며, 상기 결함 후보 영역(42)과 상기 회로 패턴(50)의 그레이 레벨 차이에 의해 상기 표준 편차가 변화될 수 있다.Referring again to FIG. 1, in step S140, the calculated standard deviation may be compared with a preset value to determine whether the defect candidate area 40 is defective or not. The analysis region 42 may include a part of the defect candidate region 40 and a part of the circuit pattern 50 to which the feature point 32 belongs. The defect candidate region 42 and the circuit pattern 50 The standard deviation may be changed by the gray level difference between the standard deviation and the standard deviation.

따라서, 상기 표준 편차가 상기 기 설정된 값보다 크게 산출되는 경우 상기 결함 후보 영역(40)과 상기 회로 패턴(50) 사이의 그레이 레벨 차이가 상대적으로 큰 것을 의미하므로 상기 결함 후보 영역(40)은 결함으로 판단될 수 있다. 이와 반대로, 상기 표준 편차가 상기 기 설정된 값보다 작게 산출되는 경우 상기 결함 후보 영역(40)과 상기 회로 패턴(50) 사이의 그레이 레벨 차이가 상대적으로 작은 것을 의미하므로 상기 결함 후보 영역(40)은 결함이 아닌 것으로 판단될 수 있다.Therefore, when the standard deviation is calculated to be larger than the predetermined value, it means that the gray level difference between the defect candidate region 40 and the circuit pattern 50 is relatively large. Therefore, the defect candidate region 40 is defective . On the contrary, when the standard deviation is calculated to be smaller than the predetermined value, it means that the gray level difference between the defect candidate region 40 and the circuit pattern 50 is relatively small. Therefore, the defect candidate region 40 It can be judged that it is not a defect.

상술한 바와 같은 본 발명의 실시예들에 따르면, 회로 패턴들이 형성된 기판으로부터 획득된 검사 이미지(10)는 기준 이미지(20)와 비교될 수 있으며, 이에 의해 적어도 하나의 결함 후보 영역이 검출될 수 있다. 상기 검사 이미지(10)의 결함 후보 영역(40)의 일부와 그에 인접하는 회로 패턴(50)의 일부를 분석 영역(42)으로 지정하고, 상기 분석 영역(42)의 표준 편차를 산출할 수 있으며, 상기 표준 편차를 기 설정된 값과 비교함으로써 상기 결함 후보 영역(40)이 결함인지 아닌지를 판단할 수 있다.According to the embodiments of the present invention as described above, the inspection image 10 obtained from the substrate on which the circuit patterns are formed can be compared with the reference image 20, whereby at least one defect candidate area can be detected have. A part of the defect candidate region 40 of the inspection image 10 and a part of the circuit pattern 50 adjacent thereto can be designated as the analysis region 42 and the standard deviation of the analysis region 42 can be calculated , It is possible to determine whether the defect candidate area 40 is defective by comparing the standard deviation with a predetermined value.

상기와 같이 결함 후보 영역(40)의 일부와 그에 인접하는 회로 패턴(50)의 일부를 포함하는 상기 분석 영역(42)의 표준 편차를 산출함으로써 상기 분석 영역(42)의 그레이 레벨 산포도를 확인할 수 있으며, 이를 통해 상기 결함 후보 영역(40)에 대한 결함 판정이 이루어지므로, 상기 기판 상의 결함들이 보다 용이하고 또한 정확하게 검출될 수 있다. 결과적으로, 상기 기판 상의 결함들에 대한 검사 공정에서 그 신뢰도가 크게 향상될 수 있다.The gray level dispersion of the analysis region 42 can be confirmed by calculating the standard deviation of the analysis region 42 including a part of the defect candidate region 40 and a part of the circuit pattern 50 adjacent thereto Thereby making a defect determination for the defect candidate region 40, so that defects on the substrate can be detected more easily and accurately. As a result, reliability in the inspection process for defects on the substrate can be greatly improved.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the following claims. It can be understood that.

10 : 검사 이미지
12 : 제1 이진 이미지
14 : 제2 이진 이미지
20 : 기준 이미지
30 : 제2 이진 이미지의 결함 후보 영역
32 : 특징점
34 : 관심 영역
40 : 검사 이미지의 결함 후보 영역
42 : 분석 영역
50 : 분석 영역에 인접하는 회로 패턴10: Inspection image
12: First binary image
14: Second binary image
20: Reference image
30: defect candidate region of the second binary image
32: Characteristic point
34: Interest area
40: defect candidate region of inspection image
42: Analysis area
50: Circuit pattern adjacent to the analysis area

Claims (16)

회로 패턴들이 형성된 기판으로부터 검사 이미지를 획득하는 단계;
기준 이미지와 검사 이미지를 비교하여 적어도 하나의 결함 후보 영역을 검출하는 단계;
상기 결함 후보 영역의 일부를 포함하는 분석 영역에 대하여 표준 편차를 산출하는 단계; 및
상기 표준 편차를 기 설정된 값과 비교하여 상기 결함 후보 영역이 결함인지 아닌지를 판단하는 단계를 포함하는 것을 특징으로 하는 기판 검사 방법.Obtaining a test image from a substrate on which circuit patterns are formed;
Comparing the reference image with the inspection image to detect at least one defect candidate area;
Calculating a standard deviation for an analysis region including a part of the defect candidate region; And
And comparing the standard deviation with a predetermined value to determine whether the defect candidate region is defective or not. 제1항에 있어서, 상기 결함 후보 영역을 검출하는 단계는,
기 설정된 임계값을 이용하여 상기 검사 이미지로부터 이진 이미지를 획득하는 단계; 및
상기 이진 이미지를 상기 기준 이미지와 비교하여 상기 결함 후보 영역을 검출하는 단계를 포함하는 것을 특징으로 하는 기판 검사 방법.2. The method of claim 1, wherein detecting the defect candidate region comprises:
Obtaining a binary image from the inspection image using a preset threshold value; And
And comparing the binary image with the reference image to detect the defect candidate region. 제1항에 있어서, 상기 분석 영역은 상기 결함 후보 영역의 윤곽선의 일부를 포함하는 것을 특징으로 하는 기판 검사 방법.The method of claim 1, wherein the analysis region includes a portion of the contour of the defect candidate region. 제1항에 있어서, 상기 표준 편차를 산출하는 단계는,
상기 결함 후보 영역의 윤곽선을 검출하는 단계;
상기 윤곽선 상의 특징점들을 검출하는 단계;
상기 특징점들 중에서 선택된 하나를 포함하도록 상기 분석 영역을 지정하는 단계; 및
상기 분석 영역의 픽셀들이 갖는 그레이 레벨들에 대하여 상기 표준 편차를 산출하는 단계를 포함하는 것을 특징으로 하는 기판 검사 방법.The method of claim 1, wherein the step of calculating the standard deviation comprises:
Detecting a contour of the defect candidate area;
Detecting feature points on the contour;
Designating the analysis region to include one selected from the minutiae points; And
And calculating the standard deviation with respect to the gray levels of the pixels of the analysis area. 제4항에 있어서, 상기 선택된 특징점은 X축 방향 또는 Y축 방향으로 상기 결함 후보 영역의 최외측에 위치되는 것을 특징으로 하는 기판 검사 방법.5. The method according to claim 4, wherein the selected feature point is located at the outermost side of the defect candidate region in the X-axis direction or the Y-axis direction. 제4항에 있어서, 상기 분석 영역은 상기 회로 패턴들 중 상기 선택된 특징점이 속해있는 회로 패턴의 일부를 포함하는 것을 특징으로 하는 기판 검사 방법.5. The method of claim 4, wherein the analysis region includes a part of a circuit pattern to which the selected one of the circuit patterns belongs. 제4항에 있어서, 상기 선택된 특징점을 포함하도록 관심 영역을 지정하는 단계를 더 포함하며,
상기 관심 영역 내의 회로 패턴들 중 상기 선택된 특징점이 속해있는 회로 패턴의 적어도 일부가 상기 분석 영역으로 지정되는 것을 특징으로 하는 기판 검사 방법.5. The method of claim 4, further comprising: specifying a region of interest to include the selected feature point,
Wherein at least a part of a circuit pattern to which the selected feature point belongs is designated as the analysis region among circuit patterns in the region of interest. 회로 패턴들이 형성된 기판으로부터 검사 이미지를 획득하는 단계;
기 설정된 임계값을 이용하여 상기 검사 이미지로부터 제1 이진 이미지를 획득하는 단계;
상기 제1 이진 이미지를 기준 이미지와 비교하여 적어도 하나의 결함 후보 영역을 포함하는 제2 이진 이미지를 획득하는 단계;
상기 제2 이진 이미지의 결함 후보 영역의 적어도 일부와 대응하도록 상기 검사 이미지에서 분석 영역을 지정하는 단계;
상기 분석 영역의 픽셀들이 갖는 그레이 레벨들에 대하여 표준 편차를 산출하는 단계; 및
상기 표준 편차를 기 설정된 값과 비교하여 상기 결함 후보 영역이 결함인지 아닌지를 판단하는 단계를 포함하는 것을 특징으로 하는 기판 검사 방법.Obtaining a test image from a substrate on which circuit patterns are formed;
Obtaining a first binary image from the inspection image using a predetermined threshold value;
Comparing the first binary image with a reference image to obtain a second binary image comprising at least one defect candidate region;
Designating an analysis region in the inspection image to correspond to at least a part of a defect candidate region of the second binary image;
Calculating a standard deviation of gray levels of the pixels of the analysis area; And
And comparing the standard deviation with a predetermined value to determine whether the defect candidate region is defective or not. 제8항에 있어서, 상기 기준 이미지는 상기 회로 패턴들의 설계 데이터를 이용하여 마련되는 것을 특징으로 하는 기판 검사 방법.The method of claim 8, wherein the reference image is prepared using design data of the circuit patterns. 제8항에 있어서, 상기 결함 후보 영역의 일부는 상기 결함 후보 영역의 윤곽선의 일부를 포함하는 것을 특징으로 하는 기판 검사 방법.9. The method according to claim 8, wherein a part of the defect candidate region includes a part of the contour of the defect candidate region. 제8항에 있어서, 상기 분석 영역을 지정하는 단계는,
상기 결함 후보 영역의 윤곽선을 검출하는 단계;
상기 윤곽선 상의 특징점들을 검출하는 단계;
상기 특징점들 중에서 선택된 하나를 포함하도록 관심 영역을 지정하는 단계; 및
상기 제2 이진 이미지의 상기 관심 영역과 대응하는 상기 검사 이미지의 일부 영역 내에서 상기 선택된 특징점과 대응하는 지점을 포함하도록 상기 분석 영역을 지정하는 단계를 포함하는 것을 특징으로 하는 기판 검사 방법.9. The method of claim 8,
Detecting a contour of the defect candidate area;
Detecting feature points on the contour;
Specifying a region of interest to include a selected one of the minutiae; And
And designating the analysis region to include a point corresponding to the selected feature point within a partial region of the inspection image corresponding to the region of interest of the second binary image. 제11항에 있어서, 상기 선택된 특징점은 X축 방향 또는 Y축 방향으로 상기 결함 후보 영역의 최외측에 위치되는 것을 특징으로 하는 기판 검사 방법.12. The method according to claim 11, wherein the selected feature point is positioned at the outermost side of the defect candidate region in the X-axis direction or the Y-axis direction. 제11항에 있어서, 상기 분석 영역은 상기 회로 패턴들 중 상기 지점이 속해있는 회로 패턴의 적어도 일부를 포함하는 것을 특징으로 하는 기판 검사 방법.12. The method of claim 11, wherein the analysis region includes at least a portion of a circuit pattern to which the point among the circuit patterns belongs. 제8항에 있어서, 복수의 결함 후보 영역들이 검출되는 경우 기 설정된 크기보다 작은 결함 후보 영역을 제거하는 단계를 더 포함하는 것을 특징으로 하는 기판 검사 방법.The method of claim 8, further comprising removing a defect candidate region smaller than a predetermined size when a plurality of defect candidate regions are detected. 제14항에 있어서, 상기 검출된 결함 후보 영역들에 대하여 번호를 부여하는 단계를 더 포함하는 것을 특징으로 하는 기판 검사 방법.15. The method of claim 14, further comprising the step of numbering the detected defect candidate areas. 제14항에 있어서, 상기 검출된 결함 후보 영역들 중 나머지 결함 후보 영역들에 대하여 번호를 부여하는 단계를 더 포함하는 것을 특징으로 하는 기판 검사 방법.15. The method of claim 14, further comprising the step of numbering the remaining defect candidate areas of the detected defect candidate areas.
KR1020150148712A 2015-10-26 2015-10-26 Method of inspecting a substrate KR102583036B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150148712A KR102583036B1 (en) 2015-10-26 2015-10-26 Method of inspecting a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150148712A KR102583036B1 (en) 2015-10-26 2015-10-26 Method of inspecting a substrate

Publications (2)

Publication Number Publication Date
KR20170048645A true KR20170048645A (en) 2017-05-10
KR102583036B1 KR102583036B1 (en) 2023-09-27

Family

ID=58743607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150148712A KR102583036B1 (en) 2015-10-26 2015-10-26 Method of inspecting a substrate

Country Status (1)

Country Link
KR (1) KR102583036B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128277A (en) 2005-06-10 2006-12-14 삼성전자주식회사 Method for inspecting a defect of wafer
JP2008235575A (en) * 2007-03-20 2008-10-02 Toshiba Corp Pattern measuring method, pattern measuring device, and program
KR20090100615A (en) * 2008-03-20 2009-09-24 삼성전자주식회사 Method of detecting a defect on an object
KR20110020437A (en) 2009-08-24 2011-03-03 주식회사 동부하이텍 Inspection method of patterned wafer for detecting defects
KR20120068128A (en) * 2010-12-17 2012-06-27 삼성전자주식회사 Method of detecting defect in pattern and apparatus for performing the method
KR20140027508A (en) * 2011-07-27 2014-03-06 가부시키가이샤 히다치 하이테크놀로지즈 Semiconductor inspecting system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128277A (en) 2005-06-10 2006-12-14 삼성전자주식회사 Method for inspecting a defect of wafer
JP2008235575A (en) * 2007-03-20 2008-10-02 Toshiba Corp Pattern measuring method, pattern measuring device, and program
KR20090100615A (en) * 2008-03-20 2009-09-24 삼성전자주식회사 Method of detecting a defect on an object
KR20110020437A (en) 2009-08-24 2011-03-03 주식회사 동부하이텍 Inspection method of patterned wafer for detecting defects
KR20120068128A (en) * 2010-12-17 2012-06-27 삼성전자주식회사 Method of detecting defect in pattern and apparatus for performing the method
KR20140027508A (en) * 2011-07-27 2014-03-06 가부시키가이샤 히다치 하이테크놀로지즈 Semiconductor inspecting system

Also Published As

Publication number Publication date
KR102583036B1 (en) 2023-09-27

Similar Documents

Publication Publication Date Title
KR20120068128A (en) Method of detecting defect in pattern and apparatus for performing the method
WO2011036846A1 (en) Defect inspection device and defect inspection method
US7953269B2 (en) Method for inspecting pattern defect occured on patterns formed on a substrate
KR101372995B1 (en) Defect Inspection Method
CN108700531B (en) Defect inspection device
TW201445347A (en) Method and system for intelligent weak pattern diagnosis, and non-transitory computer-readable storage medium
JP2018096908A (en) Inspection device and inspection method
WO2012067041A1 (en) Method for inspecting foreign material on substrate and apparatus for inspecting foreign material on substratrate
US20230236245A1 (en) Methods and systems for detecting defects on an electronic assembly
JP2004109018A (en) Circuit pattern inspecting method and inspecting device
US20080205746A1 (en) Method of inspecting an identification mark, method of inspecting a wafer using the same, and apparatus for performing the method
JP2007188968A (en) Analysis method and analysis program of wafer map data
KR102078809B1 (en) Device for measuring critical dimension of pattern and method thereof
JP5498109B2 (en) Defect detection apparatus and defect detection method
US8055056B2 (en) Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same
KR101975816B1 (en) Apparatus and Method for Discriminating Defects in Auto Repair System
KR100774826B1 (en) Method for detecting the defect of wafer
KR102583036B1 (en) Method of inspecting a substrate
JP2006226792A (en) Pattern defect inspection method
JP2006190844A (en) Method for discriminating common defect among substrates
KR102177329B1 (en) Method for sensing of fiducial Mark
US20150355105A1 (en) Inspection Apparatus
JP2008203229A (en) Terminal position detecting method of electronic component
TWI552241B (en) Defect inspection method for wafer and wafer defect inspection system applying the same
JP2007071791A (en) Defect determination method

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant