KR20170048630A - Emissioin driver and display device including the same - Google Patents

Emissioin driver and display device including the same Download PDF

Info

Publication number
KR20170048630A
KR20170048630A KR1020150148508A KR20150148508A KR20170048630A KR 20170048630 A KR20170048630 A KR 20170048630A KR 1020150148508 A KR1020150148508 A KR 1020150148508A KR 20150148508 A KR20150148508 A KR 20150148508A KR 20170048630 A KR20170048630 A KR 20170048630A
Authority
KR
South Korea
Prior art keywords
node
emission control
signal
clock signal
electrode
Prior art date
Application number
KR1020150148508A
Other languages
Korean (ko)
Other versions
KR102431435B1 (en
Inventor
권태훈
이승규
차승지
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150148508A priority Critical patent/KR102431435B1/en
Priority to US15/139,184 priority patent/US10403208B2/en
Priority to CN201610844407.1A priority patent/CN106803416B/en
Publication of KR20170048630A publication Critical patent/KR20170048630A/en
Application granted granted Critical
Publication of KR102431435B1 publication Critical patent/KR102431435B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

An emission control driving unit includes a plurality of emission control driving units which are connected to a plurality of emission control lines, respectively, wherein an n^th emission control driving unit of the plurality of emission control driving units (herein, n is an integer equal to or greater than 2) generates an n^th emission control signal controlling the emission time of a pixel based on an (n-1)^th carry signal provided from an (n-1)^th emission control driving unit which is arranged near the n^th emission control driving unit and generates an n^th carry signal based on the n^th emission control signal. Accordingly, the present invention can finely control the emission time of the pixels.

Description

발광제어 구동부 및 이를 포함하는 표시 장치{EMISSIOIN DRIVER AND DISPLAY DEVICE INCLUDING THE SAME}TECHNICAL FIELD [0001] The present invention relates to an emission control driver and a display device including the emission control driver.

본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 발광제어 구동부 및 이를 포함하는 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a light emission control driver and a display device including the same.

유기 발광 표시 장치는 전자와 정공의 재결합에 의해 광을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시한다.The organic light emitting display displays an image using an organic light emitting diode that generates light by recombination of electrons and holes.

유기 발광 표시 장치는 데이터 신호에 대응하여 발광하는 복수의 화소들 및 화소들의 발광시간을 제어하는 발광제어 구동부를 포함한다. 화소들은 상호 동일한 데이터 신호에 대응하여 발광하더라도, 발광시간의 차이(즉, 발광시간의 변화)에 따라 상호 다른 계조들을 표현할 수 있다. 따라서, 유기 발광 표시 장치는 화소들의 발광시간을 제어하여 보다 다양한 계조들을 표현할 수 있다.The OLED display includes a plurality of pixels that emit light in response to a data signal and a light emission control driver that controls an emission time of the pixels. Even if the pixels emit light corresponding to the same data signal, different gradations can be expressed according to the difference of the light emission time (that is, the change of the light emission time). Therefore, the organic light emitting display device can display the more various gradations by controlling the light emission time of the pixels.

본 발명의 일 목적은 화소들의 발광시간을 보다 미세하게 조절할 수 있는 발광제어 구동부를 제공하는 것이다.It is an object of the present invention to provide a light emission control driver capable of finely adjusting the light emission time of pixels.

본 발명의 다른 목적은 상기 발광제어 구동부를 포함하는 표시 장치를 제공하는 것이다.Another object of the present invention is to provide a display device including the light emission control driver.

다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.It should be understood, however, that the present invention is not limited to the above-described embodiments, and may be variously modified without departing from the spirit and scope of the present invention.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 발광제어 구동부는 복수의 발광제어선들과 각각 연결되는 복수의 발광제어 구동 유닛들을 포함하고, 상기 복수의 발광제어 구동 유닛들 중 제n 발광제어 구동 유닛은(단, n의 2 이상의 정수), 상기 제n 발광제어 구동 유닛과 인접하여 배치된 제n-1 발광제어 구동 유닛으로부터 제공되는 제n-1 캐리 신호에 기초하여 화소의 발광시간을 제어하는 제n 발광제어신호를 생성하고, 상기 제n 발광제어신호에 기초하여 제n 캐리 신호를 생성 포함할 수 있다.In order to accomplish one object of the present invention, an emission control driver according to embodiments of the present invention includes a plurality of emission control driving units connected to a plurality of emission control lines, (N-1) -th emission control drive unit (n is an integer equal to or greater than 2) of the n-th emission control drive unit, An nth emission control signal for controlling the emission time of the nth emission control signal, and generating an nth carry signal based on the emission control signal.

일 실시예에 의하면, 상기 제n 발광제어 구동 유닛은, 상기 제n-1 캐리 신호, 특정 주기를 가지는 제1 클럭 신호 및 상기 제1 클럭 신호와 특정 위상차를 가지는 제2 클럭 신호에 응답하여 제n 발광제어신호를 생성하는 제1 회로부, 및 상기 제n 발광제어신호, 상기 제1 클럭 신호 및 상기 제2 클럭 신호에 기초하여 상기 제n-1 캐리 신호를 상기 특정 주기 만큼 시프트시킨 제n 캐리 신호를 생성하는 제2 회로부를 포함 포함할 수 있다.According to an embodiment of the present invention, the nth emission control drive unit may include: an nth emission control driving unit for generating the (n-1) th emission control signal in response to the (n-1) th carry signal, the first clock signal having a specific period, n-th carry signal shifted by the specific period based on the n-th emission control signal, the first clock signal, and the second clock signal, And a second circuit portion for generating a signal.

일 실시예에 의하면, 상기 제2 회로부는, 상기 제2 클럭 신호에 응답하여 상기 제n 발광제어신호를 제1 노드에 저장하고, 상기 제1 노드의 제1 전압에 기초하여 상기 제n 캐리 신호를 상기 제1 클럭 신호로 풀다운시키는 제1 풀다운부, 및 상기 제2 클럭 신호에 응답하여 제2 노드에 저전압을 저장하고, 상기 제2 노드의 제2 전압에 기초하여 고전압을 상기 제n 캐리 신호로서 출력하는 제1 풀업부를 포함 할 수 있다.According to an embodiment, the second circuit portion stores the n-th emission control signal in a first node in response to the second clock signal, and the n-th carry signal, based on the first voltage of the first node, A first pull-down section for pulling down the first clock signal to the first clock signal, and a second pull-down section for pulling down the first clock signal to the second clock signal, And a first pull-up unit for outputting the first pull-up unit.

일 실시예에 의하면, 상기 제1 회로부는, 상기 제n-1 캐리 신호를 상기 특정 위상차만큼 시프트시켜 상기 제n 발광제어신호를 생성할 수 있다.According to an embodiment, the first circuit unit may generate the n-th emission control signal by shifting the (n-1) -th carry signal by the specific phase difference.

일 실시예에 의하면, 상기 제1 풀다운부는, 상기 제n 발광제어신호를 수신하는 제1 전극, 상기 제1 노드에 연결되는 제2 전극, 및 상기 제2 클럭 신호를 수신하는 게이트 전극을 구비하는 제1 트랜지스터, 상기 제1 클럭 신호를 수신하는 제1 전극, 상기 제n 캐리 신호를 출력하는 출력단에 연결되는 제2 전극, 및 상기 제1 노드에 연결되는 게이트 전극을 구비하는 제7 트랜지스터, 및 상기 제1 노드와 상기 출력단 사이에 연결되는 제1 커패시터를 포함 할 수 있다.According to an embodiment, the first pull down portion may include a first electrode for receiving the nth emission control signal, a second electrode connected to the first node, and a gate electrode for receiving the second clock signal A seventh transistor having a first transistor, a first electrode for receiving the first clock signal, a second electrode connected to an output terminal for outputting the n-th carry signal, and a gate electrode connected to the first node, And a first capacitor connected between the first node and the output terminal.

일 실시예에 의하면, 상기 제1 풀다운부는, 상기 고전압에 연결되는 제1 전극, 제3 노드에 연결되는 제2 전극, 및 상기 제2 노드에 연결되는 게이트 전극을 구비하는 제2 트랜지스터, 및 상기 제3 노드에 연결되는 제1 전극, 상기 제1 노드에 연결되는 제2 전극, 및 상기 제1 클럭 신호를 수신하는 게이트 전극을 구비하는 제3 트랜지스터를 더 포함 할 수 있다.According to an embodiment, the first pull down portion may include a second transistor having a first electrode connected to the high voltage, a second electrode connected to the third node, and a gate electrode connected to the second node, And a third transistor having a first electrode coupled to the third node, a second electrode coupled to the first node, and a gate electrode receiving the first clock signal.

일 실시예에 의하면, 상기 제1 풀업부는, 상기 제2 노드에 연결되는 제1 전극, 상기 저전압에 연결되는 제2 전극, 및 상기 제2 클럭 신호를 수신하는 게이트 전극을 구비하는 제5 트랜지스터, 상기 고전압을 수신하는 제1 전극, 상기 제n 캐리 신호를 출력하는 출력단에 연결되는 제2 전극, 및 상기 제2 노드에 연결되는 게이트 전극을 구비하는 제6 트랜지스터, 및 상기 제2 노드와 상기 고전압 사이에 연결되는 제2 커패시터를 포함 할 수 있다.According to an embodiment, the first pull-up unit may include a fifth transistor having a first electrode connected to the second node, a second electrode connected to the low voltage, and a gate electrode receiving the second clock signal, A sixth transistor having a first electrode for receiving the high voltage, a second electrode connected to an output terminal for outputting the n-th carry signal, and a gate electrode connected to the second node, And a second capacitor connected between the first and second capacitors.

일 실시예에 의하면, 상기 제1 풀업부는, 상기 제2 노드에 연결되는 제1 전극, 상기 제2 클럭 신호를 수신하는 제2 전극, 및 상기 제1 노드에 연결되는 게이트 전극을 구비하는 제4 트랜지스터를 더 포함 할 수 있다.According to an embodiment, the first pull-up unit may include a fourth pull-up unit having a first electrode connected to the second node, a second electrode receiving the second clock signal, and a gate electrode connected to the first node, Transistor. ≪ / RTI >

일 실시예에 의하면, 상기 제2 회로부의 구동 회로는 상기 제1 회로부의 구동 회로와 동일 할 수 있다.According to an embodiment, the driving circuit of the second circuit portion may be the same as the driving circuit of the first circuit portion.

일 실시예에 의하면, 상기 제1 회로부는, 상기 제2 클럭 신호에 응답하여 제4 노드에 제n-1 캐리 신호를 저장하고, 상기 제4 노드의 제4 전압에 기초하여 상기 제n 발광제어신호를 저전압으로 풀다운시키는 제2 풀다운부, 및 상기 제2 클럭 신호에 응답하여 제5 노드에 저전압을 인가하고, 상기 제1 클럭 신호와 상기 제5 노드의 제5 전압에 기초하여 고전압을 상기 제n 발광제어신호로서 출력하는 제2 풀업부를 포함 할 수 있다.According to an embodiment, the first circuit part stores an n-1 carry signal in a fourth node in response to the second clock signal, and the nth light emitting control A second pull-down section for pulling down the signal to the low voltage, and a second pull-down section for pulling the high voltage to the fifth node based on the first clock signal and the fifth voltage of the fifth node, and a second pull-up unit for outputting the light emission control signal as a light emission control signal.

일 실시예에 의하면, 상기 제2 풀업부는, 상기 제2 클럭 신호를 수신하는 게이트 전극, 저전압을 수신하는 제1 전극, 및 상기 제5 노드와 연결되는 제2 전극을 구비하는 제13 트랜지스터, 상기 제5 노드와 제6 노드 사이에 연결되는 제12 커패시터, 상기 제5 노드와 연결되는 게이트 전극, 상기 제1 클럭 신호를 수신하는 제1 전극, 및 상기 제6 노드에 연결되는 제2 전극을 구비하는 제16 트랜지스터, 상기 제1 클럭 신호를 수신하는 게이트 전극, 상기 제6 노드에 연결되는 제1 전극, 및 제7 노드에 연결되는 제2 전극을 구비하는 제17 트랜지스터, 상기 제7 노드와 연결되는 게이트 전극, 상기 고전압을 수신하는 제1 전극, 및 상기 제n 발광제어신호를 출력하는 출력단에 연결되는 제2 전극을 구비하는 제19 트랜지스터, 및 상기 제7 노드와 상기 제19 트랜지스터의 제1 전극 사이에 연결되는 제13 커패시터를 구비 할 수 있다.According to an embodiment, the second pull-up unit may include a thirteenth transistor having a gate electrode for receiving the second clock signal, a first electrode for receiving a low voltage, and a second electrode connected to the fifth node, A twelfth capacitor connected between the fifth node and the sixth node, a gate electrode connected to the fifth node, a first electrode receiving the first clock signal, and a second electrode coupled to the sixth node, A seventh transistor having a gate electrode for receiving the first clock signal, a first electrode connected to the sixth node, and a second electrode connected to the seventh node, And a second electrode connected to an output terminal for outputting the n-th emission control signal, and a seventh transistor having a first electrode of the seventh node and the first electrode of the nineteenth transistorIt may include a thirteenth capacitor connected between the poles.

일 실시예에 의하면, 상기 제2 풀업부는, 상기 제2 노드에 연결되는 게이트 전극, 상기 제2 클럭 신호를 수신하는 제1 전극, 및 상기 제5 노드에 연결되는 제2 전극을 구비하는 제12 트랜지스터, 및 상기 제2 노드에 연결되는 게이트 전극, 상기 저전압을 수신하는 제1 전극, 및 상기 제7 노드에 연결되는 제2 전극을 구비하는 제18 트랜지스터를 더 포함 할 수 있다.According to an embodiment, the second pull-up section may include a second pull-up section having a gate electrode connected to the second node, a first electrode receiving the second clock signal, and a second electrode connected to the fifth node, And a seventeenth transistor having a transistor and a gate electrode connected to the second node, a first electrode receiving the low voltage, and a second electrode connected to the seventh node.

일 실시예에 의하면, 상기 제2 풀다운부는, 상기 제2 클럭 신호를 수신하는 게이트 전극, 상기 제n-1 캐리 신호를 수신하는 제1 전극, 및 상기 제4 노드에 연결되는 제2 전극을 구비하는 제11 트랜지스터, 상기 제5 노드에 연결되는 게이트 전극, 상기 고전압을 수신하는 제1 전극, 및 제5 노드에 연결되는 제2 전극을 구비하는 제15 트랜지스터, 상기 제1 클럭 신호를 수신하는 게이트 전극, 상기 제5 노드에 연결되는 제1 전극, 및 상기 제4 노드에 연결되는 제2 전극을 구비하는 제14 트랜지스터, 상기 제4 노드와 제1 클럭 신호에 연결되는 상기 제11 커패시터, 및 상기 제4 노드에 연결되는 게이트 전극, 상기 저전압을 수신하는 제1 전극, 및 상기 제n 발광제어신호를 출력하는 출력단에 연결되는 제2 전극을 구비하는 제20 트랜지스터를 포함 할 수 있다.According to an embodiment, the second pull down unit may include a gate electrode for receiving the second clock signal, a first electrode for receiving the n-1 carry signal, and a second electrode connected to the fourth node A gate electrode connected to the fifth node, a first electrode for receiving the high voltage, and a second electrode connected to a fifth node, a gate for receiving the first clock signal, A fourth transistor having an electrode, a first electrode coupled to the fifth node, and a second electrode coupled to the fourth node, the eleventh capacitor coupled to the fourth node and the first clock signal, And a 20th transistor having a gate electrode connected to a fourth node, a first electrode receiving the low voltage, and a second electrode connected to an output terminal outputting the nth emission control signal.

일 실시예에 의하면, 상기 제11 커패시터는 모스 커패시터로 구현 될 수 있다.According to an embodiment, the eleventh capacitor may be implemented as a MOS capacitor.

일 실시예에 의하면, 상기 제11 커패시터는, 상기 제1 클럭 신호에 연결되는 제1 전극, 상기 제1 클럭 신호에 연결되는 제2 전극, 및 상기 제4 노드에 연결되는 게이트 전극을 구비 할 수 있다.According to an embodiment, the eleventh capacitor may have a first electrode coupled to the first clock signal, a second electrode coupled to the first clock signal, and a gate electrode coupled to the fourth node, have.

본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 발광제어선들 및 복수의 화소들을 구비하는 표시 패널, 및 상기 복수의 발광제어선들과 각각 연결되는 복수의 발광제어 구동 유닛들을 구비하는 발광제어 구동부를 포함하고, 상기 복수의 발광제어 구동 유닛들 중 제n 발광제어 구동 유닛은(단, n의 2 이상의 정수), 상기 제n 발광제어 구동 유닛과 인접하여 배치된 제n-1 발광제어 구동 유닛으로부터 제공되는 제n-1 캐리 신호에 기초하여 상기 화소들의 발광시간을 제어하는 제n 발광제어신호를 생성하고, 상기 제n 발광제어신호에 기초하여 제n 캐리 신호를 생성 할 수 있다.According to another aspect of the present invention, there is provided a display apparatus including a display panel including a plurality of emission control lines and a plurality of pixels, and a plurality of light emission control lines connected to the plurality of emission control lines, And an emission control driver including control driving units, wherein the nth emission control drive unit of the plurality of emission control drive units (where n is an integer of 2 or more) is arranged adjacent to the nth emission control drive unit Th emission control signal for controlling an emission time of the pixels based on an n-1-th carry signal provided from the n-th emission control drive unit, Signal can be generated.

일 실시예에 의하면, 상기 제n 발광제어 구동 유닛은, 상기 제n-1 캐리 신호, 특정 주기를 가지는 제1 클럭 신호 및 상기 제1 클럭 신호와 특정 위상차를 가지는 제2 클럭 신호에 응답하여 제n 발광제어신호를 생성하는 제1 회로부, 및 상기 제n 발광제어신호, 상기 제1 클럭 신호 및 상기 제2 클럭 신호에 기초하여 상기 제n-1 캐리 신호를 상기 특정 주기 만큼 시프트시킨 제n 캐리 신호를 생성하는 제2 회로부를 포함 할 수 있다.According to an embodiment of the present invention, the nth emission control drive unit may include: an nth emission control driving unit for generating the (n-1) th emission control signal in response to the (n-1) th carry signal, the first clock signal having a specific period, n-th carry signal shifted by the specific period based on the n-th emission control signal, the first clock signal, and the second clock signal, And a second circuit portion for generating a signal.

일 실시예에 의하면, 상기 제2 회로부는, 상기 제2 클럭 신호에 응답하여 상기 제n 발광제어신호를 제1 노드에 저장하고, 상기 제1 노드의 제1 전압에 기초하여 상기 제n 캐리 신호를 상기 제1 클럭 신호로 풀다운시키는 제1 풀다운부, 및 상기 제2 클럭 신호에 응답하여 제2 노드에 저전압을 저장하고, 상기 제2 노드의 제2 전압에 기초하여 고전압을 상기 제n 캐리 신호로서 출력하는 제1 풀업부를 포함 할 수 있다.According to an embodiment, the second circuit portion stores the n-th emission control signal in a first node in response to the second clock signal, and the n-th carry signal, based on the first voltage of the first node, A first pull-down section for pulling down the first clock signal to the first clock signal, and a second pull-down section for pulling down the first clock signal to the second clock signal, And a first pull-up unit for outputting the first pull-up unit.

일 실시예에 의하면, 상기 제1 풀다운부는, 상기 제n 발광제어신호를 수신하는 제1 전극, 상기 제1 노드에 연결되는 제2 전극, 및 상기 제2 클럭 신호를 수신하는 게이트 전극을 구비하는 제1 트랜지스터, 상기 제1 클럭 신호를 수신하는 제1 전극, 상기 제n 캐리 신호를 출력하는 출력단에 연결되는 제2 전극, 및 상기 제1 노드에 연결되는 게이트 전극을 구비하는 제7 트랜지스터, 및 상기 제1 노드와 상기 출력단 사이에 연결되는 제1 커패시터를 포함 할 수 있다.According to an embodiment, the first pull down portion may include a first electrode for receiving the nth emission control signal, a second electrode connected to the first node, and a gate electrode for receiving the second clock signal A seventh transistor having a first transistor, a first electrode for receiving the first clock signal, a second electrode connected to an output terminal for outputting the n-th carry signal, and a gate electrode connected to the first node, And a first capacitor connected between the first node and the output terminal.

일 실시예에 의하면, 상기 제1 풀업부는, 상기 제2 노드에 연결되는 제1 전극, 상기 저전압에 연결되는 제2 전극, 및 상기 제2 클럭 신호를 수신하는 게이트 전극을 구비하는 제5 트랜지스터, 상기 고전압을 수신하는 제1 전극, 상기 제n 캐리 신호를 출력하는 출력단에 연결되는 제2 전극, 및 상기 제2 노드에 연결되는 게이트 전극을 구비하는 제6 트랜지스터, 및 상기 제2 노드와 상기 고전압 사이에 연결되는 제2 커패시터를 포함 할 수 있다.According to an embodiment, the first pull-up unit may include a fifth transistor having a first electrode connected to the second node, a second electrode connected to the low voltage, and a gate electrode receiving the second clock signal, A sixth transistor having a first electrode for receiving the high voltage, a second electrode connected to an output terminal for outputting the n-th carry signal, and a gate electrode connected to the second node, And a second capacitor connected between the first and second capacitors.

본 발명의 실시예들에 따른 발광제어 구동부는 제n 발광제어신호와 제n 캐리 신호를 생성하여 특정 시간(예를 들어, 제1 클럭 신호의 주기) 단위로 발광제어신호를 조절할 수 있다.The light emission control driver according to embodiments of the present invention may generate the n-th emission control signal and the n-th carry signal to adjust the emission control signal in units of a predetermined time (e.g., a period of the first clock signal).

본 발명의 실시예들에 따른 표시 장치는 상기 발광제어 구동부를 포함할 수 있다.The display device according to embodiments of the present invention may include the light emission control driver.

다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.However, the effects of the present invention are not limited to the above effects, and may be variously extended without departing from the spirit and scope of the present invention.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 발광제어 구동부의 일 예를 나타내는 도면이다.
도 3은 도 2의 발광제어 구동부에 포함된 발광제어 구동 유닛의 일 예를 나타내는 회로도이다.
도 4a는 도 2의 발광제어 구동부에서 생성되는 발광제어신호의 비교예를 나타내는 파형도이다.
도 4b는 도 2의 발광제어 구동부에서 생성되는 발광제어신호의 일 예를 나타내는 파형도이다.1 is a block diagram showing a display device according to embodiments of the present invention.
2 is a diagram showing an example of a light emission control driver included in the display device of FIG.
3 is a circuit diagram showing an example of the light emission control drive unit included in the light emission control driver of FIG.
4A is a waveform diagram showing a comparative example of a light emission control signal generated by the light emission control driver of FIG.
FIG. 4B is a waveform diagram showing an example of a light emission control signal generated by the light emission control driver of FIG. 2. FIG.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same or similar reference numerals are used for the same components in the drawings.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.1 is a block diagram showing a display device according to embodiments of the present invention.

도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 타이밍 제어부(120), 데이터 구동부(130), 주사 구동부(140), 및 발광제어 구동부(150)를 포함할 수 있다. 표시 장치(100)는 외부에서 제공되는 영상 데이터에 기초하여 영상을 출력하는 장치일 수 있다. 예를 들어, 표시 장치(100)는 유기 발광 표시 장치일 수 있다.Referring to FIG. 1, the display device 100 may include a display panel 110, a timing controller 120, a data driver 130, a scan driver 140, and a light emission control driver 150. The display device 100 may be a device that outputs an image based on image data provided from the outside. For example, the display apparatus 100 may be an organic light emitting display.

표시 패널(110)은 복수의 주사선들(S1 내지 Sn), 복수의 데이터선들(D1 내지 Dm), 복수의 발광제어선(E1 내지 En) 및 복수의 화소들(111)을 포함할 수 있다(단, n과 m은 2이상의 정수). 화소들(111)은 주사선들(S1 내지 Sn), 데이터선들(D1 내지 Dm) 및 발광제어선(E1 내지 En)의 교차부들에 배치될 수 있다.The display panel 110 may include a plurality of scan lines S1 to Sn, a plurality of data lines D1 to Dm, a plurality of emission control lines E1 to En, and a plurality of pixels 111 Provided that n and m are an integer of 2 or more). The pixels 111 may be disposed at the intersections of the scan lines S1 to Sn, the data lines D1 to Dm, and the emission control lines E1 to En.

화소(111)들 각각은 주사 신호에 응답하여 데이터 신호를 저장하고, 저장된 데이터 신호에 기초하여 발광할 수 있다.Each of the pixels 111 stores a data signal in response to a scan signal, and can emit light based on the stored data signal.

타이밍 제어부(120)는 데이터 구동부(130), 주사 구동부(140) 및 발광제어 구동부(150)의 동작을 제어할 수 있다. 타이밍 제어부(120)는 주사 구동제어신호, 데이터 구동제어신호 및 발광 구동제어신호를 생성하고, 상기 생성된 신호들에 기초하여 주사 구동부(140), 데이터 구동부(130) 및 발광제어 구동부(150)의 동작을 제어할 수 있다. 여기에서, 발광 구동제어신호는 개시 신호, 제1 클럭 신호 및 제2 클럭 신호를 포함할 수 있다. 개시 신호는 화소의 발광시간 또는 비발광시간(또는, 오프 듀티 비)를 결정하는 데 이용될 수 있다. 예를 들어, 개시 신호가 가지는 하이 레벨의 시간에 따라 화소의 비발광시간이 결정될 수 있다. 제1 클럭 신호는 표시 장치(100)의 동작 시점의 기초가 되는 펄스 신호일 수 있다. 예를 들어, 제1 클럭 신호는 하이 레벨(또는, 논리 하이 레벨, 논리 상태 1, 제1 전압, 고전압레벨, 턴오프 전압 등)과 로우 레벨(또는, 논리 로우 레벨, 논리 상태 0, 제2 전압, 저전압레벨, 턴온 전압 등)을 주기적으로 가지는 구형파 신호일 수 있다. 제2 클럭 신호는 제1 클럭 신호와 특정 위상차를 가지는 구형파 신호일 수 있다. 예를 들어, 제2 클럭 신호는 제1 클럭 신호의 주기와 동일한 주기를 가지고 제1 클럭 신호의 주기의 절반만큼 시프트된 신호일 수 있다. 예를 들어, 제2 클럭 신호는 제1 클럭 신호의 반전 신호일 수 있다.The timing controller 120 may control operations of the data driver 130, the scan driver 140, and the light emission control driver 150. [ The timing controller 120 generates a scan driving control signal, a data driving control signal, and a light emission driving control signal, and supplies the data to the scan driver 140, the data driver 130, and the emission control driver 150 based on the generated signals. Can be controlled. Here, the light emission drive control signal may include a start signal, a first clock signal, and a second clock signal. The start signal may be used to determine the light emission time or non-light emission time (or off duty ratio) of the pixel. For example, the non-emission time of the pixel can be determined according to the time of the high level of the start signal. The first clock signal may be a pulse signal that is the basis of the operation timing of the display apparatus 100. [ For example, the first clock signal may be at a high level (or at a logic high level, at a logic level 0, at a logic level 0, at a logic high level, at a logic level 1, at a first voltage, at a high voltage level, Voltage, low voltage level, turn-on voltage, etc.) periodically. The second clock signal may be a square wave signal having a specific phase difference from the first clock signal. For example, the second clock signal may be a signal that has the same period as the period of the first clock signal and is shifted by half the period of the first clock signal. For example, the second clock signal may be an inverted signal of the first clock signal.

데이터 구동부(130)는 영상 데이터(예를 들어, 제2 데이터(DATA2))에 기초하여 데이터 신호를 생성할 수 있다. 데이터 구동부(130)는 데이터 구동제어신호에 응답하여 데이터 신호를 표시 패널(110)에 제공할 수 있다. 즉, 데이터 구동부(130)는 테이터선들(D1 내지 Dm)을 통해 화소들(111)에 데이터 신호를 공급할 수 있다.The data driver 130 may generate a data signal based on the image data (e.g., the second data DATA2). The data driver 130 may provide a data signal to the display panel 110 in response to the data driving control signal. That is, the data driver 130 can supply the data signals to the pixels 111 through the data lines D1 to Dm.

주사 구동부(140)는 주사 구동제어신호에 기초하여 주사 신호를 생성할 수 있다. 주사 구동제어신호는 스타트 펄스 및 클럭신호들을 포함하고, 주사 구동부(140)는 스타트 펄스 및 클럭신호들에 대응하여 순차적으로 주사 신호를 생성하는 시프트 레지스터를 포함하여 구성될 수 있다.The scan driver 140 can generate a scan signal based on the scan drive control signal. The scan driving control signal may include a start pulse and the clock signals, and the scan driver 140 may include a shift register that sequentially generates a scan signal corresponding to the start pulse and the clock signals.

발광제어 구동부(150)는 타이밍 제어부(120)로부터 발광 구동제어신호를 공급받아 발광제어신호를 생성할 수 있다. 발광제어 구동부(150)는 발광제어신호를 발광제어선들(E1 내지 En)을 통해 화소(111)에 공급할 수 있다.The light emission control driver 150 may receive the light emission drive control signal from the timing controller 120 and generate the light emission control signal. The light emission control driver 150 may supply the light emission control signals to the pixels 111 through the light emission control lines E1 to En.

실시예들에서, 발광제어 구동부(150)는 발광제어선들(E1 내지 En)과 각각 연결되는 복수의 발광제어 구동 유닛들을 포함할 수 있다. 발광제어 구동 유닛들 중 제n 발광제어 구동 유닛은 제n-1 캐리 신호에 기초하여 제n 발광제어신호를 생성하고, 제n 발광제어신호에 기초하여 제n 캐리 신호를 생성할 수 있다. 여기서, 제n-1 캐리 신호는 제n 발광제어 구동 유닛과 인접한 제n-1 발광제어 구동 유닛에서 생성될 수 있다. 제n 캐리 신호는 제n-1 캐리 신호보다 특정 시간(예를 들어, 클럭 신호의 주기)만큼 시프트 될 수 있다. 따라서, 발광제어 구동부(150)는 특정 시간(예를 들어, 클럭 신호의 주기)를 단위 시간으로 하여 발광제어신호를 제어할 수 있다.In the embodiments, the light emission control driver 150 may include a plurality of light emission control driving units connected to the light emission control lines E1 to En, respectively. The n-th emission control drive unit of the light emission control drive units may generate the n-th emission control signal based on the (n-1) -th carry signal and generate the n-th carry signal based on the n-th emission control signal. Here, the (n-1) -th carry signal may be generated in the (n-1) -th emission control drive unit adjacent to the n-th emission control drive unit. The n-th carry signal may be shifted by a specific time (e.g., a period of the clock signal) from the n-1 carry signal. Accordingly, the light emission control driver 150 can control the light emission control signal at a specific time (for example, a period of the clock signal) as a unit time.

한편, 도 1의 표시 장치(100)에서, 발광제어 구동부(150)는 주사 구동부(140)에 독립하여 구성된 것으로 도시되었으나, 발광제어 구동부(150)는 이에 국한되는 것은 아니다. 예를 들어, 발광제어 구동부(150)는 주사 구동부(140) 내에 구현될 수 있다.In the display device 100 of FIG. 1, the emission control driver 150 is shown as being independent of the scan driver 140, but the emission control driver 150 is not limited thereto. For example, the light emission control driver 150 may be implemented in the scan driver 140.

상술한 바와 같이, 표시 장치(100)는 발광제어 구동부(150)를 통해 제n-1 발광제어신호와 구별되는 제n-1 캐리 신호(즉, 제n-1 발광제어신호의 생성 이후에 생성되어, 제n-1 발광제어신호와 특정 위상차 가지는 제n-1 캐리 신호)에 기초하여 제n-1 발광제어신호와 특정 시간(예를 들어, 클럭 신호의 주기)만큼 시프트된 제n 발광제어신호를 생성할 수 있다. 따라서, 표시 장치(100)는 특정 시간(예를 들어, 클럭 신호의 주기)를 단위 시간으로 하여 발광제어신호를 제어할 수 있다.As described above, the display apparatus 100 generates the (n-1) -th carry signal (i.e., generated after the generation of the (n-1) th emission control signal) Th emission control signal and the n-th emission control signal shifted by a predetermined time (e.g., a period of a clock signal) based on the (n-1) th emission control signal and the Signal can be generated. Accordingly, the display apparatus 100 can control the light emission control signal at a specific time (for example, a period of the clock signal) as a unit time.

도 2는 도 1의 표시 장치에 포함된 발광제어 구동부의 일 예를 나타내는 도면이고, 도 3은 도 2의 발광제어 구동부에 포함된 발광제어 구동 유닛의 일 예를 나타내는 회로도이다.FIG. 2 is a diagram illustrating an example of a light emission control driver included in the display device of FIG. 1, and FIG. 3 is a circuit diagram illustrating an example of a light emission control drive unit included in the light emission control driver of FIG.

도 2 및 도 3을 참조하면, 발광제어 구동부(150)는 복수의 발광제어선들과 각각 연결되는 복수의 발광제어 구동 유닛들(210-1 내지 210-n)을 포함할 수 있다.2 and 3, the light emission control driver 150 may include a plurality of light emission control driving units 210-1 to 210-n connected to the plurality of light emission control lines, respectively.

발광제어 구동 유닛들(210-1 내지 210-n) 각각은 개시 신호(ACL_FLM), 제1 클럭 신호(EM_CLK1), 제2 클럭 신호(EM_CLK2), 제1 전압(VGH) 및 제2 전압(VGL)을 공급받을 수 있다.Each of the emission control drive units 210-1 to 210-n includes a start signal ACL_FLM, a first clock signal EM_CLK1, a second clock signal EM_CLK2, a first voltage VGH and a second voltage VGL Can be supplied.

제1 발광제어 구동 유닛(210-1)은 제1 개시 신호(ACL_FLM)에 기초하여 제1 발광제어신호(EM[1]) 및 제1 캐리 신호(CARRY[1])를 생성할 수 있다. 제2 발광제어 구동 유닛(210-2)은 제1 캐리 신호(CARRY[1])에 기초하여 제2 발광제어신호(EM[2])를 생성할 수 있다. 제n 발광제어 구동 유닛(210-n)은 제n-1 캐리 신호(CARRY[n-1])에 기초하여 제n 발광제어신호(EM[n])를 생성할 수 있다.The first emission control drive unit 210-1 may generate the first emission control signal EM [1] and the first carry signal CARRY [1] based on the first start signal ACL_FLM. The second emission control drive unit 210-2 can generate the second emission control signal EM [2] based on the first carry signal CARRY [1]. The nth emission control drive unit 210-n may generate the nth emission control signal EM [n] based on the n-1 carry signal CARRY [n-1].

제n 발광제어 구동 유닛(210-n)은 제n-1 캐리 신호(CARRY[n-1]), 제1 클럭 신호(EM_CLK1) 및 제2 클럭 신호(EM_CLK2)에 응답하여 제n 발광제어신호(EM[n])를 생성하는 제1 회로부(310)(또는, 발광제어신호 생성부) 및 제n 발광제어신호(EM[n]), 제1 클럭 신호(EM_CLK1) 및 제2 클럭 신호(EM_CLK2)에 기초하여 제n 캐리 신호(CARRY[n])를 생성하는 제2 회로부(320)(또는, 버퍼부)를 포함할 수 있다.The n-th emission control drive unit 210-n generates the n-th emission control signal 210 in response to the n-1 carry signal CARRY [n-1], the first clock signal EM_CLK1 and the second clock signal EM_CLK2, (Or an emission control signal generator) and an nth emission control signal EM [n], a first clock signal EM_CLK1 and a second clock signal EM_CLK1 (Or buffer section) for generating the n-th carry signal CARRY [n] based on the first carry signal EM_CLK2.

실시예들에서, 제2 회로부(320)는 제1 풀다운부와 제1 풀업부를 포함할 수 있다. 제1 풀다운부는 제2 클럭 신호(EM_CLK2)에 응답하여 제n 발광제어신호(EM[n])를 제1 노드(N1)에 저장하고, 제1 노드(N1)의 제1 전압(즉, 제1 노드(N1)의 노드 전압)에 기초하여 제n 캐리 신호(CARRY[n])를 제1 클럭 신호(EM_CLK1)로 풀다운시킬 수 있다. 제1 풀업부는 제2 클럭 신호(EM_CLK2)에 응답하여 제2 노드(N2)에 저전압(VGL)을 저장하고, 제2 노드(N2)의 제2 전압(즉, 제2 노드(N2)의 노드 전압)에 고전압을 제n 캐리 신호(CARRY[n])로서 출력할 수 있다.In embodiments, the second circuit portion 320 may include a first pull-down portion and a first pull-up portion. The first pull down part stores the nth emission control signal EM [n] in the first node N1 in response to the second clock signal EM_CLK2, and outputs the first voltage N1 of the first node N1 N carry signal CARRY [n] can be pulled down to the first clock signal EM_CLK1 based on the node voltage of the node N1. The first pull-up section stores the low voltage VGL in the second node N2 in response to the second clock signal EM_CLK2 and the second voltage N2 of the second node N2 Voltage) as the n-th carry signal (CARRY [n]).

여기서, 제1 풀다운부 및 제1 풀업부는 제n 발광제어신호(EM[n])의 논리 상태(예를 들어, 하이 레벨 또는 로우 레벨)에 기초하여 제2 회로부(320)를 개념적으로 구분한 것일 수 있다.Here, the first pull-down section and the first pull-up section conceptually distinguish the second circuit section 320 based on the logic state (for example, high level or low level) of the nth emission control signal EM [n] Lt; / RTI >

일 실시예에서, 제1 풀다운부는 제1 트랜지스터(M1), 제7 트랜지스터(M7) 및 제1 커패시터(C1)을 포함할 수 있다.In one embodiment, the first pull down portion may include a first transistor M1, a seventh transistor M7 and a first capacitor Cl.

제1 트랜지스터(M1)는 제n 발광제어신호(EM[n])를 수신하는 제1 전극, 제1 노드(N1)에 연결되는 제2 전극, 및 제2 클럭 신호(EM_CLK2)를 수신하는 게이트 전극을 구비할 수 있다. 제1 트랜지스터(M1)은 제2 클럭 신호(EM_CLK2)에 응답하여 제n 발광제어신호(EM[n])를 제1 노드(N1)에 전송할 수 있다. The first transistor M1 includes a first electrode for receiving the nth emission control signal EM [n], a second electrode connected to the first node N1, and a gate for receiving the second clock signal EM_CLK2. Electrode may be provided. The first transistor M1 may transmit the nth emission control signal EM [n] to the first node N1 in response to the second clock signal EM_CLK2.

제1 커패시터(C1)는 제1 노드(N1)와 출력단 사이에 연결될 수 있다. 제1 커패시터(C1)는 제1 노드(N1)에 인가되는 제n 발광제어신호(EM[n])을 저장할 수 있다. 또한, 제1 커패시터(C1)는 제n 캐리 신호(CARRY[n])을 출력하는 출력단(즉, 제2 회로부(320)의 출력단)의 전압에 기초하여 제1 노드(N1)를 커패시터 부스팅할 수 있다.The first capacitor C1 may be connected between the first node N1 and the output terminal. The first capacitor C1 may store the nth emission control signal EM [n] applied to the first node N1. The first capacitor C1 is connected to the first node N1 through the first node N1 based on the voltage of the output terminal (that is, the output terminal of the second circuit portion 320) outputting the nth carry signal CARRY [n] .

제7 트랜지스터(M7)은 제1 클럭 신호(EM_CLK1)를 수신하는 제1 전극, 제n 캐리 신호(CARRY[n])를 출력하는 출력단(즉, 제2 회로부(320)의 출력단)에 연결되는 제2 전극, 및 상기 제1 노드(N1)에 연결되는 게이트 전극을 구비할 수 있다. 제7 트랜지스터(M7)은 제1 노드(N1)의 제1 전압(즉, 제1 노드(N1)의 노드 전압)에 응답하여 제n 캐리 신호(CARRY[n])를 제1 클럭 신호(EM_CLK1)로 풀다운할 수 있다.The seventh transistor M7 is connected to a first electrode for receiving the first clock signal EM_CLK1 and an output terminal for outputting the nth carry signal CARRY [n] (i.e., the output terminal of the second circuit portion 320) A second electrode, and a gate electrode connected to the first node N1. The seventh transistor M7 receives the n-th carry signal CARRY [n] as the first clock signal EM_CLK1 (n) in response to the first voltage (i.e., the node voltage of the first node N1) of the first node N1 Can be pulled down.

따라서, 제1 풀다운부는 제1 클럭 신호(EM_CLK1)의 파형과 동일한 파형을 가지는 제n 캐리 신호(CARRY[n])을 출력할 수 있다.Therefore, the first pull-down section can output the n-th carry signal CARRY [n] having the same waveform as the waveform of the first clock signal EM_CLK1.

일 실시예에서, 제1 풀다운부는 제2 트랜지스터(M2) 및 제3 트랜지스터(M3)를 더 포함할 수 있다.In one embodiment, the first pull down portion may further include a second transistor M2 and a third transistor M3.

제2 트랜지스터(M2)는 고전압(VGH)에 연결되는 제1 전극, 제3 노드(N3)에 연결되는 제2 전극, 및 제2 노드(N2)에 연결되는 게이트 전극을 구비할 수 있다. 제3 트랜지스터(M3)는 제3 노드(N3)에 연결되는 제1 전극, 제1 노드(N1)에 연결되는 제2 전극, 및 제1 클럭 신호(EM_CLK1)를 수신하는 게이트 전극을 구비할 수 있다. 제2 트랜지스터(M2) 및 제3 트랜지스터(M3)는 제2 노드(N2)의 제2 전압(즉, 제2 노드(N2)의 노드 전압)과 제1 클럭 신호(EM_CLK1)에 응답하여 제1 노드(N1)에 고전압(VGH)을 제공할 수 있다. 이 경우, 제7 트랜지스터(M7)는 고전압(VGH)에 응답하여 턴오프될 수 있다.The second transistor M2 may include a first electrode coupled to the high voltage VGH, a second electrode coupled to the third node N3, and a gate electrode coupled to the second node N2. The third transistor M3 may include a first electrode coupled to the third node N3, a second electrode coupled to the first node N1, and a gate electrode receiving the first clock signal EM_CLK1 have. The second transistor M2 and the third transistor M3 are turned on in response to the second voltage of the second node N2 (i.e., the node voltage of the second node N2) and the first clock signal EM_CLK1, And can provide the high voltage VGH to the node N1. In this case, the seventh transistor M7 may be turned off in response to the high voltage VGH.

일 실시예에서, 제1 풀업부는 제5 트랜지스터(M5), 제6 트랜지스터(M6) 및 제2 커패시터(C2)를 포함할 수 있다.In one embodiment, the first pull-up section may include a fifth transistor M5, a sixth transistor M6 and a second capacitor C2.

제5 트랜지스터(M5)는 제2 노드(N2)에 연결되는 제1 전극, 저전압(VGL)에 연결되는 제2 전극, 및 제2 클럭 신호(EM_CLK2)를 수신하는 게이트 전극을 구비할 수 있다. 제5 트랜지스터(M5)는 제2 클럭 신호(EM_CLK2)에 응답하여 제2 노드(N2)에 저전압(VGL)을 인가할 수 있다.The fifth transistor M5 may include a first electrode coupled to the second node N2, a second electrode coupled to the low voltage VGL, and a gate electrode receiving the second clock signal EM_CLK2. The fifth transistor M5 may apply a low voltage VGL to the second node N2 in response to the second clock signal EM_CLK2.

제2 커패시터(C2)는 제2 노드(N2)와 고전압(VGH) 사이에 연결될 수 있다. 제2 커패시터(C2)는 제2 노드(N2)에 인가된 저전압(VGL)을 저장할 수 있다.The second capacitor C2 may be connected between the second node N2 and the high voltage VGH. The second capacitor C2 may store the low voltage VGL applied to the second node N2.

제6 트랜지스터(M6)는 고전압(VGH)을 수신하는 제1 전극, 제n 캐리 신호(CARRY[n])를 출력하는 출력단(즉, 제2 회로부(320)의 출력단)에 연결되는 제2 전극, 및 제2 노드(N2)에 연결되는 게이트 전극을 구비할 수 있다. 제6 트랜지스터(M6)는 제2 노드(N2)의 제2 전압(즉, 제2 노드(N2)의 노드 전압)에 응답하여 고전압(VGH)를 제n 캐리 신호(CARRY[n])로서 출력할 수 있다.The sixth transistor M6 is connected to a second electrode connected to an output terminal for outputting the n-th carry signal CARRY [n] (i.e., the output terminal of the second circuit unit 320), a first electrode for receiving the high voltage VGH, And a gate electrode connected to the second node N2. The sixth transistor M6 outputs the high voltage VGH as the n-th carry signal CARRY [n] in response to the second voltage (i.e., the node voltage of the second node N2) of the second node N2 can do.

따라서, 제1 풀업부는 하이 레벨을 가지는 제n 캐리 신호(CARRY[n])를 출력할 수 있다.Therefore, the first pull-up unit can output the n-th carry signal CARRY [n] having the high level.

일 실시예에서, 제1 풀업부는 제4 트랜지스터(M4)를 더 포함할 수 있다. 제4 트랜지스터(M4)는 제2 노드(N2)에 연결되는 제1 전극, 제2 클럭 신호(EM_CLK2)를 수신하는 제2 전극, 및 제1 노드(N1)에 연결되는 게이트 전극을 구비할 수 있다. 제4 트랜지스터(M4)는 제1 노드(N1)의 제1 전압(즉, 제1 노드(N1)의 노드 전압)에 응답하여 제2 클럭 신호(EM_CLK2)를 제공할 수 있다. 따라서, 제1 풀업부는 제1 풀다운부가 동작하는 동안(즉, 제1 풀다운부가 로우 레벨을 가지는 제n 캐리 신호(CARRY[n])를 출력하는 동안) 풀업 동작을 수행하지 않을 수 있다.In one embodiment, the first pull-up unit may further include a fourth transistor M4. The fourth transistor M4 may have a first electrode coupled to the second node N2, a second electrode receiving the second clock signal EM_CLK2, and a gate electrode coupled to the first node N1. have. The fourth transistor M4 may provide the second clock signal EM_CLK2 in response to the first voltage of the first node N1 (i.e., the node voltage of the first node N1). Thus, the first pull-up section may not perform the pull-up operation while the first pull-down section is operating (i.e., while outputting the n-th carry signal CARRY [n] having the first pull-down section low level).

제1 회로부(310)는 제2 풀다운부 및 제2 풀업부를 포함할 수 있다. 제2 풀다운부는 제2 클럭 신호(EM_CLK2)에 응답하여 제4 노드(N4)에 제n-1 캐리 신호(CARRY[n-1])를 저장하고, 제4 노드(N4)의 제4 전압(즉, 제4 노드(N4)의 노드 전압)에 기초하여 제n 발광제어신호(EM[n])를 저전압(VGL)으로 풀다운시킬 수 있다. 제2 풀업부는 제2 클럭 신호(EM_CLK2)에 응답하여 제5 노드(N5)에 저전압(VGL)을 인가하고, 제1 클럭 신호(EM_CLK1)와 제5 노드(N5)의 제5 전압(즉, 제5 노드(N5)의 노드 전압)에 기초하여 고전압(VGH)을 제n 발광제어신호(EM[n])로서 출력할 수 있다.The first circuit portion 310 may include a second pull-down portion and a second pull-up portion. The second pull down part stores the n-1 carry signal CARRY [n-1] in the fourth node N4 in response to the second clock signal EM_CLK2 and the fourth voltage N4 of the fourth node N4 The nth emission control signal EM [n] can be pulled down to the low voltage VGL on the basis of the node voltage of the fourth node N4 (i.e., the node voltage of the fourth node N4). The second pull-up section applies the low voltage VGL to the fifth node N5 in response to the second clock signal EM_CLK2 and outputs the fifth voltage N5 of the fifth node N5, The node voltage of the fifth node N5), the high voltage VGH may be output as the nth emission control signal EM [n].

일 실시예에서, 제2 풀업부는 제13 트랜지스터(M13), 제12 커패시터(C12), 제17 트랜지스터(M17), 제19 트랜지스터(M19) 및 제13 커패시터(C13)을 포함할 수 있다.In one embodiment, the second pull-up unit may include a thirteenth transistor M13, a twelfth capacitor C12, a seventeenth transistor M17, a nineteen transistor M19, and a thirteenth capacitor C13.

제13 트랜지스터(M13)는 제2 클럭 신호(EM_CLK2)를 수신하는 게이트 전극, 저전압(VGL)을 수신하는 제1 전극, 및 제5 노드(N5)와 연결되는 제2 전극을 구비할 수 있다. 제13 트랜지스터(M13)는 제2 클럭 신호(EM_CLK2)에 응답하여 제5 노드(N5)를 저전압(VGL)으로 충전할 수 있다. 제12 커패시터(C12)는 제5 노드(N5)와 제6 노드(N6) 사이에 연결될 수 있다. 제12 커패시터(C12)는 제5 노드(N5)와 제6 노드(N6)를 커패시터 커플링할 수 있다. 제16 트랜지스터(M16)는 제5 노드(N5)와 연결되는 게이트 전극, 제1 클럭 신호(EM_CLK1)를 수신하는 제1 전극, 및 제6 노드(N6)에 연결되는 제2 전극을 구비할 수 있다. 제16 트랜지스터(M16)는 제5 노드(N5)의 전압에 응답하여 제1 클럭 신호(EM_CLK1)를 제6 노드(N6)에 제공할 수 있다. 제17 트랜지스터(M17)는 제1 클럭 신호(EM_CLK1)를 수신하는 게이트 전극, 제6 노드(N6)에 연결되는 제1 전극, 및 제7 노드(N7)에 연결되는 제2 전극을 구비할 수 있다. 제17 트랜지스터(M17)는 제1 클럭 신호(EM_CLK1)에 응답하여 제6 노드(N6)와 제7 노드(N7)를 다이오드 연결할 수 있다. 제19 트랜지스터(M19)는 제7 노드(N7)와 연결되는 게이트 전극, 고전압(VGH)을 수신하는 제1 전극, 및 제n 발광제어신호(EM[n])를 출력하는 출력단(즉, 제1 회로부(310)의 출력단)에 연결되는 제2 전극을 구비할 수 있다. 제19 트랜지스터(M19)는 제7 노드(N7)의 전압에 응답하여 고전압(VGH)를 제n 발광제어신호(EM[n])로서 출력할 수 있다. 제13 커패시터(C13)는 제7 노드(N7)와 제19 트랜지스터(M19)의 제1 전극 사이에 연결될 수 있다. 제13 커패시터(C13)는 제7 노드(N7)에 인가되는 전압을 충전할 수 있다. 제13 커패시터(C13)는 충전된 전압에 기초하여 제19 트랜지스터(M19)를 턴온 상태로 유지시킬 수 있다.The thirteenth transistor M13 may include a gate electrode for receiving the second clock signal EM_CLK2, a first electrode for receiving the low voltage VGL, and a second electrode connected to the fifth node N5. The thirteenth transistor M13 may charge the fifth node N5 to the low voltage VGL in response to the second clock signal EM_CLK2. The twelfth capacitor C12 may be connected between the fifth node N5 and the sixth node N6. The twelfth capacitor C12 may capacitively couple the fifth node N5 and the sixth node N6. The sixteenth transistor M16 may have a gate electrode connected to the fifth node N5, a first electrode receiving the first clock signal EM_CLK1, and a second electrode connected to the sixth node N6 have. The sixteenth transistor M16 may provide the first clock signal EM_CLK1 to the sixth node N6 in response to the voltage of the fifth node N5. The seventeenth transistor M17 may have a gate electrode for receiving the first clock signal EM_CLK1, a first electrode connected to the sixth node N6, and a second electrode connected to the seventh node N7 have. The seventeenth transistor M17 may diode-connect the sixth node N6 and the seventh node N7 in response to the first clock signal EM_CLK1. The nineteenth transistor M19 includes a gate electrode connected to the seventh node N7, a first electrode for receiving the high voltage VGH, and an output terminal for outputting the nth emission control signal EM [n] And an output terminal of the first circuit unit 310). The nineteenth transistor M19 may output the high voltage VGH as the nth emission control signal EM [n] in response to the voltage of the seventh node N7. The thirteenth capacitor C13 may be connected between the seventh node N7 and the first electrode of the nineteenth transistor M19. The thirteenth capacitor C13 can charge the voltage applied to the seventh node N7. The thirteenth capacitor C13 can keep the nineteenth transistor M19 in a turned-on state based on the charged voltage.

따라서, 제2 풀업부는 하이 레벨을 가지는 제n 발광제어신호 (EM[n])를 출력할 수 있다.Therefore, the second pull-up unit can output the nth emission control signal EM [n] having the high level.

일 실시예에서, 제2 풀업부는 제12 트랜지스터(M12) 및 제18 트랜지스터(M18)를 더 포함할 수 있다. 제12 트랜지스터(M12)는 제4 노드(N4)에 연결되는 게이트 전극, 제2 클럭 신호(EM_CLK2)를 수신하는 제1 전극, 및 제5 노드(N5)에 연결되는 제2 전극을 구비할 수 있다. 제12 트랜지스터(M12)는 제4 노드(N4)의 제4 전압(즉, 제4 노드(N4)의 노드 전압)에 응답하여 제5 노드(N5)에 제2 클럭 신호(EM_CLK2)를 인가할 수 있다. 제18 트랜지스터(M18)는 제4 노드(N4)에 연결되는 게이트 전극, 고전압(VGH)을 수신하는 제1 전극, 및 제7 노드(N7)에 연결되는 제2 전극을 구비할 수 있다. 제18 트랜지스터(M18)는 제4 노드(N4)의 전압에 응답하여 제7 노드(N7)에 고전압(VGH)을 제공할 수 있다. 이 때, 제19 트랜지스터(M19)는 고전압(VGH)에 응답하여 턴오프될 수 있다.In one embodiment, the second pull-up unit may further include a twelfth transistor M12 and an eighteenth transistor M18. The twelfth transistor M12 may have a gate electrode coupled to the fourth node N4, a first electrode receiving the second clock signal EM_CLK2, and a second electrode coupled to the fifth node N5. have. The twelfth transistor M12 applies the second clock signal EM_CLK2 to the fifth node N5 in response to the fourth voltage of the fourth node N4 (i.e., the node voltage of the fourth node N4) . The eighteenth transistor M18 may include a gate electrode connected to the fourth node N4, a first electrode receiving the high voltage VGH, and a second electrode connected to the seventh node N7. The eighteenth transistor M18 may provide the high voltage VGH to the seventh node N7 in response to the voltage of the fourth node N4. At this time, the nineteenth transistor M19 may be turned off in response to the high voltage VGH.

일 실시예에서, 제2 풀다운부는 제11 트랜지스터(M11), 제15 트랜지스터(M15), 제14 트랜지스터(M14), 제11 커패시터(M11) 및 제20 트랜지스터(M20)을 포함할 수 있다. 제11 트랜지스터(M11)는 제2 클럭 신호(EM_CLK2)를 수신하는 게이트 전극, 제n-1 캐리 신호(CARRY[n-1])를 수신하는 제1 전극, 및 제4 노드(N4)에 연결되는 제2 전극을 구비할 수 있다. 제11 트랜지스터(M11)는 제2 클럭 신호(EM_CLK2)에 응답하여 제n-1 캐리 신호(CARRY[n-1])를 제4 노드(N4)에 제공할 수 있다. 제15 트랜지스터(M15)는 제5 노드(N5)에 연결되는 게이트 전극, 고전압(VGH)을 수신하는 제1 전극, 및 제8 노드(N8)에 연결되는 제2 전극을 구비할 수 있다. 제14 트랜지스터(M14)는 제1 클럭 신호(EM_CLK1)를 수신하는 게이트 전극, 제8 노드(N8)에 연결되는 제1 전극, 및 제4 노드(N4)에 연결되는 제2 전극을 구비할 수 있다. 제14 트랜지스터(M14) 및 제15 트랜지스터(M15)는 제5 노드(N5)의 제5 전압(즉, 제5 노드(N5)의 노드 전압)과 제1 클럭 신호(EM_CLK1)에 응답하여 제4 노드(N4)에 고전압(VGH)을 제공할 수 있다. 제11 커패시터(C11)는 제4 노드(N4)와 제1 클럭 신호(EM_CLK1)에 연결될 수 있다. 제11 커패시터(C11)는 제4 노드(N4)와 제1 클럭 신호(EM_CLK1)를 수신하는 단자를 커패시터 커플링할 수 있다. 제20 트랜지스터(M20)는 제4 노드(N4)에 연결되는 게이트 전극, 저전압(VGL)을 수신하는 제1 전극, 및 제n 발광제어신호(EM[n])를 출력하는 출력단에 연결되는 제2 전극을 구비할 수 있다. 제20 트랜지스터(M20)는 제4 노드(N4)의 제4 전압(즉, 제4 노드(N4)의 노드 전압)에 응답하여 제n 발광제어신호(EM[n])를 저전압(VGL)으로 풀다운할 수 있다.In one embodiment, the second pull down portion may include an eleventh transistor M11, a fifteenth transistor M15, a fourteenth transistor M14, an eleventh capacitor M11, and a twentieth transistor M20. The eleventh transistor M11 is connected to the gate electrode for receiving the second clock signal EM_CLK2, the first electrode for receiving the n-1 carry signal CARRY [n-1], and the fourth electrode N4 And a second electrode connected to the second electrode. The eleventh transistor M11 may provide the n-th carry signal CARRY [n-1] to the fourth node N4 in response to the second clock signal EM_CLK2. The fifteenth transistor M15 may include a gate electrode connected to the fifth node N5, a first electrode receiving the high voltage VGH, and a second electrode connected to the eighth node N8. The fourteenth transistor M14 may include a gate electrode receiving the first clock signal EM_CLK1, a first electrode coupled to the eighth node N8, and a second electrode coupled to the fourth node N4. have. The fourteenth transistor M14 and the fifteenth transistor M15 are turned on in response to the fifth voltage of the fifth node N5 (i.e., the node voltage of the fifth node N5) and the first clock signal EM_CLK1, And can provide the high voltage VGH to the node N4. The eleventh capacitor C11 may be connected to the fourth node N4 and the first clock signal EM_CLK1. The eleventh capacitor C11 may be capacitively coupled to the fourth node N4 and a terminal receiving the first clock signal EM_CLK1. The twentieth transistor M20 includes a gate electrode connected to the fourth node N4, a first electrode for receiving the low voltage VGL, and a second electrode connected to the output terminal for outputting the nth emission control signal EM [n] Two electrodes may be provided. The twentieth transistor M20 turns the n th emission control signal EM [n] to the low voltage VGL in response to the fourth voltage of the fourth node N4 (i.e., the node voltage of the fourth node N4) You can pull down.

실시예들에서, 제11 커패시터(C11)는 모스 커패시터로 구현될 수 있다. 예를 들어, 제11 커패시터(C11)는 P형 트랜지스터로 구현될 수 있다. 제11 커패시터(C11)은 제1 클럭 신호(EM_CLK1)에 연결되는 제1 전극, 제1 클럭 신호(EM_CLK1)에 연결되는 제2 전극, 및 제4 노드(N4)에 연결되는 게이트 전극을 구비할 수 있다. 제11 커패시터(C11)는 제4 노드(N4)의 제4 전압(즉, 제4 노드(N4)의 노드 전압)에 기초하여 커플링 동작을 수행할 수 있다. 제11 커패시터(C11)는 제4 노드(N4)의 제4 전압(즉, 제4 노드(N4)의 노드 전압)이 로우 레벨에 해당하는 경우(즉, 게이트 전극에 로우 레벨의 신호가 인가되는 경우)에는 커패시터 커플링 동작을 수행하고, 제4 노드(N4)의 제4 전압(즉, 제4 노드(N4)의 노드 전압) 하이 레벨에 해당하는 경우(즉, 게이트 전극에 하이 레벨의 신호가 인가되는 경우)에는 커패시터 동작을 수행하지 않을 수 있다. 이 경우, 제11 커패시터(C11)은 하이 레벨을 가지는 제4 노드(N4)의 제4 전압(즉, 제4 노드(N4)의 노드 전압)을 충전하지 않으므로(또한, 충전된 전압을 방전하지 않으므로), 제1 회로부(310)의 소비 전력을 감소시킬 수 있다.In the embodiments, the eleventh capacitor C11 may be implemented as a MOS capacitor. For example, the eleventh capacitor C11 may be implemented as a p-type transistor. The eleventh capacitor C11 has a first electrode connected to the first clock signal EM_CLK1, a second electrode connected to the first clock signal EM_CLK1, and a gate electrode connected to the fourth node N4 . The eleventh capacitor C11 may perform the coupling operation based on the fourth voltage of the fourth node N4 (i.e., the node voltage of the fourth node N4). When the fourth voltage of the fourth node N4 (that is, the node voltage of the fourth node N4) corresponds to the low level (i.e., the low level signal is applied to the gate electrode of the eleventh capacitor C11) (I.e., the node voltage of the fourth node N4) of the fourth node N4 (i.e., the node voltage of the fourth node N4) The capacitor operation may not be performed. In this case, the eleventh capacitor C11 does not charge the fourth voltage (i.e., the node voltage of the fourth node N4) of the fourth node N4 having the high level The power consumption of the first circuit unit 310 can be reduced.

도 3에서, 발광제어 구동부에 포함된 트랜지스터들 각각은 P형 트랜지스터(즉, PMOS 트랜지스터)인 것으로 설명하였으나, 트랜지스터들은 이에 국한되는 것은 아니다. 예를 들어, 트랜지스터들 각각은 N형 트랜지스터(즉, NMOS 트랜지스터)일 수 있다.3, each of the transistors included in the light emission control driver is a P-type transistor (i.e., a PMOS transistor), but the transistors are not limited thereto. For example, each of the transistors may be an N-type transistor (i.e., an NMOS transistor).

또한, 도 3에 도시된 제1 회로부(310) 및 제2 회로부(320)는 예시적인 것으로, 제1 회로부(310) 및 제2 회로부(320)가 이에 국한되는 것은 아니다. 예를 들어, 제1 회로부(310)는 제n-1 캐리 신호(CARRY[n-1])에 기초하여 제n 발광제어신호(EM[n])를 생성하는 기능을 가진 통상적인 쉬프트 레지스터로 구현될 수 있다. 예를 들어, 제2 회로부(320)는 제1 회로부(310)의 구성을 포함할 수 있다.In addition, the first circuit unit 310 and the second circuit unit 320 shown in FIG. 3 are illustrative, and the first circuit unit 310 and the second circuit unit 320 are not limited thereto. For example, the first circuit unit 310 may be a conventional shift register having a function of generating the n-th emission control signal EM [n] based on the n-1 carry signal CARRY [n-1] Can be implemented. For example, the second circuit portion 320 may include the configuration of the first circuit portion 310.

상술한 바와 같이, 제n 발광제어 구동 유닛(210-n)은 제n-1 캐리 신호(CARRY[n-1]), 제1 클럭 신호(EM_CLK1) 및 제2 클럭 신호(EM_CLK2)에 응답하여 제n 발광제어신호(EM[n])를 생성하고, 제n 발광제어신호(EM[n]), 제1 클럭 신호(EM_CLK1) 및 제2 클럭 신호(EM_CLK2)에 기초하여 제n 캐리 신호(CARRY[n])를 생성할 수 있다. 따라서, 제n 발광제어 구동 유닛(210-n)은 제n-1 캐리 신호(CARRY[n-1])의 파형보다 제1 클럭 신호(EM_CLK1)의 한 주기(예를 들어, 1H) 만큼 쉬프트된 제n 캐리 신호(CARRY[n])을 출력할 수 있다.As described above, the n-th emission control drive unit 210-n is responsive to the n-1 carry signals CARRY [n-1], the first clock signal EM_CLK1 and the second clock signal EM_CLK2 N-th emission control signal EM [n] and generates the n-th emission control signal EM [n] based on the n-th emission control signal EM [n], the first clock signal EM_CLK1 and the second clock signal EM_CLK2 CARRY [n]). Accordingly, the nth emission control drive unit 210-n shifts the waveform of the n-1 carry signal CARRY [n-1] by one period (e.g., 1H) of the first clock signal EM_CLK1 N-th carry signal CARRY [n].

도 4a는 도 2의 발광제어 구동부에서 생성되는 발광제어신호의 비교예를 나타내는 파형도이다.4A is a waveform diagram showing a comparative example of a light emission control signal generated by the light emission control driver of FIG.

도 2, 도 3 및 도 4a를 참조하면, 도 4a에 도시된 발광제어신호들(EM[1], EM[2], EM[3] 등)은 제2 회로부(320)를 포함하지 않는 발광제어 구동부(150)에서 생성될 수 있다. 즉, 제1 발광제어 구동 유닛(210-1)에 포함된 제n 발광제어 구동 유닛(210-n)은 제n-1 발광제어 구동 유닛(n-1)의 제n-1 발광제어신호(EM[n-1])를 제n-1 캐리 신호(CARRY[n-1])로서 수신할 수 있다. 한편, 개시 신호(ACL_FLM)는 제1 발광제어 구동 유닛(210-1)에 인가되고, 제n-1 캐리 신호(CARRY[n-1])에 대응할 수 있다. 제1 비교 클럭 신호(EM_CLK1_A) 및 제2 비교 클럭 신호(EM_CLK2_A)는 도 2를 참조하여 설명한 제1 클럭 신호(EM_CLK1) 및 제2 클럭 신호(EM_CLK2)와 실질적으로 동일할 수 있다. 다만, 제1 비교 클럭 신호(EM_CLK1_A) 및 제2 비교 클럭 신호(EM_CLK2_A) 각각의 주기는 2H 일 수 있다.2, 3, and 4A, the light emission control signals EM [1], EM [2], EM [3], etc. shown in FIG. And may be generated in the control driver 150. Namely, the nth emission control drive unit 210-n included in the first emission control drive unit 210-1 receives the (n-1) th emission control signal (n-1) of the (n-1) EMRY [n-1]) as the (n-1) -th carry signal CARRY [n-1]. On the other hand, the start signal ACL_FLM is applied to the first emission control drive unit 210-1 and may correspond to the n-1 carry signal CARRY [n-1]. The first comparison clock signal EM_CLK1_A and the second comparison clock signal EM_CLK2_A may be substantially the same as the first clock signal EM_CLK1 and the second clock signal EM_CLK2 described with reference to FIG. However, the period of each of the first comparison clock signal EM_CLK1_A and the second comparison clock signal EM_CLK2_A may be 2H.

제1 시점(T1)에서, 개시 신호(ACL_FLM)는 로우 레벨을 가지고, 제1 비교 클럭 신호(EM_CLK1_A)는 하이 레벨을 가지고, 제2 비교 클럭 신호(EM_CLK2_A)는 하이 레벨을 가질 수 있다.At the first time point T1, the start signal ACL_FLM has a low level, the first comparison clock signal EM_CLK1_A has a high level, and the second comparison clock signal EM_CLK2_A can have a high level.

이 경우, 제1 발광제어 구동 유닛(210-1)은 로우 레벨의 개시 신호(ACL_FLM)에 응답하여 로우 레벨을 가지는 제1 발광제어신호(EM[1])를 출력할 수 있다. 제2 발광제어 구동 유닛(210-2)은 로우 레벨을 가지는 제1 발광제어신호(EM[1])에 응답하여 로우 레벨을 가지는 제2 발광제어신호(EM[2])를 출력할 수 있다. 제3 발광제어 구동 유닛(210-3)은 로우 레벨을 가지는 제2 발광제어신호(EM[2])에 응답하여 로우 레벨을 가지는 제3 발광제어신호(EM[3])를 출력할 수 있다.In this case, the first emission control drive unit 210-1 may output the first emission control signal EM [1] having a low level in response to the low level start signal ACL_FLM. The second emission control drive unit 210-2 may output the second emission control signal EM [2] having a low level in response to the first emission control signal EM [1] having a low level . The third emission control drive unit 210-3 may output the third emission control signal EM [3] having a low level in response to the second emission control signal EM [2] having a low level .

제2 시점(T2)에서, 개시 신호(ACL_FLM)는 하이 레벨을 가지고, 제1 비교 클럭 신호(EM_CLK1_A)는 하이 레벨을 가지고, 제2 비교 클럭 신호(EM_CLK2_A)는 로우 레벨을 가질 수 있다.At the second time point T2, the start signal ACL_FLM has a high level, the first comparison clock signal EM_CLK1_A has a high level, and the second comparison clock signal EM_CLK2_A has a low level.

이 경우, 제1 발광제어 구동 유닛(210-1)에 포함된 제1 회로부(310)는 로우 레벨을 가지는 제2 비교 클럭 신호(EM_CLK2_A)에 응답하여 제4 노드(N4)에 하이 레벨의 개시 신호(ACL_FLM)를 인가할 수 있다. 따라서, 제1 회로부(310)는 풀다운 동작을 수행하지 않을 수 있다. 또한, 제1 회로부(310)는 로우 레벨을 가지는 제2 비교 클럭 신호(EM_CLK2_A)에 응답하여 제5 노드(N5)에 저전압(VGL)을 인가할 수 있다. 다만, 제17 트랜지스터(M17)은 하이 레벨을 가지는 제1 비교 클럭 신호(EM_CLK1_A)에 응답하여 턴오프되므로, 제1 회로부(310)는 풀업 동작을 수행하지 않을 수 있다. 따라서, 제1 회로부(310)는 이전 시점(즉, 제1 시점(T1))에서의 제1 발광제어신호(EM[1])를 유지할 수 있다. 즉, 제1 발광제어 구동 유닛(210-1)은 로우 레벨을 가지는 제1 발광제어신호(EM[1])를 출력할 수 있다.In this case, the first circuit unit 310 included in the first light emission control driving unit 210-1 outputs a high level start (low level) signal to the fourth node N4 in response to the second comparison clock signal EM_CLK2_A having the low level, The signal ACL_FLM can be applied. Therefore, the first circuit unit 310 may not perform the pull down operation. In addition, the first circuit unit 310 may apply the low voltage VGL to the fifth node N5 in response to the second comparison clock signal EM_CLK2_A having the low level. However, since the seventeenth transistor M17 is turned off in response to the first comparison clock signal EM_CLK1_A having a high level, the first circuit unit 310 may not perform the pull-up operation. Therefore, the first circuit unit 310 can maintain the first emission control signal EM [1] at the previous time point (i.e., the first time point T1). That is, the first emission control drive unit 210-1 may output the first emission control signal EM [1] having a low level.

제3 시점(T3)에서, 개시 신호(ACL_FLM)는 하이 레벨을 가지고, 제1 비교 클럭 신호(EM_CLK1_A)는 로우 레벨을 가지고, 제2 비교 클럭 신호(EM_CLK2_A)는 하이 레벨을 가질 수 있다.At the third time point T3, the start signal ACL_FLM has a high level, the first comparison clock signal EM_CLK1_A has a low level, and the second comparison clock signal EM_CLK2_A can have a high level.

이 경우, 제1 발광제어 구동 유닛(210-1)에 포함된 제1 회로부(310)는 로우 레벨을 가지는 제1 비교 클럭 신호(EM_CLK1_A)에 응답하여 풀업 동작을 수행할 수 있다. 제1 회로부(310)에 포함된 제16 트랜지스터는 제5 노드(N5)의 제5 전압(즉, 제5 노드(N5)의 노드 전압)에 응답하여 턴온되고, 제6 노드(N6)는 로우 레벨의 제1 비교 클럭 신호(EM_CLK1_A)가 인가될 수 있다. 제17 트랜지스터(M17)은 로우 레벨을 가지는 제1 비교 클럭 신호(EM_CLK1_A)에 응답하여 턴온되고, 제19 트랜지스터(M19)는 제17 트랜지스터(M17)을 통해 전송되는 로우 레벨(즉, 로우 레벨을 가지는 제1 비교 클럭 신호(EM_CLK1_A))에 응답하여 턴온 될 수 있다. 따라서, 제1 발광제어 구동 유닛(210-1)은 하이 레벨을 가지는 제1 발광제어신호(EM[1])를 출력할 수 있다.In this case, the first circuit unit 310 included in the first emission control driving unit 210-1 may perform the pull-up operation in response to the first comparison clock signal EM_CLK1_A having the low level. The sixteenth transistor included in the first circuit portion 310 is turned on in response to the fifth voltage of the fifth node N5 (i.e., the node voltage of the fifth node N5), and the sixth node N6 is turned on Level first comparison clock signal EM_CLK1_A can be applied. The seventeenth transistor M17 is turned on in response to the first comparison clock signal EM_CLK1_A having a low level and the nineteenth transistor M19 is turned on in response to the low level The first comparison clock signal EM_CLK1_A) can be turned on. Therefore, the first emission control drive unit 210-1 can output the first emission control signal EM [1] having a high level.

이후, 제1 발광제어 구동 유닛(210-1)은 로우 레벨을 가지는 개시 신호(ACL_FLM)를 수신하기 전까지, 하이 레벨을 가지는 제1 발광제어신호(EM[1])를 출력할 수 있다.Thereafter, the first emission control drive unit 210-1 may output the first emission control signal EM [1] having a high level until it receives the start signal ACL_FLM having a low level.

한편, 제2 발광제어 구동 유닛(210-2) 및 제3 발광제어 구동 유닛(210-3)은 순차적으로 하이 레벨을 가지는 발광제어신호들(즉, 제2 발광제어신호(EM[2]), 제3 발광제어신호(EM[3])을 출력할 수 있다.On the other hand, the second emission control drive unit 210-2 and the third emission control drive unit 210-3 sequentially emit emission control signals having a high level (i.e., the second emission control signal EM [2] , And the third emission control signal EM [3].

제4 시점(T4)에서, 개시 신호(ACL_FLM)는 로우 레벨을 가지고, 제1 비교 클럭 신호(EM_CLK1_A)는 하이 레벨을 가지며, 제2 비교 클럭 신호(EM_CLK2_A)는 로우 레벨을 가질 수 있다.At the fourth time point T4, the start signal ACL_FLM has a low level, the first comparison clock signal EM_CLK1_A has a high level, and the second comparison clock signal EM_CLK2_A can have a low level.

이 경우, 제1 발광제어 구동 유닛(210-1)에 포함된 제1 회로부(310)는 로우 레벨을 가지는 제2 비교 클럭 신호(EM_CLK2_A)에 응답하여 제4 노드(N4)에 로우 레벨을 가지는 개시 신호(ACL_FLM)를 인가할 수 있다. 따라서, 제1 발광제어 구동 유닛(210-1)은 풀다운 동작을 수행하고, 로우 레벨을 가지는 제1 발광제어신호(EM[1])를 출력할 수 있다.In this case, the first circuit unit 310 included in the first emission control driving unit 210-1 outputs a low level to the fourth node N4 in response to the second comparison clock signal EM_CLK2_A having a low level The start signal ACL_FLM can be applied. Therefore, the first emission control drive unit 210-1 can perform the pull down operation and output the first emission control signal EM [1] having the low level.

개시 신호(ACL_FLM)가 하이 레벨을 가지는 시간이 1H 만큼 증가되는 경우, 제1 발광제어 구동 유닛(210-1)은 제4 시점(T4)이 아닌 제5 시점(T5)에서 로우 레벨을 가지는 제1 발광제어신호(EM[1])를 출력할 수 있다. 제1 발광제어 구동 유닛(210-1)은 로우 레벨을 가지는 제2 비교 클럭 신호(EM_CLK2_A)에 응답하여 풀다운 동작을 수행하기 때문이다. 따라서, 제1 발광제어 구동 유닛(210-1)은 2H 시간 단위(즉, 제2 비교 클럭 신호(EM_CLK2_A)의 주기)로 제1 발광제어신호(EM[1])를 제어할 수 있다.When the time at which the start signal ACL_FLM is at the high level is increased by 1H, the first emission control drive unit 210-1 is turned off at the fifth time point T5 other than the fourth time point T4. 1 light emission control signal EM [1]. This is because the first emission control driving unit 210-1 performs the pull down operation in response to the second comparison clock signal EM_CLK2_A having the low level. Therefore, the first emission control drive unit 210-1 can control the first emission control signal EM [1] in a unit of 2H time (i.e., the period of the second comparison clock signal EM_CLK2_A).

유사하게, 개시 신호(ACL_FLM)이 하이 레벨을 가지는 시간이 1H 만큼 증가되는 경우, 제2 발광제어 구동 유닛(210-2) 및 제3 발광제어 구동 유닛(210-3) 각각은 2H 만큼 증가된 시간 동안 하이 레벨을 가지는 발광제어신호들(즉, 제2 발광제어신호(EM[2], 제3 발광제어신호(EM[3]))을 출력할 수 있다.Similarly, when the time when the start signal ACL_FLM is at the high level is increased by 1H, the second emission control drive unit 210-2 and the third emission control drive unit 210-3 are each increased by 2H (I.e., the second emission control signal EM [2] and the third emission control signal EM [3]) having a high level for a predetermined period of time.

상술한 바와 같이, 발광제어 구동부(150)가 제2 회로부(320)를 제외하고 제1 회로부(310)만을 포함하는 경우, 발광제어 구동부(150)는 2H 시간 단위로 발광제어신호(예를 들어, 제n 발광제어신호(EM[n]))를 제어할 수 있다.As described above, when the light emission control driver 150 includes only the first circuit unit 310 except for the second circuit unit 320, the light emission control driver 150 generates a light emission control signal (for example, , And the nth emission control signal EM [n]).

본 발명의 실시예들에 따른 발광제어 구동부(150)는 캐리 신호(예를 들어, 제n-1 캐리 신호(CARRY[n-1])를 생성하는 제2 회로부(320)를 포함하고, 캐리 신호(예를 들어, 제n-1 캐리 신호(CARRY[n-1])에 응답하여 발광제어신호(예를 들어, 제n 발광제어신호(EM[n]))를 생성하므로, 1H 시간 단위(즉, 제2 클럭 신호(EM_CLK2)의 주기)로 발광제어신호(예를 들어, 제n 발광제어신호(EM[n]))를 제어할 수 있다.The light emission control driver 150 according to the embodiments of the present invention includes a second circuit portion 320 that generates a carry signal (e.g., an n-1 carry signal CARRY [n-1]), (E.g., the nth emission control signal EM [n]) in response to a signal (e.g., an n-1 carry signal CARRY [n-1] (For example, the n-th emission control signal EM [n]) in the period of the first clock signal EM_CLK2 (i.e., the period of the second clock signal EM_CLK2).

도 4b는 도 2의 발광제어 구동부에서 생성되는 발광제어신호의 일 예를 나타내는 파형도이다.FIG. 4B is a waveform diagram showing an example of a light emission control signal generated by the light emission control driver of FIG. 2. FIG.

도 2, 도 3 및 도 4b를 참조하면, 개시 신호(ACL_FLM)는 제1 발광제어 구동 유닛(210-1)에 인가되고, 제n-1 캐리 신호(CARRY[n-1])에 대응할 수 있다.Referring to Figs. 2, 3 and 4B, the start signal ACL_FLM is applied to the first emission control driving unit 210-1, and may correspond to the n-1 carry signal CARRY [n-1] have.

제6 시점(T6) 내지 제8 시점(T8)에서의 발광제어 구동부(150)의 동작은 도 4a를 참조하여 설명한 제1 시점(T1) 내지 제3 시점(T3)에서의 발광제어 구동부(150)의 동작과 실질적으로 동일할 수 있다.The operation of the light emission control driver 150 at the sixth time point T6 to the eighth time point T8 is the same as that of the light emission control driver 150 at the first time point T1 to the third time point T3 described with reference to FIG. May be substantially the same as the operation of FIG.

다만, 제6 시점(T6) 및 제7 시점(T7)에서, 발광제어 구동부(150)는 로우 레벨을 가지는 발광제어신호들(EM[1], EM[2], EM[3] 등)에 따라 제1 클럭 신호(EM_CLK1)의 파형과 동일한 파형을 가지는 캐리 신호들(CARRY[1], CARRY[2] 등)을 출력할 수 있다. 발광제어 구동부(150)에 포함된 제2 회로부(320)는 로우 레벨을 가지는 제1 발광제어신호(EM[1])에 응답하여 풀다운 동작을 수행하고, 제1 클럭 신호(EM_CLK1)를 제1 캐리 신호(CARRY[1])로서 출력할 수 있다.However, at the sixth time point T6 and the seventh time point T7, the light emission control driving section 150 outputs the light emission control signals EM [1], EM [2], EM [3] It is possible to output the carry signals CARRY [1], CARRY [2], etc.) having the same waveform as the waveform of the first clock signal EM_CLK1. The second circuit unit 320 included in the light emission control driver 150 performs a pull down operation in response to the first emission control signal EM [1] having a low level and outputs the first clock signal EM_CLK1 to the first It can be output as a carry signal (CARRY [1]).

제8 시점(T8)에서 발광제어 구동부(150)는 하이 레벨을 가지는 제1 발광제어신호(EM[1])를 출력할 수 있다. 이 경우, 제1 발광제어 구동 유닛(210-1)에 포함된 제2 회로부(320)는 로우 레벨을 가지는 제1 발광제어신호(EM[1])를 수신하나, 제2 회로부(320)에 포함된 제1 트랜지스터는 하이 레벨을 가지는 제2 클럭 신호(EM_CLK2)에 응답하여 턴오프 상태를 유지할 수 있다. 따라서, 제2 회로부(320)는 로우 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다.At the eighth time point T8, the light emission control driver 150 can output the first light emission control signal EM [1] having a high level. In this case, the second circuit unit 320 included in the first emission control driving unit 210-1 receives the first emission control signal EM [1] having a low level, The included first transistor can maintain the turn-off state in response to the second clock signal EM_CLK2 having the high level. Therefore, the second circuit unit 320 can output the first carry signal CARRY [1] having a low level.

제9 시점(T9)에서, 제1 발광제어 구동 유닛(210-1)에 포함된 제2 회로부(320)는 하이 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다. 제2 회로부(320)는 제2 클럭 신호(EM_CLK2)를 제1 캐리 신호(CARRY[1])로서 출력하고, 제2 클럭 신호(EM_CLK2)는 로우 레벨에서 하이 레벨로 천이되므로, 제2 회로부(320)는 하이 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다.At the ninth time point T9, the second circuit unit 320 included in the first emission control driving unit 210-1 may output the first carry signal CARRY [1] having a high level. The second circuit unit 320 outputs the second clock signal EM_CLK2 as the first carry signal CARRY [1], and the second clock signal EM_CLK2 transitions from the low level to the high level, 320 may output the first carry signal CARRY [1] having a high level.

제10 시점(T10)에서, 제1 발광제어신호(EM[1])는 하이 레벨을 가지고, 제1 클럭 신호(EM_CLK1)는 하이 레벨을 가지며, 제2 클럭 신호(EM_CLK2)는 로우 레벨을 가질 수 있다. 이 경우, 제1 발광제어 구동 유닛(210-1)에 포함된 제2 회로부(320)는 하이 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다. 제2 회로부(320)에서, 제1 트랜지스터(M1)는 로우 레벨을 가지는 제2 클럭 신호(EM_CLK2)에 응답하여 하이 레벨을 가지는 제1 발광제어신호(EM[1])를 제1 노드에 인가할 수 있다. 따라서, 제2 회로부(320)에서, 제7 트랜지스터(M7)는 턴오프되고, 제2 회로부(320)는 풀다운 동작을 수행하지 않을 수 있다. 한편, 제2 회로부(320)에서, 제5 트랜지스터(M5)는 로우 레벨을 가지는 제2 클럭 신호(EM_CLK2)에 응답하여 제2 노드(N2)에 저전압(VGL)을 전송하고, 제6 트랜지스터(M6)은 제2 노드(N2)의 제2 전압(즉, 제2 노드(N2)의 노드 전압)에 응답하여 턴온될 수 있다. 따라서, 제2 회로부(320)는 하이 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다.At the tenth time point T10, the first emission control signal EM [1] has a high level, the first clock signal EM_CLK1 has a high level, and the second clock signal EM_CLK2 has a low level . In this case, the second circuit unit 320 included in the first emission control driving unit 210-1 may output the first carry signal CARRY [1] having a high level. In the second circuit unit 320, the first transistor M1 applies a first emission control signal EM [1] having a high level to the first node in response to the second clock signal EM_CLK2 having a low level can do. Thus, in the second circuit portion 320, the seventh transistor M7 may be turned off, and the second circuit portion 320 may not perform the pull-down operation. Meanwhile, in the second circuit unit 320, the fifth transistor M5 transmits a low voltage VGL to the second node N2 in response to the second clock signal EM_CLK2 having a low level, M6 may be turned on in response to the second voltage of the second node N2 (i.e., the node voltage of the second node N2). Therefore, the second circuit unit 320 can output the first carry signal CARRY [1] having a high level.

제2 노드(N2)에 전송된 저전압(VGL)은 제2 커패시터에 충전되므로, 제2 회로부(320)는 로우 레벨을 가지는 제1 발광제어신호(EM[1])를 수신하기 전까지 하이 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다.Since the low voltage VGL transmitted to the second node N2 is charged in the second capacitor, the second circuit unit 320 outputs a high level until the first emission control signal EM [1] having the low level is received It can output the first carry signal CARRY [1].

한편, 제2 발광제어 구동 유닛(210-2)는 제7 시점(T7)에서의 제1 발광제어 구동 유닛(210-1)과 동일하게 동작할 수 있다. 따라서, 제2 발광제어 구동 유닛(210-2)는 로우 레벨을 가지는 제2 발광제어신호(EM[2])를 출력할 수 있다.Meanwhile, the second emission control drive unit 210-2 may operate in the same manner as the first emission control drive unit 210-1 at the seventh time point T7. Therefore, the second emission control drive unit 210-2 can output the second emission control signal EM [2] having a low level.

제11 시점(T11)에서, 제2 발광제어 구동 유닛(210-2)는 제8 시점(T8)에서의 제1 발광제어 구동 유닛(210-1)과 동일하게 동작할 수 있다. 즉, 제2 발광제어 구동 유닛(210-2)는 하이 레벨을 가지는 제2 발광제어신호(EM[2])와 로우 레벨을 가지는 제2 캐리 신호(CARRY[2])를 출력할 수 있다.At the eleventh time point T11, the second emission control drive unit 210-2 can operate in the same manner as the first emission control drive unit 210-1 at the eighth time point T8. That is, the second emission control drive unit 210-2 can output the second emission control signal EM [2] having the high level and the second carry signal CARRY [2] having the low level.

상술한 바와 같이, 제1 발광제어 구동 유닛(210-1)은 개시 신호(ACL_FLM)를 제1 클럭 신호(EM_CLK1)의 주기(예를 들어, 1H)만큼 시프트하고, 시프트된 개시 신호(ACL_FLM)를 제1 발광제어신호(EM[1])로서 출력할 수 있다. 또한, 제1 발광제어 구동 유닛(210-1)은 하이 레벨을 가지는 제1 발광제어신호(EM[1]) 및 하이 레벨을 가지는 제1 클럭 신호(EM_CLK1)에 응답하여 하이 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다. 한편, 제2 발광제어 구동 유닛(210-2)은 제1 캐리 신호(CARRY[1])에 응답하여 동작하되, 결과적으로, 제1 발광제어신호(EM[1])를 제1 클럭 신호(EM_CLK1)의 주기(예를 들어, 1H)만큼 시프트하고, 시프트된 제1 발광제어신호(EM[1])를 제2 발광제어신호(EM[2])로서 출력할 수 있다.As described above, the first emission control drive unit 210-1 shifts the start signal ACL_FLM by a period (for example, 1H) of the first clock signal EM_CLK1, and outputs the shifted start signal ACL_FLM, As the first emission control signal EM [1]. The first emission control drive unit 210-1 generates a first emission control signal EM [1] having a high level and a first emission control signal EM_CLK2 having a high level in response to a first emission control signal EM [ It is possible to output the carry signal CARRY [1]. On the other hand, the second emission control drive unit 210-2 operates in response to the first carry signal CARRY [1], and consequently the first emission control signal EM [1] to the first clock signal (For example, 1H) of the first emission control signal EM_CLK1 and outputs the shifted first emission control signal EM [1] as the second emission control signal EM [2].

따라서, 발광제어 구동부(150)는 하이 레벨을 가지는 개시 신호(ACL_FLM)에 따라 하이 레벨을 가지는 발광제어신호들(EM[1], EM[2], EM[3] 등)을 순차적으로 출력할 수 있다.Therefore, the emission control driver 150 sequentially outputs the emission control signals EM [1], EM [2], EM [3], etc. having high levels in accordance with the start signal ACL_FLM having a high level .

제12 시점(T12)에서, 제1 발광제어 구동 유닛(210-1)은 도 4a를 참조하여 설명한 제4 시점(T4)에서의 제1 발광제어 구동 유닛(210-1)과 동일하게 동작할 수 있다. 즉, 제1 발광제어 구동 유닛(210-1)은 로우 레벨을 가지는 제1 발광제어신호(EM[1])를 출력할 수 있다. 추가로, 제1 발광제어 구동 유닛(210-2)은 하이 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다. 즉, 제1 발광제어 구동 유닛(210-2)에 포함된 제2 회로부(320)는 로우 레벨을 가지는 제1 발광제어신호(EM[1])에 응답하여 제1 캐리 신호(CARRY[1])를 제1 클럭 신호(EM_CLK1)로 풀다운 시킬 수 있다. 제1 클럭 신호(EM_CLK1)는 하이 레벨을 가지므로, 제1 발광제어 구동 유닛(210-1)은 하이 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다.At the twelfth time point T12, the first emission control drive unit 210-1 operates in the same manner as the first emission control drive unit 210-1 at the fourth time point T4 described with reference to FIG. 4A . That is, the first emission control drive unit 210-1 may output the first emission control signal EM [1] having a low level. In addition, the first emission control drive unit 210-2 may output the first carry signal CARRY [1] having a high level. That is, the second circuit unit 320 included in the first emission control driving unit 210-2 outputs the first carry signal CARRY [1] in response to the first emission control signal EM [1] Can be pulled down to the first clock signal EM_CLK1. Since the first clock signal EM_CLK1 has a high level, the first emission control drive unit 210-1 can output the first carry signal CARRY [1] having a high level.

제13 시점(T13)에서, 제1 발광제어 구동 유닛(210-1)은 로우 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다. 즉, 제1 발광제어 구동 유닛(210-2)에 포함된 제2 회로부(320)는 로우 레벨을 가지는 제1 발광제어신호(EM[1])에 응답하여 제1 캐리 신호(CARRY[1])를 제1 클럭 신호(EM_CLK1)로 풀다운 시킬 수 있다. 제1 클럭 신호(EM_CLK1)는 로우 레벨을 가지므로, 제1 발광제어 구동 유닛(210-1)은 로우 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다.At the thirteenth time point T13, the first emission control drive unit 210-1 may output the first carry signal CARRY [1] having a low level. That is, the second circuit unit 320 included in the first emission control driving unit 210-2 outputs the first carry signal CARRY [1] in response to the first emission control signal EM [1] Can be pulled down to the first clock signal EM_CLK1. Since the first clock signal EM_CLK1 has a low level, the first emission control drive unit 210-1 can output the first carry signal CARRY [1] having a low level.

제14 시점(T14)에서, 제2 발광제어 구동 유닛(210-2)은 제12 시점(T12)에서의 제1 발광제어 구동 유닛(210-1)과 동일하게 동작할 수 있다. 따라서, 제2 발광제어 구동 유닛(210-2)은 로우 레벨을 가지는 제2 발광제어신호(EM[2]) 및 하이 레벨을 가지는 제2 캐리 신호(CARRY[2])를 출력할 수 있다.At the fourteenth point in time T14, the second emission control drive unit 210-2 may operate in the same manner as the first emission control drive unit 210-1 at the twelfth viewpoint T12. Therefore, the second emission control drive unit 210-2 can output the second emission control signal EM [2] having the low level and the second carry signal CARRY [2] having the high level.

개시 신호(ACL_FLM)가 하이 레벨을 가지는 시간이 1H 만큼 증가되는 경우, 제1 발광제어 구동 유닛(210-1)은 제12 시점(T12)이 아닌 제14 시점(T14)에서 로우 레벨을 가지는 제1 발광제어신호(EM[1])를 출력할 수 있다. 따라서, 제1 발광제어 구동 유닛(210-1)은 1H 시간 단위(즉, 제1 클럭 신호(EM_CLK1)의 주기)로 제1 발광제어신호(EM[1])를 제어할 수 있다. 유사하게, 개시 신호(ACL_FLM)가 하이 레벨을 가지는 시간이 1H 만큼 증가되는 경우, 제2 발광제어 구동 유닛(210-2) 및 제3 발광제어 구동 유닛(210-3) 각각은 1H 만큼 증가된 시간 동안 하이 레벨을 가지는 발광제어신호들(즉, 제2 발광제어신호(EM[2], 제3 발광제어신호(EM[3]))을 출력할 수 있다.When the time at which the start signal ACL_FLM is at the high level is increased by 1H, the first emission control drive unit 210-1 outputs the low level at the 14th time point T14 other than the 12th time point T12. 1 light emission control signal EM [1]. Therefore, the first emission control drive unit 210-1 can control the first emission control signal EM [1] in units of 1H time (i.e., the period of the first clock signal EM_CLK1). Similarly, when the time when the start signal ACL_FLM has a high level is increased by 1H, each of the second emission control drive unit 210-2 and the third emission control drive unit 210-3 is increased by 1H (I.e., the second emission control signal EM [2] and the third emission control signal EM [3]) having a high level for a predetermined period of time.

상술한 바와 같이, 제1 발광제어 구동 유닛(210-1)은 개시 신호(ACL_FLM)의 제2 천이(즉, 하이 레벨 -> 로우 레벨)에 따라 로우 레벨을 가지는 제1 발광제어신호(EM[1])로서 출력할 수 있다. 또한, 제1 발광제어 구동 유닛(210-1)은 로우 레벨을 가지는 제1 발광제어신호(EM[1]) 및 로우 레벨을 가지는 제1 클럭 신호(EM_CLK1)에 응답하여 로우 레벨을 가지는 제1 캐리 신호(CARRY[1])를 출력할 수 있다. 한편, 제2 발광제어 구동 유닛(210-2)은 제1 캐리 신호(CARRY[1])에 응답하여 동작하되, 결과적으로, 제1 발광제어신호(EM[1])를 제1 클럭 신호(EM_CLK1)의 주기(예를 들어, 1H)만큼 시프트하고, 시프트된 제1 발광제어신호(EM[1])를 제2 발광제어신호(EM[2])로서 출력할 수 있다.As described above, the first emission control drive unit 210-1 generates the first emission control signal EM [n] having a low level according to the second transition (i.e., high level -> low level) of the start signal ACL_FLM, 1]). In addition, the first emission control driving unit 210-1 generates a first emission control signal EM [1] having a low level and a first emission control signal EM_CLK2 having a low level in response to the first emission control signal EM [ It is possible to output the carry signal CARRY [1]. On the other hand, the second emission control drive unit 210-2 operates in response to the first carry signal CARRY [1], and consequently the first emission control signal EM [1] to the first clock signal (For example, 1H) of the first emission control signal EM_CLK1 and outputs the shifted first emission control signal EM [1] as the second emission control signal EM [2].

도 4a 및 도 4b를 참조하여 설명한 바와 같이, 본 발명의 실시예들에 따른 발광제어 구동부(150)는 제n-1 캐리 신호(CARRY[n-1]), 제1 클럭 신호(EM_CLK1) 및 제2 클럭 신호(EM_CLK2)에 응답하여 제n 발광제어신호(EM[n])를 생성하고, 제n 발광제어신호(EM[n]), 제1 클럭 신호(EM_CLK1) 및 제2 클럭 신호(EM_CLK2)에 기초하여 제n 캐리 신호를 생성할 수 있다. 따라서, 발광제어 구동부(150)는 제1 클럭 신호(EM_CLK1)의 한 주기(예를 들어, 1H)를 단위로 하여 발광제어신호들(EM[1], EM[2], EM[3] 등)을 제어할 수 있다.4A and 4B, the light emission control driver 150 according to the embodiments of the present invention includes an n-1 carry signal CARRY [n-1], a first clock signal EM_CLK1, The nth emission control signal EM [n], the first clock signal EM_CLK1 and the second clock signal EM_CLK2 in response to the second clock signal EM_CLK2, The nth carry signal can be generated based on the nth carry signal EM_CLK2. Accordingly, the light emission control driver 150 outputs the light emission control signals EM [1], EM [2], EM [3], etc. as one unit (for example, 1H) of the first clock signal EM_CLK1 Can be controlled.

EM_CLKEM_CLKEM_CLKEM_CLKEM_CLK이상, 본 발명의 실시예들에 따른 발광제어 구동부 및 이를 포함하는 표시 장치에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 상기에서는 발광제어 구동 유닛이 PMOS 트랜지스터를 포함하는 것으로 설명하였으나, 발광제어 구동 유닛에 포함된 트랜지스터의 종류는 이에 한정되는 것이 아니다.EM_CLKEM_CLKEM_CLKEM_CLKEM_CLK Although the light emission control driver and the display device including the light emission control driver according to the embodiments of the present invention have been described with reference to the drawings, the above description is for illustrative purposes only and is not intended to limit the scope of the present invention. It will be appreciated by those skilled in For example, although the emission control drive unit includes the PMOS transistor in the above description, the type of the transistor included in the emission control drive unit is not limited thereto.

본 발명은 표시 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 디지털 카메라, 비디오 캠코더 등에 적용될 수 있다.The present invention can be variously applied to an electronic apparatus having a display device. For example, the present invention can be applied to a computer, a notebook, a mobile phone, a smart phone, a smart pad, a PMP, a PDA, an MP3 player, a digital camera, a video camcorder,

상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention as defined in the appended claims. You will understand.

100: 표시 장치 110: 표시 패널
111: 화소 120: 타이밍 제어부
130: 데이터 구동부 140: 주사 구동부
150: 발광제어 구동부 210-1: 제1 발광제어 구동 유닛
210-2: 제2 발광제어 구동 유닛 210-n: 제n 발광제어 구동 유닛
310: 제1 회로부 320: 제2 회로부100: display device 110: display panel
111: pixel 120: timing control unit
130: Data driver 140:
150: emission control driver 210-1: first emission control drive unit
210-2: second emission control drive unit 210-n: nth emission control drive unit
310: first circuit part 320: second circuit part

Claims (20)

복수의 발광제어선들과 각각 연결되는 복수의 발광제어 구동 유닛들을 포함하고,
상기 복수의 발광제어 구동 유닛들 중 제n 발광제어 구동 유닛은(단, n의 2 이상의 정수),
상기 제n 발광제어 구동 유닛과 인접하여 배치된 제n-1 발광제어 구동 유닛으로부터 제공되는 제n-1 캐리 신호에 기초하여 화소의 발광시간을 제어하는 제n 발광제어신호를 생성하고, 상기 제n 발광제어신호에 기초하여 제n 캐리 신호를 생성하는 발광제어 구동부.And a plurality of emission control drive units respectively connected to the plurality of emission control lines,
Wherein the nth emission control drive unit of the plurality of emission control drive units (where n is an integer of 2 or more)
Th emission control signal for controlling a light emission time of a pixel based on an n-1-th carry signal provided from an (n-1) -th emission control drive unit disposed adjacent to the n-th emission control drive unit, and an emission control driver for generating an n-th carry signal based on the n emission control signals. 제 1 항에 있어서, 상기 제n 발광제어 구동 유닛은,
상기 제n-1 캐리 신호, 특정 주기를 가지는 제1 클럭 신호 및 상기 제1 클럭 신호와 특정 위상차를 가지는 제2 클럭 신호에 응답하여 제n 발광제어신호를 생성하는 제1 회로부; 및
상기 제n 발광제어신호, 상기 제1 클럭 신호 및 상기 제2 클럭 신호에 기초하여 상기 제n-1 캐리 신호를 상기 특정 주기 만큼 시프트시킨 제n 캐리 신호를 생성하는 제2 회로부를 포함하는 발광제어 구동부.2. The image display apparatus according to claim 1, wherein the nth emission control drive unit comprises:
A first circuit for generating the n-th emission control signal in response to the n-1-th carry signal, a first clock signal having a specific period, and a second clock signal having a predetermined phase difference with the first clock signal; And
And a second circuit unit for generating an n-th carry signal obtained by shifting the n-1-th carry signal by the specific period based on the n-th emission control signal, the first clock signal and the second clock signal, Driving part. 제 2 항에 있어서, 상기 제1 회로부는, 상기 제n-1 캐리 신호를 상기 특정 위상차만큼 시프트시켜 상기 제n 발광제어신호를 생성하는 것을 특징으로 하는 발광제어 구동부.The light emission control driver according to claim 2, wherein the first circuit unit shifts the n-1 carry signal by the specific phase difference to generate the nth emission control signal. 제 2 항에 있어서, 상기 제2 회로부는,
상기 제2 클럭 신호에 응답하여 상기 제n 발광제어신호를 제1 노드에 저장하고, 상기 제1 노드의 제1 전압에 기초하여 상기 제n 캐리 신호를 상기 제1 클럭 신호로 풀다운시키는 제1 풀다운부; 및
상기 제2 클럭 신호에 응답하여 제2 노드에 저전압을 저장하고, 상기 제2 노드의 제2 전압에 기초하여 고전압을 상기 제n 캐리 신호로서 출력하는 제1 풀업부를 포함하는 발광제어 구동부.3. The apparatus according to claim 2,
A first pull-down circuit for pulling down the n-th carry signal into the first clock signal based on a first voltage of the first node, part; And
And a first pull-up section for storing a low voltage in a second node in response to the second clock signal and outputting a high voltage as the n-th carry signal based on a second voltage of the second node. 제 4 항에 있어서, 상기 제1 풀다운부는,
상기 제n 발광제어신호를 수신하는 제1 전극, 상기 제1 노드에 연결되는 제2 전극, 및 상기 제2 클럭 신호를 수신하는 게이트 전극을 구비하는 제1 트랜지스터;
상기 제1 클럭 신호를 수신하는 제1 전극, 상기 제n 캐리 신호를 출력하는 출력단에 연결되는 제2 전극, 및 상기 제1 노드에 연결되는 게이트 전극을 구비하는 제7 트랜지스터; 및
상기 제1 노드와 상기 출력단 사이에 연결되는 제1 커패시터를 포함하는 것을 특징으로 하는 발광제어 구동부.5. The apparatus of claim 4, wherein the first pull-
A first transistor having a first electrode for receiving the n th emission control signal, a second electrode connected to the first node, and a gate electrode for receiving the second clock signal;
A seventh transistor having a first electrode for receiving the first clock signal, a second electrode connected to an output terminal for outputting the n-th carry signal, and a gate electrode connected to the first node; And
And a first capacitor connected between the first node and the output terminal. 제 5 항에 있어서, 상기 제1 풀다운부는,
상기 고전압에 연결되는 제1 전극, 제3 노드에 연결되는 제2 전극, 및 상기 제2 노드에 연결되는 게이트 전극을 구비하는 제2 트랜지스터; 및
상기 제3 노드에 연결되는 제1 전극, 상기 제1 노드에 연결되는 제2 전극, 및 상기 제1 클럭 신호를 수신하는 게이트 전극을 구비하는 제3 트랜지스터를 더 포함하는 것을 특징으로 하는 발광제어 구동부.6. The apparatus of claim 5, wherein the first pull-
A second transistor having a first electrode coupled to the high voltage, a second electrode coupled to a third node, and a gate electrode coupled to the second node; And
Further comprising a third transistor having a first electrode coupled to the third node, a second electrode coupled to the first node, and a gate electrode receiving the first clock signal, . 제 4 항에 있어서, 상기 제1 풀업부는,
상기 제2 노드에 연결되는 제1 전극, 상기 저전압에 연결되는 제2 전극, 및 상기 제2 클럭 신호를 수신하는 게이트 전극을 구비하는 제5 트랜지스터;
상기 고전압을 수신하는 제1 전극, 상기 제n 캐리 신호를 출력하는 출력단에 연결되는 제2 전극, 및 상기 제2 노드에 연결되는 게이트 전극을 구비하는 제6 트랜지스터; 및
상기 제2 노드와 상기 고전압 사이에 연결되는 제2 커패시터를 포함하는 것을 특징으로 하는 발광제어 구동부.The apparatus of claim 4, wherein the first pull-
A fifth transistor having a first electrode coupled to the second node, a second electrode coupled to the low voltage, and a gate electrode receiving the second clock signal;
A sixth transistor having a first electrode for receiving the high voltage, a second electrode connected to an output terminal for outputting the n-th carry signal, and a gate electrode connected to the second node; And
And a second capacitor connected between the second node and the high voltage. 제 7 항에 있어서, 상기 제1 풀업부는,
상기 제2 노드에 연결되는 제1 전극, 상기 제2 클럭 신호를 수신하는 제2 전극, 및 상기 제1 노드에 연결되는 게이트 전극을 구비하는 제4 트랜지스터를 더 포함하는 것을 특징으로 하는 발광제어 구동부.The apparatus of claim 7, wherein the first pull-
Further comprising a fourth transistor having a first electrode connected to the second node, a second electrode receiving the second clock signal, and a gate electrode connected to the first node, . 제 2 항에 있어서, 상기 제2 회로부의 구동 회로는 상기 제1 회로부의 구동 회로와 동일한 것을 특징으로 하는 발광제어 구동부.3. The light emission control driver according to claim 2, wherein the drive circuit of the second circuit portion is the same as the drive circuit of the first circuit portion. 제 2 항에 있어서, 상기 제1 회로부는,
상기 제2 클럭 신호에 응답하여 제4 노드에 제n-1 캐리 신호를 저장하고, 상기 제4 노드의 제4 전압에 기초하여 상기 제n 발광제어신호를 저전압으로 풀다운시키는 제2 풀다운부; 및
상기 제2 클럭 신호에 응답하여 제5 노드에 저전압을 인가하고, 상기 제1 클럭 신호와 상기 제5 노드의 제5 전압에 기초하여 고전압을 상기 제n 발광제어신호로서 출력하는 제2 풀업부를 포함하는 발광제어 구동부.The semiconductor integrated circuit according to claim 2,
A second pull down unit for storing an n-1 carry signal at a fourth node in response to the second clock signal and for pulling down the n th emission control signal to a low voltage based on a fourth voltage of the fourth node; And
And a second pull-up unit that applies a low voltage to the fifth node in response to the second clock signal and outputs a high voltage as the n th emission control signal based on the first clock signal and the fifth voltage of the fifth node The light emission control driving section. 제 10 항에 있어서, 상기 제2 풀업부는,
상기 제2 클럭 신호를 수신하는 게이트 전극, 저전압을 수신하는 제1 전극, 및 상기 제5 노드와 연결되는 제2 전극을 구비하는 제13 트랜지스터;
상기 제5 노드와 제6 노드 사이에 연결되는 제12 커패시터;
상기 제5 노드와 연결되는 게이트 전극, 상기 제1 클럭 신호를 수신하는 제1 전극, 및 상기 제6 노드에 연결되는 제2 전극을 구비하는 제16 트랜지스터;
상기 제1 클럭 신호를 수신하는 게이트 전극, 상기 제6 노드에 연결되는 제1 전극, 및 제7 노드에 연결되는 제2 전극을 구비하는 제17 트랜지스터;
상기 제7 노드와 연결되는 게이트 전극, 상기 고전압을 수신하는 제1 전극, 및 상기 제n 발광제어신호를 출력하는 출력단에 연결되는 제2 전극을 구비하는 제19 트랜지스터; 및
상기 제7 노드와 상기 제19 트랜지스터의 제1 전극 사이에 연결되는 제13 커패시터를 구비하는 것을 특징으로 하는 발광제어 구동부.The apparatus of claim 10, wherein the second pull-
A thirteenth transistor having a gate electrode for receiving the second clock signal, a first electrode for receiving a low voltage, and a second electrode connected to the fifth node;
A twelfth capacitor connected between the fifth node and the sixth node;
A sixteenth transistor having a gate electrode connected to the fifth node, a first electrode for receiving the first clock signal, and a second electrode connected to the sixth node;
A seventeenth transistor having a gate electrode receiving the first clock signal, a first electrode coupled to the sixth node, and a second electrode coupled to the seventh node;
A ninth transistor having a gate electrode connected to the seventh node, a first electrode for receiving the high voltage, and a second electrode connected to an output terminal for outputting the n th emission control signal; And
And a thirteenth capacitor connected between the seventh node and the first electrode of the nineteenth transistor. 제 11 항에 있어서, 상기 제2 풀업부는,
상기 제2 노드에 연결되는 게이트 전극, 상기 제2 클럭 신호를 수신하는 제1 전극, 및 상기 제5 노드에 연결되는 제2 전극을 구비하는 제12 트랜지스터; 및
상기 제2 노드에 연결되는 게이트 전극, 상기 저전압을 수신하는 제1 전극, 및 상기 제7 노드에 연결되는 제2 전극을 구비하는 제18 트랜지스터를 더 포함하는 것을 특징으로 하는 발광제어 구동부.12. The apparatus of claim 11, wherein the second pull-
A twelfth transistor having a gate electrode coupled to the second node, a first electrode receiving the second clock signal, and a second electrode coupled to the fifth node; And
Further comprising an eighteenth transistor having a gate electrode connected to the second node, a first electrode receiving the low voltage, and a second electrode connected to the seventh node. 제 12 항에 있어서, 상기 제2 풀다운부는,
상기 제2 클럭 신호를 수신하는 게이트 전극, 상기 제n-1 캐리 신호를 수신하는 제1 전극, 및 상기 제4 노드에 연결되는 제2 전극을 구비하는 제11 트랜지스터;
상기 제5 노드에 연결되는 게이트 전극, 상기 고전압을 수신하는 제1 전극, 및 제5 노드에 연결되는 제2 전극을 구비하는 제15 트랜지스터;
상기 제1 클럭 신호를 수신하는 게이트 전극, 상기 제5 노드에 연결되는 제1 전극, 및 상기 제4 노드에 연결되는 제2 전극을 구비하는 제14 트랜지스터;
상기 제4 노드와 제1 클럭 신호에 연결되는 상기 제11 커패시터; 및
상기 제4 노드에 연결되는 게이트 전극, 상기 저전압을 수신하는 제1 전극, 및 상기 제n 발광제어신호를 출력하는 출력단에 연결되는 제2 전극을 구비하는 제20 트랜지스터를 포함하는 것을 특징으로 하는 발광제어 구동부.13. The apparatus of claim 12, wherein the second pull-
An eleventh transistor having a gate electrode receiving the second clock signal, a first electrode receiving the n-1 carry signal, and a second electrode coupled to the fourth node;
A fifteenth transistor having a gate electrode connected to the fifth node, a first electrode receiving the high voltage, and a second electrode connected to the fifth node;
A fourteenth transistor having a gate electrode for receiving the first clock signal, a first electrode connected to the fifth node, and a second electrode connected to the fourth node;
The eleventh capacitor coupled to the fourth node and a first clock signal; And
And a 20th transistor having a gate electrode connected to the fourth node, a first electrode for receiving the low voltage, and a second electrode connected to an output terminal for outputting the nth emission control signal, Control driver. 제 13 항에 있어서, 상기 제11 커패시터는 모스 커패시터로 구현되는 것을 특징으로 하는 발광제어 구동부.14. The light emission control driver according to claim 13, wherein the eleventh capacitor is implemented as a MOS capacitor. 제 14 항에 있어서, 상기 제11 커패시터는,
상기 제1 클럭 신호에 연결되는 제1 전극;
상기 제1 클럭 신호에 연결되는 제2 전극; 및
상기 제4 노드에 연결되는 게이트 전극을 구비하는 것을 특징으로 하는 발광제어 구동부.15. The apparatus of claim 14, wherein the eleventh capacitor comprises:
A first electrode coupled to the first clock signal;
A second electrode coupled to the first clock signal; And
And a gate electrode connected to the fourth node. 복수의 발광제어선들 및 복수의 화소들을 구비하는 표시 패널; 및
상기 복수의 발광제어선들과 각각 연결되는 복수의 발광제어 구동 유닛들을 구비하는 발광제어 구동부를 포함하고,
상기 복수의 발광제어 구동 유닛들 중 제n 발광제어 구동 유닛은(단, n의 2 이상의 정수),
상기 제n 발광제어 구동 유닛과 인접하여 배치된 제n-1 발광제어 구동 유닛으로부터 제공되는 제n-1 캐리 신호에 기초하여 상기 화소들의 발광시간을 제어하는 제n 발광제어신호를 생성하고, 상기 제n 발광제어신호에 기초하여 제n 캐리 신호를 생성하는 표시 장치.A display panel including a plurality of light emission control lines and a plurality of pixels; And
And an emission control driver having a plurality of emission control drive units connected to the plurality of emission control lines,
Wherein the nth emission control drive unit of the plurality of emission control drive units (where n is an integer of 2 or more)
An nth emission control signal for controlling an emission time of the pixels based on an (n-1) -th carry signal provided from an (n-1) emission control drive unit disposed adjacent to the nth emission control drive unit, And generates an n-th carry signal based on the n-th emission control signal. 제 16 항에 있어서, 상기 제n 발광제어 구동 유닛은,
상기 제n-1 캐리 신호, 특정 주기를 가지는 제1 클럭 신호 및 상기 제1 클럭 신호와 특정 위상차를 가지는 제2 클럭 신호에 응답하여 제n 발광제어신호를 생성하는 제1 회로부; 및
상기 제n 발광제어신호, 상기 제1 클럭 신호 및 상기 제2 클럭 신호에 기초하여 상기 제n-1 캐리 신호를 상기 특정 주기 만큼 시프트시킨 제n 캐리 신호를 생성하는 제2 회로부를 포함하는 표시 장치.17. The image display apparatus according to claim 16, wherein the nth emission control drive unit comprises:
A first circuit for generating the n-th emission control signal in response to the n-1-th carry signal, a first clock signal having a specific period, and a second clock signal having a predetermined phase difference with the first clock signal; And
And a second circuit unit for generating an n-th carry signal obtained by shifting the n-1-th carry signal by the specific period based on the n-th emission control signal, the first clock signal and the second clock signal, . 제 17 항에 있어서, 상기 제2 회로부는,
상기 제2 클럭 신호에 응답하여 상기 제n 발광제어신호를 제1 노드에 저장하고, 상기 제1 노드의 제1 전압에 기초하여 상기 제n 캐리 신호를 상기 제1 클럭 신호로 풀다운시키는 제1 풀다운부; 및
상기 제2 클럭 신호에 응답하여 제2 노드에 저전압을 저장하고, 상기 제2 노드의 제2 전압에 기초하여 고전압을 상기 제n 캐리 신호로서 출력하는 제1 풀업부를 포함하는 표시 장치.18. The apparatus of claim 17,
A first pull-down circuit for pulling down the n-th carry signal into the first clock signal based on a first voltage of the first node, part; And
And a first pull-up section for storing a low voltage at a second node in response to the second clock signal and outputting a high voltage as the n-th carry signal based on a second voltage of the second node. 제 18 항에 있어서, 상기 제1 풀다운부는,
상기 제n 발광제어신호를 수신하는 제1 전극, 상기 제1 노드에 연결되는 제2 전극, 및 상기 제2 클럭 신호를 수신하는 게이트 전극을 구비하는 제1 트랜지스터;
상기 제1 클럭 신호를 수신하는 제1 전극, 상기 제n 캐리 신호를 출력하는 출력단에 연결되는 제2 전극, 및 상기 제1 노드에 연결되는 게이트 전극을 구비하는 제7 트랜지스터; 및
상기 제1 노드와 상기 출력단 사이에 연결되는 제1 커패시터를 포함하는 것을 특징으로 하는 표시 장치.19. The apparatus of claim 18, wherein the first pull-
A first transistor having a first electrode for receiving the n th emission control signal, a second electrode connected to the first node, and a gate electrode for receiving the second clock signal;
A seventh transistor having a first electrode for receiving the first clock signal, a second electrode connected to an output terminal for outputting the n-th carry signal, and a gate electrode connected to the first node; And
And a first capacitor connected between the first node and the output terminal. 제 18 항에 있어서, 상기 제1 풀업부는,
상기 제2 노드에 연결되는 제1 전극, 상기 저전압에 연결되는 제2 전극, 및 상기 제2 클럭 신호를 수신하는 게이트 전극을 구비하는 제5 트랜지스터;
상기 고전압을 수신하는 제1 전극, 상기 제n 캐리 신호를 출력하는 출력단에 연결되는 제2 전극, 및 상기 제2 노드에 연결되는 게이트 전극을 구비하는 제6 트랜지스터; 및
상기 제2 노드와 상기 고전압 사이에 연결되는 제2 커패시터를 포함하는 것을 특징으로 하는 표시 장치.19. The apparatus of claim 18, wherein the first pull-
A fifth transistor having a first electrode coupled to the second node, a second electrode coupled to the low voltage, and a gate electrode receiving the second clock signal;
A sixth transistor having a first electrode for receiving the high voltage, a second electrode connected to an output terminal for outputting the n-th carry signal, and a gate electrode connected to the second node; And
And a second capacitor connected between the second node and the high voltage.
KR1020150148508A 2015-10-26 2015-10-26 Emissioin driver and display device including the same KR102431435B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150148508A KR102431435B1 (en) 2015-10-26 2015-10-26 Emissioin driver and display device including the same
US15/139,184 US10403208B2 (en) 2015-10-26 2016-04-26 Emission driver and display device including the same
CN201610844407.1A CN106803416B (en) 2015-10-26 2016-09-22 Emission driver and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150148508A KR102431435B1 (en) 2015-10-26 2015-10-26 Emissioin driver and display device including the same

Publications (2)

Publication Number Publication Date
KR20170048630A true KR20170048630A (en) 2017-05-10
KR102431435B1 KR102431435B1 (en) 2022-08-12

Family

ID=58561847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150148508A KR102431435B1 (en) 2015-10-26 2015-10-26 Emissioin driver and display device including the same

Country Status (3)

Country Link
US (1) US10403208B2 (en)
KR (1) KR102431435B1 (en)
CN (1) CN106803416B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501712B2 (en) 2019-03-20 2022-11-15 Samsung Display Co., Ltd. Display device and driving method of the display device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625718B (en) * 2016-10-04 2018-06-01 創王光電股份有限公司 High stability shift register with adjustable pulse width
KR102577246B1 (en) * 2016-11-11 2023-09-12 삼성디스플레이 주식회사 Display device
CN106486065B (en) * 2016-12-29 2019-03-12 上海天马有机发光显示技术有限公司 Shifting deposit unit, register, organic light emitting display panel and driving method
US10665192B2 (en) * 2017-07-31 2020-05-26 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Scan driving circuit and apparatus thereof
CN109427285B (en) * 2017-08-31 2022-06-24 乐金显示有限公司 Gate driving circuit and electro-luminescence display using the same
CN107657918B (en) * 2017-09-29 2019-10-01 上海天马微电子有限公司 Emission control signal generating circuit, its driving method and device
KR102470378B1 (en) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 Gate driving circuit and light emitting display apparatus comprising the same
CN108182917B (en) * 2018-01-02 2020-07-07 京东方科技集团股份有限公司 Shift register, driving method thereof and grid driving circuit
CN108172169B (en) * 2018-03-26 2019-09-27 上海天马有机发光显示技术有限公司 Shift register and its driving method, launch driving circuit and display device
KR102415379B1 (en) * 2018-03-29 2022-07-01 삼성디스플레이 주식회사 Emission driver and organic light emitting display device having the same
CN108806603B (en) * 2018-06-29 2020-03-17 上海天马有机发光显示技术有限公司 Organic light-emitting display panel, driving method thereof and organic light-emitting display device
CN109616056A (en) * 2018-08-24 2019-04-12 京东方科技集团股份有限公司 Shift register and its driving method, gate driving circuit and display device
KR102668648B1 (en) * 2018-12-14 2024-05-24 삼성디스플레이 주식회사 Display device
US11005475B1 (en) * 2020-01-06 2021-05-11 Innolux Corporation Emission driver and pump unit
EP4145433A4 (en) * 2020-04-30 2023-05-24 BOE Technology Group Co., Ltd. Shift register, gate electrode driving circuit, and gate electrode driving method
DE112020005545T5 (en) * 2020-06-19 2022-12-01 Boe Technology Group Co., Ltd. Display substrate and manufacturing method thereof, display device
KR20220008951A (en) * 2020-07-14 2022-01-24 삼성디스플레이 주식회사 Light emission driving circuit, scan driving circuit and display device including same
KR20230064697A (en) * 2021-11-03 2023-05-11 삼성디스플레이 주식회사 Light emission control driver

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140025149A (en) * 2012-08-21 2014-03-04 삼성디스플레이 주식회사 Emission driver and organic light emitting display deivce including the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845140B2 (en) * 2002-06-15 2005-01-18 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
JP2006113445A (en) * 2004-10-18 2006-04-27 Tohoku Pioneer Corp Driving device of self-luminous display panel and electronic equipment to which device is mounted
JP5407138B2 (en) * 2007-11-28 2014-02-05 ソニー株式会社 Display device, manufacturing method thereof, and manufacturing apparatus
KR100911982B1 (en) * 2008-03-04 2009-08-13 삼성모바일디스플레이주식회사 Emission driver and light emitting display device using the same
KR101056213B1 (en) 2009-10-07 2011-08-11 삼성모바일디스플레이주식회사 Driver and organic light emitting display device using the same
KR101871188B1 (en) * 2011-02-17 2018-06-28 삼성디스플레이 주식회사 Organic Light Emitting Display and Driving Method Thereof
KR101947163B1 (en) * 2012-02-10 2019-02-13 삼성디스플레이 주식회사 Organic light emitting diode display
CN104183211A (en) * 2013-05-20 2014-12-03 友达光电股份有限公司 Pixel circuit, driving method thereof, and light-emitting display
TWI494905B (en) * 2013-07-01 2015-08-01 Au Optronics Corp Organic light-emitting diode display panel
US9734756B2 (en) * 2013-10-18 2017-08-15 Apple Inc. Organic light emitting diode displays with reduced leakage current
CN104658475B (en) * 2013-11-21 2017-04-26 乐金显示有限公司 Organic light emitting diode display device
CN103714780B (en) * 2013-12-24 2015-07-15 京东方科技集团股份有限公司 Grid driving circuit, grid driving method, array substrate row driving circuit and display device
CN104157236B (en) * 2014-07-16 2016-05-11 京东方科技集团股份有限公司 A kind of shift register and gate driver circuit
CN204425710U (en) * 2014-12-30 2015-06-24 广州市珠江灯光科技有限公司 Light-emitting device
CN104900184B (en) * 2015-05-21 2017-07-28 北京大学深圳研究生院 A kind of organic LED panel, gate driving circuit and its unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140025149A (en) * 2012-08-21 2014-03-04 삼성디스플레이 주식회사 Emission driver and organic light emitting display deivce including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501712B2 (en) 2019-03-20 2022-11-15 Samsung Display Co., Ltd. Display device and driving method of the display device

Also Published As

Publication number Publication date
US10403208B2 (en) 2019-09-03
KR102431435B1 (en) 2022-08-12
CN106803416A (en) 2017-06-06
CN106803416B (en) 2021-06-22
US20170116920A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
KR102431435B1 (en) Emissioin driver and display device including the same
KR102413874B1 (en) Emissioin driver and display device including the same
KR102061256B1 (en) Stage circuit and organic light emitting display device using the same
KR102582032B1 (en) Emissioin driver and display device including the same
KR102050581B1 (en) Stage Circuit and Organic Light Emitting Display Device Using the same
JP5760045B2 (en) Light emission control driving unit and organic light emitting display device including the same
KR101944465B1 (en) Emission Driver and Organic Light Emitting Display Device Using the same
KR102257941B1 (en) Organic light emitting display device
KR102238640B1 (en) Organic Light Emitting diode Display
KR101962432B1 (en) Stage Circuit and Organic Light Emitting Display Device Using the same
KR100986887B1 (en) Emission Driver and Organic Light Emitting Display Using the same
KR102077786B1 (en) Stage circuit and scan driver using the same
US8803562B2 (en) Stage circuit and scan driver using the same
KR102633064B1 (en) Stage and emission control driver having the same
KR20130003252A (en) Stage circuit and scan driver using the same
KR20190020549A (en) Gate driving circuit, display device and method of driving the display device using the gate driving circuit
KR20130143318A (en) Stage circuit and organic light emitting display device using the same
KR102669165B1 (en) Light emission control driver and display device including the same
KR102476721B1 (en) Stage and Organic Light Emitting Display Device Using The Same
KR102415379B1 (en) Emission driver and organic light emitting display device having the same
KR100931472B1 (en) Scan driver and organic light emitting display using the same
KR20210081507A (en) Emission driver and display device having the same
KR102234096B1 (en) Scan driver and display device including the same
US8952944B2 (en) Stage circuit and scan driver using the same
KR102098331B1 (en) Emission driver and organic light emitting display deivce including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant