KR20170047171A - 자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 시스템 - Google Patents

자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 시스템 Download PDF

Info

Publication number
KR20170047171A
KR20170047171A KR1020160134637A KR20160134637A KR20170047171A KR 20170047171 A KR20170047171 A KR 20170047171A KR 1020160134637 A KR1020160134637 A KR 1020160134637A KR 20160134637 A KR20160134637 A KR 20160134637A KR 20170047171 A KR20170047171 A KR 20170047171A
Authority
KR
South Korea
Prior art keywords
layer
forming
laminate
conductive amorphous
metal layer
Prior art date
Application number
KR1020160134637A
Other languages
English (en)
Inventor
겐이치 이마키타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170047171A publication Critical patent/KR20170047171A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H01L43/12—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L43/02—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)

Abstract

RA 및 MR 비가 우수한 자기 저항 소자의 제조를 가능하게 한다. 일 실시형태의 자기 저항 소자의 제조 방법은, 베이스 기판 상에 하부 전극을 구성하는 제1 적층체를 형성하는 공정과, 제1 적층체 위에 자기 저항 효과 적층체인 제2 적층체를 형성하는 공정과, 제2 적층체 위에 상부 전극을 형성하는 공정을 포함한다. 제1 적층체를 형성하는 공정은, 베이스 기판 위에 금속층을 형성하는 공정과, 금속층 위에 도전성 어모퍼스층을 형성하는 공정과, 도전성 어모퍼스층에 대하여 이온 에칭을 행하는 공정을 포함한다.

Description

자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 시스템{METHOD OF MANUFACTURING MAGNETORESISTIVE ELEMENT AND SYSTEM FOR MANUFACTURING MAGNETORESISTIVE ELEMENT}
본 발명의 실시형태는, 자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 시스템에 관한 것이다.
자기 헤드 또는 자기 저항 메모리(MRAM: Magnetoresistive Random Access Memory) 등의 디바이스에는, 자기 저항 소자가 이용되고 있다. 자기 저항 소자는, 하부 전극, 상부 전극, 및 하부 전극과 상부 전극의 사이에 마련된 자기 저항 효과 적층체를 갖고 있다. 이와 같은 자기 저항 소자의 제조에 있어서는, 베이스 기판 위에 하부 전극이 성막되고, 이어서, 자기 저항 효과 적층체를 구성하는 복수의 층이 순서대로 성막되며, 그 후에, 자기 저항 효과 적층체 위에 상부 전극이 성막된다.
일반적으로, 하부 전극은, 큰 막 두께를 갖는 금속층을 포함하고 있고, 당해 금속층은, 그 성막 직후에 있어서, 큰 표면 조도를 갖는다. 즉, 금속층의 표면은 큰 기복을 갖는다. 이와 같은 금속층을 포함하는 하부 전극 위에 자기 저항 효과 적층체가 성막되므로, 당해 자기 저항 효과 적층체의 각 층도 큰 기복을 갖는 것이 된다. 자기 저항 효과 적층체의 각 층이 큰 기복을 가지면, 당해 자기 저항 효과 적층체에 있어서의 인접하는 층의 밀착 면적이 커진다. 또, 자기 저항 효과 적층체에는, 원자 레벨의 흐트러짐이 큰 입계(粒界)가 발생한다. 자기 저항 소자의 제조에 있어서는, 일반적으로, 당해 자기 저항 소자에 대한 가열 처리가 행해지지만, 가열 처리 후에는, 큰 밀착 면적 및 큰 입계 등에 기인하여 층간에서의 원자의 이동이 발생하고, RA(Resistance Area product) 및 MR 비와 같은 자기 저항 소자의 특성이 열화된다.
이와 같은 자기 저항 소자의 특성 열화의 문제에 대처하기 위하여, 일본 공개특허공보 2009-158089호에는, 자기 저항 소자를 구성하는 층에 대하여 플라즈마 처리를 행하여, 당해 층의 표면을 평탄화하는 것이 기재되어 있다.
상술한 자기 저항 효과 적층체의 각 층의 기복은, 하부 전극의 기복에 기인하는 것이다. 따라서, 하부 전극의 기복을 저감시킬 필요가 있다. 하부 전극을 구성하는 금속층은, 일반적으로 스퍼터링에 의하여 성막되므로, 다수의 결정립과 결정립계를 포함하는 다결정막이다. 이와 같은 금속층을 플라즈마 처리에 의하여 에칭하면, 에칭의 초기 단계에는, 당해 금속층의 볼록부, 예를 들면, 결정립의 선단이 에칭되어, 당해 금속층의 표면의 기복이 감소한다. 그러나, 추가적인 평탄화를 위하여 금속층을 더 에칭하면, 원자 밀도가 작은 부분, 즉, 결정립계가 존재하는 부분이 우선적으로 에칭된다. 따라서, 플라즈마 처리에 의한 에칭에서는, 금속층의 표면 기복은 충분히 저감될 수 없다. 따라서, RA 및 MR 비가 우수한 자기 저항 소자를 얻을 수 없다.
일 양태에 있어서는, 자기 저항 소자의 제조 방법이 제공된다. 이 제조 방법은, 베이스 기판 상에 자기 저항 소자의 하부 전극을 구성하는 제1 적층체를 형성하는 공정과, 제1 적층체 위에 자기 저항 소자의 자기 저항 효과 적층체인 제2 적층체를 형성하는 공정과, 제2 적층체 위에 자기 저항 소자의 상부 전극을 형성하는 공정을 포함한다. 제1 적층체를 형성하는 공정은, 베이스 기판 위에 금속층을 형성하는 공정과, 금속층 위에 도전성 어모퍼스층을 형성하는 공정과, 도전성 어모퍼스층에 대하여 이온 에칭을 행하는 공정을 포함한다.
이 제조 방법에서는, 하부 전극의 금속층 상에 도전성 어모퍼스층이 형성된다. 다결정막과 달리, 도전성 어모퍼스층에는, 결정립 및 결정립계가 실질적으로 존재하지 않는다. 따라서, 이온 에칭에 의하여, 도전성 어모퍼스층의 표면의 기복이 저감된다. 이 도전성 어모퍼스층을 포함하는 하부 전극 위에 자기 저항 효과 적층체, 즉, 제2 적층체가 형성되므로, 각 층의 기복이 작은 자기 저항 효과 적층체가 얻어지고, 입계의 생성이 억제된다. 그 결과, RA 및 MR 비가 우수한 자기 저항 소자가 제공된다.
일 실시형태에 있어서, 제1 적층체를 형성하는 공정은, 도전성 어모퍼스층을 형성하는 공정의 실행 전에, 금속층에 대하여 이온 에칭을 행하는 공정을 더 포함하고 있어도 된다.
일 실시형태에서는, 도전성 어모퍼스층은, 3원소 또는 4원소의 합금으로 구성되어 있어도 되고, 붕소(B), 탄소(C), 질소(N), 마그네슘(Mg), 알루미늄(Al), 실리콘(Si), 및 티타늄(Ti) 중 적어도 하나의 원소와, 구리(Cu), 아연(Zn), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 하프늄(Hf), 탄탈륨(Ta), 및 텅스텐(W) 중 적어도 하나의 원소를 포함하고 있어도 된다. 일 실시형태에서는, 도전성 어모퍼스층은, CuZrAl, CuTiAl, TaZrN, 또는 TaZrNbB로 구성되어 있어도 된다.
일 실시형태에서는, 금속층 및 도전성 어모퍼스층이 스퍼터링에 의하여 형성되어도 된다.
다른 양태에 있어서는, 자기 저항 소자의 제조 시스템이 제공된다. 이 제조 시스템은, 반송 모듈, 복수의 처리 모듈, 및 제어부를 구비한다. 반송 모듈은, 감압 가능한 용기, 및 당해 용기 내에 마련된, 기판을 반송하기 위한 반송 장치를 갖는다. 복수의 처리 모듈은, 반송 모듈에 접속되어 있다. 이들 처리 모듈은, 금속층의 성막, 도전성 어모퍼스층의 성막, 이온 에칭, 자기 저항 효과 적층체의 성막, 및 상부 전극의 성막을 위한 모듈이다. 제어부는, 반송 모듈 및 복수의 처리 모듈을 제어하도록 구성되어 있다. 제어부는, 베이스 기판 위에 상기 금속층을 성막하고, 금속층 위에 도전성 어모퍼스층을 성막하며, 도전성 어모퍼스층에 대하여 이온 에칭을 행하고, 도전성 어모퍼스층 위에 자기 저항 효과 적층체를 성막하며, 자기 저항 효과 적층체 위에 상부 전극을 성막하도록, 반송 장치 및 복수의 처리 모듈을 제어한다. 이 제조 시스템에서는, 자기 저항 소자의 각 층의 성막 및 도전성 어모퍼스층의 평탄화를 감압 환경하에서 행할 수 있다. 따라서, 대기압 환경하에서 평탄화 처리를 행하는 장치(예를 들면 화학 기계 연마 장치)가 불필요하게 되어, 공정의 단축화를 도모할 수 있다.
일 실시형태에서는, 제어부는, 도전성 어모퍼스층을 성막하기 전에 금속층에 대하여 이온 에칭을 행하도록, 복수의 처리 모듈 중 하나의 처리 모듈을 추가로 제어해도 된다.
일 실시형태에서는, 복수의 처리 모듈은, 금속층의 성막 및 도전성 어모퍼스층의 성막을 위한 하나 이상의 스퍼터링 장치를 포함하고 있어도 된다.
도 1은, 일 실시형태에 관한 자기 저항 소자의 제조 방법을 나타내는 흐름도이다.
도 2는, 도 1에 나타내는 제조 방법에 있어서 작성되는 중간 생산물의 확대 단면도이다.
도 3은, 도 1에 나타내는 제조 방법에 있어서의 이온 에칭을 설명하기 위한 도이다.
도 4는, 도 1에 나타내는 제조 방법에 있어서 작성되는 중간 생산물의 확대 단면도이다.
도 5는, 도 1에 나타내는 제조 방법에 있어서의 이온 에칭을 설명하기 위한 도이다.
도 6은, 도 1에 나타내는 제조 방법에 있어서 작성되는 중간 생산물의 확대 단면도이다.
도 7은, 도 1에 나타내는 제조 방법에 있어서 작성되는 중간 생산물의 확대 단면도이다.
도 8은, 도 1에 나타내는 제조 방법에 있어서 작성되는 최종 생산물의 확대 단면도이다.
도 9는, 일 실시형태에 관한 자기 저항 소자의 제조 시스템을 개략적으로 나타내는 도이다.
도 10은, 도 9에 나타낸 제조 시스템의 처리 모듈로서 이용하는 것이 가능한 스퍼터링 장치의 일례를 개략적으로 나타내는 도이다.
도 11의 (a) 및 도 11의 (b)는, 스테이지측에서 본 스퍼터링 장치의 셔터를 나타내는 평면도이다.
이하, 도면을 참조하여 다양한 실시형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
도 1은, 일 실시형태에 관한 자기 저항 소자의 제조 방법을 나타내는 흐름도이다. 도 2, 도 4, 및 도 6~7은, 도 1에 나타내는 제조 방법에 있어서 작성되는 중간 생산물의 일부를 나타내는 확대 단면도이다. 도 8은, 도 1에 나타내는 제조 방법에 있어서 작성되는 최종 생산물의 일부를 나타내는 확대 단면도이다. 도 3 및 도 5는, 도 1에 나타내는 제조 방법에 있어서의 이온 에칭을 설명하기 위한 도이다.
도 1에 나타내는 제조 방법 MT는, 공정 ST1로 개시된다. 공정 ST1에서는, 도 6에 나타내는 바와 같이, 베이스 기판(BS) 상에 자기 저항 소자의 하부 전극(LE)이 형성된다. 하부 전극(LE)은, 제1 적층체(L1)로 구성된다. 제1 적층체(L1)는 복수의 층을 포함한다. 구체적으로, 하부 전극(LE)은, 금속층(ML) 및 도전성 어모퍼스층(AL)을 포함한다. 일례에 있어서, 하부 전극(LE)은, 하층(BL) 및 상층(TL)을 더 포함할 수 있다. 이 예의 하부 전극(LE)을 형성하는 경우에, 제조 방법 MT의 공정 ST1은, 도 1에 나타내는 바와 같이, 공정 ST11~공정 ST16을 포함한다.
공정 ST11에서는, 베이스 기판(BS) 상에 하층(BL)이 형성된다. 하층(BL)은, 예를 들면, 탄탈륨(Ta)제이다. 하층(BL)은, 예를 들면, 스퍼터링에 의하여 형성된다. 이어지는 공정 ST12에서는, 베이스 기판(BS) 위에, 하층(BL)을 개재하여, 금속층(ML)이 형성된다. 금속층(ML)은, 예를 들면, 루테늄(Ru)제이다. 금속층(ML)은, 예를 들면, 50nm의 막 두께를 가질 수 있다. 이 금속층(ML)은, 예를 들면, 스퍼터링에 의하여 형성된다. 이 공정 ST12의 실행에 의하여, 도 2의 (a)에 나타내는 중간 생산물이 얻어진다.
도 2의 (b)에 나타내는 바와 같이, 공정 ST12에 의하여 형성된 금속층(ML)은, 다수의 결정립(CG)과 결정립계(CB)를 포함하는 다결정막이며, 그 표면은 기복을 갖고 있다. 일 실시형태의 제조 방법 MT에서는, 이와 같은 금속층(ML)의 표면의 기복을 저감시키기 위하여, 공정 ST13이 실행된다. 공정 ST13에서는, 금속층(ML)에 대한 이온 에칭이 행해진다. 공정 ST13의 이온 에칭에서는, 도 3에 나타내는 바와 같이 희가스 이온(예를 들면 Ar 이온)이 금속층(ML)의 표면에 조사된다. 도 3에 있어서, 원형의 도형은, 희가스 이온을 나타내고 있다. 희가스 이온이 금속층(ML)의 표면에 조사되면, 결정립(CG)의 선단이 절삭되어, 금속층(ML)의 표면의 기복이 저감된다. 또한, 공정 ST13의 이온 에칭은, 플라즈마 에칭이어도 되고, 혹은 가스 클러스터 이온빔에 의한 에칭이어도 된다.
이어지는 공정 ST14에서는, 금속층(ML) 위에 도전성 어모퍼스층(AL)이 형성된다. 도전성 어모퍼스층(AL)은, 3원소 또는 4원소의 합금으로 이루어지고, 붕소(B), 탄소(C), 질소(N), 마그네슘(Mg), 알루미늄(Al), 실리콘(Si), 및 티타늄(Ti) 중 적어도 하나의 원소와, 구리(Cu), 아연(Zn), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 하프늄(Hf), 탄탈륨(Ta), 및 텅스텐(W) 중 적어도 하나의 원소를 포함할 수 있다. 예를 들면, 도전성 어모퍼스층(AL)은, CuZrAl, CuTiAl, TaZrN, 또는 TaZrNbB로 구성된다. 이 도전성 어모퍼스층(AL)은, 예를 들면, 스퍼터링에 의하여 형성된다. 이 공정 ST14의 실행에 의하여, 도 4의 (a)에 나타내는 중간 생산물이 얻어진다.
도 4의 (b)에 나타내는 바와 같이, 공정 ST14의 실행 후의 상태에 있어서, 도전성 어모퍼스층(AL)은, 금속층(ML)의 기복을 반영한 기복을 갖는다. 이 도전성 어모퍼스층(AL)의 표면의 기복을 저감시키기 위하여, 이어서, 공정 ST15가 실행된다. 공정 ST15에서는, 도전성 어모퍼스층(AL)에 대한 이온 에칭이 행해진다. 공정 ST15의 이온 에칭에서는, 도 5에 나타내는 바와 같이 희가스 이온(예를 들면 Ar 이온)이 도전성 어모퍼스층(AL)의 표면에 조사된다. 도 5에 있어서, 원형의 도형은, 희가스 이온을 나타내고 있다. 금속층(ML)과 같은 다결정막과 달리, 도전성 어모퍼스층(AL)에는, 결정립 및 결정립계가 실질적으로 존재하지 않는다. 따라서, 희가스 이온이 도전성 어모퍼스층(AL)의 표면에 조사되면, 초기적으로는, 도전성 어모퍼스층(AL)의 표면의 전체 영역 중에서 돌출된 부분이 우선적으로 에칭되고, 그 후, 당해 표면의 전체가 대략 균일하게 에칭된다. 그 결과, 도전성 어모퍼스층(AL)의 표면의 기복이 저감된다. 즉, 도전성 어모퍼스층(AL)의 표면이 평탄화된다. 또한, 공정 ST15의 이온 에칭은, 플라즈마 에칭이어도 되고, 혹은 가스 클러스터 이온빔에 의한 에칭이어도 된다.
이어지는 공정 ST16에서는, 도전성 어모퍼스층(AL) 상에, 상층(TL)이 형성된다. 상층(TL)은, 예를 들면, 탄탈륨(Ta)제이다. 상층(TL)은, 예를 들면, 스퍼터링에 의하여 형성된다. 이 공정 ST16의 실행에 의하여, 도 6에 나타내는 바와 같이, 하부 전극(LE)을 포함하는 중간 생산물이 얻어진다.
이어지는 공정 ST2에서는, 자기 저항 소자 적층체인 제2 적층체(L2)가 하부 전극(LE) 위에 형성된다. 제2 적층체(L2)는, 일례에서는, 제1 층(L21)~제10 층(L30)을 포함한다. 제1 층(L21)은, 예를 들면 백금(Pt)제이다. 제2 층(L22)~제6 층(L26)은, 핀 고정층(PL)을 구성한다. 예를 들면, 제2 층(L22) 및 제5 층(L25)은, 코발트(Co)막과 Pt막을 포함하는 다층막일 수 있다. 또, 제3 층(L23)은 Co제이고, 제4 층(L24)은 Ru제이며, 제6 층(L26)은 Co제일 수 있다. 또, 제7 층(L27)은, 예를 들면, Ta제이다.
제8 층(L28)은 참조층을 구성하고, 제10 층(L30)은 자유층을 구성한다. 제8 층(L28) 및 제10 층(L30)은, 예를 들면, CoFeB, 즉, Co, 철(Fe), 및 붕소(B)로 구성되어 있다. 제9 층(L29)은, 제8 층(L28)과 제10 층(L30)의 사이에 마련된 절연층이며, 터널 배리어층을 구성한다. 제9 층(L29)은, 예를 들면, MgO, 즉, 산화 마그네슘으로 구성된다.
제2 적층체(L2)를 구성하는 복수의 층, 즉, 제1 층(L21)~제10 층(L30)은, 하부 전극(LE) 위에 순서대로 성막된다. 예를 들면, 제2 적층체(L2)를 구성하는 복수의 층은, 스퍼터링에 의하여 형성될 수 있다. 또한, 제9 층(L29)은, 절연체의 스퍼터링에 의하여 형성되어도 된다. 혹은 제9 층(L29)은, 금속 재료(예를 들면, Mg)의 스퍼터링에 의하여 금속막을 형성하고, 당해 금속막에 대하여 산화 처리를 행하는 것에 의하여, 형성되어도 된다. 이 공정 ST2의 실행에 의하여, 도 7에 나타내는 바와 같이, 하부 전극(LE), 및 제2 적층체(L2), 즉, 자기 저항 효과 적층체를 포함하는 중간 생산물이 얻어진다.
이어지는 공정 ST3에서는, 제2 적층체(L2) 위에 상부 전극(UE)이 형성된다. 상부 전극(UE)은, 예를 들면, Ta막과 Ru막을 포함하는 다층막으로 구성될 수 있다. 상부 전극(UE)은, 예를 들면, 스퍼터링에 의하여 형성된다. 이 공정 ST3에 의하여, 도 8에 나타내는 최종 생산물, 즉, 자기 저항 소자가 얻어진다.
이 제조 방법 MT에서는, 상술한 바와 같이, 하부 전극(LE)의 금속층(ML) 상에 도전성 어모퍼스층(AL)이 형성된다. 다결정막과 달리, 도전성 어모퍼스층(AL)에는, 결정립 및 결정립계가 실질적으로 존재하지 않는다. 따라서, 이온 에칭에 의하여, 도전성 어모퍼스층(AL)의 표면의 기복이 저감된다. 이 도전성 어모퍼스층(AL)을 포함하는 하부 전극(LE) 위에 자기 저항 효과 적층체, 즉 제2 적층체(L2)가 형성되므로, 각 층의 기복이 작은 자기 저항 효과 적층체가 얻어지고, 입계의 생성이 억제된다. 그 결과, RA 및 MR 비가 우수한 자기 저항 소자가 제공된다.
또한, 도 8에 나타내는 자기 저항 소자는, MTJ(Magnetic Tunnel Junction) 구조를 갖는 소자이며, 자기 저항 메모리에 이용되는 소자이다. 그러나, 제조 방법 MT에 의하여 제조되는 자기 저항 소자는, MTJ 구조를 갖는 자기 저항 소자에 한정되는 것은 아니며, 스핀 밸브 구조를 갖는 자기 저항 소자여도 된다. 또, 제조 방법 MT에 의하여 제조되는 자기 저항 소자는, 자기 저항 메모리에 이용되는 소자에 한정되는 것은 아니며, 자기 헤드에 이용되는 소자여도 된다.
또, 제1 층(L21) 내지 제7 층(L27)은, 도 8에 나타내는 적층 순서와 반대의 적층 순서로, 제10 층(L30)과 상부 전극(UE)의 사이에 형성되어도 된다. 이 경우에는, 제10 층(L30)이 참조층이 되고, 제8 층(L28)이 자유층이 된다.
또, 도 1에 나타내는 제조 방법 MT에서는, 금속층(ML) 상에 도전성 어모퍼스층(AL)이 형성되어 있지만, 상층(TL) 위에 도전성 어모퍼스층(AL)이 형성되어도 된다. 또, 도 1에 나타내는 제조 방법 MT로부터는, 공정 ST13, 즉, 금속층(ML)에 대한 이온 에칭이 생략되어도 된다.
이하, 제조 방법 MT의 실시에 이용하는 것이 가능한 제조 시스템에 대하여 설명한다. 도 9는, 일 실시형태에 관한 자기 저항 소자의 제조 시스템을 개략적으로 나타내는 도이다. 도 9에 나타내는 제조 시스템(100)은, 로더 모듈(102), 로드록 모듈(104 및 106), 반송 모듈(108), 복수의 처리 모듈(110a~110h), 또한, 제어부(112)를 구비하고 있다. 또한, 복수의 처리 모듈의 개수는, 도 9에 나타내는 제조 시스템(100)에 있어서는 여덟개이지만, 임의의 개수여도 된다.
로더 모듈(102)은, 대기압 환경하에 있어서 기판을 반송하는 장치이다. 로더 모듈(102)에는, 복수의 대(臺)(114)가 장착되어 있다. 복수의 대(114)의 각각의 위에는, 복수의 기판을 수용 가능한 후프(FOUP: Front Opening Unified Pod)(116)가 각각 탑재된다.
로더 모듈(102)은, 그 내부의 반송 챔버(102c)에 반송 장치(102t)를 갖고 있다. 반송 장치(102t)는, 기판을 지지하고 당해 기판을 반송하기 위한 로봇 암을 포함할 수 있다. 이 로더 모듈(102)에는, 로드록 모듈(104) 및 로드록 모듈(106)이 접속되어 있다. 반송 장치(102t)는, 후프(116)와 로드록 모듈(104)의 사이, 또는 후프(116)와 로드록 모듈(106)의 사이에 있어서 기판을 반송한다.
로드록 모듈(104) 및 로드록 모듈(106)은, 예비 감압을 위한 챔버(104c) 및 챔버(106c)를 각각 제공하고 있다. 로드록 모듈(104) 및 로드록 모듈(106)에는, 반송 모듈(108)이 접속되어 있다. 반송 모듈(108)은, 감압 가능한 반송 챔버(108c)를 제공하고 있으며, 당해 반송 챔버(108c)에 반송 장치(108t)를 갖고 있다. 반송 장치(108t)는, 기판을 지지하고 당해 기판을 반송하기 위한 로봇 암을 포함할 수 있다. 이 반송 모듈(108)에는, 복수의 처리 모듈(110a~110h)이 접속되어 있다. 반송 모듈(108)의 반송 장치(108t)는, 로드록 모듈(104) 및 로드록 모듈(106) 중 어느 하나와 복수의 처리 모듈(110a~110h) 중 어느 하나의 사이, 및 복수의 처리 모듈(110a~110h) 중 임의의 2개의 처리 모듈 사이에서, 기판을 반송한다.
복수의 처리 모듈(110a~110h)은, 금속층(ML)의 성막, 도전성 어모퍼스층(AL)의 성막, 이온 에칭, 자기 저항 효과 적층체, 즉 제2 적층체의 성막, 및 상부 전극(UE)의 성막을 위한 몇 가지 장치를 포함하고 있다. 또, 복수의 처리 모듈(110a~110h)은, 하부 전극(LE)의 하층(BL) 및 상층(TL)의 성막을 위한 하나 이상의 장치를 포함하고 있다. 일 실시형태에서는, 복수의 처리 모듈(110a~110h)은, 복수의 스퍼터링 장치를 포함하고 있다. 복수의 스퍼터링 장치의 각각은, 하나 이상의 타깃 물질의 성막을 행하도록 구성되어 있다. 제조 시스템(100)이 도 8에 나타낸 자기 저항 소자를 제조하도록 구성되어 있는 경우에는, 복수의 스퍼터링 장치의 각각은, Ta 타깃, Ru 타깃, Pt 타깃, Co 타깃, CoFeB 타깃, 산화 마그네슘 타깃, 및 도전성 어모퍼스층(AL)용 타깃, 즉 상술한 3원소 또는 4원소를 포함하는 타깃 중 대응하는 하나 이상의 타깃을 갖고 있다. 일례에 있어서는, 복수의 스퍼터링 장치의 각각은, 4개의 타깃을 갖고, 당해 4개의 타깃 중 선택된 타깃의 구성 물질의 스퍼터링을 행하는 스퍼터링 장치일 수 있다.
또한, 복수의 스퍼터링 장치 중 하나는, MgO 타깃이 아니라, Mg 타깃을 갖고 있어도 된다. 이 경우에는, 복수의 처리 모듈(110a~110h) 중 하나는, Mg막을 산화시키기 위한 산화 처리 장치일 수 있다. 산화 처리 장치는, 산소 분위기하에 있어서 Mg막을 가열하는 장치여도 되고, 혹은 산소 가스의 플라즈마를 생성하는 플라즈마 처리 장치여도 된다. 이 플라즈마 처리 장치는, 용량 결합형 플라즈마 처리 장치, 유도 결합형 플라즈마 처리 장치, 또는 마이크로파와 같은 표면파에 의하여 플라즈마를 생성하는 플라즈마 처리 장치 등의 임의의 플라즈마 처리 장치일 수 있다.
또, 복수의 처리 모듈(110a~110h) 중 하나는, 상술한 제조 방법 MT에 있어서의 이온 에칭을 위한 이온 에칭 장치여도 된다. 이온 에칭 장치는, 희가스의 플라즈마를 생성하는 플라즈마 처리 장치여도 된다. 이 플라즈마 처리 장치는, 용량 결합형 플라즈마 처리 장치, 유도 결합형 플라즈마 처리 장치, 또는 마이크로파와 같은 표면파에 의하여 플라즈마를 생성하는 플라즈마 처리 장치 등의 임의의 플라즈마 처리 장치일 수 있다. 혹은, 이온 에칭 장치는, 희가스의 이온 빔을 생성하는 가스 클러스터 이온빔 장치여도 된다. 혹은, 복수의 스퍼터링 장치 중 하나가, 이온 에칭 장치로서 이용되어도 된다. 이 경우에는, 복수의 스퍼터링 장치 중 하나에 있어서, 희가스의 플라즈마가 생성된다.
또, 일 실시형태에서는, 복수의 처리 모듈(110a~110h)은, 자기 저항 소자를 가열하기 위한 가열 처리 장치를 포함할 수 있다. 이 가열 처리 장치는, 예를 들면, 도 8에 나타낸 자기 저항 소자의 작성 후에, 당해 자기 저항 소자를 가열하기 위하여 이용된다.
제어부(112)는, 반송 모듈(108) 및 복수의 처리 모듈(110a~110h)을 제어하도록 구성되어 있다. 또, 제어부(112)는, 로더 모듈(102)을 추가로 제어하도록 구성되어 있다. 제어부(112)는, 예를 들면, 프로세서, 및 메모리와 같은 기억 장치를 갖는 컴퓨터 장치일 수 있다. 기억 장치에는, 제조 시스템(100)의 각 부를 제어하기 위한 프로그램 및 제조 시스템(100)에 있어서 상술한 제조 방법 MT를 실시하기 위한 레시피 데이터가 기억되어 있다. 프로세서는, 기억 장치에 기억되어 있는 프로그램 및 레시피 데이터에 따라 동작하고, 제조 시스템(100)의 각 부를 제어하기 위한 제어신호를 당해 각 부에 출력한다.
제조 방법 MT의 실시에 있어서, 제어부(112)는, 베이스 기판(BS)을 후프(116)로부터 로드록 모듈(104) 또는 로드록 모듈(106) 중 어느 하나에 반송하도록, 로더 모듈(102)의 반송 장치(102t)를 제어한다. 이어서, 제어부(112)는, 로드록 모듈(104) 또는 로드록 모듈(106) 중 어느 하나에 반입된 베이스 기판(BS)을, 하층(BL)용 타깃을 갖는 스퍼터링 장치에 반송하도록, 반송 모듈(108)의 반송 장치(108t)를 제어한다. 그리고, 제어부(112)는, 베이스 기판(BS) 상에 하층(BL)을 형성하도록, 스퍼터링 장치를 제어한다.
이어서, 제어부(112)는, 금속층(ML)용 타깃을 갖는 스퍼터링 장치에, 베이스 기판(BS) 및 하층(BL)을 갖는 중간 생산물을 반송하도록, 반송 모듈(108)의 반송 장치(108t)를 제어한다. 또한, 하층(BL)용 타깃과 금속층(ML)용 타깃이 하나의 스퍼터링 장치에 마련되어 있는 경우에는, 이 반송은 불필요하다. 그리고, 제어부(112)는, 하층(BL) 상에 금속층(ML)을 형성하도록, 스퍼터링 장치를 제어한다.
일 실시형태에서는, 제어부(112)는, 금속층(ML)에 대한 이온 에칭을 행하기 위한 처리 모듈에, 베이스 기판(BS), 하층(BL), 금속층(ML)을 갖는 중간 생산물을 반송하도록, 반송 모듈(108)의 반송 장치(108t)를 제어한다. 또한, 이 처리 모듈이, 금속층(ML)용 타깃을 갖는 스퍼터링 장치인 경우에는, 반송은 불필요하다. 그리고, 제어부(112)는, 금속층(ML)에 대한 이온 에칭을 행하도록, 당해 처리 모듈을 제어한다.
이어서, 제어부(112)는, 도전성 어모퍼스층(AL)용 타깃을 갖는 스퍼터링 장치에, 금속층(ML)의 이온 에칭 후의 중간 생산물을 반송하도록, 반송 모듈(108)의 반송 장치(108t)를 제어한다. 또한, 이 스퍼터링 장치가, 금속층(ML)의 이온 에칭용의 처리 모듈과 동일한 경우에는, 반송은 불필요하다. 그리고, 제어부(112)는, 금속층(ML) 위에 도전성 어모퍼스층(AL)을 형성하도록, 스퍼터링 장치를 제어한다.
이어서, 제어부(112)는, 도전성 어모퍼스층(AL)에 대한 이온 에칭을 행하기 위한 처리 모듈에, 도전성 어모퍼스층(AL)의 형성 후의 중간 생산물을 반송하도록, 반송 모듈(108)의 반송 장치(108t)를 제어한다. 또한, 이 처리 모듈이, 도전성 어모퍼스층(AL)용 타깃을 갖는 스퍼터링 장치인 경우에는, 반송은 불필요하다. 그리고, 제어부(112)는, 도전성 어모퍼스층(AL)에 대한 이온 에칭을 행하도록, 당해 처리 모듈을 제어한다.
이어서, 제어부(112)는, 상층(TL)용 타깃을 갖는 스퍼터링 장치에, 도전성 어모퍼스층(AL)의 이온 에칭 후의 중간 생산물을 반송하도록, 반송 모듈(108)의 반송 장치(108t)를 제어한다. 또한, 스퍼터링 장치가, 도전성 어모퍼스층(AL)의 이온 에칭용의 처리 모듈과 동일한 경우에는, 반송은 불필요하다. 그리고, 제어부(112)는, 도전성 어모퍼스층(AL) 상에 상층(TL)을 형성하도록, 스퍼터링 장치를 제어한다. 이로써, 도 6에 나타낸 바와 같이, 하부 전극(LE)을 갖는 중간 생산물이 얻어진다.
이어서, 제어부(112)는, 제2 적층체(L2), 즉 자기 저항 효과 적층체의 각 층을 순차 형성하기 위하여, 반송 모듈(108)의 반송 장치(108t), 및 복수의 처리 모듈(110a~110h) 중 당해 각 층의 형성에 있어서 동작해야만 하는 몇 가지의 처리 모듈을 제어한다. 이로써, 도 7에 나타낸 중간 생산물이 얻어진다.
이어서, 제어부(112)는, 상부 전극(UE)용 타깃을 갖는 스퍼터링 장치에, 제2 적층체(L2)를 갖는 중간 생산물을 반송하도록, 반송 모듈(108)의 반송 장치(108t)를 제어한다. 그리고, 제어부(112)는, 제2 적층체(L2) 상에 상부 전극(UE)을 형성하도록, 스퍼터링 장치를 제어한다. 이로써, 도 8에 나타낸 최종 생산물이 얻어진다. 또한, 상술한 바와 같이, 최종 생산물을 가열 처리하기 위하여, 제어부(112)는, 당해 최종 생산물을 가열 처리 장치에 반송하도록, 반송 모듈(108)의 반송 장치(108t)를 제어하고, 이어서, 가열 처리를 행하도록 당해 가열 처리 장치를 제어해도 된다. 이 제조 시스템(100)에서는, 자기 저항 소자의 각 층의 성막 및 도전성 어모퍼스층의 평탄화를 감압 환경하에서 연속적으로 행할 수 있다. 따라서, 대기압 환경하에서 평탄화 처리를 행하는 장치(예를 들면 화학 기계 연마 장치)가 불필요하게 되고, 공정의 단축화를 도모할 수 있다.
이하, 제조 시스템(100)의 복수의 처리 모듈(110a~110h)에 포함되는 스퍼터링 장치의 구성에 대하여 예시한다. 도 10은, 도 9에 나타낸 제조 시스템의 처리 모듈로서 이용하는 것이 가능한 스퍼터링 장치의 일례를 개략적으로 나타내는 도이다. 도 11의 (a) 및 도 11의 (b)는, 스테이지측에서 본 스퍼터링 장치의 셔터를 나타내는 평면도이다.
도 10에 나타내는 스퍼터링 장치(10)는, 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 예를 들면, 알루미늄으로 구성되어 있으며, 접지 전위에 접속되어 있다. 처리 용기(12)는, 그 내부에 공간(S)을 제공하고 있다. 이 처리 용기(12)의 바닥부에는, 공간(S)을 감압하기 위한 배기 장치(14)가 접속되어 있다. 배기 장치(14)는, 예를 들면, 크라이오 펌프 및 드라이 펌프를 포함할 수 있다. 또, 처리 용기(12)의 측벽에는, 기판(WH)의 반송용의 개구가 형성되어 있다. 이 개구의 개폐를 위하여, 게이트 밸브(GV)가, 처리 용기(12)의 측벽을 따라 마련되어 있다.
처리 용기(12) 내에는, 스테이지(16)가 마련되어 있다. 스테이지(16)는, 베이스부(16a) 및 정전 척(chuck)(16b)을 포함할 수 있다. 베이스부(16a)는, 예를 들면, 알루미늄으로 구성되어 있으며, 대략 원반 형상을 갖고 있다.
베이스부(16a) 상에는, 정전 척(16b)이 마련되어 있다. 정전 척(16b)은, 유전체막과, 당해 유전체막의 내층으로서 마련된 전극을 갖는다. 정전 척(16b)의 전극에는, 직류 전원(SDC)이 접속되어 있다. 정전 척(16b) 상에 재치된 기판(WH)(베이스 기판(BS) 및 중간 생산물 등)은, 정전 척(16b)이 발생하는 정전기력에 의하여, 당해 정전 척(16b)에 흡착된다.
스테이지(16)는, 스테이지 구동 기구(18)에 접속되어 있다. 스테이지 구동 기구(18)는, 지지축(18a) 및 구동 장치(18b)를 포함하고 있다. 지지축(18a)은, 대략 기둥 형상의 부재이다. 지지축(18a)의 중심 축선은, 연직 방향을 따라 뻗는 축선(AX1)과 대략 일치하고 있다. 이 축선(AX1)은, 스테이지(16)의 중심을 연직 방향으로 통과하는 축선이다. 지지축(18a)은, 스테이지(16)의 바로 아래에서부터 처리 용기(12)의 바닥부를 통과하여 처리 용기(12)의 외부까지 연장되어 있다. 이 지지축(18a)과 처리 용기(12)의 바닥부의 사이에는, 밀봉 부재(SL1)가 마련되어 있다. 밀봉 부재(SL1)는, 지지축(18a)이 회전 및 상하 이동 가능하도록, 처리 용기(12)의 바닥부와 지지축(18a)의 사이의 공간을 밀봉한다. 이와 같은 밀봉 부재(SL1)는, 예를 들면, 자성 유체 씰일 수 있다.
지지축(18a)의 상단에는, 스테이지(16)가 결합되어 있으며, 당해 지지축(18a)의 하단에는 구동 장치(18b)가 접속되어 있다. 구동 장치(18b)는, 지지축(18a)을 회전 및 상하 이동시키기 위한 동력을 발생시킨다. 이 동력에 의하여 지지축(18a)이 회전함으로써 스테이지(16)는 축선(AX1) 중심으로 회전하고, 지지축(18a)이 상하 이동함으로써 스테이지(16)는 상하 이동한다.
도 10, 도 11의 (a), 및 도 11의 (b)에 나타내는 바와 같이, 스테이지(16)의 상방에는, 4개의 타깃(캐소드 타깃)(20)이 마련되어 있다. 이들 타깃(20)은, 축선(AX1)을 중심으로 하는 원호를 따라 배열되어 있다.
타깃(20)은, 금속제의 홀더(22a)에 의하여 지지되어 있다. 홀더(22a)는, 절연 부재(22b)를 통하여 처리 용기(12)의 천장부에 지지되어 있다. 타깃(20)에는, 홀더(22a)를 통하여 전원(24)이 접속되어 있다. 전원(24)은, 부(負)의 직류 전압을, 타깃(20)에 인가한다. 또한, 전원(24)은, 복수의 타깃(20)에 선택적으로 전압을 인가하는 단일 전원이어도 된다. 혹은 전원(24)은, 복수의 타깃(20)에 각각 접속된 복수의 전원이어도 된다. 또, 전원(24)은, 고주파 전원이어도 된다.
스퍼터링 장치(10)에서는, 마그넷(캐소드 마그넷)(26)이, 홀더(22a)를 통하여 대응하는 타깃(20)과 대향하도록, 처리 용기(12)의 외부에 마련되어 있다.
또, 스퍼터링 장치(10)는, 처리 용기(12) 내에 가스를 공급하는 가스 공급부(30)를 구비하고 있다. 가스 공급부(30)는, 일 실시형태에 있어서는, 가스 소스(30a), 매스 플로 컨트롤러와 같은 유량 제어기(30b), 및 가스 도입부(30c)를 구비하고 있다. 가스 소스(30a)는, 처리 용기(12) 내에 있어서 여기(勵起)되는 가스 소스이며, 희가스(예를 들면 Ar가스)의 소스이다. 가스 소스(30a)는, 유량 제어기(30b)를 통하여 가스 도입부(30c)에 접속되어 있다. 가스 도입부(30c)는, 가스 소스(30a)로부터의 가스를 처리 용기(12) 내에 도입하는 가스 라인이다.
이 가스 공급부(30)로부터 처리 용기(12) 내에 가스가 공급되고, 전원(24)에 의하여 타깃(20)에 전압이 인가되면, 처리 용기(12) 내에 공급된 가스가 여기된다. 또, 마그넷(26)에 의하여 대응하는 타깃(20)의 근방에 자계가 발생한다. 이로써, 타깃(20)의 근방에 플라즈마가 집중된다. 그리고, 타깃(20)에 플라즈마 중의 정(正) 이온이 충돌함으로써, 타깃(20)으로부터 당해 타깃(20)의 구성 물질이 방출된다. 이로써, 기판(WH) 상에 막이 형성된다.
또, 타깃(20)과 스테이지(16)의 사이에는, 셔터(SH1) 및 셔터(SH2)가 마련되어 있다. 셔터(SH1)는, 타깃(20)의 표면에 대치하도록 연장되어 있다. 셔터(SH1)는, 예를 들면, 축선(AX1)을 중심 축선으로 하는 원뿔면을 따르는 형상을 갖고 있다. 셔터(SH2)는, 셔터(SH1)와 스테이지(16)의 사이에 개재되어 있다. 셔터(SH2)는, 예를 들면, 축선(AX1)을 중심 축선으로 하는 원뿔면을 따르는 형상을 갖고, 셔터(SH1)를 따라, 또한, 셔터(SH1)로부터 이간(離間)되어 마련되어 있다.
셔터(SH1)에는, 개구(AP1)가 형성되어 있다. 셔터(SH1)의 중앙 부분에는, 회전축(RS1)이 결합되어 있다. 또, 셔터(SH2)에는, 개구(AP2)가 형성되어 있다. 셔터(SH2)의 중앙 부분에는, 회전축(RS2)이 결합되어 있다. 회전축(RS1)의 중심 축선 및 회전축(RS2)의 중심 축선은 축선(AX1)과 대략 일치하고 있다. 즉, 회전축(RS1) 및 회전축(RS2)은 동축에 마련되어 있다. 회전축(RS1) 및 회전축(RS2)은, 처리 용기(12)의 외부까지 뻗어, 구동 장치(RD)에 접속되어 있다. 구동 장치(RD)는, 회전축(RS1) 및 회전축(RS2)을 축선(AX1) 중심으로 서로 독립적으로 회전시키도록 구성되어 있다. 회전축(RS1)의 회전에 따라 셔터(SH1)는 축선(AX1) 중심으로 회전하고, 회전축(RS2)의 회전에 따라 셔터(SH2)는 축선(AX1) 중심으로 회전한다. 셔터(SH1) 및 셔터(SH2)의 회전에 의하여, 개구(AP1), 개구(AP2), 및 타깃(20)의 상대적인 위치가 변화된다. 이로써, 타깃(20)은, 셔터(SH1)의 개구(AP1) 및 셔터(SH2)의 개구(AP2)를 통하여 스테이지(16)에 대하여 노출되거나(도 11의 (a)를 참조), 혹은 셔터(SH1) 및 셔터(SH2)에 의하여 스테이지(16)에 대하여 차폐된다(도 11의 (b)를 참조).
도 11의 (a)에 나타내는 상태에서는, 기판(WH) 상에 막을 형성할 수 있다. 한편, 도 11의 (b)에 나타내는 상태에서는, 타깃(20)으로부터 방출되는 물질은 셔터(SH1) 및 셔터(SH2)에 의하여 차폐되어, 기판(WH) 상에 퇴적되지 않는다. 단, 도 11의 (b)에 나타내는 상태에서는, 희가스의 플라즈마가 처리 용기(12) 내에 있어서 생성된다. 따라서, 도 11의 (b)에 나타내는 상태를 형성함으로써, 스퍼터링 장치(10)는, 상술한 도전성 어모퍼스층(AL) 및 금속층(ML)의 이온 에칭을 행하는 것이 가능하다. 또한, 이온 에칭을 행하기 위하여, 스테이지(16)에는 고주파 바이어스용 고주파 전원이 접속될 수 있다. 이 경우에, 스퍼터링 장치(10)는, 하부 전극(LE)의 형성을 위한 복수의 타깃을 갖고 있어도 된다. 이로써, 단일의 스퍼터링 장치에 있어서, 하부 전극(LE)의 각 층의 형성 및 이온 스퍼터링을 실행하는 것이 가능하게 된다.
본 발명은 첨부한 청구범위 내에 기재된 본 발명의 요지의 범위 내에 있어서 변형할 수 있다. 예를 들면, 스퍼터링 장치로 도전성 어모퍼스층(AL)의 성막을 행하는 경우, 당해 스퍼터링 장치는, 복수의 개구를 갖는 셔터를 갖고, 복수의 타깃으로부터 당해 복수의 타깃의 구성 원소를 동시에 기판을 향하여 방출하도록 구성되어 있어도 된다. 보다 구체적인 예로서, 스퍼터링 장치는, Ta 타깃, Zr 타깃, Nb 타깃, 및 B 타깃의 4개 타깃으로부터 Ta, Zr, Nb, 및 B를 각각 기판을 향하여 방출함으로써, TaZrNbB층을 성막하도록 구성되어 있어도 된다.

Claims (8)

  1. 자기 저항 소자의 제조 방법으로서,
    베이스 기판 상에 상기 자기 저항 소자의 하부 전극을 구성하는 제1 적층체를 형성하는 공정과,
    상기 제1 적층체 위에 상기 자기 저항 소자의 자기 저항 효과 적층체인 제2 적층체를 형성하는 공정과,
    상기 제2 적층체 위에 상기 자기 저항 소자의 상부 전극을 형성하는 공정
    을 포함하고,
    제1 적층체를 형성하는 상기 공정은,
    상기 베이스 기판 위에 금속층을 형성하는 공정과,
    상기 금속층 위에 도전성 어모퍼스층을 형성하는 공정과,
    상기 도전성 어모퍼스층에 대하여 이온 에칭을 행하는 공정
    을 포함하는, 제조 방법.
  2. 청구항 1에 있어서,
    제1 적층체를 형성하는 상기 공정은, 도전성 어모퍼스층을 형성하는 상기 공정의 실행 전에, 상기 금속층에 대하여 이온 에칭을 행하는 공정을 더 포함하는, 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 도전성 어모퍼스층은, 3원소 또는 4원소의 합금으로 이루어지고, 붕소, 탄소, 질소, 마그네슘, 알루미늄, 실리콘, 및 티타늄 중 적어도 하나의 원소와, 구리, 아연, 지르코늄, 니오븀, 몰리브덴, 하프늄, 탄탈륨, 및 텅스텐 중 적어도 하나의 원소를 포함하는, 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 도전성 어모퍼스층은, CuZrAl, CuTiAl, TaZrN, 또는 TaZrNbB로 구성되는, 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 금속층 및 상기 도전성 어모퍼스층이 스퍼터링에 의하여 형성되는, 제조 방법.
  6. 자기 저항 소자의 제조 시스템으로서,
    감압 가능한 용기, 및 상기 용기 내에 마련된 기판을 반송하기 위한 반송 장치를 갖는 반송 모듈과,
    금속층의 성막, 도전성 어모퍼스층의 성막, 이온 에칭, 자기 저항 효과 적층체의 성막, 및 상부 전극의 성막을 위한 복수의 처리 모듈이고, 상기 반송 모듈에 접속된 상기 복수의 처리 모듈과,
    상기 반송 모듈 및 상기 복수의 처리 모듈을 제어하는 제어부
    를 구비하고,
    상기 제어부는,
    베이스 기판 위에 상기 금속층을 성막하고,
    상기 금속층 위에 상기 도전성 어모퍼스층을 성막하며,
    상기 도전성 어모퍼스층에 대하여 이온 에칭을 행하고,
    상기 도전성 어모퍼스층 위에 상기 자기 저항 효과 적층체를 성막하며,
    상기 자기 저항 효과 적층체 위에 상부 전극을 성막하도록
    상기 반송 장치 및 상기 복수의 처리 모듈을 제어하는,
    제조 시스템.
  7. 청구항 6에 있어서,
    상기 제어부는, 상기 도전성 어모퍼스층을 성막하기 전에 상기 금속층에 대하여 이온 에칭을 행하도록 상기 복수의 처리 모듈 중 하나의 처리 모듈을 추가로 제어하는, 제조 시스템.
  8. 청구항 6 또는 청구항 7에 있어서,
    상기 복수의 처리 모듈은, 상기 금속층의 성막 및 상기 도전성 어모퍼스층의 성막을 위한 하나 이상의 스퍼터링 장치를 포함하는, 제조 시스템.
KR1020160134637A 2015-10-22 2016-10-17 자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 시스템 KR20170047171A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015207745A JP2017079089A (ja) 2015-10-22 2015-10-22 磁気抵抗素子の製造方法及び磁気抵抗素子の製造システム
JPJP-P-2015-207745 2015-10-22

Publications (1)

Publication Number Publication Date
KR20170047171A true KR20170047171A (ko) 2017-05-04

Family

ID=58559110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160134637A KR20170047171A (ko) 2015-10-22 2016-10-17 자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 시스템

Country Status (4)

Country Link
US (1) US20170117460A1 (ko)
JP (1) JP2017079089A (ko)
KR (1) KR20170047171A (ko)
TW (1) TW201725767A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019068012A (ja) * 2017-10-05 2019-04-25 東京エレクトロン株式会社 被加工物の処理方法。
JP2020161604A (ja) * 2019-03-26 2020-10-01 株式会社デンソー 磁気センサおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011333A (ja) * 1998-06-19 2000-01-14 Sumitomo Metal Ind Ltd トンネリング磁気抵抗効果素子およびその製造方法
JP2003031870A (ja) * 2001-07-19 2003-01-31 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
JP2005101441A (ja) * 2003-09-26 2005-04-14 Anelva Corp 磁気抵抗多層膜
JP4705478B2 (ja) * 2006-01-19 2011-06-22 ヒタチグローバルストレージテクノロジーズネザーランドビーブイ 磁気ヘッド
JP2009055050A (ja) * 2008-10-06 2009-03-12 Canon Anelva Corp スピンバルブ型巨大磁気抵抗薄膜またはｔｍｒ膜の製造方法

Also Published As

Publication number Publication date
TW201725767A (zh) 2017-07-16
JP2017079089A (ja) 2017-04-27
US20170117460A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
US10468237B2 (en) Substrate processing apparatus
US9017535B2 (en) High-frequency sputtering device
JP5650760B2 (ja) 製造装置
US8475672B2 (en) Plasma processing device, plasma processing method and method of manufacturing element including substrate to be processed
JP4619450B2 (ja) 真空薄膜形成加工装置
US20090032056A1 (en) Contaminant removing method, contaminant removing mechanism, and vacuum thin film formation processing apparatus
JP5745699B2 (ja) トンネル磁気抵抗素子の製造装置
JP5190316B2 (ja) 高周波スパッタリング装置
TW202105385A (zh) 用於磁性隧道接面應用的頂緩衝層
KR20170047171A (ko) 자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 시스템
JP4885769B2 (ja) 磁気抵抗素子の製造方法、磁気デバイスの製造方法、磁気抵抗素子の製造装置および磁気デバイスの製造装置
TWI723162B (zh) 磁阻元件之製造方法及磁阻元件之製造系統
TW202321484A (zh) 具有旋轉底座的傾斜pvd源
WO2010038593A1 (ja) ハードバイアス積層体の成膜装置および成膜方法、並びに磁気センサ積層体の製造装置および製造方法
US20240247365A1 (en) Multicathode pvd system for high aspect ratio barrier seed deposition
JP2023032920A (ja) 真空処理装置及び基板処理方法
US20220341028A1 (en) Vacuum processing apparatus
US20240170269A1 (en) System and methods for depositing material on a substrate
KR20220121185A (ko) 스퍼터링 처리를 행하는 장치 및 방법