JP5650760B2

JP5650760B2 - 製造装置

Info

Publication number: JP5650760B2
Application number: JP2012550691A
Authority: JP
Inventors: 孝二恒川
Original assignee: Canon Anelva Corp
Current assignee: Canon Anelva Corp
Priority date: 2010-12-28
Filing date: 2011-12-02
Publication date: 2015-01-07
Anticipated expiration: 2031-12-02
Also published as: KR20140128437A; US9752226B2; US9039873B2; TWI528489B; KR20130088200A; TWI480970B; CN103403215A; TW201511169A; WO2012090395A1; KR20150091529A; KR101522992B1; DE112011104627T5; JPWO2012090395A1; US20150001068A1; US20170101708A1; CN103403215B; TW201241957A; KR101786868B1; US20130277207A1

Description

本発明は、製造装置に関し、特に磁気ディスク駆動装置の磁気再生ヘッド、磁気ランダムアクセスメモリの記憶素子、磁気センサー等として用いられる磁気抵抗素子、半導体メモリの記憶素子等、多層薄膜を応用したデバイスの製造Ｐｒｏｃｅｓｓに好適な多層薄膜の製造装置に関する。

従来の多層薄膜の成膜装置は、１つのスパッタリング成膜チャンバーに多層薄膜中の膜種と同数もしくはそれ以上の数のスパッタリングカソードを備えた形態（特許文献１参照）や、複数のスパッタリングカソードを備えたスパッタリング成膜チャンバーを複数備えた所謂クラスターシステムの形態（特許文献２参照）を成していた。

別の形態として、１つのスパッタリングカソードを備えたスパッタリング成膜チャンバーを少なくとも多層薄膜中の膜種と同数だけ備えたクラスターシステムの形態（特許文献３参照）を成していた。

更に、別の形態として、図８に示すように、１つのターゲット１１６ａを設置した第１の真空チャンバー１１０と、４つのターゲット１１６ｂ、１１６ｃ、１１６ｄ、１１６eを設置した第２の真空チャンバー１１２と、これら２つの真空チャンバー１１０、１１２を連結する搬送室１１４とを備えるスパッタ装置を用いて、基板上に磁気抵抗素子からなる多層膜を成膜するスパッタ装置が開示されている（特許文献４参照）。

更に、別の形態として、特許文献５に開示されているスパッタリング・システム６００について、図９を用いて説明する。図９のスパッタリング・システム６００は、第１シングル・ターゲットＤＣマグネトロン・スパッタリング・モジュール６０４、マルチ・ターゲットＤＣスパッタリング・モジュール６０６、マルチ・ターゲット・イオン・ビーム・スパッタリング・モジュール６０８、及び第２シングル・ターゲットＤＣマグネトロン・スパッタリング・モジュール６１０を含む。ロードロック６１６は、ウェハーのイングレス（ｉｎｇｒｅｓｓ）及びエグレス（ｅｇｒｅｓｓ）を可能にする。コントロール・パネル６１４は、スパッタリング・システム６００のパラメータ及びプロセスを制御する。

まず、図９記載のスパッタリング・システム６００を用いて作製するスピンバルブ・センサ３００について、図１０を用いて説明する。図１０記載のスピンバルブ・センサ３００は、基板３０２、底部シールド層３１１（Ｎｉ−Ｆｅ膜）、底部ギャップ層３０４（Ａｌ_２Ｏ_３膜）、多重シード層３０６（第１シード層Ａｌ_２Ｏ_３膜、第２シード層Ｎｉ−Ｃｒ−Ｆｅ膜、第３シード層Ｎｉ−Ｆｅ膜）、反強磁性ピニング層３０８（Ｐｔ−Ｍｎ膜）、Ｃｏ−Ｆｅ膜３１０、Ｒｕ膜３１２、Ｃｏ−Ｆｅ膜３１４、スペーサ層３１６（Ｃｕ(Ｃｕ−Ｏ)膜）、Ｃｏ−Ｆｅ膜３１８、Ｎｉ−Ｆｅ膜３２０、キャップ層３２２（Ａｌ膜（Ａｌ−Ｏ））、上部ギャップ層３２４（Ａｌ_２Ｏ_３膜）、上部シールド層（Ｎｉ−Ｆｅ膜）３２５とを有している。なお、図１０においては、強磁性検出層３０７（「フリー層」という。）がスペーサ層３１６によって強磁性ピンド層３０９から分離されて示される。図１０に示すスピンバルブ・センサ３００では、ピンド層（ｐｉｎｎｅｄｌａｙｅｒ）３０９が、ピニング層（ｐｉｎｎｉｎｇｌａｙｅｒ）と呼ばれる反強磁性膜と交換結合することによってそれの磁化を拘束され、「検出（ｓｅｎｓｉｎｇ）」層又は「フリー（ｆｒｅｅ）」層３０７と呼ばれる別の強磁性膜の磁化は固定されず、記録された磁気媒体からの磁界（信号磁界）に応答して自由に回転する。

次に、図９記載のスパッタリング・システム６００を用いて、スピンバルブ・センサ３００を作製する方法について説明する。まず、底部ギャップ層３０４が、第１シングル・ターゲットＤＣマグネトロン・スパッタリング・モジュール６０４においてウェハーの上に形成される。しかる後、多重シード層３０６を積層するために、ウェハーが第２シングル・ターゲットＤＣマグネトロン・スパッタリング・モジュール６１０に移され、第１シード層Ａｌ_２Ｏ_３膜が積層される。しかる後、それぞれ、第２シード層Ｎｉ−Ｆｅ−Ｃｒ膜及び第３シード層Ｎｉ−Ｆｅ膜を積層するために、ウェハーがマルチ・ターゲット・イオン・ビーム・スパッタリング・モジュール６０８に移され、Ｎｉ−Ｃｒ−Ｆｅ膜及びＮｉ−Ｆｅ膜が積層される。しかる後、ウェハーは、スピンバルブ・センサの残りの層を積層するためにマルチ・ターゲットＤＣマグネトロン・スパッタリング・モジュール６０６に移される。残りの層は、Ｐｔ−Ｍｎ膜３０８、Ｃｏ−Ｆｅ膜３１０、Ｒｕ膜３１２、Ｃｏ−Ｆｅ膜３１４、Ｃｕ（Ｃｕ−Ｏ）膜３１６、Ｃｏ−Ｆｅ膜３１８、Ｎｉ−Ｆｅ膜３２０、Ａｌ（Ａｌ−Ｏ）膜３２２を含む。それらの積層後、ウェハーはアニールされ、Ｔａ膜が積層される。

特開２００２−１６７６６１号公報特開平０８−２３９７６５号公報特開２００７−３１１４６１号公報特開２０００−２６９５６８号公報特開２００３−１５８３１３号公報

近年の多層薄膜応用デバイスでは積層数の増加に加えて、多層薄膜を形成する膜の間で膜厚が桁違いに異なるものや、金属膜、絶縁膜および半導体膜を複合したものが用いられるようになっている。

このような多層薄膜を複数のスパッタリングカソードを備えたスパッタリング成膜チャンバーを複数備えたクラスター型の製造装置（特許文献１，特許文献２）で成膜しようとすると、多層薄膜の中で膜厚が桁違いに厚い膜やスパッタ率が桁違いに低い酸化膜をスパッタリング成膜する時間は、他の薄い膜を成膜する時間に比べて長くなり、製造装置のスループットを律速する原因となっていた。特に、単一の元素を含む膜を成膜する場合には、複数のスパッタリングカソードは１つしか機能していないことになり、フットプリントの点でも問題があった。

また、特許文献１及び特許文献２記載の製造装置を用いて、金属膜、絶縁膜および半導体膜を複合した多層薄膜の場合、金属膜が絶縁膜や半導体膜に混入するとデバイス特性を著しく低下させてしまうという、いわゆる層間の相互汚染問題があった。

一方、１つのスパッタリングカソードを備えたスパッタリング成膜チャンバーを少なくとも多層薄膜中の膜種と同数だけ備えたクラスター型の製造装置（特許文献３）では、層間の相互汚染は回避できる。しかしながら、スパッタリング成膜チャンバーの数を多く必要とするため、製造装置が大型化してコストの増大、設置面積の増大、消費エネルギーの増大等の問題があった。また、特許文献３記載の製造装置では、複数の元素を含む膜を成膜することができないという問題があった。

更に、特許文献４記載のスパッタ装置においては、１つの多層薄膜の中において同一膜種が複数層ある場合、層ごとにスパッタリングターゲットを配置していないので、一連の成膜Ｐｒｏｃｅｓｓにおいて基板が同じプロセスチャンバーに２度搬送されることになる。即ち、図８に示す特許文献４記載のスパッタ装置を用いて、Ｔａ／ＮｉＦｅ／ＣｏＦｅＢ／Ｃｕ／ＣｏＦｅＢ／ＰｄＰｔＭｎ／Ｔａを含む磁気抵抗効果膜を成膜する場合、次のように第１の真空チャンバー１１０に基板が２回搬送される。まずは第１の真空チャンバー１１０内でＴａをターゲットとしてスパッタして、基板表面にＴａ膜を形成し、該基板を第２の真空チャンバー１１２まで搬送した後、ＮｉＦｅ、ＣｏＦｅＢ、Ｃｕ、ＰｄＰｔＭｎをターゲットとしてスパッタして、ＮｉＦｅ膜、ＣｏＦｅＢ膜、Ｃｕ膜、ＰｄＰｔＭｎ膜を成膜した後、再度、基板を第１の真空チャンバー１１０まで搬送し、第１の真空チャンバー１１０内でＴａをターゲットとしてスパッタして、基板表面にＴａ膜を形成しなければならない。このように、特許文献４記載のスパッタ装置の場合、一連の成膜Ｐｒｏｃｅｓｓにおいて基板が同じプロセスチャンバーに２度搬送されることになるため、スループットの点で問題があった。更に、所謂シーケンシャルな基板搬送が実現できない問題があった。

更に、図９に示す特許文献５のスパッタリング・システム６００では、ウェハーは、第１シングル・ターゲットＤＣマグネトロン・スパッタリング・モジュール６０４、第２シングル・ターゲットＤＣマグネトロン・スパッタリング・モジュール６１０、マルチ・ターゲット・イオン・ビーム・スパッタリング・モジュール６０８、マルチ・ターゲットＤＣスパッタリング・モジュール６０６の順序で搬送され、図１１に記載のスピンバルブ・センサ３００が作製される。従って、特許文献５のスパッタリング・システム６００は、特許文献４記載のスパッタ装置と比べ、所謂シーケンシャルな基板搬送が実現している。

しかし、特許文献５のスパッタリング・システム６００では、スピンバルブ・センサ３００の反強磁性ピニング層３０８（Ｐｔ−Ｍｎ膜）からキャップ層３２２（Ａｌ膜（Ａｌ−Ｏ））までの成膜を、マルチ・ターゲットＤＣスパッタリング・モジュール６０６により行う。

一般的に、スピンバルブ・センサ３００においては、反強磁性ピニング層３０８（Ｐｔ−Ｍｎ膜）の膜厚（１０ｎｍから２０ｎｍ）は他の層、例えば、Ｃｏ−Ｆｅ膜３１８の膜厚（（１ｎｍから５ｎｍ）に比較して、1桁高い。従って、マルチ・ターゲットＤＣスパッタリング・モジュール６０６での成膜時間（「タクトタイム」ともいう）は、第１シングル・ターゲットＤＣマグネトロン・スパッタリング・モジュール６０４、第２シングル・ターゲットＤＣマグネトロン・スパッタリング・モジュール６１０、マルチ・ターゲット・イオン・ビーム・スパッタリング・モジュール６０８の成膜時間と比較して著しく長くなる。スループットは、単位時間内の処理できる基板のワーク数量（タクトタイム）により決まる。従って、仮に、第１シングル・ターゲットＤＣマグネトロン・スパッタリング・モジュール６０４、第２シングル・ターゲットＤＣマグネトロン・スパッタリング・モジュール６１０、マルチ・ターゲット・イオン・ビーム・スパッタリング・モジュール６０８のタクトタイムが短かったとしても、マルチ・ターゲットＤＣスパッタリング・モジュール６０６のタクトタイムが長ければ、スループットは、マルチ・ターゲットＤＣスパッタリング・モジュール６０６のタクトタイムにより、決まる。その結果、特許文献５のスパッタリング・システム６００は、スループットの点で依然問題があった。

本発明は、１つの多層薄膜の中において同一膜種が複数層ある場合であっても、所謂シーケンシャルな基板搬送が実現でき、スループットを向上することが可能な製造装置の提供を目的としている。

このような目的を達成するために、本発明の一態様は、基板上に多層膜を成長させる製造装置であって、基板搬送機構を備えた搬送チャンバーと、１つのスパッタリングカソードを備えた第１のスパッタリング成膜チャンバーと、１つのスパッタリングカソードを備えた第２のスパッタリング成膜チャンバーと、１つのスパッタリングカソードを備えた第３のスパッタリング成膜チャンバーと、２つ以上のスパッタリングカソードを備えた第４のスパッタリング成膜チャンバーと、２つ以上のスパッタリングカソードを備えた第５のスパッタリング成膜チャンバーと、スパッタリング以外のプロセスを行うためのプロセスチャンバーとを備え、前記第１のスパッタリング成膜チャンバーと、前記第２のスパッタリング成膜チャンバーと、前記第３のスパッタリング成膜チャンバーと、前記第４のスパッタリング成膜チャンバーと、前記第５のスパッタリング成膜チャンバーと、前記プロセスチャンバーとは、それぞれが前記搬送チャンバーと基板の受け渡しができるように、前記搬送チャンバーの周囲に配置されていることを特徴とする。

本発明によれば、１つのスパッタリングカソードを備えた第１のスパッタリング成膜チャンバーと、１つのスパッタリングカソードを備えた第２のスパッタリング成膜チャンバーと、１つのスパッタリングカソードを備えた第３のスパッタリング成膜チャンバーと、２つ以上のスパッタリングカソードを備えた第４のスパッタリング成膜チャンバーと、２つ以上のスパッタリングカソードを備えた第５のスパッタリング成膜チャンバーと、スパッタ以外のプロセスを行うプロセスチャンバーとが搬送チャンバーの周囲に配置されている。従って、１つの多層薄膜の中において同一膜種が複数層ある場合であっても、所謂シーケンシャルな基板搬送が実現でき、スループットを向上することが可能となる。

本発明の一実施形態に係る多層薄膜の製造装置の第１の例を示す構成図である。本発明の一実施形態に係る複数のスパッタリングカソードを備えたスパッタリング成膜チャンバーの一例を示す構成図である。本発明の一実施形態に係る１つのスパッタリングカソードを備えたスパッタリング成膜チャンバーの一例を示す構成図である。本発明の一実施形態に係るスパッタリングターゲットの表面が基板面と略平行になるようにスパッタリングカソードを搭載したスパッタリング成膜チャンバーの一例を示す構成図である。本発明の一実施形態に係る製造装置を用いて作製したトンネル磁気抵抗素子の膜構成図である。本発明の一実施形態に係る多層薄膜の製造装置の第２の例を示す構成図である。本発明の一実施形態に適用可能なプロセスチャンバーの内部構造を示す構成図である。従来（特許文献４）の多層薄膜の製造装置の一例を示す構成図である。従来（特許文献５）の多層薄膜の製造装置の一例を示す構成図である。従来（特許文献５）の多層薄膜の製造装置により作成するスピンバルブ・センサの一例を示す構成図である。

本発明の実施の形態に係わる多層膜の製造装置について図面を用いて説明する。

図１は、本発明の一実施形態に係る多層薄膜の製造装置の第１の例を示す構成図である。図１の製造装置は、多層薄膜の成膜において、低コストを維持しながらスループットを向上し、さらに層間の相互汚染を防止ないしは低減することによってデバイス特性の低下を抑制するのに適したものである。

本発明の製造装置の特徴点は、基板搬送機構を備えた搬送チャンバーの周囲に、スパッタリング以外のプロセスを行うためのプロセスチャンバー（エッチングチャンバー１４）と、１つのスパッタリングカソードを備えた第１のスパッタリング成膜チャンバー（スパッタリング成膜チャンバー１３Ａ）と、１つのスパッタリングカソードを備えた第２のスパッタリング成膜チャンバー（スパッタリング成膜チャンバー１３Ｃ）と、１つのスパッタリングカソードを備えた第３のスパッタリング成膜チャンバー（スパッタリング成膜チャンバー１３Ｅ）と、２つ以上のスパッタリングカソードを備えた第４のスパッタリング成膜チャンバー（スパッタリング成膜チャンバー１３Ｂ）と、２つ以上のスパッタリングカソードを備えた第５のスパッタリング成膜チャンバー（スパッタリング成膜チャンバー１３Ｄ）とを配置したことである。なお、図１では、基板搬送機構を備えた搬送チャンバーの周囲に、１つのスパッタリングカソードを備えたスパッタリング成膜チャンバーが３つ、２つ以上のスパッタリングカソードを備えたスパッタリング成膜チャンバーが２つ、スパッタリング以外のプロセスを行うためのプロセスチャンバーが１つ、それぞれ設けられている。後述するように、スループットの向上の観点からは、１つのスパッタリングカソードを備えたスパッタリング成膜チャンバーは３つ以上必要である。

図１では、基板搬送機構１１として２つの基板搬送ロボット１１Ａ、１１Ｂを備えた搬送チャンバー１２に、１３Ａ〜１３Ｅまでの５つのスパッタリング成膜チャンバーと、基板２５表面の酸化物および汚染物を逆スパッタエッチングにより除去するためのエッチングチャンバー１４、および２つのロードロック室１５Ａ、１５Ｂを接続している。スパッタリング成膜チャンバー１３Ａ〜１３Ｅのうち、１３Ａと１３Ｃと１３Ｅは１つのスパッタリングカソード３１を備え、１３Ｂと１３Ｄは５つのスパッタリングカソード３１を備えている。尚、図１記載の基板搬送機構１１としての基板搬送ロボットは１つでもよい。

上記に挙げた全てのチャンバーとロードロック室１５Ａ、１５Ｂは、各々チャンバー内を真空に排気するための真空ポンプを有していることが好ましく、ロードロック室１５Ａ、１５Ｂ以外のチャンバーは常時真空に維持されている。なお、後述する全ての実施例において、全てのチャンバーとロードロック室が真空ポンプを有していることを前提としている。

ロードロック室１５Ａ、１５Ｂは、プロセス前に基板２５を大気から入れる場合と、プロセス後に基板２５を大気に出す場合とは、大気圧と同等の圧力に維持される。一方、ロードロック室１５Ａ、１５Ｂに配置した基板２５を真空に排気された搬送チャンバー１２内に搬入する場合と、プロセス後に搬送チャンバー１２から基板２５を回収する場合は真空に排気されている。ロードロック室１５Ａ、１５Ｂは必ずしも２つある必要は無く１つでも良い。

スパッタリング成膜チャンバー１３Ａとスパッタリング成膜チャンバー１３Ｂとスパッタリング成膜チャンバー１３Ｃとスパッタリング成膜チャンバー１３Ｄとスパッタリング成膜チャンバー１３Ｅとプロセスチャンバー１４とロードロック室１５Ａ、１５Ｂのそれぞれの室の間にはゲートバルブ１６が設けられている。各ゲートバルブ１６は基板２５を搬送する場合以外は閉じられている。基板搬送ロボット１１はロードロック室１５Ａ、１５Ｂから基板２５を取り出し、コンピュータプログラムからの命令によって所望のチャンバーに基板２５を搬入するように構成されている。

複数のスパッタリングカソード３１を備えたスパッタリング成膜チャンバー１３Ｂ、スパッタリング成膜チャンバー１３Ｄは、図２に示すようにスパッタリング成膜チャンバー１３Ｂ、１３Ｄの上部に複数のスパッタリングカソード３１を配置している。スパッタリング成膜チャンバー１３Ｂ、１３Ｄ内部の下方にはスパッタリング成膜チャンバー１３Ｂ、１３Ｄ外部に備えられた動力源（不図示）によって回転可能な基板ステージ３３が設けられている。少なくとも成膜時には基板ステージ３３の上に薄膜を堆積させるための基板２５を載置する。各スパッタリングカソード３１は多層薄膜を形成する各層の膜種に応じた材料のスパッタリングターゲット３２を備え、図２ではスパッタリングターゲット３２の表面が基板ステージ３３の略中心方向を向くように斜めに配置されている。ただし必ずしも斜めに配置する必要はなく、スパッタリングターゲット３２の表面が基板２５面と略平行になるように配置しても構わない。

本成膜チャンバーにおいて薄膜を成膜する場合には、好ましくは基板ステージ３３を回転させながら、所望のスパッタリングカソード３１にＤＣもしくはＲＦ電力を投入し、所望の膜厚に達したら電力の供給を切断する。基板２５とスパッタリングターゲット３２の間にシャッターを配置しておき、電力投入をし続けたままシャッターの開閉によって膜厚を制御しても良い。多層薄膜を成膜する場合は、回転する基板ステージ３３上に基板を載置させたまま上記の成膜操作を順次行えば良い。なお、図１においては、スパッタリング成膜チャンバー１３Ｂには４種類のターゲット３１が設置され、その材質はＰｔＭｎ、ＣｏＦｅ、Ｒｕ，ＣｏＦｅＢである。また、ゲートバルブ１６が、Ｏリング３４を介してスパッタリング成膜チャンバー１３Ｂの側壁に設けられている。また、スパッタリング成膜チャンバー１３Ｄには４種類のターゲット３１が設置され、その材質はＰｔＭｎ、ＣｏＦｅ、Ｒｕ，ＣｏＦｅＢである。また、ゲートバルブ１６が、Ｏリング３４を介して真空チャンバー１３Ａの側壁に設けられている。

１つのスパッタリングカソード３１を備えたスパッタリング成膜チャンバー１３Ａ、１３Ｃ、１３Ｅは、図３に示すように、複数のスパッタリングカソードを備えたスパッタリング成膜チャンバーにおいてスパッタリングカソードを１つにするだけで良く、成膜操作も同様に行えば良い。好ましくは、スパッタリングカソードの大きさを複数のスパッタリングカソードを備えたスパッタリング成膜チャンバーに搭載するスパッタリングカソードよりも大きなものを搭載して、高い成膜レートが得られるようにする。または、図４に示すようにスパッタリングターゲットの表面が基板面と略平行になるようにスパッタリングカソードを搭載しても良い。この場合は特に基板ステージを回転する必要はない。なお、図１において、スパッタリング成膜チャンバー１３Ａには１種類のターゲット３２が設置され、その材質は、酸化物膜又は窒化物膜又は半導体膜を形成可能な材質である。また、スパッタリング成膜チャンバー１３Ｃには１種類のターゲット３２が設置され、その材質は、膜厚が１０ｎｍ以上の金属膜を形成可能な材質である。また、スパッタリング成膜チャンバー１３Ｅには１種類のターゲット３２が設置され、その材質は、膜厚が１０ｎｍ以上の金属膜を形成可能な材質である。なお、図１において、スパッタリング成膜チャンバー１３Ａに、膜厚が１０ｎｍ以上の金属膜を形成可能な材質で形成されたターゲットを設置し、スパッタリング成膜チャンバー１３Ｃ、スパッタリング成膜チャンバー１３Ｅのいずれかに酸化物膜又は窒化物膜又は半導体膜を形成可能な材質で形成されたターゲットを設置してもよい。すなわち、１つのスパッタリングカソードを備えたスパッタリング成膜チャンバー１３Ａ，１３Ｃ、１３Ｅの少なくとも１つにおいて、他の膜に対して膜厚が厚い（例えば、１０ｎｍ以上）膜を成膜すれば良い。

スパッタリング成膜以外のプロセスを行うプロセスチャンバー１４は、搬送チャンバー１２に接続されている。該プロセスチャンバー１４としては、プラズマ、イオンビーム、原子ビーム、分子ビーム、ガスクラスタービームによって基板もしくは基板上に形成された薄膜を除去するためのプロセスチャンバーを採用することができる。他には例えば、プロセスチャンバー１４として、化学的気相成長法によって基板もしくは基板上に形成された薄膜上に薄膜を形成するためのプロセスチャンバー、ガス、中性活性種、イオンまたはそれらの混合雰囲気の中で基板もしくは基板上に形成された薄膜を化学反応させるためのプロセスチャンバー、基板を加熱、または冷却、または加熱と冷却を行うためのプロセスチャンバーを採用しても良い。

プロセスチャンバー１４の内部構造が図７に示される。プロセスチャンバー１４は真空槽２１を備えており、この真空槽２１内には上部電極２２と下部電極２３が設けられている。上部電極２２は接地され、下部電極２３はマッチングボックス２４を介してＲＦ電源（高周波電源）６０に接続されている。下部電極２３の上に基板２５が搭載される。プラズマ生成条件が成立した状態で、上部電極２２と下部電極２３の間でプラズマ２６が生成される。

上記プロセスチャンバー１４の処理動作の代表的な例としては、真空槽２１の内部に０．０７５ＰａのＡｒガスを導入し、下部電極２３に１５Ｗ（単位面積当たり０．０２９Ｗ／ｃｍ２）のＲＦ電力を投入してプラズマ２６を発生させ、さらに基板バイアス電圧（Ｖｄｃ）が０Ｖよりも小さくかつ−３００Ｖ以上の範囲に含まれる電圧となる条件でプラズマ処理を行うことが挙げられる。基板バイアス電圧の上限値は−２〜−３Ｖが好ましく、最も好ましい電圧は−１５Ｖから基板バイアス電圧の上限値までの範囲に含まれる電圧である。この電圧はプラズマを発生させることが可能な電圧である。真空槽２１に導入されるプロセスガスとしてはＡｒの代わりにＫｒ，Ｘｅ，Ｎｅ等の不活性ガスあるいはこれに類似するガスを用いることもできる。プロセスチャンバー１４におけるプロセスガスの圧力としては、０．０１〜１００Ｐａの範囲の低い圧力に設定される。

次に本発明の実施例について図面を用いて説明する。

（第１の実施例）
図５は本発明の一実施形態に係る製造装置を用いて作製したトンネル磁気抵抗素子（磁気抵抗多層膜）の膜構成図である。基板２５上に、Ｔａ層４１、ＰｔＭｎ層４２、ＣｏＦｅ層４３、Ｒｕ層４４、ＣｏＦｅＢ層４５、ＭｇＯ層４６、ＣｏＦｅＢ層４７、Ｔａ層４８層、Ｒｕ層４９、およびＴａ層５０を有する積層体が形成されている。すなわち、基板２５上に、下地層として膜厚２０ｎｍのＴａ層４１を形成し、次いで反強磁性材料であるＰｔＭｎ層４２を膜厚１５ｎｍで形成し、次いで強磁性体であるＣｏＦｅ層４３を膜厚２．５ｎｍで形成し、非磁性体のＲｕ層４４を膜厚０．９ｎｍで形成し、強磁性体であるＣｏＦｅＢ層４５を膜厚３ｎｍで形成し、酸化物であるＭｇＯ層４６を膜厚１．２ｎｍを形成する。次いで、再び強磁性体であるＣｏＦｅＢ層４７を膜厚３ｎｍで形成し、その上に膜厚１．５ｎｍの極薄いＴａ層４８を成膜した後に、膜厚１０ｎｍのＲｕ層４９と膜厚５０ｎｍのＴａ層５０を形成する。最下部Ｔａ膜４１と最上部Ｔａ膜５０の膜厚が際立って厚く、次いでＰｔＭｎ層４２と上方のＲｕ層４９の膜厚が厚い。一方、ＣｏＦｅ層４３から真中のＴａ層４７までは１層当たりの膜厚が３ｎｍ以下の薄い層が積層されている。またＭｇＯ層４６のみ酸化物である。図５において、Ｔａ層４１が下地層、ＰｔＭｎ層４２が反強磁性層、強磁性体ＣｏＦｅ層４３と非磁性体Ｒｕ層４４と強磁性体ＣｏＦｅＢ層４５との積層が磁化固定層、ＭｇＯ層４６が非磁性絶縁層、ＣｏＦｅＢ層４７が磁化自由層、Ｔａ層４８とＲｕ層４９とＴａ層５０との積層が保護層として機能する。

図１は、このような多層薄膜の成膜において、低コストを維持しながらスループットを向上し、さらに層間の相互汚染を防止ないしは低減することによってデバイス特性の低下を抑制するのに適した製造装置である。
上記の通り、図１では、基板搬送機構を備えた搬送チャンバーの周囲に、１つのスパッタリングカソードを備えたスパッタリング成膜チャンバーが３つ、２つ以上のスパッタリングカソードを備えたスパッタリング成膜チャンバーが２つ、スパッタリング以外のプロセスを行うためのプロセスチャンバーが１つ、それぞれ設けられている。後述するように、スループットの向上の観点からは、１つのスパッタリングカソードを備えたスパッタリング成膜チャンバーは少なくとも３つ、２つ以上のスパッタリングカソードを備えたスパッタリング成膜チャンバーは少なくとも２つ必要である。

図１の装置を使用して、図５記載のトンネル磁気抵抗素子（磁気抵抗多層膜）を製造する場合には、スパッタリング成膜チャンバー１３Ａと１３Ｅには共にＴａターゲット３２を取り付け、それぞれ図５に示す最下層のＴａ膜４１および最上層のＴａ膜４７を成膜するために用いる。スパッタリング成膜チャンバー１３ＢにはＰｔＭｎ、ＣｏＦｅ、Ｒｕ、ＣｏＦｅＢの４つのスパッタリングターゲット３２を取り付け、残りの１つのスパッタリングカソード３１は予備として空けている。スパッタリング成膜チャンバー１３ＣにはＭｇＯの焼結ターゲット３２を取り付けている。スパッタリング成膜チャンバー１３ＤにはＣｏＦｅＢ、Ｔａ，Ｒｕの３つのターゲット３２を取り付け、残りの２つのスパッタリングカソード３１は予備として空けている。

１つの多層薄膜の中において同一膜種が複数層あっても層ごとにスパッタリングターゲット３２を配置しているのは、一連の成膜Ｐｒｏｃｅｓｓにおいて基板２５が同じプロセスチャンバーに２度搬送されることの無い、所謂シーケンシャルな基板搬送が実現するようにしているためである。すなわち、同種の層を膜厚を変えて複数形成する場合、薄い方を少なくとも３つの、１つのスパッタリングカソードを備えるスパッタリング成膜チャンバーの１つで形成し、厚い方を該３つのスパッタリング成膜チャンバーの他の成膜チャンバーで形成する。従って、同一のスパッタリング成膜チャンバーに２度搬送すること無く、同種であるが異なる膜厚の層を形成することができる。このようなシーケンシャルな基板２５搬送が実現すると、複数の基板２５の連続処理する場合のプロセスタイム横棒グラフにおいて各基板２５のプロセス時間棒をオーバーラップさせることができるため、スループットが大幅に向上する。スパッタリング成膜チャンバー１３Ａからスパッタリング成膜チャンバー１３Ｅとエッチングチャンバー１４とロードロック室１５Ａ、１５Ｂのそれぞれの室の間にはゲートバルブ１６が設けられている。なお、符号３５は２つの基板搬送ロボット１１Ａ、１１Ｂで基板２５を受け渡す際に、基板２５を一時的に載置する載置台であり、基板２５の位置合わせ及び基板２５のノッチ合わせ機構を別途備えてもよい。
以下の表１は、図１の装置構成におけるプロセスタイムテーブルを示す。

表１のプロセスタイムテーブルに沿って、図５記載のトンネル磁気抵抗素子の成膜手順について説明する。未処理基板２５をロードロック室１５Ａから基板搬送ロボット１１Ａを用いて（表１のＰｒｏｃｅｓｓ１）、エッチングチャンバー１４に搬入し、エッチングチャンバー１４において、基板２５表面の酸化物および汚染物を逆スパッタエッチングにより除去（表１のＰｒｏｃｅｓｓ２）する。次に、基板２５を基板搬送ロボット１１Ａにより、搬送チャンバー１２内の載置台３５に載置する（表１のＰｒｏｃｅｓｓ３）。次に、基板搬送ロボット１１Ｂにより、基板２５をスパッタリング成膜チャンバー１３Ａに搬入し、基板２５上に下地層として膜厚２０ｎｍのＴａ層を成膜する（表１のＰｒｏｃｅｓｓ４）。次に、Ｔａ層が成膜された基板２５を基板搬送ロボット１１Ｂにより、スパッタリング成膜チャンバー１３Ｂに搬入し（表１のＰｒｏｃｅｓｓ５）、基板２５上に、反強磁性材料であるＰｔＭｎ層４２を１５ｎｍ、次いで強磁性体であるＣｏＦｅ層４３を２．５ｎｍ、非磁性体のＲｕ層４４を０．９ｎｍ、強磁性体であるＣｏＦｅＢ層４５を３ｎｍ成膜する（表１のＰｒｏｃｅｓｓ６）。次に、基板２５を、基板搬送ロボット１１Ｂにより、スパッタリング成膜チャンバー１３Ｃに搬入し（表１のＰｒｏｃｅｓｓ７）、酸化物であるＭｇＯ層４６を１．２ｎｍ成膜する（表１のＰｒｏｃｅｓｓ８）。次に、基板２５を、基板搬送ロボット１１Ｂにより、スパッタリング成膜チャンバー１３Ｄに搬入し（表１のＰｒｏｃｅｓｓ９）、基板２５に、再び強磁性体であるＣｏＦｅＢ層４７を３ｎｍ、その上に１．５ｎｍの極薄いＴａ層４８を成膜した後に、１０ｎｍのＲｕ層４９と５０ｎｍのＴａ層５０を成膜する（表１のＰｒｏｃｅｓｓ１０）。次に、基板２５を、基板搬送ロボット１１Ｂにより、スパッタリング成膜チャンバー１３Ｅに搬入し（表１のＰｒｏｃｅｓｓ１１）、５０ｎｍのＴａ層５０を成膜する（表１のＰｒｏｃｅｓｓ１２）。次に、基板２５を基板搬送ロボット１１Ａにより、ロードロック室１５Ｂに搬入する（表１のＰｒｏｃｅｓｓ１３）。

表１のプロセスタイムテーブルに示すように、タクトタイムが最も長くなるプロセスチャンバーはスパッタリング成膜チャンバー１３Ｂで１８０秒である。これによってスループットが律速されるため、導き出されるスループットは２０枚／時間となった。なお、本明細書において、「タクトタイム（Ｔａｋｔｔｉｍｅ）」とは、基板があるチャンバーに搬入されてから処理された後、あるチャンバーから搬出されるまでの時間をいう。また、本明細書において、スループットとは、単位時間内に処理できる基板のワーク数量をいう。

上記のとおり、スパッタリング成膜チャンバー１３Ｂおよびスパッタリング成膜チャンバー１３Ｄは予備のスパッタリングカソード３１があるため、それぞれのチャンバー１３Ｂ、１３Ｄのカソード３１にＰｔＭｎとＲｕターゲットをそれぞれ取り付けて２つのスパッタリングカソード３１を同時に放電させるコスパッタリング（ｃｏ−Ｓｐｕｔｅｒ）法を利用することによって成膜レートが２倍に上がるため、それぞれ表１のＰｒｏｃｅｓｓ６のＰｔＭｎと表１のＰｒｏｃｅｓｓ１０のＲｕの成膜時間を１／２に短縮することができる。

その場合のプロセスタイムテーブルは上記表２のＰｒｏｃｅｓｓ６及びＰｒｏｃｅｓｓ１０のようになり、律速するのは依然としてスパッタリング成膜チャンバー１３Ｂであるものの、スパッタリング成膜チャンバー１３Ｂのタクトタイムは１８０秒から１４０秒まで短縮され、スパッタリング成膜チャンバー１３Ｄのタクトタイムは１４５秒から１１０秒に短縮される。従って、スループットは２５．７枚／時間にまで向上した。
比較例として、表３に、特許文献１記載のスパッタリング装置を用いて、図５記載のトンネル磁気抵抗素子を形成した場合の、タイムテーブルを示す。

上記表３に示すように、スパッタリング成膜チャンバーＣのタクトタイムが２９５秒であり、スループットは、１２．２である。なお装置構成図１においてプロセスチャンバーの位置を入れ替えてもシーケンシャルな基板２５搬送が実現するようにスパッタリングターゲットを配置しさえすれば表１および表２に示したスループットは維持される。

（第２の実施例）
第１の実施例においてＭｇＯ成膜用のスパッタリング成膜チャンバーを化学的気相成長法による成膜チャンバーに置き換えても同様の効果が得られる。

（第３の実施例）
図６は、図５に示したトンネル磁気抵抗素子を作製するために適用した本発明の別の実施形態に係る製造装置を示す図である。基板搬送機構として３つの基板搬送ロボット１１Ａ、１１Ｂ、１１Ｃを備えた搬送チャンバー１２に、符号１３Ａ〜１３Ｇまでの７つのスパッタリング成膜チャンバーと、基板２５表面の酸化物および汚染物を逆スパッタエッチングにより除去するためのエッチングチャンバー１４と、２つのロードロック室１５Ａ、１５Ｂとを接続している。スパッタリング成膜チャンバー１３Ａ〜１３Ｇのうち、スパッタリング成膜チャンバー１３Ｃは５つのスパッタリングカソード、スパッタリング成膜チャンバー１３Ｅは２つのスパッタリングカソードを備える。一方、スパッタリング成膜チャンバー１３Ａ、１３Ｂ，１３Ｄ，１３Ｆ，１３Ｇは１つのスパッタリングカソードを備えている。２つ以上のカソードを備えた第１のスパッタリング成膜チャンバー（スパッタリング成膜チャンバー１３Ｃ、１３Ｅ）は、上記磁化固定層と上記磁化自由層と上記保護層の一部の層（Ｔａ層４７）を形成する際に使用する。１つのスパッタリングカソードを備えた第２のスパッタリング成膜チャンバー（スパッタリング成膜チャンバー１３Ａ、１３Ｂ、１３Ｄ、１３Ｆ、１３Ｇ）は、上記下地層と上記反強磁性層と上記非磁性絶縁層と上記保護層の一部以外の層（Ｔａ層５０）を形成する際に使用する。プロセスチャンバー（エッチングチャンバー１４）は、エッチングの際に使用する。なお、第１のスパッタリング成膜チャンバーには、コスパッタリング（ｃｏ−Ｓｐｕｔｅｒ）を行うための、同一の材料からなるターゲットを２つ以上設けてもよい。

スパッタリング成膜チャンバー１３ＡにはＴａターゲット、スパッタリング成膜チャンバー１３ＢにはＰｔＭｎターゲット、スパッタリング成膜チャンバー１３ＣにはＣｏＦｅ、Ｒｕと、２つのＣｏＦｅＢターゲット３１を取り付け、残りの１つは予備として空けている。２つのＣｏＦｅＢターゲット３１はコスパッタリングのために使用する。スパッタリング成膜チャンバー１３ＤにはＭｇＯターゲット、スパッタリング成膜チャンバー１３１３Ｅには、ＣｏＦｅＢターゲットとＴａターゲットを取り付け、スパッタリング成膜チャンバー１３Ｆと１３ＧにはそれぞれＲｕとＴａターゲットを１つずつ取り付けている。

本実施例におけるプロセスタイムテーブルを表４に示す。

上記表４のプロセスタイムテーブルに沿って、図５記載のトンネル磁気抵抗素子の成膜手順について説明する。未処理基板２５をロードロック室１５Ａから基板搬送ロボット１１Ａを用いて（表４のＰｒｏｃｅｓｓ１）、エッチングチャンバー１４に搬入し、エッチングチャンバー１４において、基板２５表面の酸化物および汚染物を逆スパッタエッチングにより除去（表４のＰｒｏｃｅｓｓ２）する。次に、基板２５を基板搬送ロボット１１Ａにより、搬送チャンバー１２内の載置台３５Ａに載置する（表４のＰｒｏｃｅｓｓ３）。次に、基板搬送ロボット１１Ｂにより、基板２５をスパッタリング成膜チャンバー１３Ａに搬入し、基板２５上に下地層として膜厚２０ｎｍのＴａ層４１を成膜する（表４のＰｒｏｃｅｓｓ４）。次に、基板２５を基板搬送ロボット１１Ｂにより、搬送チャンバー１２内の載置台３５Ｂに載置する（表４のＰｒｏｃｅｓｓ５）。次に、基板２５上に、反強磁性材料として膜厚１５ｎｍのＰｔＭｎ層４２をスパッタリング法により成膜する（表４のＰｒｏｃｅｓｓ６）。次に、前記基板を基板搬送ロボット１１Ｃにより、スパッタリング成膜チャンバー１３Ｃに搬入し（表４のＰｒｏｃｅｓｓ７）、基板２５上に、強磁性体であるＣｏＦｅＢ層４５を３ｎｍ、酸化物であるＭｇＯ層４６を１．２ｎｍを成膜し、膜厚３ｎｍお強磁性体であるＣｏＦｅＢ層４５をコスパッタリング法により成膜する（表４のＰｒｏｃｅｓｓ８）。

次に、基板２５を、基板２５を基板搬送ロボット１１Ｃにより、スパッタリング成膜チャンバー１３Ｄに搬入し（表４のＰｒｏｃｅｓｓ９）、基板２５上に、酸化物であるＭｇＯ層４６を１．２ｎｍをスパッタリング法により成膜する（表４のＰｒｏｃｅｓｓ１０）。次に、基板２５を基板搬送ロボット１１Ｃにより、スパッタリング成膜チャンバー１３Ｅに搬入し（表４のＰｒｏｃｅｓｓ１１）、再び強磁性体であるＣｏＦｅＢ層４７を３ｎｍ、その上に１．５ｎｍの極薄いＴａ層４８を成膜する（表４のＰｒｏｃｅｓｓ１２）。次に、基板２５を基板搬送ロボット１１Ｂにより、スパッタリング成膜チャンバー１３Ｆに搬入し（表４のＰｒｏｃｅｓｓ１３）、１０ｎｍのＲｕ層４９を成膜する（表４のＰｒｏｃｅｓｓ１４）。次に、基板２５を基板搬送ロボット１１Ｂにより、スパッタリング成膜チャンバー１３Ｇに搬入し（表４のＰｒｏｃｅｓｓ１５）、５０ｎｍのＴａ層５０を成膜する（表４のＰｒｏｃｅｓｓ１６）。次に、基板２５を搬送ロボット１１Ａにより、ロードロック室１５Ｂに願入する（表４のＰｒｏｃｅｓｓ１７）。

このように、表５のプロセスタイムテーブルに沿って、図５記載のトンネル磁気抵抗素子を形成した場合、各チャンバーにおけるタクトタイムがよりいっそう均一化され、最もタクトタイムが長いスパッタリング成膜チャンバーＢのタクトタイムは１００秒であった。図６に示した装置構成ではシーケンシャルな基板搬送が実現されるため、導き出されるスループットは３６枚／時間にまで向上した。なお装置構成図６においてプロセスチャンバーの位置を入れ替えてもシーケンシャルな基板搬送が実現するようにスパッタリングターゲットを配置しさえすれば表４に示したスループットは維持される。

（第１の比較例）
第１の比較例として、表５に、特許文献４記載のスパッタリング装置を用いて、図５記載のトンネル磁気抵抗素子を形成した場合のタイムテーブルを示す。

そもそも、特許文献４記載のスパッタリング成膜チャンバーは、第１の真空チャンバー１１０に１つのターゲット材料（Ｔａ）しか設置していない。従って、特許文献４記載のスパッタリング装置のスパッタリング装置を用いて、図５記載のトンネル磁気抵抗素子を形成しようとすると、Ｔａ以外の層は第２の真空チャンバー１１２で成膜せざるをえない。また、特許文献４記載のスパッタリング装置は、スパッタリング以外のプロセスを行うプロセスチャンバーがないため、上記表５のＰｒｏｃｅｓｓ１２（酸化Ｐｒｏｃｅｓｓ）を行うことができない。そこで、上記表５は、特許文献４記載のスパッタリング装置にプロセスチャンバーを設けた図１の製造装置で、図５記載のトンネル磁気抵抗素子を形成した場合を想定している。特許文献４記載のスパッタリング装置のタクトタイム（特許文献４の場合には第２の真空チャンバー１１２のトータルの時間）が４０５秒であり、スループットは、８．８（枚／時間）である。本発明の一実施形態に係る図１の装置構成に比べて著しく悪いことが判る。また、特許文献４記載のスパッタリング装置の場合、一連の成膜Ｐｒｏｃｅｓｓにおいて基板が同じプロセスチャンバーに２度搬送されることになるため、所謂シーケンシャルな基板搬送が実現できない。

（第２の比較例）
第２の比較例として、表６に、特許文献５記載のスパッタリング装置を用いて、図５記載のトンネル磁気抵抗素子を形成した場合のタイムテーブルを示す。

特許文献５記載のスパッタリング装置におけるプロセスタイムテーブルを表６に示す。

そもそも、特許文献５に開示されているスパッタリング・システム６００は、スパッタリング以外のプロセスを行うプロセスチャンバーがないため、酸化Ｐｒｏｃｅｓを行うことができない。また、特許文献５に開示されているスパッタリング・システム６００を用い、所謂シーケンシャルな基板搬送を実現しながら、上記表６のＭｇＯからＣｏＦｅＢ、Ｔａ、Ｒｕまでの成膜を全てマルチ・ターゲット・イオン・ビーム・スパッタリング・モジュール６０８で行わなければならない。そうなると、スパッタ率が低く成膜に時間がかかるＭｇＯの成膜に加えて、３つの金属層を同一チャンバーの中で成膜することになるため、タクトタイムが４４５．０秒となり、スループットが８．１枚／時となってしまう。さらに酸化物と金属を同一チャンバーの中で成膜することは金属層を酸素で汚染し、膜特性を劣化させてしまうという所謂クロスコンタミの問題を引き起こす。従って、特許文献５に開示されているスパッタリング・システム６００を用いても、所謂シーケンシャルな基板搬送を実現し、かつスループットの向上を図ることはできない。

Claims

基板上に磁気抵抗素子としての多層膜を成長させる製造装置であって、
基板搬送機構を備えた搬送チャンバーと、
１つのスパッタリングカソードを備えた第１のスパッタリング成膜チャンバーと、
１つのスパッタリングカソードを備えた第２のスパッタリング成膜チャンバーと、
１つのスパッタリングカソードを備えた第３のスパッタリング成膜チャンバーと、
２つ以上のスパッタリングカソードを備えた第４のスパッタリング成膜チャンバーと、
２つ以上のスパッタリングカソードを備えた第５のスパッタリング成膜チャンバーと、
スパッタリング以外のプロセスを行うためのプロセスチャンバーとを備え、
前記第１のスパッタリング成膜チャンバーと、前記第２のスパッタリング成膜チャンバーと、前記第３のスパッタリング成膜チャンバーと、前記第４のスパッタリング成膜チャンバーと、前記第５のスパッタリング成膜チャンバーと、前記プロセスチャンバーとは、それぞれが前記搬送チャンバーと基板の受け渡しができるように、前記搬送チャンバーの周囲に配置されており、
前記第１のスパッタリング成膜チャンバーは、前記多層膜が有する酸化物膜、窒化物膜、および半導体膜のうち少なくとも１層を成膜するものであることを特徴とする製造装置。
基板上に磁気抵抗素子としての多層膜を成長させる製造装置であって、
基板搬送機構を備えた搬送チャンバーと、
１つのスパッタリングカソードを備えた第１のスパッタリング成膜チャンバーと、
１つのスパッタリングカソードを備えた第２のスパッタリング成膜チャンバーと、
１つのスパッタリングカソードを備えた第３のスパッタリング成膜チャンバーと、
２つ以上のスパッタリングカソードを備えた第４のスパッタリング成膜チャンバーと、
２つ以上のスパッタリングカソードを備えた第５のスパッタリング成膜チャンバーと、
スパッタリング以外のプロセスを行うためのプロセスチャンバーとを備え、
前記第１のスパッタリング成膜チャンバーと、前記第２のスパッタリング成膜チャンバーと、前記第３のスパッタリング成膜チャンバーと、前記第４のスパッタリング成膜チャンバーと、前記第５のスパッタリング成膜チャンバーと、前記プロセスチャンバーとは、それぞれが前記搬送チャンバーと基板の受け渡しができるように、前記搬送チャンバーの周囲に配置されており、
前記多層膜は、膜厚が１０ｎｍ以上の金属膜を含む第１の膜と、膜厚が１０ｎｍ以上の金属膜を含む第２の膜と、酸化物膜、窒化物膜、および半導体膜のうち少なくとも１層を含む第３の膜とを有する多層膜であり、
前記第１のスパッタリング成膜チャンバーは前記第１の膜を成膜するものであり、前記第２のスパッタリング成膜チャンバーは前記第２の膜を成膜するものであることを特徴とする製造装置。
前記第１のスパッタリング成膜チャンバーは、前記多層膜が有する酸化物膜を成膜するものであることを特徴とする請求項１に記載の製造装置。
前記第３のスパッタリング成膜チャンバーは前記第３の膜を成膜するものであることを特徴とする請求項２に記載の製造装置。
前記搬送チャンバーは前記第１〜第５の成膜チャンバーとの間で基板を搬送するための基板搬送ロボットを備えていることを特徴とする請求項１乃至４のいずれか一項に記載の製造装置。
前記搬送チャンバーは真空に維持されていることを特徴とする請求項１乃至４のいずれか一項に記載の製造装置。
前記プロセスチャンバーは、プラズマ、イオンビーム、原子ビーム、分子ビーム、ガスクラスタービームによって基板もしくは基板上に形成された薄膜を除去するためのプロセスチャンバーであることを特徴とする請求項１乃至４のいずれか一項に記載の製造装置。
前記プロセスチャンバーは、化学的気相成長法によって基板もしくは基板上に形成された薄膜上に薄膜を形成するためのプロセスチャンバーであることを特徴とする請求項１乃至４のいずれか一項に記載の製造装置。
前記プロセスチャンバーは、ガス、中性活性種、イオンまたはそれらの混合雰囲気の中で基板もしくは基板上に形成された薄膜を化学反応させるためのプロセスチャンバーであることを特徴とする請求項１乃至４のいずれか一項に記載の製造装置。
前記プロセスチャンバーは、基板を加熱、または冷却、または加熱と冷却を行うためのプロセスチャンバーであることを特徴とする請求項１乃至４のいずれか一項に記載の製造装置。
前記多層膜は、前記多層膜が有する酸化物膜、窒化物膜、および半導体膜のうち少なくとも１層を挟むように設けられた、複数の膜からなる磁化固定層、および磁化自由層とをさらに有し、
前記第４のスパッタリング成膜チャンバーは、複数の膜を成膜するものであって、少なくとも前記磁化固定層を成膜するものであり、
前記第５のスパッタリング成膜チャンバーは、複数の膜を成膜するものであって、少なくとも前記磁化自由層を成膜するものであることを特徴とする請求項１に記載の製造装置。
前記多層膜は、前記第３の膜を挟むように設けられた、複数の膜からなる磁化固定層、および磁化自由層とをさらに有し、
前記第４のスパッタリング成膜チャンバーは、複数の膜を成膜するものであって、少なくとも前記磁化固定層を成膜するものであり、
前記第５のスパッタリング成膜チャンバーは、複数の膜を成膜するものであって、少なくとも前記磁化自由層を成膜するものであることを特徴とする請求項２に記載の製造装置。
基板上に磁気抵抗素子としての多層膜を成長させる製造装置であって、
基板搬送機構を備えた搬送チャンバーと、
１つのスパッタリングカソードを備えた第１のスパッタリング成膜チャンバーと、
１つのスパッタリングカソードを備えた第２のスパッタリング成膜チャンバーと、
１つのスパッタリングカソードを備えた第３のスパッタリング成膜チャンバーと、
２つ以上のスパッタリングカソードを備えた第４のスパッタリング成膜チャンバーと、
２つ以上のスパッタリングカソードを備えた第５のスパッタリング成膜チャンバーと、
スパッタリング以外のプロセスを行うためのプロセスチャンバーとを備え、
前記第１のスパッタリング成膜チャンバーと、前記第２のスパッタリング成膜チャンバーと、前記第３のスパッタリング成膜チャンバーと、前記第４のスパッタリング成膜チャンバーと、前記第５のスパッタリング成膜チャンバーと、前記プロセスチャンバーとは、それぞれが前記搬送チャンバーと基板の受け渡しができるように、前記搬送チャンバーの周囲に配置されており、
前記多層膜は、前記多層膜の中で最も膜厚の薄い膜よりも桁違いに厚い金属膜を含む第１の膜と、前記最も膜厚の薄い膜よりも桁違いに厚い金属膜を含む第２の膜と、酸化物膜、窒化物膜、および半導体膜のうち少なくとも１層を含む第３の膜とを有する多層膜であ
り、
前記第１のスパッタリング成膜チャンバーは前記第１の膜を成膜するものであり、前記第２のスパッタリング成膜チャンバーは前記第２の膜を成膜するものであることを特徴とする製造装置。
前記第３のスパッタリング成膜チャンバーは前記第３の膜を成膜するものであることを特徴とする請求項１３に記載の製造装置。
前記第１のスパッタリング成膜チャンバー、前記第２のスパッタリング成膜チャンバー、および前記第３のスパッタリング成膜チャンバーのスパッタリングカソードの各々は、前記第４のスパッタリング成膜チャンバーおよび前記第５のスパッタリング成膜チャンバーのスパッタリングカソードの各々よりも大きいことを特徴とする請求項１、２、１３のいずれか一項に記載の製造装置。
磁化固定層を含む第１の膜と、磁化自由層を含む第２の膜と、前記第１の膜および前記第２の膜の間に設けられた、酸化物膜、窒化物膜、および半導体膜のうち少なくとも１層を含む第３の膜とを有する磁気抵抗素子としての多層膜を成長させる製造方法であって、
１つのスパッタリングカソードを備えた第１のスパッタリング成膜チャンバーにおいて、前記第３の膜を成膜し、
２つ以上のスパッタリングカソードを備えた第２のスパッタリング成膜チャンバーにおいて、少なくとも前記磁化固定層を成膜し、
２つ以上のスパッタリングカソードを備えた第３のスパッタリング成膜チャンバーにおいて、前記磁化自由層を含む複数の膜を成膜することを特徴とする製造方法。
前記第３の膜が酸化物膜であることを特徴とする請求項１６に記載の製造方法。
膜厚が１０ｎｍ以上の金属膜を含む第１の膜と、膜厚が１０ｎｍ以上の金属膜を含む第２の膜と、前記第１の膜および前記第２の膜の間に設けられた、酸化物膜、窒化物膜、および半導体膜のうち少なくとも１層を含む第３の膜と、複数の膜からなる磁化固定層と、磁化自由層とを有する磁気抵抗素子としての多層膜を成長させる製造方法であって、
１つのスパッタリングカソードを備えた第１のスパッタリング成膜チャンバーにおいて、前記第１の膜を成膜し、
１つのスパッタリングカソードを備えた第２のスパッタリング成膜チャンバーにおいて、前記第２の膜を成膜し、
２つ以上のスパッタリングカソードを備えた第３のスパッタリング成膜チャンバーにおいて、少なくとも前記磁化固定層を成膜し、
２つ以上のスパッタリングカソードを備えた第４のスパッタリング成膜チャンバーにおいて、前記磁化自由層を含む複数の膜を成膜することを特徴とする製造方法。
１つのスパッタリングカソードを備えた第５のスパッタリング成膜チャンバーにおいて、前記第３の膜を成膜することを特徴とする請求項１８に記載の製造方法。
基板上に磁気抵抗素子としての多層膜を成長させる製造方法であって、
前記多層膜は、前記多層膜の中で最も膜厚の薄い膜よりも桁違いに厚い金属膜を含む第１の膜と、前記最も膜厚の薄い膜よりも桁違いに厚い金属膜を含む第２の膜と、酸化物膜、窒化物膜、および半導体膜のうち少なくとも１層を含む第３の膜と、複数の膜からなる磁化固定層と、磁化自由層とを有し、
１つのスパッタリングカソードを備えた第１のスパッタリング成膜チャンバーにおいて、前記第１の膜を成膜し、
１つのスパッタリングカソードを備えた第２のスパッタリング成膜チャンバーにおいて、前記第２の膜を成膜し、
２つ以上のスパッタリングカソードを備えた第３のスパッタリング成膜チャンバーにおいて、少なくとも前記磁化固定層を成膜し、
２つ以上のスパッタリングカソードを備えた第４のスパッタリング成膜チャンバーにおいて、前記磁化自由層を含む複数の膜を成膜することを特徴とする製造方法。
１つのスパッタリングカソードを備えた第５のスパッタリング成膜チャンバーにおいて、前記第３の膜を成膜することを特徴とする請求項２０に記載の製造方法。
前記第１のスパッタリング成膜チャンバー、前記第２のスパッタリング成膜チャンバー、および前記第３のスパッタリング成膜チャンバーのスパッタリングカソードの各々は、前記第４のスパッタリング成膜チャンバーおよび前記第５のスパッタリング成膜チャンバーのスパッタリングカソードの各々よりも大きいことを特徴とする請求項１９または２１に記載の製造方法。
前記搬送チャンバーは前記第１〜第５の成膜チャンバーとの間で基板を搬送するための基板搬送ロボットを備えていることを特徴とする請求項１３に記載の製造装置。
前記搬送チャンバーは真空に維持されていることを特徴とする請求項１３に記載の製造装置。
前記プロセスチャンバーは、プラズマ、イオンビーム、原子ビーム、分子ビーム、ガスクラスタービームによって基板もしくは基板上に形成された薄膜を除去するためのプロセスチャンバーであることを特徴とする請求項１３に記載の製造装置。
前記プロセスチャンバーは、化学的気相成長法によって基板もしくは基板上に形成された薄膜上に薄膜を形成するためのプロセスチャンバーであることを特徴とする請求項１３に記載の製造装置。
前記プロセスチャンバーは、ガス、中性活性種、イオンまたはそれらの混合雰囲気の中で基板もしくは基板上に形成された薄膜を化学反応させるためのプロセスチャンバーであることを特徴とする請求項１３に記載の製造装置。
前記プロセスチャンバーは、基板を加熱、または冷却、または加熱と冷却を行うためのプロセスチャンバーであることを特徴とする請求項１３に記載の製造装置。
前記多層膜は、前記第３の膜を挟むように設けられた、複数の膜からなる磁化固定層、および磁化自由層とをさらに有し、
前記第４のスパッタリング成膜チャンバーは、複数の膜を成膜するものであって、少なくとも前記磁化固定層を成膜するものであり、
前記第５のスパッタリング成膜チャンバーは、複数の膜を成膜するものであって、少なくとも前記磁化自由層を成膜するものであることを特徴とする請求項１３に記載の製造装置。
前記磁気抵抗素子がトンネル磁気抵抗素子であることを特徴とする請求項１に記載の製造装置。