KR20170016771A - Substrate processing apparatus, substrate processing system, method of manufacturing semiconductor device and non-transitory computer-readable recording medium - Google Patents

Substrate processing apparatus, substrate processing system, method of manufacturing semiconductor device and non-transitory computer-readable recording medium Download PDF

Info

Publication number
KR20170016771A
KR20170016771A KR1020150129587A KR20150129587A KR20170016771A KR 20170016771 A KR20170016771 A KR 20170016771A KR 1020150129587 A KR1020150129587 A KR 1020150129587A KR 20150129587 A KR20150129587 A KR 20150129587A KR 20170016771 A KR20170016771 A KR 20170016771A
Authority
KR
South Korea
Prior art keywords
substrate
film
film thickness
thickness distribution
silicon
Prior art date
Application number
KR1020150129587A
Other languages
Korean (ko)
Other versions
KR101725230B1 (en
Inventor
나오후미 오하시
사토시 타카노
토시유키 키쿠치
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20170016771A publication Critical patent/KR20170016771A/en
Application granted granted Critical
Publication of KR101725230B1 publication Critical patent/KR101725230B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

The present invention suppresses the deviation of the characteristics of a semiconductor device. According to an aspect of the present invention, a substrate processing device comprising: a receiving unit for receiving the film thickness distribution data of a silicon-containing film formed on a substrate; a substrate placement unit for placing the substrate thereon; and a gas supply unit for forming a hard mask film on the silicon-containing film at different film thickness distribution from the film thickness distribution of distribution data and supplying gas so that the distribution of the height of the hard mask film in the surface of the substrate is within a predetermined range.

Description

기판 처리 장치, 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체{SUBSTRATE PROCESSING APPARATUS, SUBSTRATE PROCESSING SYSTEM, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM}TECHNICAL FIELD [0001] The present invention relates to a substrate processing apparatus, a substrate processing system, a method of manufacturing a semiconductor device, and a recording medium. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a substrate processing apparatus,

본 발명은 기판 처리 장치, 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체에 관한 것이다.The present invention relates to a substrate processing apparatus, a substrate processing system, a method of manufacturing a semiconductor device, and a recording medium.

최근 반도체 장치는 고집적화의 경향에 있다. 이에 따라 패턴 사이즈가 현저하게 미세화되고 있다. 이들 패턴은 하드 마스크 막이나 레지스트 막의 형성 공정, 리소그래피 공정, 에칭 공정 등에서 형성된다. 반도체 장치의 특성의 편차가 발생하지 않도록 패턴을 형성하는 것이 요구되고 있다.Recently, semiconductor devices tend to be highly integrated. As a result, the pattern size is remarkably miniaturized. These patterns are formed in a process of forming a hard mask film or a resist film, a lithography process, an etching process, or the like. It is required to form a pattern so as not to cause variations in the characteristics of the semiconductor device.

패턴을 형성하는 방법으로서 예컨대 특허문헌 1과 같은 방법이 있다.As a method for forming a pattern, for example, there is a method as in Patent Document 1.

1. 일본 특개 2013-26399호 공보1. Japanese Patent Laid-Open Publication No. 2013-26399

한편 가공 상의 문제 때문에 형성되는 회로 등의 폭에 편차가 발생하는 경우가 있다. 특히 미세화된 반도체 장치에서는 그 편차가 반도체 장치의 특성에 크게 영향을 미친다.On the other hand, there is a case where the width of a circuit or the like formed due to a processing problem may be varied. Especially, in the miniaturized semiconductor device, the deviation greatly affects the characteristics of the semiconductor device.

따라서 본 발명은 반도체 장치의 특성의 편차를 억제 가능한 기술을 제공하는 것을 목적으로 한다.Therefore, it is an object of the present invention to provide a technique capable of suppressing a variation in characteristics of a semiconductor device.

상기 과제를 해결하기 위해서, 기판 상에 형성된 실리콘 함유막의 막 두께 분포 데이터를 수신하는 수신부; 상기 기판이 재치되는 기판 재치부; 및 상기 실리콘 함유막 상에 상기 막 두께 분포 데이터의 막 두께 분포와는 다른 막 두께 분포로 하드 마스크 막을 형성하고, 상기 기판의 면내(面內)에서 상기 하드 마스크 막의 높이의 분포가 소정 범위 내가 되도록 가스를 공급하는 가스 공급부;를 포함하는 구성이 제공된다.In order to solve the above problems, there is provided a semiconductor device comprising: a receiving unit for receiving thickness distribution data of a silicon-containing film formed on a substrate; A substrate mounting section on which the substrate is mounted; And forming a hard mask film on the silicon-containing film with a film thickness distribution different from the film thickness distribution of the film thickness distribution data so that the distribution of the height of the hard mask film within the plane of the substrate is within a predetermined range And a gas supply part for supplying a gas.

본 발명에 따르면, 반도체 장치의 특성의 편차를 억제할 수 있다.According to the present invention, it is possible to suppress variations in the characteristics of the semiconductor device.

도 1은 본 발명의 일 실시 형태에 따른 반도체 디바이스의 제조 플로우를 설명하는 설명도.
도 2a 및 도 2b는 일 실시 형태에 따른 웨이퍼의 설명도.
도 3a, 도 3b 및 도 3c는 일 실시 형태에 따른 웨이퍼의 설명도.
도 4는 일 실시 형태에 따른 연마 장치를 설명하는 설명도.
도 5는 일 실시 형태에 따른 연마 장치를 설명하는 설명도.
도 6은 일 실시 형태에 따른 poly-Si막의 막 두께 분포를 설명하는 설명도.
도 7은 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 8은 일 실시 형태에 따른 poly-Si막의 막 두께 분포를 설명하는 설명도.
도 9는 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 10은 일 실시 형태에 따른 poly-Si막의 막 두께 분포를 설명하는 설명도.
도 11은 일 실시 형태에 따른 기판 처리 장치를 설명하는 설명도.
도 12는 일 실시 형태에 따른 기판 처리 장치의 샤워 헤드를 설명하는 설명도.
도 13은 일 실시 형태에 따른 기판 처리 장치의 가스 공급계를 설명하는 설명도.
도 14는 일 실시 형태에 따른 기판 처리 장치의 가스 공급계를 설명하는 설명도.
도 15는 일 실시 형태에 따른 컨트롤러의 개략 구성도.
도 16은 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 17은 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 18은 비교예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 19는 비교예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 20은 비교예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 21은 일 실시 형태에 따른 시스템을 설명하는 설명도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is an explanatory view for explaining a manufacturing flow of a semiconductor device according to an embodiment of the present invention; Fig.
2A and 2B are explanatory diagrams of a wafer according to an embodiment;
Figures 3a, 3b and 3c are explanatory diagrams of a wafer according to an embodiment;
4 is an explanatory view for explaining a polishing apparatus according to an embodiment;
5 is an explanatory view for explaining a polishing apparatus according to an embodiment;
6 is an explanatory view for explaining a film thickness distribution of a poly-Si film according to an embodiment;
7 is an explanatory view for explaining a processing state of a wafer according to an embodiment;
8 is an explanatory view for explaining a film thickness distribution of a poly-Si film according to an embodiment;
9 is an explanatory view for explaining a processing state of a wafer according to an embodiment;
10 is an explanatory view for explaining a film thickness distribution of a poly-Si film according to an embodiment;
11 is an explanatory view for explaining a substrate processing apparatus according to an embodiment;
12 is an explanatory diagram illustrating a showerhead of a substrate processing apparatus according to an embodiment;
13 is an explanatory view for explaining a gas supply system of a substrate processing apparatus according to an embodiment;
14 is an explanatory view for explaining a gas supply system of a substrate processing apparatus according to an embodiment;
15 is a schematic configuration diagram of a controller according to an embodiment;
16 is an explanatory view for explaining a processing state of a wafer according to an embodiment;
17 is an explanatory view for explaining a processing state of a wafer according to an embodiment;
18 is an explanatory view for explaining a processing state of a wafer according to a comparative example;
19 is an explanatory view for explaining a processing state of a wafer according to a comparative example;
20 is an explanatory view for explaining a processing state of a wafer according to a comparative example;
21 is an explanatory diagram illustrating a system according to an embodiment;

이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

우선 도 1 내지 도 3c를 참조로 반도체 소자 중 하나인 FinFET(Fin Field Effect Transistor)을 예로 들어 반도체 장치의 제조 공정의 일 공정을 설명한다.1 to 3C, one step of the manufacturing process of the semiconductor device will be described using a FinFET (Fin Field Effect Transistor) as one of the semiconductor devices as an example.

(FinFET 제조의 개요)(Outline of FinFET Manufacturing)

FinFET는 예컨대 300mm 웨이퍼라고 불리는 웨이퍼 기판(이하 단순히 「웨이퍼」라 부른다)에 형성된 철(凸) 구조(Fin구조)를 포함하고, 도 1에 도시되듯이 적어도 게이트 절연막 형성 공정(S101), 실리콘 함유막 형성 공정(S102), 연마 공정(S103), 막 두께 측정 공정(S104), 하드 마스크 막 형성 공정(S105), 필요에 따라 수행되는 막 두께 측정 공정(S106) 및 패터닝 공정(S107)을 순서대로 수행하여 제조된다. 이하 이들 각 공정(S101) 내지 공정(S107)에 대하여 설명한다.The FinFET includes a convex structure (Fin structure) formed on a wafer substrate (hereinafter simply referred to as a " wafer ") called a 300 mm wafer and includes at least a gate insulating film forming step (S101) The film thickness measuring step S106 and the patterning step S107, which are performed as required, are performed in the order of the film forming step S102, the polishing step S103, the film thickness measuring step S104, the hard mask film forming step S105, Lt; / RTI > Hereinafter, each of these steps (S101) to (S107) will be described.

[게이트 절연막 형성 공정(S101)][Gate Insulating Film Forming Step (S101)]

게이트 절연막 형성 공정(S101)에서, 예컨대 도 2a 및 도 2b에 도시하는 구조체를 가지는 웨이퍼(200)가 게이트 절연막 형성 장치에 반입된다. 도 2a는 웨이퍼(200)에 형성된 구조체의 일부를 도시하는 사시도이며, 도 2b는 도 2a의 α-α'에서의 단면도를 도시한다. 웨이퍼(200)는 실리콘 등으로 구성되고, 그 일부에 채널로서의 철 구조(2001)가 형성된다. 철 구조(2001)는 소정 간격으로 복수 설치된다. 철 구조(2001)는 웨이퍼(200)의 일부를 에칭하는 것에 의해 형성된다.In the gate insulating film forming step (S101), for example, a wafer 200 having the structure shown in Figs. 2A and 2B is brought into the gate insulating film forming apparatus. FIG. 2A is a perspective view showing a part of the structure formed on the wafer 200, and FIG. 2B shows a cross-sectional view at a-a 'of FIG. 2A. The wafer 200 is made of silicon or the like, and an iron structure 2001 as a channel is formed in a part thereof. A plurality of iron structures 2001 are installed at predetermined intervals. The iron structure 2001 is formed by etching a part of the wafer 200.

설명의 편의상 웨이퍼(200) 상에서 철 구조(2001)가 없는 부분을 요(凹) 구조(2002)라고 부른다. 즉 웨이퍼(200)는 철 구조(2001)와 요 구조(2002)를 적어도 포함한다. 또한 본 실시 형태에서 설명의 편의상 철 구조(2001)의 상면을 철 구조 표면(2001a)이라 부르고, 요 구조(2002)의 상면을 요 구조 표면(2002a)이라 부른다.For convenience of explanation, a portion on the wafer 200 free from the iron structure 2001 is referred to as a concave structure 2002. That is, the wafer 200 includes at least the iron structure 2001 and the stern structure 2002. In the present embodiment, the upper surface of the iron structure 2001 is referred to as an iron structure surface 2001a for convenience of explanation, and the upper surface of the yoke structure 2002 is referred to as a yaw structure surface 2002a.

인접하는 철 구조(2001)들의 사이인 요 구조 표면(2002a) 상에는 철 구조(2001)를 전기적으로 절연하기 위한 소자 분리막(2003)이 형성된다. 소자 분리막(2003)은 예컨대 실리콘 산화막으로 구성된다.A device isolation film 2003 for electrically insulating the ferroelectric structure 2001 is formed on the yaw structure surface 2002a between the adjacent ferro structures 2001. [ The device isolation film 2003 is made of, for example, a silicon oxide film.

게이트 절연막 형성 장치는 박막을 형성 가능한 기지(旣知)의 매엽(枚葉) 장치이기 때문에 설명을 생략한다. 게이트 절연막 형성 장치에서 도 3a에 도시되듯이 예컨대 실리콘 산화막(SiO2막) 등의 유전체로 구성된 게이트 절연막(2004)이 형성된다. 실리콘 함유 가스[예컨대 HCDS(헥사클로로디실란) 가스]와 산소 함유 가스(예컨대 O3가스)가 게이트 절연막 형성 장치에 공급되고 서로 반응하는 것에 의해 게이트 절연막(2004)이 형성된다. 게이트 절연막(2004)은 철 구조 표면(2001a)의 상방(上方)에 그리고 요 구조 표면(2002a)의 상방에 각각 형성된다. 게이트 절연막이 형성된 후, 웨이퍼(200)가 게이트 절연막 형성 장치로부터 반출된다.Since the gate insulating film forming apparatus is a known sheet-fed apparatus capable of forming a thin film, the description is omitted. In the gate insulating film forming apparatus, a gate insulating film 2004 composed of a dielectric such as a silicon oxide film (SiO 2 film) is formed as shown in FIG. 3A. A silicon-containing gas (for example, HCDS (hexachlorodisilane) gas) and an oxygen-containing gas (for example, O 3 gas) are supplied to the gate insulating film forming apparatus and react with each other to form the gate insulating film 2004. The gate insulating film 2004 is formed above the iron structure surface 2001a and above the recess structure surface 2002a, respectively. After the gate insulating film is formed, the wafer 200 is taken out of the gate insulating film forming apparatus.

[실리콘 함유막 형성 공정(S102)][Process for forming a silicon-containing film (S102)]

다음으로 실리콘 함유막 형성 공정(S102)을 설명한다. 게이트 절연막 형성 장치로부터 웨이퍼(200)가 반출된 후, 실리콘 함유막 형성 장치에 웨이퍼(200)가 반입된다. 실리콘 함유막 형성 장치는 일반적인 매엽 CVD 장치를 이용하기 때문에 설명을 생략한다. 도 3b에 도시되듯이 실리콘 함유막 형성 장치에서 poly-Si(다결정 실리콘)으로 구성되는 poly-Si막(2005)(실리콘 함유층 또는 실리콘 함유막이라 부른다)이 게이트 절연막(2004) 상에 형성된다. 실리콘 함유막 형성 장치에 디실란(Si2H6) 가스가 공급되고 열분해되는 것에 의해, poly-Si막(2005)이 형성된다. poly-Si막(2005)은 게이트 전극 또는 더미 게이트 전극으로 이용된다. 하나의 공정을 통하여 원하는 poly-Si막(2005)을 형성하기 때문에, 게이트 절연막(2004)의 표면으로부터 poly-Si막(2005) 표면까지 일정한 조성의 막을 형성할 수 있다. 따라서 더미 게이트로서 이용하는 경우에는 기판 면내에서의 단위 시간당의 에칭 볼륨을 일정하게 할 수 있다. 또한 poly-Si막(2005)을 게이트 전극 등으로서 이용하는 경우에는 게이트 전극의 성능을 일정하게 할 수 있다.Next, the silicon-containing film forming step (S102) will be described. After the wafer 200 is carried out from the gate insulating film forming apparatus, the wafer 200 is carried into the silicon-containing film forming apparatus. The description of the silicon-containing film forming apparatus is omitted because it uses a general sheet-fed CVD apparatus. A poly-Si film 2005 (called a silicon-containing layer or a silicon-containing film) composed of poly-Si (polycrystalline silicon) is formed on the gate insulating film 2004 in the silicon-containing film forming apparatus as shown in FIG. 3B. Disilane (Si 2 H 6 ) gas is supplied to the silicon-containing film forming apparatus and pyrolyzed to form the poly-Si film 2005. The poly-Si film 2005 is used as a gate electrode or a dummy gate electrode. It is possible to form a film having a constant composition from the surface of the gate insulating film 2004 to the surface of the poly-Si film 2005 because the desired poly-Si film 2005 is formed through one process. Therefore, when used as a dummy gate, the etching volume per unit time in the substrate surface can be made constant. When the poly-Si film 2005 is used as a gate electrode or the like, the performance of the gate electrode can be made constant.

poly-Si막(2005)이 형성된 후, 실리콘 함유막 형성 장치로부터 웨이퍼(200)가 반출된다. 또한 철 구조 표면(2001a) 상에 퇴적된 막을 poly-Si막(2005a)이라 부르고 요 구조 표면(2002a) 상에 형성된 막을 poly-Si막(2005b)이라 부른다.After the poly-Si film 2005 is formed, the wafer 200 is carried out from the silicon-containing film forming apparatus. The film deposited on the iron structure surface 2001a is referred to as a poly-Si film 2005a and the film formed on the yore structure surface 2002a is referred to as a poly-Si film 2005b.

[연마 공정(S103)][Polishing step (S103)]

계속해서 연마(CMP, Chemical Mechanical Polishing) 공정(S103)을 설명한다. 실리콘 함유막 형성 장치로부터 반출된 웨이퍼(200)는 연마 장치(400, CMP장치)에 반입된다.Subsequently, the polishing (CMP, Chemical Mechanical Polishing) step (S103) will be described. The wafer 200 taken out of the silicon-containing film forming apparatus is carried into the polishing apparatus 400 (CMP apparatus).

여기서 실리콘 함유막 형성 공정(S102)에서 형성된 poly-Si막에 대하여 설명한다. 도 3b에 도시하는 바와 같이 웨이퍼(200)에는 철 구조(2001)와 요 구조(2002)가 존재하기 때문에 poly-Si막(2005)의 높이가 기판의 면내에서 달라진다. 구체적으로는 요 구조 표면(2002a)으로부터 철 구조(2001) 상의 poly-Si막(2005a) 표면까지의 높이가 요 구조 표면(2002a)으로부터 요 구조 표면(2002a) 상의 poly-Si막(2005b) 표면의 높이보다 높아진다.Here, the poly-Si film formed in the silicon-containing film forming step (S102) will be described. 3B, since the wafer 200 has the iron structure 2001 and the yaw structure 2002, the height of the poly-Si film 2005 is different within the plane of the substrate. More specifically, the height from the yaw structure surface 2002a to the surface of the poly-Si film 2005a on the iron structure 2001 is greater than the height of the surface of the poly-Si film 2005b on the yore structure surface 2002a from the yaw structure surface 2002a .

하지만 후술하는 노광 공정, 에칭 공정 중 적어도 하나와의 관계 때문에, poly-Si막(2005a)의 높이와 poly-Si막(2005b)의 높이를 맞출 필요가 있다. 그래서 본 공정을 통하여 poly-Si막(2005)을 연마하여 높이를 맞춘다.However, it is necessary to match the height of the poly-Si film 2005a with the height of the poly-Si film 2005b because of the relationship with at least one of the exposure process and the etching process to be described later. Thus, the poly-Si film 2005 is polished through this step to adjust the height.

이하, 연마 공정(S103)의 상세에 대하여 설명한다. 실리콘 함유막 형성 장치로부터 웨이퍼(200)가 반출된 후, 도 4에 도시하는 연마 장치(400)에 웨이퍼(200)가 반입된다.Hereinafter, the polishing step (S103) will be described in detail. After the wafer 200 is taken out of the silicon-containing film forming apparatus, the wafer 200 is carried into the polishing apparatus 400 shown in Fig.

도 4에서 부호(401)는 연마반(硏磨盤)이며, 부호(402)는 웨이퍼(200)를 연마하는 연마포(硏磨布)이다. 연마반(401)은 도시되지 않는 회전 기구에 접속되고, 웨이퍼(200)를 연마할 때에는 화살표(406) 방향으로 회전된다.In FIG. 4, reference numeral 401 denotes a polishing plate, and reference numeral 402 denotes a polishing cloth for polishing the wafer 200. The polishing pad 401 is connected to a rotation mechanism (not shown), and is rotated in the direction of an arrow 406 when the wafer 200 is polished.

부호(403)는 연마 헤드이며, 연마 헤드(403)의 상면에는 축(404)이 접속된다. 축(404)은 도시되지 않는 회전 기구·상하 구동(驅動) 기구에 접속된다. 웨이퍼(200)를 연마하는 동안 화살표(407) 방향으로 회전된다.Reference numeral 403 denotes a polishing head, and an axis 404 is connected to the upper surface of the polishing head 403. The shaft 404 is connected to a rotation mechanism / up-down driving mechanism (not shown). And is rotated in the direction of the arrow 407 while polishing the wafer 200.

부호(405)는 슬러리(연마제)를 공급하는 공급관이다. 웨이퍼(200)를 연마하는 동안 공급관(405)으로부터 연마포(402)를 향하여 슬러리가 공급된다.Reference numeral 405 denotes a supply pipe for supplying slurry (abrasive). The slurry is supplied from the supply pipe 405 toward the polishing cloth 402 while polishing the wafer 200.

계속해서 도 5를 이용하여 연마 헤드(403)와 그 주변 구조를 상세히 설명한다. 도 5는 연마 헤드(403)의 단면도를 중심으로 그 주변 구조를 설명하는 설명도다. 연마 헤드(403)는 톱(top) 링(403a), 리테이너 링(403b), 탄성 매트(403c)를 포함한다. 연마하는 동안 웨이퍼(200)의 외측은 리테이너 링(403b)에 의해 둘러싸이는 것과 함께 탄성 매트(403c)에 의해 연마포(402)에 압부(押付)된다. 리테이너 링(403b)에는 리테이너 링(403b)의 외측으로부터 내측에 걸쳐서 슬러리가 통과하기 위한 홈(403d)[溝]이 형성된다. 홈(403d)은 리테이너 링(403b)의 형상에 맞춰서 원주 형상으로 복수 설치된다. 홈(403d)을 개재하여 미사용의 신선한 슬러리를 이미 사용된 슬러리와 교체하도록 구성된다.Next, the polishing head 403 and its peripheral structure will be described in detail with reference to FIG. 5 is an explanatory view for explaining its surrounding structure around a cross-sectional view of the polishing head 403. The polishing head 403 includes a top ring 403a, a retainer ring 403b, and an elastic mat 403c. During the polishing, the outer side of the wafer 200 is surrounded by the retainer ring 403b and pressed against the polishing cloth 402 by the elastic mat 403c. The retainer ring 403b is provided with a groove 403d (groove) for allowing the slurry to pass from the outside to the inside of the retainer ring 403b. A plurality of grooves 403d are provided in a columnar shape in accordance with the shape of the retainer ring 403b. And is configured to replace the unused fresh slurry with the used slurry through the groove 403d.

계속해서 본 공정에서의 CMP장치의 처리 동작을 설명한다. 연마 헤드(403) 내에 웨이퍼(200)가 반입되면, 공급관(405)으로부터 슬러리가 공급되는 것과 함께 연마반(401) 및 연마 헤드(403)가 회전된다. 슬러리는 리테이너 링(403b)에 유입되어 웨이퍼(200)의 표면을 연마한다. 이와 같이 연마하는 것에 의해 도 3c에 도시하는 바와 같이 poly-Si막(2005a)과 poly-Si막(2005b)의 "높이"를 맞춘다. 여기서 말하는 "높이"란 poly-Si막(2005a)과 poly-Si막(2005b)의 표면(상단)의 높이를 말한다. 소정 시간 연마되면, 웨이퍼(200)가 연마 장치(400)로부터 반출된다.Next, the processing operation of the CMP apparatus in this step will be described. When the wafer 200 is carried into the polishing head 403, the slurry is supplied from the supply pipe 405 and the polishing pad 401 and the polishing head 403 are rotated. The slurry flows into the retainer ring 403b to polish the surface of the wafer 200. By polishing in this way, the "height" of the poly-Si film 2005a and the poly-Si film 2005b are matched as shown in FIG. 3C. Quot; height "refers to the height of the surface (top) of the poly-Si film 2005a and the poly-Si film 2005b. After polishing for a predetermined time, the wafer 200 is taken out of the polishing apparatus 400.

한편, poly-Si막(2005a)과 poly-Si막(2005b)의 높이를 맞추도록 CMP장치(400)에 의해 연마해도, 도 6에 도시되듯이 웨이퍼(200)의 면내에서 연마 후의 poly-Si막(2005)의 높이(막 두께)가 맞지 않은 경우가 있다. 예컨대 웨이퍼(200)의 외주면의 막 두께가 중앙면에 비해 작은 막 두께 분포(도면 중의 분포A)나 웨이퍼(200)의 중앙면의 막 두께가 외주면에 비해 작은 막 두께 분포(도면 중의 분포B)가 발견될 수 있다.On the other hand, if the CMP apparatus 400 polishes the poly-Si film 2005a and the poly-Si film 2005b to match the height of the poly-Si film 2005b, There are cases where the height (film thickness) of the film 2005 is not matched. (Distribution A in the figure) in which the film thickness of the outer circumferential face of the wafer 200 is smaller than the center face and the film thickness of the central face of the wafer 200 is smaller than the outer circumferential face (distribution B in the figure) Can be found.

이러한 막 두께 분포의 편차는 후술하는 패터닝 공정(S107)에서 패턴의 폭의 편차의 발생을 초래한다는 문제를 야기한다. 또한 이에 기인하여 게이트 전극 폭의 편차가 발생하여, 그 결과 수율의 저하를 발생할 우려가 있다.This variation in the film thickness distribution causes a problem that the width of the pattern varies in the patterning step (S107) described later. In addition, there is a possibility that the width of the gate electrode is varied, and as a result, the yield is lowered.

이 점에 대하여 본원의 발명자가 예의 연구한 결과, 분포A, 분포B가 되는 원인이 각각에 있다는 것을 알았다. 이하 그 원인을 설명한다.As a result of intensive studies by the inventors of the present application, it has been found that there are causes of distribution A and distribution B, respectively. The reason for this is explained below.

분포A가 되는 원인은 웨이퍼(200)에 슬러리를 공급하는 방법이다. 전술과 같이 연마포(402)에 공급된 슬러리는 리테이너 링(403b)을 개재하여 웨이퍼(200)의 주위를 통하여 공급된다. 그렇기 때문에 웨이퍼(200)의 중앙면에는 웨이퍼(200)의 외주면을 연마한 후의 슬러리가 유입되지만, 웨이퍼(200)의 외주면에는 미사용의 슬러리가 유입된다. 미사용의 슬러리는 연마 효율이 높기 때문에 웨이퍼(200)의 외주면은 중앙면보다 더 연마된다. 이상으로부터 poly-Si막(2005)의 막 두께는 분포A와 같이 된다는 것을 알았다.The cause of the distribution A is the method of supplying the slurry to the wafer 200. The slurry supplied to the polishing cloth 402 as described above is supplied through the periphery of the wafer 200 via the retainer ring 403b. Therefore, the slurry after polishing the outer peripheral surface of the wafer 200 flows into the central surface of the wafer 200, but unused slurry flows into the outer peripheral surface of the wafer 200. Since the unused slurry has high polishing efficiency, the outer peripheral surface of the wafer 200 is polished more than the central surface. From the above, it was found that the film thickness of the poly-Si film 2005 becomes like the distribution A.

분포B가 되는 원인은 리테이너 링(403b)의 마모다. 연마 장치(400)에 의해 많은 웨이퍼(200)를 연마하면, 연마포(402)에 압부된 리테이너 링(403b)의 선단이 마모되어 홈(403d)나 연마포(402)와의 접촉면이 변형되는 경우가 있다. 이에 따라서 본래 공급되어야 할 슬러리가 리테이너 링(403b)의 내주에 공급되지 않는 경우가 있다. 웨이퍼(200)의 외주면에 슬러리가 공급되지 않기 때문에 웨이퍼(200)의 중앙면이 연마되어 외주면이 연마되지 않은 상태가 된다. 따라서 poly-Si막(2005)의 막 두께는 분포B와 같이 된다는 것을 알았다.The cause of the distribution B is the wear of the retainer ring 403b. When a large number of wafers 200 are polished by the polishing apparatus 400, the tip of the retainer ring 403b pressed against the polishing cloth 402 is worn out and the contact surface with the grooves 403d and the polishing cloth 402 is deformed . The slurry to be originally supplied may not be supplied to the inner periphery of the retainer ring 403b. The slurry is not supplied to the outer circumferential face of the wafer 200, so that the central face of the wafer 200 is polished and the outer circumferential face is not polished. Therefore, it was found that the film thickness of the poly-Si film 2005 becomes like the distribution B.

분포A 또는 분포B와 같은 막 두께 분포는 전술한 바와 같이 CMP장치의 구조에 기인하여 발생하지만, CMP장치의 구조를 변경하는 것은 반드시 용이하지 않다. 그래서 본 실시 형태에서는 연마 공정(S103)에서 연마가 수행된 후의 poly-Si막(2005)에 막 두께 측정 공정(S104)과 하드 마스크 막 형성 공정(S105)을 수행하는 것에 의해 poly-Si막(2005)의 막 두께 분포의 편차를 보정한다.Although the film thickness distribution such as distribution A or distribution B occurs due to the structure of the CMP apparatus as described above, it is not necessarily easy to change the structure of the CMP apparatus. Thus, in this embodiment, the poly-Si film 2005 is subjected to the film thickness measurement step S104 and the hard mask film formation step S105 after polishing in the polishing step S103, 2005) is corrected.

[막 두께 측정 공정(S104)][Film thickness measuring step (S104)]

막 두께 측정 공정(S104)에서는, 연마 공정(S103)을 통해 연마된 후의 poly-Si막(2005)의 막 두께를 측정하고, 측정 결과로부터 poly-Si막(2005)의 면내의 막 두께 분포에 관한 데이터(이하, 단순히 「막 두께 분포 데이터」라 부른다)를 취득한다.In the film thickness measurement step (S104), the film thickness of the polished poly-Si film 2005 is polished through the polishing step (S103), and the film thickness distribution in the plane of the poly- (Hereinafter, simply referred to as " film thickness distribution data ").

막 두께를 측정하는 것은 막 두께 측정 장치를 이용하여 수행한다. 즉 poly-Si막(2005)의 막 두께 측정 시, 막 두께 측정 장치에 CMP장치로부터 반출된 웨이퍼(200)가 반입된다. 여기서 말하는 "막 두께"는 예컨대 요 구조 표면(2002a)부터 poly-Si막(2005)의 표면까지의 높이다. 또한 막 두께 측정 장치는 광학식 또는 접촉식을 불문하고 일반적인 구성이면 좋고, 여기서는 상세한 설명을 생략한다.The film thickness is measured by using a film thickness measuring apparatus. That is, at the time of measuring the film thickness of the poly-Si film 2005, the wafer 200 taken out of the CMP apparatus is carried into the film thickness measuring apparatus. Here, the "film thickness" is the height from the urine structure surface 2002a to the surface of the poly-Si film 2005, for example. Further, the film thickness measuring device may be of a general configuration, whether optical or contact type, and detailed description thereof is omitted here.

막 두께 측정 장치로 연마 공정(S103)을 수행한 후의 웨이퍼(200)가 반입되면, 웨이퍼(200) 상의 poly-Si막(2005)에 대하여 적어도 웨이퍼(200)의 중심측 및 외주측 각각을 포함하는 복수 개소(箇所)의 막 두께(높이)를 측정하고, 이에 의해 poly-Si막(2005)의 면내의 막 두께 분포 데이터를 취득한다. 이러한 측정을 수행하는 것에 의해 poly-Si막(2005)에 대해서 연마 공정(S103)을 수행한 후의 막 두께 분포가 분포A인지 또는 분포B인지를 알수 있다. 그리고 측정에 의해 막 두께 분포 데이터를 얻으면, 막 두께 측정 장치로부터 웨이퍼(200)가 반출된다.When the wafer 200 after the polishing process (S103) is carried in by the film thickness measuring device, the wafer 200 is loaded on the poly-Si film 2005 on the wafer 200 at least including the center side and the outer side of the wafer 200 Film thickness distribution data of the surface of the poly-Si film 2005 is obtained by measuring the film thickness (height) at a plurality of places (positions) where the poly-Si film 2005 is formed. By performing such measurement, it is possible to know whether the film thickness distribution after the polishing step (S103) is performed on the poly-Si film 2005 is distribution A or distribution B. When the film thickness distribution data is obtained by measurement, the wafer 200 is carried out from the film thickness measuring apparatus.

막 두께 측정 장치를 통하여 얻어진 막 두께 분포 데이터는 적어도 상기 막 두께 측정 장치의 상위 장치로 보내진다. 또한 상위 장치를 개재하여 후술하는 하드 마스크 막 형성 공정(S105)을 실행하는 기판 처리 장치에 보내져도 좋다. 이에 의해 상위 장치(기판 처리 장치로 보내진 경우에는 상기 기판 처리 장치도 포함한다)는 막 두께 측정 장치로부터 막 두께 분포 데이터를 취득하는 것이 가능하다.The film thickness distribution data obtained through the film thickness measuring device is sent to at least the parent device of the film thickness measuring device. Or may be sent to a substrate processing apparatus for executing a hard mask film forming step (S105) described later via an upper apparatus. As a result, the upper apparatus (including the substrate processing apparatus when sent to the substrate processing apparatus) can acquire the film thickness distribution data from the film thickness measuring apparatus.

[하드 마스크 막 형성 공정(S105)](Hard mask film forming step (S105))

계속해서 하드 마스크 막 형성 공정(S105)을 설명한다. 본 공정에서 형성되는 하드 마스크 막(2006)은 poly-Si막(2005)과 다른 화합물이다. 도 7에 도시하는 바와 같이 하드 마스크 막(2006)은 연마 후의 poly-Si막(2005) 상에 형성된다. 하드 마스크 막(2006)은 poly-Si막(2005)보다 강고한 막이며, 예컨대 에칭 스토퍼 막, 연마 스토퍼 막 등의 하드 마스크 막으로서 이용된다. 다마신 배선을 형성하는 경우에는 배리어 절연막으로서 이용되어도 좋다. 하드 마스크 막(2006)은 예컨대 실리콘 질화막 대신에 실리콘 산화막이나 탄화실리콘 막을 이용해도 좋다.Subsequently, the hard mask film forming step (S105) will be described. The hard mask film 2006 formed in this step is different from the poly-Si film 2005. [ As shown in Fig. 7, the hard mask film 2006 is formed on the polished poly-Si film 2005. The hard mask film 2006 is a harder film than the poly-Si film 2005, and is used as a hard mask film such as an etching stopper film, a polishing stopper film, or the like. In the case of forming a damascene wiring, it may be used as a barrier insulating film. As the hard mask film 2006, for example, a silicon oxide film or a silicon carbide film may be used instead of the silicon nitride film.

연마 후의 poly-Si막(2005)의 막 두께 분포를 보정하도록 하드 마스크 막(2006)(단순히 SiN막 또는 보정막이라고도 부른다)을 형성한다. 보다 바람직하게는 하드 마스크 막(2006)의 표면의 높이를 웨이퍼(200)의 면내에서 맞추도록 하드 마스크 막(2006)을 형성한다. 여기서 말하는 "높이"란 하드 마스크 막(2006)의 표면의 높이를 말하며, 바꿔 말하면 요 구조 표면(2002a)으로부터 하드 마스크 막(2006)의 표면까지의 거리를 말한다.A hard mask film 2006 (also simply referred to as a SiN film or a correction film) is formed to correct the film thickness distribution of the polished-poly-Si film 2005. More preferably, the hard mask film 2006 is formed so that the height of the surface of the hard mask film 2006 is adjusted within the plane of the wafer 200. Refers to the height of the surface of the hard mask film 2006, in other words, the distance from the recess structure surface 2002a to the surface of the hard mask film 2006. The term " height "

이하, 도 7 내지 도 15를 이용하여 본 공정을 설명한다. 도 7은 poly-Si막(2005)이 분포A가 된 경우에 본 공정에서 형성한 하드 마스크 막(2006)을 설명하는 도면이다. 도 8은 막 두께 분포A와, 그 보정 후의 막 두께 분포A'를 설명하는 설명도다. 도 9는 poly-Si막(2005)이 분포B가 된 경우에 본 공정에서 형성한 하드 마스크 막(2006)을 설명하는 도면이다. 도 10은 막 두께 분포B와, 그 보정 후의 막 두께 분포B'을 설명하는 설명도다. 도 11 내지 도 15는 본 공정을 실현하기 위한 기판 처리 장치를 설명하는 설명도다.Hereinafter, the present step will be described with reference to FIGS. 7 to 15. FIG. 7 is a view for explaining the hard mask film 2006 formed in the present step in the case where the poly-Si film 2005 becomes the distribution A. FIG. 8 is a view for explaining the film thickness distribution A and the film thickness distribution A 'after the correction. 9 is a view for explaining the hard mask film 2006 formed in the present step in the case where the poly-Si film 2005 has a distribution B. FIG. 10 is a view for explaining the film thickness distribution B and the film thickness distribution B 'after the correction. 11 to 15 are explanatory views for explaining a substrate processing apparatus for realizing the present process.

도 7의 (a)는 하드 마스크 막(2006)을 형성한 후의 웨이퍼(200)를 상방으로부터 본 도면이며, 도 7의 (b)는 도 7의 (a)의 α-α' 단면 중 웨이퍼(200) 중앙과 그 외주를 발췌한 도면이다.7 (a) is a plan view of the wafer 200 after the hard mask film 2006 is formed, and FIG. 7 (b) is a cross-sectional view taken along the line a- 200) center and its outer circumference.

도 9의 (a)는 하드 마스크 막(2006)을 형성한 후의 웨이퍼(200)를 상방으로부터 본 도면이며, 도 9의 (b)는 도 9의 (a)의 α-α'의 단면 중 웨이퍼(200) 중앙과 그 외주를 발췌한 도면이다.9 (a) is a plan view of the wafer 200 after the hard mask film 2006 is formed, and FIG. 9 (b) is a cross- (200) and its outer circumference.

여기서는 웨이퍼(200) 중앙면의 하드 마스크 막을 하드 마스크 막(2006a), 외주면을 하드 마스크 막(2006b)이라고 부른다.Here, the hard mask film on the center face of the wafer 200 is called a hard mask film 2006a, and the outer circumferential face is called a hard mask film 2006b.

측정기로부터 반출된 웨이퍼(200)는 도 11에 도시하는 하드 마스크 막 형성 장치인 기판 처리 장치(900)에 반입된다.The wafer 200 taken out of the measuring apparatus is carried into the substrate processing apparatus 900 which is a hard mask film forming apparatus shown in Fig.

기판 처리 장치(900)는 막 두께 측정 공정(S104)에서 측정한 데이터에 기초하여 기판의 면내에서 하드 마스크 막(2006)의 막 두께를 제어한다. 예컨대 상위 장치로부터 수신한 데이터가 분포A를 도시하는 데이터라면, 도 7에 도시되듯이 웨이퍼(200)의 외주면의 하드 마스크 막(2006b)을 두껍게 하여, 중앙면의 하드 마스크 막(2006a)이 하드 마스크 막(2006b)보다 얇아지도록 막 두께를 제어한다. 또한 상위 장치로부터 수신한 데이터가 분포B를 도시하는 데이터라면, 도 9에 도시되듯이 웨이퍼(200)의 중앙면의 하드 마스크 막(2006a)을 두껍게 하여, 외주면의 하드 마스크 막(2006b)이 하드 마스크 막(2006a)보다 얇아지도록 막 두께를 제어한다.The substrate processing apparatus 900 controls the film thickness of the hard mask film 2006 in the plane of the substrate based on the data measured in the film thickness measuring step (S104). 7, the hard mask film 2006b on the outer circumferential surface of the wafer 200 is thickened, and the hard mask film 2006a on the center surface is hardened, for example, The film thickness is controlled so as to be thinner than the mask film 2006b. 9, the hard mask film 2006a on the center face of the wafer 200 is thickened and the hard mask film 2006b on the outer circumferential face is hardened, as shown in FIG. 9, The film thickness is controlled so as to be thinner than the mask film 2006a.

보다 바람직하게는 요 구조 표면(2002a)에서 보았을 때에 poly-Si막(2005)과 하드 마스크 막(2006)을 중첩한 적층막, 즉 poly-Si막 상에 형성된 하드 마스크 막의 높이를 웨이퍼(200)의 면내에서 소정의 범위로 하도록 하드 마스크 막(2006)의 두께를 제어한다. 바꿔 말하면, 기판의 면내에서 하드 마스크 막(2006)의 높이의 분포가 소정의 범위 내가 되도록 하드 마스크 막의 막 두께 분포를 제어한다. 이와 같이 하는 것에 의해 도 7, 도 9에 도시되듯이 웨이퍼(200)의 중앙면에서 요 구조 표면(2002a)으로부터 하드 마스크 막(2006a) 상단까지의 높이(H1a)와, 웨이퍼(200)의 외주면에서 요 구조 표면(2002a)으로부터 하드 마스크 막(2006b)의 상단까지의 높이(H1b)를 맞출 수 있다.More preferably, the height of the laminated film, i.e., the hard mask film formed on the poly-Si film, in which the poly-Si film 2005 and the hard mask film 2006 are superimposed when viewed from the yaw structure surface 2002a, The thickness of the hard mask film 2006 is controlled so as to be within a predetermined range within the plane of the hard mask film 2006. [ In other words, the film thickness distribution of the hard mask film is controlled such that the distribution of the height of the hard mask film 2006 within the plane of the substrate is within a predetermined range. 7 and 9, the height H1a from the yaw structure surface 2002a to the upper end of the hard mask film 2006a in the center plane of the wafer 200 and the height H1a from the outer peripheral surface of the wafer 200 The height H1b from the yaw structure surface 2002a to the upper end of the hard mask film 2006b can be matched.

다음으로 하드 마스크 막(2006a), 하드 마스크 막(2006b) 각각의 막 두께를 제어 가능한 기판 처리 장치(900)에 대하여 구체적으로 설명한다.Next, the substrate processing apparatus 900 capable of controlling the film thicknesses of the hard mask film 2006a and the hard mask film 2006b will be described in detail.

본 실시 형태에 따른 처리 장치(900)에 대하여 설명한다. 기판 처리 장치(900)는 도 11에 도시되듯이 매엽식 기판 처리 장치로서 구성된다.The processing apparatus 900 according to the present embodiment will be described. The substrate processing apparatus 900 is configured as a single wafer processing apparatus as shown in FIG.

기판 처리 장치(900)는 처리 용기(202)를 구비한다. 처리 용기(202)는 예컨대 횡단면(橫斷面)이 원형이며 편평한 밀폐 용기로 구성된다. 또한 처리 용기(202)는 예컨대 알루미늄(Al)이나 스텐레스(SUS) 등의 금속 재료 또는 석영에 의해 구성된다. 처리 용기(202) 내에는 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리 공간(201)(처리실), 반송 공간(203)이 형성된다. 처리 용기(202)는 상부 용기(202a)와 하부 용기(202b)로 구성된다. 상부 용기(202a)와 하부 용기(202b) 사이에는 칸막이 판(204)이 설치된다. 상부 처리 용기(202a)에 둘러싸인 공간으로 칸막이 판(204)보다 상방의 공간을 처리 공간(201)(처리실이라고도 부른다)이라 부르고, 하부 용기(202b)에 둘러싸인 공간으로 칸막이 판(204)보다 하방(下方)의 공간을 반송 공간(203)이라 부른다.The substrate processing apparatus 900 includes a processing vessel 202. The processing vessel 202 is constituted of, for example, a flat closed vessel whose cross section is circular. The processing vessel 202 is made of a metal material such as aluminum (Al) or stainless steel (SUS) or quartz. A processing space 201 (processing chamber) for processing a wafer 200 such as a silicon wafer as a substrate and a transfer space 203 are formed in the processing vessel 202. The processing vessel 202 is composed of an upper vessel 202a and a lower vessel 202b. A partition plate 204 is provided between the upper container 202a and the lower container 202b. A space surrounded by the upper processing vessel 202a and above the partitioning plate 204 is called a processing space 201 (also called a processing chamber) and a space surrounded by the lower vessel 202b is provided below the partitioning plate 204 Lower side) is referred to as a transfer space 203.

하부 용기(202b)의 측면에는 게이트 밸브(205)에 인접한 기판 반입출구(206)가 설치되고, 웨이퍼(200)는 기판 반입출구(206)를 개재하여 도시되지 않는 진공 반송실 사이를 이동한다. 하부 용기(202b)의 저부(底部)에는 리프트 핀(207)이 복수 설치된다.A substrate loading / unloading port 206 adjacent to the gate valve 205 is provided on a side surface of the lower container 202b and the wafer 200 moves between vacuum transporting chambers not shown via a substrate loading / A plurality of lift pins 207 are provided on the bottom of the lower container 202b.

처리실(201) 내에는 웨이퍼(200)를 지지하는 기판 재치부(210)가 설치된다. 기판 재치부(210)는 웨이퍼(200)를 재치하는 재치면(211)과, 재치면(211)을 표면에 가지는 기판 재치대(212)를 포함한다. 또한 가열부로서의 히터(213)가 설치된다. 가열부가 설치되어 웨이퍼(200)를 가열시키는 것에 의해, 웨이퍼(200) 상에 형성되는 막의 품질을 향상시킬 수 있다. 기판 재치대(212)에는 리프트 핀(207)이 관통하는 관통공(214)이 리프트 핀(207)과 대응하는 위치에 각각 설치되어도 좋다.In the processing chamber 201, a substrate mounting portion 210 for supporting the wafer 200 is provided. The substrate mounting portion 210 includes a mounting surface 211 for mounting the wafer 200 and a substrate mounting table 212 having a mounting surface 211 on its surface. Further, a heater 213 as a heating section is provided. The quality of the film formed on the wafer 200 can be improved by heating the wafer 200 with the heating unit provided. Through holes 214 through which the lift pins 207 pass may be provided on the substrate table 212 at positions corresponding to the lift pins 207, respectively.

기판 재치대(212)는 샤프트(217)에 의해 지지된다. 샤프트(217)는 처리 용기(202)의 저부를 관통하고, 또한 처리 용기(202)의 외부에서 승강 기구(218)에 접속된다. 승강 기구(218)를 작동시켜 샤프트(217) 및 기판 재치대(212)를 승강시키는 것에 의해 기판 재치면(211) 상에 재치되는 웨이퍼(200)를 승강시키는 것이 가능하도록 구성된다. 또한 샤프트(217) 하단부의 주위는 벨로즈(219)에 의해 피복되고, 처리실(201) 내는 기밀하게 보지된다.The substrate table 212 is supported by a shaft 217. The shaft 217 penetrates the bottom of the processing vessel 202 and is also connected to the lifting mechanism 218 outside the processing vessel 202. The lifting mechanism 218 is operated to raise and lower the shaft 217 and the substrate table 212 so that the wafer 200 placed on the substrate placement surface 211 can be raised and lowered. The periphery of the lower end of the shaft 217 is covered with the bellows 219, and the inside of the processing chamber 201 is kept airtight.

기판 재치대(212)는 웨이퍼(200)의 반송 시에는 기판 재치면(211)이 기판 반입출구(206)의 위치(웨이퍼 반송 위치)가 되도록 하강하고, 웨이퍼(200)의 처리 시에는 도 11에 도시되는 바와 같이 웨이퍼(200)가 처리실(201) 내의 처리 위치(웨이퍼 처리 위치)까지 상승한다.The substrate placement table 212 descends so that the substrate placement surface 211 becomes the position of the substrate carry-in / out port 206 (wafer transfer position) during the transportation of the wafer 200, The wafer 200 is raised to the processing position (wafer processing position) in the processing chamber 201 as shown in Fig.

구체적으로는 기판 재치대(212)를 웨이퍼 반송 위치까지 하강시켰을 때에는 리프트 핀(207)의 상단부가 기판 재치면(211)의 상면으로부터 돌출하여 리프트 핀(207)이 웨이퍼(200)를 하방으로부터 지지하도록 이루진다. 또한 기판 재치대(212)를 웨이퍼 처리 위치까지 상승시켰을 때에는 리프트 핀(207)은 기판 재치면(211)의 상면으로부터 매몰하여 기판 재치면(211)이 웨이퍼(200)를 하방으로부터 지지하도록 이루진다. 또한 리프트 핀(207)은 웨이퍼(200)와 직접 접촉하기 때문에 예컨대 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다. 또한 리프트 핀(207)에 승강 기구를 설치하여 기판 재치대(212)와 리프트 핀(207)이 상대적으로 움직이도록 구성해도 좋다.More specifically, when the substrate table 212 is lowered to the wafer transfer position, the upper end of the lift pin 207 protrudes from the upper surface of the substrate mounting surface 211, and the lift pins 207 support the wafer 200 from below . When the substrate table 212 is raised to the wafer processing position, the lift pins 207 are buried from the upper surface of the substrate placement surface 211 so that the substrate placement surface 211 supports the wafer 200 from below . Further, since the lift pins 207 are in direct contact with the wafer 200, they are preferably formed of a material such as quartz or alumina. Further, a lift mechanism may be provided on the lift pins 207 so that the substrate table 212 and the lift pins 207 move relative to each other.

히터(213)는 웨이퍼(200)의 중심인 중심면과 그 중심면의 외주인 외주면을 각각 개별로 가열 제어 가능한 구성을 가진다. 예컨대 기판 재치면(211)의 중심에 설치되고 상방에서 보았을 때에 주(周) 형상인 센터 존 히터(213a)와, 마찬가지로 주 형상이며 센터 존 히터(213a)의 외주에 설치된 아웃 존 히터(213b)를 포함한다. 센터 존 히터(213a)는 웨이퍼의 중심면을 가열하고, 아웃 존 히터(213b)는 웨이퍼의 외주면을 가열한다.The heater 213 has a configuration capable of heating and controlling the center face, which is the center of the wafer 200, and the outer peripheral face, which is the outer periphery of the center face, separately. A center zone heater 213a which is provided at the center of the substrate placement surface 211 and is in the shape of a circle as viewed from above and an out zone heater 213b which is also a main shape and is provided on the outer periphery of the center zone heater 213a, . The center zone heater 213a heats the center plane of the wafer, and the out zone heater 213b heats the outer circumferential face of the wafer.

센터 존 히터(213a), 아웃 존 히터(213b)는 각각 히터 전력 공급선을 개재하여 히터 온도 제어부(215)에 접속된다. 히터 온도 제어부(215)는 각 히터로의 전력 공급을 제어하는 것에 의해 웨이퍼(200)의 중심면 및 외주면의 온도를 제어한다.The center zone heater 213a and the out zone heater 213b are connected to the heater temperature control unit 215 via heater power supply lines, respectively. The heater temperature control unit 215 controls the temperature of the center plane and the outer peripheral plane of the wafer 200 by controlling the power supply to each heater.

기판 재치대(212)에는 웨이퍼(200)의 온도를 측정하는 온도 측정기(216a)와 온도 측정기(216b)가 내포된다. 온도 측정기(216a)는 센터 존 히터(213a)의 근방의 온도를 측정하도록 기판 재치대(212)의 중심부에 설치된다. 온도 측정기(216b)는 아웃 존 히터(213b)의 근방의 온도를 측정하도록 기판 재치대(212)의 외주면에 설치된다. 온도 측정기(216a), 온도 측정기(216b)는 온도 정보 수신부(216c)에 접속된다. 각 온도 측정기로 측정한 온도는 온도 정보 수신부(216c)에 송신된다. 온도 정보 수신부(216c)는 수신한 온도 정보를 후술하는 컨트롤러(260)에 온도 정보를 송신한다. 컨트롤러(260)는 수신한 온도 정보나 상위 장치(270)로부터 수신하는 막 두께 정보에 기초하여 히터의 온도를 제어한다. 또한 온도 측정기(216a), 온도 측정기(216b), 온도 정보 수신부(216c)를 온도 검출부(216)라 한다.On the substrate table 212, a temperature meter 216a and a temperature meter 216b for measuring the temperature of the wafer 200 are included. The temperature meter 216a is installed at the center of the substrate table 212 to measure the temperature in the vicinity of the center zone heater 213a. The temperature measuring device 216b is installed on the outer circumferential surface of the substrate table 212 to measure the temperature in the vicinity of the out zone heater 213b. The temperature measuring device 216a and the temperature measuring device 216b are connected to the temperature information receiving section 216c. The temperature measured by each temperature measuring instrument is transmitted to the temperature information receiving section 216c. The temperature information receiving unit 216c transmits the received temperature information to the controller 260, which will be described later. The controller 260 controls the temperature of the heater based on the received temperature information and the film thickness information received from the host device 270. The temperature measuring unit 216a, the temperature measuring unit 216b and the temperature information receiving unit 216c are referred to as a temperature detecting unit 216. [

(배기계)(Exhaust system)

처리실(201)[상부 용기(202a)]의 내벽의 상면에는 처리실(201)의 분위기를 배기하는 배기구(221)가 설치된다. 배기구(221)에는 제1 배기관으로서 배기관(224)이 접속되고, 배기관(224)엔 처리실(201) 내를 소정 압력으로 제어하는 APC(Auto Pressure Controller) 등의 압력 조정기(222), 진공 펌프(223)가 순서대로 직렬로 접속된다. 주로 배기구(221), 배기관(224), 압력 조정기(222)에 의해 제1 배기부(배기 라인)가 구성된다. 또한 진공 펌프(223)가 제1 배기부에 포함되어도 좋다.On the upper surface of the inner wall of the process chamber 201 (upper container 202a), an exhaust port 221 for exhausting the atmosphere of the process chamber 201 is provided. An exhaust pipe 224 as a first exhaust pipe is connected to the exhaust port 221. A pressure regulator 222 such as an APC (Auto Pressure Controller) for controlling the inside of the process chamber 201 to a predetermined pressure is connected to the exhaust pipe 224, 223 are connected in series in this order. The first exhaust portion (exhaust line) is constituted mainly by the exhaust port 221, the exhaust pipe 224, and the pressure regulator 222. Further, the vacuum pump 223 may be included in the first exhaust part.

(버퍼실)(Buffer chamber)

처리실(201)의 상방에는 버퍼실(232)이 설치된다. 버퍼실(232)은 측벽(232a), 천정(232b)(天井)에 의해 구성된다. 버퍼실(232)은 샤워 헤드(234)를 내포한다. 버퍼실(232)의 측벽(232a)과 샤워 헤드(234) 사이에는 가스 공급 경로(235)가 구성된다. 즉 가스 공급 경로(235)는 샤워 헤드(234)의 측벽(234b)을 둘러싸도록 설치된다.A buffer chamber 232 is provided above the treatment chamber 201. The buffer chamber 232 is constituted by a side wall 232a and a ceiling 232b (ceiling). The buffer chamber 232 contains a shower head 234. A gas supply path 235 is formed between the side wall 232a of the buffer chamber 232 and the shower head 234. The gas supply path 235 is provided so as to surround the side wall 234b of the shower head 234. [

샤워 헤드(234)와 처리실(201)을 구획하는 벽에는 분산판(234a)이 설치된다. 분산판(234a)은 예컨대 원반 형상으로 구성된다. 처리실(201)측에서 보면 도 12와 같이 가스 공급 경로(235)는 샤워 헤드(234)의 측벽(234b)과 버퍼실(232)의 측벽(232a) 사이에서 분산판(234a)의 수평 방향의 주위에 설치된 구조로 이루어진다.A dispersion plate 234a is provided on a wall partitioning the shower head 234 and the treatment chamber 201. [ The dispersion plate 234a is formed, for example, in a disc shape. The gas supply path 235 is disposed between the side wall 234b of the shower head 234 and the side wall 232a of the buffer chamber 232 as shown in FIG. As shown in FIG.

버퍼실(232)의 천정(232b)에는 가스 도입관(236), 가스 도입관(237)이 관통된다. 또한 가스 도입관(238), 가스 도입관(239)이 접속된다. 가스 도입관(236), 가스 도입관(237)은 샤워 헤드(234)에 접속된다. 가스 도입관(236), 가스 도입관(238)은 후술하는 제1 가스 공급계에 접속된다. 가스 도입관(237), 가스 도입관(239)은 후술하는 제2 가스 공급계에 접속된다.A gas introduction pipe 236 and a gas introduction pipe 237 are passed through the ceiling 232b of the buffer chamber 232. Further, a gas introduction pipe 238 and a gas introduction pipe 239 are connected. The gas introduction pipe 236 and the gas introduction pipe 237 are connected to the shower head 234. The gas introduction pipe 236 and the gas introduction pipe 238 are connected to a first gas supply system to be described later. The gas introduction pipe 237 and the gas introduction pipe 239 are connected to a second gas supply system, which will be described later.

가스 도입관(236), 가스 도입관(237)으로부터 도입된 가스는 샤워 헤드(234)를 개재하여 처리실(201)에 공급된다. 가스 도입관(238), 가스 도입관(239)으로부터 도입된 가스는 가스 공급 경로(235)를 개재하여 처리실(201)에 공급된다.The gas introduced from the gas introduction pipe 236 and the gas introduction pipe 237 is supplied to the processing chamber 201 via the shower head 234. The gas introduced from the gas introduction pipe 238 and the gas introduction pipe 239 is supplied to the processing chamber 201 via the gas supply path 235.

샤워 헤드(234)로부터 공급된 가스는 웨이퍼(200)의 중심에 공급된다. 가스 공급 경로(235)로부터 공급된 가스는 웨이퍼(200)의 에지에 공급된다. 웨이퍼의 외주면(에지)이란 전술한 웨이퍼의 중심에 대하여 그 외주를 말한다. 샤워 헤드(234)는 예컨대 석영, 알루미나, 스텐레스, 알루미늄 등의 재료로 구성된다.The gas supplied from the shower head 234 is supplied to the center of the wafer 200. The gas supplied from the gas supply path 235 is supplied to the edge of the wafer 200. The outer peripheral surface (edge) of the wafer refers to the outer periphery of the center of the wafer described above. The shower head 234 is made of a material such as quartz, alumina, stainless steel, or aluminum.

(가스 공급계)(제1 가스 공급계)(Gas supply system) (first gas supply system)

계속해서 도 13을 참조로 제1 가스 공급계를 설명한다. 도 13의 A1은 도 11의 A1에 접속되고, 도 13의 A2는 도 11의 A2에 접속된다. 즉 가스 공급관(241a)은 가스 도입관(236)에 접속되고, 가스 공급관(242a)은 가스 도입관(238)에 접속된다.Next, the first gas supply system will be described with reference to FIG. 13 is connected to A1 in Fig. 11, and A2 in Fig. 13 is connected to A2 in Fig. The gas supply pipe 241a is connected to the gas supply pipe 236 and the gas supply pipe 242a is connected to the gas supply pipe 238. [

가스 공급관(241a)에는 상류부터 합류관(240b), 매스 플로우 컨트롤러(241b), 밸브(241c)가 설치된다. 매스 플로우 컨트롤러(241b), 밸브(241c)에 의해 가스 공급관(241a)을 통과하는 가스의 유량이 제어된다. 합류관(240b)의 상류에는 제1 처리 가스 가스원(240a)이 설치된다.The gas supply pipe 241a is provided with a merging pipe 240b, a mass flow controller 241b and a valve 241c from the upstream side. The flow rate of the gas passing through the gas supply pipe 241a is controlled by the mass flow controller 241b and the valve 241c. A first process gas source 240a is provided upstream of the confluent pipe 240b.

제1 처리 가스는 원료 가스, 즉 처리 가스 중 하나다. 여기서 제1 원소는 예컨대 실리콘(Si)이다. 즉 제1 처리 가스는 예컨대 실리콘 함유 가스다. 실리콘 함유 가스로서는 예컨대 디실란(Si2H6) 가스를 이용한다. 또한 실리콘 함유 가스로서는 디실란 외에 TEOS[Tetraethyl orthosilicate, Si(OC2H5)4], (비스터셔리부틸아미노)실란[SiH2(NH(C4H9)2, 약칭:BTBAS], 테트라키스디메틸아미노실란(Si[N(CH3)2]4, 약칭:4DMAS) 가스, 비스디에틸아미노실란(Si[N(C2H5)2]2H2, 약칭: 2DEAS) 가스, 비스터셔리부틸아미노실란(SiH2 [NH(C4H9)]2, 약칭: BTBAS) 가스 등, 헥사메틸디실라잔(C6H19NSi2, 약칭: HMDS)이나 트리실릴아민((SiH3)3N, 약칭: TSA), 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 등을 이용할 수 있다. 또한 제1 처리 가스의 원료는 상온 상압에서 고체, 액체 및 기체 중 어느 것이어도 좋다. 제1 처리 가스 원료가 상온 상압에서 액체인 경우에는 제1 가스 공급원(243b)과 MFC(243c) 사이에 도시되지 않는 기화기를 설치하면 좋다. 여기서는 원료는 기체로서 설명한다.The first process gas is one of a raw material gas, that is, a process gas. The first element is, for example, silicon (Si). That is, the first process gas is, for example, a silicon-containing gas. As the silicon-containing gas, for example, disilane (Si 2 H 6 ) gas is used. As the silicon-containing gas, tetraethyl orthosilicate (Si (OC 2 H 5 ) 4 ], (bistushibutylamino) silane [SiH 2 (NH (C 4 H 9 ) 2 , abbreviated as BTBAS) kiss dimethylamino silane (Si [N (CH 3) 2] 4, abbreviated: 4DMAS) gas, bis-diethylamino-silane (Si [N (C 2 H 5) 2] 2 H 2, abbreviation: 2DEAS) gas, a non- requester tert-butylamino silane (SiH 2 [NH (C 4 H 9)] 2, abbreviated: BTBAS) gas or the like, hexamethyldisilazane (C 6 H 19 NSi 2, abbreviation: HMDS) and trisilylamine ((SiH 3) 3 N, abbreviation: TSA), hexachlorodisilane (Si 2 Cl 6, abbreviation:. HCDS) and the like can be used in addition, the material of the first process gas may be either at normal temperature and pressure of solid, liquid and gaseous When the first process gas raw material is liquid at room temperature and normal pressure, a vaporizer not shown between the first gas supply source 243b and the MFC 243c may be provided. Here, the raw material is described as a gas.

바람직하게는 밸브(241c)의 하류측에 불활성 가스를 공급하기 위한 제1 불활성 가스 공급관(243a)이 접속된다. 불활성 가스 공급관(243a)에는 상류부터 불활성 가스원(243b), 매스 플로우 컨트롤러(243c), 밸브(243d)가 설치된다. 불활성 가스는 예컨대 헬륨(He) 가스가 이용된다. 불활성 가스는 가스 공급관(241a)을 흐르는 가스에 첨가되어 희석 가스로서 사용된다. 매스 플로우 컨트롤러(243c), 밸브(243d)를 제어하는 것에 의해 가스 도입관(236), 샤워 헤드(234)를 개재하여 공급하는 처리 가스의 농도나 유량을 보다 최적으로 튜닝할 수 있다.Preferably, a first inert gas supply pipe 243a for supplying an inert gas to the downstream side of the valve 241c is connected. The inert gas supply pipe 243a is provided with an inert gas source 243b, a mass flow controller 243c and a valve 243d from the upstream side. As the inert gas, for example, helium (He) gas is used. The inert gas is added to the gas flowing through the gas supply pipe 241a and used as a diluting gas. The mass flow controller 243c and the valve 243d are controlled so that the concentration and the flow rate of the process gas supplied through the gas introduction pipe 236 and the shower head 234 can be tuned more optimally.

가스 도입관(238)과 접속되는 가스 공급관(242a)에는 상류부터 합류관(240b), 매스 플로우 컨트롤러(242b), 밸브(242c)가 설치된다. 매스 플로우 컨트롤러(242b), 밸브(242c)에 의해 가스 공급관(242a)을 통과하는 가스의 유량이 제어된다. 합류관(240b)의 상류에는 제1 처리 가스 가스원(240a)이 설치된다.The gas supply pipe 242a connected to the gas supply pipe 238 is provided with a merging pipe 240b, a mass flow controller 242b and a valve 242c from the upstream side. The flow rate of the gas passing through the gas supply pipe 242a is controlled by the mass flow controller 242b and the valve 242c. A first process gas source 240a is provided upstream of the confluent pipe 240b.

바람직하게는 밸브(242c)의 하류측에 불활성 가스를 공급하기 위한 제2 불활성 가스 공급관(244a)이 접속된다. 불활성 가스 공급관(244a)에는 상류부터 불활성 가스원(244b), 매스 플로우 컨트롤러(244c), 밸브(244d)가 설치된다. 불활성 가스는 예컨대 헬륨(He) 가스가 이용된다. 불활성 가스는 가스 공급관(242a)을 흐르는 가스에 첨가되어 희석 가스로서 사용된다. 매스 플로우 컨트롤러(244c), 밸브(244d)를 제어하는 것에 의해 가스 도입관(238), 가스 공급 경로(235)를 흐르는 가스의 농도나 유량을 보다 최적하게 튜닝할 수 있다.A second inert gas supply pipe 244a for supplying an inert gas is preferably connected to the downstream side of the valve 242c. The inert gas supply pipe 244a is provided with an inert gas source 244b, a mass flow controller 244c and a valve 244d from the upstream side. As the inert gas, for example, helium (He) gas is used. The inert gas is added to the gas flowing through the gas supply pipe 242a and used as a diluting gas. By controlling the mass flow controller 244c and the valve 244d, the concentration and the flow rate of the gas flowing through the gas introduction pipe 238 and the gas supply path 235 can be tuned more optimally.

가스 공급관(241a), 매스 플로우 컨트롤러(241b), 밸브(241c), 가스 공급관(242a), 매스 플로우 컨트롤러(242b), 밸브(242c), 합류관(240b)을 제1 가스 공급계라고 부른다. 또한 가스원(240a), 가스 도입관(236), 가스 도입관(238)을 제1 가스 공급계에 포함시켜도 좋다.The gas supply pipe 241a, the mass flow controller 241b, the valve 241c, the gas supply pipe 242a, the mass flow controller 242b, the valve 242c and the confluent pipe 240b are referred to as a first gas supply system. The gas source 240a, the gas introduction pipe 236, and the gas introduction pipe 238 may be included in the first gas supply system.

제1 불활성 가스 공급관(243a), 매스 플로우 컨트롤러(243c), 밸브(243d), 제2 불활성 가스 공급관(244a), 매스 플로우 컨트롤러(244c), 밸브(244d)를 제1 불활성 가스 공급계라고 부른다. 또한 불활성 가스원(243b), 불활성 가스원(244b)을 제1 불활성 가스 공급계에 포함시켜도 좋다. 또한 제1 가스 공급계에 제1 불활성 가스 공급계를 포함시켜도 좋다.The first inert gas supply pipe 243a, the mass flow controller 243c, the valve 243d, the second inert gas supply pipe 244a, the mass flow controller 244c and the valve 244d are referred to as a first inert gas supply system . The inert gas source 243b and the inert gas source 244b may be included in the first inert gas supply system. The first gas supply system may include a first inert gas supply system.

(제2 가스 공급계)(Second gas supply system)

계속해서 도 14를 이용하여 제2 가스 공급계를 설명한다. 도 14의 B1은 도 11의 B1에 접속되고, B2는 도 11의 B2에 접속된다. 즉 가스 공급관(251a)은 가스 도입관(237)에 접속되고, 가스 공급관(252a)은 가스 도입관(239)에 접속된다.Next, the second gas supply system will be described with reference to Fig. B1 of Fig. 14 is connected to B1 of Fig. 11, and B2 is connected to B2 of Fig. The gas supply pipe 251a is connected to the gas supply pipe 237 and the gas supply pipe 252a is connected to the gas supply pipe 239. [

가스 공급관(251a)에는 상류부터 합류관(250b), 매스 플로우 컨트롤러(251b), 밸브(251c)가 설치된다. 매스 플로우 컨트롤러(251b), 밸브(251c)에 의해 가스 공급관(241a)을 통과하는 가스의 유량이 제어된다. 합류관(250b)의 상류에는 제2 처리 가스 가스원(250a)이 설치된다.The gas supply pipe 251a is provided with a merging pipe 250b, a mass flow controller 251b and a valve 251c from the upstream side. The flow rate of the gas passing through the gas supply pipe 241a is controlled by the mass flow controller 251b and the valve 251c. A second process gas source 250a is provided upstream of the confluent pipe 250b.

여기서 제2 처리 가스는 제1 원소와 다른 제2 원소를 함유한다. 제2 원소로서는 예컨대 질소(N), 탄소(C), 수소(H) 중 어느 하나다. 본 실시 형태에서는 실리콘의 질화원이 되는 질소 함유 가스가 이용된다. 구체적으로는 제2 처리 가스로서 암모니아(NH3) 가스가 이용된다. 또한 제2 처리 가스로서 이 원소를 복수 포함하는 가스를 이용해도 좋다.Wherein the second process gas contains a second element different from the first element. Examples of the second element include nitrogen (N), carbon (C), and hydrogen (H). In the present embodiment, a nitrogen-containing gas serving as a silicon nitride source is used. More specifically, ammonia (NH 3 ) gas is used as the second process gas. It is also possible to use a gas containing a plurality of these elements as the second process gas.

바람직하게는 밸브(251c)의 하류측에 불활성 가스를 공급하기 위한 제3 불활성 가스 공급관(253a)이 설치된다. 불활성 가스 공급관(253a)에는 상류부터 불활성 가스원(253b), 매스 플로우 컨트롤러(253c), 밸브(253d)가 설치된다. 불활성 가스는 예컨대 헬륨(He) 가스가 이용된다. 불활성 가스는 가스 공급관(251a)을 흐르는 가스의 희석 가스로서 사용된다. 매스 플로우 컨트롤러(253c), 밸브(253d)를 제어하는 것에 의해 가스 도입관(237), 샤워 헤드(234)를 개재하여 공급하는 가스의 농도나 유량을 보다 최적으로 튜닝할 수 있다.Preferably, a third inert gas supply pipe 253a for supplying inert gas is provided downstream of the valve 251c. The inert gas supply pipe 253a is provided with an inert gas source 253b, a mass flow controller 253c and a valve 253d from the upstream side. As the inert gas, for example, helium (He) gas is used. The inert gas is used as a diluting gas for the gas flowing through the gas supply pipe 251a. The mass flow controller 253c and the valve 253d are controlled so that the concentration and the flow rate of the gas supplied via the gas introduction pipe 237 and the shower head 234 can be tuned more optimally.

가스 공급관(252a)에는 상류부터 합류관(250b), 매스 플로우 컨트롤러(252b), 밸브(252c)가 설치된다. 매스 플로우 컨트롤러(252b), 밸브(252c)에 의해 가스 공급관(252a)을 통과하는 가스의 유량이 제어된다. 합류관(250b)의 상류에는 제2 처리 가스 가스원(250a)이 설치된다.The gas supply pipe 252a is provided with a merging pipe 250b, a mass flow controller 252b, and a valve 252c from the upstream side. The flow rate of the gas passing through the gas supply pipe 252a is controlled by the mass flow controller 252b and the valve 252c. A second process gas source 250a is provided upstream of the confluent pipe 250b.

바람직하게는 밸브(252c)의 하류측에 불활성 가스를 공급하기 위한 제4 불활성 가스 공급관(254a)이 설치된다. 불활성 가스 공급관(254a)에는 상류부터 불활성 가스원(254b), 매스 플로우 컨트롤러(254c), 밸브(254d)가 설치된다. 불활성 가스는 예컨대 헬륨(He) 가스가 이용된다. 불활성 가스는 가스 공급관(252a)을 흐르는 가스의 희석 가스로서 사용된다. 매스 플로우 컨트롤러(254c), 밸브(254d)를 제어하는 것에 의해 가스 도입관(239), 가스 공급 경로(235)를 흐르는 가스의 농도나 유량을 보다 최적하게 튜닝할 수 있다.Preferably, a fourth inert gas supply pipe 254a for supplying an inert gas to the downstream side of the valve 252c is provided. The inert gas supply pipe 254a is provided with an inert gas source 254b, a mass flow controller 254c and a valve 254d from the upstream side. As the inert gas, for example, helium (He) gas is used. The inert gas is used as a diluting gas for the gas flowing through the gas supply pipe 252a. By controlling the mass flow controller 254c and the valve 254d, the concentration and the flow rate of the gas flowing through the gas introduction pipe 239 and the gas supply path 235 can be tuned more optimally.

가스 공급관(251a), 매스 플로우 컨트롤러(251b), 밸브(251c), 가스 공급관(252a), 매스 플로우 컨트롤러(252b), 밸브(252c), 합류관(250b)을 제2 가스 공급계라고 부른다. 또한 가스원(250a), 가스 도입관(237), 가스 도입관(239)을 제2 가스 공급계에 포함시켜도 좋다.The gas supply pipe 251a, the mass flow controller 251b, the valve 251c, the gas supply pipe 252a, the mass flow controller 252b, the valve 252c and the confluent pipe 250b are referred to as a second gas supply system. Further, the gas source 250a, the gas introduction pipe 237, and the gas introduction pipe 239 may be included in the second gas supply system.

제3 불활성 가스 공급관(253a), 매스 플로우 컨트롤러(253c), 밸브(253d), 제4 불활성 가스 공급관(254a), 매스 플로우 컨트롤러(254c), 밸브(254d)를 제2 불활성 가스 공급계라고 부른다. 또한 불활성 가스원(253b), 불활성 가스원(254b)을 제2 불활성 가스 공급계에 포함시켜도 좋다. 또한 제2 가스 공급계에 제2 불활성 가스 공급계를 포함시켜도 좋다. 또한 제1 가스 공급계, 제2 가스 공급계를 가스 공급계라고 부른다.The third inert gas supply pipe 253a, the mass flow controller 253c, the valve 253d, the fourth inert gas supply pipe 254a, the mass flow controller 254c and the valve 254d are referred to as a second inert gas supply system . The inert gas source 253b and the inert gas source 254b may be included in the second inert gas supply system. The second gas supply system may include a second inert gas supply system. The first gas supply system and the second gas supply system are referred to as a gas supply system.

이상과 같이 제1 가스 공급계 및 제2 가스 공급계 각각에 매스 플로우 컨트롤러, 밸브를 설치하기 때문에 개별로 가스의 양을 제어할 수 있다. 또한 제1 불활성 가스 공급계, 제2 불활성 가스 공급계 각각에 매스 플로우 컨트롤러, 밸브를 설치하기 때문에 개별로 가스의 농도를 제어할 수 있다.As described above, since the mass flow controller and the valve are provided in each of the first gas supply system and the second gas supply system, the amount of gas can be individually controlled. Further, since the mass flow controller and the valve are provided in each of the first inert gas supply system and the second inert gas supply system, the gas concentration can be individually controlled.

(제어부)(Control section)

기판 처리 장치(900)는 기판 처리 장치(900)의 각(各) 부(部)의 동작을 제어하는 컨트롤러(260)를 포함한다.The substrate processing apparatus 900 includes a controller 260 that controls the operation of each (each) section of the substrate processing apparatus 900.

컨트롤러(260)의 개략을 도 15에 도시한다. 제어부(제어 수단)인 컨트롤러(260)는 CPU(260a)(Central Processing Unit), RAM(260b)(Random Access Memory), 기억 장치(260c), I/O 포트(260d)를 구비한 컴퓨터로서 구성된다. RAM(260b), 기억 장치(260c), I/O 포트(260d)는 내부 버스(260e)를 개재하여 CPU(260a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(260)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(261)나 외부 기억 장치(262)가 접속 가능하도록 구성된다. 또한 상위 장치(270)에 네트워크를 개재하여 접속되는 수신부(263)가 설치된다. 수신부(260)는 상위 장치(270)로부터 다른 장치의 정보를 수신하는 것이 가능하다.The outline of the controller 260 is shown in Fig. The controller 260 as a control unit is a computer having a CPU 260a (Central Processing Unit), a RAM 260b (Random Access Memory), a storage device 260c, and an I / O port 260d do. The RAM 260b, the storage device 260c and the I / O port 260d are configured to exchange data with the CPU 260a via an internal bus 260e. The controller 260 is configured to be connectable to an input / output device 261 configured as a touch panel or the like or an external storage device 262, for example. And a receiving unit 263 connected to the host apparatus 270 through a network is provided. The receiving unit 260 is capable of receiving information of another apparatus from the host apparatus 270.

기억 장치(260c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(260c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로그램 레시피 등이 판독 가능하도록 격납된다. 또한 프로세스 레시피는 후술하는 기판 처리 공정에서의 각 순서를 컨트롤러(260)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로그램 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 본 명세서에서 프로그램이라는 단어를 이용한 경우에는 프로그램 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다. 또한 RAM(260b)는 CPU(260a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.The storage device 260c is composed of, for example, a flash memory, an HDD (Hard Disk Drive), or the like. In the storage device 260c, a control program for controlling the operation of the substrate processing apparatus, a program recipe describing the order and condition of substrate processing to be described later, and the like are stored so as to be readable. The process recipe is combined with the controller 260 so as to obtain predetermined results by executing the respective steps in the substrate processing step described later, and functions as a program. Hereinafter, the program recipe and the control program are collectively referred to simply as a program. Further, when the word "program" is used in the present specification, there may be a case where only a program recipe is included, a case where only a control program is included, or both. Further, the RAM 260b is configured as a memory area (work area) in which programs and data read by the CPU 260a are temporarily held.

I/O 포트(260d)는 게이트 밸브(205), 승강 기구(218), 히터(213), 압력 조정기(222), 진공 펌프(223) 등에 접속된다. 또한 MFC(241b, 242b, 243c, 244c, 251b, 252b, 253c, 254c), 밸브(241c, 242c, 243d, 244d, 251c, 252c, 253d, 254d) 등에도 접속되어도 좋다.The I / O port 260d is connected to the gate valve 205, the lifting mechanism 218, the heater 213, the pressure regulator 222, the vacuum pump 223, and the like. The MFCs 241b, 242b, 243c, 244c, 251b, 252b, 253c, and 254c, the valves 241c, 242c, 243d, 244d, 251c, 252c, 253d, and 254d.

CPU(260a)는 기억 장치(260c)로부터의 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(261)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(260c)로부터 프로세스 레시피를 판독하도록 구성된다. 그리고 CPU(260a)는 판독된 프로세스 레시피의 내용을 따르도록 게이트 밸브(205)의 개폐 동작, 승강 기구(218)의 승강 동작, 히터(213)로의 전력 공급 동작, 압력 조정기(222)의 압력 조정 동작, 진공 펌프(223)의 ON/OFF 제어, 매스 플로우 컨트롤러의 유량 조정 동작, 밸브 등을 제어 가능하도록 구성된다.The CPU 260a is configured to read and execute the control program from the storage device 260c and to read the process recipe from the storage device 260c in response to input of an operation command from the input / output device 261. [ The CPU 260a controls the opening and closing operations of the gate valve 205, the elevating and lowering operation of the elevating mechanism 218, the power supply operation to the heater 213, the pressure regulating of the pressure regulator 222, Operation of the vacuum pump 223, ON / OFF control of the vacuum pump 223, flow rate adjustment operation of the mass flow controller, valve, and the like.

또한 컨트롤러(260)는 전용의 컴퓨터로서 구성되는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(262)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리나 메모리 카드 등의 반도체 메모리]를 준비하고, 이러한 외부 기억 장치(262)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(260)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(262)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(262)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 기억 장치(260c)나 외부 기억 장치(262)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(260c) 단체만을 포함하는 경우, 외부 기억 장치(262) 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다.The controller 260 is not limited to a dedicated computer, and may be configured as a general-purpose computer. (For example, a magnetic tape, a magnetic disk such as a flexible disk or a hard disk, an optical disk such as a CD or a DVD, a magneto-optical disk such as an MO, or the like) A semiconductor memory such as a USB memory or a memory card), and installing the program in a general-purpose computer by using the external storage device 262 can constitute the controller 260 according to the present embodiment. Further, the means for supplying the program to the computer is not limited to the case of supplying via the external storage device 262. [ The program may be supplied without interposing the external storage device 262 by using a communication means such as the Internet or a private line. Further, the storage device 260c and the external storage device 262 are configured as a computer-readable recording medium. Hereinafter, these are collectively referred to simply as a recording medium. In the present specification, the term " recording medium " includes the case where only the storage device 260c is included alone, the case where only the external storage device 262 is included alone, or both cases.

또한 본 실시 형태의 수신부에서는 상위 장치(270)로부터 다른 장치의 정보를 수신하는 것에 대하여 기재했지만, 이에 한정되지 않는다. 예컨대 그 외의 장치로부터 직접 정보를 수신해도 좋다. 또한 입출력 장치(261)로 다른 장치의 정보를 입력하고, 이에 기초하여 제어해도 좋다. 또한 다른 장치의 정보를 외부 기억 장치에 기억하고, 그 외부 기억 장치로부터 다른 장치의 정보를 수신해도 좋다.In the receiver of the present embodiment, the information of the other apparatus is received from the host apparatus 270, but the present invention is not limited thereto. For example, information may be directly received from other devices. The input / output device 261 may also be used to input information of another device and control it based on this information. Further, information of another apparatus may be stored in an external storage apparatus, and information of another apparatus may be received from the external storage apparatus.

계속해서 기판 처리 장치(900)를 이용한 하드 마스크 막(2006)의 형성 방법에 대하여 설명한다. 막 두께 측정 공정(S104) 후, 측정된 웨이퍼(200)는 기판 처리 장치(900)에 반입된다. 또한 이하의 설명에서 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(260)에 의해 제어된다.Next, a method of forming the hard mask film 2006 using the substrate processing apparatus 900 will be described. After the film thickness measuring step (S104), the measured wafer 200 is carried into the substrate processing apparatus 900. [ In the following description, the operation of each unit constituting the substrate processing apparatus is controlled by the controller 260. [

<기판 반입 공정><Substrate Bringing Step>

막 두께 측정 공정(S104)에서 실리콘 산화막(2005)의 막 두께 분포가 측정된 후, 웨이퍼(200)가 기판 처리 장치(900)에 반입된다. 구체적으로는 기판 재치부(210)를 승강 기구(218)에 의해 하강시켜 리프트 핀(207)이 관통공(214)으로부터 기판 재치부(210)의 상면측에 돌출시킨 상태로 한다. 또한 처리실(201) 내를 소정의 압력으로 조압(調壓)한 후, 게이트 밸브(205)를 개방하여 게이트 밸브(205)로부터 리프트 핀(207) 상에 웨이퍼(200)를 재치시킨다. 웨이퍼(200)가 리프트 핀(207) 상에 재치된 후, 승강 기구(218)가 기판 재치부(210)를 소정의 위치까지 상승시키는 것에 의해 웨이퍼(200)가 리프트 핀(207)으로부터 기판 재치부(210)에 재치된다.After the film thickness distribution of the silicon oxide film 2005 is measured in the film thickness measuring step (S104), the wafer 200 is carried into the substrate processing apparatus 900. [ More specifically, the substrate mounting portion 210 is lowered by the lifting mechanism 218 so that the lift pins 207 are projected from the through holes 214 to the upper surface side of the substrate mounting portion 210. After the inside of the processing chamber 201 is regulated to a predetermined pressure, the gate valve 205 is opened to place the wafer 200 on the lift pins 207 from the gate valve 205. After the wafer 200 is placed on the lift pins 207 and the lifting mechanism 218 raises the substrate mount 210 to a predetermined position, the wafer 200 is lifted from the lift pins 207, (210). &Lt; / RTI &gt;

(감압·승온 공정)(Decompression / Temperature Rising Process)

계속해서 처리실(201) 내가 소정의 압력(진공도)이 되도록 배기관(224)을 개재하여 처리실(201) 내를 배기한다. 이때 압력 센서가 측정한 압력값에 기초하여 압력 조정기(222)로서의 APC밸브의 개도(開度)를 피드백 제어한다. 또한 온도 센서(216)가 검출한 온도값에 기초하여 처리실(201) 내가 소정의 온도가 되도록 히터(213)로의 통전량을 피드백 제어한다. 구체적으로는 기판 재치부(210)를 히터(213)에 의해 미리 가열해두고, 웨이퍼(200) 또는 기판 재치부(210)의 온도 변화가 없어지고 나서 소정 시간 둔다. 그 동안 처리실(201) 내에 잔류하는 수분 또는 부재로부터의 탈(脫) 가스 등이 있는 경우에는 진공 배기나 불활성 가스 공급에 의한 퍼지에 의해 제거해도 좋다. 이것으로 성막 프로세스 전의 준비가 완료된다. 또한 처리실(201) 내를 소정의 압력으로 배기할 때에 1회 도달 가능한 진공도까지 진공 배기해도 좋다.Subsequently, the inside of the processing chamber 201 is exhausted through the exhaust pipe 224 so that the processing chamber 201 becomes a predetermined pressure (vacuum degree). At this time, based on the pressure value measured by the pressure sensor, the opening degree of the APC valve as the pressure regulator 222 is feedback-controlled. Based on the temperature value detected by the temperature sensor 216, feedback control of the amount of electricity to the heater 213 so that the processing chamber 201 is at a predetermined temperature. More specifically, the substrate placement unit 210 is heated in advance by the heater 213, and the wafer 200 or the substrate placement unit 210 is left for a predetermined time after the temperature change disappears. If there is water remaining in the treatment chamber 201 or a deaeration gas from the member during this time, it may be removed by purging by vacuum evacuation or inert gas supply. This completes the preparations before the film forming process. Further, when the inside of the processing chamber 201 is evacuated to a predetermined pressure, it may be evacuated to a vacuum degree reachable once.

웨이퍼(200)가 기판 재치부(210)에 재치되고, 처리실(201) 내의 분위기가 안정된 후, 매스 플로우 컨트롤러(241b, 242b, 251b, 252b)를 가동시키는 것과 함께, 밸브(241c, 242c, 251c, 252c)의 개도를 조정한다. 이때 매스 플로우 컨트롤러(243c, 244c, 253c, 254c)를 가동시키는 것과 함께 밸브(243d, 244d, 253d, 254d)의 개도를 조정해도 좋다.The wafers 200 are placed on the substrate placing portion 210 and the mass flow controllers 241b, 242b, 251b and 252b are operated after the atmosphere in the processing chamber 201 is stabilized, and valves 241c, 242c and 251c , 252c. At this time, the opening of the valves 243d, 244d, 253d, and 254d may be adjusted while operating the mass flow controllers 243c, 244c, 253c, and 254c.

(가스 공급 공정)(Gas supply step)

가스 공급 공정에서는 제1 가스 공급계 및 제2 가스 공급계로부터 처리실(201)에 가스를 공급한다.In the gas supply step, gas is supplied to the processing chamber 201 from the first gas supply system and the second gas supply system.

가스를 공급할 때에는 상위 장치(270)로부터 수신한 절연막(2013)의 막 두께 측정 데이터에 따라 제1 가스 공급계, 제2 가스 공급계의 매스 플로우 컨트롤러나 밸브를 제어하여 웨이퍼(200)의 중앙면에 공급하는 처리 가스의 양(또는 농도)과 외주면에 공급하는 처리 가스의 양(또는 농도)을 각각 제어한다. 보다 바람직하게는 상위 장치(270)로부터 수신한 측정 데이터에 따라 센터 존 히터(213a)와 아웃 존 히터(213b)를 제어하여 웨이퍼(200)의 면내의 온도 분포를 제어한다.When the gas is supplied, the mass flow controller and the valve of the first gas supply system and the second gas supply system are controlled according to the film thickness measurement data of the insulating film 2013 received from the upper apparatus 270, (Or concentration) of the process gas to be supplied to the outer circumferential surface and the amount (or the concentration) of the process gas to be supplied to the outer circumferential surface, respectively. More preferably, the center zone heater 213a and the out zone heater 213b are controlled in accordance with the measurement data received from the host device 270 to control the temperature distribution in the plane of the wafer 200.

처리실(201) 내에 공급된 가스는 처리실(201) 내에서 분해되어, 연마 후의 실리콘 산화막(2005) 상에 하드 마스크 막(2006)을 형성한다.The gas supplied into the processing chamber 201 is decomposed in the processing chamber 201 to form the hard mask film 2006 on the silicon oxide film 2005 after polishing.

소정 시간이 경과한 후, 각 밸브를 닫고 가스의 공급을 정지한다.After a predetermined time has elapsed, the valves are closed and the gas supply is stopped.

이때의 히터(213)의 온도는 이미 형성된 구성에 악영향을 미치지 않는 온도로 한다. 예컨대 웨이퍼(200)가 300℃ 내지 450℃의 범위 내의 소정의 온도가 되도록 설정한다.The temperature of the heater 213 at this time is set to a temperature that does not adversely affect the already formed structure. For example, the wafer 200 is set to a predetermined temperature within the range of 300 ° C to 450 ° C.

불활성 가스로서는 He가스 외에도 막에 악영향이 없는 가스를 사용하면 좋고, 예컨대 Ar, N2, Ne, Xe 등의 희가스를 이용해도 좋다.As the inert gas, a gas which does not adversely affect the film other than the He gas may be used, and a rare gas such as Ar, N 2 , Ne, or Xe may be used.

(기판 반출 공정)(Substrate removal step)

가스 공급 공정이 끝난 후, 기판 재치부(210)를 승강 기구(218)에 의해 하강시켜 리프트 핀(207)이 관통공(214)으로부터 기판 재치부(210)의 상면에 돌출된 상태로 한다. 또한 처리실(201) 내를 소정 압력으로 조압한 후, 게이트 밸브(205)를 개방하고 웨이퍼(200)를 리프트 핀(207) 상으로부터 게이트 밸브(205) 외로 반송한다.The substrate mounting portion 210 is lowered by the lifting mechanism 218 so that the lift pins 207 protrude from the through holes 214 to the upper surface of the substrate mounting portion 210. [ After the inside of the processing chamber 201 is regulated to a predetermined pressure, the gate valve 205 is opened and the wafer 200 is transferred from the lift pin 207 to the outside of the gate valve 205.

계속해서 본 장치를 이용하여 하드 마스크 막(2006)의 막 두께를 제어하는 방법을 설명한다. 전술과 같이 연마 공정(S103) 종료 후, poly-Si막(2005)의 막 두께는 웨이퍼(200)의 중앙면과 외주면에서 달라진다. 막 두께 측정 공정(S104)에서는 그 막 두께 분포를 측정한다. 측정 결과는 상위 장치(270)를 통해서 RAM(260b)에 격납된다. 격납된 데이터는 기억 장치(260c) 내의 레시피와 비교되어 그 레시피에 기초한 장치 제어가 이뤄지고, 막 두께 분포를 조정(튜닝)한다.Next, a method of controlling the film thickness of the hard mask film 2006 by using this apparatus will be described. After the completion of the polishing step (S103) as described above, the film thickness of the poly-Si film 2005 is different from the center face of the wafer 200 and the outer face. In the film thickness measuring step (S104), the film thickness distribution is measured. The measurement result is stored in the RAM 260b through the host device 270. [ The stored data is compared with a recipe in the storage device 260c to control the apparatus based on the recipe, and adjusts (tunes) the film thickness distribution.

다음으로 RAM(260b)에 격납된 데이터가 분포A인 경우를 설명한다. 분포A의 경우란 도 7, 도 8에 도시하는 바와 같이 poly-Si막(2005c)이 poly-Si막(2005d)보다 두꺼운 경우를 말한다.Next, the case where the data stored in the RAM 260b is the distribution A will be described. In the case of the distribution A, as shown in Figs. 7 and 8, the poly-Si film 2005c is thicker than the poly-Si film 2005d.

분포A의 경우, 본 공정에서는 웨이퍼(200)의 외주면에 형성하는 하드 마스크 막(2006b)을 두껍게 하여 웨이퍼(200)의 중앙면에 형성하는 하드 마스크 막(2006a)의 막 두께가 하드 마스크 막(2006b)보다 얇도록 제어한다. 구체적으로는 가스를 공급할 때, 웨이퍼(200)의 외주면에 공급하는 실리콘 함유 가스가 웨이퍼(200)의 중앙면보다 많도록 제어한다. 이와 같이 하는 것에 의해 본 반도체 장치에서의 하드 마스크 막의 높이, 즉 poly-Si막(2005)에 하드 마스크 막(2006)을 중첩한 적층막의 막 두께를 도 8에 도시하는 막 두께 분포A'과 같이 보정할 수 있다. 즉 적층막의 막 두께를 막 두께 분포A'과 같이 보정할 수 있다.In the case of distribution A, in this process, the thickness of the hard mask film 2006a formed on the center plane of the wafer 200 is increased by thickening the hard mask film 2006b formed on the outer circumferential face of the wafer 200, 2006b. Specifically, when the gas is supplied, the control is performed so that the silicon-containing gas supplied to the outer peripheral surface of the wafer 200 is larger than the central surface of the wafer 200. By doing so, the height of the hard mask film in the present semiconductor device, that is, the film thickness of the laminated film in which the hard mask film 2006 is superposed on the poly-Si film 2005, Can be corrected. That is, the film thickness of the laminated film can be corrected to be equal to the film thickness distribution A '.

이때 제1 가스 공급계에서는 매스 플로우 컨트롤러(241b)를 제어하는 것과 함께 밸브(241c)의 개도를 제어하여 샤워 헤드(234)로부터 처리실(201)에 공급하는 실리콘 함유 가스의 양을 제어한다. 또한 매스 플로우 컨트롤러(242b)를 제어하는 것과 함께 밸브(242c)의 개도를 제어하여 가스 공급 경로(235)로부터 처리실(201)에 실리콘 함유 가스를 공급한다. 웨이퍼(200)의 처리면에서의 단위 면적당의 실리콘 함유 가스의 폭로량은, 가스 공급 경로(235)로부터 공급되는 가스의 폭로량이 샤워 헤드로부터 공급되는 가스의 폭로량보다 많아지도록 제어된다. 여기서 말하는 폭로량이란 처리 가스의 주성분의 폭로량을 말한다. 본 실시 형태에서는 처리 가스가 실리콘 함유 가스이며, 주성분은 실리콘이다.At this time, the first gas supply system controls the mass flow controller 241b and controls the opening degree of the valve 241c to control the amount of the silicon-containing gas supplied from the shower head 234 to the processing chamber 201. The gas flow controller 234 controls the mass flow controller 242b and controls the opening degree of the valve 242c to supply the silicon containing gas to the processing chamber 201 from the gas supply path 235. The exposure amount of the silicon-containing gas per unit area on the processing surface of the wafer 200 is controlled so that the exposure amount of the gas supplied from the gas supply path 235 becomes larger than the exposure amount of the gas supplied from the shower head. Here, the exposure amount refers to the exposure amount of the main component of the process gas. In the present embodiment, the process gas is a silicon-containing gas, and the main component is silicon.

또한 제2 가스 공급계에서는 매스 플로우 컨트롤러(251b)를 제어하는 것과 함께 밸브(251c)의 개도를 제어하여 샤워 헤드(234)로부터 공급하는 질소 함유 가스의 양을 제어한다. 가스 공급관(251a)에서의 질소 함유 가스의 양은 가스 공급관(241a)에서의 실리콘 함유 가스의 양에 대응한 양으로 한다. 또한 매스 플로우 컨트롤러(252b)를 제어하는 것과 함께 밸브(252c)의 개도를 제어하여 가스 공급 경로(235)로부터 질소 함유 가스를 공급한다. 가스 공급관(252a)에서의 질소 함유 가스의 양은 가스 공급관(242a)에서의 실리콘 함유 가스의 양에 대응한 양으로 한다.In the second gas supply system, the mass flow controller 251b is controlled, and the opening degree of the valve 251c is controlled to control the amount of the nitrogen-containing gas supplied from the shower head 234. The amount of the nitrogen-containing gas in the gas supply pipe 251a is an amount corresponding to the amount of the silicon-containing gas in the gas supply pipe 241a. And also controls the mass flow controller 252b and controls the opening degree of the valve 252c to supply the nitrogen-containing gas from the gas supply path 235. [ The amount of the nitrogen-containing gas in the gas supply pipe 252a is an amount corresponding to the amount of the silicon-containing gas in the gas supply pipe 242a.

이때 웨이퍼(200)의 처리면에서의 단위 면적당의 실리콘 함유 가스의 폭로량은, 가스 공급 경로(235)로부터 공급되는 가스의 폭로량이 샤워 헤드(234)로부터 공급되는 가스의 폭로량보다 많아지도록 제어된다. 여기서 말하는 폭로량이란 처리 가스의 주성분의 폭로량을 말한다. 본 실시 형태에서는 처리 가스가 실리콘 함유 가스이며, 주성분은 실리콘이다.At this time, the exposure amount of the silicon-containing gas per unit area on the processing surface of the wafer 200 is controlled so that the exposure amount of the gas supplied from the gas supply path 235 becomes larger than the exposure amount of the gas supplied from the shower head 234. Here, the exposure amount refers to the exposure amount of the main component of the process gas. In the present embodiment, the process gas is a silicon-containing gas, and the main component is silicon.

샤워 헤드(234)를 개재하여 공급된 실리콘 함유 가스와 질소 함유 가스는 웨이퍼(200)의 중앙면에 형성된 poly-Si막(2005c) 상에 공급된다. 공급된 가스는 도 7에 도시하는 바와 같이 poly-Si막(2005c) 상에 하드 마스크 막(2006a)을 형성한다.The silicon-containing gas and the nitrogen-containing gas supplied via the showerhead 234 are supplied onto the poly-Si film 2005c formed on the center face of the wafer 200. [ The supplied gas forms a hard mask film 2006a on the poly-Si film 2005c as shown in Fig.

가스 공급 경로(235)를 개재하여 공급된 실리콘 함유 가스와 질소 함유 가스는 웨이퍼(200)의 외주면에 형성된 poly-Si막(2005d) 상에 공급된다. 공급된 가스는 도 7에 도시하는 바와 같이 poly-Si막(2005d) 상에 하드 마스크 막(2006b)을 형성한다.The silicon-containing gas and the nitrogen-containing gas supplied via the gas supply path 235 are supplied onto the poly-Si film 2005d formed on the outer peripheral surface of the wafer 200. [ The supplied gas forms a hard mask film 2006b on the poly-Si film 2005d as shown in Fig.

전술과 같이 웨이퍼(200)의 처리면에서 단위 면적당의 실리콘 함유 가스의 폭로량은, poly-Si막(2005d) 상에서 poly-Si막(2005c) 상보다 많기 때문에, 하드 마스크 막(2006b)의 막 두께를 하드 마스크 막(2006a)보다 두껍게 할 수 있다.As described above, since the exposure amount of the silicon-containing gas per unit area on the processed surface of the wafer 200 is larger than that on the poly-Si film 2005c on the poly-Si film 2005d, the film thickness of the hard mask film 2006b Can be thicker than the hard mask film 2006a.

이때 도 7에 도시하는 바와 같이 웨이퍼(200)의 외주면에서의 요 구조 표면(2002a)으로부터 하드 마스크 막(2006b)의 상단까지의 높이(H1b)와, 웨이퍼(200) 중앙면에서의 요 구조 표면(2002a)으로부터 하드 마스크 막(2006a) 상단까지의 높이(H1a)가 실질적으로 같아지도록 하드 마스크 막(2006)의 두께를 제어한다. 보다 바람직하게는 웨이퍼(200)의 표면으로부터 하드 마스크 막(2006b)의 상단까지의 거리와, 웨이퍼(200)의 표면으로부터 하드 마스크 막(2006a)의 상단까지의 거리의 차이가 소정 범위 내가 되도록 제어한다. 또한 보다 바람직하게는 상기 기판의 면내에서의 하드 마스크 막(2006)의 높이의 분포가 소정의 범위 내가 되도록 하드 마스크 막(2006)의 막 두께 분포를 제어한다.7, the height H1b from the yaw structure surface 2002a on the outer circumferential surface of the wafer 200 to the upper end of the hard mask film 2006b, the height H1b from the yaw structure surface 2002a on the center surface of the wafer 200, The thickness of the hard mask film 2006 is controlled such that the height H1a from the upper surface 2002a to the upper end of the hard mask film 2006a is substantially equal. The difference between the distance from the surface of the wafer 200 to the upper end of the hard mask film 2006b and the distance from the surface of the wafer 200 to the upper end of the hard mask film 2006a is controlled to be within a predetermined range do. More preferably, the film thickness distribution of the hard mask film 2006 is controlled such that the distribution of the height of the hard mask film 2006 within the plane of the substrate is within a predetermined range.

또한 다른 방법으로서 가스 공급관(241a)과 가스 공급관(242a)의 실리콘 함유 가스의 공급량을 마찬가지로 하고, 그 대신에 가스 공급관(241a)과 가스 공급관(242a) 각각의 실리콘 함유 가스의 농도를 제어해도 좋다. 실리콘 함유 가스의 농도를 제어할 때에는 제1 불활성 가스 공급계를 제어하는 것에 의해 가스 공급관(241a), 가스 공급관(242a)을 통과하는 실리콘 함유 가스의 농도를 제어한다. 분포A의 경우, 가스 공급관(241a)을 통과하는 실리콘 함유 가스의 농도를 낮게 하는 것과 함께, 가스 공급관(242a)을 통과하는 실리콘 함유 가스의 농도를 가스 공급관(241a)을 통과하는 가스의 농도보다 높게 한다.As another method, the supply amount of the silicon-containing gas in the gas supply pipe 241a and the gas supply pipe 242a may be controlled similarly and the concentration of the silicon-containing gas in each of the gas supply pipe 241a and the gas supply pipe 242a may be controlled instead . When the concentration of the silicon-containing gas is controlled, the concentration of the silicon-containing gas passing through the gas supply pipe 241a and the gas supply pipe 242a is controlled by controlling the first inert gas supply system. In the case of the distribution A, the concentration of the silicon-containing gas passing through the gas supply pipe 241a is lowered and the concentration of the silicon-containing gas passing through the gas supply pipe 242a is lower than the concentration of the gas passing through the gas supply pipe 241a .

이와 같이 하는 것에 의해 웨이퍼(200)의 처리면에서의 단위 면적당의 실리콘 함유 가스의 폭로량에 관하여, 가스 공급 경로(235)로부터 공급되는 가스량이 샤워 헤드(234)로부터 공급되는 가스량보다 많아지도록 보다 치밀하게 제어할 수 있다. 이와 같이 제어하는 것에 의해 보다 확실하게 하드 마스크 막(2006b)의 막 두께를 하드 마스크 막(2006a)보다 두껍게 하는 것이 가능해진다.The amount of gas supplied from the gas supply path 235 becomes greater than the amount of gas supplied from the shower head 234 with respect to the amount of silicon-containing gas exposures per unit area on the processed surface of the wafer 200, . By controlling in this way, it becomes possible to more reliably make the film thickness of the hard mask film 2006b thicker than the hard mask film 2006a.

보다 바람직하게는 가스 공급관(241a)과 가스 공급관(242a)의 실리콘 함유 가스의 공급량을 다르게 하는 것과 함께 농도를 다르게 해도 좋다. 이와 같이 제어하는 것에 의해 단위 면적당의 실리콘 함유 가스의 폭로량을 보다 큰 차분(差分)으로 공급할 수 있다. 즉 하드 마스크 막(2006a)과 하드 마스크 막(2006b)의 막 두께의 차이를 보다 크게 할 수 있다. 따라서 연마 공정(S103)에서 poly-Si막(2005c)과 poly-Si막(2005d)의 높이 차이가 커져도 높이를 맞추는 것이 가능해진다.More preferably, the supply amount of the silicon-containing gas between the gas supply pipe 241a and the gas supply pipe 242a may be made different, and the concentration may be different. By controlling in this manner, the exposure amount of the silicon-containing gas per unit area can be supplied with a larger difference. The difference in film thickness between the hard mask film 2006a and the hard mask film 2006b can be increased. Therefore, even if the height difference between the poly-Si film 2005c and the poly-Si film 2005d increases in the polishing step (S103), the height can be matched.

또한 보다 바람직하게는 전술과 같이 처리 가스를 제어하는 것과 병행하여 센터 존 히터(213a)와 아웃 존 히터(213b)를 제어해도 좋다. 형성되는 막 두께는 온도에 비례하기 때문에, 분포A의 경우 아웃 존 히터(213b)의 온도를 센터 존 히터(213a)보다 높게 한다. 예컨대 디실란 가스와 같은 온도 조건이 막 생성 효율에 크게 기여하는 가스를 이용하여 하드 마스크 막(2006)을 형성하는 경우에 유효하다.More preferably, the center zone heater 213a and the out zone heater 213b may be controlled in parallel with the control of the process gas as described above. Since the formed film thickness is proportional to the temperature, in the case of the distribution A, the temperature of the out zone heater 213b is made higher than the center zone heater 213a. It is effective when the hard mask film 2006 is formed by using a gas whose temperature condition such as disilane gas contributes greatly to the film forming efficiency.

이와 같이 처리 가스 공급량(농도)과 온도를 병행하여 제어하면 보다 치밀한 막 두께 제어가 가능해진다.By controlling the supply amount (concentration) of the process gas and the temperature in this manner in parallel, more precise control of the film thickness becomes possible.

다음으로 RAM(260b)에 격납된 데이터가 분포B인 경우를 설명한다. 분포B의 경우란 도 9, 도 10에 도시하는 바와 같이 poly-Si막(2005d)이 poly-Si막(2005c)보다 두꺼운 경우를 말한다.Next, the case where the data stored in the RAM 260b is distribution B will be described. In the case of the distribution B, it refers to a case where the poly-Si film 2005d is thicker than the poly-Si film 2005c as shown in Figs. 9 and 10.

분포B의 경우, 본 공정에서는 웨이퍼(200)의 중앙면에 형성하는 하드 마스크 막(2006a)을 두껍게 하여, 웨이퍼(200)의 외주면에 형성하는 하드 마스크 막(2006b)의 막 두께가 하드 마스크 막(2006a)보다 작도록 제어한다. 구체적으로는 가스를 공급할 때, 웨이퍼(200) 중앙면에 공급하는 실리콘 함유 가스를 웨이퍼(200) 외주면보다 많게 하도록 제어한다. 이와 같이 하는 것에 의해 본 반도체 장치에서의 절연막의 높이, 즉 절연막(2013)에 하드 마스크 막(2006)을 중첩한 높이를 도 10에 도시하는 타겟 막 두께 분포B'와 같이 보정할 수 있다. 즉 적층막의 막 두께를 막 두께 분포B'와 같이 보정할 수 있다.In the case of the distribution B, in this process, the hard mask film 2006a formed on the center plane of the wafer 200 is made thick, and the film thickness of the hard mask film 2006b formed on the outer circumferential face of the wafer 200 becomes thicker than the hard mask film 2006a. (2006a). Specifically, when the gas is supplied, the silicon-containing gas to be supplied to the central plane of the wafer 200 is controlled to be larger than the outer peripheral plane of the wafer 200. By doing so, the height of the insulating film in the present semiconductor device, that is, the height of the insulating film 2013 overlaid on the hard mask film 2006 can be corrected to the target film thickness distribution B 'shown in FIG. That is, the film thickness of the laminated film can be corrected to be equal to the film thickness distribution B '.

이때 제1 가스 공급계에서는 매스 플로우 컨트롤러(241b)를 제어하는 것과 함께 밸브(241c)의 개도를 제어하여 샤워 헤드(234)로부터 처리실(201)에 공급하는 실리콘 함유 가스의 양을 제어한다. 또한 매스 플로우 컨트롤러(242b)를 제어하는 것과 함께 밸브(242c)의 개도를 제어하여 가스 공급 경로(235)로부터 처리실(201)에 실리콘 함유 가스를 공급한다. 웨이퍼(200)의 처리면에서의 단위 면적당의 실리콘 함유 가스의 폭로량은, 샤워 헤드(234)로부터 공급되는 가스의 폭로량이 가스 공급 경로(235)로부터 공급되는 가스의 폭로량보다 많아지도록 제어된다.At this time, the first gas supply system controls the mass flow controller 241b and controls the opening degree of the valve 241c to control the amount of the silicon-containing gas supplied from the shower head 234 to the processing chamber 201. The gas flow controller 234 controls the mass flow controller 242b and controls the opening degree of the valve 242c to supply the silicon containing gas to the processing chamber 201 from the gas supply path 235. The exposure amount of the silicon-containing gas per unit area on the processing surface of the wafer 200 is controlled such that the exposure amount of the gas supplied from the shower head 234 becomes larger than the exposure amount of the gas supplied from the gas supply path 235. [

또한 제2 가스 공급계에서는 매스 플로우 컨트롤러(251b)를 제어하는 것과 함께 밸브(251c)의 개도를 제어하여 샤워 헤드(234)로부터 공급하는 질소 함유 가스의 양을 제어한다. 가스 공급관(251a)에서의 질소 함유 가스의 양은 가스 공급관(241a)에서의 실리콘 함유 가스의 양에 대응한 양으로 한다. 또한 매스 플로우 컨트롤러(252b)를 제어하는 것과 함께 밸브(252c)의 개도를 제어하여 가스 공급 경로(235)로부터 질소 함유 가스를 공급한다. 가스 공급관(252a)에서의 질소 함유 가스의 양은 가스 공급관(242a)에서의 실리콘 함유 가스의 양에 대응한 양으로 한다.In the second gas supply system, the mass flow controller 251b is controlled, and the opening degree of the valve 251c is controlled to control the amount of the nitrogen-containing gas supplied from the shower head 234. The amount of the nitrogen-containing gas in the gas supply pipe 251a is an amount corresponding to the amount of the silicon-containing gas in the gas supply pipe 241a. And also controls the mass flow controller 252b and controls the opening degree of the valve 252c to supply the nitrogen-containing gas from the gas supply path 235. [ The amount of the nitrogen-containing gas in the gas supply pipe 252a is an amount corresponding to the amount of the silicon-containing gas in the gas supply pipe 242a.

이때 웨이퍼(200)의 처리면에서의 단위 면적당의 실리콘 함유 가스의 폭로량은, 샤워 헤드(234)로부터 공급되는 가스의 폭로량이 가스 공급 경로(235)로부터 공급되는 가스의 폭로량보다 많아지도록 제어된다.At this time, the exposure amount of the silicon-containing gas per unit area on the processing surface of the wafer 200 is controlled so that the exposure amount of the gas supplied from the shower head 234 becomes larger than the exposure amount of the gas supplied from the gas supply path 235.

샤워 헤드(234)를 개재하여 공급된 실리콘 함유 가스와 질소 함유 가스는 웨이퍼(200)의 중앙면에 형성된 poly-Si막(2005c) 상에 공급된다. 공급된 가스는 도 9에 도시하는 바와 같이 poly-Si막(2005c) 상에 하드 마스크 막(2006a)을 형성한다.The silicon-containing gas and the nitrogen-containing gas supplied via the showerhead 234 are supplied onto the poly-Si film 2005c formed on the center face of the wafer 200. [ The supplied gas forms a hard mask film 2006a on the poly-Si film 2005c as shown in Fig.

가스 공급 경로(235)를 개재하여 공급된 실리콘 함유 가스와 질소 함유 가스는 웨이퍼(200)의 외주면에 형성된 poly-Si막(2005d) 상에 공급된다. 공급된 가스는 도 9에 도시하는 바와 같이 poly-Si막(2005d) 상에 하드 마스크 막(2006b)을 형성한다.The silicon-containing gas and the nitrogen-containing gas supplied via the gas supply path 235 are supplied onto the poly-Si film 2005d formed on the outer peripheral surface of the wafer 200. [ The supplied gas forms a hard mask film 2006b on the poly-Si film 2005d as shown in Fig.

전술과 같이 웨이퍼(200)의 처리면에서 단위 면적당의 실리콘 함유 가스의 폭로량은 poly-Si막(2005c) 상에서 poly-Si막(2005d) 상보다 많아지기 때문에, 하드 마스크 막(2006a)의 막 두께를 하드 마스크 막(2006b)보다 두껍게 할 수 있다.As described above, since the exposure amount of the silicon-containing gas per unit area on the processed surface of the wafer 200 is larger than that on the poly-Si film 2005d on the poly-Si film 2005c, the film thickness of the hard mask film 2006a Can be made thicker than the hard mask film 2006b.

이때 도 9에 도시하는 바와 같이 웨이퍼(200)의 외주면에서의 요 구조 표면(2002a)으로부터 하드 마스크 막(2006b)의 상단까지의 높이(H1b)와, 웨이퍼(200)의 중앙면에서의 요 구조 표면(2002a)으로부터 하드 마스크 막(2006a) 상단까지의 높이(H1a)가 실질적으로 같아지도록 하드 마스크 막(2006)의 두께가 제어된다. 보다 바람직하게는 웨이퍼(200)의 표면으로부터 하드 마스크 막(2006b)의 상단까지의 거리와, 웨이퍼(200)의 표면으로부터 하드 마스크 막(2006a)의 상단까지의 거리의 차이가 소정 범위 내가 되도록 제어한다. 또한 보다 바람직하게는 상기 기판의 면내에서의 하드 마스크 막(2006)의 높이의 분포가 소정의 범위 내가 되도록 하드 마스크 막(2006)의 막 두께 분포가 제어된다.9, the height H1b from the yaw structure surface 2002a on the outer circumferential surface of the wafer 200 to the upper end of the hard mask film 2006b and the height H1b from the center surface of the wafer 200 The thickness of the hard mask film 2006 is controlled such that the height H1a from the surface 2002a to the top of the hard mask film 2006a is substantially equal. The difference between the distance from the surface of the wafer 200 to the upper end of the hard mask film 2006b and the distance from the surface of the wafer 200 to the upper end of the hard mask film 2006a is controlled to be within a predetermined range do. More preferably, the film thickness distribution of the hard mask film 2006 is controlled such that the distribution of the height of the hard mask film 2006 within the plane of the substrate is within a predetermined range.

또한 다른 방법으로서 가스 공급관(241a)과 가스 공급관(242a)의 실리콘 함유 가스의 공급량을 마찬가지로 하고, 그 대신에 가스 공급관(241a)과 가스 공급관(242a) 각각의 실리콘 함유 가스의 농도를 제어해도 좋다. 실리콘 함유 가스의 농도를 제어할 때에는 제1 불활성 가스 공급계를 제어하는 것에 의해 가스 공급관(241a), 가스 공급관(242a)을 통과하는 실리콘 함유 가스의 농도를 제어한다. 분포B의 경우, 가스 공급관(242a)을 통과하는 실리콘 함유 가스의 농도를 작게 하는 것과 함께, 가스 공급관(241a)을 통과하는 실리콘 함유 가스의 농도를 가스 공급관(242a)을 통과하는 가스의 농도보다 높게 한다.As another method, the supply amount of the silicon-containing gas in the gas supply pipe 241a and the gas supply pipe 242a may be controlled similarly and the concentration of the silicon-containing gas in each of the gas supply pipe 241a and the gas supply pipe 242a may be controlled instead . When the concentration of the silicon-containing gas is controlled, the concentration of the silicon-containing gas passing through the gas supply pipe 241a and the gas supply pipe 242a is controlled by controlling the first inert gas supply system. In the case of the distribution B, the concentration of the silicon-containing gas passing through the gas supply pipe 242a is reduced and the concentration of the silicon-containing gas passing through the gas supply pipe 241a is set to be lower than the concentration of the gas passing through the gas supply pipe 242a .

개인 것 같이 하는 것에 의해 보다 확실하게 웨이퍼(200)의 처리면에서의 단위 면적당의 실리콘 함유 가스의 폭로량은, 샤워 헤드(234)로부터 공급되는 가스량이 가스 공급 경로(235)로부터 공급되는 가스량보다 많아지도록 제어할 수 있다. 이와 같이 제어하는 것에 의해 보다 확실하게 하드 마스크 막(2006a)의 막 두께를 하드 마스크 막(2006b)보다 두껍게 하는 것이 가능해진다.The exposure amount of the silicon-containing gas per unit area on the processing surface of the wafer 200 more reliably becomes larger than the amount of gas supplied from the shower head 234 is larger than the amount of gas supplied from the gas supply path 235 . By controlling in this manner, it becomes possible to more reliably make the film thickness of the hard mask film 2006a thicker than the hard mask film 2006b.

보다 바람직하게는 가스 공급관(251a)과 가스 공급관(252a)의 실리콘 함유 가스의 공급량을 다르게 하는 것과 함께 농도를 다르게 해도 좋다. 이와 같이 제어하는 것에 의해 단위 면적당의 실리콘 함유 가스의 폭로량을 보다 큰 차분으로 공급할 수 있다. 즉 하드 마스크 막(2006a)과 하드 마스크 막(2006b)의 막 두께 차이를 보다 크게 할 수 있다. 따라서 연마 공정(S103)에서 poly-Si막(2005c)의 높이와 poly-Si막(2005d)의 높이의 차이가 커져도 웨이퍼(200)의 면내에서 높이를 맞추는 것이 가능해진다.More preferably, the supply amount of the silicon-containing gas between the gas supply pipe 251a and the gas supply pipe 252a may be made different, and the concentration may be different. By controlling in this manner, the exposure amount of the silicon-containing gas per unit area can be supplied with a larger difference. The difference in film thickness between the hard mask film 2006a and the hard mask film 2006b can be increased. Therefore, even if the difference between the height of the poly-Si film 2005c and the height of the poly-Si film 2005d in the polishing step (S103) is large, it is possible to adjust the height in the plane of the wafer 200.

또한 보다 바람직하게는 전술과 같이 처리 가스를 제어하는 것과 병행하여 센터 존 히터(213a)와 아웃 존 히터(213b)를 제어해도 좋다. 형성되는 막 두께는 온도에 비례하기 때문에, 분포B의 경우 센터 존 히터(213a)의 온도를 아웃 존 히터(213b)보다 높게 한다. 예컨대 디실란 가스와 같은 온도 조건이 막 생성 효율에 크게 기여하는 가스를 이용하여 하드 마스크 막(2006)을 형성하는 경우에 유효하다.More preferably, the center zone heater 213a and the out zone heater 213b may be controlled in parallel with the control of the process gas as described above. Since the formed film thickness is proportional to the temperature, in the case of the distribution B, the temperature of the center zone heater 213a is made higher than the temperature of the out zone heater 213b. It is effective when the hard mask film 2006 is formed by using a gas whose temperature condition such as disilane gas contributes greatly to the film forming efficiency.

이와 같이 처리 가스 공급량(농도)과 온도를 병행하여 제어하면 보다 치밀한 막 두께 제어가 가능해진다.By controlling the supply amount (concentration) of the process gas and the temperature in this manner in parallel, more precise control of the film thickness becomes possible.

이상 설명한 바와 같이 웨이퍼(200)의 처리면의 단위 면적당의 실리콘 함유 가스의 양을 튜닝하는 것에 의해 웨이퍼(200)의 중앙과 그 외주 각각에서 하드 마스크 막(2006)의 두께를 제어할 수 있다.As described above, the thickness of the hard mask film 2006 can be controlled at the center and the periphery of the wafer 200 by tuning the amount of the silicon-containing gas per unit area of the processed surface of the wafer 200.

이때 poly-Si막(2005d)에 하드 마스크 막(2006b)을 중첩한 두께를 poly-Si막(2005c)에 하드 마스크 막(2006a)을 중첩한 두께와 같아지도록 하드 마스크 막(2006)의 두께를 제어한다.At this time, the thickness of the hard mask film 2006b is set to be equal to the thickness of the poly-Si film 2005d in which the hard mask film 2006b is superimposed on the poly-Si film 2005c, .

<막 두께 측정 공정(S106)>&Lt; Film thickness measuring step (S106)

하드 마스크 막 형성 공정(S105)에 이어서 막 두께 측정 공정(S106)을 수행해도 좋다. 막 두께 측정 공정(S106)에서는 실리콘 산화막(2005)과 하드 마스크 막(2006)을 중첩한 적층막의 높이를 측정한다. 구체적으로는 중첩한 층의 높이가 일치하는지, 즉 적층막의 막 두께가 타겟의 막 두께 분포와 같이 보정되었는지에 대한 여부를 확인한다. 여기서 「높이가 일치한다」란 완전히 높이가 일치하는 것에 한정되지 않고, 높이에 차이가 있어도 좋다. 예컨대 높이의 차이는 이후의 패터닝 공정 등에서 영향이 없는 범위라면 좋다. 「두께가 같다」도 마찬가지로 완전히 두께가 같은 것에 한정되지 않고, 두께에 차이가 있어도 좋다. 예컨대 두께의 차이는 이후의 패터닝 공정 등에서 영향이 없는 범위라면 좋다.The film thickness measuring step (S106) may be performed subsequent to the hard mask film forming step (S105). In the film thickness measuring step (S106), the height of the laminated film in which the silicon oxide film 2005 and the hard mask film 2006 are stacked is measured. Concretely, it is confirmed whether or not the heights of the overlapped layers coincide with each other, that is, whether the film thickness of the laminated film is corrected like the film thickness distribution of the target. Here, &quot; the heights coincide &quot; is not limited to the case where the heights coincide with each other, and the heights may be different. For example, the difference in height may be in a range where there is no influence in the subsequent patterning process or the like. The &quot; same thickness &quot; is not limited to the same thickness, and may be different in thickness. For example, the difference in thickness may be in a range where there is no influence in the subsequent patterning process or the like.

하드 마스크 막 형성 공정(S105) 후에, 웨이퍼(200)는 측정 장치에 반입된다. 측정 장치는 연마 장치(400)의 영향을 받기 쉬운 웨이퍼(200)의 중앙면과 그 외주면 중 적어도 수 개소를 측정하고, 하드 마스크 막(2006)의 막 두께(높이) 분포를 측정한다. 측정된 데이터는 상위 장치(270)에 보내진다. 측정 후, 웨이퍼(200)는 반출된다. 웨이퍼(200)의 면내에서의 높이의 분포가 소정 범위 내, 구체적으로는 이후의 패터닝 공정(S107) 등에서 영향이 없는 범위 내라면 패터닝 공정(S107)으로 이행한다. 또한 막 두께 분포가 소정의 분포가 된다는 것을 미리 알고 있는 경우에는 막 두께 측정 공정(S106)은 생략해도 좋다.After the hard mask film forming step (S105), the wafer 200 is brought into the measuring apparatus. The measuring apparatus measures at least some of the center plane of the wafer 200 and the outer circumferential face of the wafer 200 susceptible to the influence of the polishing apparatus 400 and measures the film thickness (height) distribution of the hard mask film 2006. The measured data is sent to the host device 270. After the measurement, the wafer 200 is taken out. If the distribution of the height in the plane of the wafer 200 is within the predetermined range, specifically, within the range not influenced by the subsequent patterning step (S107), the process shifts to the patterning step (S107). When it is known in advance that the film thickness distribution will be a predetermined distribution, the film thickness measuring step (S106) may be omitted.

[패터닝 공정(S107)][Patterning step (S107)]

계속해서 도 16 내지 도 17을 이용하여 패터닝 공정(S107)을 설명한다. 도 16은 노광 공정에서의 웨이퍼(200)를 설명하는 설명도다. 도 17은 에칭 공정 후의 웨이퍼(200)를 설명하는 설명도다.Subsequently, the patterning step (S107) will be described with reference to Figs. 16 to 17. Fig. 16 is an explanatory view for explaining the wafer 200 in the exposure process. 17 is a view for explaining the wafer 200 after the etching process.

이하, 구체적인 내용을 설명한다. 하드 마스크 막(2006)이 형성된 후, 하드 마스크 막(2006) 상에 레지스트 막(2008)을 도포한다. 그 후 램프(501)로부터 광을 방출하여 노광 공정을 수행한다. 노광 공정에서는 마스크(502)를 개재하여 레지스트 막(2008) 상에 광(503)을 조사(照射)하여, 레지스트 막(2008)의 일부를 변질시킨다. 여기서는 변질된 레지스트 막을 감광부(2008a)라 부르고, 변질되지 않은 레지스트 막을 미감광부(2008b)라 부른다.Hereinafter, specific contents will be described. After the hard mask film 2006 is formed, the resist film 2008 is coated on the hard mask film 2006. [ Thereafter, light is emitted from the lamp 501 to perform the exposure process. In the exposure step, light 503 is irradiated on the resist film 2008 through the mask 502 to change a part of the resist film 2008. [ Here, the altered resist film is referred to as a light-sensitive portion 2008a, and the unaltered resist film is referred to as an un-sensitized portion 2008b.

전술과 같이 요 형상 표면(2002a)으로부터 하드 마스크 막(2006)의 표면까지의 높이는 기판의 면내에서 소정의 범위 내다. 따라서 요 형상 표면(2002a)으로부터 레지스트 막(2008)의 표면까지의 높이를 맞출 수 있다. 노광 공정에서는 광이 레지스트 막까지 도달하는 거리, 즉 광(503)의 이동이 웨이퍼(200)의 면내에서 같아진다. 따라서 초점 심도의 면내 분포를 동일하게 할 수 있다.As described above, the height from the recessed surface 2002a to the surface of the hard mask film 2006 is within a predetermined range within the plane of the substrate. Therefore, the height from the irregular surface 2002a to the surface of the resist film 2008 can be adjusted. In the exposure process, the distance that the light reaches the resist film, that is, the movement of the light 503 becomes equal in the plane of the wafer 200. Therefore, the in-plane distribution of the depth of focus can be made equal.

초점 심도를 동일하게 할 수 있기 때문에 도 16과 같이 감광부(2008a)의 폭을 기판 면내에서 일정하게 할 수 있다. 따라서 패턴 폭의 편차를 없앨 수 있다.The depth of focus can be made the same, so that the width of the light-sensitive portion 2008a can be made constant within the substrate surface as shown in Fig. Therefore, the deviation of the pattern width can be eliminated.

계속해서 도 17을 이용하여 에칭 처리 후의 웨이퍼(200)의 상태를 설명한다. 전술과 같이 감광부(2008a)의 폭이 일정하기 때문에 웨이퍼(200)의 면내에서 에칭 조건을 일정하게 하는 것이 가능해진다. 따라서 웨이퍼(200)의 중앙면이나 외주면에서 에칭 가스를 균일하게 공급할 수 있고, 에칭 후의 poly-Si막(이하 "필라"라고도 부른다)의 폭(β)을 일정하게 할 수 있다. 폭(β)이 웨이퍼(200)의 면내에서 일정하기 때문에 게이트 전극의 특성을 기판 면내에서 일정하게 할 수 있어 수율을 향상시킬 수 있다.The state of the wafer 200 after the etching treatment will be described with reference to Fig. As described above, since the width of the light-sensitive portion 2008a is constant, etching conditions in the plane of the wafer 200 can be made constant. Therefore, the etching gas can be uniformly supplied from the center plane or the outer peripheral face of the wafer 200, and the width? Of the poly-Si film (hereinafter also referred to as "pillar") after etching can be made constant. Since the width beta is constant within the plane of the wafer 200, the characteristics of the gate electrode can be made uniform within the substrate surface, and the yield can be improved.

다음으로 도 18, 도 19를 이용하여 제1 비교예를 설명한다. 제1 비교예는 하드 마스크 막 형성 공정(S105)에서 막 두께 분포의 보정을 실시하지 않은 경우, 즉 막 두께 분포를 조정(튜닝)하지 않은 경우다. 따라서 웨이퍼(200)의 중앙면과 그 외주면에서 높이가 다르다.Next, a first comparative example will be described with reference to Figs. 18 and 19. Fig. The first comparative example is a case where the film thickness distribution is not corrected in the hard mask film forming step (S105), that is, the film thickness distribution is not adjusted (tuned). Therefore, the height is different between the center plane of the wafer 200 and the outer circumferential face thereof.

우선 도 18을 이용하여 제1 비교예를 설명한다. 도 18은 도 16과 비교한 도면이다. 도 18의 경우, 막 두께 분포의 보정을 수행하지 않은 하드 마스크 막(2006)은 웨이퍼(200)의 중심측과 외주측에서 거의 같은 막 두께가 된다. 이 결과, poly-Si막(2005)과 하드 마스크 막(2006)의 적층막의 높이가 웨이퍼(200)의 중앙면과 외주면에서 다르기 때문에 광(503)의 거리가 웨이퍼(200)의 중앙면과 웨이퍼(200)의 외주면에서 달라진다. 따라서 초점 거리가 중앙면과 외주면에서 다르고, 그 결과 감광부(2008a)의 폭이 기판의 면내에서 달라진다. 이러한 레지스트 막(2008)으로 처리를 진행하면, 도 19와 같이 에칭 공정 후의 필라의 폭이 달라진다. 필라의 poly-Si막 사이의 거리(γ)가 웨이퍼(200) 중앙면과 외주면에서 달라진다. 즉 필라의 poly-Si의 폭(β)이 웨이퍼(200)의 중앙면과 외주면에서 달라진다.First, a first comparative example will be described with reference to FIG. FIG. 18 is a diagram comparing FIG. 16. In the case of Fig. 18, the hard mask film 2006, which has not undergone correction of the film thickness distribution, has substantially the same film thickness on the center side and the outer periphery side of the wafer 200. As a result, the height of the laminated film of the poly-Si film 2005 and the hard mask film 2006 is different between the central face and the outer peripheral face of the wafer 200, (200). Therefore, the focal distance differs between the central plane and the outer peripheral surface, and as a result, the width of the light-sensitive portion 2008a differs within the plane of the substrate. When the resist film 2008 is processed, the width of the pillar after the etching process is changed as shown in Fig. The distance? Between the poly-Si film of the pillar differs from the center plane of the wafer 200 and the outer circumferential plane. That is, the width? Of the poly-Si of the pillar differs from the central and outer peripheral surfaces of the wafer 200.

전극의 특성은 폭(β)의 영향을 받기 쉽기 때문에 폭(β)에 편차가 있으면, 형성되는 전극의 특성에도 편차가 발생한다. 따라서 폭(β)의 편차는 수율의 저하로 이어진다.Since the characteristics of the electrode are susceptible to the width?, If there is a variation in the width?, The characteristics of the electrode to be formed also deviate. Therefore, a deviation of the width? Leads to a decrease in the yield.

이에 비하여 본 실시 형태는 하드 마스크 막 형성 공정(S105)을 수행하기 때문에 웨이퍼(200)의 면내에서 필라의 폭을 일정하게 할 수 있다. 따라서 비교예에 비해 균일한 특성의 반도체 장치를 형성할 수 있어, 수율의 향상에 현저하게 공헌할 수 있다.On the other hand, in this embodiment, since the hard mask film forming step (S105) is performed, the width of the pillars in the plane of the wafer 200 can be made constant. Therefore, a semiconductor device with uniform characteristics can be formed as compared with the comparative example, and the contribution to the improvement of the yield can be remarkably contributed.

다음으로 도 20을 이용하여 제2 비교예를 설명한다. 제2 비교예는 막 두께 분포가 A인 경우를 상정한 것이며, 본 실시 형태와 다른 방법으로 막 두께 분포를 보정한다. 구체적으로는 막 두께 측정 공정(S104) 후에 제2 poly-Si막(2005')을 형성한다.Next, a second comparative example will be described with reference to Fig. The second comparative example assumes a case where the film thickness distribution is A, and the film thickness distribution is corrected by a method different from the present embodiment. Specifically, the second poly-Si film 2005 'is formed after the film thickness measuring step (S104).

제2 poly-Si막(2005')은 다음과 같이 형성한다. poly-Si막(2005)이 형성된 웨이퍼(200)는 연마 장치를 거쳐서 막 두께 측정 장치에 반입된다. 막 두께 측정 장치에서 막 두께 분포가 측정되고, 측정 후 웨이퍼(200)가 반출된다. 반출된 웨이퍼는 제2 실리콘 함유막 형성 장치에 반입되어 측정된 막 두께 분포에 따라 poly-Si막(2005) 상에 제2 poly-Si막(2005')이 형성된다. 이때 막 두께 분포의 편차를 없애기 위해서 측정된 막 두께 분포 데이터에 따라 제2 poly-Si막(2005')을 형성한다. 이와 같이하여 poly-Si막의 높이를 맞춘다.The second poly-Si film 2005 'is formed as follows. The wafer 200 on which the poly-Si film 2005 is formed is brought into the film thickness measuring apparatus through the polishing apparatus. The film thickness distribution is measured in the film thickness measuring apparatus, and the wafer 200 is carried out after measurement. The taken-out wafer is carried into the second silicon-containing film forming apparatus, and a second poly-Si film 2005 'is formed on the poly-Si film 2005 according to the measured film thickness distribution. At this time, a second poly-Si film 2005 'is formed in accordance with the measured film thickness distribution data to eliminate the deviation of the film thickness distribution. In this way, the height of the poly-Si film is adjusted.

그 후, 웨이퍼(200)는 제2 실리콘 함유막 형성 장치로부터 반출되고, 하드 마스크 막 형성 장치에 반입된다. 하드 마스크 막 형성 장치에서는 제2 poly-Si막(2005') 상에 하드 마스크 막(2006')이 형성된다.Thereafter, the wafer 200 is taken out of the second silicon-containing film forming apparatus and brought into the hard mask film forming apparatus. In the hard mask film forming apparatus, the hard mask film 2006 'is formed on the second poly-Si film 2005'.

이러한 방법에 의해 하드 마스크 막(2006')의 높이를 웨이퍼(200)의 면내에서 맞출 수 있다.By this method, the height of the hard mask film 2006 'can be adjusted within the plane of the wafer 200.

하지만 본원의 발명자가 예의 연구한 결과, 제2 비교예에 의한 기법으로는 다음과 같은 문제가 있다는 것을 알았다. 제2 비교예에서 poly-Si막(2005)과 제2 poly-Si막(2005')은 각각 다른 공정을 통하여 형성된다. 또한 각 공정 사이에는 연마 공정(S103)이 개재된다. 즉 poly-Si막(2005)과 제2 poly-Si막(2005')은 이들이 동일한 화합물에 의해 구성되어도 연속적으로 형성되지 않고, 또한 연마에 의한 데미지가 존재할 수 있다. 따라서 poly-Si막(2005)과 제2 poly-Si막(2005') 사이는 각각의 막의 계면 근방의 막 조성이 변질되어, 이에 의해 각각의 막과는 조성이 다른 계면층이 형성될 우려가 있다.However, as a result of intensive study by the present inventor, it has been found that the technique according to the second comparative example has the following problems. In the second comparative example, the poly-Si film 2005 and the second poly-Si film 2005 'are formed through different processes. A polishing step (S103) is interposed between each step. That is, the poly-Si film 2005 and the second poly-Si film 2005 'are not continuously formed even if they are composed of the same compound, and damage due to polishing may exist. Therefore, the film composition near the interface between the poly-Si film 2005 and the second poly-Si film 2005 'is altered, and thus there is a possibility that a boundary layer having a different composition from that of each film is formed have.

계면층이 형성되면, poly-Si막(2005)과 제2 poly-Si막(2005')과 계면층에서 에칭 레이트가 달라진다. 즉 본래 poly-Si막(2005)과 제2 poly-Si막(2005')이 동일한 화합물에 의해 구성되므로 각각이 같은 에칭 레이트이어야 하지만, 이들 사이에 계면층이 개재되면 이들이 균일한 에칭 레이트가 되지 않는다. 따라서 poly-Si막들 전체로 생각한 경우에 패터닝 공정에서 에칭 레이트의 산출이 곤란해진다. 즉 패터닝 공정에서 오버 에칭이나 에칭 부족 등이 발생할 리스크가 존재한다.When the interfacial layer is formed, the etching rate is different between the poly-Si film 2005 and the second poly-Si film 2005 'and the interface layer. That is, since the original poly-Si film 2005 and the second poly-Si film 2005 'are composed of the same compound, they must have the same etch rate. However, if interfacial layers are interposed therebetween, Do not. Therefore, it is difficult to calculate the etching rate in the patterning process when considering the entire poly-Si films. That is, there is a risk that overetching or etching failure occurs in the patterning process.

또한 poly-Si막(2005)과 제2 poly-Si막(2005') 사이에 계면층이 개재하면 이들의 결합도가 약해질 우려도 있다.In addition, if the interface layer is interposed between the poly-Si film 2005 and the second poly-Si film 2005 ', there is a possibility that the degree of bonding between them is weakened.

이에 대하여 전술한 본 실시 형태에서 poly-Si막(2005)의 막 두께 분포의 편차의 보정을 제2 비교예와 같은 제2 poly-Si막(2005')을 형성하여 수행하는 것이 아니라, 하드 마스크 막으로서 기능하는 SiN막(2006)을 이용하여 수행하기 때문에 이하의 리스크를 저감할 수 있다. 즉 본 실시 형태에서는 poly-Si막(2005)의 막 내에 제2 비교예와 같은 계면층이 형성되지 않기 때문에 poly-Si막(2005)에 대한 에칭 레이트의 산출이 용이하다. 그렇기 때문에 패터닝 공정에서 오버 에칭이나 에칭 부족 등이 되는 리스크를 억제할 수 있다. 또한 본 실시 형태에 의한 제1 구체예에서 제2 poly-Si막(2005')을 형성할 필요가 없기 때문에 제3 비교예의 경우에 비해 공정수를 1개 적게 할 수 있어, 그 결과로 높은 제조 스루풋을 실현할 수 있다.On the contrary, in the present embodiment described above, the deviation of the film thickness distribution of the poly-Si film 2005 is not corrected by forming the second poly-Si film 2005 'like the second comparative example, And the SiN film 2006 functioning as a film, the following risks can be reduced. That is, in this embodiment, since the interface layer as in the second comparative example is not formed in the film of the poly-Si film 2005, the etching rate for the poly-Si film 2005 can be easily calculated. Therefore, it is possible to suppress the risk of overetching, etching, etc. in the patterning process. In addition, since it is not necessary to form the second poly-Si film 2005 'in the first specific example according to the present embodiment, the number of steps can be reduced by one compared with the case of the third comparative example, Throughput can be realized.

또한 본 실시 형태에서 게이트 절연막 형성 공정(S101) 내지 패터닝 공정(S107)을 개별의 장치로 실시하도록 설명했지만 이에 한정되지 않고, 도 21과 같이 하나의 시스템으로서 실시해도 좋다. 여기서는 기판 처리 시스템(600)은 각 장치들을 컨트롤하는 상위 장치(601)를 포함한다. 기판 처리 시스템(600)은 게이트 절연막 형성 공정(S101)을 실시하는 절연막 형성 장치(602), 실리콘 함유막 형성 공정(S102)을 실시하는 기판 처리 장치(603), 연마 공정(S103)을 실시하는 연마 장치(604)[본 실시 형태의 연마 장치(400)에 상당], 막 두께 측정 공정(S104)을 실시하는 막 두께 측정 장치(605), 하드 마스크 막 형성 공정(S105)을 실시하는 기판 처리 장치(606)[본 실시 형태의 기판 처리 장치(900)에 상당], 막 두께 측정 공정(S106)을 실시하는 막 두께 측정 장치(607), 패터닝 공정(S107)을 실시하는 패터닝 시스템(608)을 포함한다. 또한 각 장치나 시스템(602 내지 608) 사이에서 정보를 교환하기 위한 네트워크(611)를 포함한다.Also, in the present embodiment, the gate insulating film forming step (S101) to the patterning step (S107) have been described as being performed by individual devices, but the present invention is not limited to this. Here, the substrate processing system 600 includes a host device 601 that controls each device. The substrate processing system 600 is provided with an insulating film forming apparatus 602 for carrying out a gate insulating film forming step S101, a substrate processing apparatus 603 for carrying out a silicon containing film forming step S102, and a polishing step S103 The polishing apparatus 604 (corresponding to the polishing apparatus 400 of the present embodiment) includes a film thickness measuring apparatus 605 for performing the film thickness measuring step (S104), a substrate processing for performing the hard mask film forming step (S105) The apparatus 606 (corresponding to the substrate processing apparatus 900 of the present embodiment) includes a film thickness measuring apparatus 607 for performing the film thickness measuring step S106, a patterning system 608 for performing the patterning step S107, . And also includes a network 611 for exchanging information between each device or system 602-608.

기판 처리 시스템(600)이 포함하는 장치는 적절히 선택 가능하며, 기능이 중복되는 장치라면 하나의 장치로 집약해도 좋다. 또한 본 기판 처리 시스템(600)이 관리하지 않고, 다른 시스템(도시되지 않음)이 관리해도 좋다. 이 경우, 보다 상위의 네트워크(612)를 개재하여 다른 시스템과 정보 전달을 수행해도 좋다.The apparatuses included in the substrate processing system 600 may be appropriately selected, and may be integrated into one apparatus if the apparatuses have redundant functions. Further, the present substrate processing system 600 may not manage it, and another system (not shown) may be managed. In this case, information may be transmitted to another system via the higher network 612.

상위 장치(601)는 각 장치나 시스템(602 내지 608)의 정보 전달을 제어하는 컨트롤러(6001)를 포함한다.The host device 601 includes a controller 6001 that controls the transfer of information to each device or system 602 to 608.

제어부(제어 수단)인 컨트롤러(6001)는 CPU(6001a)(Central Processing Unit), RAM(6001b)(Random Access Memory), 기억 장치(6001c), I/O 포트(6001d)를 구비한 컴퓨터로서 구성된다. RAM(6001b), 기억 장치(6001c), I/O 포트(6001d)는 내부 버스를 개재하여 CPU(6001a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(6001)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(6002)나, 외부 기억 장치(6003)가 접속 가능하도록 구성된다. 또한 다른 장치나 시스템과 네트워크를 개재하여 정보를 송수신하는 송수신부(6004)가 설치된다.The controller 6001 which is a control unit (control means) is configured as a computer having a CPU 6001a (Central Processing Unit), a RAM 6001b (Random Access Memory), a storage device 6001c, and an I / O port 6001d do. The RAM 6001b, the storage device 6001c, and the I / O port 6001d are configured to exchange data with the CPU 6001a via an internal bus. The controller 6001 is configured to be connectable to an input / output device 6002 configured as, for example, a touch panel or the like and an external storage device 6003. And a transmission / reception unit 6004 for transmitting / receiving information via another device or system and a network.

기억 장치(6001c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(6001c) 내에는 기판 처리 장치에 동작 명령하기 위한 프로그램 등이 판독 가능하도록 격납된다. 또한 RAM(6001b)는 CPU(6001a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.The storage device 6001c is constituted by, for example, a flash memory, an HDD (Hard Disk Drive) or the like. In the storage device 6001c, a program for instructing operation to the substrate processing apparatus is stored so as to be readable. Further, the RAM 6001b is configured as a memory area (work area) in which programs and data read by the CPU 6001a are temporarily held.

CPU(6001a)는 기억 장치(6001c)로부터의 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(6002)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(6001c)로부터 프로그램을 판독하도록 구성된다. 그리고 CPU(6001a)는 판독된 프로그램의 내용을 따르도록 각 장치의 정보 전달 동작을 제어 가능하도록 구성된다.The CPU 6001a is configured to read and execute the control program from the storage device 6001c and to read the program from the storage device 6001c in response to an input of an operation command from the input / output device 6002. [ The CPU 6001a is configured to be able to control the information transfer operation of each device so as to follow the contents of the read program.

또한 컨트롤러(6001)는 전용의 컴퓨터로서 구성되는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(6003)(예컨대 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD등의 광디스크, MO 등의 광자기 디스크, USB메모리나 메모리 카드 등의 반도체 메모리)를 준비하고, 이러한 외부 기억 장치(6003)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(6001)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(6003)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(6003)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 기억 장치(6001c)나 외부 기억 장치(6003)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우에는 기억 장치(6001c) 단체만을 포함하는 경우, 외부 기억 장치(6003) 단체만을 포함하는 경우 또는 그 양방을 포함하는 경우가 있다.Further, the controller 6001 is not limited to being configured as a dedicated computer, and may be configured as a general-purpose computer. A magnetic disk such as a flexible disk or a hard disk, an optical disk such as a CD or a DVD, a magneto-optical disk such as an MO, a semiconductor such as a USB memory or a memory card, The controller 6001 according to the present embodiment can be constituted by preparing a memory and installing the program on a general-purpose computer by using the external storage device 6003. [ Further, the means for supplying the program to the computer is not limited to the case of supplying via the external storage device 6003. The program may be supplied without interposing the external storage device 6003 by using a communication means such as the Internet or a private line. Further, the storage device 6001c and the external storage device 6003 are configured as a computer-readable recording medium. Hereinafter, they are collectively referred to simply as a recording medium. In the case where the word "recording medium" is used in this specification, the case where only the storage device 6001c is included alone may include only the external storage device 6003 alone, or both cases.

또한 이상의 실시예에서는 웨이퍼(200)의 중앙 및 외주로 나누어서 설명했지만 이에 한정되지 않고, 지름 방향에 대하여 보다 세분화된 영역에서 실리콘 함유막의 막 두께를 제어해도 좋다. 예컨대 기판의 중앙, 외주, 중앙과 외주 사이 등 3개의 영역으로 나누어도 좋다.In the above embodiments, the center and the outer periphery of the wafer 200 have been described. However, the thickness of the silicon-containing film may be controlled in a more finely divided region in the radial direction. For example, it may be divided into three regions such as a center, an outer periphery, a center and an outer periphery of the substrate.

또한 여기서는 하드 마스크 막으로서 실리콘 질화막을 예로 들어 설명했지만 이에 한정되지 않고, 예컨대 탄화실리콘(SiC)막이나 SiCN막이어도 좋다.Although a silicon nitride film has been described as an example of the hard mask film in this embodiment, the present invention is not limited thereto. For example, a silicon carbide (SiC) film or a SiCN film may be used.

또한 스패터 처리나 성막 처리를 수행하는 경우에는 이방성(異方性)의 처리나 등방성(等方性)의 처리를 조합하도록 구성해도 좋다. 이방성 처리나 등방성 처리를 조합하는 것에 의해 보다 정밀한 보정을 수행할 수 있다.When sputtering or film-forming is carried out, anisotropic treatment or isotropic treatment may be combined. By combining anisotropic treatment and isotropic treatment, more accurate correction can be performed.

또한 전술에서는 300mm 웨이퍼를 이용하여 설명했지만, 이에 한정되지 않는다. 예컨대 450mm 웨이퍼 등의 대형 기판이라면 보다 효과적이다. 대형 기판의 경우, 연마 공정(S103)의 영향이 보다 현저해지기 때문이다. 즉 poly-Si막(2005a)과 poly-Si막(2005b)의 막 두께 차이가 보다 커진다. 하드 마스크 막 형성 공정으로 막 두께를 보정하는 것에 의해 대형 기판에서도 면내의 특성의 편차를 억제할 수 있다.In the above description, a 300 mm wafer is used. However, the present invention is not limited to this. For example, a large substrate such as a 450 mm wafer is more effective. In the case of a large substrate, the influence of the polishing step (S103) becomes more remarkable. That is, the film thickness difference between the poly-Si film 2005a and the poly-Si film 2005b becomes larger. By correcting the film thickness by the hard mask film forming process, variations in the in-plane characteristics can be suppressed even on a large substrate.

<본 발명의 바람직한 형태><Preferred embodiment of the present invention>

이하, 본 실시 형태에 따른 바람직한 형태를 부기(附記)한다.Hereinafter, a preferred embodiment according to the present embodiment will be attached.

(부기1)(Annex 1)

본 발명의 일 형태에 의하면,According to one aspect of the present invention,

기판 상에 형성된 실리콘 함유막의 막 두께 분포 데이터를 수신하는 수신부;A receiving section for receiving the film thickness distribution data of the silicon-containing film formed on the substrate;

상기 기판이 재치되는 기판 재치부; 및A substrate mounting section on which the substrate is mounted; And

상기 실리콘 함유막 상에 상기 막 두께 분포 데이터의 막 두께 분포와 다른 막 두께 분포로 하드 마스크 막을 형성하고, 기판 면내에서의 상기 하드 마스크 막의 높이의 분포가 소정의 범위 내가 되도록 가스를 공급하는 가스 공급부;A hard mask film is formed on the silicon-containing film with a film thickness distribution different from the film thickness distribution of the film thickness distribution data, and a gas supply unit for supplying gas such that the distribution of the height of the hard mask film within the substrate surface is within a predetermined range, ;

를 포함하는 기판 처리 장치가 제공된다.And a substrate processing apparatus.

(부기2)(Annex 2)

부기1에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus described in appendix 1,

상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 외주면에서의 상기 기판의 단위 면적당의 처리 가스의 주성분의 폭로량이 상기 중앙면보다 적어지도록 상기 가스를 공급한다.Wherein the gas supply unit is arranged to supply the main component of the processing gas per unit area of the substrate on the outer circumferential surface when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the film thickness of the outer circumferential surface of the silicon- The gas is supplied such that the amount of exposure of the gas is less than the center plane.

(부기3)(Annex 3)

부기2에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus according to note 2,

상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 기판의 중앙면의 온도가 상기 외주면의 온도보다 높아지도록 상기 가스를 공급한다.Wherein the gas supply unit determines that the temperature of the central surface of the substrate is higher than the temperature of the outer circumferential surface when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the film thickness of the outer circumferential surface is larger than the central surface of the substrate The gas is supplied.

(부기4)(Note 4)

부기3에 기재된 기판 처리 장치로서 바람직하게는,As the substrate processing apparatus described in appendix 3,

상기 실리콘 함유막은 폴리실리콘으로 구성된다.The silicon-containing film is made of polysilicon.

(부기5)(Note 5)

부기1에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus described in appendix 1,

상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 외주면에 공급하는 처리 가스의 양이 상기 중앙면보다 적어지도록 상기 가스를 공급한다.When the film thickness distribution of the silicon-containing film in the received film thickness distribution data indicates that the thickness of the outer circumferential surface of the substrate is larger than the central surface of the substrate, the amount of the processing gas supplied to the outer circumferential surface is less than the central surface The gas is supplied.

(부기6)(Note 6)

부기1에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus described in appendix 1,

상기 기판 재치부는 수신한 상기 막 두께 분포 데이터의가 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 기판의 중앙면의 온도가 상기 외주면의 온도보다 높아지도록 상기 기판의 온도 분포를 조정한다.Wherein the temperature of the central plane of the substrate is less than the temperature of the outer circumferential surface when the film thickness distribution of the received film thickness distribution data indicates that the film thickness distribution of the silicon- The temperature distribution of the substrate is adjusted to be higher.

(부기7)(Note 7)

부기1에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus described in appendix 1,

상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 외주면에 공급하는 처리 가스의 주성분의 농도가 상기 중앙면보다 작아지도록 상기 가스를 공급한다.When the film thickness distribution of the silicon-containing film in the received film thickness distribution data indicates that the thickness of the outer peripheral surface of the substrate is larger than the central surface of the substrate, the concentration of the main component of the processing gas supplied to the outer peripheral surface of the film- The gas is supplied so as to be smaller than the surface.

(부기8)(Annex 8)

부기7에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus according to note 7,

상기 가스 공급부는 상기 처리 가스의 농도를 제어할 때에는 상기 외주면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량이 상기 중앙면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량보다 많아지도록 상기 가스를 공급한다.Wherein the gas supply unit controls the supply of the inert gas so that the supply amount of the inert gas added to the process gas supplied to the outer circumferential surface becomes larger than the supply amount of the inert gas added to the process gas supplied to the center surface, do.

(부기9)(Note 9)

부기1에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus described in appendix 1,

상기 기판 재치부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 기판의 중앙면의 온도가 상기 외주면의 온도보다 높아지도록 상기 기판의 온도 분포를 조정한다.Wherein the substrate placement section determines that the temperature of the central plane of the substrate is higher than the temperature of the outer circumferential surface when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface is larger than the central plane of the substrate The temperature distribution of the substrate is adjusted.

(부기10)(Note 10)

부기1에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus described in appendix 1,

상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 외주면에서의 상기 기판의 단위 면적당의 처리 가스의 주성분의 폭로량이 상기 중앙면보다 크게 되도록 상기 가스를 공급한다.When the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface of the silicon-containing film is smaller than the central surface of the substrate, the gas supply unit supplies the main component of the processing gas per unit area of the substrate on the outer circumferential surface Is larger than the central plane.

(부기11)(Note 11)

부기10에 기재된 기판 처리 장치로서 바람직하게는,The substrate processing apparatus according to note 10,

상기 기판 재치부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 기판의 외주면의 온도를 상기 중앙면의 온도보다 높게 하도록 상기 기판의 온도 분포를 조정한다.Wherein the substrate setting unit sets the temperature of the outer circumferential surface of the substrate to be higher than the temperature of the central surface when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface is smaller than the central surface of the substrate The temperature distribution of the substrate is adjusted.

(부기12)(Note 12)

부기11에 기재된 기판 처리 장치로서 바람직하게는,As the substrate processing apparatus described in appendix 11,

상기 실리콘 함유막은 폴리실리콘으로 구성된다.The silicon-containing film is made of polysilicon.

(부기13)(Note 13)

부기1에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus described in appendix 1,

상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 외주면에 공급하는 처리 가스의 양이 상기 중앙면보다 많아지도록 상기 가스를 공급한다.When the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface of the substrate is smaller than the central surface of the substrate, the amount of the processing gas supplied to the outer circumferential surface is larger than the central surface The gas is supplied.

(부기14)(Note 14)

부기13에 기재된 기판 처리 장치로서 바람직하게는,The substrate processing apparatus according to note 13,

상기 기판 재치부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 기판의 외주면의 온도가 상기 중앙면의 온도보다 높아지도록 상기 기판의 온도 분포를 조정한다.The substrate placement section may be configured such that when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface of the substrate is smaller than the central surface of the substrate, the temperature of the outer circumferential surface of the substrate is higher than the temperature of the center surface The temperature distribution of the substrate is adjusted.

(부기15)(Annex 15)

부기1에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus described in appendix 1,

상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 외주면에 공급하는 처리 가스의 주성분의 농도가 상기 중앙면보다 크게 되도록 상기 가스를 공급한다.When the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer peripheral surface of the substrate is smaller than the central surface of the substrate, the gas supply unit controls the concentration of the main component of the processing gas supplied to the outer peripheral surface The gas is supplied so that it is larger than the surface.

(부기16)(Note 16)

부기15에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus according to note 15,

상기 가스 공급부는 상기 처리 가스의 농도를 제어할 때에는 상기 중앙면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량이 상기 외주면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량보다 많아지도록 상기 가스를 공급한다.Wherein the gas supply unit controls the concentration of the processing gas so that the supply amount of the inert gas to be added to the processing gas supplied to the center surface becomes larger than the supply amount of the inert gas to be added to the processing gas supplied to the outer peripheral surface, do.

(부기17)(Note 17)

부기1에 기재된 기판 처리 장치로서 바람직하게는,Preferably, as the substrate processing apparatus described in appendix 1,

상기 기판 재치부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 기판의 외주면의 온도가 상기 중앙면의 온도보다 높아지도록 상기 기판의 온도 분포를 조정한다.The substrate placement section may be configured such that when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface of the substrate is smaller than the central surface of the substrate, the temperature of the outer circumferential surface of the substrate is higher than the temperature of the center surface The temperature distribution of the substrate is adjusted.

(부기18)(Note 18)

본 발명의 또 다른 형태에 의하면,According to another aspect of the present invention,

기판 상에 형성된 실리콘 함유막을 형성하는 제1 장치;A first device for forming a silicon-containing film formed on a substrate;

상기 실리콘 함유막을 연마하는 제2 장치;A second device for polishing the silicon-containing film;

연마 후의 상기 실리콘 함유막의 막 두께 분포를 측정하는 제3 장치; 및A third device for measuring a film thickness distribution of the silicon-containing film after polishing; And

연마 후의 상기 실리콘 함유막 상에 상기 막 두께 분포와는 다른 막 두께 분포로 하드 마스크 막을 형성하고, 기판 면내에서의 상기 하드 마스크 막의 높이의 분포가 소정의 범위 내가 되도록 처리하는 제4 장치;A fourth device for forming a hard mask film with a film thickness distribution different from the film thickness distribution on the silicon-containing film after polishing and processing the film so that the distribution of the height of the hard mask film within the substrate surface is within a predetermined range;

를 포함하는 기판 처리 시스템이 제공된다.And a substrate processing system.

(부기19)(Note 19)

부기18에 기재된 기판 처리 시스템으로서, 바람직하게는 또한 상기 하드 마스크 막에 대하여 소정의 패턴을 형성한다.In the substrate processing system according to note 18, preferably, a predetermined pattern is also formed on the hard mask film.

(부기20)(Note 20)

부기19에 기재된 기판 처리 시스템으로서, 바람직하게는,The substrate processing system according to note 19,

상기 패터닝 시스템은 상기 기판에 대하여 노광 처리를 하는 노광 장치를 포함하고,Wherein the patterning system includes an exposure apparatus that performs exposure processing with respect to the substrate,

상기 제4 장치는 상기 노광 장치로 처리할 때에 초점 심도의 기판 면내 분포가 소정의 범위 내가 되도록 상기 하드 마스크 막의 기판 면내의 막 두께 분포를 제어한다.The fourth device controls the film thickness distribution in the substrate surface of the hard mask film so that the in-plane distribution of the depth of focus of the substrate is within a predetermined range when the exposure apparatus is processed.

(부기21)(Note 21)

본 발명의 또 다른 형태에 의하면,According to another aspect of the present invention,

기판 상에 실리콘 함유막을 형성하는 실리콘 함유막 형성 공정;A silicon-containing film forming step of forming a silicon-containing film on the substrate;

상기 기판을 연마하는 연마 공정;A polishing step of polishing the substrate;

상기 실리콘 함유막의 기판 면내에서의 막 두께 분포를 측정하는 측정 공정; 및A measurement step of measuring a film thickness distribution of the silicon-containing film within the substrate surface; And

연마 후의 상기 실리콘 함유막 상에 상기 막 두께 분포와는 다른 막 두께 분포로 하드 마스크 막을 형성하는 하드 마스크 막 형성 공정;A hard mask film forming step of forming a hard mask film on the silicon-containing film after the polishing in a film thickness distribution different from the film thickness distribution;

을 포함하는 반도체 장치의 제조 방법이 제공된다.A method for manufacturing a semiconductor device is provided.

(부기22)(Note 22)

본 발명의 또 다른 형태에 의하면,According to another aspect of the present invention,

연마된 상태의 실리콘 함유막을 포함하는 기판의 막 두께 분포 데이터를 수신하는 공정;Receiving film thickness distribution data of a substrate including a polished silicon-containing film;

상기 기판을 기판 재치부에 재치하는 공정; 및Placing the substrate on a substrate mounting portion; And

상기 막 두께 분포 데이터에 기초하여 상기 실리콘 함유막 상에 상기 막 두께 분포 데이터의 막 두께 분포와는 다른 막 두께 분포로 하드 마스크 막을 형성하는 하드 마스크 막 형성 공정;A hard mask film forming step of forming a hard mask film in a film thickness distribution different from the film thickness distribution of the film thickness distribution data on the silicon containing film based on the film thickness distribution data;

을 포함하는 반도체 장치의 제조 방법이 제공된다.A method for manufacturing a semiconductor device is provided.

(부기23)(Annex 23)

본 발명의 또 다른 형태에 의하면,According to another aspect of the present invention,

연마된 상태의 실리콘 함유막을 포함하는 기판의 막 두께 분포 데이터를 수신하는 순서;A process of receiving the film thickness distribution data of the substrate including the polished state of the silicon-containing film;

상기 기판을 기판 재치부에 재치하는 순서; 및Placing the substrate on a substrate mounting portion; And

상기 막 두께 분포 데이터에 기초하여 상기 실리콘 함유막 상에 상기 막 두께 분포 데이터의 막 두께 분포와는 다른 막 두께 분포로 하드 마스크 막을 형성하도록 처리하는 순서;A process of forming a hard mask film on the silicon-containing film based on the film thickness distribution data to form a hard mask film with a film thickness distribution different from the film thickness distribution of the film thickness distribution data;

를 컴퓨터에 실행시키는 프로그램이 제공된다.Is provided to the computer.

(부기24)(Note 24)

본 발명의 또 다른 형태에 의하면,According to another aspect of the present invention,

연마된 상태의 실리콘 함유막을 포함하는 기판의 막 두께 분포 데이터를 수신하는 순서;A process of receiving the film thickness distribution data of the substrate including the polished state of the silicon-containing film;

상기 기판을 기판 재치부에 재치하는 순서; 및Placing the substrate on a substrate mounting portion; And

상기 막 두께 분포 데이터에 기초하여 상기 실리콘 함유막 상에 상기 막 두께 분포 데이터의 막 두께 분포와는 다른 막 두께 분포로 하드 마스크 막을 형성하도록 처리하는 순서;A process of forming a hard mask film on the silicon-containing film based on the film thickness distribution data to form a hard mask film with a film thickness distribution different from the film thickness distribution of the film thickness distribution data;

를 컴퓨터에 실행시키는 프로그램을 격납하는 기록 매체가 제공된다.And a program for causing a computer to execute the program.

(부기25)(Annex 25)

본 발명의 또 다른 형태에 의하면,According to another aspect of the present invention,

기판 상에 형성된 게이트 전극층으로서 구성되는 실리콘 함유막의 막 두께 분포 데이터를 수신하는 수신부;A receiving section for receiving film thickness distribution data of a silicon-containing film constituted as a gate electrode layer formed on a substrate;

상기 기판을 재치하는 기판 재치부; 및A substrate mounting part for mounting the substrate; And

상기 실리콘 함유막 상에 상기 막 두께 분포 데이터의 막 두께 분포와 다른 막 두께 분포로 하드 마스크 막을 형성하고, 기판 면내에서의 상기 하드 마스크 막의 높이의 분포가 소정의 범위 내가 되도록 가스를 공급하는 가스 공급부;A hard mask film is formed on the silicon-containing film with a film thickness distribution different from the film thickness distribution of the film thickness distribution data, and a gas supply unit for supplying gas such that the distribution of the height of the hard mask film within the substrate surface is within a predetermined range, ;

를 포함하는 기판 처리 장치가 제공된다.And a substrate processing apparatus.

(부기26)(Appendix 26)

본 발명의 또 다른 형태에 의하면,According to another aspect of the present invention,

기판 상에 형성된 더미 게이트 전극층으로서 구성되는 실리콘 함유막의 막 두께 분포 데이터를 수신하는 수신부;A receiving section for receiving thickness distribution data of a silicon-containing film constituted as a dummy gate electrode layer formed on a substrate;

상기 기판을 재치하는 기판 재치부; 및A substrate mounting part for mounting the substrate; And

상기 실리콘 함유막 상에 상기 막 두께 분포 데이터의 막 두께 분포와 다른 막 두께 분포로 하드 마스크 막을 형성하고, 기판 면내에서의 상기 하드 마스크 막의 높이의 분포가 소정의 범위 내가 되도록 가스를 공급하는 가스 공급부;A hard mask film is formed on the silicon-containing film with a film thickness distribution different from the film thickness distribution of the film thickness distribution data, and a gas supply unit for supplying gas such that the distribution of the height of the hard mask film within the substrate surface is within a predetermined range, ;

를 포함하는 기판 처리 장치가 제공된다.And a substrate processing apparatus.

200: 웨이퍼(기판) 201: 처리실
202: 처리 용기 212: 기판 재치대
232: 버퍼실 234: 샤워 헤드
260: 컨트롤러 263: 수신부200: wafer (substrate) 201: processing chamber
202: processing container 212: substrate mounting table
232: buffer chamber 234: shower head
260: controller 263:

Claims (19)

기판 상에 형성된 실리콘 함유막의 막 두께 분포 데이터를 수신하는 수신부;
상기 기판이 재치되는 기판 재치부; 및
상기 실리콘 함유막 상에 상기 막 두께 분포 데이터의 막 두께 분포와는 다른 막 두께 분포로 하드 마스크 막을 형성하고, 상기 기판의 면내(面內)에서 상기 하드 마스크 막의 높이의 분포가 소정 범위 내가 되도록 가스를 공급하는 가스 공급부;
를 포함하는 기판 처리 장치.A receiving section for receiving the film thickness distribution data of the silicon-containing film formed on the substrate;
A substrate mounting section on which the substrate is mounted; And
A hard mask film is formed on the silicon-containing film in a film thickness distribution different from the film thickness distribution of the film thickness distribution data, and a gas (not shown) is formed on the surface of the substrate so that the distribution of the height of the hard mask film is within a predetermined range A gas supply unit for supplying the gas;
And the substrate processing apparatus. 제1항에 있어서,
상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 외주면에서의 상기 기판의 단위 면적당의 처리 가스의 주성분의 폭로량이 상기 중앙면보다 적어지도록 상기 가스를 공급하는 기판 처리 장치.The method according to claim 1,
Wherein the gas supply unit is arranged to supply the main component of the processing gas per unit area of the substrate on the outer circumferential surface when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the film thickness of the outer circumferential surface of the silicon- And the gas supply unit supplies the gas so that the exposure amount of the gas is less than the central surface. 제2항에 있어서,
상기 기판 재치부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 기판의 중앙면의 온도가 상기 외주면의 온도보다 높아지도록 상기 기판의 온도 분포를 조정하는 기판 처리 장치.3. The method of claim 2,
Wherein the substrate placement section determines that the temperature of the central plane of the substrate is higher than the temperature of the outer circumferential surface when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface is larger than the central plane of the substrate The temperature distribution of the substrate is adjusted. 제1항에 있어서,
상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 외주면에 공급하는 처리 가스의 양이 상기 중앙면보다 적어지도록 상기 가스를 공급하는 기판 처리 장치.The method according to claim 1,
When the film thickness distribution of the silicon-containing film in the received film thickness distribution data indicates that the thickness of the outer circumferential surface of the substrate is larger than the central surface of the substrate, the amount of the processing gas supplied to the outer circumferential surface is less than the central surface The gas is supplied to the substrate processing apparatus. 제4항에 있어서,
상기 기판 재치부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 기판의 중앙면의 온도가 상기 외주면의 온도보다 높아지도록 상기 기판의 온도 분포를 조정하는 기판 처리 장치.5. The method of claim 4,
Wherein the substrate placement section determines that the temperature of the central plane of the substrate is higher than the temperature of the outer circumferential surface when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface is larger than the central plane of the substrate The temperature distribution of the substrate is adjusted. 제1항에 있어서,
상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 외주면에 공급하는 처리 가스의 주성분의 농도가 상기 중앙면보다 작아지도록 상기 가스를 공급하는 기판 처리 장치.The method according to claim 1,
When the film thickness distribution of the silicon-containing film in the received film thickness distribution data indicates that the thickness of the outer peripheral surface of the substrate is larger than the central surface of the substrate, the concentration of the main component of the processing gas supplied to the outer peripheral surface of the film- And the gas is supplied so as to be smaller than the surface of the substrate. 제6항에 있어서,
상기 가스 공급부는 상기 처리 가스의 농도를 제어할 때에는 상기 외주면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량이 상기 중앙면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량보다 많아지도록 상기 가스를 공급하는 기판 처리 장치.The method according to claim 6,
Wherein the gas supply unit controls the supply of the inert gas so that the supply amount of the inert gas added to the process gas supplied to the outer circumferential surface becomes larger than the supply amount of the inert gas added to the process gas supplied to the center surface, . 제1항에 있어서,
상기 기판 재치부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 큰 것을 나타내는 경우에는 상기 기판의 중앙면의 온도가 상기 외주면의 온도보다 높아지도록 상기 기판의 온도 분포를 조정하는 기판 처리 장치.The method according to claim 1,
Wherein the substrate placement section determines that the temperature of the central plane of the substrate is higher than the temperature of the outer circumferential surface when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface is larger than the central plane of the substrate The temperature distribution of the substrate is adjusted. 제1항에 있어서,
상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 외주면에서의 상기 기판의 단위 면적당의 처리 가스의 주성분의 폭로량이 상기 중앙면보다 크게 되도록 상기 가스를 공급하는 기판 처리 장치.The method according to claim 1,
When the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface of the silicon-containing film is smaller than the central surface of the substrate, the gas supply unit supplies the main component of the processing gas per unit area of the substrate on the outer circumferential surface Wherein the gas is supplied so that the exposure amount of the gas is larger than the central surface. 제9항에 있어서,
상기 기판 재치부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 기판의 외주면의 온도를 상기 중앙면의 온도보다 높게 하도록 상기 기판의 온도 분포를 조정하는 기판 처리 장치.10. The method of claim 9,
Wherein the substrate setting unit sets the temperature of the outer circumferential surface of the substrate to be higher than the temperature of the central surface when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface is smaller than the central surface of the substrate To adjust the temperature distribution of the substrate. 제1항에 있어서,
상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 외주면에 공급하는 처리 가스의 양이 상기 중앙면보다 많아지도록 상기 가스를 공급하는 기판 처리 장치.The method according to claim 1,
When the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface of the substrate is smaller than the central surface of the substrate, the amount of the processing gas supplied to the outer circumferential surface is larger than the central surface The gas is supplied to the substrate processing apparatus. 제11항에 있어서,
상기 기판 재치부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 기판의 외주면의 온도가 상기 중앙면의 온도보다 높아지도록 상기 기판의 온도 분포를 조정하는 기판 처리 장치.12. The method of claim 11,
The substrate placement section may be configured such that when the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer circumferential surface of the substrate is smaller than the central surface of the substrate, the temperature of the outer circumferential surface of the substrate is higher than the temperature of the center surface The temperature distribution of the substrate is adjusted. 제1항에 있어서,
상기 가스 공급부는 수신한 상기 막 두께 분포 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 외주면에 공급하는 처리 가스의 주성분의 농도가 상기 중앙면보다 크게 되도록 상기 가스를 공급하는 기판 처리 장치.The method according to claim 1,
When the film thickness distribution of the silicon-containing film of the received film thickness distribution data indicates that the thickness of the outer peripheral surface of the substrate is smaller than the central surface of the substrate, the gas supply unit controls the concentration of the main component of the processing gas supplied to the outer peripheral surface And the gas is supplied so as to be larger than the surface of the substrate. 제13항에 있어서,
상기 가스 공급부는 상기 처리 가스의 농도를 제어할 때에는 상기 중앙면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량이 상기 외주면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량보다 많아지도록 상기 가스를 공급하는 기판 처리 장치.14. The method of claim 13,
Wherein the gas supply unit controls the concentration of the processing gas so that the supply amount of the inert gas to be added to the processing gas supplied to the center surface becomes larger than the supply amount of the inert gas to be added to the processing gas supplied to the outer peripheral surface, . 제1항에 있어서,
상기 기판 재치부는 수신한 상기 막 두께 데이터의 상기 실리콘 함유막의 막 두께 분포가 상기 기판의 중앙면보다 그 외주면의 막 두께가 작은 것을 나타내는 경우에는 상기 기판의 외주면의 온도가 상기 중앙면의 온도보다 높아지도록 상기 기판의 온도 분포를 조정하는 기판 처리 장치.The method according to claim 1,
When the film thickness distribution of the silicon-containing film of the received film thickness data indicates that the thickness of the outer circumferential surface of the substrate is smaller than the central surface of the substrate, the temperature of the outer circumferential surface of the substrate is higher than the temperature of the central surface And adjusts the temperature distribution of the substrate. 기판 상에 실리콘 함유막을 형성하는 제1 장치;
상기 실리콘 함유막을 연마하는 제2 장치;
연마된 후의 상기 실리콘 함유막의 막 두께 분포를 측정하는 제3 장치; 및
연마된 후의 상기 실리콘 함유막 상에 상기 막 두께 분포와는 다른 막 두께 분포로 하드 마스크 막을 형성하고, 상기 기판의 면내에서의 상기 하드 마스크 막의 높이의 분포가 소정 범위 내가 되도록 처리하는 제4 장치;
를 포함하는 기판 처리 시스템.A first device for forming a silicon-containing film on a substrate;
A second device for polishing the silicon-containing film;
A third device for measuring a film thickness distribution of the silicon-containing film after polishing; And
A fourth device for forming a hard mask film with a film thickness distribution different from the film thickness distribution on the polished silicon-containing film and processing the film so that the distribution of the height of the hard mask film within the plane of the substrate is within a predetermined range;
And a substrate processing system. 기판 상에 실리콘 함유막을 형성하는 실리콘 함유막 형성 공정;
상기 기판을 연마하는 연마 공정;
상기 실리콘 함유막의 기판 면내에서의 막 두께 분포를 측정하는 측정 공정; 및
연마 후의 상기 실리콘 함유막 상에 상기 막 두께 분포와는 다른 막 두께 분포로 하드 마스크 막을 형성하는 하드 마스크 막 형성 공정;
을 포함하는 반도체 장치의 제조 방법.A silicon-containing film forming step of forming a silicon-containing film on the substrate;
A polishing step of polishing the substrate;
A measurement step of measuring a film thickness distribution of the silicon-containing film within the substrate surface; And
A hard mask film forming step of forming a hard mask film on the silicon-containing film after the polishing in a film thickness distribution different from the film thickness distribution;
Wherein the semiconductor device is a semiconductor device. 연마된 상태의 실리콘 함유막을 포함하는 기판의 막 두께 분포 데이터를 수신하는 공정;
상기 기판을 기판 재치부에 재치하는 공정; 및
상기 막 두께 분포 데이터에 기초하여 상기 실리콘 함유막 상에 상기 막 두께 분포 데이터의 막 두께 분포와는 다른 막 두께 분포로 하드 마스크 막을 형성하는 하드 마스크 막 형성 공정;
을 포함하는 반도체 장치의 제조 방법.Receiving film thickness distribution data of a substrate including a polished silicon-containing film;
Placing the substrate on a substrate mounting portion; And
A hard mask film forming step of forming a hard mask film in a film thickness distribution different from the film thickness distribution of the film thickness distribution data on the silicon containing film based on the film thickness distribution data;
Wherein the semiconductor device is a semiconductor device. 연마된 상태의 실리콘 함유막을 포함하는 기판의 막 두께 분포 데이터를 수신하는 순서;
상기 기판을 기판 재치부에 재치하는 순서; 및
상기 막 두께 분포 데이터에 기초하여 상기 실리콘 함유막 상에 상기 막 두께 분포 데이터의 막 두께 분포와는 다른 막 두께 분포로 하드 마스크 막을 형성하도록 처리하는 순서;
를 컴퓨터에 실행시키는 프로그램을 격납하는 기록 매체.A process of receiving the film thickness distribution data of the substrate including the polished state of the silicon-containing film;
Placing the substrate on a substrate mounting portion; And
A process of forming a hard mask film on the silicon-containing film based on the film thickness distribution data in a film thickness distribution different from the film thickness distribution of the film thickness distribution data;
The program causing the computer to execute the steps of:
KR1020150129587A 2015-08-04 2015-09-14 Substrate processing apparatus, substrate processing system, method of manufacturing semiconductor device and non-transitory computer-readable recording medium KR101725230B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015154394A JP6151745B2 (en) 2015-08-04 2015-08-04 Substrate processing apparatus, substrate processing system, semiconductor device manufacturing method, program, and recording medium
JPJP-P-2015-154394 2015-08-04

Publications (2)

Publication Number Publication Date
KR20170016771A true KR20170016771A (en) 2017-02-14
KR101725230B1 KR101725230B1 (en) 2017-04-10

Family

ID=57986256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150129587A KR101725230B1 (en) 2015-08-04 2015-09-14 Substrate processing apparatus, substrate processing system, method of manufacturing semiconductor device and non-transitory computer-readable recording medium

Country Status (4)

Country Link
JP (1) JP6151745B2 (en)
KR (1) KR101725230B1 (en)
CN (1) CN106449468A (en)
TW (1) TWI606537B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129455A (en) * 2017-05-26 2018-12-05 주성엔지니어링(주) Substrate processing apparatus and substrate processing method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111886679A (en) * 2018-03-20 2020-11-03 株式会社国际电气 Method for manufacturing semiconductor device, substrate processing apparatus, and program
JP7236953B2 (en) * 2019-08-05 2023-03-10 東京エレクトロン株式会社 Film forming apparatus and film forming method
JP2024016313A (en) * 2020-12-24 2024-02-07 Ａｇｃ株式会社 Member forming method, laminate manufacturing method and member forming device
CN114473853B (en) * 2021-12-21 2023-05-02 北京子牛亦东科技有限公司 Diaphragm for grinding head of chemical mechanical grinding equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154440A (en) * 1997-07-31 1999-02-26 Nec Corp Semiconductor manufacturing device
US6033921A (en) * 1998-04-06 2000-03-07 Advanced Micro Devices, Inc. Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface
KR20080067977A (en) * 2007-01-17 2008-07-22 후지쯔 가부시끼가이샤 Semiconductor device and method for manufacturing the same
JP2013026399A (en) 2011-07-20 2013-02-04 Hitachi High-Technologies Corp Plasma processing method and plasma ashing apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5628869A (en) * 1994-05-09 1997-05-13 Lsi Logic Corporation Plasma enhanced chemical vapor reactor with shaped electrodes
JP3897963B2 (en) * 2000-07-25 2007-03-28 株式会社Ｓｕｍｃｏ Semiconductor wafer and manufacturing method thereof
US20060042754A1 (en) * 2004-07-30 2006-03-02 Tokyo Electron Limited Plasma etching apparatus
JP2009238874A (en) * 2008-03-26 2009-10-15 Toshiba Corp Semiconductor memory and method for manufacturing the same
US8853084B2 (en) * 2013-01-31 2014-10-07 International Business Machines Corporation Self-adjusting gate hard mask
JP6403431B2 (en) * 2013-06-28 2018-10-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Substrate processing apparatus, flow rate monitoring method, semiconductor device manufacturing method, and flow rate monitoring program
JP2016051736A (en) * 2014-08-28 2016-04-11 株式会社東芝 Semiconductor manufacturing apparatus, semiconductor manufacturing system and semiconductor manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154440A (en) * 1997-07-31 1999-02-26 Nec Corp Semiconductor manufacturing device
US6033921A (en) * 1998-04-06 2000-03-07 Advanced Micro Devices, Inc. Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface
KR20080067977A (en) * 2007-01-17 2008-07-22 후지쯔 가부시끼가이샤 Semiconductor device and method for manufacturing the same
JP2013026399A (en) 2011-07-20 2013-02-04 Hitachi High-Technologies Corp Plasma processing method and plasma ashing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129455A (en) * 2017-05-26 2018-12-05 주성엔지니어링(주) Substrate processing apparatus and substrate processing method

Also Published As

Publication number Publication date
CN106449468A (en) 2017-02-22
JP6151745B2 (en) 2017-06-21
TW201707105A (en) 2017-02-16
TWI606537B (en) 2017-11-21
JP2017034163A (en) 2017-02-09
KR101725230B1 (en) 2017-04-10

Similar Documents

Publication Publication Date Title
KR101725230B1 (en) Substrate processing apparatus, substrate processing system, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US7989354B2 (en) Patterning method
US9431220B1 (en) Substrate processing apparatus and substrate processing system
US9735068B2 (en) Method of manufacturing semiconductor device
US20170040232A1 (en) Method of manufacturing semiconductor device
US9666494B2 (en) Method of manufacturing semiconductor device
JP6046757B2 (en) Substrate processing apparatus, semiconductor device manufacturing method, and program
KR101733064B1 (en) Method of manufacturing semiconductor device, substrate processing system, substrate processing apparatus and non-transitory computer-readable recording medium
US20170098561A1 (en) Method of manufacturing semiconductor device
JP6133347B2 (en) Semiconductor device manufacturing method, substrate processing system, and program
JP6549074B2 (en) Semiconductor device manufacturing method, substrate processing apparatus and program
US9355866B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US20170040233A1 (en) Substrate Processing Apparatus and Substrate Processing System
CN110945158A (en) Method for manufacturing semiconductor device, substrate processing apparatus, and program

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant