KR20170010695A - 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자 - Google Patents

표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자 Download PDF

Info

Publication number
KR20170010695A
KR20170010695A KR1020150102687A KR20150102687A KR20170010695A KR 20170010695 A KR20170010695 A KR 20170010695A KR 1020150102687 A KR1020150102687 A KR 1020150102687A KR 20150102687 A KR20150102687 A KR 20150102687A KR 20170010695 A KR20170010695 A KR 20170010695A
Authority
KR
South Korea
Prior art keywords
flexible substrate
substrate
flexible
laminate
strain
Prior art date
Application number
KR1020150102687A
Other languages
English (en)
Inventor
조길원
정윤영
김현호
Original Assignee
재단법인 나노기반소프트일렉트로닉스연구단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 나노기반소프트일렉트로닉스연구단 filed Critical 재단법인 나노기반소프트일렉트로닉스연구단
Priority to KR1020150102687A priority Critical patent/KR20170010695A/ko
Priority to CN201680042546.0A priority patent/CN107851714A/zh
Priority to US15/740,313 priority patent/US20180190762A1/en
Priority to PCT/KR2016/007828 priority patent/WO2017014526A1/ko
Publication of KR20170010695A publication Critical patent/KR20170010695A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L51/0097—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Laminated Bodies (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 유연 기판; 및 상기 유연 기판의 일면에 유연 기판의 스트레인을 감소시키는 기재;를 포함하는 유연 기판 적층체에 관한 것이다. 본 발명의 유연 기판 적층체는 표면 스트레인 감소시키는 기재를 포함하여 표면의 전단 응력 및 표면 스트레인을 감소시켜 소자의 성능 저하를 최소화할 수 있다. 또한, 이와 같은 유연 기판 적층체를 적용하여 굽힘 후에도 성능이 저하되지 않는, 내굴곡 특성이 향상된 다양한 전자 소자에 응용할 수 있다.

Description

표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자{FLEXIBLE SUBSTRATE LAMINATE FOR RELEASING SURFACE STRAIN AND FLEXIBLE ELECTRONIC DEVICE COMPRING SAME}
본 발명은 유연 기판 적층체 및 그를 포함하는 유연 전자 소자에 관한 것으로, 보다 상세하게는, 표면 스트레인 감소시키는 기재를 포함하여 표면의 전단 응력 및 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자에 관한 것이다.
현대인의 생활에 맞게 휴대성이 향상된 전자제품들이 각광을 받게 되면서, 전자제품들의 크기는 작게, 무게는 가볍게, 두께는 얇게 하여 휴대성을 향상시키기 위한 많은 노력이 시도되고 있다. 특히, 기술의 발전에 힘입어 유연한 기판 상에 디스플레이소자, 메모리소자를 구성하여 휴대성 및 이동성이 향상된 디스플레이장치, 휴대폰, 디지털기기, 정보통신기기 등이 개발되고 있다. 또한, 근래에는 투명 디스플레이에 대한 산업 및 시장이 확장되고 있어, 이를 위한 유연 기판 및 소재에 대한 개발이 활발하게 이루어지고 있다.
이에 따라 유연 기판으로 보다 가벼우면서 내구성이 보장되고 연성(flexibility)이 우수한 폴리머가 주로 사용되고 있다. 대한민국 공개특허 제10-2004-0014324호에는 표면에 전도성 박막이 형성되고, 전도성 박막의 표면에는 이를 보호하는 필름이 구비되는 투명 전도성 유연 기판이 개시되어 있다. 또한 대한민국 공개특허 제10-2009-0050014호에는 탄소나노튜브 복합체 조성물을 베이스기판상에 도포하여 탄소나노튜브 복합체 필름을 형성하고, 탄소나노튜브 복합체 필름을 산 용액에서 소정 시간 동안 산 처리하여 베이스기판 상에 투명전극을 형성하는 단계를 거쳐 제조되는 투명 전도성 유연 기판이 개시되어 있다.
그러나, 종래에 알려진 유연 기판의 경우 내굴곡 특성이 유연 소자의 실용화 요구에 미치지 못하며, 제조 공정이 복잡하므로 제조 원가 상승, 생산성 저하 등의 문제점을 야기하게 되므로 바람직하지 못하다. 또한, 전단 응력(shearing stress)이 소자 전체에 가해져, 표면의 전단 응력에 동반되는 표면 스트레인(surface strain)이 소자의 구부림 후, 또는 구부림이 반복되는 경우 유연 소자의 성능을 급격히 저하시키는 문제점이 있었다.
본 발명의 목적은 상기 문제점을 해결하기 위한 것으로, 표면 스트레인을 감소시키는 기재를 포함하여 표면의 전단 응력 및 표면 스트레인을 감소시키는 유연 기판 적층체를 제공하는 데 있다.
또한, 이와 같은 유연 기판 적층체를 적용하여 굽힘 후에도 성능의 저하가 최소화되는 유연 전자 소자를 제공하는 데 있다.
본 발명의 일 측면에 따르면,
유연 기판; 및 상기 유연 기판의 일면에 유연 기판의 스트레인을 감소시키는 기재;를 포함하는 유연 기판 적층체가 제공된다.
상기 유연 기판의 전단 탄성 계수(shear modulus, G1)가 상기 기재의 전단 탄성 계수(shear modulus, G2) 보다 클 수 있다.
상기 유연 기판의 전단 탄성 계수(shear modulus, G1)와 상기 기재의 전단 탄성 계수(shear modulus, G2)의 비율이(G1/G2) 아래 식 1을 만족할 수 있다.
[식 1]
1 < G1/G2 ≤ 104
벤딩(bending)된 상기 유연 기판 적층체는 상기 기재의 표면 스트레인(surface strain, γ2)이 상기 유연 기판의 표면 스트레인(surface strain, γ1) 보다 클 수 있다.
상기 벤딩된 유연 기판 적층체는 상기 기재의 표면 스트레인(surface strain, γ2)과 상기 유연 기판의 표면 스트레인(surface strain, γ1)의 비율(γ2/γ1)이 아래 식 2를 만족할 수 있다.
[식 2]
1 < γ2/γ1 ≤ 103
상기 유연 기판이 고분자를 포함할 수 있다.
상기 고분자가 폴리테트라플루오로에틸렌, 폴리이미드, 폴리아미드, 폴리에스터, 폴리에틸렌, 폴리프로필렌, 폴리에스터, 폴리우레탄, 폴리디메틸실록산(polydimethylsiloxane), 폴리아크릴레이트, 폴리아릴레이트, 섬유강화 플라스틱 및 복합재료 중에서 선택된 1종 이상일 수 있다.
상기 기재가 실리콘, 고무 등의 탄성 중합체 중에서 선택된 1종 이상을 포함할 수 있다.
상기 기재가 점착제일 수 있다.
상기 점착제가 실리콘, 폴리우레탄, 아크릴수지, 부틸계고무 및 폴리이미드 중 1종 이상을 포함할 수 있다.
본 발명의 다른 측면에 따르면,
유연 기판, 및 상기 유연 기판의 일면에 유연 기판의 스트레인을 감소시키는 기재를 포함하는 유연 기판 적층체를 포함하는 유연 전자 소자가 제공된다.
상기 유연 기판 적층체가 점착 테이프이고, 상기 유연 전자 소자가 상기 점착 테이프를 이용하여 다른 기재에 전사될 수 있다.
상기 유연 전자 소자가 트랜지스터, 태양전지, 유기발광다이오드, 촉각센서, 전파 식별 태그, 전자종이 및 바이오 센서 중에서 선택된 어느 하나일 수 있다.
상기 유연 전자 소자가 트랜지스터이고,
상기 트랜지스터가 유연 기판, 및 상기 유연 기판의 일면에 유연 기판의 스트레인을 감소시키는 기재를 포함하는 유연 기판 적층체; 상기 유연 기판 적층체 상에 게이트 전극; 상기 게이트 전극 상에 게이트 절연층; 상기 게이트 절연층 상에 소스 전극과 드레인 전극; 및 상기 소스 전극과 드레인 전극 사이에 활성층;을 포함할 수 있다.
본 발명의 유연 기판 적층체는 종래기술과는 다르게 표면 스트레인 감소시키는 기재를 포함하여 기판으로 사용될 때 표면의 전단 응력 및 표면 스트레인을 감소시키는 효과가 있다.
또한, 이와 같은 유연 기판 적층체를 적용하여 굽힘 후에도 성능의 저하가 최소화되는, 내굴곡 특성이 향상된 유연 전자 소자에 응용할 수 있는 효과가 있다.
도 1은 소자 실시예 1에 따라 제조된 그래핀 전계효과 트랜지스터의 내굴곡 특성을 확인하기 위한 측정 결과를 나타낸 것이다.
도 2는 실시예 2 및 비교예 1에 따라 제조된 유연기판/기재/종이 (a)와 유연 기판 (b)의 2D 전단 지연 모델(shear-lag model)을 측정하여 나타낸 것이다.
도 3은 소자 실시예 1 및 소자 비교예 1에 따라 제조된 그래핀 전계효과 트랜지스터의 구부림 곡률반경(bending radius)에 따른 표면 스트레인을 측정하여 나타낸 것이다.
도 4는 실시예 2 및 비교예 1에 따른 유연 기판 적층체 상의 알루미늄 박막의 구부림에 따른 저항 변화 시험을 나타낸 개략도이다.
도 5는 실시예 2 및 비교예 1에 따른 유연 기판 적층체 상의 알루미늄 박막의 구부림에 따른 저항 변화 시험 결과를 나타낸 것이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하도록 한다.
그러나, 이하의 설명은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 어떤 구성요소가 다른 구성요소 상에 "형성되어" 있다거나 "적층되어" 있다고 언급된 때에는, 그 다른 구성요소의 표면 상의 전면 또는 일면에 직접 부착되어 형성되어 있거나 적층되어 있을 수도 있지만, 중간에 다른 구성요소가 더 존재할 수도 있다고 이해되어야 할 것이다.
이하, 본 발명의 소자용 유연 기판 적층체에 대하여 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구범위의 범주에 의해 정의될 뿐이다.
본 발명의 유연 기판 적층체는 유연 기판, 및 상기 유연 기판의 일면에 유연 기판의 스트레인을 감소시키는 기재를 포함할 수 있다.
상기 유연 기판의 전단 탄성 계수(shear modulus, G1)는 상기 기재의 전단 탄성 계수(shear modulus, G2) 보다 클 수 있으며, 그 차이는 아래 식 1을 만족할 수 있다. 전단 탄성계수란, 재료가 탄성 범위 내에서 전단 응력을 받아 전단 변형을 일으킬 때의 전단 응력도와 전단 변형 사이의 비례 상수를 의미한다.
[식 1]
1 < G1/G2 ≤ 104
상기 유연 기판의 전단 탄성 계수와 상기 기재의 전단 탄성 계수의 비는 1 < G1/G2 ≤ 104, 바람직하게는 10 ≤ G1/G2 ≤ 103, 더욱 바람직하게는 102 ≤ G1/G2 ≤ 103일 수 있다.
상기 유연 기판과 상기 기재의 전단 탄성 계수 차이가 없으면 유연 기판의 스트레인을 감소시킬 수 없고, 전단 탄성 계수 차이가 너무 크면 소자에 적용이 어려울 수 있다.
전단 탄성계수가 작은 저탄성 물질을 포함하는 상기 기재는 상기 유연 기판 적층체에 가해지는 전단 응력을 흡수하여 비교적 큰 전단 응력이 가해지고, 상기 유연 기판 적층체의 유연 기판에는 비교적 적은 전단 응력이 가해질 수 있다. 따라서, 상기 유연 기판의 전단 응력이 감소함에 따라 표면 스트레인 또한 감소될 수 있다.
만약, 상기 기재와 상기 유연 기판의 전단 탄성계수가 같다면 상기 유연 기판 적층체에 전체적으로 균일한 전단 응력이 가해져, 유연 기판에 비교적 큰 전단 응력이 가해질 수 있다. 이로 인해, 표면의 전단 스트레인 또한 비교적 커져 유연 기판의 표면에 형성된 소자의 성능을 저하시키게 될 수 있다.
벤딩(bending)된 상기 유연 기판 적층체는 상기 기재의 표면 스트레인(surface strain, γ2)이 상기 유연 기판의 표면 스트레인(surface strain, γ1) 보다 클 수 있으며, 그 차이는 아래 식 2를 만족할 수 있다.
[식 2]
1 < γ2 /γ1 ≤103
상기 기재의 표면 스트레인과 상기 유연 기판의 표면 스트레인의 비는 1 < γ2 /γ1 ≤103, 바람직하게는 10 ≤ γ2 /γ1 ≤103, 더욱 바람직하게는 10 ≤ γ2 /γ1 ≤102일 수 있다.
상기 유연 기판과 상기 기재의 표면 스트레인 차이가 없으면 소자의 성능 저하를 최소화할 수 없고, 표면 스트레인 차이가 너무 크면 유연기판과 기판의 사이에 delamination이 발생하여 소자에 적용이 어려울 수 있다.
상기 고분자가 폴리테트라플루오로에틸렌, 폴리이미드, 폴리아미드, 폴리에스터, 폴리에틸렌, 폴리프로필렌, 폴리에스터, 폴리우레탄, 폴리디메틸실록산(polydimethylsiloxane), 폴리아크릴레이트, 폴리아릴레이트, 섬유강화 플라스틱 및 복합재료 중에서 선택된 1종 이상일 수 있다.
상기 기재가 실리콘, 고무 등의 탄성 중합체 중에서 선택된 1종 이상을 포함할 수 있다.
상기 기재가 점착제일 수 있다.
상기 점착제가 실리콘, 폴리우레탄, 아크릴수지, 부틸계고무 및 폴리이미드 중 1종 이상을 포함할 수 있다.
상기 유연 기판 적층체는 꼭 두 층으로 형성될 필요는 없으며, 상기 기재와 상기 유연 기판이 랜덤으로 복수 개 적층될 수 있다. 또 다른 형태로는 상기 기재와 상기 유연 기판이 교대로 반복하여 복수 개 적층될 수 있다.
상기 유연 기판 적층체에 포함되는 복수 개의 유연 기판은 반드시 동일한 고분자로 이루어질 필요는 없으며, 서로 동일한 고분자로 이루어지거나, 서로 동일한 고분자를 일부 포함하거나, 또는 서로 상이한 고분자로 이루어질 수 있다.
상기 유연 기판 적층체에 포함되는 복수 개의 기재 또한 반드시 동일한 성분으로 이루어질 필요는 없으며, 서로 동일한 성분으로 이루어지거나, 서로 동일한 성분을 일부 포함하거나, 또는 서로 상이한 성분으로 이루어질 수 있다.
본 발명의 다른 측면에 따르면 유연 기판, 및 상기 유연 기판의 일면에 유연 기판의 스트레인을 감소시키는 기재를 포함하는 유연 기판 적층체를 기판으로서 포함하는 유연 전자 소자가 제공된다.
본 발명의 소자용 유연 기판 적층체는 점착 테이프일 수 있고, 상기 점착 테이프 상에 전자 소자를 형성하여 다른 기재에 전사할 수 있다.
상기 전자 소자는 트랜지스터, 태양전지, 유기발광다이오드, 촉각센서, 전파 식별 태그, 전자종이, 바이오 센서 등 다양한 전자 소자가 가능하며, 이외에도 상기 유연 기판 적층체가 적용될 수 있는 소자라면 어느 것이든 가능하다.
트랜지스터를 예로 들어 설명하면, 본 발명의 유연 기판 적층체 상에 형성된 트랜지스터는 유연 기판, 및 상기 유연 기판의 일면에 유연 기판의 스트레인을 감소시키는 기재를 포함하는 유연 기판 적층체; 상기 유연 기판 적층체 상에 게이트 전극; 상기 게이트 전극 상에 게이트 절연층; 상기 게이트 절연층 상에 소스 전극과 드레인 전극; 및 상기 소스 전극과 드레인 전극 사이에 활성층;을 포함할 수 있다.
[실시예]
이하, 본 발명의 바람직한 실시예를 들어 설명하도록 한다. 그러나 이는 예시를 위한 것으로서 이에 의하여 본 발명의 범위가 한정되는 것은 아니다.
실시예 1
유연 기판으로 폴리테트라 플루오로에틸렌(PTFE, Polytetrafluoroethylene)과 점착 기재로서 실리콘계 점착제를 포함하는 유연 기판 적층체인 스카치 테이프(3M™, 5480, PTFE 두께 50㎛, 실리콘계 점착제 두께 44㎛)를 준비하였다. 상기 테이프를 실리콘 웨이퍼 상에 점착하여 스카치 테이프가 점착된 실리콘 웨이퍼를 제조하였다. 다음으로 상기 스카치 테이프가 점착된 실리콘 웨이퍼 상에 폴리이미드 용액(VTEC™, PI-1388)을 3000rpm으로 30초 동안 스핀코팅하고, 순차적으로 60℃ 및 150℃에서 10분 동안 베이킹(baking)하여 폴리테트라 플루오로에틸렌 유연기판 상에 폴리이미드층이 형성된 유연 기판 적층체를 제조하였다.
실시예 2
폴리이미드층을 형성하지 않은 것을 제외하고는 실시예 1과 동일한 방법으로 유연 기판 적층체를 제조하였다.
소자 실시예 1
실시예 1과 동일한 방법에 따라 유연 기판 적층체를 기판으로 준비하고, 다음으로, 상기 기판의 상기 폴리이미드층 상에 게이트 전극으로 알루미늄 층(30nm)을 섀도우 마스크를 이용하여 열 증착기 안에서 열증착하였다.
이후, 상기 알루미늄 층을 250W의 RF 전력(radio frequency power) 조건에서 7분 동안 산소 플라즈마 챔버에서 산화시켜 상기 알루미늄 층의 표면에 게이트 절연층을 형성하였다. 플라즈마 처리를 하는 동안, 산소 압력은 플라즈마가 존재하는 동안 가능한 가장 낮은 수준으로 유지하였다. 이때, 플라즈마 챔버의 가장 낮은 압력 수준은 12mTorr 였다.
다음으로, 상기 게이트 절연층상에 소스 및 드레인 전극(5nm 두께의 티타늄상에 40nm 두께 금)을 섀도우 마스크를 이용하여 열층착하였다.
마지막으로, 상기 소스 및 드레인 전극을 전기적으로 연결하도록 상기 게이트 유전체층 상에 건식 전사법에 따라 그래핀 활성층을 형성하였다. 구체적으로, 구리 포일 위에 성장된 그래핀 상에 폴리부타디엔과 PMMA를 차례로 코팅하여 바이레이어 지지층을 형성하고, 코팅면의 반대편에 존재하는 그래핀은 산소 플라즈마를 통해 제거한 후, 0.1M의 과황산암모늄 수용액에 넣어 구리 포일을 에칭하였다. 구리 포일이 다 에칭된 후에 상기 과황산암모늄 수용액에 떠있는 PMMA/폴리부타디엔/그래핀층을 증류수 배스에 옮긴 후, 물에 떠있는 PMMA/폴리부타디엔/그래핀층을 구멍이 뚫린 샘플 홀더에 고정시키고 건조시켰다. 다음으로, 상기 홀더에 고정된 상기 폴리부타디엔/PMMA/그래핀층을 상기 소스 및 드레인 전극, 게이트 절연층과 접촉시키고 열과 압력을 가하여 그래핀을 건식 전사함으로써 그래핀 활성층을 형성하여 그래핀 전계효과 트랜지스터를 제조하였다.
비교예 1
폴리이미드 필름(두께 125㎛)을 준비하였다.
소자 비교예 1
실시예 1에 따른 유연 기판 적층체 대신에 비교예 1에 따른 폴리이미드 필름을 기판으로 사용한 것을 제외하고는 소자 실시예 1과 동일한 방법으로 그래핀 전계효과 트랜지스터를 제조하였다.
[시험예]
시험예 1: 그래핀 전계효과 트랜지스터의 내굴곡 특성 확인
도 1의 (a)는 소자 실시예 1에 따라 제조된 그래핀 전계효과 트랜지스터를 실리콘 웨이퍼 상에 점착하여 전기적 특성을 분석한 것이고, (b)는 소자 실시예 1에 따라 제조된 그래핀 전계효과 트랜지스터를 종이에 점착하여 구긴 후에, 다시 펴서 전기적 특성을 분석한 것이다.
상기 그래핀 전계효과 트랜지스터의 채널 폭은 85μm로 고정하였고, 폭에 대한 길이의 비(W/L)는 0.2 였다. 서로 다른 기판상의 그래핀 전계효과 트랜지스터의 채널 저항에 대한 게이트-소스 전압을 측정하여 전기적 특성을 분석하였다.
도 1의 (a) 및 (b)를 참조하면, 소자 실시예 1에 따라 제조된 그래핀 전계효과 트랜지스터가 구겨진 후 이동도가 약간 감소하였지만, 그 차이가 미미하여 구겨지기 전의 이동도와 거의 차이가 없이 전기적 특성을 잘 유지하는 것을 알 수 있었다.
따라서, 소자 실시예 1에 따라 제조된 그래핀 전계효과 트랜지스터의 내굴곡 특성이 우수한 것을 알 수 있었다.
시험예 2: 전단 응력 측정
도 2의 (a)는 실시예 2에 따라 제조된 유연 기판/기재를 포함하는 유연 기판 적층체를 종이에 점착시킨 후 2D 전단 지연 모델(shear-lag model)을 측정하여 나타낸 것이고, (b)는 비교예 1에 따라 제조된 폴리이미드 필름(유연 기판)의 2D 전단 지연 모델을 측정하여 나타낸 것이다.
도 2의 (a) 및 (b)를 참조하면, 실시예 2에 따라 제조된 유연 기판 적층체는 스카치 테이프의 실리콘계 점착제 부분에 전단 응력이 집중되어, 유연 기판 적층체 표면에는 비교적 표면 스트레인이 작게 나타난 것을 알 수 있었다. 이에 반하여, 비교예 1에 따라 제조된 폴리이미드 필름은 전체적으로 균일하게 전단 응력이 가해져 폴리이미드 필름 표면에 표면 스트레인이 크게 나타난 것을 알 수 있었다.
이에 따라, 실시예 2의 유연 기판 적층체는 비교예 1의 폴리이미드 필름에 비해 표면 스트레인이 작아 구부림시 유연 기판 상의 소자의 손상을 최소화할 수 있을 것으로 판단된다.
시험예 3: 구부림 곡률반경에 따른 표면 스트레인 측정
도 3은 소자 실시예 1 및 소자 비교예 1에 따라 제조된 그래핀 전계효과 트랜지스터의 구부림 곡률반경(bending radius)에 따른 표면 스트레인을 측정하여 나타낸 것이다.
도 3을 참조하면, 구부림 곡률반경이 약 0.1cm일 때, 소자 비교예 1에 따라 제조된 그래핀 전계효과 트랜지스터 기판의 표면 스트레인이 소자 실시예 1에 따라 제조된 그래핀 전계효과 트랜지스터 기판의 표면 스트레인에 비해 약 5배 큰 것을 알 수 있었다.
따라서, 소자 실시예 1에 따라 제조된 그래핀 전계효과 트랜지스터의 실리콘계 점착제 부분이 전단 응력을 흡수하여, 기판 표면 스트레인이 소자 비교예 1에 따라 제조된 그래핀 전계효과 트랜지스터보다 훨씬 낮은 것을 확인할 수 있었다.
시험예 4: 구부림 횟수에 따른 금속박막의 저항 변화 측정
실시예 2 및 비교예 1에 따라 제조된 유연 기판 적층체 상에 알루미늄 박막(두께: 300nm, 길이: 2cm, 폭: 0.2cm)을 증착한 후, 구부림 반경 1mm로 구부림과 놓아둠을 연속적으로 수행하여 구부림 횟수에 따른 알루미늄 박막의 저항변화를 측정하였다.
도 4는 이와 같은 구부림 시험에 대한 개략도이고, 도 5는 유연 기판 구부림 횟수에 따른 알루미늄 박막의 저항 변화를 측정한 결과를 나타낸 것이다.
도 4 및 도 5를 참조하면, 실시예 2에 따라 제조된 유연 기판 적층체상의 알루미늄 박막은 구부림 횟수가 증가하여도 저항 변화가 거의 없는 것으로 나타났다. 이에 반하여, 비교예 1에 따라 제조된 유연 기판 상의 알루미늄 박막은 구부림 횟수가 증가할수록 저항 변화도 비례하여 증가하였다. 구부림 횟수가 1000회 일 때, 비교예 1에 따라 제조된 유연 기판 상의 알루미늄 박막의 저항은 실시예 1에 따라 제조된 그래핀 전계효과 트랜지스터에 비해 약 1.8배 큰 것으로 나타났다.
따라서, 실시예 2에 따라 제조된 스카치 테이프 기판 상의 알루미늄 박막은 구부림 횟수가 증가하여도, 소자의 성능 저하가 미미하고, 전기적 특성이 잘 유지되는 것을 알 수 있었다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (13)

  1. 유연 기판; 및
    상기 유연 기판의 일면에 유연 기판의 스트레인을 감소시키는 기재;를
    포함하는 유연 기판 적층체.
  2. 제1항에 있어서,
    상기 유연 기판의 전단 탄성 계수(shear modulus, G1)가 상기 기재의 전단 탄성 계수(shear modulus, G2) 보다 큰 것을 특징으로 하는 유연 기판 적층체.
  3. 제2항에 있어서,
    상기 유연 기판의 전단 탄성 계수(shear modulus, G1)와 상기 기재의 전단 탄성 계수(shear modulus, G2)의 비(G1/G2)가 아래 식 1을 만족하는 것을 특징으로 하는 유연 기판 적층체.
    [식 1]
    1 < G1/G2 ≤ 104
  4. 제2항에 있어서,
    벤딩(bending)된 상기 유연 기판 적층체는 상기 기재의 표면 스트레인(surface strain, γ2)이 상기 유연 기판의 표면 스트레인(surface strain, γ1) 보다 큰 것을 특징으로 하는 유연 기판 적층체.
  5. 제4항에 있어서,
    상기 벤딩된 유연 기판 적층체는 상기 기재의 표면 스트레인(surface strain, γ2)과 상기 유연 기판의 표면 스트레인(surface strain, γ1)의 비율(γ2/γ1)이 아래 식 2를 만족하는 것을 특징으로 하는 유연 기판 적층체.
    [식 2]
    1 < γ2/γ1 ≤ 103
  6. 제1항에 있어서,
    상기 유연 기판이 고분자를 포함하는 것을 특징으로 하는 유연 기판 적층체.
  7. 제6항에 있어서,
    상기 고분자가 폴리테트라플루오로에틸렌, 폴리이미드, 폴리아미드, 폴리에스터, 폴리에틸렌, 폴리프로필렌, 폴리에스터, 폴리우레탄, 폴리디메틸실록산(polydimethylsiloxane), 폴리아크릴레이트, 폴리아릴레이트, 섬유강화 플라스틱 및 그들의 조합 중에서 선택된 1종 이상인 것을 특징으로 하는 유연 기판 적층체
  8. 제1항에 있어서,
    상기 기재가 점착제를 포함하는 것을 특징으로 하는 유연 기판 적층체.
  9. 제8항에 있어서,
    상기 점착제가 실리콘, 폴리우레탄, 아크릴수지, 에폭시수지 및 폴리이미드 중 1종 이상을 포함하는 것을 특징으로 하는 유연 기판 적층체.
  10. 유연 기판, 및 상기 유연 기판의 일면에 유연 기판의 스트레인을 감소시키는 기재를 포함하는 유연 기판 적층체를 포함하는 유연 전자 소자.
  11. 제10항에 있어서,
    상기 유연 기판 적층체가 점착 테이프이고,
    상기 유연 전자 소자가 상기 점착 테이프를 이용하여 다른 기판에 전사되어 점착되는 것을 특징으로 하는 유연 전자 소자.
  12. 제10항에 있어서,
    상기 유연 전자 소자가 트랜지스터, 태양전지, 유기발광다이오드, 촉각센서, 전파 식별 태그, 전자종이 및 바이오 센서 중에서 선택된 어느 하나인 것을 특징으로 하는 유연 전자 소자.
  13. 제12항에 있어서,
    상기 유연 전자 소자가 트랜지스터이고,
    상기 트랜지스터가
    유연 기판, 및 상기 유연 기판의 일면에 유연 기판의 스트레인을 감소시키는 기재를 포함하는 유연 기판 적층체;
    상기 유연 기판 적층체 상에 게이트 전극;
    상기 게이트 전극 상에 게이트 절연층;
    상기 게이트 절연층 상에 소스 전극과 드레인 전극; 및
    상기 소스 전극과 드레인 전극 사이에 활성층;을 포함하는 것을 특징으로 하는 유연 전자 소자.
KR1020150102687A 2015-07-20 2015-07-20 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자 KR20170010695A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150102687A KR20170010695A (ko) 2015-07-20 2015-07-20 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자
CN201680042546.0A CN107851714A (zh) 2015-07-20 2016-07-19 用于减小表面应变的柔性基底层压体和包含其的柔性电子器件
US15/740,313 US20180190762A1 (en) 2015-07-20 2016-07-19 Flexible substrate lamination body for reducing surface strain and flexible electronic device comprising same
PCT/KR2016/007828 WO2017014526A1 (ko) 2015-07-20 2016-07-19 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150102687A KR20170010695A (ko) 2015-07-20 2015-07-20 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170091883A Division KR20170088322A (ko) 2017-07-20 2017-07-20 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자

Publications (1)

Publication Number Publication Date
KR20170010695A true KR20170010695A (ko) 2017-02-01

Family

ID=57834106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150102687A KR20170010695A (ko) 2015-07-20 2015-07-20 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자

Country Status (4)

Country Link
US (1) US20180190762A1 (ko)
KR (1) KR20170010695A (ko)
CN (1) CN107851714A (ko)
WO (1) WO2017014526A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108871656B (zh) * 2018-06-20 2020-09-25 西北工业大学 一种新型柔性剪应力与压力传感器结构和制作方法
CN111839503A (zh) * 2020-06-29 2020-10-30 华中科技大学 一种表皮贴附式心电加速度检测***及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001131527A (ja) * 1999-11-02 2001-05-15 Seiko Epson Corp 導電接着剤、実装構造体、電気光学装置および電子機器
JP2002076201A (ja) * 2000-08-31 2002-03-15 Keihin Corp 半導体装置の実装構造および実装方法
CN103872002B (zh) * 2008-03-05 2017-03-01 伊利诺伊大学评议会 可拉伸和可折叠的电子器件
US8729614B2 (en) * 2010-06-29 2014-05-20 Sungkyunkwan University Foundation For Corporate Collaboration Flexible ferroelectric memory device and manufacturing method for the same
JP5820762B2 (ja) * 2012-04-24 2015-11-24 藤森工業株式会社 透明導電性フィルム用表面保護フィルム及びそれを用いた透明導電性フィルム
US8998454B2 (en) * 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same
US20150023771A1 (en) * 2013-07-19 2015-01-22 Deere & Company Work vehicle boom assembly providing improved visability
KR102079256B1 (ko) * 2013-09-13 2020-02-20 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR102283589B1 (ko) * 2014-01-06 2021-07-30 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN104201232A (zh) * 2014-08-28 2014-12-10 南京大学 SnS2纳米纸自组装微球的制备及其微球薄膜的光探测器

Also Published As

Publication number Publication date
WO2017014526A1 (ko) 2017-01-26
US20180190762A1 (en) 2018-07-05
CN107851714A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
Hong et al. Stretchable active matrix temperature sensor array of polyaniline nanofibers for electronic skin
US9685558B2 (en) Flexible electronic device having adhesive function and method of manufacturing the same
Hong et al. Roll‐to‐roll dry transfer of large‐scale graphene
Fukuda et al. Fully-printed high-performance organic thin-film transistors and circuitry on one-micron-thick polymer films
TWI265606B (en) Method of fabricating flexible thin film transistor array substrate
Thanh et al. Transfer‐Printing of As‐Fabricated Carbon Nanotube Devices onto Various Substrates
Sun et al. Printed high-k dielectric for flexible low-power extended gate field-effect transistor in sensing pressure
WO2013096841A1 (en) Assisted transfer of graphene
KR20170088322A (ko) 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자
Park et al. Stretchable thin-film transistors with molybdenum disulfide channels and graphene electrodes
Na et al. Plasma polymerization enabled polymer/metal–oxide hybrid semiconductors for wearable electronics
Jang et al. Impact of polyimide film thickness for improving the mechanical robustness of stretchable InGaZnO thin-film transistors prepared on wavy-dimensional elastomer substrates
KR20170010695A (ko) 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자
Zumeit et al. High-performance p-channel transistors on flexible substrate using direct roll transfer stamping
Zhu et al. Direct transfer of graphene and application in low-voltage hybrid transistors
CN107195658B (zh) 柔性基板及其制作方法
JP5123520B2 (ja) 導電性シリコーン系粘着シート
Yoon et al. Highly stretchable, conductive polymer electrodes with a mixed AgPdCu and PTFE network interlayer for stretchable electronics
KR101431595B1 (ko) 금속 산화물/질화물/황화물 박막의 전사 방법 및 이에 사용되는 전사용 시트
TWI661017B (zh) 暫時接著用樹脂、暫時接著用樹脂層、附暫時接著用樹脂層之硬質基板、薄膜基板積層體及薄膜基板加工處理製程
KR20160005221A (ko) 폴리이미드 유기 유전층을 포함한 정전기력 기반 작동기
Chae et al. Electrical properties of ion gels based on PVDF-HFP applicable as gate stacks for flexible devices
US20060192197A1 (en) Organic thin film transistor
JP2009186645A (ja) ディスプレイ基板用部材
CN111128728B (zh) 一种可拉伸晶体管及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent