KR20170002719A - 투명표시장치 및 이를 제조하는 방법 - Google Patents

Abstract

본 실시예들은, 투명표시장치 및 이를 제조하는 방법에 관한 것으로, 본 실시예들은, 제1캐소드가 배치된 발광부를 포함하는 다수의 서브픽셀 및 다수의 투과부를 포함하는 투명표시패널과 서브픽셀을 구동하기 위한 하나 이상의 드라이버를 포함하며, 제1캐소드와 상이한 제2캐소드가 투과부에 배치되거나 또는 투과부에는 투명 전극 물질이 배치되지 않는 투명표시장치를 제공한다.

Description

투명표시장치 및 이를 제조하는 방법{TRANSPARENT DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}

본 실시예들은 투명표시장치 및 이를 제조하는 방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.

또한, 투명한 소자를 사용하는 투명표시장치와 이를 위한 투명표시패널에 대한 요구도 생겨나고 있다.

하지만, 투명표시패널의 투명도를 높이기 위하여 패널 설계를 변경하게 되면 발광 면적이 좁아져 발광 효율이 떨어지는 문제점이 발생하고, 발광 면적을 넓혀서 발광 효율을 높이게 되면 투명도가 떨어져 투명표시패널로서의 기능을 제대로 하지 못하는 문제점이 발생하고 있다.

이로 인해, 투명표시패널과 이를 포함하는 투명표시장치를 상용화하지 못하고 있는 실정이다.

본 실시예들의 목적은 발광부와 투과부의 비율을 유지하면서도 투명표시패널 및 투명표시장치의 투명도를 높이고자 한다.

본 실시예들의 목적은 발광부의 면적을 유지하면서 투과부 영역의 투명도를 높여, 발광 소자의 발광 효율을 유지하고자 한다.

본 실시예들의 목적은 표시패널의 전면에 증착되는 캐소드의 배치를 조절하여 전기저항도를 낮추면서도 투명표시패널 및 투명표시장치의 투명도를 높이고자 한다.

본 실시예들은, 발광부와 회로부를 포함하는 다수의 서브픽셀이 배치된 투명표시패널과, 다수의 서브픽셀을 구동하기 위한 드라이버를 포함하는 투명표시장치를 제공할 수 있다.

본 실시예들은, 제1캐소드가 배치된 발광부를 포함하는 다수의 서브픽셀 및 다수의 투과부를 포함하는 투명표시패널과 서브픽셀을 구동하기 위한 하나 이상의 드라이버를 포함하며, 제1캐소드와 상이한 제2캐소드가 투과부에 배치되거나 또는 투과부에는 투명 전극 물질이 배치되지 않는 투명표시장치를 제공한다.

기판 상에 발광부를 포함하는 다수의 서브픽셀 및 다수의 투과부에서, 발광부 각각에 TFT와 애노드, 발광층을 형성하여 기판 상의 발광부 및 투과부 전면에 제1캐소드 물질을 형성한 후, 발광부 상에 제1캐소드 물질 또는 제1캐소드 물질과 구별되는 제2캐소드 물질을 형성하는 투명표시장치를 제조하는 방법을 제공한다.

기판 상에 발광부를 포함하는 다수의 서브픽셀 및 다수의 투과부에서, 발광부 각각에 TFT와 애노드, 발광층을 형성한 후, 기판 상의 발광부에만 캐소드 물질을 형성하는 투명표시장치를 제조하는 방법을 제공한다.

본 실시예들에 의하면, 투명도를 떨어뜨리지 않으면서도 넓은 발광 면적을 확보할 수 있는 구조를 갖는 투명표시패널과 이를 포함하는 투명표시장치를 제공할 수 있다.

또한, 본 실시예들에 의하면, 투과부에서는 빛의 투과도를 높이되 패널 전체의 전기 저항도를 높이지 않도록 투과부의 캐소드를 배치하며, 발광소자를 보호하여 발광소자의 수명 및 표시패널의 수명을 향상시킬 수 있다.

또한, 본 실시예들에 의하면, 캐소드를 두 번에 걸쳐 배치하며 이 과정에서 투과부와 발광부에 상이한 캐소드를 배치할 수 있으며, 특히, 투과부에 해당하는 부분은 마스크 또는 포토 레지스트로 정의할 수 있으므로 공정 효율을 높이면서도 투과부의 투과율을 높일 수 있다.

또한, 본 실시예들에 의하면, 캐소드를 발광부에만 배치하며 투과부의 투과도를 높일 수 있으며, 특히, 투과부에 해당하는 부분은 마스크 또는 포토 레지스트로 정의할 수 있으므로 공정 효율을 높이면서도 투과부의 투과율을 높일 수 있다.

도 1은 본 실시예들에 따른 투명표시장치의 개략적인 시스템 구성도이다.
도 2는 제1실시예에 따른 투명표시패널(110)의 평면도이다.
도 3은 발광부와 투과부의 단면을 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 의한 투과부의 투명 캐소드의 두께가 얇은 실시예를 보여주는 도면이다.
도 5는 본 발명의 일 실시예에 의한 투명 캐소드의 두께, 산소의 포함량과 빛의 파장 대역별로 투과율의 관계를 보여주는 그래프이다.
도 6은 본 발명의 다른 실시예에 의한 투과부에 투명 캐소드가 배치되지 않은 실시예를 보여주는 도면이다.
도 7은 본 발명의 또다른 실시예에 의한 투과부에 배치된 투명 캐소드와 발광부에 배치된 투명 캐소드가 상이하게 구성된 도면이다.
도 8은 표시패널에 투과부와 발광부가 동일한 투명 캐소드가 배치된 도면이다.
도 9는 본 발명의 일 실시예에 의한 투과부와 발광부에 캐소드의 두께가 상이한 경우를 보여주는 도면이다.
도 10은 본 발명의 다른 실시예에 의한 투과부에 캐소드가 배치되지 않은 경우를 보여주는 도면이다.
도 11은 본 발명의 또다른 실시예에 의한 투과부에 배치된 캐소드를 구성하는 투명 전극의 물질이 발광부에 배치된 캐소드를 구성하는 투명 전극의 물질 보다 투과도가 높은 물질인 경우를 보여주는 도면이다.
도 12는 본 발명의 일 실시예에 의한 투과부 사이에 발광부와 동일한 두께의 캐소드가 증착된 도면이다.
도 13은 본 발명의 다른 실시예에 의한 투과부 사이에 발광부와 동일한 두께의 캐소드가 증착된 도면이다.
도 14는 본 발명의 또다른 실시예에 의한 투과부 사이에 발광부와 동일한 전극 물질의 캐소드가 증착된 도면이다.
도 15는 본 발명의 일 실시예에 의한 투명 표시패널 또는 투명 표시장치를 제조하는 공정을 보여주는 도면이다.
도 16은 본 발명의 일 실시예에 의한 마스크를 이용하는 과정을 보여주는 도면이다.
도 17은 본 발명의 다른 실시예에 의한 포토 레지스트를 이용하는 과정을 보여주는 도면이다.
도 18은 본 발명의 다른 실시예에 의한 투명 표시패널 또는 투명 표시장치를 제조하는 공정을 보여주는 도면이다.
도 19는 도 16은 본 발명의 일 실시예에 의한 마스크를 이용하는 과정을 보여주는 도면이다.
도 20은 본 발명의 다른 실시예에 의한 포토 레지스트를 이용하는 과정을 보여주는 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 실시예들에 따른 투명표시장치(100)의 개략적인 시스템 구성도이다.

도 1을 참조하면, 본 실시예들에 따른 투명표시장치(100)는, 다수의 데이터 라인(DL~DLm) 및 다수의 게이트 라인(GL1~GLn)이 배치되고, 다수의 서브픽셀(Sub Pixel)이 배치된 투명표시패널(110)과, 다수의 데이터 라인(DL~DLm)을 구동하는 데이터 드라이버(120)와, 다수의 게이트 라인(GL1~GLn)을 구동하는 게이트 드라이버(130)와, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다. 여기서, 데이터 드라이버(120) 및 게이트 드라이버(130)는 서브픽셀을 구동하기 위한 드라이버에 해당한다.

데이터 드라이버(120)는 다수의 데이터 라인으로 데이터 전압을 공급함으로써 다수의 데이터 라인을 구동한다.

게이트 드라이버(130)는 다수의 게이트 라인으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인을 순차적으로 구동한다.

타이밍 컨트롤러(140)는 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급함으로써 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다.

이러한 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

게이트 드라이버(130)는 타이밍 컨트롤러(140)의 제어에 따라 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인으로 순차적으로 공급하여 다수의 게이트 라인을 순차적으로 구동한다.

게이트 드라이버(130)는 구동 방식이나 투명표시패널 설계 방식 등에 따라서, 도 1에서와 같이, 투명표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.

또한, 게이트 드라이버(130)는 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다.

각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 투명표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 투명표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 투명표시패널(110)에 집적화되어 배치될 수도 있다.

각 게이트 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 게이트 드라이버 집적회로에 해당하는 게이트 구동 칩은 연성 필름에 실장되고, 연성 필름의 일 단이 투명표시패널(110)에 본딩될 수 있다.

데이터 드라이버(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인으로 공급함으로써, 다수의 데이터 라인을 구동한다.

데이터 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.

각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 투명표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 투명표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 투명표시패널(110)에 집적화되어 배치될 수도 있다.

또한, 각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로에 해당하는 소스 구동 칩은 연성 필름에 실장되고, 연성 필름(121)의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 투명표시패널(110)에 본딩된다.

소스 인쇄회로기판은 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체(170)를 통해 컨트롤 인쇄회로기판(Control Printed Circuit Board)과 연결된다.

컨트롤 인쇄회로기판에는, 타이밍 컨트롤러(140)가 배치된다.

컨트롤 인쇄회로기판에는, 투명표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미 도시)가 더 배치될 수 있다.

위에서 언급한 소스 인쇄회로기판과 컨트롤 인쇄회로기판은, 하나의 인쇄회로기판으로 되어 있을 수도 있다.

본 실시예들에 따른 투명표시장치(100)는 액정표시장치(Liquid Crystal Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등일 수 있다. 단, 아래에서는, 설명의 편의를 위해, 투명표시장치(100)는 유기발광표시장치인 것으로 가정한다.

한편, 투명표시패널(110)은 복수의 투과부가 있는 투명영역과 투명하지 않은 불투명영역으로 이루어져 있다.

투명영역에는 복수의 투과부가 매트릭스 타입으로 배열된다.

여기서, 복수의 투과부가 매트릭스 타입으로 배열된다는 것과 관련하여, 동일한 행(Row)에 배열된 여러 개의 투과부는 하나의 투과부 행이라고 하고, 동일한 열(Column)에 배열된 여러 개의 투과부는 하나의 투과부 열이라고 한다.

불투명영역은 빛이 발광 되는 발광영역과 빛이 발광 되지 않는 비 발광영역으로 이루어져 있다.

비 발광영역에는 컬럼 배선들(Column Lines)이 배치되는 컬럼 배선 영역(CLA: Column Line Area)이 존재할 수 있다.

컬럼 배선 영역은 투과부 열 사이의 영역이다. 즉, 컬럼 배선들은 투과부 열 사이마다 배치될 수 있다.

컬럼 배선들은 열 방향으로 배치되는 데이터 라인, 각종 전압 배선 등을 포함한다.

발광영역에는 각 서브픽셀의 발광부가 위치할 수 있다.

각 서브픽셀은, 일 예로, 적색 빛을 발광하는 적색 서브픽셀일 수도 있고, 녹색 빛을 발광하는 녹색 서브픽셀일 수도 있으며, 청색 빛을 발광하는 청색 서브픽셀일 수도 있고, 경우에 따라서, 적색, 녹색 및 청색 이외의 다른 색상(예: 흰색, 노란색 등)의 빛을 발광하는 서브픽셀일 수도 있다.

각 서브픽셀은 해당 색상의 빛이 나오는 발광부와 트랜지스터 등의 회로 소자가 배치되어 발광부에서 빛이 나오도록 해주는 회로부를 포함한다.

예를 들어, 본 실시예들에 따른 투명표시패널(110)에 3가지 색상(제1색상, 제2색상, 제3색상)의 서브픽셀이 존재하는 경우, 제1색상 서브픽셀은 제1색상 발광부와 제1색상 회로부를 포함하고, 제2색상 서브픽셀은 제2색상 발광부와 제2색상 회로부를 포함하며, 제3색상 서브픽셀은 제3색상 발광부와 제3색상 회로부를 포함할 수 있다.

다른 예를 들어, 본 실시예들에 따른 투명표시패널(110)에 4가지 색상(제1색상, 제2색상, 제3색상, 제4색상)의 서브픽셀이 존재하는 경우, 제1색상 서브픽셀은 제1색상 발광부와 제1색상 회로부를 포함하고, 제2색상 서브픽셀은 제2색상 발광부와 제2색상 회로부를 포함하며, 제3색상 서브픽셀은 제3색상 발광부와 제3색상 회로부를 포함할 수 있고 제4색상 서브픽셀은 제4색상 발광부와 제4색상 회로부를 포함할 수 있다.

각 서브픽셀의 발광부는 각 서브픽셀마다 해상 색상의 빛을 내는 영역을 의미할 수 있으며, 각 서브픽셀마다 존재하는 픽셀전극(예: 애노드)을 의미할 수도 있고, 픽셀전극이 배치된 영역을 의미할 수도 있다.

각 서브픽셀의 회로부는 각 서브픽셀의 픽셀전극으로 전압 또는 전류를 공급해주어 발광부에서 빛이 나도록 해주는 트랜지스터 등을 포함하는 회로를 의미하거나 이러한 회로가 배치된 영역을 의미할 수도 있다.

본 실시예들에 따른 투명표시패널(110)에서, 여러 가지 색상(예: 적색, 녹색, 청색 등)의 서브픽셀 중에서 적어도 한 가지 색상의 서브픽셀의 발광부는 컬럼 배선 영역에 위치할 수 있다.

예를 들어, 본 실시예들에 따른 투명표시패널(110)에 3가지 색상의 서브픽셀이 배치되는 경우, 제1색상 발광부, 제2색상 발광부 및 제3색상 발광부 중 적어도 하나는 컬럼 배선 영역에 위치하거나 컬럼 배선 영역과 중첩되어 위치할 수 있다.

전술한 바와 같이, 적어도 한 가지 색상의 서브픽셀의 발광부가 컬럼 배선 영역에 위치하거나 컬럼 배선 영역과 중첩하여 위치함으로써, 투명표시패널(110)의 시야각, 발광면적 및 투과면적 등을 넓게 해줄 수 있다.

도 2는 제1실시예에 따른 투명표시패널(110)의 평면도이다.

도 2를 참조하면, 제1실시예에 따른 투명표시패널(110)은, 다수의 투과부(TA ji, j(행 번호)=1, 2, ..., i(열 번호)=1, 2, 3, ...)가 매트릭스 타입으로 배치된다.

제1실시예에 따른 투명표시패널(110)은, 투과부(또는 투명부) 행 사이마다 서브픽셀 행이 존재한다.

예를 들어, 1번째 투과부 행(TA 11, TA 12, TA 13, TA 14, TA 15, TA 16, ...)과 2번째 투과부 행(TA 21, TA 22, TA 23, TA 24, TA 25, TA 26, ...) 사이에는, RGB 서브픽셀 행(R11, G12, B13, R14, G15, B16, ... )이 배치된다.

마찬가지로, 2번째 투과부 행(TA 21, TA 22, TA 23, TA 24, TA 25, TA 26, ...)과 3번째 투과부 행 사이에는, RGB 서브픽셀 행(R21, G22, B23, R24, G25, B26, ...)이 배치된다.

투명표시패널(110)에서 각 서브픽셀은 발광부와 회로부를 포함하는데, 회로부는 발광부 아래에 위치한다. 이로 인해, 서브픽셀 영역의 사이즈가 작아질 수 있다.

도 2를 참조하면, 투과부 행 사이마다 각 서브픽셀의 발광부가 위치한다.

예를 들어, 1번째 투과부 행(TA 11, TA 12, TA 13, TA 14, TA 15, TA 16, ...)과 2번째 투과부 행(TA 2i, i=1, 2, 3, ...) 사이에는, 각 서브픽셀(R11, G12, B13, R14, G15, B16, ...)의 발광부(r11_ea, g12_ea, b13_ea, r14_ea, g15_ea, b16_ea, ...)가 배치된다.

마찬가지로, 2번째 투과부 행(TA 21, TA 22, TA 23, TA 24, TA 25, TA 26, ...)과 3번째 투과부 행 사이에는, 각 서브픽셀(R21, G22, B23, R24, G25, B26, ...)의 발광부(r21_ea, g22_ea, b23_ea, r24_ea, g25_ea, b26_ea, ...)가 배치된다.

각 서브픽셀에서 발광부 아래에 회로부가 위치하기 때문에, 각 서브픽셀의 발광부(r11_ea, g12_ea, b13_ea, r14_ea, g15_ea, b16_ea, ..., r21_ea, g22_ea, b23_ea, r24_ea, g25_ea, b26_ea, ...)의 영역은 각 서브픽셀의 영역과 동일하다.

한편, 각 서브픽셀의 발광부(r11_ea, g12_ea, b13_ea, r14_ea, g15_ea, b16_ea, ..., r21_ea, g22_ea, b23_ea, r24_ea, g25_ea, b26_ea, ...)의 영역은 발광 존(EZ)과 그 밖의 존(CF)으로 이루어져 있다. 도 2에서는 세 가지 색상(RGB)에 대해 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니며 RWGB와 같이 백색 서브픽셀을 포함할 수 있다.

도 2와 같은 구성에서 발광부와 투과부에는 공통으로 전극이 위치한다. 이에 대해 도 3에서 보다 상세히 살펴본다. 도 3은 발광부와 투과부의 단면을 보여주는 도면이다.

발광부(R11)에 대응하는 영역에는 TFT(310)과 반사 전극(320), 발광층(330)이 포함된다. 그리고 발광부(R11) 및 투과부(TA11) 모두 투명 전극(340)과 인캡(350), 유리기판(300, 360)을 포함한다.

투명 OLED 패널의 투과부와 발광부는 투명전극, 예를 들어, 투명 캐소드가 동일하게 형성된다. 이러한 특징은 투명 OLED 패널의 투명도는 투과부의 개구율 × 캐소드 투과율로 결정되며, 투과부의 캐소드 투과율이 높아 질수록 투명도가 향상이 가능하다. 전술한 바와 같이, 투명도를 높이기 위해서는 투명영역을 확보하는 것이 필요한데, 이 과정에서 투과부의 개구율을 높이면 발광영역이 줄어들게되어 소자의 수명이 감소하는 문제가 발생한다.

이를 해결하기 위해 본 명세서에서는 투과부와 발광부의 투명전극을 달리 구성하여 투과부의 투과율을 높이고자 한다. 이하 투명 전극의 일 실시예로 투명 캐소드를 중심으로 설명한다.

투과부와 발광부의 투명캐소드를 달리 구성하는 방식으로 투과부에 배치된 투명 캐소드와 발광부에 배치된 투명 캐소드가 상이한 구성을 일 실시예로 한다. 보다 상세히, 투과부에 배치된 투명 캐소드와 발광부에 배치된 투명 캐소드는 서로 다른 물질로 배치되거나, 또는 서로 다른 두께를 가지도록 할 수 있다. 또 다른 실시예로 본 발명은 투과부에 배치된 투명 캐소드가 발광부에 배치된 투명 캐소드와 그 패턴이 상이한 경우를 포함한다.

투과부와 발광부의 투명캐소드를 달리 구성하는 방식으로 투과부에 투명 캐소드를 배치하지 않고, 발광부에만 투명 캐소드를 배치하는 것을 다른 실시예로 한다. 투과부는 발광부와 달리 빛을 투과시키는 것이 중요하므로, 본 발명에서는 투과부에서는 빛의 투과도를 높이되 패널 전체의 전기 저항도를 높이지 않도록 투과부의 캐소드를 배치할 수 있다. 그 결과 투과부의 면적을 넓히지 않으면서도 투과도를 높이며 또한 발광소자를 보호하여 발광소자의 수명 및 표시패널의 수명을 향상시킬 수 있다.

도 4는 본 발명의 일 실시예에 의한 투과부의 투명 캐소드의 두께가 얇은 실시예를 보여주는 도면이다. 발광부에 배치된 투명 캐소드(410)와 투과부에 배치된 투명 캐소드(420)는 그 두께가 상이하다. 두께의 차이로 인해 평균 투과율이 상이할 수 있다. 예를 들어, 400~700nm 파장대역의 평균 투과율이 발광부에 배치된 투명 캐소드(410)의 투과율은 90 %가 되도록 구성하며 투과부에 배치된 투명 캐소드(420)의 평균 투과율은 95.8~97.8%가 되도록 구성할 수 있다.

즉, 발광부에 배치되는 투명 캐소드(410)를 제1캐소드, 투과부에 배치되는 투명 캐소드(420)를 제2캐소드로 할 경우, 제2캐소드의 두께는 제1캐소드의 두께보다 작게 하여 투과부의 투과율을 높일 수 있다.

도 5는 본 발명의 일 실시예에 의한 투명 캐소드의 두께, 산소의 포함량과 빛의 파장 대역별로 투과율의 관계를 보여주는 그래프이다.

도 5에서는 캐소드의 두께가 작을수록 빛의 파장 대역별로 투과율이 높음을 확인할 수 있다. 한편, 캐소드의 두께가 같은 경우(200Å)에도 특정한 물질의 분포(예를 들어, O2)에 따라서도 투과율이 상이함을 알 수 있다. 도 5는 산소의 분압비에 대응하여 투과율을 보여주는데, 산소의 분압비가 높을수록 전극 물질 내에 산소의 함량, 즉 분포도 역시 증가한다.

전술한 바와 같이 투명 캐소드의 두께가 증가함에 따라 투과율이 상이하므로, 본 발명의 일 실시예는 투과율을 높이기 위한 물질적 구성, 예를 들어 O₂의 함량과 투명 캐소드를 조절하여 투과부의 투명 캐소드를 구성할 수 있다.

도 4 및 도 5에 따라 발광부에 배치된 투명 캐소드(410)의 두께가 1200Å이며, 투과부에 배치된 투명 캐소드(420)의 두께가 200Å이며, 투과부의 개구율이 40%인 경우 투명도를 계산하면, 다음 수학식 1과 같다. 투과부에 배치된 투명 캐소드(420)의 투과율은 0.96인 경우를 가정한다.

[수학식 1]

투명도 = 투과부 개구율 × Cathode 투과율 = 40% × 0.96 = 38.3%

투과부에 배치된 투명 캐소드(420)의 투과율이 0.98인 경우 투명도는 39.2%가 된다. 따라서, 이는 앞서 도 3과 같은 구성에서 투명 캐소드의 투과율이 90% 이하로 투명도는 36% 이하인 경우와 비교할 때, 2.3~3.2%가 향상됨을 알 수 있다. 투명도는 개구율과 투과부에 배치된 투명 캐소드(420)의 물질 구성, 또는 투과부에 배치된 투명 캐소드(420)의 두께에 따라 다양하게 산출될 수 있다.

도 6은 본 발명의 다른 실시예에 의한 투과부에 투명 캐소드가 배치되지 않은 실시예를 보여주는 도면이다.

도 6에서 투과부에 대응되는 부분에는 캐소드가 배치되어 있지 않아서 투과부에서의 투과율은 100%이다. 수학식 1에 투과부의 투과율을 적용하면, 투과부의 개구율이 40%인 경우 전체 패널의 투명도가 40%이며, 도 3과 비교할 때 36%4%이상, 전체 투명율이 10%이상 향상함을 확인할 수 있다.

도 7은 본 발명의 또다른 실시예에 의한 투과부에 배치된 투명 캐소드와 발광부에 배치된 투명 캐소드가 상이하게 구성된 도면이다. 도 7에서 투과부에 배치된 투명 캐소드(720)는 발광부에 배치된 투명 캐소드(410)와 비교할 때, 물질적으로 투과도가 높도록 구성될 수 있다. 도 5에서 살펴본 바와 같이 동일한 두께(200Å)인 경우에도 산소(O₂)의 분포도에 따라 투과율이 상이할 수 있다. 따라서, 도 7에서는 투과부에 배치된 투명 캐소드(720)는 발광부에 배치된 투명 캐소드(410)보다 투과율이 높은 물질로 구성되도록 배치할 수 있다. 일 실시예로, 투과부에 배치된 투명 캐소드(720)의 산소(O₂) 분포도를 높일 수 있다. 투과부에는 상대적으로 투과율이 높은 물질을 배치하고 발광부에는 투과율이 낮은 물질을 배치하되 표시패널 전체의 전기 저항도를 떨어뜨리도록 하여 발광 효율과 투과율을 모두 높일 수 있다.

전술한 도 5와 같은 그래프에어 투과부에 사용할 캐소드 물질과 발광부에 사용할 캐소드 물질을 구분하여 적층하기 위해 산소의 분포도를 조절할 수 있다. 도 5에서 산소의 분포도가 증가할수록 투과율이 증가하므로, 투과부에 사용할 캐소드 물질에 산소가 더 많이 투과되도록 할 수 있다. 일 실시예로 마스크 등을 이용하여 투과부 영역만을 노출시켜서 산소의 분압비를 높일 수 있으며, 그 결과

전술한 실시예에 발광부에 배치된 투명 캐소드(410)의 두께는 전체 표시패널의 전기 저항의 크기와 필요한 투과율 등을 고려하여 적용할 수 있으며, 일 실시예로 발광부에 배치된 투명 캐소드(410)의 두께를 약 1200~1400Å수준으로 형성할 수 있다. 만약 투과부의 투과율이 높은 경우 전체 표시패널의 투명도가 높아지므로, 발광부에 배치되는 투명 캐소드(410)의 두께를 보다 높게 구성할 수 있다. 이는 투명 캐소드(410)의 전기적 특성과 전체 투명도에 기반하여 특정한 두께를 선택할 수 있다.

전술한 실시예에서 투과부에 배치된 투명 캐소드(420, 720)의 두께는 다양하게 적용될 수 있으며, 일 실시예로는 0~500Å가 될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

도 8은 표시패널에 투과부와 발광부가 동일한 투명 캐소드가 배치된 도면이다. 4개의 서브픽셀(R, W, G, B)로 구성되며 투명 캐소드가 증착되기 전의 형태가 810이며 투명 캐소드가 증착된 후의 형태가 820이다. 810을 살펴보면, 각각의 서브픽셀의 발광부에는 컬러필터가 배치되어 있거나(801r, 801g, 801b) 또는 백색 서브픽셀(801w)인 경우에는 컬러필터가 배치되어 있지 않도록 구성될 수 있다. 각 서브픽셀의 발광부에 인접한 투과부(805w, 805r, 805g, 805b)에는 발광부와 달리 발광층이 배치되어 있지 않다. 각 영역에 대해 블랙 매트릭스(BM)이 배치될 수 있다. 801과 같은 구조에서 전술한 도 3 과 같이 캐소드(815)를 전면에 동일하게 도포한 경우 820과 같다.

도 9는 본 발명의 일 실시예에 의한 투과부와 발광부에 캐소드의 두께가 상이한 경우를 보여주는 도면이다. 도 4와 같이 발광부에 배치된 캐소드보다 투과부에 배치된 캐소드의 두께가 작은 실시예이다.

도 9는 양 인접한 서브픽셀들에 인접한 투과부, 예를 들어 투과부(805w, 805r, 805g, 805b) 영역에 하나의 캐소드(915)가 연결되어 배치된 실시예이다. 즉, 발광부(801w, 801r, 801g, 801b)에 배치된 제1캐소드(815)와 투과부(805w, 805r, 805g, 805b)에 배치된 제2캐소드(915)가 블랙 매트릭스로 인해 분리되지 않을 수 있다. 이는 투과부와 발광부를 나누어서 캐소드를 증착하는 과정에서 서브픽실의 넓이보다 큰 단위로 캐소드를 배치할 수 있으므로 용이하게 두 종류의 캐소드를 배치할 수 있다.

도 10은 본 발명의 다른 실시예에 의한 투과부에 캐소드가 배치되지 않은 경우를 보여주는 도면이다. 도 6과 같이 투과부에는 캐소드가 배치되지 않으며 발광부에만 캐소드가 배치되어 있다.

도 11은 본 발명의 또다른 실시예에 의한 투과부에 배치된 캐소드를 구성하는 투명 전극의 물질이 발광부에 배치된 캐소드를 구성하는 투명 전극의 물질 보다 투과도가 높은 물질인 경우를 보여주는 도면이다. 도 7과 같이 투명 전극의 물질 구성이 상이하여 투과부의 캐소드가 빛을 많이 투과시켜 표시패널의 투명도를 높일 수 있다.

도 9 및 도 11은 인접한 각 서브픽셀의 발광부에 인접하여 배치된 투과부에 배치되는 캐소드가 서로 연결되어 있음을 확인하였다. 한편, 발광부의 캐소드의 전기 저항을 낮추기 위해 투과부 사이의 블랙매트릭스 사이에는 발광부의 캐소드와 동일한 캐소드를 배치할 수 있다.

도 12는 본 발명의 일 실시예에 의한 투과부 사이에 발광부와 동일한 두께의 캐소드가 증착된 도면이다. 도 12에서는 투과부 사이의 가로 및 세로에 격자 형태로 815a와 같이 캐소드가 배치되어 있다. 815a는 투과부의 캐소드(915)와 그 두께에 있어 상이하며, 815a는 발광부의 캐소드(815)와 그 두께에 있어 동일하다. 815a는 가로 또는 세로 중 어느 한 영역에만 배치될 수도 있다.

도 12는 서브픽셀에 인접한 투과부(805w, 805r, 805g, 805b)에는 제2캐소드(915)가 배치되지만 투과부 사이의 블랙 매트릭스 상에는 제1캐소드(815a)가 배치되므로 도 9와 대조를 이룬다. 도 12에서 블랙 매트릭스 부분은 빛을 투과하지 않으므로, 전기 전도도를 높이기 위해 블랙 매트릭스 상에는 투과율이 낮지만 전기 전도도가 높은 제1캐소드(815a)를 배치할 수 있다. 도 9와 비교할 때, 투과율은 동일하며, 전기 전항을 낮추는 효과가 있다.

도 13은 본 발명의 다른 실시예에 의한 투과부 사이에 발광부와 동일한 두께의 캐소드가 증착된 도면이다. 도 10의 실시예에 대응된다. 815a는 가로 또는 세로 중 어느 한 영역에만 배치될 수도 있다.

도 14는 본 발명의 또다른 실시예에 의한 투과부 사이에 발광부와 동일한 전극 물질의 캐소드가 증착된 도면이다. 도 11의 실시예에 대응된다. 815a는 투과부의 캐소드(1115)와 그 물질적 특성에 있어 상이하며, 815a는 발광부의 캐소드(815)와 그 물질적 특성에 있어 동일하다. 815a는 가로 또는 세로 중 어느 한 영역에만 배치될 수도 있다.

전술한 바와 같이, 캐소드를 구성하는 물질 내에 산소의 포함량에 따라 투과도가 달라질 수 있다. 아래 표 1은 캐소드의 두께 및 산소의 분압비에 따른 투과도를 보여주는 표이다. 분압비가 높을수록 캐소드 내에 산소의 함유량이 증가한다.

두께 (Å)	O2 분압 (%)	T@400~700nm (%)
200	16.7	97.7
	13	96.6
	10.8	96
	9.1	95.8
500	16.7	90.1
1200	1	90.9

본 발명에서 투과부의 투과도를 높이기 위해 발광부에 배치된 캐소드 두께의 50% 이하의 두께를 가지는 캐소드가 투과부에 배치될 수 있다. 보다 상세하게, 전술한 발광부의 캐소드 두께가 1200~1400Å인 경우, 투과부의 캐소드 두께는 0~500Å가 될 수 있다.

도 15는 본 발명의 일 실시예에 의한 투명 표시패널 또는 투명 표시장치를 제조하는 공정을 보여주는 도면이다. 제조 공정은 기판 상에 발광부 및 투과부를 포함하는 다수의 서브픽셀에서 발광부 각각에 TFT와 애노드, 발광층을 형성하는 단계(S1510), 기판 상의 발광부 및 투과부 전면에 제1캐소드 물질을 형성하는 단계(S1520), 및 발광부 상에 제1캐소드 물질 또는 제1캐소드 물질과 구별되는 제2캐소드 물질을 형성하는 단계(S1530)로 구성된다. 캐소드를 두 번에 걸쳐 배치하며 이 과정에서 투과부와 발광부에 상이한 캐소드를 배치할 수 있으며, 투과부에 해당하는 부분은 마스크 또는 포토 레지스트로 정의할 수 있으므로 공정 효율을 높이면서도 투과부의 투과율을 높일 수 있다.

투과부와 발광부 상에 캐소드를 달리 구성하기 위해서는 마스크를 이용하거나 또는 포토 레지스트를 이용할 수 있다. 일 실시예로, 작은 면적의 표시패널에 대해서는 FMM(Fine Metal Mask)를 적용할 수 있으며, 대면적의 표시패널에 대해서는 포토 레지스트를 적용할 수 있다.

도 16은 본 발명의 일 실시예에 의한 마스크를 이용하는 과정을 보여주는 도면이다. 1601과 같이, 발광층(330)까지 배치된 후, 제1캐소드 물질(1610)를 이용하여 기판 상의 전면에 도포한다. 그리고 투과부의 영역에 대응되는 마스크(1650)를 1602와 같이 배치한 후, 다시 제1캐소드 물질 또는 제2캐소드 물질을 도포하면 1603과 같이, 제1캐소드 물질(1610) 상에 제1캐소드 물질 또는 제2캐소드 물질이 도포되어 발광부에 해당하는 영역의 캐소드 물질(1620)과 투과부의 캐소드 물질(1610)이 두께에 있어서 상이하게 구성된다.

도 17은 본 발명의 다른 실시예에 의한 포토 레지스트를 이용하는 과정을 보여주는 도면이다. 1701과 같이, 발광층(330)까지 배치된 후, 제1캐소드 물질(1610)를 이용하여 기판 상의 전면에 도포한다. 그리고 1702에서 나타난 바와 같이, 투과부의 영역에 포토 레지스트(1750)를 형성한다. 그 후, 다시 제1캐소드 물질 또는 제2캐소드 물질을 도포하면 1703과 같이, 제1캐소드 물질(1610) 상에 제1캐소드 물질 또는 제2캐소드 물질이 도포된다. 또한 포토 레지스트(1750) 상에도 제1캐소드 물질 또는 제2캐소드 물질(1620a)이 도포됨을 1703에서 확인할 수 있다. 이후 포토 레지스트를 제거하면 1704와 같이 발광부에 해당하는 영역의 캐소드 물질(1620)과 투과부의 캐소드 물질(1610)이 두께에 있어서 상이하게 구성된다.

도 16 및 도 17에서 마스크 또는 포토 레지스트를 이용하여 투과부를 정의하며, 투과부에는 캐소드가 1회 증착되며, 발광부에는 캐소드가 2회 또는 그 이상 증착되어 투과부와 발광부의 캐소드가 두께의 차이를 가지도록 증착할 수 있으며, 이 과정에서 투과부의 투과율을 높일 수 있다. 또한, 캐소드의 두께 차이뿐만 아니라, 캐소드 증착 시 상이한 캐소드 물질을 증착할 수 있는데, 예를 들어, 투과부와 발광부에 공통으로 배치하는 캐소드는 투과율이 높은, 예를 들어 산소 분압도를 높여서 캐소드를 증착한 후, 발광부에 배치하는 캐소드는 다시 투과율이 다소 낮으나 전기 전도도가 높은 물질, 예를 들어 산소 분압비를 낮추어 캐소드를 증착할 수 있다. 이 경우, 발광부와 투과부에 산소 분압비로 인한 투과율의 차이 및 캐소드의 두께로 인한 투과율의 차이를 조절하여 투과부의 투과율을 높일 수 있다.

도 18은 본 발명의 다른 실시예에 의한 투명 표시패널 또는 투명 표시장치를 제조하는 공정을 보여주는 도면이다. 제조 공정은 기판 상에 발광부 및 투과부를 포함하는 다수의 서브픽셀에서 발광부 각각에 TFT와 애노드, 발광층을 형성하는 단계(S1810) 및 기판 상의 발광부에만 캐소드 물질을 형성하는 단계(S1820)로 구성된다. 캐소드를 발광부에만 배치하며 투과부의 투과도를 높일 수 있다. 투과부에 해당하는 부분은 마스크 또는 포토 레지스트로 정의할 수 있으므로 공정 효율을 높이면서도 투과부의 투과율을 높일 수 있다.

투과부와 발광부 상에 캐소드를 달리 구성하기 위해서는 마스크를 이용하거나 또는 포토 레지스트를 이용할 수 있음은 도 15 내지 도 17에서 살펴보았다.

도 19는 도 16은 본 발명의 일 실시예에 의한 마스크를 이용하는 과정을 보여주는 도면이다. 1901과 같이, 발광층(330)까지 배치된 후, 투과부의 영역에 대응되는 마스크(1650)를 1902와 같이 배치한 후, 캐소드 물질을 도포하면 1903과 같이 발광부에 해당하는 영역에만 캐소드 물질(1910)이 배치된다.

도 20은 본 발명의 다른 실시예에 의한 포토 레지스트를 이용하는 과정을 보여주는 도면이다. 2001과 같이, 발광층(330)까지 배치된 후, 투과부의 영역에 포토 레지스트(1750)를 형성한다. 그 후, 캐소드 물질을 도포하면 2002과 같다. 2002에 제시된 바와 같이 포토 레지스트(1750) 상에도 캐소드 물질(1910a)이 도포됨을 확인할 수 있다. 이후 포토 레지스트를 제거하면 2003과 같이 발광부에 해당하는 영역에만 캐소드 물질(1910)이 배치된다.

도 19 및 도 20에서 마스크 또는 포토 레지스트를 이용하여 투과부를 정의하며, 투과부에는 캐소드가 증착되지 않고, 발광부에만 캐소드가 증착되어 투과부의 투과율을 높일 수 있다. 발광부와 투과부에 캐소드의 유무로 인한 투과율의 차이를 조절하여 투과부의 투과율을 높일 수 있다.

앞서 작은 면적의 표시패널에 대해서는 FMM(Fine Metal Mask)를 적용할 수 있으며, 대면적의 표시패널에 대해서는 포토 레지스트를 적용할 수 있음을 살펴보았으나, 본 발명이 이에 한정되는 것은 아니다.

포토 레지스트를 사용할 경우, 네가티브 포토 레지스트 또는 포지티브 포토 레지스트를 사용할 수 있다. 앞서 1750과 같이 네가티브 포토 레지스트를 사용할 경우, 세부적인 공정은 포토 레지스트를 코팅한 후, UV를 노광하여 포토 레지스트를 디벨롭하여 투과부에만 배치되도록 한다. 이후 HIL/HTL/컬러필터/ETL을 성막한 후 캐소드를 증착하고 이전의 포토 레지스트를 제거하면 투과부에는 캐소드가 배치되지 않는다.

본 발명은 투과부의 캐소드, 예를 들어, IZO, IGZO, ITO 등의 두께를 발광부보다 얇게 하거나 제거하여 투명부의 투과율 향상을 통해 투과도가 향상된 투명 표시 장치를 제조할 수 있다. 특히 대면적의 투명 OLED 표시 장치를 구현할 수 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 투명표시장치
110: 투명표시패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 타이밍 컨트롤러
410, 815: 발광부의 캐소드
420, 720, 915, 1115: 투과부의 캐소드
1650: 마스크
1750: 포토 레지스트

Claims (12)

1. 제1캐소드가 배치된 발광부를 포함하는 다수의 서브픽셀 및 다수의 투과부를 포함하는 투명표시패널; 및
   상기 서브픽셀을 구동하기 위한 하나 이상의 드라이버를 포함하며,
   상기 제1캐소드와 상이한 제2캐소드가 상기 투과부에 배치되거나 또는 상기 투과부에는 투명 전극 물질이 배치되지 않는 투명표시장치.
   
2. 제1항에 있어서,
   상기 제2캐소드의 두께는 상기 제1캐소드의 두께보다 작은 투명표시장치.
   
3. 제1항에 있어서,
   상기 제2캐소드의 투명 전극 물질은 상기 제1캐소드의 투명 전극 물질보다 투과도가 높은 물질인 투명표시장치.
   
4. 제3항에 있어서,
   상기 제2캐소드의 투명 전극 물질은 상기 제1캐소드의 투명 전극 물질보다 산소를 더 많이 함유하는 투명표시장치.
   
5. 제1항에 있어서,
   제1서브픽셀 및 제2서브픽셀은 인접하여 배치되며,
   상기 제1서브픽셀에 인접한 투과부의 제2캐소드와 상기 제2서브픽셀에 인접한 투과부의 제2캐소드가 연결된 투명표시장치.
   
6. 제1항에 있어서,
   제1서브픽셀 및 제2서브픽셀은 인접하여 배치되며,
   상기 제1서브픽셀에 인접한 투과부와 상기 제2서브픽셀에 인접한 투과부의 경계에 제1캐소드가 배치된 투명표시장치.
   
7. 기판 상에 발광부를 포함하는 다수의 서브픽셀 및 다수의 투과부에서, 상기 발광부 각각에 TFT와 애노드, 발광층을 형성하는 단계;
   상기 기판 상의 발광부 및 투과부 전면에 제1캐소드 물질을 형성하는 단계; 및
   상기 발광부 상에 제1캐소드 물질 또는 상기 제1캐소드 물질과 구별되는 제2캐소드 물질을 형성하는 단계를 포함하는, 투명표시장치를 제조하는 방법.
   
8. 제7항에 있어서,
   상기 제1캐소드 물질을 형성하는 단계 이후에
   상기 투과부 영역에 대응하는 마스크를 상기 기판 상에 배치하는 단계를 더 포함하는, 투명표시장치를 제조하는 방법.
   
9. 제7항에 있어서,
   상기 투과부 영역에 포토 레지스트를 형성하는 단계를 더 포함하는, 투명표시장치를 제조하는 방법.
   
10. 기판 상에 발광부를 포함하는 다수의 서브픽셀 및 다수의 투과부에서, 상기 발광부 각각에 TFT와 애노드, 발광층을 형성하는 단계; 및
    상기 기판 상의 발광부에만 캐소드 물질을 형성하는 단계를 포함하는, 투명표시장치를 제조하는 방법.
    
11. 제10항에 있어서,
    상기 발광층을 형성한 이후에
    상기 투과부 영역에 대응하는 마스크를 상기 기판 상에 배치하는 단계를 더 포함하는, 투명표시장치를 제조하는 방법.
    
12. 제10항에 있어서,
    상기 투과부 영역에 포토 레지스트를 형성하는 단계를 더 포함하는, 투명표시장치를 제조하는 방법.

Images