KR20160140243A - Semiconductor package and manufacturing method the same - Google Patents

Semiconductor package and manufacturing method the same Download PDF

Info

Publication number
KR20160140243A
KR20160140243A KR1020150076632A KR20150076632A KR20160140243A KR 20160140243 A KR20160140243 A KR 20160140243A KR 1020150076632 A KR1020150076632 A KR 1020150076632A KR 20150076632 A KR20150076632 A KR 20150076632A KR 20160140243 A KR20160140243 A KR 20160140243A
Authority
KR
South Korea
Prior art keywords
die pad
semiconductor chip
lead terminal
mold part
adhesive tape
Prior art date
Application number
KR1020150076632A
Other languages
Korean (ko)
Inventor
김태현
이재신
공정철
김상규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150076632A priority Critical patent/KR20160140243A/en
Publication of KR20160140243A publication Critical patent/KR20160140243A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

According to an embodiment of the present invention, a semiconductor package comprises: a semiconductor chip; a die pad in which the semiconductor chip is mounted in one surface; a plurality of lead terminals electrically connected to the semiconductor chip, and provided along a border of the die pad; and a mold unit provided to cover one side of the semiconductor chip, the die pad, and the lead terminal. A part of the lead terminal is provided in an edge of the mold unit. The semiconductor package can improve reliability, and can reduce the manufacturing costs by removing a tie bar.

Description

반도체 패키지 및 그 제조방법 {SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THE SAME}Technical Field [0001] The present invention relates to a semiconductor package,

본 발명은 반도체 패키지 및 그 제조방법에 관한 것이다.
The present invention relates to a semiconductor package and a manufacturing method thereof.

반도체 칩의 고집적화와 소형화의 요구로 반도체를 패키지화하는 반도체 패키지 기술이 사용되고 있다.2. Description of the Related Art [0002] Semiconductor package technology for packaging semiconductors has been used for demanding high integration and miniaturization of semiconductor chips.

QFN(Quad Flat Non-Leaded) 패키지는 반도체 패키지의 일 종류로서, CSP(Chip Scale Package)를 대표하는 패키지이며, 다이패드와 리드 단자가 형성된 금속판재를 사출성형하여 제작된다.
The QFN (Quad Flat Non-Leaded) package is a type of semiconductor package, which is a representative package of CSP (Chip Scale Package), and is manufactured by injection molding a metal plate on which die pads and lead terminals are formed.

이때, 상기 다이패드와 리드 단자는 타이바(Tie Bar)에 의해 연결되어 사출성형되며, 사출 성형이 완료되면 별도의 타이바 절단공정이 수행되어 최종적으로 QFN 패키지가 제작된다.At this time, the die pad and the lead terminal are connected to each other by a tie bar, and injection molding is performed. When the injection molding is completed, a separate tie bar cutting process is performed to finally produce a QFN package.

여기서, 다이패드와 리드 단자가 타이바에 의해 연결됨에 따라, 리드 단자가 배치될 수 있는 공간이 줄어들어 메인 기판과의 접촉 신뢰성이 감소되는 문제점 및 사출 후 타이바 절단공정이 수행됨에 따라 제작 단가가 증가하는 문제점이 있었다. Here, since the die pad and the lead terminal are connected by the tie bar, the space in which the lead terminal can be disposed is reduced to reduce the reliability of contact with the main board and the tie bar cutting process after the injection, .

본 발명의 목적은 신뢰성이 향상되고 제작단가가 감소된 반도체 패키지 및 그 제조방법을 제공하는데 있다.
An object of the present invention is to provide a semiconductor package having improved reliability and reduced manufacturing cost, and a method of manufacturing the same.

본 발명의 일 실시예에 따른 반도체 패키지는 반도체 칩, 상기 반도체 칩이 일면에 실장되는 다이패드, 상기 반도체 칩과 전기적으로 연결되고, 상기 다이패드의 테두리를 따라 구비되는 복수의 리드단자 및 상기 반도체 칩, 상기 다이패드 및 상기 리드단자의 일측을 덮도록 구비되는 몰드부를 포함하고, 상기 리드단자 중 일부는 상기 몰드부의 모서리에 구비될 수 있다.
A semiconductor package according to an embodiment of the present invention includes a semiconductor chip, a die pad mounted on one surface of the semiconductor chip, a plurality of lead terminals electrically connected to the semiconductor chip and provided along the rim of the die pad, A die pad, and a mold part provided to cover one side of the lead terminal, and a part of the lead terminals may be provided at an edge of the mold part.

또한, 본 발명의 일 실시예에 따른 반도체 패키지에서 상기 리드 단자와 상기 다이패드는 이형 재질로 구비될 수 있으며, 일 예로서 상기 리드 단자는 구리를 포함한 금속소재로 구비되고, 상기 다이패드는 세라믹 소재로 구비될 수 있다.
In addition, in the semiconductor package according to an embodiment of the present invention, the lead terminal and the die pad may be formed of a release material, for example, the lead terminal may be made of a metal material including copper, As shown in FIG.

본 발명의 다른 일 실시예에 따른 반도체 패키지 제조방법은 다이패드를 마련하는 단계, 상기 다이패드의 일면에 반도체 칩을 실장하는 단계, 상기 다이패드의 반도체 칩이 실장되지 않은 타면을 접착 테이프에 접착하는 단계, 상기 다이패드의 테두리를 따라 복수개의 리드단자를 상기 접착 테이프에 접착하는 단계, 상기 반도체 칩 및 상기 리드 단자를 밀봉하도록 몰드부를 형성 하는 단계 및 상기 다이패드의 타면 및 상기 리드단자의 저면을 외부로 노출시키도록 상기 접착 테이프를 제거하는 단계를 포함할 수 있다.
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, including: providing a die pad; mounting a semiconductor chip on one surface of the die pad; bonding the other surface, A step of bonding a plurality of lead terminals to the adhesive tape along a rim of the die pad, a step of forming a mold part to seal the semiconductor chip and the lead terminal, and a step of forming a bottom surface of the lead terminal And removing the adhesive tape to expose the adhesive tape to the outside.

본 발명의 실시예에 따른 반도체 패키지 및 그 제조방법은 타이바를 제거함으로써 신뢰성이 향상되고 제작단가가 감소될 수 있다.
The semiconductor package and the manufacturing method thereof according to the embodiment of the present invention can improve the reliability and reduce the manufacturing cost by removing the tie bar.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 개략 사시도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 개략 저면 사시도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 부분 절단 사시도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지의 저면도이다.
도 5는 도 1의 A-A'에 따른 단면도이다.
도 6의 (a) 내지 (f)는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법의 각 단계를 개략적으로 도시한 사시도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지 제조방법의 흐름도이다.1 is a schematic perspective view of a semiconductor package according to an embodiment of the present invention.
2 is a schematic bottom perspective view of a semiconductor package according to an embodiment of the present invention.
3 is a partially cutaway perspective view of a semiconductor package according to an embodiment of the present invention.
4 is a bottom view of a semiconductor package according to an embodiment of the present invention.
5 is a cross-sectional view taken along line A-A 'in Fig.
6 (a) to 6 (f) are perspective views schematically showing steps of a method of manufacturing a semiconductor package according to an embodiment of the present invention.
7 is a flowchart of a method of manufacturing a semiconductor package according to an embodiment of the present invention.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
Prior to the detailed description of the present invention, the terms or words used in the present specification and claims should not be construed as limited to ordinary or dictionary meanings, and the inventor may designate his own invention in the best way It should be construed in accordance with the technical idea of the present invention based on the principle that it can be appropriately defined as a concept of a term to describe it. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention, and are not intended to represent all of the technical ideas of the present invention. Therefore, various equivalents It should be understood that water and variations may be present.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Note that, in the drawings, the same components are denoted by the same reference symbols as possible. Further, the detailed description of known functions and configurations that may obscure the gist of the present invention will be omitted. For the same reason, some of the elements in the accompanying drawings are exaggerated, omitted, or schematically shown, and the size of each element does not entirely reflect the actual size.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지(10)의 개략 사시도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 패키지(10)의 개략 저면 사시도이다.
FIG. 1 is a schematic perspective view of a semiconductor package 10 according to an embodiment of the present invention, and FIG. 2 is a schematic bottom perspective view of a semiconductor package 10 according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(10)는 1 and 2, a semiconductor package 10 according to an embodiment of the present invention includes:

반도체 칩(110)과 상기 반도체 칩(110, 도 3 참조)이 일면에 실장된 다이패드(100), 상기 반도체 칩(110)과 전기적으로 연결되고, 다이패드(100)의 테두리를 따라 구비되는 복수의 리드단자(200) 및 몰드부(300)를 포함한다.
A semiconductor chip 110 and a semiconductor chip 110 (see FIG. 3) are mounted on one surface of the semiconductor chip 110. The semiconductor chip 110 is electrically connected to the semiconductor chip 110, And includes a plurality of lead terminals 200 and a mold part 300.

몰드부(300)는 반도체칩(110)을 밀봉하여 반도체 패키지(10)의 외형을 구성하며, 다이패드(100) 및 리드단자(200)의 일측을 덮도록 구비될 수 있다.The mold part 300 may be configured to seal the semiconductor chip 110 to configure the outer shape of the semiconductor package 10 and to cover one side of the die pad 100 and the lead terminal 200.

일 예로서, 상기 몰드부(300)는 전체적으로 사각형상으로 구비될 수 있으며, 반도체 칩(110), 다이패드(100) 및 리드단자(200)를 밀봉하도록 구비된다.For example, the mold part 300 may be formed in a rectangular shape as a whole and may be formed to seal the semiconductor chip 110, the die pad 100, and the lead terminal 200.

이때, 다이패드(100)의 반도체 칩(110)이 구비되지 않은 타면 및 리드단자(200)의 저면은 반도체 패키지(10) 외부로 노출될 수 있다.At this time, the other surface of the die pad 100 without the semiconductor chip 110 and the bottom surface of the lead terminal 200 may be exposed to the outside of the semiconductor package 10.

또한, 리드단자(200)는 반도체 패키지(10)가 장착되는 전자기기의 메인 기판(미도시)에 솔더링(Soldering) 등의 방식으로 결합되어 반도체 칩(110)과 메인 기판을 전기적으로 연결시킬 수 있다.
The lead terminal 200 is coupled to a main board (not shown) of an electronic apparatus to which the semiconductor package 10 is mounted by soldering or the like to electrically connect the semiconductor chip 110 and the main board. have.

이하에서는 도 3 내지 도 5를 참조하여 반도체 패키지(10)의 세부구성에 대해 설명한다.Hereinafter, the detailed structure of the semiconductor package 10 will be described with reference to FIGS. 3 to 5. FIG.

도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 부분 절단 사시도이고, 도 4는 본 발명의 일 실시예에 따른 반도체 패키지의 저면도이고, 도 5는 도 1의 A-A'에 따른 단면도이다.
4 is a bottom view of a semiconductor package according to an embodiment of the present invention. FIG. 5 is a cross-sectional view taken along line A-A 'of FIG. 1, to be.

반도체 칩(110)은 트랜지스터, 캐퍼시터 등 각종 소자를 집적하여 만들어진 반도체 회로를 의미하는 것으로서 반도체 패키지(10)가 실장되는 전자기기에서 산술 연산, 정보기억, 다른 칩의 제어기능을 담당할 수 있다.The semiconductor chip 110 refers to a semiconductor circuit formed by integrating various elements such as a transistor and a capacitor, and can perform arithmetic operation, information storage, and control functions of other chips in an electronic apparatus in which the semiconductor package 10 is mounted.

여기서, 상기 반도체 칩(110)은 일 예로서, CPU(Central Processing Unit)에 해당할 수 있다.
Here, the semiconductor chip 110 may correspond to a CPU (Central Processing Unit), for example.

상기 반도체 칩(110)은 다이패드(100)에 실장된 상태에서 리드단자(200)와 와이어(111)를 통해 전기적으로 연결될 수 있다. 다시 말해, 반도체 칩(110)과 리드단자(200)는 와이어본딩 방식으로 연결될 수 있다.
The semiconductor chip 110 may be electrically connected to the lead terminal 200 through the wire 111 while being mounted on the die pad 100. In other words, the semiconductor chip 110 and the lead terminal 200 may be connected by a wire bonding method.

또한, 반도체 칩(110)은 다이패드(100)의 일면에 접착제(120)를 사용하여 접착될 수 있다.In addition, the semiconductor chip 110 may be bonded to one side of the die pad 100 using an adhesive 120.

반도체 칩(110)은 다이패드(100)에 접착된 상태에서 리드단자(200)와 전기적으로 연결되며, 반도체 패키지(10)가 전자기기에 실장되는 경우 리드단자(200)를 통해 전자기기의 메인 기판과 연결될 수 있다.
The semiconductor chip 110 is electrically connected to the lead terminal 200 while being bonded to the die pad 100. When the semiconductor package 10 is mounted on the electronic device, And can be connected to the substrate.

이러한 반도체 칩(110)은 사출 성형 후 몰드부(300)에 의해 밀봉될 수 있다.
The semiconductor chip 110 may be sealed by the mold part 300 after injection molding.

다이패드(100)는 반도체 칩 탑재부의 기능을 수행하는 것으로서, 상기 다이패드(100)의 일면에는 반도체 칩(110)이 실장될 수 있다.The die pad 100 performs a function of a semiconductor chip mounting part, and the semiconductor chip 110 may be mounted on one surface of the die pad 100.

일 예로서 다이패드(100)와 반도체 칩(110) 사이에는 접착제(120)가 개재되어 상기 다이패드(100)와 반도체 칩(110)은 본딩결합될 수 있다.An adhesive 120 may be interposed between the die pad 100 and the semiconductor chip 110 so that the die pad 100 and the semiconductor chip 110 may be bonded to each other.

다만, 반도체 칩(110)을 다이패드(100)에 실장하는 방법은 접착제(120)에 의한 본딩에 제한되지 않으며, 당업계에서 통용되는 다양한 방식이 사용될 수 있다.
However, the method of mounting the semiconductor chip 110 on the die pad 100 is not limited to the bonding with the adhesive 120, and various methods commonly used in the art can be used.

다이패드(100)는 사각형상으로 구비될 수 있으며, 반도체 칩(110)이 실장되지 않은 타면은 반도체 패키지(10) 외부로 노출될 수 있다.The die pad 100 may be formed in a rectangular shape and the other surface on which the semiconductor chip 110 is not mounted may be exposed to the outside of the semiconductor package 10.

이와 같이 다이패드(100)의 타면을 외부로 노출시킴으로써, 반도체 칩(110)에서 발생되는 열을 효율적으로 방출할 수 있다.By thus exposing the other surface of the die pad 100 to the outside, heat generated in the semiconductor chip 110 can be efficiently discharged.

즉, 반도체 칩(110)은 몰드부(300)에 의해 밀봉되어 발열문제가 발생할 수 있는데, 다이패드(100)의 타면을 외부로 노출시킴으로써 방열 효율을 향상시킬 수 있다.
That is, the semiconductor chip 110 may be sealed by the mold part 300 to cause a heat generation problem. The heat dissipation efficiency can be improved by exposing the other surface of the die pad 100 to the outside.

여기서, 다이패드(100)는 리드단자(200)와 이형 재질로 구비될 수 있다. 일 예로서, 상기 다이패드(100)는 방열효율 향상을 위해 열전도도가 우수한 세라믹 소재로 구비될 수 있다.Here, the die pad 100 may be provided with a lead terminal 200 and a release material. As an example, the die pad 100 may be formed of a ceramic material having a high thermal conductivity for improving the heat radiation efficiency.

다만, 다이패드(100)를 리드단자(200)와 동일하게 구리(Cu)를 포함한 금속소재로 구비하는 것도 가능하다.
However, it is also possible to provide the die pad 100 as a metal material including copper (Cu) in the same manner as the lead terminal 200.

리드단자(200)는 다이패드(100)의 테두리를 따라 상기 다이패드(100)를 둘러싸는 형상으로 구비될 수 있으며, 저면은 반도체 칩(10)의 외부로 노출될 수 있다.The lead terminals 200 may be formed to surround the die pad 100 along the rim of the die pad 100 and the bottom surface may be exposed to the outside of the semiconductor chip 10. [

이때, 리드단자(200)의 저면은 다이패드(100)의 저면, 다시 말해, 다이패드(100)의 반도체 칩(10)이 실장되지 않은 타면과 동일 평면상에 구비될 수 있다. 따라서, 리드단자(200)의 저면과 다이패드(100)의 타면은 동시에 외부로 노출될 수 있다.
At this time, the bottom surface of the lead terminal 200 may be provided on the bottom surface of the die pad 100, that is, on the same plane as the other surface of the die pad 100 on which the semiconductor chip 10 is not mounted. Therefore, the bottom surface of the lead terminal 200 and the other surface of the die pad 100 can be simultaneously exposed to the outside.

리드단자(200)는 구리(Cu)를 포함한 금속성 소재를 사용하여 제작될 수 있으며, 반도체 칩(110)과 와이어(120)에 의해 전기적으로 서로 결합될 수 있다. 즉, 리드단자(200)와 반도체 칩(110)은 와이어 본딩 방식으로 결합될 수 있다.The lead terminal 200 may be manufactured using a metallic material containing copper (Cu), and may be electrically coupled to each other by the semiconductor chip 110 and the wire 120. That is, the lead terminal 200 and the semiconductor chip 110 can be coupled by a wire bonding method.

여기서, 리드단자(200)는 반도체 패키지(10)가 장착되는 전자기기의 메인 기판(미도시)에 솔더링(Soldering) 등의 방식으로 연결되므로, 반도체 칩(110)은 메인기판과 전기적으로 연결될 수 있다.
Since the lead terminal 200 is connected to a main board (not shown) of an electronic apparatus to which the semiconductor package 10 is mounted by soldering or the like, the semiconductor chip 110 can be electrically connected to the main board have.

한편, 리드단자(200)는 다이패드(100)를 테두리를 따라 상기 다이패드(100)를 둘러싸도록 구비될 수 있다.Meanwhile, the lead terminal 200 may be provided to surround the die pad 100 along the rim of the die pad 100.

상기 리드단자(200)는 몰드부(300)의 모서리(310)에 구비될 수 있다. 다시 말해, 상기 몰드부(300)는 수지재(resin)을 사출 성형하여, 사각형상으로 구비될 수 있는데, 상기 리드단자(200)는 사각형상의 몰드부(300)의 꼭지점에 구비될 수 있다.The lead terminal 200 may be provided at an edge 310 of the mold 300. In other words, the mold part 300 may be formed in a rectangular shape by resin injection molding. The lead terminal 200 may be provided at the vertex of the rectangular mold part 300.

이와 같이, 리드단자(200)가 구비되는 영역을 몰드부(300)의 꼭지점까지 확장함으로써, 리드단자(200)의 총 개수를 증가시킬 수 있다. 결과적으로 리드단자(200)의 개수가 증가되어 접촉신뢰성이 향상되므로 반도체 패키지(10)의 신뢰성을 향상시킬 수 있다.
Thus, the total number of the lead terminals 200 can be increased by extending the area where the lead terminals 200 are provided to the vertex of the mold part 300. As a result, the reliability of the semiconductor package 10 can be improved since the number of the lead terminals 200 is increased to improve contact reliability.

몰드부(300)는 반도체 칩(110), 다이패드(100) 및 리드단자(200)를 일체화시키고, 이들 소자들을 보호하기 위해 구비되는 사출 성형물로서 일 예로서 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)로 구비될 수 있다.
The mold part 300 is an injection molded product which is integrated to integrate the semiconductor chip 110, the die pad 100 and the lead terminal 200 and protects the elements, for example, an epoxy mold compound (EMC) ).

몰드부(300)는 반도체 칩(110)의 외면을 밀봉함과 동시에 다이패드(100) 및 리드단자(200)의 일측을 덮도록 구비될 수 있다.The mold part 300 may be provided to cover one side of the die pad 100 and the lead terminal 200 while sealing the outer surface of the semiconductor chip 110.

이때, 상기 다이패드(100)의 반도체 칩(110)이 실장되지 않은 타면과 리드단자(200)의 저면은 외부로 노출될 수 있다.
At this time, the other surface of the die pad 100 on which the semiconductor chip 110 is not mounted and the bottom surface of the lead terminal 200 may be exposed to the outside.

예를 들어, 상기 몰드부(300)는 다이패드(100)의 타면을 외부로 노출시킴으로써 반도체 칩(110)의 발열문제를 감소시킬 수 있으며, 리드단자(200)의 저면을 노출시킴으로써 메인기판에 전기적으로 접속 가능하게 한다.
For example, the mold unit 300 can reduce the heat generation problem of the semiconductor chip 110 by exposing the other surface of the die pad 100 to the outside. By exposing the bottom surface of the lead terminal 200, So that they can be electrically connected.

몰드부(300)는 전체적으로 사각형상으로 구비될 수 있으며, 몰드부(300)의 모서리(310)에는 리드단자(200)가 구비될 수 있다. 리드단자(200)를 몰드부(300)의 모서리(310)까지 구비함으로써 리드단자(200)의 총 개수를 증가시켜 반도체 패키지(10)의 신뢰성을 향상시킬 수 있다.
The mold part 300 may be formed in a rectangular shape as a whole and the lead terminal 200 may be provided on an edge 310 of the mold part 300. The reliability of the semiconductor package 10 can be improved by increasing the total number of the lead terminals 200 by providing the lead terminals 200 up to the edge 310 of the mold part 300.

이하에서는 도 6 및 도 7을 참조하여 본 발명의 일 실시예에 따른 반도체 패키지 제조방법에 대해 설명한다.
Hereinafter, a method of manufacturing a semiconductor package according to an embodiment of the present invention will be described with reference to FIGS. 6 and 7. FIG.

도 6의 (a) 내지 (f)는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법의 각 단계를 개략적으로 도시한 사시도이고, 도 7은 본 발명의 일 실시예에 따른 반도체 패키지 제조방법의 흐름도이다.
6 (a) to (f) are perspective views schematically showing steps of a method of manufacturing a semiconductor package according to an embodiment of the present invention, and FIG. 7 is a cross- FIG.

반도체 패캐지 제조방법에서 우선 다이패드(100)를 마련하는 단계(S10)가 수행된다(도 6의 (a)). 상기 다이패드(100)는 반도체 칩을 실장하기 위해 구비되는 것으로서 사각형상으로 구비될 수 있으며, 방열기능을 향상시키기 위해 세라믹 소재로 구비될 수 있다.In the method of manufacturing a semiconductor package, step S10 of providing a die pad 100 is first performed (Fig. 6 (a)). The die pad 100 is provided for mounting a semiconductor chip, and may be formed in a rectangular shape, and may be formed of a ceramic material to improve the heat radiation function.

다만, 앞서 설명한 바와 같이, 다이패드(100)는 세라믹 소재로 한정되는 것은 아니며, 리드단자(200)와 동일하게 구리(Cu)를 포함한 금속성 소재로 구비될 수도 있다.
However, as described above, the die pad 100 is not limited to a ceramic material, and may be formed of a metallic material including copper (Cu), like the lead terminal 200. [

이어서, 상기 다이패드(100)의 일면에 반도체 칩(110)을 실장하는 단계(S20)가 수행된다(도 6의 (b)). 반도체 칩(110)은 집적회로를 의미할 수 있으며, 일 예로서 CPU(Central Processing Unit)에 해당할 수 있다.
Then, step S20 of mounting the semiconductor chip 110 on one side of the die pad 100 is performed (FIG. 6 (b)). The semiconductor chip 110 may mean an integrated circuit, for example, a CPU (Central Processing Unit).

상기 반도체 칩(110)은 다이패드(100)에 접착제(120)에 의해 본딩될 수 있다. 다만, 반도체 칩(110)을 다이패드(100)에 실장하는 방법은 당업계에서 통용되는 다양한 방법이 사용될 수 있다.
The semiconductor chip 110 may be bonded to the die pad 100 with an adhesive 120. However, the semiconductor chip 110 may be mounted on the die pad 100 by various methods known in the art.

다이패드(100)의 일면에 반도체 칩(110)을 실장하는 단계(S20)가 끝나면, 상기 다이패드(100)를 접착 테이프(400)에 접착하는 단계(S30)가 수행된다(도 6의 (c)).When step S20 of mounting the semiconductor chip 110 on one side of the die pad 100 is completed, step S30 of bonding the die pad 100 to the adhesive tape 400 is performed c)).

상기 접착 테이프(400)는 사출 성형과정에서의 변형 및 사출 성형 후 반도체 패키지(10)에 잔류물이 남는 현상을 방지할 수 있도록 내열성 필름으로 구비될 수 있다.
The adhesive tape 400 may be provided as a heat resistant film to prevent deformation in the injection molding process and the residue of the semiconductor package 10 after the injection molding.

접착 테이프(400)의 일면에는 접착제가 도포되며, 상기 다이패드(100)의 타면, 즉, 다이패드(100)의 반도체 칩(110)이 실장된 일면의 반대면인 타면이 상기 접착 테이프(400)에 접착된다.An adhesive is applied to one surface of the adhesive tape 400 and the other surface of the die pad 100 opposite to the one surface of the die pad 100 on which the semiconductor chip 110 is mounted is bonded to the adhesive tape 400 .

여기서, 상기 다이패드(100)는 복수개로 구비될 수 있으며, 복수개의 다이패드(100)에는 각각 반도체 칩(110)이 실장되어 접착 테이프(400)에 접착될 수 있다.Here, the die pad 100 may be provided in plurality, and the semiconductor die 110 may be mounted on the plurality of die pads 100 to be bonded to the adhesive tape 400.

또한, 상기 복수개의 다이패드(100)는 서로 소정 간격 이격되게 접착되며, 사출 공정이 완료된 후에는 개별 패키지로 절단될 수 있다.
The plurality of die pads 100 are adhered to each other with a predetermined distance therebetween and can be cut into individual packages after the injection process is completed.

접착 테이프(400)에 다이패드(100)를 접착한 후에는 상기 다이패드(100)의 테두리를 따라 복수개의 리드단자(200)를 접착 테이프(400)에 접착하는 단계(S40)가 수행된다(도 6의 (d)).After the die pad 100 is bonded to the adhesive tape 400, a step S40 of bonding a plurality of lead terminals 200 to the adhesive tape 400 along the edge of the die pad 100 is performed 6 (d)).

리드단자(200)는 구리(Cu)를 포함한 금속성 소재를 사용하여 제작될 수 있으며, 다이패드(100)를 둘러싸는 형상으로 구비될 수 있다. 일 예로서, 리드단자(200)는 다이패드(100)의 외형에 대응하여 사각형상으로 다이패드(100)의 테두리를 따라 접착될 수 있다.The lead terminal 200 may be manufactured using a metallic material containing copper (Cu), and may be provided in a shape surrounding the die pad 100. [ As an example, the lead terminals 200 may be adhered along the rim of the die pad 100 in a rectangular shape corresponding to the outer shape of the die pad 100.

또한, 리드단자(200)는 후술할 몰드부(300) 형성 단계 후 몰드부(300)의 꼭지점에 배치되도록 접착 테이프(400)에 접착될 수 있다.
The lead terminal 200 may be adhered to the adhesive tape 400 so as to be disposed at the vertex of the mold part 300 after the step of forming the mold part 300 to be described later.

리드단자(200)를 접착 테이프(400)에 접착시킨 후에는 상기 리드단자(200)와 반도체 칩(110)을 전기적으로 연결하기 위해 와이어 본딩 공정이 수행된다.After the lead terminal 200 is bonded to the adhesive tape 400, a wire bonding process is performed to electrically connect the lead terminal 200 and the semiconductor chip 110.

리드단자(200)는 반도체 패키지(10)가 장착되는 메인기판(미도시)에 솔더링(Soldering) 등의 방식으로 연결되므로, 리드단자(200)와 반도체 칩(110)을 와이어 본딩 함으로써 반도체 칩(110)은 메인기판과 전기적으로 연결될 수 있다.
The lead terminal 200 is connected to the main board (not shown) on which the semiconductor package 10 is mounted by soldering or the like so that the lead terminal 200 and the semiconductor chip 110 are wire- 110 may be electrically connected to the main board.

이어서, 반도체 칩(110) 및 리드 단자(200)를 밀봉하도록 몰드부(300)를 형성하는 단계(S50)가 수행된다(도 6의 (e)).Then, a step S50 of forming the mold part 300 to seal the semiconductor chip 110 and the lead terminal 200 is performed (Fig. 6 (e)).

몰드부(300)는 반도체 칩(110), 다이패드(100) 및 리드단자(200)를 일체화 시키고, 상기 각각의 소자들을 보호하기 위해 구비되는 사출 성형물에 해당하며, 일 예로서, 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)를 사출성형하여 구비될 수 있다.
The mold part 300 corresponds to an injection mold for integrating the semiconductor chip 110, the die pad 100, and the lead terminal 200 and for protecting the respective elements, for example, an epoxy mold compound (EMC: Epoxy Mold Compound) by injection molding.

구체적으로, 상기 다이패드(100)와 리드단자(200)가 접착된 접착 테이프(400)를 금형(500)의 내부공간(510)에 고정시킨 후 수지재(520)를 주입하여 몰드부(300)를 형성할 수 있다.Specifically, the adhesive tape 400 to which the die pad 100 and the lead terminal 200 are bonded is fixed to the inner space 510 of the mold 500, and then the resin material 520 is injected into the mold part 300 ) Can be formed.

몰드부(300)는 반도체 칩(110)의 외면을 밀봉할 수 있으며, 다이패드(100) 및 리드단자(200)의 일측을 덮도록 구비될 수 있다.
The mold part 300 may seal the outer surface of the semiconductor chip 110 and may cover one side of the die pad 100 and the lead terminal 200.

다시 말해, 반도체 칩(110)은 몰드부(300)에 의해 완전히 밀봉되지만, 다이패드(100) 및 리드단자(200)의 일부는 몰드부(300) 외부로 노출될 수 있다.In other words, although the semiconductor chip 110 is completely sealed by the mold part 300, a part of the die pad 100 and the lead terminal 200 may be exposed to the outside of the mold part 300.

일예로서, 다이패드(100)의 반도체 칩(110)이 실장되지 않은 타면 및 리드단자(200)의 저면은 몰드부(300)의 외부로 노출될 수 있다.
For example, the other surface of the die pad 100 on which the semiconductor chip 110 is not mounted and the bottom surface of the lead terminal 200 may be exposed to the outside of the mold part 300.

다이패드(100)의 타면을 외부로 노출시킴으로써, 반도체 패키지(10)의 방열기능이 향상될 수 있으며, 리드단자(200)를 노출시켜 메인기판(미도시)에 솔더링 되게 할 수 있다.
By exposing the other surface of the die pad 100 to the outside, the heat radiation function of the semiconductor package 10 can be improved and the lead terminal 200 can be exposed and soldered to the main board (not shown).

한편, 몰드부(300)가 형성된 후에는 상기 몰드부(300)를 각각의 다이패드(100)에 대응하여 패키지별로 절단하는 단계(S60)가 수행될 수 있다(도 6의 (f)).After the mold part 300 is formed, step S60 of cutting the mold part 300 for each package corresponding to each die pad 100 may be performed (FIG. 6 (f)).

상기 몰드부(300)를 절단하는 단계(S60)는 다이패드(100)가 복수개로 구비되었을 경우에 수행될 수 있으며, 후술할 접착 테이프(400)를 제거하는 단계(S70)후에 수행되어도 무방하다.The step S60 of cutting the mold part 300 may be performed when a plurality of die pads 100 are provided and may be performed after the step S70 of removing the adhesive tape 400 described later .

이와 같이 복수개의 다이패드(100) 및 리드단자(200) 세트를 각각 절단, 분리함으로써 복수개의 반도체 패키지(10)를 제조할 수 있다.
As described above, a plurality of semiconductor packages 10 can be manufactured by cutting and separating a plurality of sets of die pads 100 and lead terminals 200, respectively.

몰드부(300)를 절단하는 단계(S60)에 이어서 다이패드(100)의 타면 및 리드단자(200)의 저면을 외부로 노출시키도록 접착 테이프(400)를 제거하는 단계가 수행된다. 다만, 단일 다이패드(100)의 사출 성형하는 경우, 몰드부(300) 형성단계(S50) 후에 접착 테이프(400)를 제거하는 단계가 수행된다.
A step of removing the adhesive tape 400 to expose the other surface of the die pad 100 and the bottom surface of the lead terminal 200 to the outside is performed subsequent to the step S60 of cutting the mold part 300. [ However, in the case of injection molding of the single die pad 100, the step of removing the adhesive tape 400 is performed after the mold part 300 forming step (S50).

상기와 같이 본 발명의 일 실시예에 따른 반도체 패키지(10) 제조방법의 경우 별도의 타이바없이 다이패드(100)와 리드단자(200)를 개별적으로 접착 테이프(400)에 접착하게 된다.
As described above, in the method of manufacturing the semiconductor package 10 according to the embodiment of the present invention, the die pad 100 and the lead terminal 200 are separately bonded to the adhesive tape 400 without a separate tie bar.

이와 같이, 다이패드(100)와 리드단자(200)를 개별적으로 제작하는 경우 다이패드(100)와 리드단자(200)를 이형재질로 구비할 수 있으므로, 다이패드(100)를 방열효율이 좋은 세라믹 소재로 구비할 수 있다. 따라서, 반도체 패키지(10)의 방열효율을 향상시킬 수 있다.
When the die pad 100 and the lead terminal 200 are separately manufactured, the die pad 100 and the lead terminal 200 can be formed of a release material, Ceramic material. Therefore, the heat radiation efficiency of the semiconductor package 10 can be improved.

또한, 타이바를 생략함으로써, 구비되는 리드단자(200)의 총 개수를 증가시켜 반도체 패키지(10)의 신뢰성을 향상시킬 수 있으며, 별도의 타이바 절단 공정이 수행되지 않아 절단 공정에 따른 제작 비용을 절감할 수 있는 효과가 있다.
By omitting the tie bars, the total number of the lead terminals 200 provided can be increased to improve the reliability of the semiconductor package 10, and a separate tie bar cutting process is not performed, There is an effect that can be saved.

상기에서는 본 발명에 따른 실시예를 기준으로 본 발명의 구성과 특징을 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명의 사상과 범위 내에서 다양하게 변경 또는 변형할 수 있음은 본 발명의 속하는 기술분야의 통상의 기술자들에게 명백한 것이며, 따라서 이와 같은 변경 또는 변형은 첨부된 특허청구범위에 속함을 밝혀둔다.
While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be apparent to those of ordinary skill in the art that such changes or modifications are within the scope of the appended claims.

10: 반도체 패키지 100: 다이패드
110: 반도체 칩 120: 접착제
200: 리드단자 300: 몰드부
310: 모서리 400: 접착 테이프
500: 금형10: semiconductor package 100: die pad
110: semiconductor chip 120: adhesive
200: lead terminal 300:
310: edge 400: adhesive tape
500: Mold

Claims (11)

반도체 칩;
상기 반도체 칩이 일면에 실장되는 다이패드;
상기 반도체 칩과 전기적으로 연결되고, 상기 다이패드의 테두리를 따라 구비되는 복수의 리드단자; 및
상기 반도체 칩, 상기 다이패드 및 상기 리드단자의 일측을 덮도록 구비되는 몰드부를 포함하고,
상기 리드단자 중 일부는 상기 몰드부의 모서리에 구비되는 반도체 패키지.
A semiconductor chip;
A die pad on which the semiconductor chip is mounted;
A plurality of lead terminals electrically connected to the semiconductor chip and provided along the rim of the die pad; And
And a mold part provided so as to cover one side of the semiconductor chip, the die pad and the lead terminal,
And a part of the lead terminals is provided at an edge of the mold part.
제1 항에 있어서,
상기 몰드부는 사각형상으로 구비되고, 상기 리드단자 중 일부는 사각형상의 상기 몰드부의 꼭지점에 구비되는 반도체 패키지.
The method according to claim 1,
Wherein the mold part is provided in a rectangular shape, and a part of the lead terminals is provided at a vertex of the mold part in a rectangular shape.
제1 항에 있어서,
상기 리드단자와 상기 다이패드는 이형재질로 구비되는 반도체 패키지.
The method according to claim 1,
Wherein the lead terminal and the die pad are formed of a release material.
제3 항에 있어서,
상기 리드단자는 구리를 포함한 금속소재로 구비되고, 상기 다이패드는 세라믹 소재로 구비되는 반도체 패키지.
The method of claim 3,
Wherein the lead terminal is made of a metal material including copper, and the die pad is made of a ceramic material.
제1 항에 있어서,
상기 다이패드의 상기 반도체 칩이 실장되지 않은 타면과 상기 리드단자의 저면은 동일 평면상에 구비되는 반도체 패키지.
The method according to claim 1,
And the other surface of the die pad on which the semiconductor chip is not mounted and the bottom surface of the lead terminal are provided on the same plane.
제1 항에 있어서,
상기 몰드부는 상기 다이패드의 타면과 상기 리드단자의 저면을 외부로 노출시키는 반도체 패키지.
The method according to claim 1,
And the mold portion exposes the other surface of the die pad and the bottom surface of the lead terminal to the outside.
다이패드를 마련하는 단계;
상기 다이패드의 일면에 반도체 칩을 실장하는 단계;
상기 다이패드의 반도체 칩이 실장되지 않은 타면을 접착 테이프에 접착하는 단계;
상기 다이패드의 테두리를 따라 복수개의 리드단자를 상기 접착 테이프에 접착하는 단계;
상기 반도체 칩 및 상기 리드 단자를 밀봉하도록 몰드부를 형성 하는 단계; 및
상기 다이패드의 타면 및 상기 리드단자의 저면을 외부로 노출시키도록 상기 접착 테이프를 제거하는 단계;를 포함하는 반도체 패키지 제조방법
Providing a die pad;
Mounting a semiconductor chip on one surface of the die pad;
Bonding the other surface of the die pad, on which the semiconductor chip is not mounted, to the adhesive tape;
Bonding a plurality of lead terminals to the adhesive tape along the rim of the die pad;
Forming a mold part to seal the semiconductor chip and the lead terminal; And
And removing the adhesive tape to expose the other surface of the die pad and the bottom surface of the lead terminal to the outside
제7 항에 있어서,
상기 리드 단자는 상기 몰드부의 꼭지점에 배치되도록 상기 접착 테이프에 접착되는 반도체 패키지 제조방법.
8. The method of claim 7,
And the lead terminal is bonded to the adhesive tape so as to be disposed at a vertex of the mold part.
제7 항에 있어서,
상기 리드 단자와 상기 다이 패드는 이형 재질로 구비되는 반도체 패키지 제조방법.
8. The method of claim 7,
Wherein the lead terminal and the die pad are made of a mold release material.
제9 항에 있어서,
상기 리드 단자는 구리를 포함한 금속소재로 구비되고, 상기 다이패드는 세라믹 소재로 구비되는 반도체 패키지 제조방법.
10. The method of claim 9,
Wherein the lead terminal is made of a metal material including copper, and the die pad is made of a ceramic material.
제7항에 있어서,
상기 접착 테이프에는 복수개의 다이패드 및 상기 복수개의 다이패드에 대응하여 복수개의 리드단자가 접착되며,
상기 몰드부를 형성하는 단계 또는 상기 접착 테이프를 제거하는 단계 후 각각의 다이패드에 대응하여 상기 몰드부를 절단하는 단계를 더 포함하는 반도체 패키지 제조방법.


8. The method of claim 7,
Wherein the adhesive tape is provided with a plurality of die pads and a plurality of lead terminals corresponding to the plurality of die pads,
Further comprising the step of cutting the mold part corresponding to each die pad after the step of forming the mold part or the step of removing the adhesive tape.


KR1020150076632A 2015-05-29 2015-05-29 Semiconductor package and manufacturing method the same KR20160140243A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150076632A KR20160140243A (en) 2015-05-29 2015-05-29 Semiconductor package and manufacturing method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150076632A KR20160140243A (en) 2015-05-29 2015-05-29 Semiconductor package and manufacturing method the same

Publications (1)

Publication Number Publication Date
KR20160140243A true KR20160140243A (en) 2016-12-07

Family

ID=57573891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150076632A KR20160140243A (en) 2015-05-29 2015-05-29 Semiconductor package and manufacturing method the same

Country Status (1)

Country Link
KR (1) KR20160140243A (en)

Similar Documents

Publication Publication Date Title
US20160056097A1 (en) Semiconductor device with inspectable solder joints
US7795715B2 (en) Leadframe based flash memory cards
US7902649B2 (en) Leadframe for leadless package, structure and manufacturing method using the same
KR20090033141A (en) Integrated circuit package system with leadframe array
US10644479B1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP6239147B2 (en) Semiconductor package
KR20080029904A (en) Integrated circuit package system employing bump technology
US9786583B2 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
CN105556663B (en) Integrated package design with leads for package on package products
JP5169964B2 (en) Mold package mounting structure and mounting method
CN102468194A (en) Semiconductor device packaging method and semiconductor device package
KR101388857B1 (en) Semiconductor package and method of manufacturing the semiconductor package
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
US10468319B2 (en) Low-profile electronic package
US20080185698A1 (en) Semiconductor package structure and carrier structure
JP2016162964A (en) Semiconductor device manufacturing method and semiconductor device
JP2010109255A (en) Semiconductor device
CN103972196A (en) Lead frame array package with flip chip die attach
US9099363B1 (en) Substrate with corner cut-outs and semiconductor device assembled therewith
KR20160140243A (en) Semiconductor package and manufacturing method the same
JP6494723B2 (en) Semiconductor package
JP2006049694A (en) Dual gauge lead frame
KR102365004B1 (en) Semiconductor package and a method of manufacturing the same
KR102340866B1 (en) Semiconductor package and a method of manufacturing the same
US20070108626A1 (en) Flip-chip integrated circuit packaging method