KR20160124199A - 집적 회로 패키지의 정렬 고정구 - Google Patents
집적 회로 패키지의 정렬 고정구 Download PDFInfo
- Publication number
- KR20160124199A KR20160124199A KR1020167025829A KR20167025829A KR20160124199A KR 20160124199 A KR20160124199 A KR 20160124199A KR 1020167025829 A KR1020167025829 A KR 1020167025829A KR 20167025829 A KR20167025829 A KR 20167025829A KR 20160124199 A KR20160124199 A KR 20160124199A
- Authority
- KR
- South Korea
- Prior art keywords
- socket
- magnet
- package
- magnet array
- magnets
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Wire Bonding (AREA)
- Connecting Device With Holders (AREA)
Abstract
집적 회로(IC) 패키지용 정렬 고정구의 실시예 및 관련 기술이 여기에 개시된다. 일부 실시예에서, IC 패키지용 정렬 고정구는 IC 패키지의 제 1 표면을 수용하는 치수의 리세스를 갖고 리세스의 외부에 배치된 제 1 자석 배열 가진 제 1 소켓을 포함할 수 있으며, IC 패키지는 제 1 표면에 대향하는 제 2 표면을 갖고 제 2 표면상에서 제 1 전기 접촉 요소를 갖고 있으며, 제 2 소켓은 제 2 전기 접촉 요소를 갖고 제 2 자석 배열을 갖는다. 제 1 및 제 2 전기 접촉 요소는, IC 패키지가 리세스에 배치될 때, IC 패키지가 제 1 및 제 2 소켓 사이에 배치될 때, 그리고 제 1 자석 배열이 제 1 및 제 2 소켓을 정합하기 위해 제 2 자석 배열과 미리 정해진 평형상태 관계에 놓일 때, 정렬될 수 있다.
Description
본 개시내용은 전반적으로 집적 회로(integrated circuit, IC) 검사의 분야에 관한 것으로, 더 상세하게는 IC 패키지용 정렬 고정구(alignment fixture)에 관한 것이다.
통상의 집적 회로(IC) 검사 디바이스는 대개의 경우 검사 디바이스상의 전도성 접점과 피검사 IC의 표면상의 전도성 접점 간의 정렬을 필요로 한다. 그러나 검사 디바이스상의 접점을 IC 표면상의 접점과 정렬하는 통상의 접근방법은 접점 크기 및 피치가 더 작아지고 있기 때문에 적합하지 않을 수 있다.
실시예는 첨부 도면과 함께 다음의 상세한 설명을 통해 쉽게 이해될 것이다. 이러한 설명을 용이하게 하기 위해, 같은 참조부호는 같은 구성 요소를 지정한다. 실시예는 첨부의 도면에서 예를 들어 예시되는 것이지 제한하는 것으로 예시되는 것은 아니다.
도 1 내지 도 4는 정렬 고정구 및 집적 회로(IC) 패키지의 다양한 실시예의 분해 측면도이다.
도 5는 인력(attraction)을 받는 자석들의 축방향 자가 정렬을 예시한다.
도 6 내지 도 11은 제 1 소켓의 자석 배열 내 개개 자석의 배열의 다양한 실시예의 평면도이다.
도 12는 도 1에 예시된 형태를 갖고 도 7의 자석 배열을 갖는 정렬 고정구의 실시예의 분해 사시도이다.
도 13 내지 도 18은 소켓 표면에 배치된 자석 배열(110) 중의 자석의 다양한 실시예를 도시한다.
도 19 내지 도 21은 정렬 고정구 및 IC 패키지의 다양한 부가적인 실시예의 분해 측면도이다.
도 22 내지 도 25는 두 자석 배열 중의 개개의 자석의 배열의 다양한 실시예의 평단면도이다.
도 26 내지 도 28은 반발력을 받는 자석들의 다양한 정렬의 측면도를 도시한다.
도 29는 정렬 고정구의 부가적인 실시예의 분해 사시도이다.
도 30은 복수의 전도성 리셉터클과 소켓 사이에서 연장하는 핀을 가진 정렬 고정구의 실시예의 분해 횡단면도이다.
도 31 및 도 32는 정렬 고정구의 소켓이 하나 이상의 스프링을 통해 베이스에 연결된 실시예의 예의 횡단면도를 도시한다.
도 33은 레지스트레이션 기능부(registration feature)를 가진 정렬 고정구의 분해 횡단면도이다.
도 34는 정렬 고정구의 부가적인 실시예의 분해 사시도이다.
도 35 내지 도 38은 검사 고정구의 실시예의 측 횡단면도를 도시한다.
도 39는 다양한 실시예에 따른 정렬 고정구를 제조하기 위한 예시적인 프로세스의 흐름도이다.
도 40은 다양한 실시예에 따른 IC 패키지를 검사하기 위한 예시적인 프로세스의 흐름도이다.
도 41 내지 도 46은 다양한 실시예에 따른 여러 자석의 형상 및 배열을 도시한다.
도 47 내지 도 51은 다양한 실시예에 따른 자석 위치에서의 오차 또는 공차로 인해 두 소켓이 많은 정렬 평형상태를 가질 수 있는 시나리오를 도시하다.
도 52 내지 도 54는 다양한 실시예에 따른 자석 위치에서의 오차 또는 공차로 인해 정렬 문제를 완화할 수 있는 구형(spherical) 자석 배열을 도시한다.
도 1 내지 도 4는 정렬 고정구 및 집적 회로(IC) 패키지의 다양한 실시예의 분해 측면도이다.
도 5는 인력(attraction)을 받는 자석들의 축방향 자가 정렬을 예시한다.
도 6 내지 도 11은 제 1 소켓의 자석 배열 내 개개 자석의 배열의 다양한 실시예의 평면도이다.
도 12는 도 1에 예시된 형태를 갖고 도 7의 자석 배열을 갖는 정렬 고정구의 실시예의 분해 사시도이다.
도 13 내지 도 18은 소켓 표면에 배치된 자석 배열(110) 중의 자석의 다양한 실시예를 도시한다.
도 19 내지 도 21은 정렬 고정구 및 IC 패키지의 다양한 부가적인 실시예의 분해 측면도이다.
도 22 내지 도 25는 두 자석 배열 중의 개개의 자석의 배열의 다양한 실시예의 평단면도이다.
도 26 내지 도 28은 반발력을 받는 자석들의 다양한 정렬의 측면도를 도시한다.
도 29는 정렬 고정구의 부가적인 실시예의 분해 사시도이다.
도 30은 복수의 전도성 리셉터클과 소켓 사이에서 연장하는 핀을 가진 정렬 고정구의 실시예의 분해 횡단면도이다.
도 31 및 도 32는 정렬 고정구의 소켓이 하나 이상의 스프링을 통해 베이스에 연결된 실시예의 예의 횡단면도를 도시한다.
도 33은 레지스트레이션 기능부(registration feature)를 가진 정렬 고정구의 분해 횡단면도이다.
도 34는 정렬 고정구의 부가적인 실시예의 분해 사시도이다.
도 35 내지 도 38은 검사 고정구의 실시예의 측 횡단면도를 도시한다.
도 39는 다양한 실시예에 따른 정렬 고정구를 제조하기 위한 예시적인 프로세스의 흐름도이다.
도 40은 다양한 실시예에 따른 IC 패키지를 검사하기 위한 예시적인 프로세스의 흐름도이다.
도 41 내지 도 46은 다양한 실시예에 따른 여러 자석의 형상 및 배열을 도시한다.
도 47 내지 도 51은 다양한 실시예에 따른 자석 위치에서의 오차 또는 공차로 인해 두 소켓이 많은 정렬 평형상태를 가질 수 있는 시나리오를 도시하다.
도 52 내지 도 54는 다양한 실시예에 따른 자석 위치에서의 오차 또는 공차로 인해 정렬 문제를 완화할 수 있는 구형(spherical) 자석 배열을 도시한다.
본 명세서에서 집적 회로(integrated circuit, IC) 패키지용 정렬 고정구의 실시예 및 관련 기술이 개시된다. 일부 실시예에서, IC 패키지용 정렬 고정구는 IC 패키지의 제 1 표면을 수용하는 치수의 리세스를 갖고 리세스의 외부에 배치된 제 1 자석 배열 가진 제 1 소켓을 포함할 수 있으며, IC 패키지는 제 1 표면에 대향하는 제 2 표면을 갖고 제 2 표면 상에서 제 1 전기 접촉 요소를 갖고 있으며, 제 2 소켓은 제 2 전기 접촉 요소를 갖고 제 2 자석 배열을 갖는다. 제 1 및 제 2 전기 접촉 요소는, IC 패키지가 리세스에 배치될 때, IC 패키지가 제 1 및 제 2 소켓 사이에 제 1 축을 따라서 배치될 때, 그리고 제 1 자석 배열이 제 1 및 제 2 소켓을 정합하기 위해 제 2 자석 배열과 미리 정해진 평형상태 관계에 놓일 때, 정렬될 수 있다.
기술이 진보하고 IC 패키지의 크기가 줄어듦에 따라, 하부측의 커넥터 피치가 줄어들고, 및 결국 상부측의 접점 피치도 또한 줄어든다. 상부측의 접점은 IC 패키지를 검사하는 동안 전기적 접속을 이루게 하는 일부 통상적인 검사 고정구에 의해 사용된다. 상부측 접점의 예는 상부측 관통 몰드 인터커넥트(through-mold interconnect, TMI), 노출된 랜드(land), 및 볼 그리드 어레이(ball grid array, BGA) 접점을 포함한다. 그러나 피치 및 특징 크기가 감소함에 따라서 검사 고정구의 전기 프로브를 상부측 접점과 올바르게 정렬하기 위한 과제가 점점 증가하고 있다.
일부 검사 고정구는 (IC 패키지가 배치되는) 하부 소켓 및 검사 회로에 연결하는 전기 프로브를 가진 상부 소켓을 포함한다. 검사 회로는 예를 들면, 검사 인터페이스 유닛(test interface unit, TIU) 및 테스터 카드를 포함할 수 있다. 카드는 IC 패키지의 성능을 전기적이고 기능적으로 검사하고 평가하도록 구성될 수 있다. 검사는 소비자의 최종 사용 애플리케이션(예를 들면, 중앙 처리 장치(central processing unit, CPU) 내 그래픽 코어 및 메모리가 상호작용하는 애플리케이션)의 기능성을 평가할 수 있다. 검사 중에, 메모리는 부착될 수 없기 때문에, 테스터 카드는 IC 패키지와 테스터 카드에 끼운 메모리 사이에서 인터페이스를 제공할 수 있다.
통상의 검사 고정구는 전기 프로브를 IC 패키지 상부측의 희망하는 전기 접점과 정렬하는 레지스트레이션 기능부(registration feature)를 포함할 수 있다. 예를 들면, 일부 통상적인 검사 고정구는 IC 패키지의 에지를 정렬하는데 사용한다. 그러한 고정구에서, 하부 소켓은 IC 패키지의 에지에 위치되는 리세스를 가질 수 있고, 상부 소켓은 그 리세스를 향해 연장하는 에지 가이드 (예를 들면 2-4개 에지 가이드)를 갖고 있을 수 있다. 상부 및 하부 소켓이 정합될 때, 상부 소켓은 에지 가이드가 IC 패키지의 에지에 접경하도록 위치될 수 있다. 상부 소켓의 전기 프로브는 IC 패키지의 에지에 인접한 것으로 추정되는 에지 가이드의 위치에 관련하여 위치된다. 그러나 그러한 고정구를 사용하려면 패키지 크기 및 싱글레이션 정확도(singulation accuracy)가 극히 높아야 하며, 만일 IC 패키지의 상부측 상의 전기 접점이 예상된 것처럼 IC 패키지 에지로부터 정확히 이격되지 않으면, 상부 소켓의 전기 프로브는 IC 패키지의 상부측의 전기 접점과 접촉을 이루지 못할 것이다. 피치가 축소됨에 따라서, 필요한 정확도가 증가하며, 이러한 정확도를 성취하는 것은 엄청나게 비용이 많이 들 수 있다. 또한, IC 패키지의 에지 상의 에지 가이드에 의해 작용된 기계력은 IC 패키지가 상부 소켓 내에 박히게 할 수 있다. IC 패키지가 얇은 경우, IC 패키지의 에지 상의 에지 가이드에 의해 작용된 기계력은 패키지에 손상을 입힐 수 있다.
다른 통상의 검사 고정구는 하부 소켓에 있는 리세스를 정렬하는데 사용할 수 있다. 그러한 고정구에서, 하부 소켓은 IC 패키지로부터 멀리 떨어져 위치하는 리세스를 가질 수 있고, 상부 소켓은 그 리세스를 향해 연장하는 샤프트를 가질 수 있다. 리세스는 샤프트의 치수와 정확하게 정합하는 치수를 가질 수 있다. 상부와 하부 소켓이 정합될 때, 상부 소켓은 샤프트가 리세스 내에 (예를 들어, 미끄럼 결합함으로써) 고정되도록 위치될 수 있다. 상부 소켓의 전기 프로브는 그의 대응하는 리세스 내에 정확하게 위치될 것으로 추정되는 샤프트의 위치에 관련하여 위치될 수 있다. 그러나 샤프트와 리세스 사이가 너무 꽉 조여 맞추어지면 검사 고정구를 구속할 수 있다. 샤프트가 리세스에 쉽게 삽입되고 분리되도록 하기 위해, 상부와 하부 소켓이 정합될 때 샤프트와 리세스 사이에는 보통 "갭"을 남긴다. 예를 들면, 일부 응용에서, 리세스의 직경은 공차 누적 분석에 기초하여, 100마이크론만큼 필요 이상으로 클 수 있다. 이것은 하부와 상부 소켓이 정합될 때 미세한 피치의 IC 패키지에는 충분하게 정확하지 않을 수 있는 50마이크론이라는 "좌-우" 이동이 일어나게 한다. 또한, 샤프트를 삽입하고 리세스로부터 분리하는 것은 샤프트와 리세스에서 마모를 일으킬 수 있고, 이는 검사 고정구의 유효 수명을 줄어들게 할 수 있다.
본 명세서에서 개시되는 실시예 중 일부 실시예는 피검사 IC 패키지와 검사 회로에 연결된 전기 접점 요소 사이에서 미세 피치의 상부측 접점을 가능하게 하는 자석 기반의 자가 정렬 메커니즘(magnet-based self-alignment mechanism)을 제공할 수 있다. 예를 들면, 일부 실시예에서, 본 명세서에서 개시되는 기술은 피치가 0.5 밀리미터보다 작은 상부측 접점을 가진 IC 패키지와 더불어 사용될 수 있다. 일부 실시예에서, 본 명세서에서 개시되는 기술은 피치가 0.35 밀리미터보다 작은 상부측 접점을 가진 IC 패키지와 더불어 사용될 수 있다. 이러한 치수는 순전히 예시적인 것이며, 임의의 적절한 치수가 사용될 수 있다.
본 명세서에서 개시되는 다양한 실시예는 여러 가지 장점을 가질 수 있다. 꽉 조이게 정합된 샤프트와 리세스 정렬과 비교하여, 본 명세서에서 개시되는 자석 기반의 정렬 기술 중 일부 기술은 기계적인 마찰력에 의존하지 않을 수 있고 그래서 마모가 줄어든 것을 보여줄 수 있다. 또한, 다양한 자석 기반의 정렬 기술은 임의의 "갭 남기기"를 필요로 하지 않을 수 있고, 그래서 개선된 정밀도를 발휘할 수 있다. 샤프트-에지 정렬과 비교하여, 본 명세서에서 개시되는 자석 기반 정렬 기술 중 일부 기술은 꽉 조이는 패키지 에지 정렬 및 패키지 둘레의 고정밀도 제조를 요구하지 않을 수 있을 뿐만 아니라, 패키지 손상의 위험을 줄일 수 있다. 예시적인 예로서, 일부 실시예에서, 본 명세서에서 개시되는 자석 배열을 갖춘 두 소켓 사이에서 30마이크론보다 작은 정렬 정확도가 성취될 수 있다. 이와 같은 정확도는 예를 들면 0.35밀리미터보다 작은 피치를 가진 IC 패키지 상에서 성공적인 상부측 정렬에는 충분하다.
다음의 상세한 설명에서, 본 명세서의 일부분을 구성하는 첨부 도면이 참조되는데, 이 도면에서는 같은 참조 부호가 도면 전체에서 같은 부품을 지정하며, 실시될 수 있는 실시예가 예시로서 도시된다. 다른 실시예가 활용될 수 있다는 것과 본 발명의 범위를 벗어나지 않는 구조적이거나 논리적인 변경이 이루어질 수 있다는 것이 이해될 것이다. 그러므로 다음과 같은 상세한 설명은 제한하는 의미로 받아들이지 않으며, 실시예의 범위는 첨부의 청구범위 및 청구범위의 등가물로 정의된다.
다양한 동작은 청구된 주제를 이해하는데 가장 도움이 되는 방식으로 여러 이산적인 행동 또는 결국 동작으로서 설명될 수 있다. 그러나 설명의 순서는 이러한 동작이 반드시 순서에 종속한다는 것을 암시하는 것으로 해석되지 않아야 한다. 특히, 이러한 동작은 보여주는 순서대로 수행되지 않을 수 있다. 설명된 동작은 설명된 실시예와 상이한 순서로 수행될 수 있다. 다양한 부가적인 동작이 수행될 수 있고 그리고/또는 설명된 동작은 부가적인 실시예에서 생략될 수 있다.
본 개시의 설명을 위해, "A 및/또는 B"라는 관용구는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시의 설명을 위해, "A, B 및/또는 C"라는 관용구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C) 또는 (A, B 및 C)를 의미한다.
설명에서는 "실시예에서" 또는 "실시예들에서"라는 관용구를 사용할 수 있으며, 이는 각기 동일하거나 또는 상이한 실시예들 중 하나 이상의 실시예를 언급할 수 있다.
또한, 본 개시의 실시예와 관련하여 사용되는 바와 같은, "포함하는", "구비하는", 및 "갖는" 등의 용어는 동의어이다. 본 명세서에서 사용되는 바와 같이, "자석"이라는 용어는 영구 자석 및 전자석을 포함할 수 있다.
도 1 내지 도 4는 정렬 고정구(100) 및 IC 패키지(102)의 다양한 실시예의 분해 측면도이다. 각각의 정렬 고정구(100)는 제 1 소켓(104) 및 제 2 소켓(116)을 포함할 수 있다. 자석 배열(110 및 122)은 각기 제 1 및 제 2 소켓(104 및 116) 내에 배치될 수 있으며, 아래에서 논의되는 바와 같이 유리하게 제 1 소켓(104)을 제 2 소켓(116)과 적절히 정렬할 수 있게 해줄 수 있다.
제 1 소켓(104)은 IC 패키지(102)를 수용하는 치수의 리세스(106)를 가질 수 있다. 특히 IC 패키지(102)의 표면(108)은 제 1 소켓(104)의 표면(130)에 있는 리세스(106) 내에 수용될 수 있다. 일부 실시예에서, 리세스(106)는 IC 패키지(102)의 표면(108) 상의 복수의 전도성 접점(도시되지 않음)의 대응하는 접점과 접촉하는 치수의 복수의 전도성 접점(도시되지 않음)을 포함할 수 있다. 예를 들면, IC 패키지(102)의 표면(108)은 복수의 전도성 볼(ball)을 포함할 수 있고, 리세스(106)는 복수의 전도성 리셉터클을 포함할 수 있으며, 각각의 리셉터클은 대응하는 볼을 수용하는 치수를 갖는다. 일부 실시예에서, IC 패키지(102)의 표면(108)은 복수의 전도성 접점을 포함할 수 있고, 리세스(106)는 스프링 프로브가 복수의 전도성 접점의 대응하는 접점과 접촉하도록 연장하는 복수의 홀(hole)을 포함할 수 있다.
IC 패키지(102)는 표면(108)과 대향하는 표면(114)을 가질 수 있다. 전기 접점 요소(120)는 IC 패키지(102)의 표면(114) 상에 배치될 수 있다. 전기 접점 요소(120)가 단수로 논의되지만, 이것은 용이한 예시를 위해 단순화한 것이며, IC 패키지(102)는 복수의 전기 접점 요소(120)를 포함할 수 있다. 제 1 소켓(104)은 표면(130)에 대향하는 표면(162)을 가질 수 있다. 일부 실시예에서, 표면(162)은 ("플로팅(floating)" 소켓을 형성하기 위해) 하나 이상의 스프링을 통해 베이스에 연결될 수 있다. 플로팅 소켓의 몇 가지 예는 아래에서 도 31 및 도 32를 참조하여 논의된다. 제 1 소켓(104)은 하나 이상의 측벽(160)을 포함할 수 있다. 일부 실시예에서, 일부 측벽(160)은 리세스(106)의 경계를 정할 수 있다.
제 1 소켓(104)은 제 1 자석 배열(110)을 가질 수 있다. 제 1 자석 배열(110)은 측면 부분(144)에서 리세스(106) 외부에 배치될 수 있고, 하나 이상의 자석(112)을 포함할 수 있다. 삽화(140)는 (예를 들면, 아래에서 논의되는 제 1 자석 배열(110)에 포함된 자석(112) 중 임의의 자석 또는 제 2 자석 배열(122)에 포함된 자석(124) 중의 임의의 자석일 수 있는) 자석(150)의 횡단면도를 도시한다. 자석(150)은 "북"극성 단부(152) 및 "남"극성 단부(154)를 가질 수 있다. 종축(longitudinal axis)(156)은 북극성 단부(152)와 남극성 단부(154) 사이에서 정의될 수 있다.
자석(150)이 길다란 형상을 갖는 것으로 예시되지만, 자석(150)은 원판, 장방형(rectangular) 고체, 원통형, 또는 임의의 다른 형상으로 형성될 수 있다. 예를 들면, 일부 실시예에서, 자석(150)은 대략 1/16 인치의 직경을 가진 실질적으로 원통형상을 가질 수 있다. 본 명세서에서 설명되는 임의의 실시예에 따라서 사용될 수 있는 복수의 자석 형상의 예는 아래에서 도 41 내지 도 46을 참조하여 논의된다. 각각의 자석(150)이 북극성 단부(152) 및 남극성 단부(154)를 갖지만, 자석은 본 명세서에서 단일 극성인 것으로 언급될 수 있다. 이 말은 그저 약칭한 것일 뿐이고, 자석의 그와 근접한 다른 자석과의 상호작용과 관계가 있는 그 자석 단부의 극성을 말한다. 예를 들면, 만일 제 1 및 제 2 자석(150)이 정렬된 종축(156)을 갖고, 제 1 자석(150)의 북극성 단부(152)가 제 2 자석(150)의 남극성 단부(154)와 마주하고 있으면, 제 1 자석(150)은 하나의 극성을 갖는 것으로 언급될 수 있고 제 2 자석(150)은 "반대" 극성을 갖는 것으로 언급될 수 있다. 이렇게 약칭하는 것은 두 자석의 북극성 단부와 남극성 단부 사이의 인력이 (예를 들면 "같은" 극성 단부 사이의 자기적인 반발로부터 발생하는) 두 자석 사이의 반발력보다 우세할 때 적합하다. 유사하게, 만일 제 1 및 제 2 자석(150)이 정렬된 종축(156)을 갖고, 제 1 자석(150)의 북극성 단부(152)가 제 2 자석(150)의 북극성 단부(152)와 마주하고 있으면, 제 1 자석(150)은 하나의 극성을 갖는 것으로 언급될 수 있고 제 2 자석(150)은 "동일한" 극성을 갖는 것으로 언급될 수 있다. 이렇게 약칭하는 것은 두 자석의 같은 극성 단부(예를 들면, 북-북 또는 남-남) 사이의 반발력이 (예를 들면, 반대 극성 단부 사이의 자기 인력으로부터 발생하는) 두 자석 사이의 인력보다 우세할 때 적합할 수 있다.
각각의 정렬 고정구(100)는 또한 제 2 소켓(116)을 포함할 수 있다. 제 2 소켓(116)은 전기 접점 요소(118)를 가질 수 있다. 일부 실시예에서, 전기 접점 요소(118)는 표면(136)으로부터 제 1 소켓을 향해 연장하는 전도성 핀(도시되지 않음)을 포함할 수 있다. 다양한 실시예에서, 전도성 핀은 예를 들면 스프링 프로브일 수 있다. 다양한 실시예에서, 전도성 핀은 금으로 구성될 수 있다. 전기 접점 요소(118)가 단수로 논의될 수 있지만, 이것은 그저 용이한 설명을 위한 것일 뿐이며, 제 2 소켓(116)은 복수의 전기 접점 요소(118)를 포함할 수 있다. 제 2 소켓(116)은 표면(136)과 대향하는 표면(164)을 가질 수 있다. 일부 실시예에서, 표면(164)은 ("플로팅" 소켓을 형성하기 위해) 하나 이상의 스프링을 통해 베이스에 연결될 수 있다. 플로팅 소켓의 몇 가지 예는 아래에서 도 31 및 도 32를 참조하여 논의된다. 제 2 소켓(116)은 또한 측면 부분(146)에서 하나 이상의 자석(124)을 포함할 수 있는 제 2 자석 배열(122)을 가질 수 있다. 앞에서 언급한 바와 같이, 자석(124)은 자석(150)의 임의의 실시예의 형태를 취할 수 있다.
본 명세서에서 논의된 실시예에서, 제 1 소켓(104) 및 제 2 소켓(116)은 임의의 적합한 재질로부터 형성될 수 있다. 예를 들면, 일부 실시예에서, 제 1 소켓(104) 및/또는 제 2 소켓(116)은 스테인레스 강, 구리, 플라스틱, 및/또는 다른 비강자성 재질로부터 형성될 수 있다. 특정의 플라스틱 및 금속 재질은 온도와 습도에 따라 늘어나고 수축하는 데 대한 저항력 때문에 일부 응용 예에서 유리할 수 있다. 제 1 자석 배열(110) 및 제 2 자석 배열(122)에 포함된 자석은 임의의 적합한 자성 재질로부터 형성될 수 있다. 예를 들면, 일부 실시예에서, 제 1 자석 배열(110) 및/또는 제 2 자석 배열(122)에 포함된 자석은 네오디뮴 자석 또는 히토류 자석일 수 있다. 정렬 고정구(100) 내 자석에 사용되는 크기, 형상, 및 재질은 특정한 응용 예에서 희망하는 자력의 방향 및 크기에 기초하여 선택될 수 있다.
사용 시, IC 패키지(102)의 전기 접점 요소(120) 및 제 2 소켓(116)의 전기 접점 요소(118)는 IC 패키지(102)가 리세스(106) 내에 배치될 때, IC 패키지(102)가 제 1 소켓(104)과 제 2 소켓(116) 사이에서 축(126)(도시되지 않음)을 따라서 정렬될 때, 그리고, 제 1 자석 배열(110)이 제 1 소켓(104)과 제 2 소켓(116)을 정합하기 위해 제 2 자석 배열(122)과의 미리 정해진 평행상태 관계(equilibrium relation)에 놓일 때 정렬될 수 있다.
제 1 소켓(104)이 제 2 소켓(116)과 정합할 때, IC 패키지(102)는 제 1 소켓(104)의 표면(130)과 제 2 소켓(116)의 표면(136) 사이에 고정될 수 있다. 특히, 일부 실시예에서, 제 1 소켓(104)의 리세스(106)는 IC 패키지(102)의 표면(108)에다 "상방"의 힘을 제공할 수 있는데 반해, 제 2 소켓(116)의 표면(136)은 IC 패키지(102)의 표면(114)에다 "하방"의 힘을 제공할 수 있다. 이와 같은 힘은 IC 패키지(102)의 표면(108)과 리세스(106) 사이가 안정적으로 접촉할 수 있게 해 줄 수 있고(예를 들면, IC 패키지(102)의 표면(108) 상의 전기 접점과 제 1 소켓(104)의 리세스(106) 내의 대응하는 전기 접점 사이에서 안정적인 접촉이 가능하게 할 수 있고), IC 패키지(102)의 표면(114)과 제 2 소켓(116)의 표면(136) 사이가 안정적으로 접촉할 수 있게 할 수 있다(예를 들면, IC 패키지(102)의 전기 접점 요소(120)와 제 2 소켓(116)의 전기 접점 요소(118) 사이에서 안정적인 접촉이 가능하게 할 수 있다).
도 1 내지 도 4는 제 1 및 제 2 자석 배열(110 및 122) 내 자석(112 및 124)의 종축(예를 들면, 도 1의 삽화(140)를 참조하여 논의된 종축(156))이 각기 축(126)과 평행한 방향으로 지향되어 있을 수 있는 다양한 실시예를 예시한다. 일부 실시예에서, 제 1 자석 배열(110)의 자석(112)은 제 2 자석 배열(122) 내 자석(124)과 대응하며, 제 1 소켓(104)이 제 2 소켓(116)과 정합될 때, 자석(112)과 그의 대응하는 자석(124)은 공통의 종축을 공유한다. 특히, 자석(112)과 그의 대응하는 자석(124)은 서로 마주하는 반대 극성 단부를 갖도록 배열될 수 있다. 예를 들면, 자석(112)의 북극성 단부(152)는 자석(124)의 남극성 단부(154)와 마주할 수 있다. 이와 같은 반대 극성 단부 사이의 인력은 자석(112)과 자석(124)이 근접해 졌을 때 자석(112)과 자석(124) 사이에서 자가 정렬을 유도할 수 있다.
이러한 자가 정렬은 도 5에서 도시된다. 삽화(a)에서 자석(112)은 자석(124)과 가까워진다. 자석(112)의 남극성 단부(154)는 자석(124)의 북극성 단부(152)와 마주할 수 있고, 자석(112 및 124)의 종축은 일치하지 않을 수 있다. 자석(112)의 남극성 단부(154)와 자석(124)의 북극성 단부(152) 사이의 자기적인 인력은 자석(112)의 남극성 단부(154)와 자석(124)의 북극성 단부(152)를 서로 끌어당기는 힘을 발생할 수 있고, 종축을 정렬할 수 있다.
도 1 내지 도 4에서 도시된 바와 같이, 일부 실시예에서, 하나 이상의 자석(112)은 제 1 소켓(104)의 둘레에 빙 둘러 배치되어 제 1 자석 배열(110)을 형성할 수 있다. 하나 이상의 자석(124)은 제 1 자석 배열(110) 내 자석(112)의 위치와 상보적인 위치에서, 제 1 자석 배열(110) 내 자석(112)의 극성과 반대의 극성을 갖고, 제 2 소켓(116)의 둘레에 빙 둘러 배치될 수 있다. 도 1 내지 도 4의 실시예에 따라서 사용될 수 있는 복수의 자석 배열은 아래에서 도 6 내지 도 11을 참조하여 논의된다.
제 1 자석 배열(110)과 제 2 자석 배열(122) 사이에서 작용된 힘은 제 1 소켓(104)과 제 2 소켓(116)을 정렬하기 위해 제공될 수 있기 때문에, 제 1 소켓(104) 및 제 2 소켓(116)의 각종 기능부는 제 1 소켓(104) 및 제 2 소켓(116)으로 하여금 상당한 기계적인 임피던스 없이 서로에 대해 회전 및/또는 평행 이동하게 하는 치수를 가질 수 있다. 예를 들면, 만일 제 1 소켓(104)과 제 2 소켓(116)이 정합될 때 (예를 들면, 하나의 소켓의 돌기부의 치수가 다른 소켓 내 대응하는 리세스의 치수와 정확히 정합될 때) 제 1 소켓(104) 및 제 2 소켓(116)의 기계적인 기능부가 "꽉 조이는" 식으로 맞추어지면, 제 1 소켓(104)과 제 2 소켓(116) 사이의 상대적인 움직임은 제약을 받을 수 있고, 이는 제 1 자석 배열(110)과 제 2 자석 배열(122)이 올바르게 정렬되지 못하게 만든다. 그래서 일부 실시예에서, 제 1 소켓(104) 및 제 2 소켓(116)에 있는 기계적으로 상보적인 기능부는 제 1 소켓(104) 및 제 2 소켓(116)의 조절을 가능하게 하는 "갭"을 포함하는 치수로 구성되어 제 1 자석 배열(110)과 제 2 자석 배열(122)의 희망하는 정렬을 성취할 수 있다. 또한, 제 1 소켓(104), 제 2 소켓(116), 및 자석(112 및 124) 용도로 사용된 재질은 제 1 자석 배열(110)과 제 2 자석 배열(122) 사이의 자력이 접촉할 때 제 1 소켓(104)과 제 2 소켓(116) 사이의 마찰력을 극복하기에 충분하도록 선택될 수 있다.
이제 도 1 내지 도 4의 다양한 실시예가 더 상세하게 논의된다. 도 1에서, 제 1 소켓(104)은 두 개의 리세스, 즉 (IC 패키지(102)를 수용하기 위한) 리세스(106) 및 리세스(128)를 포함한다. 리세스(106)는 리세스(128) 내에 배치될 수 있다. 그래서, 제 1 소켓(104)은 리세스(106)의 경계를 정하는 측벽(160) 및 리세스(128)의 경계를 정하는 측벽(160)을 포함한다. 제 2 소켓(116)의 전기 접점 요소(118)는 표면(136) 상에 배치될 수 있다. 도 1의 실시예에서, 표면(136)은 실질적으로 평평할 수 있다. 제 1 소켓(104)과 제 2 소켓(116)이 정합될 때, IC 패키지(102)는 제 1 소켓(104)의 리세스(106) 내에 실질적으로 완전히 배치될 수 있고, IC 패키지(102)의 표면(114)은 제 2 소켓(116)의 표면(136)에 의해 접촉될 수 있다. 제 1 자석 배열(110)의 자석(112) 및 제 2 자석 배열(122)의 자석(124)은 이들 자석의 종축이 축(126)에 평행하게 지향될 수 있다.
도 2에서, 제 1 소켓(104)은 (IC 패키지(102)를 수용하기 위한) 단일의 리세스(106)를 포함할 수 있다. 측벽(160)은 리세스(106)의 경계를 정할 수 있다. 제 2 소켓(116)은 리세스(202)를 포함할 수 있고, 제 2 소켓(116)의 전기 접점 요소(118)는 리세스(202) 내 표면(136)에서 배치될 수 있다. 리세스(202)는 제 1 소켓(104)과 제 2 소켓(116)이 정합될 때, IC 패키지(102)가 제 1 소켓(104)의 리세스(106) 및 제 2 소켓(116)의 리세스(202) 내에 배치될 수 있도록 하는 치수를 가질 수 있다. 제 1 자석 배열(110)의 자석(112) 및 제 2 자석 배열(122)의 자석(124)은 이들 자석의 종축이 축(126)에 평행하게 지향될 수 있다.
도 3에서, 제 1 소켓(104)은 (IC 패키지(102)를 수용하기 위한) 리세스(106)를 포함할 수 있다. 측벽(160)은 리세스(106)의 경계를 정할 수 있다. 제 2 소켓(116)은 돌기부(302)를 포함할 수 있고, 이 돌기부는 제 1 소켓(104)과 제 2 소켓(116)이 정합될 때, 돌기부(302)가 리세스(106) 쪽으로 연장하여 IC 패키지(102)의 표면(114)과 접촉하도록 하는 치수를 가질 수 있다. 제 1 자석 배열(110)의 자석(112) 및 제 2 자석 배열(122)의 자석(124)은 이들 자석의 종축이 축(126)에 평행하게 지향될 수 있다.
도 4에서, 제 1 소켓(104)은 돌기부(402)를 포함하며, 리세스(106)는 돌기부(402) 내에 배치될 수 있다. 그래서, 제 1 소켓(104)은 돌기부(402)와 리세스(106)의 경계를 정하는 측벽(160)을 포함할 수 있다. 제 2 소켓(116)은 리세스(404)를 포함할 수 있고, 제 2 소켓(116)의 전기 접점 요소(118)는 리세스(404)의 표면(136)에서 배치될 수 있다. 돌기부(402) 및 리세스(404)는 제 1 소켓(104)과 제 2 소켓(116)이 정합될 때, 돌기부(402)가 리세스(404) 쪽으로 연장하고, IC 패키지(102)가 제 1 소켓(104)의 리세스(106) 및 제 2 소켓(116)의 리세스(402) 내에 배치되도록 하는 치수를 가질 수 있다. 제 1 자석 배열(110)의 자석(112) 및 제 2 자석 배열(122)의 자석(124)은 이들 자석의 축이 축(126)에 평행하게 지향될 수 있다.
도 6 내지 도 11은 개개의 자석(112)의 다양한 배열의 실시예의 평면도로, 제 1 소켓(104)의 제 1 자석 배열(110)에서 이들 자석의 종축은 축(126)(도시되지 않음)에 평행하게 지향되어 있다. 아래에서 도 6 내지 도 11을 참조하여 논의되는 배열 중 임의의 배열은 도 1 내지 도 4를 참조하여 앞에서 논의된 정렬 고정구(100)의 실시예 중 임의의 실시예에서 포함될 수 있다. 도 6 내지 도 11에서 예시된 자석 배열(110)은 단지 예일뿐이며, 임의의 희망하는 자석(112)의 배열이 자석 배열(110)에서 사용될 수 있다. 도 6 내지 도 11에서 표시된 특정의 극성(예를 들면, 북 극성의 "N" 및 남 극성의 "S")은 단지 예시일 뿐이다.
용이한 예시를 위해, 도 6 내지 도 11에서는 제 1 자석 배열(110)만이 예시되며; 정렬 고정구(100)를 형성하기 위해, 제 2 소켓(116)의 제 2 자석 배열(122)은 제 1 자석 배열(110)의 각각의 자석(112)이 제 2 자석 배열(122)의 대응하는 (반대 극성의) 자석(124)을 갖도록 상보적인 패턴으로 그리고 반대 극성으로 배열된 자석(124)을 가질 수 있다. 특히, 제 2 자석 배열(122)의 자석(124)은 제 1 소켓(104)이 제 2 소켓(116)과 정합될 때 제 1 자석 배열(110)의 자석(112)이 각자의 종축을 따라서 제 2 자석 배열(122)의 자석(124)과 정렬할 수 있도록 배치될 수 있다. 앞에서 논의된 바와 같이, 제 1 자석 배열(110)의 자석(112)과 제 2 자석 배열(122)의 자석(124) 사이의 자기 인력은 제 1 소켓(104)의 제 2 소켓(116)과의 자가 정렬을 유발할 수 있고; 제 1 소켓(104)과 제 2 소켓(116)이 근접해 졌을 때, 자력은 제 1 자석 배열(110)과 제 2 자석 배열(122)의 올바른 정렬을 유발할 수 있다. 특히, 제 1 자석 배열(110)과 제 2 자석 배열(122) 사이의 순 자력(net magnetic force)은 인력일 수 있다.
도 6은 실질적으로 정방형(square)이고 측벽(160)에 의해 경계가 정해진 리세스(106)를 갖는 제 1 소켓(104) 실시예의 평면도이다. 제 1 자석 배열(110)은 각기 장방형(rectangular)의 네 개의 구석에 배치된 네 개의 자석(112A-D)을 포함하며, 여기서 각각의 자석은 리세스(106)의 상이한 구석에 가까이 배치될 수 있다. 자석(112A-D)의 극성은 모두 동일(예를 들면, "N")할 수 있고, 제 2 소켓(116)의 제 2 자석 배열(122) 내 대응하는 자석(124)의 극성은 자석(112A-D)의 극성과 반대(예를 들면, "S")일 수 있다. 이러한 실시예에서, 제 1 자석 배열(110)의 회전 대칭(rotational symmetry)으로 인해, 제 1 소켓(104)과 제 2 소켓(116)은 네 개의 상이한 구성 중 임의의 구성에서 정합될 수 있는데, 각각의 구성은 다른 구성에 대해 하나의 소켓이 90도씩 회전된 것을 표현한다.
도 7은 실질적으로 정방형이고 측벽(160)에 의해 경계가 정해진 리세스(106)를 갖는 제 1 소켓(104) 실시예의 평면도이다. 제 1 자석 배열(110)은 장방형의 네 개의 구석에 배치된 네 개의 자석(112A-D)을 포함하며, 여기서 각각의 자석은 리세스(106)의 구석에 근접하게 배치될 수 있다. 자석(112A-D)의 극성은 모두 동일하지 않을 수 있다. 특히 도 7에서, 네 개의 자석 중 두 개의 자석(예를 들면, "N" 자석(112A 및 112C)은 제 1 극성을 가지고 대각의 구석에서 배치되며, 네 개의 자석 중 두 개의 자석(예를 들면, "S" 자석(112B 및 112D)은 제 2 극성을 가지고 상이한 대각의 구석에서 배치된다. 이러한 실시예에서, 제 1 자석 배열(110)의 회전 대칭으로 인해, 제 1 소켓(104)과 제 2 소켓(116)은 두 개의 상이한 구성 중 어느 하나의 구성에서 정합될 수 있는데, 각각의 구성은 다른 구성에 대해 하나의 소켓이 180도만큼 회전된 것을 표현한다. 다른 실시예에서, 도 7의 제 1 자석 배열(110)의 자석(112) 중 단 하나의 자석만이 특정의 극성을 가질 수 있고, 나머지 자석은 반대의 극성을 가질 수 있다. 그러한 실시예에서, 제 1 자석 배열(110)의 회전 대칭이 없다는 것은 제 1 소켓(104)과 제 2 소켓(116) 사이에서 제 1 자석 배열(110)을 제 2 자석 배열(122)과 올바르게 정렬하게 해주는 고유의 구성이 있다는 것을 의미할 수 있다.
도 8은 실질적으로 정방형이고 측벽(160)에 의해 경계가 정해지는 리세스(106)를 갖는 제 1 소켓(104) 실시예의 평면도이다. 제 1 자석 배열(110)은 장방형의 네 개의 구석에 배치된 네 개의 자석(112A-D)을 포함하며, 여기서 각각의 자석은 실질적으로 정방형 리세스(106)의 변의 중앙에 근접하게 배치될 수 있다. 자석(112A-D)의 극성은 모두 동일(예를 들면, "N")할 수 있고, 제 2 소켓(116)의 제 2 자석 배열(122) 내 대응하는 자석(124)의 극성은 자석(112A-D)의 극성과 반대(예를 들면, "S")일 수 있다. 이러한 실시예에서, 제 1 자석 배열(110)의 회전 대칭으로 인해, 제 1 소켓(104) 및 제 2 소켓(116)은 네 개의 상이한 구성 중 임의의 구성에서 정합될 수 있는데, 각각의 구성은 다른 구성에 대해 하나의 소켓이 90도씩 회전된 것을 표현한다. 다른 실시예에서, 도 8의 제 1 자석 배열(110)의 자석(112) 중 단지 하나의 자석만이 특정의 극성을 가질 수 있고, 나머지 자석은 반대 극성을 가질 수 있다. 그러한 실시예에서, 제 1 자석 배열(110)의 회전 대칭이 없다는 것은 제 1 소켓(104)과 제 2 소켓(116) 사이에서 제 1 자석 배열(110)을 제 2 자석 배열(122)과 올바르게 정렬하게 해주는 고유의 구성이 있다는 것을 의미할 수 있다.
도 9는 실질적으로 정방형이고 측벽(160)에 의해 경계가 정해지는 리세스(106)를 갖는 제 1 소켓(104) 실시예의 평면도이다. 제 1 자석 배열(110)은 네 개의 자석(112A-D)을 포함하며, 이때 두 개의 자석(112B 및 112C)은 제 1 극성(예를 들면, "N")을 갖고, 두 개의 자석(112A 및 112D)은 제 1 극성과 반대의 제 2 극성(예를 들면, "S")을 갖는다. 반대 극성을 가진 한 쌍의 자석(예를 들면, 자석(112A 및 112B))은 리세스(106)의 한구석에 가까이 배치되며, 반대 극성을 가진 다른 쌍의 자석(예를 들면, 자석(112C및 112D))은 리세스(106)의 다른 구석에 가까이 배치된다. 도 9에서, 두 개의 구석은 대각을 이루지만, 이것이 그런 사례일 필요는 없다. 일부 실시예에서, 인접한 구석은 하나의 자석, 두 개의 자석, 또는 그 이상의 자석에 가까울 수 있다. 도 9의 실시예에서, 제 1 자석 배열(110)의 회전 대칭으로 인해, 제 1 소켓(104)과 제 2 소켓(116)은 두 개의 상이한 구성 중 어느 한 구성에서 정합될 수 있고, 이때 각각의 구성은 하나의 소켓이 다른 소켓에 대해 180도만큼 회전된 것을 표현한다. 다른 실시예에서, 도 9의 제 1 자석 배열(110)의 자석(112) 중 단지 하나의 자석만이 특정 극성을 극성을 가질 수 있고, 나머지 자석은 반대 극성을 가질 수 있다. 그러한 실시예에서, 제 1 자석 배열(110)의 회전 대칭이 없다는 것은 제 1 소켓(104)과 제 2 소켓(116) 사이에서 제 1 자석 배열(110)을 제 2 자석 배열(122)과 올바르게 정렬하게 해주는 고유의 구성이 있다는 것을 의미할 수 있다.
도 10은 실질적으로 장방형이지만 실질적으로는 정방형이 아니고 측벽(160)에 의해 경계가 정해진 리세스(106)를 갖는 제 1 소켓(104)의 실시예의 평면도이다. 도 10의 제 1 소켓(104)은 또한 실질적으로 정방형이나 장방형이 아닌 외측 경계(1000)를 갖는다. 본 명세서에서 개시된 정렬 고정구(100)의 실시예 중 임의의 실시예의 제 1 소켓(104) 및/또는 제 2 소켓(116)의 외측 경계는 임의의 희망하는 형상(예를 들면, 정방형, 장방형, 삼각형, 임의의 다른 다각형, 원형, 및 불규칙 형상, 또는 임의의 희망하는 형상이나 형상들의 조합)을 취할 수 있다. 제 1 자석 배열(110)은 장방형의 네 개의 구석에서 배치된 네 개의 자석(112A-D)을 포함하며, 여기서 각각의 자석은 실질적으로 장방형 리세스(106)의 변의 중앙에 근접하게 배치될 수 있다. 특히, 도 10에서, 네 개의 자석 중 두 개의 자석(예를 들면, "N" 자석(112A 및 112C))은 제 1 극성을 갖고 대각 코너에서 배치되며, 네 개의 자석 중 두 개의 자석(예를 들면, "S" 자석(112B 및 112D))은 제 2 극성을 갖고 상이한 대각 코너에서 배치된다. 이러한 실시예에서, 제 1 자석 배열(110)의 회전 대칭으로 인해, 제 1 소켓(104)과 제 2 소켓(116)은 두 개의 상이한 구성 중 어느 한 구성에서 정합될 수 있고, 각각의 구성은 하나의 소켓이 다른 소켓에 대해 180도만큼 회전된 것을 표현한다. 다른 실시예에서, 도 10의 제 1 자석 배열(110)의 자석(112) 중 단지 하나의 자석만이 특정한 극성을 가질 수 있고, 나머지 자석은 반대 극성을 가질 수 있다. 그러한 실시예에서, 제 1 자석 배열(110)의 회전 대칭이 없다는 것은 제 1 소켓(104)과 제 2 소켓(116) 사이에서 제 1 자석 배열(110)을 제 2 자석 배열(122)과 올바르게 정렬하게 해주는 고유의 구성이 있다는 것을 의미할 수 있다.
도 11은 실질적으로 정방형이고 측벽(160)에 의해 경계가 정해진 리세스(106)를 갖는 제 1 소켓(104)의 실시예의 평면도이다. 도 11의 제 1 소켓(104)은 또한 실질적으로 (예를 들어, 도 10의 제 1 소켓(104)의 외측 경계(1000)를 참조하여 앞에서 논의된 바와 같이) 정방형이나 장방형이 아닌 외측 경계(1100)를 갖는다. 제 1 자석 배열(110)은 리세스(106) 둘레의 불규칙한 위치에서 배치되는 네 개의 자석(12A-D)을 포함한다. 자석(112A-D)의 극성이 모두 동일한 것으로 도시되지만, 이것이 그러한 사례일 필요는 없으며, 임의의 극성 조합이 사용될 수 있다. 도 11의 제 1 자석 배열(110)의 회전 대칭이 없기 때문에, 제 1 소켓(104)과 제 2 소켓(116) 사이에서는 제 1 자석 배열(110)을 제 2 자석 배열(122)과 올바르게 정렬하게 해주는 고유의 구성이 있을 수 있다.
일부 실시예에서, 제 1 자석 배열(110)은 앞에서 도 6 내지 도 11을 참조하여 논의된 바와 같은 배열 중 하나 이상의 배열을 포함할 수 있다. 예를 들면, 제 1 자석 배열(110)은 도 6의 자석(112) 및 도 8의 자석(112)을 포함할 수 있다.
도 12는 도 1에서 예시된 형태를 갖고, 그리고 도 7의 제 1 자석 배열(110)을 갖는 정렬 고정구(100)의 실시예의 분해 사시도이다. 도 1에서 예시된 정렬 고정구(100)의 형태를 사용하는 것은 그저 예시일 뿐이며, 도 1 내지 도 4의 실시예 중 임의의 실시예(또는 임의의 다른 적합한 실시예)가 사용될 수 있다. 도 7의 제 1 자석 배열(110)을 사용하는 것은 그저 예시일 뿐이며, 도 6 내지 도 11의 제 1 자석 배열(110) 중 임의의 배열(또는 임의의 다른 적합한 자석 배열)이 사용될 수 있다. 제 2 소켓(116)은 제 1 자석 배열(110)의 자석(112)과 정렬하기 위해 개개의 자석(124)(도시되지 않음)이 배치된 제 2 자석 배열(122)을 가질 수 있다. 개개의 자석(124)은 또한 제 1 자석 배열(110)의 대응하는 자석(112)과 상보적인 극성을 가질 수 있다. 사용 중에, IC 패키지(102)(도시되지 않음)는 제 1 소켓(104)의 리세스(106) 내에 배치될 수 있고, 제 1 소켓(104) 및 제 2 소켓(116)은 제 2 소켓(116)의 측면 부분(146)과 제 1 소켓(104)의 측면 부분(144)을 접촉하게 만듦으로써 정합될 수 있다.
일부 실시예에서, (예를 들면 제 1 자석 배열(110) 및/또는 제 2 자석 배열(122)의) 자석은 이 자석을 소켓의 표면에서 형성된 홀(hole) 내에 삽입함으로써 소켓(예를 들면, 제 1 소켓(104) 및/또는 제 2 소켓(116))에 포함될 수 있다. 일부 실시예에서, 홀은 자석이 마찰 결합에 의해 홀에 고정될 수 있도록 하는 치수를 가질 수 있다. 일부 실시예에서, 자석은 홀에 접착될 수 있거나 그렇지 않으면 홀에 고정될 수 있다. 자석은 홀 내부에서 거의 움직임이 없는 것을 보여줄 수 있다. 일부 실시예에서, 홀은 고속 천공과 같은 정밀 머시닝 기술에 의해 형성될 수 있다. 다양한 실시예에서, 자석의 표면은 홀이 형성된 소켓 표면을 넘어서 연장하거나, 그 표면과 같은 높이거나, 또는 그 표면 아래에 배치될 수 있다.
도 13 내지 도 18은 제 1 소켓(104)의 측면 부분(144)의 표면(1300)상에 배치된 제 1 자석 배열(110)의 자석(112)의 다양한 실시예를 도시한다. 표면(1300)은 축(126)에 법선인 표면 또는 축(126)에 수직인 표면과 같은 측면 부분(144)의 임의의 표면을 포함할 수 있다. 도 13 내지 도 18의 도면에서 자석(112) 및 제 1 소켓(104)을 언급하는 것은 순전히 예시일 뿐이며, 제 2 소켓(116)의 제 2 자석 배열(122)의 자석(124) 중 임의의 자석에 대하여 임의의 실시예가 구현될 수 있다. 도 13은 자석(112)의 표면(170)이 제 1 소켓(104)의 표면(1300)과 동일한 높이로 배치되는 실시예를 도시한다. 동일 높이의 정렬은 표면(1300)이 제 2 소켓(116)의 표면과 접촉을 이룰 때 바람직할 수 있으며, 자석(112)과 제 2 자석 배열(122) 내 하나 이상의 상대편 자석(도시되지 않음) 사이에서는 최소의 거리(및 최대의 자력)가 바람직하다. 그러나 만일 제조 공차로 인해 자석(112)의 표면이 부수적으로 표면(1300)을 넘어서 연장하면, 표면(1300)과 제 2 소켓(116) 사이의 적절한 접촉이 방해 받을 수 있다. 도 14는 자석(112)의 표면(170)이 제 1 소켓(104)의 표면(1300)을 넘어서 연장하는 실시예를 도시한다. 그러한 실시예는 표면(1300)이 제 2 소켓(116)의 표면과 접촉하지 않을 때 바람직할 수 있으며, 자석(112)과 제 2 자석 배열(122) 내 하나 이상의 상대편 자석(도시되지 않음) 사이에서는 최소의 거리(및 최대의 자력)가 바람직하다. 도 15는 자석(112)의 표면(170)이 제 1 소켓(104)의 표면(1300) 아래에 배치되는 실시예를 도시한다. 그러한 실시예는 표면(1300)이 제 2 소켓(116)의 표면과 접촉할 때 바람직할 수 있으며, 자석(112)과 제 2 자석 배열(122) 내 하나 이상의 상대편 자석 사이의 결합 강도는 심지어 자석(112)의 표면(170)이 멀리 이격되어 있을 때도 충분하다.
일부 실시예에서, 소켓 내의 홀은 챔퍼 가공될 수 있다. 그러한 실시예는 앞에서 도 13 내지 도 15의 실시예를 참조하여 논의된 것과 유사한 장점 및 단점을 포함할 수 있다. 도 16은 자석(112)의 표면(170)이 표면(1300)에서 챔퍼 가공된 부분(1602)의 하단과 동일한 높이로 배치된 실시예를 도시한다. 도 17은 자석(112)의 표면(170)이 표면(1300)에서 챔퍼 가공된 부분(1702)의 하단을 넘어서 연장하는 실시예를 도시한다. 도 18은 자석(112)의 표면(170)이 표면(1300)에서 챔퍼 가공된 부분(1802)의 하단 아래에 배치된 실시예를 도시한다. 다양한 실시예에서, 제 1 자석 배열(110)의 자석(112)(및/또는 제 2 자석 배열(122)의 자석(124))은 도 13 내지 도 18에서 예시된 실시예 중 하나 이상의 임의의 실시예의 형태를 취할 수 있다. 어느 형태를 사용할지를 선택하는 것은 응용 예에 좌우될 수 있다. 예를 들면, 함께 가까이 있는 반대 극성의 자석들을 떼어 놓기가 어렵기 때문에, 반대 극성의 자석들은 나머지 컴포넌트가 분리하는 힘을 견딜 수 있는 실시예에서는 접촉하게 놔둘 수 있고; 나머지 컴포넌트가 접촉하고 있는 두 개의 자석을 분리시킴으로써 과도하게 응력을 받는 실시예에서, 자석은 평형상태 위치에서 떨어져서 유지하는 것이 유리할 수 있다. 제 1 자석 배열(110) 또는 제 2 자석 배열(122)에서 전자석이 사용되는 일부 실시예에서, 제 1 소켓(104)과 제 2 소켓(116)을 더 쉽게 떼어내기 위해 정렬이 완료된 이후에 전자석으로의 전력이 공급 중단될 수 있다. 일부 실시예에서, 정렬 중에 전자석은 인력 모드에서 동작하기 때문에, 제 1 소켓(104)과 제 2 소켓(116)을 떼어 놓고자 할 때는 반대 극성의 전압이 인가될 수 있고, 이렇게 함으로써 인력 대신 반발력을 발생하여 소켓들을 떼어 놓기가 쉬워진다.
도 13 내지 도 18에서 예시된 실시예는 그저 예시일 뿐이며, 제 1 소켓(104)과 제 2 소켓(116) 사이의 인터페이스에는 다른 구성이 사용될 수 있다. 예를 들면, 인터페이스는 실질적으로 평평할 수 있다(예를 들면, 제 1 소켓(104) 및 제 2 소켓(116)의 접촉 표면은 각기 국부적으로 평면처럼 배열될 수 있다). 일부 실시예에서, 인터페이스는 평평하지 않을 수 있다. 예를 들면, 제 1 소켓(104)은 반구형 돌기부를 포함할 수 있고 제 2 소켓(116)은 제 1 소켓(104)의 반구형 돌기부를 수용하는 치수를 갖는 반구형 리세스를 포함할 수 있다. 임의의 다른 적합한 구성이 사용될 수 있다.
도 19 내지 도 21은 정렬 고정구(100) 및 IC 패키지(102)의 다양한 실시예의 분해 측면도이다. 특히, 도 19 내지 도 21은 제 1 및 제 2 자석 배열(110 및 122) 내 각각의 자석(112) 및 자석(124)의 종축(도시되지 않음)이 각기 축(126)에 수직하는 방향으로 지향된 다양한 실시예를 예시한다. 그래서 제 1 소켓(104) 및 제 2 소켓(116)이 축(126)의 방향으로 가까이 이동될 때, 자석(112) 및 자석(124)은 종축을 따르는 "축" 방향과 반대로서, 서로 종축(종축은 도 1의 종축(156)에 따라서 정의됨)에 수직하는 "측면" 방향으로 접근할 수 있다. 유사하게, 제 1 소켓(104) 및 제 2 소켓(116)이 축(126)의 방향으로 가까이 있다가 멀리 이동될 때(예를 들면, 제 1 소켓(104)과 제 2 소켓(116)이 정합 해제될 때), 자석(112)과 자석(124)은 서로 "측면" 방향으로 분리될 수 있다. "축" 방향으로 분리와 비교하여 자석(112)과 자석(124)이 "측면" 방향으로 분리될 때는 마찰을 극복하는 힘이 덜 필요할 수 있으며, 그래서 제 1 소켓(104)과 제 2 소켓(116)을 정합 해제하는 것은 도 1 내지 도 4의 실시예와 대비하여 도 19 내지 도 21의 실시예가 더 쉬울 수 있다.
도 19 내지 도 21의 정렬 고정구의 일부 실시예에서, 제 1 자석 배열(110)의 자석(112)은 제 2 자석 배열(122) 내 자석(124)과 대응하며, 제 1 소켓(104)이 제 2 소켓(116)과 정합될 때, 자석(112) 및 그의 대응하는 자석(124)은 공통의 종축을 공유한다. 일부 실시예에서, 하나의 자석 배열(예를 들면, 제 1 자석 배열(110) 또는 제 2 자석 배열(122))의 자석의 종축은 다른 하나의 자석 배열(예를 들면, 다른 자석 배열)의 두 자석의 종축과 평행한 방향으로 지향되지만, 하나의 자석 배열의 자석의 종축은 다른 하나의 자석 배열의 두 자석의 종축 사이에서 그 자석의 종축에 수직하는 방향으로 배치된다. 도 19 내지 도 21의 실시예와 함께 사용될 수 있는 복수의 자석 배열은 아래에서 도 22 내지 도 25를 참조하여 논의된다.
도 1 내지 도 4를 참조하여 앞에서 논의된 바와 같이, 각각의 정렬 고정구(100)는 제 1 소켓(104) 및 제 2 소켓(116)을 포함할 수 있다. 자석 배열(110) 및 122)은 각기 제 1 및 제 2 소켓(104 및 116)에서 배치될 수 있고, 아래에서 논의되는 바와 같이 유리하게 제 1 소켓(104)을 제 2 소켓(116)과 올바르게 정렬할 수 있다. 제 1 소켓(104)은 IC 패키지(102)를 수용하는 치수의 리세스(106)를 가질 수 있다. 특히 IC 패키지(102)의 표면(108)은 제 1 소켓(104)의 표면(130)에 있는 리세스(106) 내에 수용될 수 있다. 일부 실시예에서, 리세스(106)는 IC 패키지(102)의 표면(108) 상의 복수의 전도성 접점(도시되지 않음)의 대응하는 접점과 접촉하는 치수를 가진 복수의 전도성 접점(도시되지 않음)을 포함할 수 있다. 예를 들면, IC 패키지(102)의 표면(108)은 복수의 전도성 볼(ball)을 포함할 수 있고, 리세스(106)는 복수의 전도성 리셉터클을 포함할 수 있으며, 이때 각각의 리셉터클은 대응하는 볼을 수용하는 치수를 갖는다. IC 패키지(102)는 표면(108)과 대향하는 표면(114)을 가질 수 있다. 전기 접점 요소(120)는 IC 패키지(102)의 표면(114) 상에 배치될 수 있다. 제 1 소켓(104)은 표면(130)에 대향하는 표면(162)을 가질 수 있다. 일부 실시예에서, 표면(162)은 (예를 들면, 아래에서 도 31 및 도 42를 참조하여 논의되는 바와 같이) 하나 이상의 스프링을 통해 베이스에 연결될 수 있다. 제 1 소켓(104)은 하나 이상의 측벽(160)을 포함할 수 있다. 일부 실시예에서 측벽(160) 중 일부의 측벽은 리세스(106)와의 경계를 정할 수 있다.
제 1 소켓(104)은 제 1 자석 배열(110)을 가질 수 있다. 제 1 자석 배열(110)은 리세스(106) 바깥에 배치될 수 있고, (앞에서 도 1을 참조하여 논의된 자석(150)의 임의의 실시예의 형태를 가질 수 있는) 하나 이상의 자석(112)을 포함할 수 있다.
각각의 정렬 고정구(100)는 또한 전기 접점 요소(118)를 가질 수 있는 제 2 소켓(116)을 포함할 수 있다. 일부 실시예에서, 전기 접점 요소(118)는 표면(136)으로부터 제 1 소켓을 향해 연장하는 핀(도시되지 않음)을 포함할 수 있다. 제 2 소켓(116)은 표면(136)에 대향하는 표면(164)을 가질 수 있다. 일부 실시예에서, 표면(164)은 (예를 들어, 아래에서 도 31 및 도 32를 참조하여 논의되는 바와 같이) 하나 이상의 스프링을 통해 베이스에 연결될 수 있다. 제 2 소켓(116)은 하나 이상의 자석(124)을 포함할 수 있는 제 2 자석 배열(122)을 가질 수 있다. 앞에서 언급한 바와 같이, 자석(124)은 자석(150)의 임의의 실시예의 형태를 취할 수 있다.
사용 시, 앞에서 도 1 내지 도 4를 참조하여 논의된 바와 같이, IC 패키지(102)의 전기 접점 요소(120) 및 제 2 소켓(116)의 전기 접점 요소(118)는 IC 패키지(102)가 리세스(106)에 배치될 때, IC 패키지(102)가 제 1 소켓(104)과 제 2 소켓(116) 사이에서 축(126)(도시되지 않음)을 따라서 배치될 때, 그리고 제 1 자석 배열(110)이 제 1 소켓(104)과 제 2 소켓(116)을 정합하도록 제 2 자석 배열(122)과 관련하여 미리 정해진 평형상태에 있을 때 정렬될 수 있다. 앞에서 도 1 내지 도 4를 참조하여 논의된 바와 같이, 제 1 소켓(104)이 제 2 소켓(116)과 정합될 때, IC 패키지(102)는 제 1 소켓(104)의 표면(130)과 제 2 소켓(116)의 표면(136) 사이에서 고정될 수 있다.
앞에서 도 1 내지 도 4를 참조하여 논의된 바와 같이, 도 19 내지 도 21의 실시예에서 제 1 자석 배열(110)과 제 2 자석 배열(122) 사이에서 작용한 힘은 제 1 소켓(104)과 제 2 소켓(116)의 정렬을 위해 제공할 수 있다. 그래서, 도 19 내지 도 21의 실시예에서 제 1 소켓(104) 및 제 2 소켓(116)의 다양한 기능부는 제 1 소켓(104) 및 제 2 소켓(116)이 실질적인 기계적 임피던스 없이 서로에 대해 회전 및/또는 평행 이동하게 하는 치수를 가질 수 있으며, 제 1 소켓(104), 제 2 소켓(116), 및 자석(112 및 124)에 사용되는 재질은 제 1 자석 배열(110)과 제 2 자석 배열(122) 사이의 자력이 접촉할 때의 제 1 소켓(104)과 제 2 소켓(116) 사이의 마찰력을 충분히 극복하도록 선택될 수 있다.
이제 도 19 내지 도 21의 다양한 실시예가 추가적으로 상세하게 논의된다. 도 19에서, 제 1 소켓(104)은 두 개의 리세스, 즉 (IC 패키지(102)를 수용하기 위한) 리세스(106) 및 리세스(128)를 포함한다. 리세스(106)는 리세스(128) 내에 배치될 수 있다. 그래서, 제 1 소켓(104)은 리세스(106)의 경계를 정하는 측벽(160) 및 리세스(128)의 경계를 정하는 측벽(160)을 포함한다. 제 2 소켓(116)의 전기 접점 요소(118)는 표면(136) 상에 배치될 수 있다. 도 19의 실시예에서, 표면(136)은 실질적으로 평평할 수 있다. 제 1 소켓(104)과 제 2 소켓(116)이 정합될 때, IC 패키지(102)는 제 1 소켓(104)의 리세스(106) 내에 실질적으로 완전히 배치될 수 있고, 제 2 소켓(116)은 리세스(128) 내에 배치될 수 있으며, IC 패키지(102)의 표면(114)은 제 2 소켓(116)의 표면(136)에 의해 접촉될 수 있다. 제 1 자석 배열(110)의 자석(112) 및 제 2 자석 배열(122)의 자석(124)은 각기 측면 부분(144 및146)에 배치될 수 있고, 이들 자석의 종축이 축(126)에 평행하게 지향될 수 있다.
도 20에서, 제 1 소켓(104)은 두 개의 리세스, 즉 (IC 패키지(102)를 수용하기 위한) 리세스(106) 및 리세스(128)를 포함할 수 있다. 리세스(106)는 리세스(128) 내에 배치될 수 있다. 그래서, 제 1 소켓(104)은 리세스(106)의 경계를 정하는 측벽(160) 및 리세스(128)의 경계를 정하는 측벽(160)을 포함한다. 제 2 소켓(116)은 돌기부(2002)를 포함할 수 있고, 이 돌기부는 제 1 소켓(104)과 제 2 소켓(116)이 정합될 때, 돌기부(2002)가 리세스(128) 쪽으로 연장하여 IC 패키지(102)의 표면(114)과 접촉하도록 하는 치수를 가질 수 있다. 제 2 소켓(116)의 전기 접점 요소(118)는 돌기부(2002)의 표면(136) 상에 배치될 수 있다. 제 1 자석 배열(110)의 자석(112) 및 제 2 자석 배열(122)의 자석(124)은 각기 측면 부분(144 및 146)에서 배치될 수 있고, 이들 자석의 종축이 축(126)과 평행하게 지향될 수 있다.
도 21에서, 제 1 소켓(104)은 두 개의 리세스, 즉 (IC 패키지(102)를 수용하기 위한) 리세스(106) 및 리세스(128)를 포함할 수 있다. 리세스(106)는 리세스(128) 내에 배치될 수 있다. 그래서, 제 1 소켓(104)은 리세스(106)의 경계를 정하는 측벽(160) 및 리세스(128)의 경계를 정하는 측벽(160)을 포함한다. 제 1 소켓(104)은 또한 측면 부분(144)에서 돌기부(2108)를 포함할 수 있다. 제 1 자석 배열(110)은 돌기부(2108) 내에 배치될 수 있다. 제 2 소켓(116)은 리세스(2102)를 포함할 수 있고, 리세스 위에는 돌기부(2104)가 배치될 수 있다. 제 2 소켓(116)의 전기 접점 요소(118)는 돌기부(2104)의 표면(136) 상에 배치될 수 있다. 제 2 소켓(116)은 또한 측면 부분(146)에서 돌기부(2106)를 포함할 수 있다. 제 2 자석 배열(122)은 돌기부(2106)에서 배치될 수 있다. 돌기부(2104) 및 돌기부(2106)는 제 1 소켓(104)과 제 2 소켓(116)이 정합될 때, 돌기부(2104)가 리세스(128) 쪽으로 연장하여 IC 패키지(102)의 표면(114)과 접촉하고, 돌기부(2106)가 돌기부(2108) 옆에 나란히 배치되도록 하는 치수를 가질 수 있다. 제 1 자석 배열(110)의 자석(112) 및 제 2 자석 배열(122)의 자석(124)은 각기 측면 부분(144 및 146)에서 (예를 들면, 각기 돌기부(2108 및 2106)에서) 배치될 수 있고, 이들 자석의 종축이 축(126)과 평행하게 지향될 수 있다.
도 22 및 도 23은 제 1 자석 배열(110)의 개개의 자석(112) 및 제 2 자석 배열(122)의 개개의 자석(124)의 배열의 다양한 실시예의 평단면도이며, 이때 이들 자석의 종축은 축(126)(도 19 내지 도 21)에 수직하는 방향으로 지향되어 있다. 특히, 도 22 및 도 23에서 예시된 실시예는 제 1 소켓(104)과 제 2 소켓(116) 사이에서 제 1 자석 배열(110)과 제 2 자석 배열(122) 사이의 인력을 통해 자가 정렬이 가능할 수 있도록 구성된다. 특히, 제 1 자석 배열(110)과 제 2 자석 배열(122) 사이의 순 자력은 인력일 수 있다. 아래에서 도 22 내지 도 23을 참조하여 논의되는 배열 중 임의의 배열은 앞에서 도 19 내지 도 21을 참조하여 논의된 정렬 고정구(100)의 실시예 중 임의의 실시예에 포함될 수 있다. 도 22 내지 도 23에서 예시된 자석 배열(110 및 122)은 그저 예일 뿐이며, 자석(112및 124)의 임의의 희망하는 배열은 도 19 내지 도 21의 실시예의 각각의 자석 배열(110및 122)에서 사용될 수 있다. 특히, 일부 실시예에서, 제 1 자석 배열(110)은 도 22 및 도 23에서 예시된 제 2 자석 배열(122)의 형태를 취할 수 있으며, 제 2 자석 배열(122)은 도 22 및 도 23에서 예시된 제 1 자석 배열(110)의 형태를 취할 수 있다. 도 22 내지 도 23에서 표시된 특정의 극성(예를 들면, 북극의 "N" 및 남극의 "S")은 그저 예시일 뿐이다.
제 1 소켓(104)이 제 2 소켓(116)과 정합될 때 제 2 자석 배열(122)의 자석(124)은 제 1 자석 배열(110)의 자석(112)이 이들 자석의 각각의 종축을 따라서 제 2 자석 배열(122)의 자석(124)과 정렬할 수 있도록 위치될 수 있다. 앞에서 언급한 바와 같이, 제 1 자석 배열(110)의 자석(112) 및 제 2 자석 배열(122)의 자석(124)은 스스로 제 1 소켓(104)이 제 2 소켓(116)과 정렬하게 할 수 있으며, 제 1 소켓(104) 및 제 2 소켓(116)이 근접하게 될 때, 자력으로 인해 제 1 자석 배열(110)과 제 2 자석 배열(122)의 올바른 정렬이 이루어질 수 있다.
도 22에서, 제 1 자석 배열(110)은 장방형의 네 구석에서 배치되는, 여기서는 제 1 소켓(104)의 실질적으로 정방형의 횡단면의 변의 중앙에 근접하게 배치되는 네 개의 자석(112A-D)을 포함한다. 자석(112A-D)의 극성(예를 들면, 제 2 자석 배열(122)과 마주하고 그래서 제 2 자석 배열(122)과 대부분 상호작용하는 자석(112A-D)의 극성)은 모두 동일(예를 들면, "N")할 수 있다. 제 2 자석 배열(122)은 장방형의 네 구석에서 배치되는, 여기서는 제 2 소켓(116)의 실질적으로 정방형 횡단면의 변의 중앙에 근접하게 배치되는 네 개의 자석(124A-D)을 포함한다. 제 2 소켓(116)의 제 2 자석 배열(122) 내 자석(124A-D)의 극성은 대응하는 자석(112A-D)의 극성(예를 들면, "N")과 동일할 수 있다. 그래서 자석 쌍(112A/124A 및 112B/124B)은 반발 배열로 구성될 수 있다. 제 2 소켓(116)의 제 2 자석 배열(122) 내 자석(124C-D)의 극성은 대응하는 자석(112C-D)의 극성과 반대(예를 들면, "S")일 수 있다. 그러므로 자석 쌍(112C/124C 및 112D/124D)은 인력 관계로 배열될 수 있다. 자석 배열(110122) 내 자석의 세기는 균일하지 않을 수 있기 때문에, 반발력과 인력을 모두 구비하는 자석 배열은 다른 방향에서 불균형한 힘에 의해 손상 받지 않고 유리하게 인력으로 소켓들의 부분을 정렬시킬 수 있다. 이러한 실시예에서, 제 1 자석 배열(110)의 회전 대칭으로 인해, 제 1 소켓(104)과 제 2 소켓(116)은 네 개의 상이한 구성 중 임의의 구성에서 정합될 수 있고, 각각의 구성은 서로에 대해 하나의 소켓이 90도씩 회전된 것을 표현한다.
도 23에서, 제 1 자석 배열(110)은 네 개의 자석(112A-D)을 포함하며, 이때 두 개의 자석(112B 및 112D)은 제 1 극성(예를 들면, "N")을 갖고 두 개의 자석(112A 및 112C)는 제 1 극성과 반대의 제 2 극성(예를 들면, "S")을 갖는다. 반대 극성을 가진 한 쌍의 자석(예를 들면, 자석(112A 및 112D))은 리세스(106)의 한 구석에 근접하게 배치되며, 반대 극성을 가진 다른 쌍의 자석(예를 들면, 자석(112B 및 112C))은 리세스(106)의 상이한 구석에 근접하게 배치된다. 도 23에서, 두 개의 구석은 대각을 이루고 있지만, 이것이 그런 사례일 필요는 없다. 일부 실시예에서, 인접한 구석은 하나의 자석, 두 개의 자석 또는 그 이상의 자석에 근접할 수 있다. 제 2 자석 배열(122)은 네 개의 자석(112A-D)을 포함하며, 이때 두 개의 자석(124B 및 124C)은 제 1 자석 배열(110)의 대응하는 자석(예를 들면, 자석(112B 및 112C))의 극성과 반대의 극성(예를 들면, 각기 "S" 및 "N")을 갖고, 두 개의 자석(124A 및 124D)은 제 1 자석 배열(110)의 대응하는 자석(예를 들면, 자석(112A 및 112D))의 극성과 동일한 극성(예를 들면, 각기 "S 및 "N")을 갖는다. 그래서 자석 쌍(112A/124A) 및 (112D/124D)은 반발 배열로 구성되어 있을 수 있고, 자석 쌍(112B/124B 및 112C/124C)은 인력 관계로 배열될 수 있다. 자석 배열(110 및 122) 내 자석의 세기는 균일하지 않을 수 있기 때문에, 반발력과 인력을 모두 구비하는 자석 배열은 다른 방향에서 불균형한 힘에 의해 손상 받지 않고 유리하게 인력으로 소켓들의 부분을 정렬시킬 수 있다. 도 23의 본 실시예에서, 제 1 자석 배열(110)의 회전 대칭으로 인해, 제 1 소켓(104) 및 제 2 소켓(116)은 두 개의 상이한 구성 중 어느 한 구성에서 정합될 수 있고, 각각의 구성은 다른 구성에 대해 하나의 소켓을 180도만큼 회전한 것을 표현한다. 다른 실시예에서, 도 23의 제 1 자석 배열(110)의 자석(112) 중 단지 한 개의 자석만이 특정의 극성을 가질 수 있고, 나머지 자석은 반대 극성을 가질 수 있다. 그러한 실시예에서, 제 1 자석 배열(110)의 회전 대칭이 없다는 것은 제 1 소켓(104)과 제 2 소켓(116) 사이에서 제 1 자석 배열(110)을 제 2 자석 배열(122)과 올바르게 정렬하게 해주는 고유의 구성이 있다는 것을 의미할 수 있다.
도 24 및 도 25는 제 1 자석 배열(110)의 개개의 자석(112)의 배열 및 제 2 자석 배열(122)의 개개의 자석(124)의 배열의 다양한 실시예의 평단면도이며, 이때 이들 자석의 종축은 축(126)(도 19 내지 도 21)에 수직하는 방향으로 지향되어 있다. 특히, 도 24 및 도 25에서 예시된 실시예는 제 1 소켓(104)과 제 2 소켓(116) 사이에서 제 1 자석 배열(110)과 제 2 자석 배열(122) 사이의 반발력을 통해 자가 정렬이 가능할 수 있도록 구성된다. 특히, 제 1 자석 배열(110)과 제 2 자석 배열(122) 사이의 순 자력은 반발력일 수 있다. 아래에서 도 24 및 도 25를 참조하여 논의되는 배열 중 임의의 배열은 앞에서 도 19 내지 도 21을 참조하여 논의된 정렬 고정구(100)의 실시예 중 임의의 실시예에 포함될 수 있다. 도 24 및 도 25에서 예시된 자석 배열(110 및 122)은 그저 예일 뿐이며, 자석(112및 124)의 임의의 희망하는 배열은 도 19 내지 도 21의 실시예의 각각의 자석 배열(110및 122)에서 사용될 수 있다. 특히, 일부 실시예에서, 제 1 자석 배열(110)은 도 24 및 도 25에서 예시된 제 2 자석 배열(122)의 형태를 취할 수 있으며, 제 2 자석 배열(122)은 도 24 및 도 25에서 예시된 제 1 자석 배열(110)의 형태를 취할 수 있다. 도 24 및 도 25에서 표시된 특정의 극성(예를 들면, 북극의 "N" 및 남극의 "S")은 그저 예시일 뿐이다.
도 24에서, 제 1 자석 배열(110)은 네 쌍의 자석(2402A-2402D)으로 그룹을 이루는 여덟 개의 자석(112)을 포함한다. 자석(2402A-2402D) 쌍은 장방형의 네 개의 구석에서 배치되는데, 여기서는 실질적으로 정방형의 제 1 소켓(104)의 변의 중앙에 근접하게 배치된다. 쌍(2402)에 속한 자석(112)은 임의의 희망하는 거리만큼 멀리 떨어져 있을 수 있고, 예를 들면 일부 실시예에서, 자석(112)의 종축(156)은 수 밀리미터만큼 이격되어 있을 수 있다. 제 2 자석 배열(122)은 네 개의 자석(124A-D)을 포함하고, 각각의 자석은 제 1 자석 배열(110)의 자석 쌍(2402A-2402D)의 한 쌍에 대응한다. 자석(112)의 극성(예를 들면, 제 2 자석 배열(122)과 마주하고, 그래서 제 2 자석 배열(122)과 대부분 상호작용하는 자석(112)의 극성)은 모두 동일(예를 들면, "S")할 수 있다. 대응하는 자석(124)의 극성은 자석(112)의 극성과 동일(예를 들면, "S")할 수 있다. 제 2 자석 배열(122)의 자석(124)의 종축(156)은 제 1 자석 배열(110)의 대응하는 자석 쌍(112)의 종축(156)에 평행한 방향으로 지향될 수 있다. 예를 들면, 자석(124A)의 종축(156)은 쌍(2402A)에 포함된 자석(112)의 종축(156)에 평행할 수 있다. 또한, 자석(124)의 종축(156)은 대응하는 자석 쌍의 자석(112)의 종축(156) 사이에서 자석(124)의 종축(156)에 수직하는 방향(예를 들면, 화살표(2406)으로 표시된 방향)으로 배치될 수 있다. 예를 들면, 자석(124A)의 종축(156)은 쌍(2402A)에 포함된 자석(112)의 종축(156) 사이에서 자석(124)의 종축(156)에 수직하는 방향(2406)으로 배치될 수 있다.
도 25에서, 제 2 자석 배열(122)은 네 쌍의 자석(2502A-2502D)으로 그룹을 이루는 여덟 개의 자석(124)을 포함한다. 자석(2502A-2502D) 쌍은 장방형의 네 개의 구석에서 배치되는데, 여기서는 제 2 소켓(116)의 실질적으로 정방형 단면의 변의 중앙에 근접하게 배치된다. 쌍(2502)에 속한 자석(124)은 임의의 희망하는 거리만큼 멀리 떨어져 있을 수 있고, 예를 들면 일부 실시예에서, 자석(124)의 종축(156)은 수 밀리미터만큼 이격되어 있을 수 있다. 제 1 자석 배열(110)은 네 개의 자석(112A-D)을 포함하고, 각각의 자석은 제 2 자석 배열(122)의 자석 쌍(2502A-2502D)의 한 쌍에 대응한다. 자석(124)의 극성(예를 들면, 제 1 자석 배열(110)과 마주하고, 그래서 제 1 자석 배열(110)과 대부분 상호작용하는 자석(124)의 극성)은 모두 동일(예를 들면, "N")할 수 있다. 대응하는 자석(112)의 극성은 자석(124)의 극성(예를 들면, "N")과 동일할 수 있다. 제 1 자석 배열(110)의 자석(112)의 종축(156)은 제 2 자석 배열(122)의 대응하는 자석 쌍(124)의 종축(156)에 평행한 방향으로 지향될 수 있다. 예를 들면, 자석(112A)의 종축(156)은 상(2502A)에 포함된 자석(124)의 종축(156)에 평행할 수 있다. 또한, 자석(112)의 종축(156)은 대응하는 자석 쌍의 자석(124)의 종축(156) 사이에서 자석(112)의 종축(156)에 수직하는 방향(예를 들면, 화살표(2406)로 표시된 방향)으로 배치될 수 있다. 예를 들면, 자석(112A)의 종축(156)은 쌍(2502A)에 포함된 자석(124)의 종축(156) 사이에서, 자석(112)의 종축(156)에 수직하는 방향(2406)으로 배치될 수 있다.
도 24 및 도 25의 실시예에서, 제 1 자석 배열(110) 내 자석(112) 및 제 2 자석 배열(122) 내 자석(124)의 "같은" 극성 단부 사이에서의 반발력은 제 1 소켓(104)과 제 2 소켓(116)이 화살표(2406 및 2408)로 표시된 방향으로 자가 정렬되게 할 수 있다. 특히, 같은 극성의 자석 쌍 사이에서 자석의 반발력은 자석을 그 쌍 사이의 중간 지점에서 정렬시킬 수 있다.
도 24 및 도 25에서 예시된 실시예에서, 제 1 소켓(104)과 제 2 소켓(116) 사이를 축(126)의 방향으로 정렬하는 것은 다수의 방법 중 임의의 방법으로 성취될 수 있다. 도 26 내지 도 28은 제 1 자석 배열(110)과 제 2 자석 배열(122) 사이의 순 자력이 반발력인 실시예에 대하여 축(126)의 방향으로 다양하게 정렬하는 측면도를 도시한다. 도 26에서, (제 2 자석 배열(122)의) 자석(124)은 (제 2 소켓(116)의) 측면 부분(146)에서 배치되며, 이때 자석의 남극성 단부(154)는 자석(112)과 마주하고 있다. (제 1 자석 배열(110)의) 자석(112)은 (제 1 소켓(104)의) 측면 부분(144)에서 배치되며, 이때 자석의 남극성 단부(154)는 자석(124)과 마주하고 있다. 도 26에서, 자석(124) 및 자석(112)의 종축(156)은 실질적으로 정렬될 수 있다. 이러한 정렬은 자석(124) 및 자석(112) 사이의 평형상태 관계를 나타낼 수 있고, 여기서 자석(124)을 "아래쪽으로" 끌어당기는 중력은 IC 패키지(102)에 의해 작용되는 자석(124)을 "위쪽으로" 밀어내는 수직의 힘에 의해 균형을 이룰 수 있으며, 자석(124 및 112)의 축 방향 정렬은 자석(124 및 112)이 순수 "위쪽" 또는 "아래쪽" 자력을 받지 않는다는 것을 의미할 수 있다. 그러나 자석(124)및 자석(112)은 반발력을 받기 때문에, 이러한 평형상태는 불안정하며, 그래서 임의의 섭동으로 인해 자석(124) 및 자석(112)의 종축(156)의 오정렬을 초래할 수 있다. 그 결과, 반발력을 받는 두 개의 자석을 축 방향으로 정렬하려 의도하는 실시예는 검사 환경에서 전형적으로 발생하는 기계적인 진동 및 충격에 직면하여 충분하게 안정적일 수 없다.
도 27에서, (제 2 자석 배열(122)의) 자석(124)은 (제 2 소켓(116)의) 측면 부분(146)에서 배치되며, 이때 자석의 제 2 남극성 단부(154)는 자석(112)와 마주하고 있다. (제 1 자석 배열(110)의) 자석(112)은 (제 1 소켓(104)의) 측면 부분(144)에서 배치되며, 이때 자석의 제 2 남극성 단부(154)는 자석(124)과 마주하고 있다. 도 27에서, 자석(124) 및 자석(112)의 종축은 실질적으로 정렬되지 않을 수 있으며, 도시된 바와 같이, 자석(124)은 자석(112) "위에" 있을 수 있다. 이러한 정렬은 자석(124)과 자석(112) 사이에서 안정한 평형상태 관계를 나타낼 수 있고, 여기서 자석(124)을 "아래쪽으로" 끌어당기는 중력은 자석(112)으로부터 자석(124)을 "위쪽으로" 밀어내는 반발력에 의해 균형을 이룰 수 있다. 그러나 그러한 일부 실시예에서, 제 2 소켓(116)은 IC 패키지(102)에 대해 거의 아무런 힘을 발휘할 수 없고, 따라서 IC 패키지(102)를 리세스(106)에 고정하지도 못하고 제 2 소켓(116)의 전기 접점 요소(118)(도시되지 않음)와 IC 패키지(102)의 전기 접점 요소(120)(도시되지 않음) 사이에 압력을 가하지도 못할 수 있다. 그래서 그러한 일부 실시예는 정렬 고정구(100)와 IC 패키지(102) 사이에서 충분히 견고한 기계적이고 전기적인 결합을 제공할 수 없다.
도 28에서, (제 2 자석 배열(122)의) 자석(124)은 (제 2 소켓(116)의) 측면 부분(146)에서 배치되며, 이때 자석의 제 2 남극성 단부(154)는 자석(112)과 마주하고 있다. (제 1 자석 배열(110)의) 자석(112)은 (제 1 소켓(104)의) 측면 부분(144)에서 배치되며, 이때 자석의 제 2 남극성 단부(154)는 자석(124)과 마주하고 있다. 도 28에서, 자석(124) 및 자석(112)의 종축은 실질적으로 정렬되지 않을 수 있으며, 도시된 바와 같이, 자석(124)은 자석(112) "아래에" 있을 수 있다. 이러한 정렬은 자석(124)과 자석(112) 사이에서 안정한 평형상태 관계를 나타낼 수 있고, 여기서 자석(124)을 "아래쪽으로" 끌어당기는 중력 및 자석(112)으로부터 자석(124)을 "아래쪽으로" 밀어내는 반발력은 IC 패키지(102)로부터 자석(124)을 "위쪽으로" 밀어내는 수직의 힘에 의해 균형을 이룰 수 있다. 그러한 실시예에서, 제 2 소켓(116)은 IC 패키지(102)에 힘을 가할 수 있고, 따라서 이는 IC 패키지(102)를 고정하고 제 2 소켓(116)의 전기 접점 요소(118)(도시되지 않음)와 IC 패키지(102)의 전기 접점 요소(120)(도시되지 않음) 사이에 압력을 가하는 데 기여할 수 있다. 그 결과, 그러한 실시예는 정렬 고정구(100)와 IC 패키지(102) 사이에서 유리하게 견고한 기계적이고 전기적인 결합을 제공할 수 있다. 또한, 도 28의 실시예에서 자석(124 및 112)은 이들 자석의 대부분의 이동 경로 동안 반발력 아래에 놓여 있기 때문에, 제 1 소켓(104) 및 제 2 소켓(116)은 도 28에서 예시된 구성으로부터 비교적 쉽게 정합 해제될 수 있다.
앞에서 도 24 내지 도 28을 참조하여 논의된 반발력 기반의 배열은 인력 기반의 배열(예를 들면, 앞에서 도 22 및 도 23을 참조하여 논의된 배열)보다 특정의 장점을 가질 수 있다. 반복적인 (예를 들면, 제 1 소켓(104)과 제 2 소켓(116)을 정합하고 정합 해제하는) 순환 하에서, 제 1 소켓(104) 및 제 2 소켓(116)을 고정하는 스프링 또는 다른 컴포넌트는 순환 동안 제 1 소켓(104)과 제 2 소켓(116) 사이의 인력으로 인해 응력이 생길 수 있다. 특히, 제 1 소켓(104) 및/또는 제 2 소켓(116)에 연결된 플로팅 베이스의 스프링은 시간이 경과함에 따라 과도하게 늘어나거나 뒤틀릴 수 있다. 그에 반해, (앞에서 도 24 내지 도 28을 참조하여 설명된 메커니즘과 같은) 반발력 기반의 메커니즘은 잠재적으로 손상을 입히는 힘을 더 적게 발생할 수 있다.
도 29는 제 1 소켓(104)의 측면 부분(144)에서 제 1 자석 배열(110)을 갖고 제 2 소켓(116)의 측면 부분(146)에서 제 2 자석 배열(122)을 갖는 정렬 고정구(100)의 실시예의 분해 사시도이다. 예시된 실시예에서, 정렬 고정구는 도 19에서 예시된 형태를 가질 수 있고, 제 1 자석 배열(110) 및 제 2 자석 배열(122)은 도 23에서 예시된 형태를 취할 수 있다. 도 19에서 예시된 형태의 정렬 고정구(100)를 사용하는 것은 그저 예시일 뿐이며, 도 19 내지 도 21의 실시예 중 임의의 실시예(또는 임의의 다른 적합한 실시예)가 사용될 수 있다. 도 23의 제 1 자석 배열(110) 및 제 2 자석 배열(122)을 사용하는 것은 그저 예시일 뿐이며, 도 22 내지 도 25의 제 1 자석 배열(110) 및 제 2 자석 배열(122) 중 임의의 배열 (또는 임의의 다른 적합한 자석 배열)이 사용될 수 있다. 사용 중에, IC 패키지(102)(도시되지 않음)는 제 1 소켓(104)의 리세스(106) 내에 배치될 수 있고, 제 1 소켓(104)과 제 2 소켓(116)은 적어도 부분적으로 제 2 소켓(116)을 리세스(106) 내에 수용함으로써 정합될 수 있다. 도 29의 실시예는 또한 제 1 레지스트레이션 기능부(registration feature)(2902) 및 제 2 레지스트레이션 기능부(2904)를 포함한다. 도시된 바와 같이, 제 2 레지스트레이션 기능부(2904)는 제 1 소켓(104)의 측벽(160)에 근접한 "쐐기"이며, 제 1 레지스트레이션 기능부(2902)는 제 2 소켓(116)의 납작한 부분이다. 제 1 레지스트레이션 기능부(2902)는 제 1 소켓(104)과 제 2 소켓(116)이 정합될 때, 제 1 레지스트레이션 기능부(2902)의 납작한 부분이 제 2 레지스트레이션 기능부(2904)와 접한다는 점에서 제 2 레지스트레이션 기능부(2904)와 상보적일 수 있다. 이러한 레지스트레이션 기능부는 제 1 소켓(104)과 제 2 소켓(116)을 맞추고, 그래서 제 1 소켓(104)과 제 2 소켓(116)을 하나의 특별한 회전 구성으로 한정하기 위해 제 1 레지스트레이션 기능부(2902) 및 제 2 레지스트레이션 기능부(2904)가 정렬되는 것이 필요할 수 있다. 도 29에서 예시된 레지스트레이션 기능부는 그저 예시일 뿐이며, 다른 레지스트레이션 기능부(예를 들면, 아래에서 도 34 내지 도 38을 참조하여 논의되는 바와 같은 샤프트 및 리세스)가 예시된 기능부를 대신하여 또는 그 이외에 사용될 수 있다. 일부 실시예에서, 아무런 레지스트레이션 기능부도 정렬 고정구(100)에 포함되지 않을 수 있다.
앞에서 언급한 바와 같이, 일부 실시예에서, 제 1 소켓(104)의 리세스(106)는 (IC 패키지(102)의 표면(108) 상의 복수의 전도성 접점의 대응하는 접점과 접촉하는 치수를 가진) 복수의 전도성 접점을 포함할 수 있다. 도 30은 정렬 고정구(100)의 그러한 실시예의 일 예의 일부분의 분해 횡단면도이다. 정렬 고정구(100)는 앞에서 도 1 내지 도 29를 참조하여 논의된 정렬 고정구 중 임의의 정렬 고정구의 형태를 취할 수 있다. 도 30에서 도시된 바와 같이, IC 패키지(102)의 표면(108)은 복수의 전도성 접점(3006)을 포함할 수 있고, 제 1 소켓(104)의 표면(130)은 복수의 전도성 리셉터클(3008)을 포함할 수 있다. 각각의 리셉터클(3008)은 복수의 전도성 볼(3006)의 대응하는 전도성 볼을 수용하는 치수를 가질 수 있다. 일부 실시예에서, 전도성 리셉터클(3008)은 검사 회로(도시되지 않음)와 연결될 수 있고, 전기 신호는 전도성 볼(3006) 및 전도성 리셉터클(3008)을 통해 IC 패키지(102)와 검사 회로 사이에서 통과될 수 있다. 일부 실시예에서, 전도성 리셉터클(3008)은 IC 패키지(102)를 수용하는 기계적으로 확고한 자리를 제공하여, 실질적으로 IC 패키지(102)의 측면 움직임을 제한한다.
앞에서 언급한 바와 같이, 일부 실시예에서, IC 패키지(102)가 리세스(106) 내에 배치되고 IC 패키지(102)가 제 1 소켓(104)과 제 2 소켓(116) 사이에 배치될 때, 전기 접점 요소(118)는 제 1 소켓을 향해 연장하는 핀을 포함할 수 있다. 도 30은 그러한 실시예를 도시한다. 도시된 바와 같이, 전기 접점 요소(118)는 제 1 소켓(104)을 향해 연장하는 핀(3002)을 포함한다. 일부 실시예에서, 도시된 바와 같이, IC 패키지(102)의 전기 접점 요소(120)는 IC 패키지(102)의 표면(114)에 근접한 공동(3020)에 배치된 전도성 볼(3010)을 포함할 수 있다. IC 패키지(102)가 제 1 소켓(104)과 제 2 소켓(116) 사이에 배치되고 제 1 소켓(104)과 제 2 소켓(116)이 정합될 때, 핀(3002)은 전도성 볼(3010)에 접촉할 수 있다. 핀(3002)은 검사 회로(도시되지 않음)와 연결할 수 있는 케이블(3004)과 연결될 수 있다. 전기 신호는 전도성 볼(3010) 및 핀(3002)을 통해 IC 패키지(102)와 검사 회로 사이에서 통과될 수 있다. (제 2 소켓(116)의) 핀(3002)이 (제 1 소켓(104)의 리세스(106)에 고정된) 전도성 볼(3010)과 올바르게 정렬되는 것은 본 명세서에서 논의된 자석 기반의 소켓 정렬 메커니즘 중 임의의 메커니즘에 의해 성취될 수 있다.
앞에서 언급한 바와 같이, 일부 실시예에서, 표면(164 및/또는 162)은 하나 이상의 스프링을 통해 베이스에 연결되어 제 2의 "플로팅" 소켓(116 및/또는 104)을 제공한다. 도 31 및 도 32는 제 1 소켓(104)(예를 들면, 제 1 소켓(104)의 표면(162))이 하나 이상의 스프링(3104)을 통해 베이스(3102)에 연결되는 실시예의 예의 횡단면도를 도시한다. 도 31 및 도 32에서 정렬 고정구는 앞에서 도 1 내지 도 29를 참조하여 논의된 정렬 고정구 중 임의의 정렬 고정구의 형태를 취할 수 있다. 본 명세서에서 표면(162)과 관련하여 논의된 스프링 체결 메커니즘은 표면(162) 대신에 또는 표면(162) 이외의 표면(164)에 적용될 수 있다. 일부 실시예에서, 스프링(3104)은 압축 스프링일 수 있고, 스프링(3104)이 대향하는 표면 사이에 잡혀 있도록 리세스 내에 배치된 단부를 가질 수 있다. 일부 실시예에서, 제 1 소켓(104) 및/또는 제 2 소켓(116)은 자체적으로 (아래에서 도 34를 참조하여 논의되는 바와 같이) 스프링에 연결된 하나 이상의 부분을 포함할 수 있다.
일부 실시예에서, 스프링(3104)의 신장은 유지 부재(retention member)에 의해 한정될 수 있다. 유지 부재는 베이스(3102)에 연결될 수 있고, 제 1 소켓(104)이 베이스(3102)로부터 멀리 미리 정해진 거리보다 많이 이동하지 못하게 하여 스프링(3104)의 신장을 베이스(3102)와 스프링(3104) 사이에서 제한할 수 있다. 유지 부재의 두 개의 상이한 실시예가 각기 도 31 및 도 32에서 예시된다. 도 31의 유지 부재(3106)는 베이스(3102)에 연결된 고형 부재일 수 있고, 실질적으로 "L"로서 구성된 직립부(3110) 및 교차부(3112)를 가질 수 있다. 일부 실시예에서, 유지 부재(3106)는 L-브라켓일 수 있다. 교차부(3112)는 제 1 소켓(104)의 리세스(3108) 쪽으로 연장할 수 있고, 이때 리세스는 어깨부(3114) 및 어깨부(3114)에 의해 경계가 정해진다. 만일 제 1 소켓(104)이 "상방으로" 변위되면, 교차부(3112)는 리세스(3108) 내부에 그대로 남아있는다. 제 1 소켓(104)의 "상방으로" 추가 변위는 교차부(3112)와 어깨부(3114) 간의 접촉에 의해 방지될 수 있다. 마찬가지로, 만일 제 1 소켓(104)이 "하방으로" 변위되면, 교차부(3112)가 리세스(3108) 내부에 그대로 남아 있는다. 제 1 소켓(104)의 "하방으로" 추가 변위는 교차부(3112)와 어깨부(3114) 간의 접촉에 의해 방지될 수 있다. 일부 실시예에서, 리세스(3108)는 어깨부(3114)를 포함하지 않을 수 있고, 그래서 제 1 소켓(104)의 하향 변위를 제한하지 않을 수 있다.
도 32의 유지 부재(3206)는 베이스(3102)에 연결된 고형 부재일 수 있고, 실질적으로 "T"로서 구성되는 직립부(3210) 및 교차부(3212)를 가질 수 있다. 일부 실시예에서, 유지 부재(3206)는 볼트일 수 있다. 유지 부재(3206)는 제 1 소켓(104)의 리세스(3208) 쪽으로 연장할 수 있고, 이때 리세스는 어깨부(3216)에 의해 경계가 정해진다. 만일 제 1 소켓(104)이 "상방으로" 변위되면, 교차부(3212)는 리세스(3208) 내부에 그대로 남아있는다. 제 1 소켓(104)의 "상방으로" 추가 변위는 교차부(3212)와 어깨부(3216) 간의 접촉에 의해 방지될 수 있다.
앞에서 도 29를 참조하여 언급한 바와 같이, 본 명세서에서 개시된 정렬 고정구의 일부 실시예는 하나 이상의 레지스트레이션 기능부를 포함할 수 있다. 레지스트레이션 기능부는 제 1 소켓(104)과 제 2 소켓(116) 사이의 정합 방향을 제약할 수 있고 그리고/또는 제 1 소켓(104)과 제 2 소켓(116) 사이의 (본 명세서에서 개시된 자기적 자가-정렬 메커니즘에 의해 제공된 최종적으로 정렬된) 총체적인 정렬을 가능하게 할 수 있다. 도 33은 (앞에서 설명된) 도 2의 정렬 고정구(100)와 실질적으로 유사하지만 레지스트레이션 기능부(3304 및 3306)가 부가된 정렬 고정구(100)의 분해 횡단면도이다. 앞에서 도 1 내지 도 4 그리고 도 19 내지 도 21를 참조하여 논의된 실시예 중 임의의 실시예는 부가적인 레지스트레이션 기능부(3304 및 3306)와 함께 활용될 수 있다. 레지스트레이션 기능부(3304)는 측면 부분(146)에서 제 2 소켓(116)으로부터 멀리 연장하는 샤프트의 형태를 취할 수 있는데 반해, 레지스트레이션 기능부(3306)는 제 1 소켓(104)의 측면 부분(144)에서 상보적인 리세스의 형태를 취할 수 있다. 일부 실시예에서, 레지스트레이션 기능부(3304 및 3306)는 제 1 소켓(104)과 제 2 소켓(116)이 정할 될 때 "갭"을 남게 하여 제 1 자석 배열(110)과 제 2 자석 배열(122) 사이의 자력에 대응하여 제 1 소켓(104)과 제 2 소켓(116)의 상대적인 위치를 옮겨서 미세 정렬을 성취하는 치수를 가질 수 있다. 레지스트레이션 기능부(3304 및 3306)와 같은 레지스트레이션 기능부는 본 명세서에서 개시된 정렬 고정구(100)의 실시예 중 임의의 실시예에서 포함될 수 있다.
도 34는 다양한 실시예에 따른 정렬 고정구(100)의 제 1 소켓(104) 및 제 2 소켓(116)의 분해 사시도이다. 제 1 소켓(104)은 베이스(3414) 및 플로팅부(3402)를 갖는다. 베이스(3414)는 (예를 들면, 앞에서 도 31 및 도 32를 참조하여 논의된 바와 같이) 하나 이상의 스프링(도시되지 않음)을 통해 플로팅부(3402)와 연결될 수 있다.
제 1 소켓(104)은 제 2 소켓(116)의 상보적인 샤프트(3412)와 함께 제 1 소켓(104)과 제 2 소켓(116)의 정렬을 위한 레지스트레이션 기능부로서 작용하는 하나 이상의 리세스(3410)를 포함할 수 있다. 도 34의 실시예에서, 리세스(3410)는 베이스(3414) 내에 배치된다. 제 1 소켓(104)은 리세스(106) 내에 수용된 IC 패키지(102)의 에지를 정렬하는데 사용될 수 있는 에지 정렬 기능부(3430)를 포함될 수 있다.
제 1 소켓(104)은 여덟 개의 자석(112A-112H)을 가진 자석 배열(110)을 포함할 수 있다. 자석(112A-112D)은 플로팅부(3402)에서 배치될 수 있고, 자석(112E-112H)은 베이스(3414)에서 배치될 수 있다. 각각의 자석(112A-112H)은 종축(156)이 표면(130)에 수직하는 방향으로 지향되도록 배열될 수 있다.
제 2 소켓(116)은 자석(124A-124H)을 갖는 제 2 자석 배열(122)을 포함할 수 있다. 샤프트(3412)가 리세스(3410)와 정렬하게 될 때, 각각의 자석(124A-124H)은 대응하는 자석(112A-112H)과 대략 정렬할 수 있다. 제 2 소켓(116)의 돌기부(3416)는 제 1 소켓(104)의 리세스(106) 쪽으로 연장할 수 있다. 본 명세서에서 논의된 자석 기반의 자가-정렬 메커니즘은 자력으로 하여금 제 1 소켓(104) 및 제 2 소켓(116)을 더욱 미세하게 희망하는 정렬대로 정렬하게 할 수 있다. 전기 접촉 핀(도시되지 않음)은 제 2 소켓(116)으로부터 제 1 소켓(104)의 리세스(106)를 향해 연장할 수 있다. 사용할 때, 전기 접촉 핀은 리세스(106)에 있는 IC 패키지와 접촉하게 된다.
일부 실시예에서, (정렬 고정구(100)와 같은) 정렬 고정구는 전기, 열, 및 기계적이거나 기타 검사를 받는 IC 패키지를 고정하기 위해 검사 장비에 포함될 수 있다. 그러한 일부 장비에서, (제 1 소켓(104)과 같은) 제 1 소켓은 검사 대상 IC 패키지(종종 "피검사 디바이스(device under test) 또는 DUT라고도 지칭함)를 수용할 수 있고, (제 2 소켓(116)과 같은) 제 2 소켓은 제 1 소켓과 정합하여 IC 패키지의 "상부" 표면에 전기적 접촉을 제공할 수 있다. 제 1 소켓과 제 2 소켓의 정합은 자동화된 기계적 디바이스에 의해 이루어질 수 있다. 기존의 정합 디바이스는 제 1 및/또는 제 2 소켓이 디바이스에 대해 변위될 때 편차를 관리할 수 없다. 예를 들면, 만일 제 1 소켓이 플랫폼 상에 위치되어 타겟 위치와 오정렬되면, 정합 디바이스는 제 2 소켓과 제 1 소켓을 정합하지 못할 수 있다.
도 35 내지 도 38은 다양한 실시예에 따른, IC 검사 장비에서 정합 가능한 소켓 사이에서 향상된 정렬을 가능하게 하는 검사 고정구의 측 횡단면도를 도시한다. 도 35 및 도 36은 IC 패키지(102)를 검사하도록 구성된 검사 고정구(3500)를 도시한다. IC 패키지(102)는 IC 패키지(102)의 에지(3550)에 근접하게 배치된 두 개의 전기 접점 요소(120)를 포함할 수 있다. IC 패키지(102)는 제 1 소켓(3516) 상에 배치될 수 있고, IC 패키지(102)의 에지(3550)는 제 1 소켓(3516)의 리세스(3530)에 근접할 수 있다. 제 1 소켓(3516)은 또한 (아래에서 논의되는 바와 같이) 레지스트레이션 기능부로서 기능할 수 있는 리세스(3528)를 가질 수 있다.
검사 고정구(3500)는 받침대(3510)에 연결된 열 제어 유닛(3508)을 포함할 수 있다. 열 제어 유닛(3508)은 피검사 대상 IC 패키지(102)의 온도를 제어할 수 있다. 일부 실시예에서, 열 제어 유닛(3508)은 히터 및 냉각기를 포함할 수 있고, 온도 설정 점을 유지하기 위해 이 유닛을 "가열" 또는 "냉각"으로 구동하는 제어 시스템에 소속될 수 있다. 열 제어 유닛(3508)은 받침대(3510) 내 홀을 통해 플레이트(3534)까지 연장할 수 있다. 하우징(3502)은 받침대(3510)에 연결될 수 있다. 하우징(3502)은 둘 이상의 리세스(3506)를 포함할 수 있고, 이 리세스 쪽으로 제 2 소켓(3514)의 돌기부(3512)가 연장할 수 있다. 돌기부(3512)는 숄더 볼트(shoulder bolt)의 형태를 취할 수 있고, 숄더 볼트의 어깨부(도시되지 않음)는 숄더 볼트의 나사부가 벽부를 통해 연장하게 하지만 숄더 볼트의 어깨부는 그렇게 하지 못하게 하는 벽부에 의해 리세스(3506) 내에 보유된다. 돌기부(3512)는 플레이트(3532)에 자체가 고정될 수 있는 (예를 들면, 나사 볼트/소켓 구성에 의해) 플레이트(3534)에 고정될 수 있다. 일부 실시예에서, 플레이트(3532) 및 플레이트(3532) "아래의" 컴포넌트는 일원화된 장치로서 제조될 수 있고, 그 다음에 플레이트(3532)가 플레이트(3534)에 볼트로 체결될 수 있다. 하우징(3502)은 표면(3538)을 플레이트(3534)의 어깨부(3536) "위에" 배치하도록 하는 치수를 가질 수 있다.
제 2 소켓(3514)은 두 개의 샤프트(3522)를 포함할 수 있고, 이들 샤프트는 제 1 소켓(3516)의 리세스(3528)에 수용되어 레지스트레이션 기능부로서 작용하도록 하는 치수를 가질 수 있다. 리세스(3528)는 샤프트(3522)보다 넓을 수 있고, 따라서 총체적인 정렬을 제공할 수 있다. 제 2 소켓(3514)은 또한 두 개의 에지 정렬기(3524)를 포함할 수 있고, 이들 에지 정렬기는 IC 패키지(102)의 폭과 정합하기 위해, 특히 리세스(3530) 쪽으로 연장하여 IC 패키지(102)의 에지(3550)에 접촉하기 위해 이격되어 있을 수 있다. 에지 정렬기(3524)와 IC 패키지(102)의 에지(3550)와의 정렬은 제 1 소켓(3516)과 제 2 소켓(3514) 사이의 미세한 정렬을 제공할 수 있고, 아무 자석도 포함되지 않을 수 있다. 제 2 소켓(3514)은 제 1 소켓(3516)과 제 2 소켓(3514)이 정합될 때, IC 패키지(102)의 전기 접점 요소(120)에 접촉할 수 있는 전기 접촉 요소(3526) (예를 들면, 하나 이상의 전도성 핀)를 포함할 수 있다.
하우징(3502)의 리세스(3506) 및 제 2 소켓(3514)의 돌기부(3512)는 제 2 소켓(3514)을 화살표(3518)로 표시된 방향 및 화살표(3520)로 표시된 방향으로 이동할 수 있게 하는 치수를 가질 수 있다. 일부 실시예에서, 제 2 소켓(3514)은 화살표(3518)로 표시된 방향으로 대략 0.1 밀리미터 이동하게 될 수 있다. 일부 실시예에서, 제 2 소켓(3514)은 화살표(3520)로 표시된 방향으로 대략 0.4 밀리미터를 "왼쪽"으로 이동하고 대략 0.4 밀리미터를 "오른쪽"으로 이동하게 될 수 있다. 그래서 만일 제 2 소켓(3514)이 (예를 들면, 도 35에서 도시된 바와 같이) 제 1 소켓(3516)과 "오정렬"되면, 제 2 소켓(3514)은 그대로 하우징(3502)에 고정된 채로 남아 있으면서 자유로이 평행 이동하여, 제 1 소켓(3516)과 올바르게 정합될 수 있다. 이와 같은 평행이동 및 정렬은 도 36에서 도시되는데, 이 도면에서 제 2 소켓(3514)은 샤프트(3522)와 대응하는 리세스(3528)를 정렬하고 그리고 에지 정렬기(3524)를 IC 패키지(102)의 에지(3550)와 정렬하기 위해 (전기 접촉 요소(3526)와 전기 접점 요소(120) 사이에서 올바른 정렬 및 접촉을 성취하기 위해) 오른쪽으로 이동되었다. 이렇게 평행 이동하는 능력은 에지 정렬기(3524)와 에지(3550) 사이 및/또는 샤프트(3522)와 리세스(3528) 사이가 결속되는 것을 줄여주거나 없앨 수 있다. 통상의 검사 고정구와 관련한 검사 고정구(3500)의 내구성을 향상시키는 것 이외에, 돌발 고장(예를 들면, 마모된 조각으로 인해 피검사 IC 패키지 및 검사 회로 양측이 이탈되어 위험에 빠지게 되는 고장)이 회피될 수 있다.
전기 접촉 요소(3526)가 전기 접점 요소(120)에 접촉할 때, 받침대(3510)는 표면(3538)이 플레이트(3534)의 어깨부(3536)에 접촉하여 힘을 가하도록 제 1 소켓(3516)을 향해 이동될 수 있다. 이러한 힘은 표면을 전기 접촉 요소(3526)와 전기 접점 요소(120) 사이에서 평행 이동시켜서, 양호한 접촉을 이루게 할 수 있다.
도 37 및 도 38은 IC 패키지(102)를 검사하도록 구성된 검사 고정구(3700)를 도시한다. 검사 고정구(3700)는 검사 고정구(3500)(도 35 및 도 36)와 실질적으로 유사하게 구성될 수 있지만, 검사 고정구(3500)의 에지 정렬 메커니즘을 가진 소켓 대신 자가-정렬 메커니즘을 가진 정렬 고정구(100)를 포함할 수 있다. 정렬 고정구(100)는 앞에서 도 1 내지 도 24를 참조하여 논의된 정렬 고정구 중 임의의 정렬 고정구의 형태를 취할 수 있다.
도 37에서, IC 패키지(102)는 두 개의 전기 접점 요소(120)를 포함할 수 있다. IC 패키지(102)는 제 1 소켓(104)의 리세스(106) 내에 배치될 수 있다. 제 1 소켓(104)은 또한 (아래에서 논의되는 바와 같이) 레지스트레이션 기능부로서 기능할 수 있는 리세스(3528)를 가질 수 있다.
검사 고정구(3700)는 받침대(3510)에 연결된 열 제어 유닛(3508)을 포함할 수 있다. 하우징(3502)은 받침대(3510)에 연결될 수 있다. 하우징(3502)은 둘 이상의 리세스(3506)를 포함할 수 있고, 이 리세스 쪽으로 제 2 소켓(116)의 돌기부(3512)가 연장할 수 있다. 돌기부(3512)는 플레이트(3532)에 자체가 고정될 수 있는 플레이트(3534)에 고정될 수 있다. 하우징(3502)은 표면(3538)을 플레이트(3534)의 어깨부(3536) "위에" 배치하도록 하는 치수를 가질 수 있다. 제 2 소켓(116)은 자석(124)을 포함하는 제 2 자석 배열(122)을 포함할 수 있다.
제 2 소켓(116)은 두 개의 샤프트(3522)를 포함할 수 있고, 이들 샤프트는 제 1 소켓(104)의 리세스(3528)에 수용되어 레지스트레이션 기능부로서 작용하도록 하는 치수를 가질 수 있다. 제 2 소켓(116)은 제 1 소켓(104)과 제 2 소켓(116)이 정합될 때, IC 패키지(102)의 전기 접점 요소(120)에 접촉할 수 있는 전기 접촉 요소(118)를 포함할 수 있다.
앞에서 도 35 및 도 36을 참조하여 논의된 바와 같이, 하우징(3502)의 리세스(3506) 및 제 2 소켓(116)의 돌기부(3512)는 제 2 소켓(116)을 화살표(3518)로 표시된 방향 및 화살표(3520)로 표시된 방향으로 이동하게 하는 치수를 가질 수 있다. 그래서 만일 제 2 소켓(116)이 (예를 들면, 도 37에서 도시된 바와 같이) 제 1 소켓(104)과 "오정렬"되면, 제 2 소켓(116)은 그대로 하우징(3502)에 고정된 채로 남아 있으면서 자유로이 평행 이동하여 제 1 소켓(104)과 올바르게 정합될 수 있다. 이와 같은 평행이동 및 정렬은 도 38에서 도시되는데, 이 도면에서 제 2 소켓(1164)은 샤프트(3522) 및 대응하는 리세스(3528)를 정렬하고 그리고 제 2 자석 배열(122)의 자석(124)을 제 1 자석 배열(110)의 대응하는 자석(112)과 정렬하기 위해 (전기 접촉 요소(118)와 전기 접점 요소(120) 사이에서 올바른 정렬 및 접촉을 성취하기 위해) 오른쪽으로 이동되었다.
앞에서 도 35 및 도 36을 참조하여 논의된 바와 같이, 이렇게 평행 이동하는 능력은 에지 정렬기(3524)와 에지(3550) 사이 및/또는 샤프트(3522)와 리세스(3528) 사이가 결속되는 것을 줄이거나 없앨 수 있다. 통상의 검사 고정구와 관련한 검사 고정구(3500)의 내구성을 향상시키는 것 이외에, 돌발 고장(예를 들면, 마모된 조각으로 인해 피검사 IC 패키지 및 검사 회로 양측이 이탈되어 위험에 빠지게 되는 고장)이 회피될 수 있다. 전기 접촉 요소(118)가 전기 접점 요소(120)에 접촉할 때, 받침대(3510)는 표면(3538)이 플레이트(3534)의 어깨부(3536)에 접촉하여 힘을 가하도록 제 1 소켓(3516)을 향해 이동될 수 있다. 이러한 힘은 표면을 전기 접촉 요소(118)와 전기 접점 요소(120) 사이에서 평행 이동시켜서, 양호한 접촉을 이루게 할 수 있다.
도 35 내지 도 38의 검사 고정구는 패키지-온 패키지(package-on package, PoP) 검사에 필요한 상부 정렬(topside alignment)을 제공하는데 유리하게 사용될 수 있다. 많은 PoP 패키지는 검사 중에 검사 프로브를 접촉 위치에 주의 깊게 정렬하는 것을 필요로 할 수 있는 톱-사이트 접촉 위치(top-site contact location)를 가질 수 있다. 예를 들면, 일부 실시예에서, 검사 프로브는 상부측 보드 상의 메모리 모듈과 IC 패키지 상의 그래픽 코어 사이의 접속을 제공하기 위해 사용될 수 있다. 이러한 기술의 응용은 PoP 디바이스로 제한되지 않으며, 임의의 상부측 검사 접촉 지점은 본 명세서에서 개시된 정렬 기술로부터 혜택을 받을 수 있다. 예를 들면, 상이한 높이의 여러 다이를 가진 3차원 패키지는 본 명세서에서 개시된 정렬 기술로부터 혜택을 받을 수 있다.
도 39는 다양한 실시예에 따른 정렬 고정구를 제조하기 위한 예시적인 프로세스(3900)의 흐름도이다. 프로세스(3900)의 동작이 정렬 고정구(100) 및 이 고정구의 컴포넌트를 참조하여 논의될 수 있지만, 이는 그저 예시적인 목적을 위한 것일 뿐이며 프로세스(3900)는 임의의 적절한 정렬 고정구를 제조하는데 활용될 수 있다.
(3902)에서, 제 1 소켓이 형성될 수 있다. 제 1 소켓은 IC 패키지의 제 1 표면을 수용하는 치수의 리세스를 가질 수 있다. IC 패키지는 제 1 표면에 대향하는 제 2 표면을 가질 수 있고, 제 2 표면상에서 전기 접촉 요소를 가질 수 있다. 예를 들면, (3902)에서, 제 1 소켓(104)이 형성될 수 있고, 이 소켓은 IC 패키지(102)의 표면(108)을 수용하는 치수의 리세스(106)를 가질 수 있다. IC 패키지(102)는 전기 접점 요소(120)이 배치되는 표면(114)을 가질 수 있다.
(3904)에서, 제 1 자석 배열이 제 1 소켓에 제공될 수 있다. 제 1 자석 배열은 리세스의 외부에 배치될 수 있다. 예를 들면, (3904)에서, 제 1 자석 배열(110)은 제 1 소켓(104)에 제공될 수 있고, 리세스(106) 외부의 측면 부분(144)에서 배치될 수 있다. 일부 실시예에서, 제 1 자석 배열을 제 1 소켓에 제공하는 동작은 (앞에서 도 13 내지 도 18을 참조하여 논의된 바와 같이) 자석을 마찰 결합에 의해 제 1 소켓의 자석 리세스에 고정하는 동작을 포함할 수 있다. 일부 실시예에서, 자석 리세스는 챔퍼 가공된 개구를 가질 수 있다.
(3906)에서, 제 2 소켓이 형성될 수 있다. 예를 들면, (3906)에서, 제 2 소켓(116)이 형성될 수 있다.
(3908)에서, 제 2 자석 배열이 제 2 소켓에 제공될 수 있다. 예를 들면, (3908)에서, 제 2 자석 배열(122)은 제 2 소켓(116)에 제공될 수 있다.
(3910)에서, 전기 접촉 요소가 제 2 소켓에 제공될 수 있다. 예를 들면, (3910)에서, 전기 접점 요소(118)가 제 2 소켓(116)에 제공될 수 있다. 일부 실시예에서, (3910)의 전기 접촉 요소는 (예를 들면, 앞에서 도 30 및 도 35 내지 도 38을 참조하여 논의된 바와 같은) 전도성 핀을 포함할 수 있다. 그런 다음 프로세스(3900)는 종료한다.
일부 실시예에서, 프로세스(3900)에서 부가적인 동작이 포함될 수 있다. 예를 들면, (2910) 이후, 제 2 소켓은 둘 이상의 리세스를 포함하는 하우징에 연결될 수 있고, 제 2 소켓의 둘 이상의 돌기부는 제 2 소켓이 (예를 들면, 앞에서 도 35 내지 도 38을 참조하여 논의된 바와 같이) 하우징에 대하여 이동할 수 있도록 둘 이상의 리세스의 대응하는 리세스 쪽으로 확장할 수 있다.
도 40은 다양한 실시예에 따른 IC 패키지를 검사하기 위한 예시적인 프로세스(4000)의 흐름도이다. 프로세스(4000)의 동작이 정렬 고정구(100) 및 이 정렬 고정구의 컴포넌트를 참조하여 논의될 수 있지만, 이는 그저 예시적인 목적일 뿐이며 프로세스(4000)는 임의의 적합한 정렬 고정구를 제조하는데 활용될 수 있다.
(4002)에서, IC 패키지의 제 1 표면은 제 1 소켓의 리세스에 위치될 수 있다. 제 1 소켓은 리세스의 외부에 배치된 제 1 자석 배열을 가질 수 있고, IC 패키지는 제 1 표면에 대향하는 제 2 표면을 가질 수 있으며, IC 패키지는 제 2 표면 상에서 제 1 전기 접촉 요소를 가질 수 있다. 일부 실시예에서, 제 1 자석 배열의 적어도 하나의 자석은 대략 1/16 인치의 직경을 가질 수 있다. 예를 들면, (4002)에서, IC 패키지(102)의 제 1 표면(108)은 제 1 소켓(104)의 리세스(106)에 위치될 수 있다. 제 1 소켓(104)은 리세스(106)의 외부에 배치된 제 1 자석 배열(110)을 가질 수 있고, IC 패키지(102)는 제 1 표면(108)에 대향하는 제 2 표면(114)을 가질 수 있으며, IC 패키지(102)는 제 2 표면(114) 상에서 전기 접점 요소(120)를 가질 수 있다.
(4004)에서, 제 2 소켓은 하우징에 연결될 수 있다. 하우징은 둘 이상의 리세스를 포함할 수 있고, 제 2 소켓은 하우징 내 둘 이상의 리세스의 대응하는 리세스 쪽으로 연장하는 둘 이상의 돌기부를 포함할 수 있다. 제 2 소켓은 하우징에 대해 이동 가능할 수 있다. 예를 들면, (4004)에서, 제 2 소켓(116)은 하우징(3502)에 연결될 수 있다. 하우징(3502)은 둘 이상의 리세스(3506)를 포함할 수 있고, 제 2 소켓(116)은 하우징(3502) 내 둘 이상의 리세스(3506)의 대응하는 리세스 쪽으로 연장하는 둘 이상의 돌기부(3512)를 포함할 수 있다. 제 2 소켓(116)은 하우징(3502)에 대해 이동 가능할 수 있다. 일부 실시예에서, (4004)의 동작은 수행되지 않을 수 있다.
(4006)에서, 제 2 소켓은 제 1 소켓과 정합될 수 있다. 제 2 소켓은 제 2 전기 접촉 요소 및 제 2 자석 배열을 가질 수 있다. 정합될 때, 제 1 소켓의 제 1 자석 배열은 제 2 자석 배열과의 미리 정해진 평형상태 관계에 있을 수 있고, IC 패키지는 제 1 소켓과 제 2 소켓 사이에 배치될 수 있으며, 제 1 및 제 2 전기 접촉 소자는 정렬될 수 있다. 예를 들면, (4006)에서, 제 2 소켓(116)은 제 1 소켓(104)과 정합될 수 있다. 제 2 소켓(116)은 전기 접점 요소(118) 및 제 2 자석 배열(122)을 가질 수 있다. 정합될 때, 제 1 소켓(104)의 제 1 자석 배열(110)은 제 2 자석 배열(122)과의 미리 정해진 평형상태 관계에 있을 수 있고, IC 패키지(102)는 제 1 소켓(104)과 제 2 소켓(116) 사이에서 배치될 수 있으며, 전기 접점 요소(120)와 전기 접점 요소(118)는 정렬될 수 있다.
(4008)에서, 전기 신호는 제 1 소켓에 배치된 IC 패키지와 제 2 소켓의 전기 접촉 요소 사이에서 전달될 수 있다. 예를 들면, (4008)에서, (예를 들면, 앞에서 도 30 및 도 35 내지 도 38을 참조하여 논의된 바와 같이) 전기 신호는 전기 접점 요소(118) 및 전기 접점 요소(120)를 통해 IC 패키지(102)와 제 2 소켓(116)과 연결된 검사 장비 사이에서 전달될 수 있다.
본 명세서에서 개시된 임의의 자석 배열에 포함된 자석은 임의의 희망하는 형상을 가질 수 있다. 예를 들면, 원통형 자석은 이미 논의되었다. 도 421 내지 도 467 은 본 명세서에서 개시된 임의의 자석 배열에서 사용될 수 있는 자석의 다른 형상을 예시한다. 일부 실시예에서, 자석 배열은 상이한 형상을 갖는 자석(예를 들면, 원통형 자석 및 구형 자석)을 포함할 수 있다. 예를 들면, 제 1 소켓(104)의 제 1 자석 배열(110)은 제 2 소켓(116)의 제 2 자석 배열(122) 내 원통형 자석에 부착되도록 배열된 원뿔형 자석을 포함할 수 있다. 다른 예에서, 제 1 자석 배열(110)은 원뿔형 자석 및 말발굽형 자석을 포함할 수 있고, 제 2 자석 배열(122)은 제 1 자석 배열(110)의 원뿔형 자석에 부착되도록 배열된 원뿔형 자석 및 제 1 자석 배열(110)의 말발굽형 자석에 부착되는 말발굽형 자석 배열을 포함할 수 있다. 자석의 다양한 조합은 반발력을 발생하기 위해 사용될 수 있다. 또한, 다양한 형상의 자석은 자석이 포함되는 소켓의 표면에 대해 상이한 상대적인 위치를 가질 수 있다. 예를 들면, 도 41 내지 도 46을 참조하여 아래에서 논의되는 자석 중 임의의 자석은 (예를 들면, 도 13 내지 도 18에서 도시된 바와 같이) 소켓 표면에 대해 리세스되거나, 소켓 표면과 같은 높이이거나, 또는 소켓 표면 위로 연장할 수 있다. 임의의 적합한 조합의 배열이 사용될 수 있다.
도 41은 원뿔형 자석(4100)(a) 및 하나 이상의 원뿔형 자석(4100)이 인력 배열의 제 1 소켓(104) 및 제 2 소켓(116)에 포함된 실시예(b 및 c)를 예시한다. 원뿔형 자석(4100)은 제 1 단부(4102) 및 제 2 단부(4104)를 가질 수 있다. 제 1 단부(4102)는 제 1 극성을 가질 수 있고 제 2 단부(4104)는 제 2의 반대 극성을 가질 수 있다. 도 41에서 도시된 바와 같이, 제 1 단부(4102)는 원뿔의 끝부분일 수 있는데 반해, 제 2 단부(4104)는 원뿔의 베이스일 수 있다. 일부 실시예에서, 원뿔형 자석(4100)은 소켓에다 구멍을 뚫은 다음 원뿔형 자석(4100)을 구멍에다 끝부분부터 먼저 집어넣음으로써 소켓에 포함될 수 있다. 일부 실시예에서, 원뿔형 자석(4100)은 소켓에다 구멍을 뚫고 나서 원뿔형 자석(4100)을 구멍에다 베이스부터 먼저 집어넣은 다음, 원뿔형 자석(4100)을 접착제로 붙이거나 그렇지 않으면 구멍에다 고정시킴으로써 소켓에 포함될 수 있다. (b)에서, 원뿔형 자석(4100)은 제 1 소켓(104)에 배치되는 것으로 도시되며 다른 원뿔형 자석(4100)은 제 2 소켓(116)에 배치되는 것으로 도시된다. 이러한 실시예에서, 원뿔형 자석(4100)의 제 1 단부(4102)는 제 1 소켓(104) 및 제 2 소켓(116)의 표면을 넘어서 연장한다. 제 1 단부(4102)에서 원뿔의 끝부분은 자력을 제 1 단부(4102)에다 집중시키는 작용을 하여 정렬 성능을 향상할 수 있다. (c)에서, 원뿔형 자석(4100)은 인력 정렬된 것으로 예시된다.
도 42는 피라미드형 자석(4200)(a) 및 하나 이상의 피라미드형 자석(4200)이 인력 배열 내 제 1 소켓(104) 및 제 2 소켓(106)에 포함된 실시예(b 및 c)를 예시한다. 피라미드형 자석(4200)은 제 1 단부(4202) 및 제 2 단부(4204)를 가질 수 있다. 제 1 단부(4202)는 제 1 극성을 가질 수 있고 제 2 단부(4204)는 제 2의 반대 극성을 가질 수 있다. 도 42에서 도시된 바와 같이, 제 1 단부(4202)는 피라미드의 끝부분일 수 있는데 반해, 제 2 단부(4204)는 피라미드의 베이스일 수 있다. 일부 실시예에서, 피라미드형 자석(4200)은 소켓에다 구멍을 뚫은 다음 피라미드형 자석(4200)을 구멍에다 끝부분부터 먼저 집어넣음으로써 소켓에 포함될 수 있다. 일부 실시예에서, 피라미드형 자석(4200)은 소켓에다 구멍을 뚫고 나서 피라미드형 자석(4200)을 구멍에다 베이스부터 집어넣은 다음, 피라미드형 자석(4200)을 접착제로 붙이거나 그렇지 않으면 구멍에다 고정시킴으로써 소켓에 포함될 수 있다. (b)에서, 피라미드형 자석(4200)은 제 1 소켓(104)에 배치되는 것으로 도시되며 다른 피라미드형 자석(4200)은 제 2 소켓(116)에 배치되는 것으로 도시된다. 이러한 실시예에서, 피라미드형 자석(4200)의 제 1 단부(4202)는 제 1 소켓(104) 및 제 2 소켓(116)의 표면을 넘어서 연장한다. 제 1 단부(4202)에서 원뿔의 끝부분은 자력을 제 1 단부(4202)에다 집중시키는 작용을 하여 정렬 성능을 향상할 수 있다. (c)에서, 피라미드형 자석(4200)은 인력 정렬된 것으로 예시된다.
도 43은 탄환형 자석(4300)(a) 및 하나 이상의 탄환형 자석(4300)이 인력 배열 내 제 1 소켓(104) 및 제 2 소켓(116)에 포함된 실시예(b 및 c)를 예시한다. 탄환형 자석(4300)은 제 1 단부(4302) 및 제 2 단부(4304)를 가질 수 있다. 제 1 단부(4302)는 제 1 극성을 가질 수 있고 제 2 단부(4204)는 제 2의 반대 극성을 가질 수 있다. 도 43에서 도시된 바와 같이, 제 1 단부(4302)는 탄환의 끝부분처럼 둥근 모양인데 반해, 제 2 단부(4304)는 실질적으로 원통형일 수 있다. 일부 실시예에서, 탄환형 자석(4300)은 소켓에다 구멍을 뚫은 다음 탄환형 자석(4300)을 구멍에다 끝부분부터 먼저 집어넣음으로써 소켓에 포함될 수 있다. 일부 실시예에서, 탄환형 자석(4300)은 소켓에다 구멍을 뚫고 나서 탄환형 자석(4300)을 구멍에다 베이스부터 집어넣은 다음, 탄환형 자석(4300)을 접착제로 붙이거나 그렇지 않으면 구멍에다 고정시킴으로써 소켓에 포함될 수 있다. 일부 실시예에서, 제 2 단부(4304)는 실질적으로 원통형일 수 있고, 탄환형 자석(4300)은 눌러 결합함으로써 구멍에 고정될 수 있다. (b)에서, 탄환형 자석(4300)은 제 1 소켓(104)에 배치되는 것으로 도시되며 다른 탄환형 자석(4300)은 제 2 소켓(116)에 배치되는 것으로 도시된다. 이러한 실시예에서, 탄환형 자석(4300)의 제 1 단부(4302)는 제 1 소켓(104) 및 제 2 소켓(116)의 표면을 넘어서 연장한다. 둥근 제 1 단부(4302)는 자력을 제 1 단부(4302)에다 집중시키는 작용을 하여 정렬 성능을 향상할 수 있다. (c)에서, 탄환형 자석(4300)은 인력 정렬된 것으로 예시된다.
도 44는 말발굽형 자석(4400)(a) 및 하나 이상의 말발굽형 자석(4400)이 인력 배열 내 제 1 소켓(104) 및 제 2 소켓(116)에 포함된 실시예(b 및 c)를 예시한다. 말발굽형 자석(4400)은 제 1 단부(4402) 및 제 2 단부(4404)를 가질 수 있다. 제 1 단부(4402)는 두 개의 암(4406 및 4408)을 가질 수 있다. 암(4406)은 제 1 극성을 가질 수 있고 암(4408)은 제 2의 반대 극성을 가질 수 있다. 일부 실시예에서, 말발굽형 자석(4400)은 소켓에다 두 개의 구멍을 뚫은 다음 말발굽형 자석(4400)을 구멍에다 암부터 먼저(예를 들면, 제 1 단부(4402) 먼저) 집어넣음으로써 소켓에 포함될 수 있다. 일부 실시예에서, 말발굽형 자석(4400)은 소켓에다 구멍을 뚫고 나서 말발굽형 자석(4400)을 구멍에다 제 2 단부(4404)부터 먼저 집어넣은 다음, 말발굽형 자석(4400)을 접착제로 붙이거나 그렇지 않으면 구멍에다 고정시킴으로써 소켓에 포함될 수 있다. (b)에서, 말발굽형 자석(4400)은 제 1 소켓(104)에 배치되는 것으로 도시되며 다른 말발굽형 자석(4400)은 제 2 소켓(116)에 배치되는 것으로 도시된다. 이러한 실시예에서, 말발굽형 자석(4400)의 제 1 단부(4402)는 제 1 소켓(104) 및 제 2 소켓(116)의 표면을 넘어서 연장한다. 말발굽형 자석(4400)을 사용하면 옵셋되는 정렬이 같은 극성의 암 사이의 반발력에 의해 반대로 되기 때문에 정렬을 향상할 수 있다. (c)에서, 말발굽형 자석(4400)은 인력 정렬된 것으로 예시된다.
도 45는 원통형 자석(4500) 및 관형 자석(4510)(a) 및 하나 이상의 원통형 자석(4500)이 제 2 소켓(116)에 포함되고 하나 이상의 관형 자석(4510)이 제 1 소켓(104)에 포함된 실시예(b 및 c, d 및 e, 그리고 f 및 g)를 예시한다. 원통형 자석(4500)은 제 1 단부(4502) 및 제 2 단부(4504)를 가질 수 있다. 제 1 단부(4502)는 제 1 극성을 가질 수 있고 제 2 단부(4504)는 제 2의 반대 극성을 가질 수 있다. 관형 자석(4510)은 제 1 단부(4512) 및 제 2 단부(4514)를 가질 수 있다. 제 1 단부(4512)는 원통형 자석(4500)의 제 1 단부(4502)의 극성과 동일한 제 1 극성을 가질 수 있다. 제 2 단부(4514)는 원통형 자석(4500)의 제 2 단부(4504)의 극성과 동일한 제 2의 반대 극성을 가질 수 있다. 관형 자석(4510) 내 채널(4516)은 원통형 자석(4500)을 수용하는 치수를 가질 수 있다. 일부 실시예에서, 원통형 자석(4500) 및 관형 자석(4510)은 소켓에다 구멍을 뚫고, 자석을 집어넣은 다음, 자석을 접착제로 붙이거나 그렇지 않으면 자석을 구멍에 고정시킴으로써 여러 소켓에 포함될 수 있다. 일부 실시예에서, 원통형 자석(4500) 또는 관형 자석(4510)은 각자 눌러 결합함으로써 각자의 구멍에 고정될 수 있다. (b)에서, 관형 자석(4510)은 제 1 소켓(104)에 배치되는 것으로 도시되며 원통형 자석(4500)은 제 2 소켓(116)에 배치되는 것으로 도시된다. 이러한 실시예에서, 원통형 자석(4500)의 제 1 단부(4502) 및 관형 자석(4510)의 제 1 단부(4512)는 각기 제 1 소켓(104) 및 제 2 소켓(116)의 표면을 넘어서 연장한다. (c)에서, 원통형 자석(4500) 및 관형 자석(4510)은 인력 정렬된 것으로 예시된다.
도 45는 또한 원통형 자석(4500)이 제 1 소켓(104) 내 관형 자석(4510)의 채널(4516) 내부에 배치되는 여러 실시예를 예시한다. 부가적인 원통형 자석(4500)을 관형 자석(4510)의 채널(4516) 내에 포함시키는 것은 제 2 소켓(116)에 포함된 원통형 자석(4500)의 중심유지에 도움을 줄 수 있다. (d)에서, 제 1 소켓(104) 내 원통형 자석(4500)의 높이는 원통형 자석(4500)이 배치된 관형 자석(4510)의 높이보다 작다. (e)에서, (d)의 제 2 소켓(116)의 원통형 자석(4500)은 제 1 소켓(104)의 원통형 자석(4500)과 인력 정렬되고, 관형 자석(4510)과는 반발 정렬된 것으로 예시된다. (f)에서, 제 1 소켓(104) 내 원통형 자석(4500)의 높이는 원통형 자석(4500)이 배치된 관형 자석(4510)의 높이와 대략 동일하다. (g)에서, (f)의 제 2 소켓(116)의 원통형 자석(4500)은 제 1 소켓(104)의 원통형 자석(4500)과 인력 정렬되고, 관형 자석(4510)과는 반발 정렬된 것으로 예시된다.
도 46은 구형 자석(4600) (a), 하나 이상의 구형 자석(4600)이 하나 이상의 원통형 자석과 정합하는 실시예 (b 및 c), 및 하나 이상의 4600dl 하나 이상의 구형 자석(4600)과 정합하는 실시예 (d 및 e)를 예시한다. 구형 자석(4600)은 제 1 단부(4602) 및 제 2 단부(4604)를 가질 수 있다. 제 1 단부(4602)는 제 1 극성을 가질 수 있고 제 2 단부(4604)는 제 2의 반대 극성을 가질 수 있다. 일부 실시예에서, 구형 자석(4600)은 소켓에다 구멍을 뚫고, 구형 자석(4600)을 구멍에 집어 넣고, 구형 자석(4600)을 구멍에다 잡고 있을 립(lip)을 제공함으로써 소켓에 포함될 수 있다. 일부 실시예에서, (예를 들면, 아래에서 (b-e)를 참조하여 논의되는 바와 같이) 구멍은 구형 자석(4600)을 홀에서 "위로" 및 아래로" 평행 이동하게 하는 치수를 가질 수 있다. 일부 실시예에서, 구멍은 구형 자석(4600)이 구멍에서 "위로" 및 아래로" 실질적으로 평행 이동하지 않을 수 있도록 구형 자석(4600)의 외곽 치수에 아주 밀접한 치수를 가질 수 있다. 일부 실시예에서, 구형 자석(4600)은 구멍 내에서 회전할 수 있다. 일부 실시예에서, 구형 자석(4600)은 구멍에 고정될 수 있고 회전하지 않을 수 있다.
도 46의 (b)에서, 구형 자석(4610)은 제 1 소켓(104)에 배치되는 것으로 도시되며 구형 자석(4600)은 제 2 소켓(116)에 배치되는 것으로 도시된다. 도시된 바와 같이, 구형 자석(4600)은 제 2 소켓(116)의 표면을 넘어서 연장하고 그런 다음 제 2 소켓(116)과 제 1 소켓(104) 사이에서 접촉할 수 있다. 구형 자석(4610)은 제 1 소켓(104)의 표면과 동일한 높이인 것으로 도시된다. (c)에서, 구형 자석(4610) 및 구형 자석(4600)은 인력 정렬된 것으로 예시된다. 특히, 구형 자석(4600)의 제 1 단부(4602)는 구형 자석(4610)에 접촉하여, 구형 자석(4600)을 제 2 소켓(116) 내 리세스에서 "위쪽으로" 평행 이동하게 만들 수 있다.
도 46의 (d)에서, 구형 자석(4600)은 제 1 소켓(104)에 배치되는 것으로 도시되며 구형 자석(4600)은 제 2 소켓(116)에 배치되는 것으로 도시된다. 도시된 바와 같이, 제 2 소켓(116)의 구형 자석(4600)은 제 2 소켓(116)의 표면을 넘어서 연장하고 그런 다음 제 2 소켓(116)과 제 1 소켓(104) 사이에서 접촉할 수 있다. (e)에서, 구형 자석(4600)은 인력 정렬된 것으로 예시된다. 특히, 제 2 소켓(116)의 구형 자석(4600)의 제 1 단부(4602)는 제 1 소켓(104)의 구형 자석의 제 2 단부(4604)에 접촉하여, 제 2 소켓(116)의 구형 자석(4600)을 제 2 소켓(116) 내 리세스에서 "위쪽으로" 평행 이동하게 만들 수 있다.
일부 실시예에서, (도 46의 구형 자석(4600)과 같은) 구형 자석을 사용하면 본 명세서에서 개시된 정렬 고정구의 다양한 실시예는 유리하게 여전히 적절한 정렬을 제공하면서 제조 편차를 수용할 수 있게 된다. 도 48 내지 도 52는 정렬이 적절하지 않을 수 있는 시나리오를 예시한다. 특히, 도 48은 제 1 자석 배열(110) 내 자석(112A, 112B, 및 112C)을 갖는 제 1 소켓(104) 및 제 2 자석 배열(122) 내 자석(124A, 124B, 및 124C)을 갖는 제 2 소켓(116)의 평면도이다. (예를 들면, 앞에서 도 6 내지 도 11을 참조하여 논의된 방식으로) 자석(124A)은 자석(112A)과 정렬하기 위해 배열될 수 있고, 자석(124B)은 자석(112B)과 정렬하도록 배열될 수 있다. 그러나 비록 자석(124C)은 명목상 자석(112C)과 정렬하도록 배열될 수 있지만, 제조 시의 오차(또는 제조 프로세스에서 자연적인 편차)는 자석(112C)이 예상한 위치와 상이한 위치에 놓이게 만들 수 있다(그리고 특히 자석(124C)과 정확한 정렬을 이루지 못하게 할 수 있다). 하나 이상의 자석의 오정렬의 결과는 제 1 소켓(104)과 제 2 소켓(116)이 서로에 대해 많은 상이한 평형상태로 배열될 수 있다는 것일 수 있다. 도 49 내지 도 51은 이와 같은 평형상태를 예시한다. 특히, 도 49는 자석(124A)이 자석(112A)과 정렬되고 나머지 자석은 가능한 한 "가장 잘" 정렬된 평형 상태를 예시한다. 도 50은 자석(124B)이 자석(112B)과 정렬되고 나머지 자석인 가능한 한 "가장 잘" 정렬된 평형상태를 예시한다. 도 51은 자석(124C)이 자석(112C)과 정렬되고 나머지 자석이 가능한 한 "가장 잘" 정렬된 평형 상태를 예시한다. 특히, 두 개의 원통형 자석이 정렬될 때, 이들 원통형 자석은 도 52(a)에서 도시된 바와 같이 배열될 수 있다. 두 개의 원통형 자석이 오정렬될 때, 이들 원통형 자석은 도 52(b)에서 도시된 바와 같이 배열될 수 있다. 이와 같은 여러 평형상태의 존재는 제 1 소켓(104)과 제 2 소켓(116)의 적절한 정렬을 성취하기 어렵게 만들 수 있다.
도 53 내지 도 55는 그러한 여러 평형상태의 문제의 경향을 덜 받을 수 있는 실시예를 예시한다. 도 53은 제 1 자석 배열(110) 내 자석(112A, 112B, 및 112C)을 갖는 제 1 소켓(104) 및 제 2 자석 배열(122) 내 자석(124A, 124B, 및 124C)을 갖는 제 2 소켓(116)의 평면도이다. 제 1 자석 배열(110)의 자석(112)은 상이한 자석 세기를 가질 수 있다. 도 53에서, 이와 같이 상이한 세기는 예시적인 목적을 위해 상이한 자석 크기로 표시되지만, 자석(112)은 동일한 크기를 가질 수 있다. 특히, 자석(112A)은 제 1 자석 배열(110) 내 자석 중 가장 강한 자석일 수 있고, 자석(112C)은 제 1 자석 배열(110) 내 자석 중 가장 약한 자석일 수 있으며, 자석(112B)은 그 사이에 속할 수 있다. 유사하게, 제 2 자석 배열(122)의 자석(124)는 상이한 자석 세기를 가질 수 있다. 특히, 자석(124A)은 제 2 자석 배열(122) 내 자석 중 가장 강한 자석일 수 있고, 자석(124C)은 제 2 자석 배열(122) 내 자석 중 가장 약한 자석일 수 있으며, 자석(124B)은 그 사이에 속할 수 있다. 제 1 자석 배열(110)의 자석(112) 및/또는 제 2 자석 배열(122)의 자석(124)은 하나 이상의 구형 자석을 포함할 수 있다. 특히, 자석(112B 및 124B) 중 적어도 하나의 자석은 구형 자석일 수 있으며, 자석(112C 및 124C) 중 적어도 하나의 자석은 구형 자석일 수 있다.
자석(124A)은 자석(112A)과 정렬하도록 배열될 수 있고, 자석(124B)은 지석(112B)와 정렬하도록 배열될 수 있다. 그러나 비록 자석(124C)이 명목상 자석(112C)과 정렬하도록 배열될 수 있지만, 제조 시의 오차(또는 제조 프로세스에서 자연적인 편차)는 자석(112C)이 예상한 위치와 상이한 위치에 놓이게 만들 수 있다(그리고 특히 앞에서 도 48을 참조하여 논의된 바와 같이, 자석(124C)과 정확한 정렬을 이루지 못하게 할 수 있다).
자석(112A 및 124A)은 이들 각자의 배열에서 가장 강한 자석이기 때문에, 이들 자석은 제 1 소켓(104)과 제 2 소켓(116)이 근접해 질 때 처음에는 정렬할 수 있다. 이러한 정렬은 자석 배열 사이의 다른 자석 상호작용으로부터 발생하는 약한 자력에 의해 쉽게 방해받지 않을 수 있다. 자석(112A) 및 124A)의 정렬 후, 자석(112B 및 124B)(가장 강한 자석)이 우선적으로 정렬될 수 있다. 만일 자석(112B 및 124B) 중 적어도 하나의 자석이 구형 자석이면, 이 구형 자석은 상대 자석과 가능한 한 가장 잘 정렬하기 위해 평형상태 위치로 회전할 수 있다. 특히, 두 개의 구형 자석이 완전하게 정렬될 때, 이들 구형 자석은 도 55(a)에서 도시된 바와 같이 배열될 수 있고, 두 개의 구현 자석이 오정렬되어 제멋대로 회전할 때, 이들 구형 자석은 도 55(b)에서와 같이 배열될 수 있다. 그런 다음 자석(112C 및 124C)(가장 약한 자석)이 우선적으로 정렬될 수 있다. 만일 자석(112C 및 124C) 중 적어도 하나의 자석이 구형 자석이면, 이 구형 자석은 상대 자석과 가능한 한 가장 잘 정렬하기 위해 평형상태 위치로 회전할 수 있다. 구형 자석의 평형상태 위치로 회전하는 능력은 앞에서 논의된 여러 평형상태 문제를 회피할 수 있고 본 명세서에서 개시된 정렬 고정구의 다양한 실시예가 제조 편차 및 오차를 더 잘 수용할 수 있게 만들 수 있다.
아래의 단락은 본 명세서에서 개시된 실시예의 복수의 예를 기술한다. 예 1은 IC 패키지용 정렬 고정구이며, 정렬 고정구는 IC 패키지의 제 1 표면을 수용하는 치수의 리세스를 갖고 리세스의 외부에 배치된 제 1 자석 배열 가진 제 1 소켓 - IC 패키지는 제 1 표면에 대향하는 제 2 표면을 갖고 제 2 표면 상에서 제 1 전기 접촉 요소를 가짐 - 과, 제 2 전기 접촉 요소를 갖고 제 2 자석 배열을 갖는 제 2 소켓을 포함하며, 제 1 및 제 2 전기 접촉 요소는, IC 패키지가 리세스에 배치될 때, IC 패키지가 제 1 및 제 2 소켓 사이에서 제 1 축을 따라서 배치될 때, 그리고 제 1 자석 배열이 제 1 및 제 2 소켓을 정합하기 위해 제 2 자석 배열과 미리 정해진 평형상태 관계에 놓일 때, 정렬된다.
예 2는 예 1의 주제를 포함할 수 있고, 또한 제 1 전기 접촉 요소는 IC 패키지의 제 2 표면의 리세스에 배치되는 것을 명시할 수 있다.
예 3은 예 2의 주제를 포함할 수 있고, 또한 제 2 전기 접촉 요소는 핀을 포함하며, IC 패키지가 리세스에 배치되고 IC 패키지가 제 1 및 제 2 소켓 사이에 배치될 때, 핀은 제 1 소켓을 향해 연장하는 것을 명시할 수 있다.
예 4는 예 1-3 중 어느 예의 주제를 포함할 수 있고, 또한 복수의 스프링은 제 1 소켓의 제 1 표면과 연결되고 리세스는 제 1 소켓의 제 2 표면 상에 배치되며, 제 1 소켓의 제 2 표면은 제 1 소켓의 제 1 표면에 대향하는 것을 명시할 수 있다.
예 5는 예 4의 주제를 포함할 수 있고, 또한 제 1 소켓의 제 1 표면에 근접하게 배치되어 복수의 스프링의 신장을 제한하는 유지 부재를 포함할 수 있다.
예 6은 예 1-5 중 어느 예의 주제를 포함할 수 있고, 또한 IC 패키지의 제 1 표면은 복수의 전도성 볼을 포함하며, 리세스는 복수의 전도성 볼을 수용하는 치수를 가진 복수의 소켓을 포함하는 것을 명시할 수 있다.
예 7은 예 1-6 중 어느 예의 주제를 포함할 수 있고, 또한 제 1 및 제 2 자석 배열의 개개의 자석은 제 1 극성 단부, 제 2 극성 단부, 및 제 1 및 제 2 극성 단부에 의해 정의되는 종축을 가지며, 제 1 및 제 2 자석 배열의 개개의 자석은 종축이 제 1 축에 평행한 방향으로 지향되어 있다는 것을 명시할 수 있다.
예 8은 예 7의 주제를 포함할 수 있고, 또한 제 1 자석 배열이 장방형의 네 구석에 배치된 네 개의 자석을 포함하며, 네 개의 자석 중 두 개의 자석은 제 1 극성을 갖고 대각 구석에 배치되고, 네 개의 자석 중 두 개의 자석은 제 1 극성과 상이한 제 2 극성을 갖고 상이한 대각 구석에 배치되는 것을 명시할 수 있다.
예 9는 예 1-8 중 어느 예의 주제를 포함할 수 있고, 또한 제 1 및 제 2 자석 배열의 개개의 자석은 제 1 극성 단부, 제 2 극성 단부, 및 제 1 및 제 2 극성 단부에 의해 정의되는 종축을 가지며, 제 1 및 제 2 자석 배열의 개개의 자석은 종축이 제 1 축에 수직하는 방향으로 지향되어 있다는 것을 명시할 수 있다.
예 10은 예 9의 주제를 포함할 수 있고, 또한 제 1 자석 배열은 장방형의 네 개의 구석에 배치된 네 개의 자석을 포함하는 것을 명시할 수 있다.
예 11은 예 9의 주제를 포함할 수 있고, 또한 제 1 소켓이 측벽을 포함하며, 제 1 자석 배열은 적어도 부분적으로 측벽에 배치되는 것을 명시할 수 있다.
예 12는 예 11의 주제를 포함할 수 있고, 또한 측벽은 장방형을 정의하고, 제 1 자석 배열은 장방형의 상이한 변 상에서 장방형의 제 1 구석에 근접한 두 개의 자석을 포함하고, 제 1 자석 배열은 장방형의 상이한 변 상에서 장방형의 제 2 구석에 근접한 두 개의 자석을 포함하는 것을 명시할 수 있다.
예 13은 예 9의 주제를 포함할 수 있고, 또한 제 1 및 제 2 소켓이 정합될 때, 하나의 자석 배열의 자석의 종축은 다른 하나의 자석 배열의 두 개의 자석의 종축에 평행한 방향으로 지향되고, 하나의 자석 배열의 자석의 종축은 다른 하나의 자석 배열의 두 개의 자석의 종축 사이에서 자석의 종축에 수직하는 방향으로 배치되고, 상기 하나의 자석 배열의 자석의 제 1 극성 단부는 다른 하나의 자석 배열의 두 개의 자석의 제 1 극성 단부와 마주하고, 하나의 자석 배열 및 다른 하나의 자석 배열은 제 1 자석 배열 및 제 2 자석 배열로 구성되는 그룹 중에서 선택되는 두 개의 상이한 자석 배열인 것을 명시할 수 있다.
예 14는 예 1-13 중 어느 예의 주제를 포함할 수 있고, 또한 제 1 및 제 2 소켓이 정합될 때, 제 1 자석 배열의 하나 이상의 자석은 제 2 자석 배열의 하나 이상의 자석과 접촉하지 않는 것을 명시할 수 있다.
예 15는 예 1-14 중 어느 예의 주제를 포함할 수 있고, 또한 제 1 및 제 2 소켓이 정합될 때, 제 1 및 제 2 자석 배열 사이의 순 자력은 반발력인 것을 명시할 수 있다.
예 16은 예 1-14 중 어느 예의 주제를 포함할 수 있고, 또한 제 1 및 제 2 소켓이 정합될 때, 제 1 및 제 2 자석 배열 사이의 순 자력은 인력인 것을 명시할 수 있다.
예 17은 예 1-16 중 어느 예의 주제를 포함할 수 있고, 또한 둘 이상의 리세스를 포함하는 하우징을 더 포함할 수 있으며, 제 2 소켓은 하우징 내 둘 이상의 리세스의 대응하는 리세스 쪽으로 연장하는 둘 이상의 돌기부를 포함하고, 제 2 소켓은 하우징에 대해, 제 1 축의 방향 및 제 1 축에 수직하는 방향으로 이동 가능하다.
예 18은 정렬 고정구를 제조하는 방법이며, 방법은 IC 패키지의 제 1 표면을 수용하는 치수의 리세스를 갖는 제 1 소켓을 형성하는 단계 - IC 패키지는 제 1 표면에 대향하는 제 2 표면을 갖고 제 2 표면 상에서 제 1 전기 접촉 요소를 가짐 - 와, 제 1 자석 배열을 제 1 소켓에 제공하는 단계 - 제 1 자석 배열은 리세스의 외부에 배치됨 - 와, 제 2 소켓을 형성하는 단계와, 제 2 자석 배열을 제 2 소켓에 제공하는 단계와, 제 2 전기 접촉 요소를 제 2 소켓에 제공하는 단계를 포함하며, 제 1 및 제 2 전기 접촉 요소는, IC 패키지가 리세스에 배치될 때, IC 패키지가 제 1 및 제 2 소켓 사이에서 제 1 축을 따라서 배치될 때, 그리고 제 1 자석 배열이 제 1 및 제 2 소켓을 정합하기 위해 제 2 자석 배열과 미리 정해진 평형상태 관계에 놓일 때, 정렬된다.
예 19는 예 18의 주제를 포함할 수 있고, 또한 제 1 자석 배열을 제 1 소켓에 제공하는 단계가 자석을 마찰 결합에 의해 제 1 소켓의 자석 리세스에 고정하는 단계를 포함하는 것을 명시할 수 있다.
예 20은 예 19의 주제를 포함할 수 있고, 또한 제 1 소켓의 자석 리세스는 챔퍼 가공된 개구를 갖는 것을 명시할 수 있다.
예 21은 예 18-20의 주제를 포함할 수 있고, 또한 제 2 전기 접촉 요소는 전도성 핀을 포함하는 것을 명시할 수 있다.
예 22는 예 18-21 중 어느 예의 주제를 포함할 수 있고, 또한 제 2 소켓을 하우징에 연결하는 단계를 더 포함할 수 있으며, 하우징은 둘 이상의 리세스를 포함하고, 제 2 소켓은 하우징 내 둘 이상의 리세스의 대응하는 리세스 쪽으로 연장하는 둘 이상의 돌기부를 포함하고, 제 2 소켓은 하우징에 대해, 제 1 축의 방향 및 제 1 축에 수직하는 방향으로 이동 가능하다.
예 23은 IC 패키지를 검사하는 방법이며, 방법은 IC 패키지의 제 1 표면을 제 1 소켓의 리세스에 위치시키는 단계 - 제 1 소켓은 리세스의 외부에 배치된 제 1 자석 배열을 갖고, IC 패키지는 제 1 표면에 대향하는 제 2 표면을 갖고, IC 패키지는 제 2 표면 상에서 제 1 전기 접촉 요소를 가짐 - 와, IC 패키지의 제 1 표면을 리세스에 위치시킨 후, 제 2 소켓을 제 1 소켓과 정합하는 단계 - 정합될 때, 제 2 소켓은 제 2 전기 접촉 요소 및 제 2 자석 배열을 갖고, 제 1 자석 배열은 제 2 자석 배열과 미리 정해진 평형상태 관계에 놓이고, IC 패키지는 제 1 및 제 2 소켓 사이에서 제 1 축을 따라서 배치되고, 제 1 및 제 2 전기 접촉 요소는 정렬됨 - 와, 전기 신호를 제 1 및 제 2 전기 접촉 요소를 통해, IC 패키지와 제 2 소켓에 연결된 검사 장비 사이에 전달하는 단계를 포함한다.
예 24는 예 23의 주제를 포함할 수 있고, 또한 제 2 소켓을 제 1 소켓과 정합하기 전에, 제 2 소켓을 하우징에 연결하는 단계를 더 포함할 수 있으며, 하우징은 둘 이상의 리세스를 포함하고, 제 2 소켓은 하우징 내 둘 이상의 리세스의 대응하는 리세스 쪽으로 연장하는 둘 이상의 돌기부를 포함하고, 제 2 소켓은 하우징에 대해, 제 1 축의 방향 및 제 1 축에 수직하는 방향으로 이동 가능하다.
예 25는 예 23-24 중 어느 예의 주제를 포함할 수 있고, 또한 제 1 자석 배열의 적어도 하나의 자석은 대략 1/16 인치의 직경을 갖는 것을 명시할 수 있다.
Claims (25)
- 집적 회로(IC) 패키지용 정렬 고정구(alignment fixture)로서,
상기 IC 패키지의 제 1 표면을 수용하는 치수의 리세스를 갖고 상기 리세스의 외부에 배치된 제 1 자석 배열 가진 제 1 소켓 - 상기 IC 패키지는 상기 제 1 표면에 대향하는 제 2 표면을 갖고 상기 제 2 표면 상에서 제 1 전기 접촉 요소를 가짐 - 과,
제 2 전기 접촉 요소를 갖고 제 2 자석 배열을 갖는 제 2 소켓을 포함하며,
상기 제 1 전기 접촉 요소 및 상기 제 2 전기 접촉 요소는, 상기 IC 패키지가 상기 리세스에 배치될 때, 상기 IC 패키지가 상기 제 1 소켓과 상기 제 2 소켓 사이에서 제 1 축을 따라서 배치될 때, 상기 제 1 자석 배열이 상기 제 1 소켓과 상기 제 2 소켓을 정합(mate)하기 위해 상기 제 2 자석 배열과 미리 정해진 평형상태 관계(equilibrium relation)에 놓일 때, 정렬되는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 1 항에 있어서,
상기 제 1 전기 접촉 요소는 상기 IC 패키지의 상기 제 2 표면의 리세스에 배치되는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 2 항에 있어서,
상기 제 2 전기 접촉 요소는 핀을 포함하며,
상기 IC 패키지가 상기 리세스에 배치되고 상기 IC 패키지가 상기 제 1 소켓과 상기 제 2 소켓 사이에 배치될 때, 상기 핀은 상기 제 1 소켓을 향해 연장되는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 1 항에 있어서,
복수의 스프링이 상기 제 1 소켓의 제 1 표면과 연결되고 상기 리세스는 상기 제 1 소켓의 제 2 표면 상에 배치되며,
상기 제 1 소켓의 상기 제 2 표면은 상기 제 1 소켓의 상기 제 1 표면에 대향하는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 4 항에 있어서,
상기 제 1 소켓의 상기 제 1 표면에 근접하게 배치되어 상기 복수의 스프링의 신장을 제한하는 유지 부재(retention member)를 더 포함하는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 IC 패키지의 상기 제 1 표면은 복수의 전도성 볼(ball)을 포함하며,
상기 리세스는 상기 복수의 전도성 볼을 수용하는 치수의 복수의 소켓을 포함하는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 자석 배열 및 상기 제 2 자석 배열의 개개의 자석은 제 1 극성 단부, 제 2 극성 단부, 및 상기 제 1 극성 단부 및 상기 제 2 극성 단부에 의해 정의되는 종축을 가지며,
상기 제 1 자석 배열 및 상기 제 2 자석 배열의 개개의 자석은 종축이 상기 제 1 축에 평행한 방향으로 지향되어 있는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 7 항에 있어서,
상기 제 1 자석 배열은 장방형의 네 구석에 배치된 네 개의 자석을 포함하며,
상기 네 개의 자석 중 두 개의 자석은 제 1 극성을 갖고 대각 구석(diagonal corner)에 배치되고, 상기 네 개의 자석 중 두 개의 자석은 상기 제 1 극성과 상이한 제 2 극성을 갖고 상이한 대각 구석에 배치되는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 자석 배열 및 상기 제 2 자석 배열의 개개의 자석은 제 1 극성 단부, 제 2 극성 단부, 및 상기 제 1 극성 단부 및 상기 제 2 극성 단부에 의해 정의되는 종축을 가지며,
상기 제 1 자석 배열 및 상기 제 2 자석 배열의 개개의 자석은 종축이 상기 제 1 축에 수직인 방향으로 지향되어 있는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 9 항에 있어서,
상기 제 1 자석 배열은 장방형의 네 개의 구석에 배치된 네 개의 자석을 포함하는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 9 항에 있어서,
상기 제 1 소켓은 측벽을 포함하며,
상기 제 1 자석 배열은 상기 측벽에 적어도 부분적으로 배치되는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 11 항에 있어서,
상기 측벽은 장방형을 정의하고,
상기 제 1 자석 배열은 상기 장방형의 상이한 변 상에서 상기 장방형의 제 1 구석에 근접한 두 개의 자석을 포함하고,
상기 제 1 자석 배열은 상기 장방형의 상이한 변 상에서 상기 장방형의 제 2 구석에 근접한 두 개의 자석을 포함하는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 9 항에 있어서,
상기 제 1 소켓과 상기 제 2 소켓이 정합될 때,
하나의 자석 배열의 자석의 종축은 다른 하나의 자석 배열의 두 개의 자석의 종축에 평행한 방향으로 지향되고,
상기 하나의 자석 배열의 상기 자석의 종축은 상기 다른 하나의 자석 배열의 상기 두 개의 자석의 종축 사이에서 상기 자석의 종축에 수직인 방향으로 배치되고,
상기 하나의 자석 배열의 상기 자석의 제 1 극성 단부는 상기 다른 하나의 자석 배열의 상기 두 개의 자석의 제 1 극성 단부와 마주하고,
상기 하나의 자석 배열 및 상기 다른 하나의 자석 배열은 상기 제 1 자석 배열 및 상기 제 2 자석 배열로 구성되는 그룹 중에서 선택되는 두 개의 상이한 자석 배열인
집적 회로(IC) 패키지용 정렬 고정구.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 소켓과 상기 제 2 소켓이 정합될 때, 상기 제 1 자석 배열의 하나 이상의 자석은 상기 제 2 자석 배열의 하나 이상의 자석과 접촉하지 않는
집적 회로(IC) 패키지용 정렬 고정구.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 소켓과 상기 제 2 소켓이 정합될 때, 상기 제 1 자석 배열과 상기 제 2 자석 배열 사이의 순 자력(net magnetic force)은 반발력(repulsive force)인
집적 회로(IC) 패키지용 정렬 고정구.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 소켓과 상기 제 2 소켓이 정합될 때, 상기 제 1 자석 배열과 상기 제 2 자석 배열 사이의 순 자력은 인력(attractive force)인
집적 회로(IC) 패키지용 정렬 고정구.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
둘 이상의 리세스를 포함하는 하우징을 더 포함하며,
상기 제 2 소켓은 상기 하우징 내 둘 이상의 리세스 중 대응하는 리세스 쪽으로 연장하는 둘 이상의 돌기부를 포함하고,
상기 제 2 소켓은 상기 하우징에 대해, 상기 제 1 축의 방향 및 상기 제 1 축에 수직인 방향으로 이동 가능한
집적 회로(IC) 패키지용 정렬 고정구.
- 정렬 고정구를 제조하는 방법으로서,
집적 회로(IC) 패키지의 제 1 표면을 수용하는 치수의 리세스를 갖는 제 1 소켓을 형성하는 단계 - 상기 IC 패키지는 상기 제 1 표면에 대향하는 제 2 표면을 갖고 상기 제 2 표면 상에서 제 1 전기 접촉 요소를 가짐 - 와,
상기 제 1 소켓에 제 1 자석 배열을 제공하는 단계 - 상기 제 1 자석 배열은 상기 리세스의 외부에 배치됨 - 와,
제 2 소켓을 형성하는 단계와,
상기 제 2 소켓에 제 2 자석 배열을 제공하는 단계와,
상기 제 2 소켓에 제 2 전기 접촉 요소를 제공하는 단계를 포함하며,
상기 제 1 전기 접촉 요소 및 상기 제 2 전기 접촉 요소는, 상기 IC 패키지가 상기 리세스에 배치될 때, 상기 IC 패키지가 상기 제 1 소켓과 상기 제 2 소켓 사이에서 제 1 축을 따라서 배치될 때, 상기 제 1 자석 배열이 상기 제 1 소켓과 상기 제 2 소켓을 정합하기 위해 상기 제 2 자석 배열과 미리 정해진 평형상태 관계에 놓일 때, 정렬되는
정렬 고정구를 제조하는 방법.
- 제 18 항에 있어서,
상기 제 1 소켓에 제 1 자석 배열을 제공하는 단계는 자석을 마찰 결합(friction fit)에 의해 상기 제 1 소켓의 자석 리세스에 고정하는 단계를 포함하는
정렬 고정구를 제조하는 방법.
- 제 19 항에 있어서,
상기 제 1 소켓의 상기 자석 리세스는 챔퍼 가공된 개구(chamfered opening)를 갖는
정렬 고정구를 제조하는 방법.
- 제 18 항에 있어서,
상기 제 2 전기 접촉 요소는 전도성 핀을 포함하는
정렬 고정구를 제조하는 방법.
- 제 18 항 내지 제 21 항 중 어느 한 항에 있어서,
상기 제 2 소켓을 하우징에 연결하는 단계를 더 포함하며,
상기 하우징은 둘 이상의 리세스를 포함하고,
상기 제 2 소켓은 상기 하우징 내 상기 둘 이상의 리세스 중 대응하는 리세스 쪽으로 연장하는 둘 이상의 돌기부를 포함하고,
상기 제 2 소켓은 상기 하우징에 대해, 상기 제 1 축의 방향 및 상기 제 1 축에 수직인 방향으로 이동 가능한
정렬 고정구를 제조하는 방법.
- 집적 회로(IC) 패키지를 검사하는 방법으로서,
IC 패키지의 제 1 표면을 제 1 소켓의 리세스에 위치시키는 단계 - 상기 제 1 소켓은 상기 리세스의 외부에 배치된 제 1 자석 배열을 갖고, 상기 IC 패키지는 상기 제 1 표면에 대향하는 제 2 표면을 갖고, 상기 IC 패키지는 상기 제 2 표면 상에서 제 1 전기 접촉 요소를 가짐 - 와,
상기 IC 패키지의 상기 제 1 표면을 상기 리세스에 위치시킨 후, 제 2 소켓을 상기 제 1 소켓과 정합하는 단계 - 정합될 때, 상기 제 2 소켓은 제 2 전기 접촉 요소 및 제 2 자석 배열을 갖고, 상기 제 1 자석 배열은 상기 제 2 자석 배열과 미리 정해진 평형상태 관계에 놓이고, 상기 IC 패키지는 상기 제 1 소켓과 상기 제 2 소켓 사이에서 제 1 축을 따라서 배치되고, 상기 제 1 전기 접촉 요소와 상기 제 2 전기 접촉 요소는 정렬됨 - 와,
상기 제 1 전기 접촉 요소 및 상기 제 2 전기 접촉 요소를 통해, 상기 IC 패키지와 상기 제 2 소켓에 연결된 검사 장비 사이에서 전기 신호를 전달하는 단계를 포함하는
집적 회로(IC) 패키지를 검사하는 방법.
- 제 23 항에 있어서,
상기 제 2 소켓을 상기 제 1 소켓과 정합하기 전에, 상기 제 2 소켓을 하우징에 연결하는 단계를 더 포함하며,
상기 하우징은 둘 이상의 리세스를 포함하고,
상기 제 2 소켓은 상기 하우징 내 상기 둘 이상의 리세스 중 대응하는 리세스 쪽으로 연장하는 둘 이상의 돌기부를 포함하고,
상기 제 2 소켓은 상기 하우징에 대해, 상기 제 1 축의 방향 및 상기 제 1 축에 수직인 방향으로 이동 가능한
집적 회로(IC) 패키지를 검사하는 방법.
- 제 23 항 또는 제 24 항에 있어서,
상기 제 1 자석 배열의 적어도 하나의 자석은 대략 1/16 인치의 직경을 갖는
집적 회로(IC) 패키지를 검사하는 방법.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2014/034827 WO2015163845A1 (en) | 2014-04-21 | 2014-04-21 | Alignment fixtures for integrated circuit packages |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160124199A true KR20160124199A (ko) | 2016-10-26 |
KR101882120B1 KR101882120B1 (ko) | 2018-07-25 |
Family
ID=54332878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167025829A KR101882120B1 (ko) | 2014-04-21 | 2014-04-21 | 집적 회로 패키지의 정렬 고정구 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10228418B2 (ko) |
JP (1) | JP6382343B2 (ko) |
KR (1) | KR101882120B1 (ko) |
CN (1) | CN106461702B (ko) |
DE (1) | DE112014006609T5 (ko) |
MY (1) | MY192643A (ko) |
SG (1) | SG11201608514UA (ko) |
WO (1) | WO2015163845A1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200122861A (ko) * | 2019-04-19 | 2020-10-28 | 주식회사 아이에스시 | 소켓 보드 조립체 |
KR102192764B1 (ko) * | 2019-11-19 | 2020-12-18 | (주)티에스이 | 테스트 소켓 장치 |
US20220283221A1 (en) * | 2013-03-14 | 2022-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Testing holders for chip unit and die package |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3135142B1 (en) * | 2015-08-31 | 2019-06-05 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | Magnetic closure element and closure device |
US10714988B2 (en) * | 2017-08-24 | 2020-07-14 | Uchicago Argonne, Llc | Permanent magnet design to enable higher magnetic flux density |
US10388579B2 (en) * | 2017-09-21 | 2019-08-20 | Texas Instruments Incorporated | Multi-plate semiconductor wafer testing systems |
CN108000389B (zh) * | 2017-11-28 | 2019-09-24 | 中国电子科技集团公司第五十八研究所 | 集成电路恒定加速度试验夹具 |
KR20220037124A (ko) * | 2020-09-17 | 2022-03-24 | 주식회사 엘지에너지솔루션 | 완충 패드 평가용 지그 및 이를 사용한 완충 패드 평가 방법 |
KR20220061545A (ko) * | 2020-11-06 | 2022-05-13 | 삼성전자주식회사 | 반도체 장치의 테스트 설비 |
TWI750984B (zh) * | 2020-12-30 | 2021-12-21 | 致茂電子股份有限公司 | 架橋連接式的自動化測試系統 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4661886A (en) * | 1985-10-03 | 1987-04-28 | Burroughs Corporation | Magnetically sealed multichip integrated circuit package |
JPH1068758A (ja) * | 1996-06-21 | 1998-03-10 | Fujitsu Ltd | 半導体装置の支持装置、半導体装置の試験用キャリア、半導体装置の固定方法、半導体装置の支持装置からの離脱方法及び試験用キャリアへの半導体装置の取付方法 |
US20080136435A1 (en) * | 2005-08-18 | 2008-06-12 | Research In Motion Limited | Clamping top plate using magnetic force |
US20080164267A1 (en) * | 2007-01-09 | 2008-07-10 | Alissa Huber | Apparatuses, systems and methods for holding portable devices or instruments |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4329642A (en) * | 1979-03-09 | 1982-05-11 | Siliconix, Incorporated | Carrier and test socket for leadless integrated circuit |
US5204616A (en) * | 1990-04-26 | 1993-04-20 | The United States Of America As Represented By The Secretary Of The Air Force | In-circuit test fixture for leaded packages |
US5828224A (en) * | 1994-03-18 | 1998-10-27 | Fujitsu, Limited | Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit |
US5986459A (en) | 1994-03-18 | 1999-11-16 | Fujitsu Limited | Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier |
JP2983163B2 (ja) * | 1995-12-27 | 1999-11-29 | 株式会社しなのエレクトロニクス | Icハンドラ |
JP3932000B2 (ja) | 1997-05-29 | 2007-06-20 | 株式会社いうら | ストレッチャーにおける昇降駆動機構 |
JP3516860B2 (ja) | 1998-03-18 | 2004-04-05 | 株式会社アスペクト | 形状設計支援装置及び造形方法 |
CN1978352B (zh) * | 2005-12-02 | 2012-01-25 | 鸿富锦精密工业(深圳)有限公司 | 浮动式精密对位模具 |
EP2317330B1 (en) * | 2009-09-11 | 2013-12-11 | Giga-Byte Technology Co., Ltd. | Pin connector and chip test fixture having the same |
JP5342526B2 (ja) * | 2010-09-03 | 2013-11-13 | 三菱電機株式会社 | Tdr式検査装置 |
JP2013164304A (ja) * | 2012-02-09 | 2013-08-22 | Nidec-Read Corp | 基板検査用治具 |
CN103587007A (zh) * | 2013-10-15 | 2014-02-19 | 苏州益群模具有限公司 | 导位辅助器 |
KR101357020B1 (ko) | 2013-11-27 | 2014-02-05 | 주식회사 티씨에스 | 전자부품 테스트용 소켓 |
-
2014
- 2014-04-21 DE DE112014006609.5T patent/DE112014006609T5/de active Pending
- 2014-04-21 WO PCT/US2014/034827 patent/WO2015163845A1/en active Application Filing
- 2014-04-21 MY MYPI2016703405A patent/MY192643A/en unknown
- 2014-04-21 JP JP2016563829A patent/JP6382343B2/ja active Active
- 2014-04-21 CN CN201480077370.3A patent/CN106461702B/zh active Active
- 2014-04-21 KR KR1020167025829A patent/KR101882120B1/ko active IP Right Grant
- 2014-04-21 US US15/126,988 patent/US10228418B2/en active Active
- 2014-04-21 SG SG11201608514UA patent/SG11201608514UA/en unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4661886A (en) * | 1985-10-03 | 1987-04-28 | Burroughs Corporation | Magnetically sealed multichip integrated circuit package |
JPH1068758A (ja) * | 1996-06-21 | 1998-03-10 | Fujitsu Ltd | 半導体装置の支持装置、半導体装置の試験用キャリア、半導体装置の固定方法、半導体装置の支持装置からの離脱方法及び試験用キャリアへの半導体装置の取付方法 |
US20080136435A1 (en) * | 2005-08-18 | 2008-06-12 | Research In Motion Limited | Clamping top plate using magnetic force |
US20080164267A1 (en) * | 2007-01-09 | 2008-07-10 | Alissa Huber | Apparatuses, systems and methods for holding portable devices or instruments |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220283221A1 (en) * | 2013-03-14 | 2022-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Testing holders for chip unit and die package |
US11579190B2 (en) * | 2013-03-14 | 2023-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Testing holders for chip unit and die package |
KR20200122861A (ko) * | 2019-04-19 | 2020-10-28 | 주식회사 아이에스시 | 소켓 보드 조립체 |
KR102192764B1 (ko) * | 2019-11-19 | 2020-12-18 | (주)티에스이 | 테스트 소켓 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR101882120B1 (ko) | 2018-07-25 |
US10228418B2 (en) | 2019-03-12 |
US20170123001A1 (en) | 2017-05-04 |
CN106461702A (zh) | 2017-02-22 |
MY192643A (en) | 2022-08-29 |
JP2017514134A (ja) | 2017-06-01 |
CN106461702B (zh) | 2019-08-27 |
JP6382343B2 (ja) | 2018-08-29 |
SG11201608514UA (en) | 2016-11-29 |
DE112014006609T5 (de) | 2017-01-26 |
WO2015163845A1 (en) | 2015-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20160124199A (ko) | 집적 회로 패키지의 정렬 고정구 | |
US7471096B2 (en) | Contactor for electronic parts and a contact method | |
EP1907868B1 (en) | Integrated circuit test socket | |
US6292003B1 (en) | Apparatus and method for testing chip scale package integrated circuits | |
US7151368B2 (en) | Insert block with pusher to push semiconductor device under test | |
CN108885227B (zh) | 测试座单元 | |
US8683674B2 (en) | Method for stacking microelectronic devices | |
KR101786831B1 (ko) | B to B 컨넥터 모듈 및 반도체 테스트용 멀티 컨택이 가능한 테스트 소켓 | |
KR101674135B1 (ko) | 프로브 카드 | |
JP2011040758A (ja) | 整列固定具の弾性ユニット受け入れ部にマウントされる別個の弾性部材としての弾性ユニット | |
TW202045943A (zh) | 探針、檢查治具以及檢查單元 | |
US7688094B2 (en) | Electrical connecting apparatus | |
KR102038968B1 (ko) | 반도체 디바이스 검사용 인서트, 베이스 및 테스트 소켓 | |
US20020115324A1 (en) | Ball attached zero insertion force socket | |
KR100968940B1 (ko) | 전자부품 정렬기구 | |
KR20140003763A (ko) | 인서트 조립체 | |
CN114731768A (zh) | 具有用于保持半导体器件的闩锁和浮板的半导体测试插座 | |
US20080218177A1 (en) | Contact insert for a microcircuit test socket | |
KR100912467B1 (ko) | 커넥터용 연결핀 및 핀형 커넥터 | |
KR101362546B1 (ko) | 인서트 조립체 및 이를 포함하는 전자 부품 수납 장치 | |
KR101071743B1 (ko) | 전기 커넥터 | |
US10935570B2 (en) | Intermediate connection member and inspection apparatus | |
TW201830038A (zh) | 預載型連結式插座滑動安裝座 | |
KR20150102953A (ko) | 테스트 시스템용 인터페이스 | |
KR102198301B1 (ko) | 소켓 보드 조립체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |