KR20160118970A - 반도체 기판의 제조 방법 - Google Patents

반도체 기판의 제조 방법 Download PDF

Info

Publication number
KR20160118970A
KR20160118970A KR1020160040017A KR20160040017A KR20160118970A KR 20160118970 A KR20160118970 A KR 20160118970A KR 1020160040017 A KR1020160040017 A KR 1020160040017A KR 20160040017 A KR20160040017 A KR 20160040017A KR 20160118970 A KR20160118970 A KR 20160118970A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
diffusion
agent composition
impurity diffusion
component
Prior art date
Application number
KR1020160040017A
Other languages
English (en)
Inventor
요시히로 사와다
Original Assignee
도쿄 오카 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016046024A external-priority patent/JP6616712B2/ja
Application filed by 도쿄 오카 고교 가부시키가이샤 filed Critical 도쿄 오카 고교 가부시키가이샤
Publication of KR20160118970A publication Critical patent/KR20160118970A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 불순물 확산 성분을 포함하는 확산제 조성물을 반도체 기판 상에 도포한 후, 형성된 도포막을 가열하여 반도체 기판 중에 불순물 확산 성분을 확산시키는 반도체 기판의 제조 방법으로서, 나노 스케일 막 두께로의 확산제 조성물의 도포와 단시간 열처리에 의해서, 반도체 기판 중에 불순물 확산 성분을 양호하게 확산시킬 수 있는 반도체 기판의 제조 방법을 제공하는 것이다.
확산제 조성물로서 불순물 확산 성분(A)과 이소시아네이트기를 가지는 소정 구조의 Si화합물(B)을 포함하는 조성물을 이용하는 경우에 확산제 조성물을 30 nm이하의 막 두께로 반도체 기판 상에 도포하면서 확산제 조성물의 도포막을 소정의 방법에 의해 단시간 가열한다.

Description

반도체 기판의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE}
본 발명은, 불순물 확산 성분을 포함하는 확산제 조성물을 반도체 기판 상에 도포 한 후, 확산제 조성물로 이루어진 도포막에 의하여 불순물 확산 성분을 반도체 기판에 확산시키는 것인 반도체 기판의 제조 방법에 관한 것이다.
트랜지스터, 다이오드, 태양 전지 등의 반도체 소자에 이용되는 반도체 기판은 반도체 기판에 인이나 붕소 등의 불순물 확산 성분을 확산시켜서 제조되고있다.
이러한 반도체 기판의 제조 방법으로서는, 예를 들면, 유기 인 화합물과 같은 불순물 확산 성분, 증점용 폴리머, 유기용매, 및 물을 포함하는 확산제 조성물을 반도체 기판 상에 도포한 후, 1000℃ 초과의 온도에서, 예를 들면 10시간과 같은 장시간 가열을 수행하고, 불순물 확산 성분을 반도체 기판에 확산시키는 방법이 알려져 있다(특허문헌1 참조).
특개 제2005-347306호 공보
그러나, 특허 문헌 1에 기재된 방법으로는 불순물 확산 성분을 확산시키기 위해서 10 시간과 같은 장시간의 가열 처리를 수행하기 때문에 반도체 기판의 생산성의 점에서 문제가 있다. 따라서, 단시간의 가열 처리로도 양호하게 불순물 확산 성분을 반도체 기판 중에 확산시킬 수 있는 반도체 기판의 제조 방법이 요구되고 있다.
또한, 반도체 기판은, 그 표면에 3 차원의 입체 구조를 가질 수 있다. 3 차원의 입체 구조로서는, 예를 들면, 복수의 소스 핀, 복수의 드레인 핀, 그러한 핀에 대해서 직교 하는 게이트를 구비하고, Fin-FET으로 불려지는 멀티 게이트 소자를 형성하기 위한 입체 구조와 같은 나노 스케일의 3 차원 구조를 들 수 있다.
이 경우, 확산제 조성물의 도포막으로부터 불순물 확산 성분을 반도체 기판 표면으로 균일하게 확산시키기 위해서는, 입체 구조의 오목부의 측벽의 표면 등에도 균일한 막 두께의 도포막을 형성하는 것이 바람직하다. 이 때문에, 확산제 조성물을 나노 스케일의 막 두께로 기판의 전체 표면에 균일하게 도포하고, 형성된 얇은 도포 막으로 불순물 확산 성분을 양호하게 확산시킬 필요가 있다.
그러나, 특허 문헌 1에 개시되어 있듯이 증점용 폴리머를 포함하는 확산제 조성물은, 확산제 조성물을 반도체 기판의 표면에 나노 스케일의 막 두께로 균일하게 도포하는 것은 곤란하다.
본 발명은, 상기의 과제를 감안하여 이루어진 것으로, 불순물 확산 성분을 포함하는 확산제 조성물을 반도체 기판 상에 도포한 후, 형성된 도포막을 가열하여 반도체 기판 중에 불순물 확산 성분을 확산시키는 반도체 기판의 제조 방법으로서, 나노 스케일의 막 두께로 확산제 조성물의 도포와 단시간의 열처리에 의하여, 반도체 기판 중에 불순물 확산 성분을 양호하게 확산시킬 수 있는 반도체 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 확산제 조성물로서 불순물 확산 성분(A)과 이소시아네이트기를 가지는 소정 구조의 Si화합물(B)을 포함하는 조성물을 이용하는 경우에, 확산제 조성물을 30 nm 이하의 막 두께로 반도체 기판 상에 도포하면서, 확산제 조성물의 도포막을 소정의 방법에 의해 단시간 가열처리 함으로써, 도포막으로부터 반도체 기판으로 불순물 확산 성분을 양호하게 확산시킬 수 있는 것이 가능한 것을 발견하고, 본 발명을 완성하기에 이르렀다.
구체적으로, 본 발명은,
반도체 기판 상에 확산제 조성물을 도포하여 30 nm 이하 막 두께의 도포막을 형성하는 도포 공정과,
확산제 조성물 중의 불순물 확산 성분(A)을 반도체 기판에 확산시키는 확산 공정을 포함하고,
확산제 조성물이 불순물 확산 성분(A)과 하기 식(1)로 나타내는 Si화합물(B)을 포함하며,
불순물 확산 성분(A)의 확산이 램프 어닐링법, 레이저 어닐링법, 및 마이크로파 조사법으로 이루어진 군에서 선택되는 1종 이상의 방법에 의해 수행되는, 반도체 기판의 제조 방법에 관한 것이다.
R4- nSi(NCO)ｎ- 식(1)
(식(1) 중, Ｒ은 탄화수소기이며, n은 3 또는 4의 정수이다.)
본 발명에 의하면, 불순물 확산 성분을 포함하는 확산제 조성물을 반도체 기판 상에 도포한 후, 형성된 도포막을 가열하여 반도체 기판 중에 불순물 확산 성분을 확산시키는 반도체 기판의 제조 방법으로서, 나노 스케일 막 두께로의 확산제 조성물의 도포와 단시간의 가열처리에 의하여 반도체 기판 중에 불순물 확산 성분을 양호하게 확산시킬 수 있는 반도체 기판의 제조방법을 제공할 수 있다.
본 발명에 따른 반도체 기판의 제조 방법은 반도체 기판 상에 확산제 조성물을 도포하여 30nm 이하의 막 두께의 도포막을 형성하는 도포 공정과, 확산제 조성물 중의 불순물 확산 성분(A)를 반도체 기판에 확산시키는 확산 공정을 포함한다. 확산제 조성물은 불순물 확산 성분(A)과 하기 식(1)로 나타내는 Si화합물(B)를 포함한다.
R4- nSi(NCO)ｎ- 식(1)
(식(1) 중, Ｒ은 탄화수소기이며, n은 3 또는 4의 정수이다.)
이하에서 도포 공정 및 확산 공정에 대하여 차례로 설명한다.
<<도포공정>>
도포 공정에서는 반도체 기판 상에 확산제 조성물을 도포하여 30nm 이하 막두께의 도포 막을 형성한다. 이하, 도포 공정에 대하여 확산제 조성물, 반도체 기판, 도포 방법 순으로 설명한다.
<확산제 조성물>
확산제 조성물로서는 불순물 확산 성분(A)과 하기 식(1)로 나타내는 Si화합물(B)을 포함한다. 본 명세서에 있어서 Si화합물(B)을 가수분해성 실란 화합물(B)로 기재한다. 이하, 확산제 조성물이 포함하는 필수 또는 임의의 성분과 확산제 조성물의 제조 방법에 대하여 설명한다.
[불순물 확산 성분(A)]
불순물 확산 성분(A)은 종래부터 반도체 기판에 대한 도핑에 이용되고 있는 성분이면 특별히 한정되지 않고, n형 도펀트이어도, p형 도펀트이어도 된다. n형 도펀트로서는, 인, 비소, 및 안티몬 등의 단체(), 및 이들 원소를 포함하는 화합물을 들 수 있다. p형 도펀트로서는 붕소, 갈륨, 인듐 및 알루미늄 등의 단체 및 이들의 원소를 포함하는 화합물을 들 수 있다.
불순물 확산 성분(A)으로서는, 입수의 용이성이나 취급이 용이한 점으로부터, 인 화합물, 붕소 화합물, 또는 비소 화합물이 바람직하다. 바람직한 인 화합물로는 인산, 아인산, 디아인산, 폴리 인산 및 오산화 인과 아인산 에스테르류, 인산 에스테르류, 아인산 트리스(트리알킬 실릴) 및 인산 트리스(트리알킬 실릴) 등을 들 수 있다. 바람직한 붕소 화합물로서는 붕산, 메타 붕산, 보론 산과 붕산 과붕산 및 삼산화 이붕소 및 붕산 트리 알킬을 들 수 있다. 바람직한 비소 화합물로는 비산 및 비산 트리 알킬을 들 수 있다.
인 화합물로서는 아인산 에스테르류, 인산 에스테르류, 아인산 트리스(트리알킬 실릴) 및 인산 트리스(트리 알킬 실릴)가 바람직하고, 그 중에서도 인산 트리메틸, 인산 트리에틸, 아인산 트리메틸, 아인산 트리에틸, 인산 트리스(트리메톡시 실릴) 및 아인산 트리스(트리메톡시 실릴)가 바람직하고, 인산 트리메틸, 아인산 트리메틸 및 인산 트리스(트리메틸 실릴)이 보다 바람직하고, 인산 트리메틸이 특히 바람직하다.
붕소 화합물로서는 트리메틸 붕소산, 트리에틸 붕소산, 트리메틸 보레이트 및 트리에틸 보레이트가 바람직하다.
비소 화합물로서는 비소산, 트리에톡시 비소산 및 트리-n-부톡시 비소산이 바람직하다.
확산제 조성물 중의 불순물 확산 성분(A)의 함량은 특별히 한정되지 않는다. 확산제 조성물 중의 불순물 확산 성분(A)의 함량은 불순물 확산 성분(A) 중에 포함되는 인, 비소, 안티몬, 붕소, 갈륨, 인듐 및 알루미늄 등의 반도체 기판 중에서 도펀트로서 작용하는 원소의 양(몰)이, 가수 분해성 실란 화합물(B)에 포함되는 Si의 몰수의 0.01~5배가 되는 양이 바람직하고, 0.05~3배가 되는 양이 보다 바람직하다.
[가수분해성 실란 화합물(B)]
확산제 조성물은 가수분해성 실란 화합물(B)을 함유한다. 가수분해성 실란 화합물(B)은 하기 식(1):
R4- nSi(NCO)ｎ- 식(1)
(식(1) 중, Ｒ은 탄화수소기이며, n은 3 또는 4의 정수이다.)
로 표시되는 화합물이다.
따라서, 확산제 조성물을 반도체 기판에 도포하여 박막을 형성하면, 가수분해성 실란 화합물이 가수분해 축합하여 도포막 내에 규소 산화물계의 극히 얇은 막이 형성된다. 도포막 내에, 규소 산화물계의 극히 얇은 막이 형성되는 경우, 상술한 불순물 확산 성분(A)의 기판외에 대한 외부 확산이 억제되어, 확산제 조성물로 이루어진 막이 박막에서도, 양호하면서도 균일하게 반도체 기판에 불순물 확산 성분(A)이 확산된다.
식(1) 중 R로서의 탄화수소기는 본 발명의 목적을 저해하지 않는 범위에서 특별히 한정되지 않는다. R로서는 탄소 원자수 1~12의 지방족 탄화수소기, 탄소 원자수 1 내지 12의 방향족 탄화수소기, 탄소원자수 1~12의 아랄킬기가 바람직하다.
탄소 원자수 1~12의 지방족 탄화수소기의 바람직한 예로서는, 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, sec-부틸기, iso-부틸기, tert-부틸기, n-펜틸기, iso-펜틸기, 네오펜틸기, 시클로펜틸기, n-헥실기, 시클로헥실기, n-헵틸기, 시클로헵틸기, n-옥틸기, 시클로옥틸기, n-노닐기, n-데실기, n- 운데실기, 및 n-도데실기를 들 수 있다.
탄소 원자수 1~12의 방향족 탄화수소기의 바람직한 예로서는, 페닐기, 2-메틸페닐 기, 3-메틸페닐기, 4-메틸페닐기, 2-에틸페닐기, 3-에틸페닐기, ４-에틸페닐기, α-나프틸기, β-나프틸기, 및 비페닐기를 들 수 있다.
탄소 원자수 1~12의 아랄킬기의 바람직한 예로서는, 벤질기, 페네틸기, α-나프틸메틸기, β-나프틸메틸기, 2-α-나프틸에틸기, 2-β-나프틸에틸기를 들 수 있다.
이상에서 설명한 탄화수소기 중에서는 메틸기, 에틸기가 바람직하고, 메틸기가 보다 바람직하다
식(1)로 표시되는 가수 분해성 실란 화합물(B) 중에서는, 테트라이소시아네이트 실란, 메틸트리이소시아네이트 실란 및 에틸트리이소시아네이트 실란이 바람직하고, 테트라이소시아네이트 실란이 보다 바람직하다.
확산제 조성물 중의 가수분해성 실란 화합물(B)의 함유량은, Si의 농도로서 0.001~3.0중량%가 바람직하고, 0.01~1.0중량%가 보다 바람직하다. 확산제 조성물이 이러한 농도로 가수분해성 실란 화합물(B)을 함유함으로써, 확산제 조성물을 이용하여 형성된 얇은 도포막에서 불순물 확산 성분(Ａ)의 외부 확산을 양호하게 억제하고, 불순물 확산 성분을 양호하게 반도체 기판에 확산시킬 수 있다.
[유기용제(S)]
확산제 조성물은 통상, 박막 도포막을 형성 할 수 있도록 용매로서 유기 용제 (S)를 포함한다. 유기 용제(S)의 종류는 본 발명의 목적을 저해하지 않는 범위에서 특별히 한정되지 않는다.
또한, 확산제 조성물은 가수 분해성 실란 화합물(B)를 포함하기 때문에, 실질적으로 물을 포함하지 않는 것이 바람직하다. 확산제 조성물 중 실질적으로 물을 포함하지 않는다는 것은, 가수 분해성 실란 화합물(B)이 본 발명의 목적을 저해할 정도로 가수 분해되는 양의 물을 확산제 조성물이 함유하지 않는 것을 의미한다.
유기용제(S)의 구체적인 예로서는, 디메틸 설폭사이드 등의 설폭사이드류；디메틸 설폰, 디에틸 설폰, 비스(2-히드록시 에틸) 설폰, 테트라메틸렌설폰 등의 설폰류; N,N-디메틸폼아미드, N-메틸폼아미드, N,N-디메틸아세트아미드, N-메틸아세트아미드, N,N-디에틸아세트아미드 등의 아미드류； N-메틸-2-피롤리돈, N-에틸-2-피롤리돈, N-프로필-2-피롤리돈, N-히드록시메틸-2-피롤리돈, N-히드록시에틸-2-피롤리돈 등의 락탐류； 1,3-디메틸-2-이미다졸리디논, 1,3-디에틸-2-이미다졸리디논, 1,3-디이소프로필-2-이미다졸리디논 등의 이미다졸리디논류； 에틸렌글리콜 디메틸 에테르, 에틸렌글리콜 디에틸 에테르, 디에틸렌글리콜 디메틸 에테르, 디에틸렌글리콜 메틸 에틸 에테르, 디에틸렌글리콜 디에틸 에테르, 트리에틸렌 글리콜 디메틸 에테르 등의 (폴리)알킬렌글리콜 디알킬 에테르류； 에틸렌글리콜 모노메틸 에테르 아세테이트, 에틸렌글리콜 모노 에틸 에테르 아세테이트, 디에틸렌글리콜 모노메틸 에테르 아세테이트, 디에틸렌글리콜 모노 에틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 모노 에틸 에테르 아세테이트 등의 (폴리)알킬렌 글리콜 알킬 에테르 아세테이트류； 테트라 히드로퓨란 등의 다른 에테르류； 메틸 에틸 케톤, 시클로헥사논, 2-헵타논, 3-헵타논 등의 케톤류；2-히드록시 프로피온산 메틸, 2-히드록시 프로피온산 에틸 등의 유산 알킬 에스테르류； 3-메톡시 프로피온산 메틸, 3-메톡시 프로피온산 에틸, 3-에톡시 프로피온산 메틸, 3-에톡시 프로피온산 에틸, 에톡시 아세트산에틸, 3-메틸-3-메톡시 부틸 아세테이트, 3-메틸-3-메톡시 부틸 프로피오네이트, 아세트산에틸, 아세트산-n-프로필, 아세트산-i-프로필, 아세트산-n-부틸, 아세트산-i-부틸, 포름산-n-펜틸, 아세트산-i-펜틸, 프로피온산-n-부틸, 부티르산 에틸, 부티르산-n-프로필, 부티르산-i-프로필, 부티르산-n-부틸, 피루브산 메틸, 피루브산 에틸, 피루브산-n-프로필, 아세토 아세트산 메틸, 아세토 아세트산 에틸, 2-옥소 부탄산 에틸 등의 다른 에스테르류； β-프로피오 락톤, γ-부티로락톤, δ-펜티로 락톤 등의 락톤류； n-헥산, n-헵탄, n-옥탄, n-노난, 메틸옥탄, n-데칸, n-운데칸, n-도데칸, 2,2,4,6,6-펜타메틸헵탄, 2,2,4,4,6,8,8-헵타메틸노난, 시클로헥산, 메틸시클로헥산 등의 직쇄상, 분기쇄상, 또는 환상의 탄화수소류； 벤젠, 톨루엔, 나프탈렌, 1,3,5-트리메틸벤젠 등의 방향족 탄화수소류； p-멘탄, 디페닐멘탄, 리모넨, 테르피넨, 보르난, 노르보르난, 피난 등의 테르펜류; 등을 들 수 있다. 이러한 유기 용제는 단독 또는 2 종 이상을 혼합하여 사용할 수 있다.
확산제 조성물이 가수분해성 실란 화합물(B)을 포함하기 때문에, 유기용제(S)는 가수분해성 실란 화합물(B)과 반응하는 관능기를 가지지 않는 것이 바람직하게 사용된다. 특히, 가수분해성 실란 화합물(B)이 이소시아네이트기를 가지는 경우, 가수분해성 실란 화합물(B)과 반응하는 작용기를 가지지 않는 유기용제(S)를 이용하는 것이 바람직하다.
가수분해성 실란 화합물(B)과 반응하는 관능기로서는 가수분해에 의하여 수산기를 생성할 수 있는 기와 직접 반응하는 관능기, 가수분해에 의하여 생성되는 수산기(실란올기)와 반응하는 관능기의 양쪽이 포함된다. 가수분해성 실란 화합물(B)과 반응하는 관능기로서는 예를 들어, 수산기, 카르복시기, 아미노기, 할로겐 원자 등을 들 수 있다.
가수분해성 실란 화합물(B)과 반응하는 관능기를 가지지 않는 유기용제의 바람직한 예로서는, 상기 유기용제(S)의 구체적인 예로서, 모노 에테르류, 쇄상 디에테르류, 환상 디에테르류, 케톤류, 에스테르류, 활성 수소 원자를 가지지 않는 아미드계 용제, 설폭시드류, 할로겐을 포함하고 있어도 되는 지방족 탄화수소계 용제, 및 방향족 탄화수소계 용제의 구체적인 예로서 열거된 유기 용제를 들 수 있다.
[그 외의 성분]
확산제 조성물은 본 발명의 목적을 저해하지 않는 범위에서 계면 활성제, 소포제, pH 조절제, 점도 조절제 등의 다양한 첨가제를 포함할 수 있다. 또한, 확산제 조성물은 도포성이나 제막성을 개선하는 목적으로 바인더 수지를 포함할 수 있다. 바인더 수지로서는 다양한 수지를 사용할 수 있으며, 아크릴 수지가 바람직하다.
[확산제 조성물의 제조 방법]
확산제 조성물은, 상기의 필수 또는 임의의 성분을 혼합하여 균일한 용액으로 함으로써 제조 할수 있다. 확산제 조성물의 제조 시 불순물 확산 성분(A)과 가수 분해성 실란 화합물(B)은, 미리 유기 용제(S)에 용해시킨 용액으로 하여 사용할 수 있다. 확산제 조성물은 필요에 따라서 소망하는 개구경 필터에 의해 여과할 수 있다. 이러한 여과 처리에 의하여 불용성의 불순물이 제거될 수 있다.
<반도체 기판>
반도체 기판으로서는 종래부터 불순물 확산 성분을 확산시키는 대상으로 이용되는 다양한 기판을 특별한 제한 없이 사용할 수 있다. 반도체 기판으로는 일반적으로 실리콘 기판이 이용된다.
반도체 기판은 입체 구조를 확산제 조성물이 도포된 면 상에 포함하고 있어도 된다. 본 발명에 의하면, 반도체 기판과 같은 입체 구조, 특히, 나노 스케일의 미세한 패턴을 구비하는 입체 구조를 그 표면에 포함하고 있을 경우에도, 상기에서 설명한 확산제 조성물을 30nm 이하의 막 두께가 되도록 도포하여 형성된 얇은 도포 막을 반도체 기판 상에 형성함으로써, 불순물 확산 성분을 반도체 기판에 양호하면서도 균일하게 확산시킬 수 있다.
패턴의 형상은 특별히 한정되지 않지만, 전형적으로는 단면의 형상이 구형인 직선 모양 또는 곡선 모양의 라인 또는 홈이거나, 원기둥이나 각기둥을 제외하고 형성되는 홀(hole) 형상을 들 수 있다.
반도체 기판이 입체 구조로서 평행한 복수의 라인이 반복하여 배치되는 패턴을 그 표면에 구비한 경우, 라인 사이의 폭은 60nm 이하, 40nm 이하, 또는 20nm 이하의 폭으로 적용이 가능하다. 라인의 높이로서는 30nm 이상, 50nm 이상, 또는 100nm 이상의 높이로 적용이 가능하다.
<도포 방법>
확산제 조성물은 확산제 조성물을 이용하여 형성된 도포막의 막 두께가 30nm 이하, 바람직하게는 0.2~10nm가 되도록 반도체 기판 상에 도포된다. 확산제 조성물을 도포하는 방법은, 소망는 막 두께의 도포막을 형성 할 수 있는 것이면 특별히 한정되지 않는다. 확산제 조성물의 도포 방법으로서는 스핀 코팅법, 잉크젯법 및 스프레이법이 바람직하다. 또한, 도포막의 막 두께는 엘립소메터(Ellipsometer)를 이용하여 측정된 5 점 이상의 막 두께 평균값이다.
도포막의 막 두께는, 반도체 기판의 형상이나 임의로 설정되는 불순물 확산 성분(A)의 확산 정도에 대응하여, 30nm 이하의 임의 두께로 적절하게 설정될 수 있다.
확산제 조성물을 반도체 기판 표면에 도포 한 후, 반도체 기판의 표면을 유기 용제에 의하여 린스하는 것도 바람직하다. 도포막의 형성 후, 반도체 기판의 표면을 린스함으로써, 도포막의 막 두께를 더욱 균일하게 할 수 있다. 특히 반도체 기판이 그 표면에 입체 구조를 가지는 것인 경우, 입체 구조의 저부(단차 부분)에 도포막의 막 두께가 두껍게 되기 쉽다. 그러나, 도포막의 형성 후 반도체 기판의 표면을 린스함으로써, 도포막의 막 두께를 균일화 할 수 있다.
린스로 이용하는 유기 용제로서는 확산제 조성물을 함유하고 있어도 되고, 상술한 유기 용제를 이용할 수 있다.
<<확산 공정>>
확산 공정에서는 확산제 조성물을 이용하여 반도체 기판 상에 형성된 얇은 도포막 중의 불순물 확산 성분(A)을 반도체 기판에 확산시킨다. 불순물 확산 성분(A)을 반도체 기판에 확산시킬 때의 가열은 램프 어닐링법, 레이저 어닐링법 및 마이크로파 조사법으로 이루어진 군에서 선택되는 1종 이상의 방법에 의하여 수행된다.
램프 어닐링법으로는 래피드 서멀 어닐링법이나 플래시 램프 어닐링법을 들 수 있다.
래피드 서멀 어닐링법은, 확산제 조성물이 도포된 반도체 기판의 표면을 램프 가열에 의하여 높은 승온 속도로 확산 온도까지 승온시킨 후, 이어서 단시간 소정의 확산 온도를 유지한 후, 반도체 기판의 표면을 급냉하는 방법이다.
플래시 램프 어닐링법은 크세논 플래시 램프 등을 사용하여 반도체 기판의 표면에 섬광을 조사하고, 확산제 조성물이 도포된 반도체 기판의 표면만을 단시간에 소정의 확산 온도로 승온시키는 열처리 방법이다.
레이저 어닐링법이란, 반도체 기판의 표면에 다양한 종류의 레이저를 조사 함으로써, 확산제 조성물이 도포된 반도체 기판의 표면만을 극히 단시간으로 소정의 확산 온도로 승온 시키는 열처리 방법이다.
마이크로파 조사법이란, 반도체 기판의 표면에 마이크로파를 조사함으로써 확산제 조성물이 도포된 반도체 기판의 표면만을 극히 단시간에 소정의 확산 온도로 승온시키는 열처리 방법이다.
확산 공정에 있어서 불순물 확산 성분을 확산시킬 때의 확산 온도는 바람직하게는 600~1400℃, 보다 바람직하게는 800~1200 ℃이다. 기판 표면의 온도가 확산 온도에 도달 한 후, 상기 확산 온도를 소망하는 시간까지 유지하여도 된다. 미리 정한 확산 온도를 유지하는 시간은, 불순물 확산 성분이 양호하게 확산하는 범위에서, 될 수 있는 한 짧은 것이 바람직하다.
확산 공정에 있어서, 기판 표면을 소망하는 확산 온도까지 승온시킬 때의 승온 속도는 25℃/초 이상이 바람직하고, 불순물 확산 성분이 양호하게 확산하는 범위에서, 가능한 한 높은 것이 바람직하다.
또한, 본 발명에 따른 방법에 의하여 제조되는 반도체 기판을 이용하여 형성되는 반도체 소자에 대하여, 그 구조에 의하여 반도체 기판 표면의 얕은 영역에 있어서 고농도로 불순물 확산 성분을 확산시킬 필요가 있는 경우가 있다.
이 경우, 상기 불순물 확산 방법에 있어서, 기판 표면을 소정의 확산 온도까지 급속으로 승온시킨 후, 반도체 기판 표면을 급속으로 냉각하는 온도 프로파일을 채용하는 것이 바람직하다. 이러한 온도 프로파일에 의한 가열 처리는 스파이크 어닐링으로 불린다.
스파이크 어닐링에 있어서, 소정의 확산 온도에서의 유지 시간은 1초 이하가 바람직하다. 또한, 확산 온도는 950~1050℃가 바람직하다. 이러한, 확산 온도 및 유지 시간에 의해 스파이크 어닐링을 수행함으로써, 반도체 기판 표면의 얕은 영역에 있어서 고농도로 불순물 확산 성분을 확산시키기 쉽다.
이상, 설명한 본 발명에 따른 방법에 의하면, 불순물 확산 성분을 포함하는 확산제 조성물을 반도체 기판 상에 도포한 후, 형성된 도포막을 가열하여 반도체 기판 중에 불순물 확산 성분을 확산시키는 반도체 기판의 제조 방법에 있어서, 나노 스케일의 막 두께에서의 확산제 조성물의 도포와 단시간의 열처리에 의해, 반도체 기판 중에 불순물 확산 성분을 양호하게 확산시킬 수 있다.
실시예
이하, 실시예에 의해 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 이하의 실시예로 한정되는 것은 아니다.
[실시예 1~14]
확산제 조성물의 성분으로서 이하의 재료를 이용하였다. 불순물 확산 성분(A)로서는, 트리-n-부톡시 비소(농도 4중량%의 아세트산-n-부틸 용액)을 이용 하였다. 가수 분해성 실란 화합물(B)로서는 테트라이소시아네이트 실란을 이용 하였다. 유기 용제(S)로서는 아세트산-n-부틸을 이용하였다.
상기의 불순물 확산 성분(A)과 가수분해성 실란 화합물(B)과 유기용제(S)를, 불순물 확산 성분(A)의 농도와 가수분해성 실란 화합물(B)의 농도의 합계가 0.6 중량%, As/Si의 원소 비율이 0.5가 되도록 균일하게 혼합 한 후, 공경(孔徑) 0.2㎛의 필터로 여과하여 확산제 조성물을 얻었다.
평탄한 표면을 구비한 실리콘 기판(4 인치, P 형)의 표면에 스핀 코터를 이용하여 상술한 확산제 조성물을 도포하고, 막 두께 4.5nm의 도포막을 형성했다.
도포막의 형성 후 이하의 방법에 따라서 불순물 확산 성분의 확산 처리를 실시했다.
우선, 핫 플레이트 상에 도포막을 베이크했다. 이어서, 래피드 써말 어닐링 장치 (램프 어닐링 장치)를 이용하여 유량 1L/m의 질소 분위기 하에 있어서, 승온 속도 25℃/초의 조건으로 가열을 수행하고, 표 1에 기재된 불순물 확산 조건으로 확산을 수행했다. 표 1에 기재된 유지 시간의 시작점은 기판의 온도가 소정의 확산 온도에 도달한 시점이다. 확산 종료 후, 반도체 기판을 실온까지 급속하게 냉각하였다.
각 실시예의 조건으로 불순물 확산 처리가 실시된 기판에 대하여 사중 극형 이차 이온 질량 분석(Q-SIMS) 장치를 이용하여 As 면농도 (atoms/cm2)와 확산 깊이를 측정 했다. 또한, 확산 깊이는, 확산 후의 As량이 1.0E+14 (atoms/cc)가 되는 반도체 기판 표면으로부터의 깊이이다. 이러한 측정 결과를 표 1에 나타내었다.
불순물 확산 조건 As면농도(atoms/cm2) 확산 깊이(nm)
확산 온도(℃) 유지 시간(초)
실시예 1 1000 2 3.0E＋14 39.5
실시예 2 1000 10 4.8E＋14 67.3
실시예 3 1000 30 4.9E＋14 81.6
실시예 4 1050 2 4.3E＋14 59.2
실시예 5 1050 10 4.9E＋14 72.4
실시예 6 1050 30 5.3E＋14 95.4
실시예 7 1100 2 5.6E＋14 96.6
실시예 8 1100 30 7.2E＋14 146
실시예 9 1200 2 6.5E＋14 201
실시예 10 900 2 9.5E＋13 11.4
실시예 11 950 2 3.0E＋14 28.2
실시예 12 1000 0.1 4.4E＋14 27.1
실시예 13 1000 1 4.6E＋14 30.5
실시예 14 950 1 2.1E＋14 14.5
표 1에 의하면, 식(1)로 나타내는 가수 분해성 실란 화합물(B)를 함유하는 확산제 조성물을 이용하여 30nm 이하의 도포막을 형성하는 경우, 램프 어닐링법(래피드 써말 어닐링법)과 같은 단시간으로 가열을 수행하는 방법에 의하여 반도체 기판 중에 불순물 확산 성분이 양호하게 확산되는 것을 알 수 있었다.
또한, 표 1로부터 불순물 확산시의 유지 시간이 짧을수록 기판 표면으로부터 얕은 위치에 있어서, 고농도로 불순물 확산 성분이 확산되는 것을 알 수 있다. 표 1에 의하면, 불순물 확산 성분을 고농도이면서 얕게 확산시키고 싶은 경우. 950~1050 ℃ 정도의 온도에서 5초 이하의 극히 짧은 시간, 불순물 확산 성분을 확산시키는 것이 바람직하다는 것을 알 수 있다.
[실시예 15~18]
확산제 조성물의 성분으로서 이하의 재료를 이용하였다. 불순물 확산 성분(A)으로서, 트리-n-부톡시 비소(농도 4중량%의 아세트산-n-부틸 용액)을 이용 하였다. 가수 분해성 실란 화합물(B)로서는, 메틸 테트라 이소시아네이트 실란을 이용하였다. 유기 용제(S)로서는 아세트산-n-부틸을 이용 하였다.
상기 불순물 확산 성분(A)과, 가수 분해성 실란 화합물(B)과, 유기 용제(S)를 불순물 확산 성분(A)의 농도와 가수 분해성 실란 화합물(B)의 농도 합계가 0.38 중량%, As/Si 원소 비율이 0.77이 되도록 균일하게 혼합 한 후, 공경 0.2㎛의 필터로 여과하여 확산제 조성물을 얻었다.
평탄한 표면을 구비한 실리콘 기판(4 인치, P 형)의 표면에 스핀 코터를 이용하여 상술한 확산제 조성물를 도포하고, 표 2에 기재된 막 두께의 도포막을 형성했다.
도포막의 형성 후, 이하의 방법에 따라서 불순물 확산 성분의 확산 처리를 실시했다.
우선, 핫 플레이트 상에 도포막을 베이크했다. 이어서, 래피드 써말 어닐링 장치 (램프 어닐링 장치)를 이용하여 유량 1L/m의 질소 분위기 하에 있어서, 승온 속도 25℃/초의 조건으로 가열을 수행하고, 표 2에 기재된 불순물 확산 조건으로 확산을 수행했다. 표 2에 기재된 유지 시간의 시작점은 기판의 온도가 소정의 확산 온도에 도달한 시점이다. 확산 종료 후, 반도체 기판을 실온까지 급속하게 냉각하였다.
각 실시예의 조건으로 불순물 확산 처리가 실시된 기판에 대하여 사중 극형 이차 이온 질량 분석(Q-SIMS) 장치를 이용하여 As 면농도(atoms/cm2)와 확산 깊이를 측정 했다. 또한, 확산 깊이는, 확산 후의 As량이 1.0E+17 (atoms/cc)가 되는 반도체 기판 표면으로부터의 깊이이다. 이러한 측정 결과를 표 2에 나타내었다.
도포막
막 두께(nm)		 확산 처리 조건 As면농도(atoms/cm2) 확산 깊이(nm)
온도(℃) 유지 시간
(초)
실시예 15 1.3 1000 1 4.2E＋13 11.5
실시예 16 1.3 1000 0.1 4.9E＋13 11.1
실시예 17 0.6 1000 1 9.0E＋12 8.1
실시예 18 0.6 1000 0.1 1.2E＋13 8.3
실시예 15~18로부터 가수 분해성 실란 화합물(B)를 실시예 1~14에서 사용된 테트라이소시아네이트 실란에서 메틸트리이소시아네이트 실란으로 변경하여도 확산제 조성물을 이용하여 30nm 이하의 도포막을 형성하는 경우에는 램프 어닐링법 (래피드 써말 어닐링법)과 같은 단시간으로 가열하는 방법에 의하여 반도체 기판 중에 불순물 확산 성분이 양호하게 확산되는 것을 알 수 있었다.
[실시예 19~40]
불순물 확산 성분(A) 및 가수 분해성 실란 화합물(B)은 각각 표 3에 기재된 화합물을 이용하였다. 유기 용제(S)로서는 아세트산-n-부틸를 이용하였다.
상기 불순물 확산 성분(A)과, 가수 분해성 실란 화합물(B)을 불순물 확산 성분 (A)의 농도와 가수 분해성 실란 화합물(B)의 농도 합계가 표 3에 기재된 합계 농도이며, P/Si 원소 비율이 표 3에 기재된 비율이 되도록 균일하게 혼합한 후, 공경 0.2㎛의 필터로 여과하여 확산제 조성물을 얻었다.
표 3 중 불순물 확산 성분(A)((A) 성분)에 관한 약어는 이하와 같다.
A1 : 아인산 트리스(트리메틸 실릴)
A2 : 인산 트리스(트리메틸 실릴)
A3 : 인산 트리메틸
표 3 중, 가수 분해성 실란 화합물(B)((B) 성분)에 관한 약어는 이하와 같다.
B1 : 테트라이소시아네이트 실란
B2 : 메틸트리이소시아네이트 실란
평탄한 표면을 구비한 실리콘 기판(4 인치, P 형)의 표면에 스핀 코터를 이용하여 상술한 확산제 조성물을 도포하고, 표 3에 기재된 막 두께의 도포막을 형성했다.
도포막의 형성 후, 이하의 방법에 따라서 불순물 확산 성분의 확산 처리를 실시했다.
우선, 핫 플레이트 상에 도포막을 베이크했다. 이어서, 래피드 써말 어닐링 장치 (램프 어닐링 장치)를 이용하여 유량 1L/m의 질소 분위기 하에 있어서, 승온 속도 25℃/초의 조건으로 가열을 수행하고, 표 3에 기재된 불순물 확산 조건으로 확산을 수행했다. 표 3에 기재된 유지 시간의 시작점은 기판의 온도가 소정의 확산 온도에 도달한 시점이다. 확산 종료 후, 반도체 기판을 실온까지 급속하게 냉각하였다.
각 실시예의 조건에서 불순물 확산 처리가 실시된 기판에 대하여 사중 극형 이차 이온 질량 분석(Q-SIMS) 장치를 이용하여 P 면농도(atoms/cm2)와 확산 깊이를 측정 했다. 또한, 확산 깊이는, 확산 후의 P량이 1.0E+17 (atoms/cc)가 되는 반도체 기판 표면으로부터의 깊이이다. 이러한 측정 결과를 표 3에 나타내었다.
확산제 조성물 도포막
막 두께(nm)		 확산 처리 조건 P면농도
(atoms/cm2)		 확산 깊이(nm)
(A) 성분 (B) 성분 합계 농도
(중량%)		 P/Si몰비 온도(℃) 유지 시간(초)
실시예 19 A1 B1 0.47 0.454 5.4 900 5 2.0E+12 13.0
실시예 20 A1 B1 0.47 0.454 5.4 1000 7 7.0E+12 37.3
실시예 21 A1 B1 0.47 0.454 5.4 1100 10 3.3E+13 111
실시예 22 A1 B2 0.43 0.454 5.6 900 5 3.0E+12 20.5
실시예 23 A1 B2 0.43 0.454 5.6 1000 7 1.5E+13 35.7
실시예 24 A1 B2 0.43 0.454 5.6 1100 10 3.2E+13 102
실시예 25 A2 B2 0.44 0.454 5.0 900 5 5.0E+12 19.9
실시예 26 A2 B2 0.44 0.454 5.0 1000 7 3.1E+13 38.4
실시예 27 A2 B2 0.44 0.454 5.0 1100 10 8.1E+13 91.6
실시예 28 A3 B1 0.46 0.907 0.6 1100 10 7.0E+11 7.52
실시예 29 A2 B2 0.44 0.454 4.3 900 5 2.0E+12 15.2
실시예 30 A2 B2 0.44 0.454 4.3 1000 7 2.3E+13 35.5
실시예 31 A2 B2 0.44 0.454 4.3 1100 10 6.7E+13 90.9
실시예 32 A2 B1 0.31 0.635 2.3 900 5 2.0E+12 13.7
실시예 33 A2 B1 0.31 0.635 2.3 1000 7 1.8E+13 29.5
실시예 34 A2 B1 0.31 0.635 2.3 1100 10 7.0E+13 89.4
실시예 35 A2 B2 0.44 0.454 4.3 1000 1 3.9E+13 42.4
실시예 36 A2 B2 0.44 0.454 4.3 1000 0.1 4.8E+13 42.7
실시예 37 A2 B2 0.44 0.454 4.3 1100 0.1 1.1E+14 77.5
실시예 38 A2 B1 0.31 0.635 2.3 1000 1 2.8E+13 38.7
실시예 39 A2 B1 0.31 0.635 2.3 1000 0.1 2.7E+13 31.0
실시예 40 A2 B1 0.31 0.635 2.3 1100 0.1 6.1E+13 65.1
실시예 19~40으로부터 가수 분해성 실란 화합물(B)를 함유하는 확산제 조성물을 이용하여 30nm 이하의 도포막을 형성하는 경우, 불순물 확산 성분이 인 화합물이어도 램프 어닐링법(래피드 써말 어닐링법)과 같은 단시간으로 가열하는 방법에 의하여 반도체 기판 중에 불순물 확산 성분이 양호하게 확산되는 것을 알 수 있었다.

Claims (3)

  1. 반도체 기판 상에 확산제 조성물을 도포하여 30 nm이하의 막 두께의 도포막을 형성하는 도포 공정과, 상기 확산제 조성물 중의 불순물 확산 성분(A)을 상기 반도체 기판에 확산시키는 확산 공정을 포함하고,
    상기 확산제 조성물은 상기 불순물 확산 성분(A)과 하기 식(1)로 나타내는 Si화합물(B)를 포함하며,
    상기 불순물 확산 성분(A)의 확산이 램프 어닐링법, 레이저 어닐링법, 및 마이크로파 조사법으로 이루어진 군에서 선택되는 1종 이상의 방법에 의해 수행되는 반도체 기판의 제조 방법:
    R4- nSi(NCO)ｎ- 식(1)
    (식(1) 중, Ｒ은 탄화수소기이며, n은 3 또는 4의 정수이다.)
  2. 청구항 1에 있어서,
    상기 불순물 확산 성분(A)을 확산시키는 방법이 램프 어닐링법인 반도체 기판의 제조 방법.
  3. 청구항 1 또는 2에 있어서,
    상기 도포막의 막 두께가 0.2~10 nm인 반도체 기판의 제조 방법.
KR1020160040017A 2015-04-03 2016-04-01 반도체 기판의 제조 방법 KR20160118970A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015076884 2015-04-03
JPJP-P-2015-076884 2015-04-03
JPJP-P-2016-046024 2016-03-09
JP2016046024A JP6616712B2 (ja) 2015-04-03 2016-03-09 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
KR20160118970A true KR20160118970A (ko) 2016-10-12

Family

ID=57017732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160040017A KR20160118970A (ko) 2015-04-03 2016-04-01 반도체 기판의 제조 방법

Country Status (2)

Country Link
US (1) US20160293425A1 (ko)
KR (1) KR20160118970A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6672034B2 (ja) * 2016-03-24 2020-03-25 東京応化工業株式会社 不純物拡散剤組成物、及び半導体基板の製造方法
JP7110021B2 (ja) * 2017-08-04 2022-08-01 東京応化工業株式会社 拡散剤組成物、及び半導体基板の製造方法
JP6480087B1 (ja) * 2018-02-02 2019-03-06 新電元工業株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347306A (ja) 2004-05-31 2005-12-15 Sanken Electric Co Ltd 液状不純物源材料及びこれを使用した拡散領域形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090677A (en) * 1998-04-29 2000-07-18 Micron Technology, Inc. Methods of thermal processing and rapid thermal processing
WO2001009266A1 (fr) * 1999-08-02 2001-02-08 Nippon Sheet Glass Co., Ltd. Article revetu d'une pellicule hydrophobe, composition liquide pour l'application de ladite pellicule hydrophobe, et procede de production d'article revetu d'une pellicule hydrophobe
US7625790B2 (en) * 2007-07-26 2009-12-01 International Business Machines Corporation FinFET with sublithographic fin width
US7951696B2 (en) * 2008-09-30 2011-05-31 Honeywell International Inc. Methods for simultaneously forming N-type and P-type doped regions using non-contact printing processes
US9023715B2 (en) * 2012-04-24 2015-05-05 Globalfoundries Inc. Methods of forming bulk FinFET devices so as to reduce punch through leakage currents

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347306A (ja) 2004-05-31 2005-12-15 Sanken Electric Co Ltd 液状不純物源材料及びこれを使用した拡散領域形成方法

Also Published As

Publication number Publication date
US20160293425A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
US9359513B1 (en) Dopant inks, methods of making dopant inks, and methods of using dopant inks
KR20160118970A (ko) 반도체 기판의 제조 방법
KR102436076B1 (ko) 반도체 기판의 제조 방법
KR20190015138A (ko) 확산제 조성물 및 반도체 기판의 제조 방법
CN107778876A (zh) 用于形成二氧化硅层的组成物、二氧化硅层和电子装置
TWI698493B (zh) 緻密二氧化矽質膜形成用組成物
CN106558483B (zh) 制造二氧化硅层的方法、二氧化硅层以及电子装置
KR20160125300A (ko) 확산제 조성물
JP2017011252A (ja) 半導体基板の製造方法
KR102387483B1 (ko) 반도체 기판의 제조 방법
JP6616712B2 (ja) 半導体基板の製造方法
KR102457375B1 (ko) 조성물 및 실리카질막의 제조 방법
JP6616711B2 (ja) 拡散剤組成物
KR20180073490A (ko) 불순물 확산제 조성물, 및 반도체 기판의 제조 방법
US10242875B2 (en) Impurity diffusion agent composition and method for manufacturing semiconductor substrate
US20230011185A1 (en) Laminate, method for manufacturing laminate, and method for manufacturing semiconductor substrate
WO2023006706A1 (en) Silicon-containing film forming composition and method for manufacturing silicon-containing film using the same
JP2018056204A (ja) 拡散剤組成物の塗布方法
JP6751036B2 (ja) 半導体基板の製造方法
WO2023099378A1 (en) Silicon-containing film forming composition and method for manufacturing silicon-containing film using the same
TW202018028A (zh) 二氧化矽系被膜形成用的組成物、具備二氧化矽系被膜的基板之製造方法，及添加於二氧化矽系被膜形成用的組成物之添加劑