KR20160081391A - V-피트 전류분산 요소를 갖는 수직형 발광 다이오드 및 그 제조 방법 - Google Patents
V-피트 전류분산 요소를 갖는 수직형 발광 다이오드 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20160081391A KR20160081391A KR1020140195164A KR20140195164A KR20160081391A KR 20160081391 A KR20160081391 A KR 20160081391A KR 1020140195164 A KR1020140195164 A KR 1020140195164A KR 20140195164 A KR20140195164 A KR 20140195164A KR 20160081391 A KR20160081391 A KR 20160081391A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- nitride semiconductor
- type
- pit
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 137
- 150000004767 nitrides Chemical class 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 abstract description 14
- 239000010980 sapphire Substances 0.000 abstract description 14
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 138
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- -1 InGaN Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
- H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 수직형 발광 다이오드 및 그 제조 방법에 관한 것으로, 본 발명의 일 실시예에 따른 수직형 발광 다이오드는, 지지기판; 상기 지지기판 상에 형성된 p형 전극; 상기 p형 전극 상에 형성된 p형 반도체층; 상기 p형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 n형 반도체층; 상기 n형 반도체층 상에 형성되고, 상기 n형 반도체층에 의해 메워진 V-피트가 형성된 질화 반도체층; 및 상기 질화 반도체층 상에 형성된 n형 전극을 포함하고, 상기 V-피트는 상기 질화 반도체층을 성장시키기 위한 성장기판에 형성된 다수의 돌출부에 의해 상기 돌출부와 정렬되어 형성되며, 상기 V-피트가 형성된 영역은 주변보다 높은 저항을 갖질 수 있다. 본 발명에 의하면, 성장기판인 사파이어 기판에 형성된 다수의 돌출부 상부에 V-피트 및 실전위가 형성된 영역이 주변의 다른 영역보다 높은 저항이 형성됨으로써, V-피트 사이에 전류 경로(current path)가 형성되어 전류 경로를 통해 전류가 집중되기 때문에 leakage(VR) 특성이 개선되며, Vf를 감소할 수 있는 효과가 있다.
Description
본 발명은 수직형 발광 다이오드 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 고저항 V-피트가 전류 누설 영역에 형성되어 내전압 특성이 향상된 수직형 발광 다이오드 및 그 제조 방법에 관한 것이다.
일반적으로 발광 다이오드는 p형 반도체층, 활성층 및 n형 반도체층으로 이루어진 반도체층에 전압을 인가하면 n형 반도체층에 있는 전자가 p형 반도체층의 정공과 만나서 재결합하면서 빛을 방출하는 원리를 이용하여 전류를 직접 빛으로 변환시킨다. 이러한 발광 다이오드는 에너지 변환 효율이 좋고, 수명이 길며, 빛의 지향성이 좋을 뿐만 아니라, 저전압 구동이 가능하다. 또한, 예열시간이나 복잡한 구동회로가 필요하지 않고, 충격 및 진동에도 강하기 때문에, 백열등, 형광등이나 수은등과 같은 기존의 광원을 대체할 차세대 광원으로 주목 받고 있다.
상기와 같은 발광 다이오드의 발광 효율은 내부 양자 효율(internal quantum efficiency), 광 추출 효율(extraction efficiency)에 의해 일반적으로 결정되지만, 그에 앞서, 인가된 전압이 발광 다이오드에 정상적으로 인가되는 것이 중요하다.
특히, 수평형 발광 다이오드와 달리, 수직형 발광 다이오드는 도 1에 도시된 바와 같이, 사파이어 기판(11) 위에 에피(epi)를 성장시킨 후에 사파이어 기판(11)을 제거하여 발광 다이오드를 제작하는데, 이로 인해, n전극과 p전극이 마주보도록 형성된다. 또한, 이 과정에서 사파이어 기판(11) 상에서 성장되는 질화물 반도체층(13)이 사파이어 기판과의 격자상수 차이로 인해 성장되면서 발생한 전위(threading dislocation)가 발광 다이오드의 구동 시 전류의 방향과 일치하기 때문에 누설량이 더 높아질 수 있는 단점이 있다. 상기와 같은 전위는 전자와 정공의 재결합 확률을 낮추는 원인이 되어 발광 다이오드의 전기적 특성이 낮아져 발광 다이오드의 발광 효율을 떨어뜨리는 문제가 있다.
본 발명이 해결하고자 하는 과제는, 발광 다이오드를 제조할 때, 사파이어 기판과의 격자상수로 인해 발생되는 결함에 의해 전기적 특성에 문제가 발생하는 것을 최소화하기 위한 수직형 발광 다이오드 및 그 제조 방법을 제공하는 것이다.
또한, 요철이 있는 기판을 제거하여 제거된 면에 기판 요철이 n형 반도체층에 전사되어 광 추출 효율이 크게 향상된 수직형 발광 다이오드를 제공한다.
본 발명의 일 실시예에 따른 수직형 발광 다이오드는, 지지기판; 상기 지지기판 상에 형성된 p형 전극; 상기 p형 전극 상에 형성된 p형 반도체층; 상기 p형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 n형 반도체층; 상기 n형 반도체층 상에 형성되고, 상기 n형 반도체층에 의해 메워진 V-피트가 형성된 질화 반도체층; 및 상기 질화 반도체층 상에 형성된 n형 전극을 포함하고, 상기 V-피트는 상기 질화 반도체층을 성장시키기 위한 성장기판에 형성된 다수의 돌출부에 의해 상기 돌출부와 정렬되어 형성되며, 상기 V-피트가 형성된 영역은 주변보다 높은 저항을 갖질 수 있다.
상기 질화 반도체층은 에칭에 의해 다수의 요철이 추가로 형성될 수 있고, 상기 V-피트는 상기 n형 전극의 하부와 활성층 사이에 형성될 수 있다. 또한, 상기 n형 전극은 상기 V-피트를 포함한 n형 반도체층을 일부 제거하고, 제거하지 않은 영역에 형성될 수 있다.
한편, 본 발명의 일 실시예에 따른 수직형 발광 다이오드 제조 방법은, 표면에 다수의 돌출부가 형성된 성장기판 상에 상기 다수의 돌출부가 노출되도록 제1 질화 반도체층을 형성하는 단계; 상기 노출된 다수의 돌출부 상부 및 제1 질화 반도체층을 덮어 V-피트가 형성되도록 상기 제1 질화 반도체층 상에 제2 질화 반도체층을 형성하는 단계; 상기 V-피트를 메우도록 상기 제2 질화 반도체층 상에 n형 반도체층을 형성하는 단계; 상기 n형 반도체층 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하고, 상기 V-피트는 상기 다수의 돌출부 상에 형성될 수 있다.
그리고 상기 성장기판 및 제1 질화 반도체층을 제거하는 단계; 및 상기 노출된 제2 질화 반도체층 상에 전극을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 노출된 제2 질화 반도체층 상에 다수의 요철이 형성되도록 건식 또는 습식 에칭하는 단계를 더 포함하고, 상기 전극은 다수의 요철이 형성된 제2 질화 반도체층 상에 형성될 수 있다.
이때, 상기 에칭하는 단계는 상기 V-피트가 일부에만 남도록 상기 제2 질화 반도체층을 에칭하고, 상기 전극은 상기 V-피트가 남은 상기 제2 질화 반도체층 상에 형성될 수 있다.
그리고 상기 V-피트가 형성된 영역은 주변보다 높은 저항을 가질 수 있으며, 상기 제1 질화 반도체층은 저농도 도핑층이고, 상기 제2 질화 반도체층은 고농도 도핑층일 수 있다.
본 발명에 의하면, 다수의 돌출부가 형성된 기판을 제거함으로써, 기판의 돌출부가 n형 반도체층에 전사되어 발광 다이오드의 광 추출 효율이 크게 향상될 수 있다.
그에 따라 다수의 돌출부의 첨부에 전위가 집중되어 전류 누설량이 증가되고 수직형 발광 다이오드의 특성상 전극이 서로 마주보는 구조로 인해 전류 누설량이 증가될 수 있는 것을, 성장 기판인 사파이어 기판에 형성된 다수의 돌출부 상부에 V-피트를 정렬시켜 V-피트가 형성된 영역이 주변의 다른 영역보다 높은 저항이 형성됨으로써, V-피트 사이에 전류 경로(current path)가 형성되어 전류 경로를 통해 전류가 집중되기 때문에 leakage 특성이 개선되며, VR를 증가할 수 있는 효과가 있다.
도 1은 종래의 수직형 발광 다이오드를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 수직형 발광 다이오드를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 수직형 발광 다이오드의 V-피트를 고농도로 매울 때, V-피트 사면의 두께를 설명하기 위한 도면이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 수직형 발광 다이오드의 제조 방법을 도시한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 수직형 발광 다이오드를 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 수직형 발광 다이오드의 VR 특성을 나타낸 그래프이다.
도 2는 본 발명의 일 실시예에 따른 수직형 발광 다이오드를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 수직형 발광 다이오드의 V-피트를 고농도로 매울 때, V-피트 사면의 두께를 설명하기 위한 도면이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 수직형 발광 다이오드의 제조 방법을 도시한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 수직형 발광 다이오드를 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 수직형 발광 다이오드의 VR 특성을 나타낸 그래프이다.
본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 더 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 수직형 발광 다이오드를 도시한 도면이다.
본 발명의 일 실시예에 따른 수직형 발광 다이오드(100)는 지지기판(200), p형 반도체층(146), 활성층(144), n형 반도체층(142) 및 제2 질화 반도체층(130)을 포함한다.
지지기판(200)은 절연성 기판, 도전성 기판 또는 회로 기판일 수 있다. 일례로, 지지기판(200)은 사파이어 기판, 질화갈륨 기판, 유리기판, 실리콘카바이드 기판, 실리콘 기판, 금속 기판 및 세라믹 기판 등일 수 있다. 또한, 지지기판(200)은 p형 반도체층(146)에 본딩되어 형성될 수 있고, 이에 따라 지지기판(200)과 p형 반도체층(146) 사이에서 이들을 본딩하는 본딩층(미도시)이 더 형성될 수 있다.
이때, 본딩층은 금속물질을 포함할 수 있으며, 나아가 지지기판(200)과 p형 반도체층(146) 사이에 반사층(미도시)이 더 형성될 수 있다. 반사층은 반사금속층과 베리어 금속층을 포함할 수 있고, 베리어 금속츠은 반사금속층을 덮도록 형성될 수 있다. 또한, 지지기판(200)과 p형 반도체층(146) 사이에 투명전극을 더 형성할 수도 있다.
p형 반도체층(146)은 Mg와 같은 p형 분순물이 도핑된 반도체층으로 형성될 수 있다. p형 반도체층(146)은 지지기판(200) 상에 형성되며, 단일층이나 다중층일 수 있으며, p형 클래드층 및 p형 콘택층을 포함할 수 있다. 그리고 p형 질화물 반도체층 상에 ITO와 같은 투명전극이 위치할 수 있다.
활성층(144)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, p형 반도체층(146) 상에 위치한다. 이를 위해 활성층(144)은 단일 양자우물구조 또는 양자장벽층과 양자우물층이 교대로 적층된 다중양자우물(MQW) 구조를 가질 수 있다. 양자장벽층은 양자우물층에 비해 밴드갭이 넓은 GaN, InGaN, AlGaN 또는 AlInGaN 등의 질화물 반도체층으로 형성될 수 있다. 본 발명의 일 실시예에서 캐리어의 재결합 효율을 향상시키기 위해 양자장벽층은 AlInGaN으로 형성될 수 있다.
양자우물층은 양자장벽층보다 상대적으로 밴드갭이 좁은 질화물 반도체층으로 형성될 수 있는데, 일례로, InGaN 등의 질화 갈륨계 반도체층으로 형성될 수 있고, 밴드갭 조절을 위한 조성비는 원하는 광 파장에 의해 결정될 수 있다.
n형 반도체층(142)은 n형 불순물이 도핑된 질화물계 반도체층으로, 일례로, Si가 도핑된 질화물 반도체층으로 형성될 수 있다. n형 반도체층(142)에 도핑되는 Si 도핑 농도는 5W17/㎤내지 5E19/㎤일 수 있다. 그리고 n형 반도체층(142)은 MOCVD 기술을 사용하여 챔버 내로 금속소스 가스를 공급하여 100℃ 내지 1200℃(예컨대, 1050℃ 내지 1100℃)에서 150Torr 내지 200Torr의 성장 압력 하에서 성장될 수 있다.
제2 질화 반도체층(130)은 n형 반도체층(142) 상에 위치하며, n형 반도체층(142)보다 n형 도핑 농도가 더 높을 수 있다. 제2 질화 반도체층(130)은 성장기판(110)의 다수의 돌출부(112)가 노출된 상태로 성장된 층이기 때문에 제2 질화 반도체층(130)과 n형 반도체층(142) 경계에 성장기판(110)의 다수의 돌출부(112)와 정렬된 V-피트(V)가 형성된다. 제2 질화 반도체층(130)에 V-피트(V)가 형성시키는 것에 대해서는 후술한다. V-피트(V)가 형성된 위치의 영역은 주변 영역에 비해 높은 저항이 형성되는데, 이는 V-피트(V)가 형성된 영역은 주변보다 Si의 도핑이 잘 이루어지지 않기 때문이다. 보다 자세히 설명하면, V-피트(V) 사면은 반극성 면이기 때문에 Si가 결정에 침투하기가 극성면보다 어렵기 때문에 수평면보다 도핑량이 적다.
또한, 도 3에 도시된 바와 같이, V-피트(V) 상부에 도핑이 이루어질 때, 수평면의 두께(t1)보다 V-피트(V)의 사면의 수직 두께(t3)가 얇아지기 때문에 도핑량이 적어지고, 그에 따라 저항이 증가된다. 이때, 수평면의 두께(t1)와 사면의 수직방향의 두께(t2)는 동일하거나 유사하지만, 사면의 수직 두께(t3)는 수평면의 두께(t1)보다 얇다.
그리고 제2 질화 반도체층(130)의 상부 표면은 에칭에 의해 요철 형상의 다수의 콘이 형성된다. 에칭이 이루어진 제2 질화 반도체층(130) 상에 n형 전극(150)이 형성될 수 있다. 또한, n형 전극(150)이 형성되는 위치에는 다수의 콘이 형성되지 않고 n형 전극(150)의 주변에만 다수의 콘이 형성될 수도 있다. 이때, 다수의 콘은 성장기판을 제거하여 발생하는 요철과 다르며, 다수의 콘과 요철은 중첩되어 나타날 수 있고, 다수의 콘은 요철보다 단위 요소의 크기가 더 작을 수 있다.
상기와 같이, 제2 질화 반도체층(130)에 형성된 V-피트(V)에 의해 V-피트(V)가 형성된 영역은 주변보다 저항이 높기 때문에 n형 전극(150)을 통해 전류가 인가되면, V-피트(V)와 인접한 V-피트(V) 사이에 전류가 집중되는 전류 경로(C)가 형성될 수 있다. 그에 따라 역전압(VR)을 높일 수 있어 누설전류(leakage)를 줄이고 내전압 특성을 높일 수 있다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 수직형 발광 다이오드(100)의 제조 방법을 도시한 도면이다.
본 발명의 일 실시예에 따른 수직형 발광 다이오드 제조 방법에 대해 도 4 내지 도 7에 도시된 도면을 참조하여 설명하되, 필요에 따라 도 2를 참조하여 설명한다.
도 4를 참조하면, 다수의 돌출부(112)에 제1 질화 반도체층(120)을 성장시킨다. 다수의 돌출부(112)는 발광구조체(140)를 성장시키기 위한 기판이면 한정되지 않는다. 일례로, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등일 수 있다. 그리고 본 발명의 일 실시예에서 다수의 돌출부(112)는 패터닝된 사파이어 기판(PSS)이 이용된 것에 대해서 설명한다. 사파이어 기판에 형성된 패터닝은 다수의 돌출부(112)가 형성되며, 다수의 돌출부(112) 형상은 반구형상으로 도면에 도시하였지만, 필요에 따라 다양한 형상으로 형성할 수 있다.
상기와 같이, 다수의 돌출부(112)가 형성된 다수의 돌출부(112) 상에 제1 질화 반도체층(120)을 성장시키는데, 성장기판(110) 전체가 아닌 다수의 돌출부(112) 사이에만 제1 질화 반도체층(120)을 성장시킨다. 즉, 다수의 돌출부(112) 상부가 노출되도록 제1 질화 반도체층(120)을 입체적(3D)로 성장시킨다. 이때, 제1 질화 반도체층(120)은 GaN을 포함할 수 있고, 제1 질화 반도체층(120)은 성장기판(110)이 사파이어 기판일 때, 다른 반도체층이 성장될 수 있도록 하는 핵층 역할을 할 수 있으며, 사파이어 기판과 다른 반도체층들 간의 격자상수 차이에 의한 스트레스를 완화시키는 버퍼 역할을 할 수 있다.
도 5를 참조하면, 제1 질화 반도체층(120) 상에 제2 질화 반도체층(130)을 성장시킨다. 이때, 제2 질화 반도체층(130)은 상기에서 설명한 바와 같이, 실리콘이 포함된 층으로, 제2 질화 반도체층(130)을 평면적(2D)으로 제1 질화 반도체층(120)과 성장기판(110)을 덮도록 성장시키는데, 성장기판(110)에 형성된 다수의 돌출부(112)에 의해 해당 위치의 상부에 V-피트(V)가 형성된다. 이는 다수의 돌출부(112)에 의해 해당 위치에 실전위(D)가 형성되면서 실리콘 도핑이 어렵기 때문이다.
고농도로 도핑된 n형 도펀트는 결정의 품질을 저하시킬 수 있다. 따라서 성장의 기저를 이루는 제1 질화 반도체층(120)은 n형 도핑 농도가 제2 질화 반도체층(130)보다 낮을 수 있다. 반면, 제2 질화 반도체층(130)은 V-피트(v)의 저항차를 형성시키는 층으로 인접한 상층과 하층보다 도핑 농도가 높을 수 있다.
이때, V-피트(V)는 성장기판(110)에 형성된 다수의 돌출부(112) 상부에 각각 형성되어 다수의 돌출부(112)와 정렬될 수 있다.
도 6을 참조하면, V-피트(V)가 형성된 제2 질화 반도체층(130) 상에 V-피트(V)를 메우도록 발광구조체(140)가 성장된다. 이때, n형 반도체층(142)에 의해 제2 금속화함물에 형성된 V-피트(V)가 메워진다.
그리고 도 7을 참조하면, 발광구조체(140)의 성장이 완료되면, 성장기판(110)을 분리 및 제거하는데, 이때, 제1 질화 반도체층(120)도 함께 분리 및 제거된다. 본 발명의 일 실시예에서 성장기판(110)은 레이저 리프트 오프, 화학적 리프트 오프, 스트레스 리트프 오프, 열적 리프트 오프, 래핑 등의 방법을 이용하여 발광구조체(140)에서 분리 및 제거될 수 있다. 여기서, 도 7은 도 6에서 성장기판(110) 및 제1 질화 반도체층(120)을 분리 및 제거한 다음, 180도 회전한 상태를 도시한 도면이다.
이렇게 도 7에 도시된 바와 같이, 성장기판(110)을 분리 및 제거한 다음, 제1 질화 반도체층(120)의 상부를 에칭하여 다수의 콘을 형성할 수 있다. 이때, 제1 질화 반도체층(120)의 상부를 에칭하여 형성하는 다수는 콘은 제1 금속화합물 전체에 형성될 수 있고, 또는 도 2에 도시된 바와 같이, n형 전극(150)이 형성되는 위치를 제외한 나머지 부분에만 다수의 콘을 형성할 수도 있다.
도 8은 본 발명의 다른 실시예에 따른 수직형 발광 다이오드를 도시한 도면이다.
본 발명의 다른 실시예에 따른 수직형 발광 다이오드(100)는 지지기판(200), p형 반도체층(146), 활성층(144), n형 반도체층(142) 및 제2 질화 반도체층(130)을 포함한다. 본 발명의 다른 실시예에 따른 수직형 발광 다이오드(100)에 대해 설명하면서 일 실시예와 동일한 구성에 대해서는 그 설명을 생략한다.
본 발명의 다른 실시예의 수직형 발광 다이오드(100)는 상기에서 설명한 수직형 발광 다이오드(100)의 제조 방법 중 도 4 내지 도 7까지의 과정을 동일하며, 제2 질화 반도체층(130)을 에칭하는 과정에서 n형 전극(150)이 형성되는 위치를 제외한 다른 부분의 제2 질화 반도체층(130) 전체와 n형 반도체층(142)이 노출될 때까지 에칭한다. 그에 따라 노출된 n형 반도체층(142) 상부에 다수의 콘이 형성될 수 있다. 그리고 다수의 콘이 형성되지 않은 제2 질화 반도체층(130) 상에 n형 전극(150)이 형성된다.
상기와 같이, n형 전극(150)이 형성됨에 따라 n형 전극(150) 하부에만 제2 질화 반도체층(130)이 형성되고, 제2 질화 반도체층(130)에 형성된 V-피트(V)가 남을 수 있다. 그러므로 n형 전극(150)을 통해 인가된 전류가 제2 질화 반도체층(130)을 통해 전류가 이동할 때, V-피트(V)가 형성된 영역 사이로 전류 경로(C)가 형성되어, 형성된 전류 경로(C)를 따라 전류가 인발광구조체(140)로 인가될 수 있다.
또한, 전극(150) 하단에만 V-피트(V)를 위치하여 누설량이 가장 많은 영역에 집중적으로 누설 차단 효과를 가지면서 그 외 영역은 n형 반도체층(142)의 두께를 얇게 하여 광 이동 경로를 줄여 광 추출 효율을 보다 증가시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 수직형 발광 다이오드의 VR 특성을 나타낸 그래프이다.
본 발명의 일 실시예에 따른 수직형 발광 다이오드(100)의 VR 특성을 확인하기 위해 2"MP 칩과 4"RD 칩을 이용하여 비교하였다. 2"MP 칩은 598mW의 전력, Vf는 2.99V 및 VR은 21.08인 칩을 이용하였으며, 4"RD 칩은 614mW의 전력, Vf는 2.99V, VR은 28.08(PSS Sub.)인 칩을 이용하였다.
4" M+S PSS Sub. Data | ||||||
Lot ID | W/F No. | Yield | VF | WD | PO | VR |
V14K017A | R141017059B04 | 86.50% | 2.91 | 454.99 | 625.19 | 27.65 |
R141017059B05 | 86.80% | 2.92 | 454.07 | 619.8 | 28.28 | |
R141017059B07 | 89.40% | 2.91 | 454.53 | 619.61 | 27.97 | |
R141017059B10 | 76.50% | 2.93 | 454.66 | 615.33 | 28.3 | |
R141017059B11 | 80.50% | 2.91 | 452.81 | 616.32 | 27.43 | |
R141017059B14 | 68.10% | 2.9 | 452.77 | 624.92 | 28.65 | |
V14K018A | R141017059C03 | 91.30% | 2.88 | 453.28 | 626.67 | 28.81 |
R141017059C04 | 80.50% | 2.88 | 453.7 | 624.24 | 28.16 | |
R141017059C06 | 82.60% | 2.9 | 452.82 | 623.96 | 28.09 | |
R141017059C07 | 90.40% | 2.87 | 454.37 | 620.75 | 28.15 | |
R141017059C12 | 75.00% | 2.88 | 454.14 | 612.82 | 27.87 | |
R141017059C13 | 65.70% | 2.87 | 453.53 | 616.33 | 28.47 | |
V14K019A | R141018059A04 | 61.70% | 2.88 | 453.72 | 626.59 | 28.22 |
R141018059A07 | 92.30% | 2.89 | 453.49 | 624.35 | 28.35 | |
R141018059A08 | 96.20% | 2.88 | 454.98 | 620.01 | 27.76 | |
R141018059A10 | 90.60% | 2.87 | 454.95 | 622.68 | 28.76 | |
R141018059A11 | 90.20% | 2.89 | 454.99 | 615.13 | 27.16 | |
R141018059A14 | 65.90% | 2.89 | 454.63 | 617.63 | 27.45 | |
Total Average | 81.70% | 2.89 | 454.02 | 620.69 | 28.08 |
상기와 같이, 확인한 결과, 2"MP 칩에 대비하여 패터닝된 사파이어 기판(PSS)을 이용한 4"RD 칩의 VR이 21.08V에서 28.08V로 약 7V 상승한 것으로 나타나 약 30%의 VR이 개선된 것을 확인할 수 있었다. 여기서, 2"MP 칩은 패턴닝되지 않은 평면의 사파이어 기판이 이용된 것이며, 총 18개의 2"MP 칩을 이용하였고, 4"RD 칩은 패터닝된 사파이어 기판을 이용하였고, 총 18개의 4"RD 칩을 이용하였다.
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이므로, 본 발명이 상기 실시예에만 국한되는 것으로 이해돼서는 안 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.
100: 수직형 발광 다이오드
110: 성장기판 112: 돌출부
120: 제1 질화 반도체층 130: 제2 질화 반도체층
140: 발광구조체 142: n형 반도체층
144: 활성층 146: p형 반도체층
150: 전극 200: 지지기판
V: V-피트 D: 실전위
C: 전류 경로
110: 성장기판 112: 돌출부
120: 제1 질화 반도체층 130: 제2 질화 반도체층
140: 발광구조체 142: n형 반도체층
144: 활성층 146: p형 반도체층
150: 전극 200: 지지기판
V: V-피트 D: 실전위
C: 전류 경로
Claims (10)
- 지지기판;
상기 지지기판 상에 형성된 p형 전극;
상기 p형 전극 상에 형성된 p형 반도체층;
상기 p형 반도체층 상에 형성된 활성층;
상기 활성층 상에 형성된 n형 반도체층;
상기 n형 반도체층 상에 형성되고, 상기 n형 반도체층에 의해 메워진 V-피트가 형성된 질화 반도체층; 및
상기 질화 반도체층 상에 형성된 n형 전극을 포함하고,
상기 V-피트는 상기 질화 반도체층을 성장시키기 위한 성장기판에 형성된 다수의 돌출부에 의해 상기 돌출부와 정렬되어 형성되며,
상기 V-피트가 형성된 영역은 주변보다 높은 저항을 갖는 수직형 발광 다이오드. - 청구항 1에 있어서,
상기 질화 반도체층은 에칭에 의해 다수의 요철이 추가로 형성된 수직형 발광 다이오드. - 청구항 1에 있어서,
상기 V-피트는 상기 n형 전극의 하부와 활성층 사이에 형성된 수직형 발광 다이오드. - 청구항 1에 있어서,
상기 n형 전극은 상기 V-피트를 포함한 n형 반도체층을 일부 제거하고, 제거하지 않은 영역에 형성된 수직형 발광 다이오드. - 표면에 다수의 돌출부가 형성된 성장기판 상에 상기 다수의 돌출부가 노출되도록 제1 질화 반도체층을 형성하는 단계;
상기 노출된 다수의 돌출부 상부 및 제1 질화 반도체층을 덮어 V-피트가 형성되도록 상기 제1 질화 반도체층 상에 제2 질화 반도체층을 형성하는 단계;
상기 V-피트를 메우도록 상기 제2 질화 반도체층 상에 n형 반도체층을 형성하는 단계;
상기 n형 반도체층 상에 활성층을 형성하는 단계; 및
상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하고,
상기 V-피트는 상기 다수의 돌출부 상에 형성되는 수직형 발광 다이오드 제조 방법. - 청구항 5에 있어서,
상기 성장기판 및 제1 질화 반도체층을 제거하는 단계; 및
상기 노출된 제2 질화 반도체층 상에 전극을 형성하는 단계를 더 포함하는 수직형 발광 다이오드 제조 방법. - 청구항 6에 있어서,
상기 노출된 제2 질화 반도체층 상에 다수의 요철이 형성되도록 건식 또는 습식 에칭하는 단계를 더 포함하고,
상기 전극은 다수의 요철이 형성된 제2 질화 반도체층 상에 형성되는 수직형 발광 다이오드 제조 방법. - 청구항 7에 있어서,
상기 에칭하는 단계는 상기 V-피트가 일부에만 남도록 상기 제2 질화 반도체층을 에칭하고,
상기 전극은 상기 V-피트가 남은 상기 제2 질화 반도체층 상에 형성되는 수직형 발광 다이오드 제조 방법. - 청구항 5에 있어서,
상기 V-피트가 형성된 영역은 주변보다 높은 저항을 갖는 수직형 발광 다이오드 제조 방법. - 청구항 5에 있어서,
상기 제1 질화 반도체층은 저농도 도핑층이고, 상기 제2 질화 반도체층은 고농도 도핑층인 수직형 발광 다이오드 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140195164A KR20160081391A (ko) | 2014-12-31 | 2014-12-31 | V-피트 전류분산 요소를 갖는 수직형 발광 다이오드 및 그 제조 방법 |
PCT/KR2015/012104 WO2016108422A1 (en) | 2014-12-31 | 2015-11-11 | Vertical light emitting diode with v-pit current spreading member and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140195164A KR20160081391A (ko) | 2014-12-31 | 2014-12-31 | V-피트 전류분산 요소를 갖는 수직형 발광 다이오드 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160081391A true KR20160081391A (ko) | 2016-07-08 |
Family
ID=56284532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140195164A KR20160081391A (ko) | 2014-12-31 | 2014-12-31 | V-피트 전류분산 요소를 갖는 수직형 발광 다이오드 및 그 제조 방법 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20160081391A (ko) |
WO (1) | WO2016108422A1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116682914B (zh) * | 2023-08-03 | 2023-10-10 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管外延片 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140049273A (ko) | 2012-10-17 | 2014-04-25 | 엘지이노텍 주식회사 | 발광 소자 및 이를 구비한 조명 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100568297B1 (ko) * | 2004-03-30 | 2006-04-05 | 삼성전기주식회사 | 질화물 반도체 발광 소자 및 그 제조 방법 |
JP5187610B2 (ja) * | 2006-03-29 | 2013-04-24 | スタンレー電気株式会社 | 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法 |
TW201121100A (en) * | 2009-06-09 | 2011-06-16 | Sinmat Inc | High light extraction efficiency solid state light sources |
KR20110041683A (ko) * | 2009-10-16 | 2011-04-22 | 삼성엘이디 주식회사 | 반도체 발광소자 및 이를 제조하는 방법 |
JP5222916B2 (ja) * | 2010-09-17 | 2013-06-26 | シャープ株式会社 | 半導体基材の製造方法、半導体装置、および電気機器 |
-
2014
- 2014-12-31 KR KR1020140195164A patent/KR20160081391A/ko not_active Application Discontinuation
-
2015
- 2015-11-11 WO PCT/KR2015/012104 patent/WO2016108422A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140049273A (ko) | 2012-10-17 | 2014-04-25 | 엘지이노텍 주식회사 | 발광 소자 및 이를 구비한 조명 장치 |
Also Published As
Publication number | Publication date |
---|---|
WO2016108422A1 (en) | 2016-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101630152B1 (ko) | 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법 | |
KR101258583B1 (ko) | 나노 로드 발광 소자 및 그 제조 방법 | |
JP4687109B2 (ja) | 集積型発光ダイオードの製造方法 | |
US8217418B1 (en) | Semi-polar semiconductor light emission devices | |
JP2006310785A (ja) | 横電流抑止の発光ダイオードおよびその製造方法 | |
JP2010123717A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
US20110155997A1 (en) | Vertical Light emitting diode and manufacturing method of the same | |
KR20110054318A (ko) | 발광소자 및 그 제조방법 | |
JP2010219310A (ja) | 光デバイスおよび光デバイス構造 | |
TW201312792A (zh) | 發光二極體結構及其製造方法 | |
KR100661960B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
US20120074379A1 (en) | Light-emitting element and the manufacturing method thereof | |
KR101525913B1 (ko) | 수직구조 발광다이오드 및 이의 제조방법 | |
KR20120100056A (ko) | 발광 소자 | |
KR20110085726A (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
KR20090076163A (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 | |
KR102131697B1 (ko) | 정전기 방전 특성이 향상된 반도체 소자 및 그 제조 방법 | |
KR101316119B1 (ko) | 발광다이오드 및 그 제조방법 | |
KR20110132161A (ko) | 반도체 발광 소자 및 그 제조방법 | |
KR20160072447A (ko) | 발광 소자 및 이를 포함하는 발광 소자 패키지 | |
JP5455852B2 (ja) | 化合物系半導体発光素子およびその製造方法 | |
KR20160081391A (ko) | V-피트 전류분산 요소를 갖는 수직형 발광 다이오드 및 그 제조 방법 | |
KR20130007682A (ko) | 발광 소자 및 그 제조방법 | |
KR20120100057A (ko) | 발광 소자 및 발광 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |