KR20160074141A - 액정 표시 장치 - Google Patents
액정 표시 장치 Download PDFInfo
- Publication number
- KR20160074141A KR20160074141A KR1020140183022A KR20140183022A KR20160074141A KR 20160074141 A KR20160074141 A KR 20160074141A KR 1020140183022 A KR1020140183022 A KR 1020140183022A KR 20140183022 A KR20140183022 A KR 20140183022A KR 20160074141 A KR20160074141 A KR 20160074141A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring portion
- vcom
- display area
- protection circuit
- display region
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 일 실시예에 따른 액정 표시 장치가 제공된다. 액정 표시 장치는 기판, 박막 트랜지스터, ESD(electrostatic discharge) 보호 회로부, Vcom 배선부 및 구동 배선부를 포함한다. 기판은 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 갖는다. 박막 트랜지스터는 표시 영역에 배치되고, 산화물 반도체로 이루어진 액티브층을 갖는다. ESD 보호 회로부는 비표시 영역에 배치된다. 또한, Vcom 배선부는 비표시 영역에서 ESD 보호 회로부 외측에 배치된다. 구동 배선부는 비표시 영역에서 Vcom 배선부 외측에 배치된다. 본 발명의 일 실시예에 따른 액정 표시 장치에서 홀의 밀도와 금속의 밀도가 상대적으로 높은 Vcom 배선부가 표시 영역에서 더 멀리 배치됨으로써, 표시 영역 내의 산화물 반도체가 받는 손상이 저감된다. 이에 따라 액정 표시 장치의 신뢰성이 향상될 수 있다.
Description
본 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 산화물 반도체 박막 트랜지스터에서의 소자 열화 현상이 최소화되어 신뢰성이 향상된 액정 표시 장치에 관한 것이다.
액정 표시 장치는 액정층을 갖는 액정 표시 패널을 포함하는 표시 장치이다. 액정 표시 장치는 백라이트 유닛과 같은 광원으로부터의 빛에 대한 액정 표시 패널의 투과도를 조정함으로써 구동된다. 최근에는 높은 해상도와 낮은 전력 소모를 갖는 액정 표시 장치에 대한 수요가 증가하고 있다.
액정 표시 장치에서의 박막 트랜지스터는 액티브층으로 사용되는 물질에 따라 비정질 실리콘(amorphous-silicon)을 사용하는 박막 트랜지스터, 다결정 실리콘(poly-silicon) 또는 저온폴리실리콘(LTPS; Low Temperature Polycrystalline Silicon)을 사용하는 박막 트랜지스터 및 산화물 반도체를 사용하는 박막 트랜지스터로 나뉜다.
산화물 반도체를 사용하는 박막 트랜지스터는 비정질 실리콘, 다결정 실리콘 또는 저온폴리실리콘을 사용하는 박막 트랜지스터 대비 전자 이동도가 높고, 누설 전류(leakage current)가 현저히 낮으며, 높은 신뢰성 테스트 조건을 만족한다. 이에 따라 산화물 반도체를 사용하는 액정 표시 장치에 대한 연구가 활발히 진행되고 있다.
도 1a는 종래의 액정 표시 장치를 설명하기 위한 개략적인 평면도이며, 도 1b는 종래의 액정 표시 장치를 설명하기 위한 개략적인 단면도이다. 도 1a는 화면을 표시하기 위한 액정 표시 장치(10)의 화소들이 배치되는 표시 영역(AA)의 외곽에서부터 스캔 배선(21)이 연장되는 비표시 영역(NAA)을 개략적으로 나타낸다.
비표시 영역(NAA)에 위치한 드라이버에서 생성된 신호 (Gate/Data Signal)를, 표시 영역(AA)으로 연장되는 각각의 스캔 배선(21) 및 데이터 배선에 인가하기 위해 비표시 영역(NAA)에는 복수의 배선들이 배치된다.
스캔 배선(21)은 Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)를 지나 표시 영역(AA)으로 연장된다. 스캔 배선(21)은 ESD 보호 회로부(ESD)와 연결되며, ESD 보호 회로부(ESD)를 지나 구동 배선부(LA1)를 통해 COG(Chip on Glass, 미도시)과 연결된다.
종래의 비표시 영역(NAA)의 배선들은 저저항을 달성하도록 구성되었으며, 그와 동시에 공정 시 이용되는 플라즈마가 균일한 밀도로 형성되도록 배치되었다. 예를 들어, 배선의 저저항을 달성하기 위해, 구동 배선부(LA1)와 연결 배선부(LA2)에서의 배선들은 이중의 금속층(21, 22)으로 구성되었다. 또한, 균일한 밀도의 플라즈마를 위해서는 비표시 영역(NAA)에서의 금속이 균일한 밀도로 형성된다. 예를 들어, 한 쌍의 COG를 연결시키기 위한 연결 배선부(LA2)는 비표시 영역(NAA)에서의 균일한 금속의 밀도를 위해, 도 1a에서와 같이 연결 배선부(LA2)에서의 빈 공간을 메우도록 구동 배선부(LA1)와 평행하게 또는 굽은 형태로 배치되었다. 또한, 연결 배선부(LA2)의 일부는 다른 배선들보다 폭이 넓게 구성되었다. 예를 들어, 연결 배선부(LA2)와 구동 배선부(LA1)를 도 1a에서와 같이 동일한 형태로 평행하게 배열하거나 일부 연결 배선부(LA2) 및 구동 배선부(LA1)의 폭을 넓게 하여 비표시 영역(NAA)에서의 균일한 금속의 밀도가 이뤄질 수 있다.
균일한 밀도의 플라즈마는 액정 표시 장치(10)의 비표시 영역(NAA) 전체에 걸쳐 증착과 드라이 에칭이 균일하게 수행되도록 한다. 또한, 이중 금속층(21, 22)의 구조는 배선의 저항을 낮춰 액정 표시 장치(10)의 신뢰성을 높일 수 있었다.
그러나, 종래의 구조는 금속 밀도가 비표시 영역(NAA)에서 균일하기는 하지만 표시 영역(AA)과 비교하여 상대적으로 너무 높았다. 드라이 에칭이 수행되는 경우, 금속 밀도가 높은 비표시 영역(NAA)에서 플라즈마의 밀도가 더 높게 되었다. 이에 따라, 표시 영역(AA)에서 에칭이 완료될 때까지 에칭이 수행되어야 하므로, 비표시 영역(NAA)은 오버 에칭이 되거나 그렇지 않더라도, 비표시 영역(NAA)의 금속층(22)은 드라이 에칭에서의 이온 충격(bombardment)에 장시간 노출되었다. 이온 충격에 장시간 노출된 금속층(22)에는 전하 트랩(trap)이 발생하고, 트랩된 전하는 금속층(21, 22)으로 이루어진 배선을 따라 표시 영역(AA)까지 이동된다.
저온폴리실리콘이나 비정질실리콘이 박막 트랜지스터에 사용되는 경우에는 물질이 전술된 트랩된 전하에 의해 크게 영향 받지 않아 문제되지 않았으나, 산화물 반도체가 박막 트랜지스터에 사용되는 경우, 산화물 반도체가 손상될 수 있다.
도 1b에서는 전술한 드라이 에칭이 수행되는 경우가 도시된다. 도 1b에서의 드라이 에칭은 예를 들어, 평탄화층(13) 상의 공통 전극(27)을 에칭하기 위한 것일 수 있다. 도 1b를 참조하면, 기판(11) 상에 비표시 영역(NAA)에는 스캔 배선(21)이, 표시 영역(AA)에는 스캔 배선(21)으로부터 연장된 게이트 전극(26)이 배치된다. 스캔 배선(21) 및 게이트 전극(26) 상에는 게이트 절연층(12)이 배치되고, 비표시 영역(NAA)에서는 게이트 절연층(12)을 통해 스캔 배선(21)과 금속층(22)이 연결된다. 표시 영역(AA)에서는 게이트 전극(26) 상에는 액티브층(23)이 배치되며, 액티브층(23)과 접하도록 소스 전극(25)과 드레인 전극(24)이 배치된다.
홀(H0)을 갖는 평탄화층(13)이 금속층(22), 소스 전극(25) 및 드레인 전극(24) 상에 배치된 후, 드라이 에칭이 수행되면, 상대적으로 높은 금속 밀도를 갖는 비표시 영역(NAA)에서 플라즈마 밀도가 높아지므로, 비표시 영역(NAA)에서 에칭 레이트가 더 높다. 이에 따라, 홀(H0) 내의 금속층(22)의 상부가 표시 영역(AA)에서 드레인 전극(24)의 상부 보다 더 빨리 노출된다.
노출된 금속층(22)의 상부에 이온 충격이 가해지면 스캔 배선(21)에서 전하 트랩 현상이 발생하며, 전하는 스캔 배선(21)을 따라 이동한다. 이동된 전하는 표시 영역(AA)의 게이트 전극(26)까지 이동되며, 액티브층(23) 아래까지 이동될 수 있다.
여기서, 액티브층(23)이 비정질 실리콘이거나 저온폴리실리콘으로 이루어진 경우, 이동된 전하에 의해 액티브층(23)이 큰 영향을 받지 않을 수 있다. 그러나, 액티브층(23)이 산화물 반도체로 이루어진 경우, 산화물 반도체는 게이트 전극에서의 전하에 의해 손상되어 특성이 변화될 수 있다.
도 1c는 종래의 액정 표시 장치에서 비표시 영역에 인접한 박막 트랜지스터와 표시 영역 중앙의 박막 트랜지스터의 Vth를 비교하기 위한 도표이다. 도 1c를 참조하면, 표시 영역 중앙의 구동 박막 트랜지스터(A)와 비표시 영역과 인접한 화소의 구동 박막 트랜지스터(B)의 Vth를 비교한 도표이다. 도 1c를 참조하면, 표시 영역 중앙의 구동 박막 트랜지스터(A)에 비하여 비표시 영역과 인접한 화소의 구동 박막 트랜지스터(B)의 Vth는 상대적으로 높다. 즉, 드라이 에칭으로 인해 생성되고 이동된 전하가 산화물 반도체를 손상시켜, Vth의 포지티브 시프트가 발생된다. 이에 따라, 비표시 영역과 인접한 화소들에서 박막 트랜지스터의 목표 특성을 이루지 못할 수 있으며, 열화된 소자에 의해 액정 표시 장치의 신뢰성이 낮아질 수 있다.
[관련기술문헌]
SUBSTRATE FOR DISPLAY AND LIQUID CRYSTAL DISPLAY UTILIZING THE SAME(미국특허출원번호 제12/759441호)
이에, 본 발명의 발명자들은 비표시 영역에서의 국부적인 플라즈마 밀도 상승을 억제함으로써, 표시 영역 내의 산화물 반도체에 대한 손상을 최소화할 수 있다는 것을 인식하였다.
또한, 본 발명의 발명자들은 비표시 영역에서 평탄화층을 관통하는 홀의 밀도가 표시 영역 근방에서 높을수록 전하 트랩이 표시 장치와 인접하게 발생되어, 결국 산화물 반도체를 손상시킬 수 있다는 점도 인식하였다.
따라서, 본 발명이 해결하고자 하는 과제는, 표시 영역과 인접한 영역의 금속의 밀도와 홀의 밀도를 낮춤으로써, 비표시 영역에서의 국부적인 플라즈마 상승을 억제하고, 전하 트랩과 이에 의한 산화물 반도체의 열화 현상을 최소화될 수 있는 새로운 구조의 액정 표시 장치를를 제공하는 것이다.본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 액정 표시 장치가 제공된다. 액정 표시 장치는 기판, 박막 트랜지스터, ESD(electrostatic discharge) 보호 회로부, Vcom 배선부 및 구동 배선부를 포함한다. 기판은 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 갖는다. 박막 트랜지스터는 표시 영역에 배치되고, 산화물 반도체로 이루어진 액티브층을 갖는다. ESD 보호 회로부는 비표시 영역에 배치된다. 또한, Vcom 배선부는 비표시 영역에서 ESD 보호 회로부보다 표시 영역에 더 멀리 배치된다. 구동 배선부는 비표시 영역에서 Vcom 배선부보다 표시 영역에 더 멀리 배치된다. 본 발명의 일 실시예에 따른 액정 표시 장치에서, 비표시 영역 내에서 홀의 밀도와 금속의 밀도가 다른 부위에 비해 상대적으로 높은 Vcom 배선부 가 표시 영역에서 더 멀리 배치됨으로써, 표시 영역 내의 산화물 반도체가 받는 손상이 저감된다. 이에 따라 액정 표시 장치의 신뢰성이 향상될 수 있다.
본 발명의 다른 특징에 따르면, 비표시 영역에서 Vcom 배선부보다 내측에 배치된 ESD 보호 회로부는 Vcom 배선부보다 더 낮은 금속 밀도를 갖는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 비표시 영역에서 Vcom 배선부보다 내측에 배치된 ESD 보호 회로부는 Vcom 배선부보다 더 낮은 홀(hole)의 밀도를 갖는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 홀은 박막 트랜지스터의 상부를 평탄화하는 평탄화층을 관통하는 홀인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 구동 배선부 외측에 배치된 한 쌍의 회로부 및 한 쌍의 회로부 각각을 서로 연결시키는 연결 배선부를 더 포함하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 연결 배선부는 단일의 금속층으로 구성된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 연결 배선부는 직선으로 배열된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 구동 배선부는 스캔 배선부 또는 데이터 배선부인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 Vcom 배선부와 ESD 보호 회로부 사이에 배치되는 Vcom 피드백 배선부를 더 포함하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, Vcom 배선부 및 Vcom 피드백 배선부 각각은 적어도 하나의 금속층, 적어도 하나의 금속층의 최상부를 평탄화하는 평탄화층 및 평탄화층 상의 공통 전극층을 포함하고, 적어도 하나의 금속층은 금속 메쉬(mesh) 구조를 갖는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 비표시 영역에서 ESD 보호 회로와 박막 트랜지스터 사이에 배치되는 더미부를 더 포함하는 것을 특징으로 한다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 액정 표시 장치가 제공된다. 액정 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 갖는 기판을 포함한다. 액정 표시 장치는 또한, 박막 트랜지스터, ESD 보호 회로부 및 Vcom 배선부를 포함한다. 박막 트랜지스터는 표시 영역에 배치되고, 산화물 반도체로 이루어진 액티브층을 갖는다. ESD 보호 회로부 및 Vcom 배선부는 모두 비표시 영역에 배치된다. Vcom 배선부보다 금속의 밀도 또는 홀의 밀도가 더 낮은 ESD 보호 회로부는 표시 영역의 박막 트랜지스터에 Vcom 배선부보다 인접하게 배치된다. 이에 따라, 드라이 에칭 시에 과도 에칭으로 인해 비표시 영역의 금속층들이 받는 손상이 박막 트랜지스터의 산화물 반도체까지 전이되는 것이 최소화되어, 액정 표시 장치의 신뢰성이 향상될 수 있다.
본 발명의 다른 특징에 따르면, ESD 보호 회로부와 연결된 구동 배선부, 구동 배선부와 연결된 한 쌍의 회로 및 한 쌍의 회로부를 서로 연결하는 연결 배선부를 더 포함하고, 구동 배선부, 한 쌍의 회로부 및 연결 배선부는 Vcom 배선부보다 더 외측에 배치된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 연결 배선부는 단일의 금속층으로 이루어지거나, 한 쌍의 회로부를 직선으로 연결하는 것을 특징으로 한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
본 발명은, 홀의 밀도와 금속 밀도가 상대적으로 높은 Vcom 배선부를 ESD 보호 회로보다 표시 영역에서 보다 멀리 위치시킴으로써, 표시 영역 근방에서의 플라즈마 밀도 상승을 억제하고, 표시 영역에서의 산화물 반도체의 손상을 최소화 할 수 있다.
또한, 이에 따라, 본 발명에서는 비표시 영역 주변의 산화물 반도체의 손상이 최소화되므로, 박막 트랜지스터의 신뢰성이 향상된 액정 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a는 종래의 액정 표시 장치를 설명하기 위한 개략적인 평면도이다.
도 1b는 종래의 액정 표시 장치를 설명하기 위한 개략적인 단면도이다.
도 1c는 종래의 액정 표시 장치에서 비표시 영역에 인접한 박막 트랜지스터와 표시 영역 중앙의 박막 트랜지스터의 Vth를 비교하기 위한 도표이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 평면도이다.
도 3은 도 2에서의 영역 X에 대한 개략적인 확대 평면도이다.
도 4는 도 3에서의 영역 Y에 대한 개략적인 확대 평면도이다.
도 5는 평탄화층을 관통하는 홀을 설명하기 위한 개략적인 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치에서 패터닝된 금속층을 설명하기 위한 Vcom 배선부의 개략적인 확대 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 액정 표시 장치에서의 연결 배선부 및 구동 배선부를 설명하기 위한 개략적인 평면도이다.
도 1b는 종래의 액정 표시 장치를 설명하기 위한 개략적인 단면도이다.
도 1c는 종래의 액정 표시 장치에서 비표시 영역에 인접한 박막 트랜지스터와 표시 영역 중앙의 박막 트랜지스터의 Vth를 비교하기 위한 도표이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 평면도이다.
도 3은 도 2에서의 영역 X에 대한 개략적인 확대 평면도이다.
도 4는 도 3에서의 영역 Y에 대한 개략적인 확대 평면도이다.
도 5는 평탄화층을 관통하는 홀을 설명하기 위한 개략적인 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치에서 패터닝된 금속층을 설명하기 위한 Vcom 배선부의 개략적인 확대 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 액정 표시 장치에서의 연결 배선부 및 구동 배선부를 설명하기 위한 개략적인 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 평면도이다. 도 3은 도 2에서의 영역 X에 대한 개략적인 확대 평면도이다. 도 4는 도 3에서의 영역 Y에 대한 개략적인 확대 평면도이다. 도 3 및 도 4에서는 설명의 편의를 위해 도전성층들만을 도시하였다.
기판(110)은 기판(110) 상에 형성된 다양한 엘리먼트들을 지지한다. 도 2를 참조하면, 기판(110)은 표시 영역(AA), 비표시 영역(NAA) 및 패드 영역(PA)을 갖는다. 표시 영역(AA)에는 액정층 및 액정층을 제어하기 위한 박막 트랜지스터와 같은 구성 요소들이 배치된다. 비표시 영역(NAA)은 표시 영역(AA)을 둘러싸는 영역으로서 배선부 및 각종 회로들이 배치되는 영역이다. 패드 영역(PA)은 기판(110)의 일측에 배치되며 연성 인쇄 회로 기판(110)에 연결되는 패드부가 배치되는 영역이다.
도 3을 참조하면, 영역 X에는 표시 영역(AA)과 비표시 영역(NAA)이 도시된다. 표시 영역(AA)에는 산화물 반도체로 이루어진 액티브층을 갖는 박막 트랜지스터가 배치된다. 비표시 영역(NAA)에는 표시 영역(AA)의 박막 트랜지스터에서 연장되는 복수의 스캔 배선(SL)들 및 스캔 배선(SL)들에 연결된 ESD(electrostatic discharge) 보호 회로부(ESD)가 배치된다. 스캔 배선(SL)들은 연장되어 COG(Chip on Glass, 미도시)과 연결된다. 또한, 외곽 Vcom 배선이 배치되는 Vcom 배선부(VCOM)와 Vcom 배선의 피드백을 위한 Vcom 피드백 배선부(VCOMF)도 비표시 영역(NAA)에 배치된다. 그러나, 이에 제한되지 않고, 비표시 영역(NAA)의 ESD 보호 회로부(ESD), Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)는 도 2에서의 데이터 배선들이 배치되는 영역(DLA)에 배치될 수도 있다.
Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)는 ESD 보호 회로부(ESD)보다 표시 영역(AA)에서 더 멀리 배치된다. 즉, Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)는 비표시 영역(NAA)에서 ESD 보호 회로부(ESD)보다 더 외곽에 배치된다. 또한, 구동 배선부(CL)는 비표시 영역(NAA)에서 Vcom 배선부(VCOM)보다 표시 영역(AA)에서 더 멀리 배치된다.
액정 표시 장치(100)에서는 박막 트랜지스터의 게이트 전극이 배치되는 레벨의 제1 금속층과 소스 전극 또는 드레인 전극이 배치되는 레벨의 제2 금속층으로 구성 요소들이 이루어질 수 있다.
제2 금속층은 제1 금속층 상에 배치되며, 세그먼트화된 제1 금속층을 연결하기 위해서 사용되거나 스캔 배선(SL)에 교차하도록 연장되어 예컨대 전원부와 연결된다. 제2 금속층은 복수의 스캔 배선(SL)들을 가로지르면서 넓은 폭을 가지므로, 제2 금속층의 밀도는 비표시 영역(NAA)에서의 금속 밀도에 큰 요소일 수 있다. 제1 금속층으로 이루어진 스캔 배선(SL)은 표시 영역(AA)으로부터 연장되어 COG에 연결될 때까지 실질적으로 하나의 배선으로 최소한의 두께를 가지므로, 제2 금속층의 밀도가 제1 금속층의 밀도보다 비표시 영역(NAA)에서의 금속 밀도에 더 큰 영향을 준다.
영역 Y를 확대한 도 4를 참조하면, 각 영역들 에서의 제2 금속층(122)의 면적이 보다 쉽게 비교된다. 도 4에서 제2 금속층(122)이 배치된 영역은 해칭하여 도시하였으며 표시 영역(AA)으로 연장되는 Vcom 배선은 도면의 간명화를 위해 생략하여 도시하였다. 도 4의 ESD 보호 회로부(ESD)에서는, 정전기가 인가될 경우 이를 방출시키기 위한 배선을 제외하고는, 제1 금속층들을 연결하기 위한 제2 금속층(122)이 배치되어 있을 뿐, 제2 금속층(122)의 면적이 제한적이다. 그러나, Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)에서는, 제2 금속층(122)이 스캔 배선(SL)과 교차하여 연장되고, 제2 금속층(122)은 ESD 보호 회로부(ESD)보다 더 큰 폭을 갖는다. 즉, Vcom 배선부(VCOM)와 Vcom 피드백 배선부(VCOMF)는 ESD 보호 회로부(ESD)보다 제2 금속층(122)의 면적이 더 넓으며, 이에 따라 금속 밀도도 더 높다.
본 발명의 일 실시예에 따른 액정 표시 장치(100)에서는 금속 밀도가 ESD 보호 회로부(ESD)보다 더 높은 Vcom 배선부(VCOM)와 Vcom 피드백 배선부(VCOMF)가 표시 영역(AA)으로부터 보다 이격되도록 배치된다. Vcom 배선부(VCOM)에서부터 표시 영역(AA)까지의 길이가 증가하므로, 드라이 에칭 수행 시에 비표시 영역(NAA)에서의 스캔 배선(SL)에서 트랩된 전하가 표시 영역(AA)의 산화물 반도체까지 도달하기 어렵게 되어 산화물 반도체가 손상되는 것을 억제할 수 있다.
나아가, 비표시 영역(NAA)에서 ESD 보호 회로와 표시 영역(AA) 사이에는 제2 금속층(122)이 배치되지 않은 더미부(DA)가 배치될 수 있다. 더미부(DA)를 배치함으로써, Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)를 표시 영역(AA)으로부터 더 이격시켜 표시 영역(AA)의 반도체 산화물의 손상을 더 억제시킬 수 있다.
한편, Vcom 배선부(VCOM)는 ESD 보호 회로부(ESD)보다 더 높은 홀의 밀도를 갖는다. 도 4를 참조하면, Vcom 배선부(VCOM)에서 Vcom 배선에는 공통 배선과의 연결을 위한 복수의 홀(H1)이 배치된다. 복수의 홀(H1)은 평탄화층을 관통하는 홀(H1)이다. ESD 보호 회로부(ESD)에는 평탄화층을 관통하는 홀(H1)이 배치되지 않는다. 복수의 홀(H1)을 설명하기 위해 도 5를 참조한다.
도 5는 평탄화층을 관통하는 홀을 설명하기 위한 개략적인 단면도이다. 도 5를 참조하면, 기판(110) 상에 제1 금속층(121)이 배치되고, 제1 금속층(121) 상에는 게이트 절연층(112)이 배치된다. 제1 금속층(121) 상의 제2 금속층(122)은 게이트 절연층(112)의 개구를 통해 제1 금속층(121)과 전기적으로 연결된다. 제2 금속층(122)과 게이트 절연층(112) 상에는 평탄화층(113)이 배치된다. 평탄화층(113)에는 제2 금속층(122)을 개구하는 홀(H1)이 형성된다.
즉, 평탄화층(113)을 관통하는 홀(H1)은 제1 금속층(121) 내지는 제2 금속층(122)을 노출시킨다. 제1 금속층(121) 또는 제2 금속층(122)을 노출시키는 복수의 홀(H1)들이 도 4에서의 Vcom 배선부(VCOM)에 밀집하여 배치되면, 플라즈마를 사용하는 드라이 에칭 공정에서 이온 충격이 증가될 수 있다. 따라서, 홀의 밀도가 높은 Vcom 배선부(VCOM)를 표시 영역(AA)으로부터 더 멀리 배치시킴으로써, 표시 영역(AA)에 인접한 영역에서의 이온 충격이 감소될 수 있다. 이에 따라 산화물 반도체까지 전달되는 전하량도 감소하게 되어 표시 영역(AA) 내 산화물 반도체의 손상이 저감될 수 있으며, 표시 영역(AA) 외곽의 산화물 반도체가 손상되어 그 부분의 박막 트랜지스터 특성이 열화되는 현상이 현저하게 감소될 수 있다.
다시 말하면, Vcom 배선부(VCOM)보다 금속의 밀도 및/또는 홀의 밀도가 더 낮은 ESD 보호 회로부(ESD)는 표시 영역(AA)의 박막 트랜지스터에 Vcom 배선부(VCOM)보다 인접하게 배치된다. 이는, 박막 트랜지스터의 Vth의 포지티브 시프트(positive shift)를 억제하여 액정 표시 장치(100)의 신뢰성을 크게 향상시킨다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치에서 패터닝된 금속층을 설명하기 위한 Vcom 배선부의 개략적인 확대 평면도이다. 표시 영역(AA) 근방의 비표시 영역(NAA)에서 금속 밀도를 더 낮추기 위해, 제2 금속층(622)이 패터닝되면, 제2 금속층(622)의 면적이 감소될 수 있다. Vcom 배선부(VCOM)는 평탄화층을 관통하여 제2 금속층(622)을 개구시키는 복수의 홀(H1)을 가지며, 스캔 배선(SL)과 교차한다. Vcom 배선부(VCOM)에서는 복수의 홀(H1)을 통해 공통 배선과 제2 금속층(622)이 연결될 수 있으며, 공통 배선은 평탄화층 상에 배치될 수 있다.
Vcom 배선부(VCOM)의 일부는 패터닝되어 제거될 수 있다. 도 6을 참조하면, 스캔 배선(SL)에 수직한 바(bar) 형상의 영역에 제2 금속층(622)이 형성되지 않을 수 있다. 이에 따라 Vcom 배선부(VCOM)의 제2 금속층(622)은 메쉬(mesh) 구조를 가진다. 이에 더하여, 비표시 영역(NAA)에서의 금속 밀도를 낮추기 위해 제1 금속층도 배선으로서 요구되는 저항을 유지하는 한도 내에서 패터닝될 수 있다.
도 6에서의 액정 표시 장치(600)는 Vcom 배선부(VCOM)의 제2 금속층(622)이 메쉬 구조를 가짐으로써, 비표시 영역(NAA)에서의 금속 밀도가 더욱 감소될 수 있으며, 이에 따라 비표시 영역(NAA) 위에서의 플라즈마 밀도도 감소되어, 드라이 에칭 동안 비표시 영역(NAA)에서의 제2 금속층(622)에 대한 이온 충격이 감소될 수 있다. 이에 따라, 이온 충격에 따른 전하 트랩과 이로 인한 산화물 반도체의 손상도 저감될 수 있다.
COG를 포함하는 종래의 액정 표시 장치에서는 COG를 서로 연결시키기 위해 연결 배선부가 이용되었다. 또한, 종래의 액정 표시 장치에서 연결 배선부는 비표시 영역에서 평면 상에서 금속을 보다 균일하게 형성하기 위해 구동 배선부가 배치되지 않는 영역에 배치되었다.
또한, 원하는 신호를 보다 안정적으로 전달하기 위해, 연결 배선부 그리고 구동 배선부에서는 제1 금속층과 제2 금속층을 전기적으로 연결시켜 저항을 낮추었다. 그러나, 제1 금속층과 제2 금속층이 연결되는 배선 구조는 비표시 영역에서의 금속 밀도를 상승시키므로, 전술한 비표시 영역에서 플라즈마 밀도 상승과 연관된 문제점이 야기되었다.
이에, 본 발명의 다른 실시예에 따른 액정 표시 장치에서는 표시 영역과 인접한 비표시 영역에서의 금속 밀도를 낮추기 위해 단일 금속층으로 구성된 연결 배선부 및 구동 배선부가 채용된다.
도 7은 본 발명의 또 다른 실시예에 따른 액정 표시 장치에서의 연결 배선부 및 구동 배선부를 설명하기 위한 개략적인 평면도이다. 액정 표시 장치(700)는 스캔 배선(SL)이 연장된 구동 배선부(730) 외측에 배치된 한 쌍의 회로부 및 한 쌍의 회로부 각각을 서로 연결시키는 연결 배선부(750)를 포함한다. 한 쌍의 회로부는 COG(740)일 수 있다. 도 7을 참조하면, Vcom 배선부(VCOM) 아래에서 Vcom 배선과 이격되어 연장되는 스캔 배선(SL)은 구동 배선부(730)를 통해 COG(740)와 연결된다. COG(740)는 스캔 드라이버를 포함할 수 있으며, COG(740) 서로는 연결 배선부(750)에 의해 연결된다. 연결 배선부(750)는 직선으로 배열된다. 연결 배선부(750)가 직선으로 배열되면, 비표시 영역의 금속 밀도가 감소될 수 있다. 한편, 종래의 연결 배선부가 배치된 영역에는 구동 배선부(730)가 배치된다.
또한, 연결 배선부(750)와 구동 배선부(730)는 모두 단일의 금속층으로 구성된다. 예를 들어, 연결 배선부(750)와 구동 배선부(730)는 게이트 전극과 동일 레벨의 금속층 또는 제2 금속층만으로 구성될 수 있다. 이에 따라, COG(740)와 Vcom 배선부(VCOM) 사이의 금속 밀도가 더욱 감소될 수 있으며, 산화물 반도체의 손상도 더욱 저감되고, 액정 표시 장치(700)의 신뢰도는 더욱 향상된다.
이상으로 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 종래의 액정 표시 장치
11, 110: 기판
12, 112: 게이트 절연층
13, 113: 평탄화층
21: 스캔 배선
22: 금속층
23: 액티브층
24: 드레인 전극
25: 소스 전극
26: 게이트 전극
27: 공통 전극
100, 600, 700: 액정 표시 장치
121, 621: 제1 금속층
122, 622: 제2 금속층
730: 구동 배선부
740: COG
750: 연결 배선부
11, 110: 기판
12, 112: 게이트 절연층
13, 113: 평탄화층
21: 스캔 배선
22: 금속층
23: 액티브층
24: 드레인 전극
25: 소스 전극
26: 게이트 전극
27: 공통 전극
100, 600, 700: 액정 표시 장치
121, 621: 제1 금속층
122, 622: 제2 금속층
730: 구동 배선부
740: COG
750: 연결 배선부
Claims (14)
- 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 갖는 기판;
상기 표시 영역에 배치되고, 산화물 반도체로 이루어진 액티브층을 갖는 박막 트랜지스터;
상기 비표시 영역에 배치된 ESD(electrostatic discharge) 보호 회로부;
상기 비표시 영역에서 상기 ESD 보호 회로부보다 표시 영역에서 더 멀리 배치된 Vcom 배선부; 및
상기 비표시 영역에서 상기 ESD 보호 회로와 연결되고 상기 Vcom 배선부보다 표시 영역에서 더 멀리 배치된 구동 배선부를 포함하는 것을 특징으로 하는, 액정 표시 장치. - 제1항에 있어서,
상기 ESD 보호 회로부는 상기 Vcom 배선부보다 더 낮은 금속 밀도를 갖는 것을 특징으로 하는, 액정 표시 장치. - 제1항에 있어서,
상기 ESD 보호 회로부는 상기 Vcom 배선부보다 더 낮은 홀(hole)의 밀도를 갖는 것을 특징으로 하는, 액정 표시 장치. - 제3항에 있어서,
상기 홀은 상기 박막 트랜지스터의 상부를 평탄화하는 평탄화층을 관통하는 홀인 것을 특징으로 하는, 액정 표시 장치. - 제1항에 있어서,
상기 구동 배선부 외측에 배치된 한 쌍의 회로부; 및
상기 한 쌍의 회로부 각각을 서로 연결시키는 연결 배선부를 더 포함하는 것을 특징으로 하는, 액정 표시 장치. - 제5항에 있어서,
상기 연결 배선부는 단일의 금속층으로 구성된 것을 특징으로 하는, 액정 표시 장치. - 제5항에 있어서,
상기 연결 배선부는 직선으로 배열된 것을 특징으로 하는, 액정 표시 장치. - 제1항에 있어서,
상기 구동 배선부는 스캔 배선부 또는 데이터 배선부인 것을 특징으로 하는, 액정 표시 장치. - 제1항에 있어서,
상기 Vcom 배선부와 상기 ESD 보호 회로부 사이에 배치되는 Vcom 피드백 배선부를 더 포함하는 것을 특징으로 하는, 액정 표시 장치. - 제9항에 있어서,
상기 Vcom 배선부 및 상기 Vcom 피드백 배선부 각각은 적어도 하나의 금속층, 상기 적어도 하나의 금속층의 최상부를 평탄화하는 평탄화층 및 상기 평탄화층 상의 공통 전극층을 포함하고,
상기 적어도 하나의 금속층은 금속 메쉬(mesh) 구조를 갖는 것을 특징으로 하는, 액정 표시 장치. - 제1항에 있어서,
상기 비표시 영역에서 상기 ESD 보호 회로와 상기 박막 트랜지스터 사이에 배치되는 더미부를 더 포함하는 것을 특징으로 하는, 액정 표시 장치. - 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 갖는 기판;
상기 표시 영역에 배치되고, 산화물 반도체로 이루어진 액티브층을 갖는 박막 트랜지스터;
상기 비표시 영역에 배치된 ESD(electrostatic discharge) 보호 회로부; 및
상기 비표시 영역에 배치된 Vcom 배선부를 포함하고,
상기 Vcom 배선부보다 금속의 밀도 또는 홀의 밀도가 더 낮은 상기 ESD 보호 회로부가 상기 표시 영역의 박막 트랜지스터에 상기 Vcom 배선부보다 인접하게 배치된 것을 특징으로 하는, 액정 표시 장치. - 제12항에 있어서,
상기 ESD 보호 회로부와 연결된 구동 배선부;
상기 구동 배선부와 연결된 한 쌍의 회로; 및
상기 한 쌍의 회로부를 서로 연결하는 연결 배선부를 더 포함하고,
상기 구동 배선부, 상기 한 쌍의 회로부 및 상기 연결 배선부는 상기 Vcom 배선부보다 상기 표시 영역을 기준으로 더 외측에 배치된 것을 특징으로 하는, 액정 표시 장치. - 제13항에 있어서,
상기 연결 배선부는 단일의 금속층으로 이루어지거나, 상기 한 쌍의 회로부를 직선으로 연결하는 것을 특징으로 하는, 액정 표시 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140183022A KR102274993B1 (ko) | 2014-12-18 | 2014-12-18 | 액정 표시 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140183022A KR102274993B1 (ko) | 2014-12-18 | 2014-12-18 | 액정 표시 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160074141A true KR20160074141A (ko) | 2016-06-28 |
KR102274993B1 KR102274993B1 (ko) | 2021-07-07 |
Family
ID=56366132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140183022A KR102274993B1 (ko) | 2014-12-18 | 2014-12-18 | 액정 표시 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102274993B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107481626A (zh) * | 2017-08-21 | 2017-12-15 | 合肥惠科金扬科技有限公司 | 一种全面保护的新型amoled显示屏 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020009145A (ko) * | 2000-07-24 | 2002-02-01 | 구본준, 론 위라하디락사 | 횡전계 방식의 액정표시장치 |
KR20070120388A (ko) * | 2006-06-19 | 2007-12-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
WO2014174891A1 (ja) * | 2013-04-25 | 2014-10-30 | シャープ株式会社 | 表示装置 |
-
2014
- 2014-12-18 KR KR1020140183022A patent/KR102274993B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020009145A (ko) * | 2000-07-24 | 2002-02-01 | 구본준, 론 위라하디락사 | 횡전계 방식의 액정표시장치 |
KR20070120388A (ko) * | 2006-06-19 | 2007-12-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
WO2014174891A1 (ja) * | 2013-04-25 | 2014-10-30 | シャープ株式会社 | 表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107481626A (zh) * | 2017-08-21 | 2017-12-15 | 合肥惠科金扬科技有限公司 | 一种全面保护的新型amoled显示屏 |
Also Published As
Publication number | Publication date |
---|---|
KR102274993B1 (ko) | 2021-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10409121B2 (en) | Array substrate and display device including the same | |
EP3176826B1 (en) | Display device and method for manufacturing the same | |
KR102089074B1 (ko) | 표시패널용 어레이 기판 및 그 제조방법 | |
US7839459B2 (en) | Flat panel display device including electrostatic discharge prevention units | |
US9064749B2 (en) | Array substrate | |
CN106932984B (zh) | 薄膜晶体管基板及其制造方法 | |
CN108550553A (zh) | 一种薄膜晶体管及制作方法、显示装置 | |
US8754999B2 (en) | Liquid crystal display and method for repairing defective pixel | |
JP2016057344A (ja) | 表示装置 | |
CN104134671A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
KR20150001177A (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
KR101969568B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
CN105655345B (zh) | 液晶显示装置及其制造方法 | |
CN104216182A (zh) | 阵列基板及其制造方法和显示面板 | |
KR20130104429A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
US8748892B2 (en) | Thin film transistor and method for fabricating the same | |
CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
CN104392990A (zh) | 一种阵列基板及显示装置 | |
US9939693B2 (en) | Fringe field switching type liquid crystal display having metal layer for protecting pad | |
KR102274993B1 (ko) | 액정 표시 장치 | |
KR101988006B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
KR101978789B1 (ko) | 표시장치용 어레이 기판 및 그의 제조 방법 | |
KR20130051701A (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20130008315A (ko) | 평판 표시장치용 박막 트랜지스터 기판 | |
KR20160031065A (ko) | 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |