KR102519822B1 - 유기발광다이오드 표시장치 - Google Patents

유기발광다이오드 표시장치 Download PDF

Info

Publication number
KR102519822B1
KR102519822B1 KR1020160150537A KR20160150537A KR102519822B1 KR 102519822 B1 KR102519822 B1 KR 102519822B1 KR 1020160150537 A KR1020160150537 A KR 1020160150537A KR 20160150537 A KR20160150537 A KR 20160150537A KR 102519822 B1 KR102519822 B1 KR 102519822B1
Authority
KR
South Korea
Prior art keywords
emission
gate
transistor
node
voltage
Prior art date
Application number
KR1020160150537A
Other languages
English (en)
Other versions
KR20170081125A (ko
Inventor
나세환
김소현
정경준
조대규
박진우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US15/438,959 priority Critical patent/US10255860B2/en
Publication of KR20170081125A publication Critical patent/KR20170081125A/ko
Application granted granted Critical
Publication of KR102519822B1 publication Critical patent/KR102519822B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은, 각각이 발광다이오드를 갖는 다수의 화소를 포함하는 표시패널과, 상기 다수의 화소에 다수의 데이터신호를 공급하는 데이터구동부와, 상기 다수의 화소에 다수의 게이트신호를 공급하는 게이트부와, 차지펌핑 소자를 이용하여 다수의 에미션신호를 상기 다수의 화소에 공급하여 상기 발광다이오드의 발광구간의 길이를 제어하는 에미션부를 포함하는 게이트구동부와, 상기 데이터구동부에 영상데이터 및 데이터제어신호를 공급하고, 상기 게이트구동부에 게이트제어신호를 공급하는 타이밍제어부를 포함하는 유기발광다이오드 표시장치를 제공하는데, 차지펌핑 커패시터를 이용하여 게이트구동부의 에미션QB노드에 지속적으로 고전위 전압을 인가함으로써, 발광다이오드의 발광구간의 길이가 제어됨과 동시에 소비전력이 절감되고 베젤이 감소되고 표시품질이 개선된다.

Description

유기발광다이오드 표시장치{Organic Light Emitting Diode Display}
본 발명은 유기발광다이오드 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: liquid crystal display), 플라즈마표시장치(PDP: plasma display panel), 유기발광다이오드 표시장치(DE: organic light emitting diode device)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.
이중, 유기발광다이오드 표시장치는 스스로 발광하는 자발광소자를 이용하?瀏館? 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 이러한 유기발광다이오드 표시장치는, 전류의 양을 제어하며 유기발광다이오드의 휘도를 제어하는 전류 구동방식이 일반적으로 이용되고 있다.
그런데, 유기발광다이오드 표시장치에서는, 각 프레임구간 동안 발광다이오드가 지속적으로 발광하여 영상을 표시하고, 이를 위하여 구동 박막트랜지스터가 지속적으로 턴-온(turn-on) 상태를 유지하게 되므로, 구동 박막트랜지스터의 열화(deterioration)가 발생한다.
즉, 구동 박막트랜지스터를 턴-온 상태로 유기하기 위하여, 동일한 극성의 데이터신호가 구동 박막트랜지스터의 게이트 전극에 장시간 인가(gate bias stress)됨으로써, 구동 박막트랜지스터의 게이트 전극과 게이트 절연막 사이의 계면 특성이 악화되고, 그 결과 구동 박막트랜지스터의 문턱전압(threshold voltage: Vth) 및 표시패널의 특성이 변하여 유기발광다이오드 표시장치의 표시품질이 저하된다.
이러한 유기발광다이오드 표시장치의 표시품질 저하를 방지하기 위하여, 문턱전압 변화 및 표시패널의 특성변화를 감지하여 이를 보상하는 구동방법이 제안되었는데, 이러한 보상 구동방법에서는 표시패널의 각 화소의 특성변화를 감지하기 위하여 1프레임을 보상구간 및 표시구간으로 구분하고, 보상구간 동안 발광다이오드를 동작하지 않으면서 각 화소의 특성변화를 감지하여 영상데이터를 변조하고, 보상구간을 제외한 나머지 표시구간 동안 변조된 영상데이터에 따라 발광다이오드를 동작하여 영상을 표시한다.
보상구간 동안 발광다이오드를 발광하지 않도록 하고 표시구간 동안 발광다이오드를 발광하도록 하기 위하여, 게이트구동부는 스캔신호를 출력하는 게이트부와 에미션신호를 출력하는 에미션부를 포함하는데, 이를 도면을 참조하여 설명한다.
도 1은 종래의 유기발광다이오드 표시장치의 게이트구동부의 게이트부를 도시한 도면이고, 도 2는 종래의 유기발광다이오드 표시장치의 게이트구동부의 에미션부를 도시한 도면이다.
도 1에 도시한 바와 같이, 종래의 유기발광다이오드 표시장치의 게이트구동부의 게이트부는 다수의 스테이지(stage)를 포함하는 쉬프트레지스터(shift register)로 이루어지며, 쉬프트레지스터의 제n스테이지(GD(n))는 게이트스타트전압(GVST), 제1, 제3 및 제5게이트클록(GCLK1, GCLK3, GCLK5), 게이트고전위전압(GVDD) 및 게이트저전위전압(GVSS)을 이용하여 제n게이트신호(GS(n))를 생성한다.
구체적으로, 쉬프트레지스터의 제n스테이지(GD(n))는, 제1 내지 제 8트랜지스터(T1 내지 T8)와 제1커패시터(C1)를 포함한다.
제1트랜지스터(T1)의 게이트는 게이트스타트전압(GVST)이 공급되는 단자에 연결되고, 제1트랜지스터(T1)의 드레인은 게이트고전위전압(GVDD)이 공급되는 단자에 연결되고, 제1트랜지스터(T1)의 소스는 제2트랜지스터(T2)의 드레인에 연결된다.
제2트랜지스터(T2)의 게이트는 제5게이트클록(GCLK5)이 공급되는 단자에 연결되고, 제2트랜지스터(T2)의 드레인은 제1트랜지스터(T1)의 소스에 연결되고, 제2트랜지스터(T2)의 소스는 제3트랜지스터(T3)의 드레인에 연결된다.
제3트랜지스터(T3)의 게이트는 게이트QB노드(GQB)에 연결되고, 제3트랜지스터(T3)의 드레인은 제2트랜지스터(T2)의 소스에 연결되고, 제3트랜지스터(T3)의 소스는 게이트저전위전압(GVSS)에 연결된다.
제4트랜지스터(T7)의 게이트는 제3게이트클록(GCLK3)이 공급되는 단자에 연결되고, 제4트랜지스터(T7)의 드레인은 게이트고전위전압(GVDD)이 인가되는 단자에 연결되고, 제4트랜지스터(T7)의 소스는 게이트QB노드(GQB)에 연결된다.
제5트랜지스터(T5)의 게이트는 게이트스타트전압(GVST)이 공급되는 단자에 연결되고, 제5트랜지스터(T5)의 드레인은 게이트QB노드(GQB)에 연결되고, 제5트랜지스터(T5)의 소스는 게이트저전위전압(GVSS)이 공급되는 단자에 연결된다.
제6트랜지스터(T6)의 게이트는 게이트Q노드(GQ)에 연결되고, 제6트랜지스터(T6)의 드레인은 제1게이트클록(GCLK1)이 공급되는 단자에 연결되고, 제6트랜지스터(T6)의 소스는 제7트랜지스터(T7)의 드레인에 연결된다.
제7트랜지스터(T7)의 게이트는 게이트QB노드(GQB)에 연결되고, 제7트랜지스터(T7)의 드레인은 제6트랜지스터(T6)의 소스에 연결되고, 제7트랜지스터(T7)의 소스는 게이트저전위전압(GVSS)이 공급되는 단자에 연결된다.
여기서, 제6 및 제7트랜지스터(T6, T7) 사이의 노드로부터 제n게이트신호(GS(n))가 출력되고, 제6 및 제7트랜지스터(T6, T7) 사이의 노드와 게이트Q노드(GQ) 사이에 제1커패시터(C1)가 연결된다.
제9트랜지스터(T8)의 게이트는 게이트Q노드(GQ)에 연결되고, 제9트랜지스터(T8)의 드레인은 게이트QB노드(GQB)에 연결되고, 제9트랜지스터(T8)의 소스는 게이트저전위전압(GVSS)이 공급되는 단자에 연결된다.
그리고, 도 2에 도시한 바와 같이, 종래의 유기발광다이오드 표시장치의 게이트구동부의 에미션(emission)부는 다수의 스테이지를 포함하는 인버터(inverter)로 이루어지며, 인버터의 제n스테이지(ED(n))는 게이트부에서 생성된 제n게이트신호(GS(n)), 제1, 제2, 제3, 제5에미션클록(ECLK1, ECLK2, ECLK3, ECLK5), 에미션리셋전압(ERST), 에미션고전위전압(EVDD) 및 에미션저전위전압(EVSS)을 이용하여 제n에미션신호(ES(n))를 생성한다.
구체적으로, 인버터의 제n스테이지(ED(n))는, 제9 내지 제 18트랜지스터(T9~T18)와 제2커패시터(C2)를 포함한다.
제9트랜지스터(T9)의 게이트는 제1에미션클록(ECLK1)이 공급되는 단자에 연결되고, 제9트랜지스터(T9)의 드레인은 에미션고전위전압(EVDD)이 공급되는 단자에 연결되고, 제9트랜지스터(T9)의 소스는 에미션Q노드(EQ)에 연결된다.
제10트랜지스터(T10)의 게이트는 에미션QB노드(EQB)에 연결되고, 제10트랜지스터(T10)의 드레인은 에미션Q노드(EQ)에 연결되고, 제10트랜지스터(T10)의 소스는 에미션저전위전압(EVSS)이 공급되는 단자에 연결된다.
제11트랜지스터(T11)의 게이트는 제3에미션클록(ECLK3)이 공급되는 단자에 연결되고, 제11트랜지스터(T11)의 드레인은 제(n-1)게이트신호(GS(n-1))가 공급되는 단자에 연결되고, 제11트랜지스터(T11)의 소스는 에미션QB노드(EQB)에 연결된다.
제12트랜지스터(T12)의 게이트는 에미션Q노드(EQ)에 연결되고, 제12트랜지스터(T12)의 드레인은 에미션고전위전압(EVDD)이 공급되는 단자에 연결되고, 제12트랜지스터(T12)의 소스는 제13트랜지스터(T13)의 드레인에 연결된다.
제13트랜지스터(T13)의 게이트는 에미션QB노드(EQB)에 연결되고, 제13트랜지스터(T13)의 드레인은 제12트랜지스터(T12)의 소스에 연결되고, 제13트랜지스터(T13)의 소스는 제14트랜지스터(T14)의 드레인에 연결된다.
여기서, 제12 및 제13트랜지스터(T12, T13) 사이의 노드로부터 제n에미션신호(ES(n))가 출력되고, 제12 및 제13트랜지스터(T12, T13) 사이의 노드와 에미션Q노드(EQ) 사이에는 제2커패시터(C2)가 연결된다.
제14트랜지스터(T14)의 게이트는 에미션QB노드(EQB)에 연결되고, 제14트랜지스터(T14)의 드레인은 제13트랜지스터(T13)의 소스에 연결되고, 제14트랜지스터(T14)의 소스는 에미션저전위전압(EVSS)이 공급되는 단자에 연결된다.
제15트랜지스터(T15)의 게이트는 제n게이트신호(GS(n))가 공급되는 단자에 연결되고, 제15트랜지스터(T15)의 드레인은 에미션리센전압(ERST)이 공급되는 단자에 연결되고, 제15트랜지스터(T15)의 소스는 에미션QB노드(EQB)에 연결된다.
제16트랜지스터(T16)의 게이트는 제5에미션클록(ECLK5)이 공급되는 단자에 연결되고, 제16트랜지스터(T16)의 드레인은 에미션QB노드(EQB)에 연결되고, 제16트랜지스터(T16)의 소스는 에미션저전위전압(EVSS)이 공급되는 단자에 연결된다.
제17트랜지스터(T17)의 게이트는 제13 및 제14트랜지스터(T13, T14) 사이의 노드에 연결되고, 제17트랜지스터(T17)의 드레인은 에미션고전위전압(EVDD)에 연결되고, 제17트랜지스터(T17)의 소스는 제14 및 제15트랜지스터(T14, T15) 사이의 노드에 연결된다.
제18트랜지스터(T18)의 게이트는 제2에미션클록(ECLK2)이 공급되는 단자에 연결되고, 제18트랜지스터(T18)의 드레인은 에미션QB노드(EQB)에 연결되고, 제18트랜지스터(T18)의 소스는 에미션저전위전압(EVSS)이 공급되는 단자에 연결된다.
이와 같이 종래의 유기발광다이오드 표시장치에서는, 1프레임 중 보상구간 동안 게이트구동부의 에미션부의 에미션신호에 따라 각 화소의 발광다이오드를 오프(off) 상태로 유지하면서 특성변화를 감지하여 영상데이터를 변조하고, 1프레임 중 보상구간을 제외한 나머지로 설정된 표시구간 동안 게이트구동부의 에미션부의 에미션신호에 따라 각 화소의 발광다이오드를 온(on) 상태로 유지하여 영상을 표시한다.
그런데, 최근 표시장치의 해상도가 증가함에 따라 총 화소수가 증가하고 1화소가 방출하는 피크 휘도를 위한 구동전류는 낮아지고 있으며, 이에 따라 저계조를 표시하기 위해서는 1화소가 더 낮은 수준의 구동전류를 제어하여야 하지만, 구동부가 공급하는 전압을 낮추는 것은 한계가 있는 문제가 있다.
또한, 저계조 표시를 위한 더 낮은 수준의 구동전류에서는 표시장치의 다수의 박막트랜지스터의 특성 편차가 더욱 증가하여 얼룩과 같은 표시품질 저하를 야기하는 문제가 있다.
이를 개선하기 위하여 1프레임의 일부 구간에서만 발광다이오드를 발광시키는 대신에 보다 높은 수준의 구동전류로 발광시킴으로써, 표시장치의 전체 휘도는 일정하게 유지하는 구동방법이 제안되고 있다.
또한, 해상도가 증가함에 따라 1화소에 할당되는 면적이 작아지고, 각 화소의 스토리지 커패시터의 크기도 작아지고 있으며, 이에 따라 플리커와 같은 표시품질 저하가 발생할 수 있는데, 이 경우에도 1프레임의 표시구간 중 발광구간을 줄이는 대신 구동전류를 증가시키는 구동방법을 적용함으로써 표시품질 저하를 개선할 수 있다.
그리고, 최근 제시되고 있는 가상현실(virtual reality)과 같은 일부 특수분야의 표시장치는 응답특성이 가장 중요한 요소로 작용하므로, 이를 최적화하기 위해서는 1프레임 중 일부 구간 동안만 발광하는 듀티구동(duty driving 또는 rolling shutter)과 같은 구동방법이 요구되고 있다.
그러나, 현재까지는 제안되어 있는 1프레임의 표시구간 중 발광구간을 자유롭게 조절할 수 있는 구동부는 소비전력이 증가하거나, 베젤이 증가하거나, 신호가 왜곡되는 문제가 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 게이트구동부의 에미션QB노드에 지속적으로 고전위 전압을 인가함으로써, 발광다이오드의 발광구간의 길이가 제어되는 유기발광다이오드 표시장치를 제공하는 것을 목적으로 한다.
그리고, 본 발명은, 차지펌핑 커패시터를 이용하여 게이트구동부의 에미션QB노드에 지속적으로 고전위 전압을 인가함으로써, 발광다이오드의 발광구간의 길이가 제어됨과 동시에 소비전력이 절감되고 베젤이 감소되고 표시품질이 개선되는 유기발광다이오드 표시장치를 제공하는 것을 다른 목적으로 한다.
전술한 바와 같이 목적을 달성하기 위해, 본 발명은, 각각이 발광다이오드를 갖는 다수의 화소를 포함하는 표시패널과, 상기 다수의 화소에 다수의 데이터신호를 공급하는 데이터구동부와, 상기 다수의 화소에 다수의 게이트신호를 공급하는 게이트부와, 차지펌핑 소자를 이용하여 다수의 에미션신호를 상기 다수의 화소에 공급하여 상기 발광다이오드의 발광구간의 길이를 제어하는 에미션부를 포함하는 게이트구동부와, 상기 데이터구동부에 영상데이터 및 데이터제어신호를 공급하고, 상기 게이트구동부에 게이트제어신호를 공급하는 타이밍제어부를 포함하는 유기발광다이오드 표시장치를 제공한다.
그리고, 상기 에미션부는 서로 종속적으로 접속되는 다수의 스테이지를 포함하고, 상기 다수의 스테이지 각각은, 상기 다수의 에미션신호가 하이레벨로 출력되도록 결정하는 Q노드와, 상기 다수의 에미션신호가 로우레벨로 출력되도록 결정하는 QB노드와, 상기 QB노드가 상기 하이레벨을 갖도록 결정하는 Q'노드와, 상기 Q'노드에 연결되는 상기 차지펌핑 소자를 포함할 수 있다.
또한, 상기 차지펌핑 소자에는 에미션클록이 공급되고, 상기 Q'노드는 상기 에미션클록 및 상기 차지펌핑 소자에 의하여 플로팅 상태에서 상기 하이레벨로 전환될 수 있다.
그리고, 상기 차지펌핑 소자는 차지펌핑 커패시터 또는 차지펌핑 박막트랜지스터일 수 있다.
또한, 상기 에미션부는 에미션스타트전압, 에미션리셋전압, 다수의 에미션클록 및 상기 다수의 게이트신호를 이용하여 상기 다수의 에미션신호를 생성하고, 상기 다수의 에미션클록은 제1 내지 제5에미션클록을 포함하고, 상기 다수의 게이트신호는 제n 및 제(n-1)게이트신호를 포함하고, 상기 다수의 에미션신호는 제n 및 제(n-1)에미션신호를 포함하고, 상기 다수의 스테이지는 제n스테이지를 포함하고, 상기 제n스테이지는 제9 내지 제20트랜지스터, 제2커패시터 및 상기 차지펌핑 소자를 포함할 수 있다.
그리고, 상기 제9트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제1에미션클록, 에미션고전위전압 및 상기 제10트랜지스터의 드레인에 연결되고, 상기 제10트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제(n-1)에미션신호 또는 상기 에미션스타트전압, 상기 제9트랜지스터의 소스 및 상기 Q노드에 연결되고, 상기 제11트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 Q노드 및 에미션저전위전압에 연결되고, 상기 제12트랜지스터의 게이트는 드레인 및 소스는 각각 상기 제(n-1)게이트신호, 상기 에미션고전위전압 및 상기 QB노드에 연결되고, 상기 제13트랜지스터의 게이트, 드레인 및 소스는 각각 상기 Q노드, 상기 에미션고전위전압 및 상기 제14트랜지스터의 드레인에 연결되고, 상기 제14트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 제13트랜지스터의 소스 및 상기 제15트랜지스터의 드레인에 연결되고, 상기 제15트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 제14트랜지스터의 소스 및 상기 에미션저전위전압에 연결되고, 상기 제16트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제n게이트신호, 상기 에미션리센전압 및 상기 QB노드에 연결되고, 상기 제17트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제13 및 제14트랜지스터 사이의 노드, 상기 에미션고전위전압 및 상기 제14 및 제15트랜지스터 사이의 노드에 연결되고, 상기 제18트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제2에미션클록, 상기 QB노드 및 상기 에미션저전위전압에 연결되고, 상기 제19트랜지스터의 게이트, 드레인 및 소스는 각각 상기 Q'노드, 상기 에미션고전위전압 및 상기 QB노드에 연결되고, 상기 제20트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제(n-1)에미션신호 또는 상기 에미션스타트전압, 상기 Q'노드 및 상기 에미션저전위전압에 연결되고, 상기 제2커패시터는 상기 제13 및 제14트랜지스터 사이의 노드와 상기 Q노드 사이에 연결되고, 상기 차지펌핑 소자는 상기 제1에미션클록 및 상기 Q'노드 사이에 연결되고, 상기 제n에미션신호는 상기 제13 및 제14트랜지스터 사이의 노드로부터 출력될 수 있다.
또한, 상기 에미션부는 에미션스타트전압 및 다수의 에미션클록을 이용하여 상기 다수의 에미션신호를 생성하고, 상기 다수의 에미션클록은 제1 및 제2에미션클록을 포함하고, 상기 다수의 에미션신호는 제n 및 제(n-1)에미션신호를 포함하고, 상기 다수의 스테이지는 제n스테이지를 포함하고, 상기 제n스테이지는 제9 내지 제11, 제13 내지 제15, 제17 내지 제20트랜지스터, 제2커패시터 및 상기 차지펌핑 소자를 포함할 수 있다.
그리고, 상기 제9트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제1에미션클록, 에미션고전위전압 및 상기 제10트랜지스터의 드레인에 연결되고, 상기 제10트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제(n-1)에미션신호 또는 상기 에미션스타트전압, 상기 제9트랜지스터의 소스 및 상기 Q노드에 연결되고, 상기 제11트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 Q노드 및 에미션저전위전압에 연결되고, 상기 제13트랜지스터의 게이트, 드레인 및 소스는 각각 상기 Q노드, 상기 에미션고전위전압 및 상기 제14트랜지스터의 드레인에 연결되고, 상기 제14트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 제13트랜지스터의 소스 및 상기 제15트랜지스터의 드레인에 연결되고, 상기 제15트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 제14트랜지스터의 소스 및 상기 에미션저전위전압에 연결되고, 상기 제17트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제13 및 제14트랜지스터 사이의 노드, 상기 에미션고전위전압 및 상기 제14 및 제15트랜지스터 사이의 노드에 연결되고, 상기 제18트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제2에미션클록, 상기 QB노드 및 상기 에미션저전위전압에 연결되고, 상기 제19트랜지스터의 게이트, 드레인 및 소스는 각각 상기 Q'노드, 상기 에미션고전위전압 및 상기 QB노드에 연결되고, 상기 제20트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제(n-1)에미션신호 또는 상기 에미션스타트전압, 상기 Q'노드 및 상기 에미션저전위전압에 연결되고, 상기 제2커패시터는 상기 제13 및 제14트랜지스터 사이의 노드와 상기 Q노드 사이에 연결되고, 상기 차지펌핑 소자는 상기 제1에미션클록 및 상기 Q'노드 사이에 연결되고, 상기 제n에미션신호는 상기 제13 및 제14트랜지스터 사이의 노드로부터 출력될 수 있다.
상술한 바와 같이, 게이트구동부의 에미션QB노드에 지속적으로 고전위 전압을 인가함으로써, 발광다이오드의 발광구간의 길이가 제어되는 효과를 갖는다.
그리고, 본 발명은, 차지펌핑 커패시터를 이용하여 게이트구동부의 에미션QB노드에 지속적으로 고전위 전압을 인가함으로써, 발광다이오드의 발광구간의 길이가 제어됨과 동시에 소비전력이 절감되고 베젤이 감소되고 표시품질이 개선되는 효과를 갖는다.
도 1은 종래의 유기발광다이오드 표시장치의 게이트구동부의 게이트부를 도시한 도면.
도 2는 종래의 유기발광다이오드 표시장치의 게이트구동부의 에미션부를 도시한 도면.
도 3은 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치를 도시한 도면.
도 4는 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 화소를 도시한 도면.
도 5는 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 게이트구동부를 도시한 도면.
도 6은 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지를 도시한 도면.
도 7은 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지에 관련되는 신호의 타이밍도.
도 8은 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 게이트구동부를 도시한 도면.
도 9는 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지를 도시한 도면.
도 10은 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지에 관련되는 신호의 타이밍도.
도 11는 본 발명의 제3실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지를 도시한 도면.
도 12는 본 발명의 제3실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지에 관련되는 신호의 타이밍도.
도 13은 본 발명의 제2 실시 예에 의한 유기발광다이오드 표시장치의 화소를 도시한 도면.
도 14는 도 13에 도시된 화소의 구동신호들을 나타내는 타이밍도.
도 15는 본 발명의 제2 실시 예에 따른 게이트구동부를 도시한 도면.
도 16은 본 발명의 제4 실시 예에 따른 에미션부의 일 스테이지를 도시한 도면.
도 17은 도 16에 도시된 에미션부의 일 스테이지에 관련되는 신호의 타이밍도.
도 18은 제5 실시 예에 따른 에미션부의 일 스테이지를 도시한 도면.
도 19는 에미션신호의 게이트 오프 전압 지연을 나타내는 도면.
도 20은 제3 실시 예에 의한 화소구조를 나타내는 도면.
도 21은 도 20에 도시된 화소의 구동신호를 나타내는 도면.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 상세히 설명한다.
본 발명의 게이트 구동 회로에서 스위치 소자들은 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 MOSFET(NMOS)의 경우, 캐리어 가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인은 각각 제1 전극(또는 제2 전극) 및 제2 전극(또는 제1 전극)으로 지칭될 수도 있다. 이하의 실시예에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되어서는 안된다.
본 명세서에서 게이트 온 전압은 트랜지스터를 턴-온 시킬 수 있는 동작 전압을 의미한다. 따라서, n 타입 MOSFET에서 게이트 온 전압은 하이전압레벨을 의미하고, p 타입 MOSFET에서 게이트 온 전압은 로우레벨전압을 의미한다. 이와 유사하게, n 타입 MOSFET에서 게이트 오프 전압은 로우전압레벨을 의미하고, p 타입 MOSFET에서 게이트 오프 전압은 하이레벨전압을 의미한다.
도 3은 본 발명의 제1 실시예에 따른 유기발광다이오드 표시장치를 도시한 도면이다.
도 3에 도시한 바와 같이, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치(110)는, 타이밍제어부(120), 데이터구동부(130), 게이트구동부(140) 및 표시패널(150)을 포함한다.
타이밍제어부(120)는, 그래픽카드 또는 TV시스템과 같은 외부시스템으로부터 전달되는 영상신호(IS)와 데이터인에이블신호(DE), 수평동기신호(HSY), 수직동기신호(VSY), 클럭(CLK) 등의 다수의 타이밍신호를 이용하여, 게이트제어신호(GCS), 데이터제어신호(DCS) 및 영상데이터(RGB)를 생성하고, 생성된 데이터제어신호(DCS) 및 영상데이터(RGB)는 데이터구동부(130)에 공급하고, 생성된 게이트제어신호(GCS)는 게이트구동부(130)에 공급한다.
데이터구동부(130)는, 타이밍제어부(120)로부터 공급되는 데이터제어신호(DCS) 및 영상데이터(RGB)를 이용하여 데이터신호를 생성하고, 생성된 데이터신호를 표시패널(150)의 데이터배선(DL)에 공급한다.
게이트구동부(140)는, 타이밍제어부(120)로부터 공급되는 게이트제어신호(GCS)를 이용하여 게이트신호 및 에미션신호를 생성하고, 생성된 게이트신호 및 에미션신호를 각각 표시패널(150)의 게이트배선(GL) 및 에미션배선(EL)에 공급하는데, 게이트구동부(140)는 게이트배선(GL), 데이터배선(DL), 에미션배선(EL) 및 화소(P)가 형성되는 표시패널(150)의 기판에 함께 형성되는 게이트-인-패널(gate in panel: GIP) 타입일 수 있다.
표시패널(150)은, 게이트신호 및 데이터신호를 이용하여 영상을 표시한다.
구체적으로, 표시패널(150)은, 서로 교차하여 화소영역(P)을 정의하는 게이트배선(GL) 및 데이터배선(DL)과, 게이트배선(GL) 및 데이터배선(DL)에 연결되는 화소(P)와, 화소(P)에 연결되는 에미션배선(EL)을 포함한다.
이러한 유기발광다이오드 표시장치(110)는 게이트신호, 데이터신호 및 에미션신호를 이용하여 각 화소(P)의 특성변화를 보상하고 동시에 발광구간의 길이를 제어하면서 영상을 표시하는데, 이를 도면을 참조하여 설명한다.
도 4는 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 화소를 도시한 도면으로, 1화소(P)가 4개의 트랜지스터와 2개의 커패시터를 포함하는 4T2C 구조를 예로 들어 설명한다.
도 4에 도시한 바와 같이, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치(110)의 화소(P)는, 스위칭트랜지스터(Ts), 에미션트랜지스터(Te), 구동트랜지스터(Td), 초기트랜지스터(Ti), 발광다이오드(De) 및 제1 및 제2화소커패시터(Cp1, Cp2)를 포함한다.
도 4에서는 스위칭트랜지스터(Ts), 에미션트랜지스터(Te), 구동트랜지스터(Td) 및 초기트랜지스터(Ti)가 각각 네거티브 타입(n type)인 것을 예로 들었지만, 다른 실시예에서는 스위칭트랜지스터(Ts), 에미션트랜지스터(Te), 구동트랜지스터(Td) 및 초기트랜지스터(Ti)를 포지티브 타입(p type)으로 구성할 수도 있다.
스위칭트랜지스터(Ts)는 제n게이트신호(GS(n))에 따라 제m데이터배선(DLm)의 제m데이터신호를 구동트랜지스터(Td)로 전달하는데, 스위칭트랜지스터(Ts)의 게이트, 드레인 및 소스는 각각 제n게이트배선(GLn), 제m데이터배선(DLm) 및 제1노드(N1)에 연결된다.
에미션트랜지스터(Te)는 제n에미션신호(ES(n))에 따라 고전위전압(Vdd)을 제2노드(N2)로 전달하는데, 에미션트랜지스터(Te)의 게이트, 드레인 및 소스는 각각 제n에미션배선(ELn), 고전위전압(Vdd) 입력단 및 제2노드(N2)에 연결된다.
구동트랜지스터(Td)는 제1노드(N2)의 전압에 따라 제2노드(N2)의 전압을 제3노드(N3)로 전달하는데, 구동트랜지스터(Td)의 게이트, 드레인 및 소스는 각각 제1노드(N1), 제2노드(N2) 및 제3노드(N3)에 연결된다.
초기트랜지스터(Ti)는 제(n-1)게이트신호에 따라 초기전압(Vinit)을 제3노드(N3)로 전달하는데, 초기트랜지스터(Ti)의 게이트, 드레인 및 소스는 각각 제(n-1)게이트배선(GL(n-1)), 초기전압(Vinit) 입력단 및 제3노드(N3)에 연결된다.
유기발광다이오드(E)는 제3노드(N3)의 전압에 따라 발광하는데, 유기발광다이오드(E)의 양극 및 음극은 각각 제3노드(N3) 및 저전위전압(Vss) 입력단에 연결된다.
제1화소커패시터(Cp1)는 제1 및 제3노드(N1, N3) 사이에 연결되고, 제2화소커패시터(Cp2)는 고전위전압(Vdd) 입력단 및 제3노드(N3) 사이에 연결된다.
제1화소커패시터(Cp1)는, 제n에미션신호(ES(n)) 및 제(n-1)게이트신호(GS(n-1))에 따라 보상구간 동안 구동트랜지스터(Td)의 문턱전압(Vth)을 저장하고, 제n에미션신호(ES(n)) 및 제n게이트신호(GS(n))에 따라 1프레임 동안 구동트랜지스터(Td)의 게이트의 전압을 일정하게 유지하는 역할을 한다.
제2화소커패시터(Cp2)는, 구동트랜지스터(Td)의 게이트의 전압을 안정화시키며, 제m데이터신호(DS(m))의 효율을 높이는 역할을 한다.
이와 같이, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치(110)의 게이트구동부(140)는 게이트신호 및 에미션신호를 생성하여 각 화소(P)에 공급하고, 유기발광다이오드 표시장치(110)의 화소(P)는, 게이트신호 및 에미션신호에 따라 1프레임의 보상구간 동안 구동트랜지스터(Td)의 문턱전압을 감지하여 타이밍제어부(120)에 전달하고, 게이트신호 및 에미션신호에 따라 1프레임의 표시구간 동안 타이밍제어부(120)가 문턱전압의 변화를 반영하여 생성한 변조 영상데이터를 이용하여 영상을 표시함으로써, 영상의 표시품질 저하를 방지할 수 있다.
그리고, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치(110)의 게이트구동부(140)는 에미션신호의 하이레벨(high level) 구간 및 로우레벨(low level) 구간을 조절하여 각 화소(P)의 표시구간 중 발광구간의 길이를 제어할 수 있는데, 이를 도면을 참조하여 설명한다.
도 5는 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 게이트구동부를 도시한 도면이고, 도 6은 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지를 도시한 도면이고, 도 7은 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지에 관련되는 신호의 타이밍도이다.
도 5에 도시한 바와 같이, 제1실시예에 따른 유기발광다이오드 표시장치(110)의 게이트구동부(140)는, 스타트전압, 클록, 리셋전압, 고전위전압 및 저전위전압을 이용하여 다수의 게이트1신호(G1S(n)) 및 다수의 게이트2신호(G2S(n))를 생성하는 게이트부(142)와 다수의 에미션신호(ES(n))를 생성하는 에미션부(144)를 포함한다.
게이트부(142)는, 다수의 스테이지(GD1(n))를 포함하여 다수의 게이트1신호(G1S(n))를 생성하는 제1쉬프트레지스터(shift register)와, 다수의 스테이지(GD2(n))를 포함하여 다수의 게이트2신호(G2S(n))를 생성하는 제2쉬프트레지스터로 구성되고, 에미션부(144)는 다수의 스테이지(ED(n))를 포함하여 다수의 에미션신호(ES(n))를 생성하는 인버터(inverter)로 구성된다.
구체적으로, 게이트부(142)의 제1쉬프트레지스터는 게이트1스타트전압(G1VST) 또는 이전 스테이지의 출력(G1S(n-1)), 제1 내지 제5게이트1클록(G1CLK1 내지 G1CLK5), 게이트고전위전압 및 게이트저전위전압을 이용하여 다수의 게이트1신호(G1S(n))를 생성하고, 게이트부(142)의 제2쉬프트레지스터는 게이트2스타트전압(G2VST) 또는 이전 스테이지의 출력(G2S(n-1)), 제1 내지 제5게이트2클록(G2CLK1 내지 G2CLK5), 게이트고전위전압(GVDD) 및 게이트저전위전압(GVSS)을 이용하여 다수의 게이트2신호(G2S(n))를 생성한다.
그리고, 에미션부(144)의 인버터는 제1 및 제2에미션스타트전압(EVST1, EVST2) 또는 이전 스테이지의 출력(ES(n-1), ES(n-2)), 제1 내지 제5에미션클록(ECLK1 내지 ECLK5), 에미션리셋전압(ERST), 에미션고전위전압(EVDD) 및 에미션저전위전압(EVSS)를 이용하여 다수의 에미션신호(ES(n))를 생성한다.
예를 들어, 게이트부(142)의 제1쉬프트레지스터의 제1스테이지(GD(1))는, 게이트1스타트전압(G1VST), 제1, 제3 및 제5게이트1클록(G1CLK1, G1CLK3, G1CLK5), 게이트고전위전압(GVDD) 및 게이트저전위전압(GVSS)을 이용하여 제1게이트1신호(G1S(1))를 생성하고, 게이트부(142)의 제2쉬프트레지스터의 제1스테이지(GD(2))는 게이트2스타트전압(G2VST), 제1, 제3 및 제5게이트2클록(G2CLK1, G2CLK3, G2CLK5), 게이트고전위전압(GVDD) 및 게이트저전위전압(GVSS)을 이용하여 제1게이트2신호(G2S(1))를 생성하고, 에미션부(144)의 인버터의 제1스테이지(ED(1))는 제1에미션스타트전압(EVST1), 게이트2스타트전압(G2VST), 에미션리셋전압(ERST), 제1, 제2 및 제3에미션클록(ECLK1, ECLK2, ECLK3), 에미션고전위전압(EVDD) 및 에미션저전위전압(EVSS)을 이용하여 제1에미션신호(ES(1))를 생성할 수 있다.
이와 같이, 게이트부(142)의 제1쉬프트레지스터의 다수의 스테이지(GD1(n)), 제2쉬프트레지스터의 다수의 스테이지(GD2(n)), 에미션부(144)의 다수의 스테이지(ED(n))는, 서로 종속적인 접속관계를 이루며 각각의 출력노드를 통하여 다수의 게이트1신호(G1S(n)), 다수의 게이트2신호(G2S(n)), 다수의 에미션신호(ES(n))를 표시패널(150)의 화소(P)에 순차적으로 공급할 수 있다.
한편, 게이트구동부(140)의 게이트부(142)의 제1 및 제2쉬프트레지스터의 각 스테이지(G1D(n), G2D(n))는, 도 1과 같이 제1 내지 제8트랜지스터와 제1커패시터를 포함할 수 있다.
그리고, 도 6에 도시한 바와 같이, 게이트구동부(140)의 에미션부(144)인 인버터의 각 스테이지(ED(n))는, 제9 내지 제16트랜지스터(T9 내지 T16)와 제2커패시터(C2)를 포함한다.
제9트랜지스터(T9)의 게이트는 제1에미션클록(ECLK1)이 공급되는 단자에 연결되고, 제9트랜지스터(T9)의 드레인은 에미션고전위전압(EVDD)이 공급되는 단자에 연결되고, 제9트랜지스터(T9)의 소스는 제10트랜지스터(T10)의 드레인에 연결된다.
제10트랜지스터(T10)의 게이트는 제(n-2)에미션신호(ES(n-2))(또는 제1 및 제2에미션스타트전압(EVST1, EVST2))가 공급되는 단자에 연결되고, 제10트랜지스터(T10)의 드레인은 제9트랜지스터(T9)의 소스에 연결되고, 제10트랜지스터(T10)의 소스는 에미션Q노드(EQ)에 연결된다.
제11트랜지스터(T11)의 게이트는 에미션QB노드(EQB)에 연결되고, 제11트랜지스터(T11)의 드레인은 에미션Q노드(EQ)에 연결되고, 제11트랜지스터(T11)의 소스는 에미션저전위전압(EVSS)이 공급되는 단자에 연결된다.
제12트랜지스터(T12)의 게이트는 제3에미션클록(ECLK3)이 공급되는 단자에 연결되고, 제12트랜지스터(T12)의 드레인은 제(n-1)게이트2신호(G2S(n-1))(또는 게이트2스타트전압(G2VST))가 공급되는 단자에 연결되고, 제12트랜지스터(T12)의 소스는 에미션QB노드(EQB)에 연결된다.
제13트랜지스터(T13)의 게이트는 에미션Q노드(EQ)에 연결되고, 제13트랜지스터(T13)의 드레인은 에미션고전위전압(EVDD)이 공급되는 단자에 연결되고, 제13트랜지스터(T13)의 소스는 제14트랜지스터(T14)의 드레인에 연결된다.
제14트랜지스터(T14)의 게이트는 에미션QB노드(EQB)에 연결되고, 제14트랜지스터(T14)의 드레인은 제13트랜지스터(T13)의 소스에 연결되고, 제14트랜지스터(T14)의 소스는 제15트랜지스터(T15)의 드레인에 연결된다.
여기서, 제13 및 제14트랜지스터(T13, T14) 사이의 노드로부터 제n에미션신호(ES(n))가 출력되고, 제13 및 제14트랜지스터(T13, T14) 사이의 노드와 에미션Q노드(EQ) 사이에는 제2커패시터(C2)가 연결된다.
제15트랜지스터(T15)의 게이트는 에미션QB노드(EQB)에 연결되고, 제15트랜지스터(T15)의 드레인은 제14트랜지스터(T14)의 소스에 연결되고, 제15트랜지스터(T15)의 소스는 에미션저전위전압(EVSS)이 공급되는 단자에 연결된다.
제16트랜지스터(T16)의 게이트는 제n게이트1전압(GS1(n))이 공급되는 단자에 연결되고, 제16트랜지스터(T16)의 드레인은 에미션리센전압(ERST)이 공급되는 단자에 연결되고, 제16트랜지스터(T16)의 소스는 에미션QB노드(EQB)에 연결된다.
제17트랜지스터(T17)의 게이트는 제13 및 제14트랜지스터(T13, T14) 사이의 노드에 연결되고, 제17트랜지스터(T17)의 드레인은 에미션고전위전압(EVDD)에 연결되고, 제17트랜지스터(T17)의 소스는 제14 및 제15트랜지스터(T14, T15) 사이의 노드에 연결된다.
제18트랜지스터(T18)의 게이트는 제2에미션클록(ECLK2)이 공급되는 단자에 연결되고, 제18트랜지스터(T18)의 드레인은 에미션QB노드(EQB)에 연결되고, 제18트랜지스터(T18)의 소스는 에미션저전위전압(EVSS)이 공급되는 단자에 연결된다.
여기서, 게이트부(142) 및 에미션부(144)의 다수의 트랜지스터가 네거티브 타입(n type)인 것을 예로 들었지만, 다른 실시예에서는 게이트부(142) 및 에미션부(144)의 다수의 트랜지스터를 포지티브 타입(p type)으로 구성할 수도 있다.
이와 같은 에미션부(144)의 동작 타이밍을 살펴보면, 도 7에 도시한 바와 같이, 제1타이밍(TM1)에 제(n-1)게이트2신호(G2S(n-1))(또는 게이트2스타트전압(G2VST))와 제3에미션클록(ECLK3)이 하이레벨이 되면, 에미션QB노드(EQB)가 하이레벨이 되어 제14 및 제15트랜지스터(T14, T15)가 턴-온(turn-on) 되고, 에미션저전위전압(EVSS)이 로우레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소(P)의 제3노드(N3)에 초기전압(Vinit)이 인가된다.
제2타이밍(TM2)에 제(n-2)에미션신호(ES(n-2))(또는 제1 및 제2에미션스타트전압(EVST1, EVST2))와 제1에미션클록(ECLK1)이 하이레벨이 되면, 제9 및 제10트랜지스터(T9, T10)이 턴-온 되어 에미션Q노드(EQ)가 하이레벨이 되고, 제13트랜지스터(T13)가 턴-온 되어 에미션고전위전압(EVDD)이 하이레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소(P)의 제3노드(N3)의 전압이 감지된다.
제3타이밍(TM3)에 에미션리셋전압(ERST)이 하이레벨이 되면, 에미션QB노드(EQB)가 하이레벨이 되어 제14 및 제15트랜지스터(T14, T15)가 턴-온 되고, 에미션저전위전압(EVSS)이 로우레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소(P)의 특성변화를 반영하여 영상데이터를 변조한다.
제4타이밍(TM4)에 제1에미션클록(ECLK1)이 하이레벨이 되면, 제9 및 제10트랜지스터(T9, T10)가 턴-온 되어 에미션Q노드(EQ)가 하이레벨이 되고, 제13트랜지스터(T13)이 턴-온 되어 에미션고전위전압(EVDD)이 하이레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소의 발광다이오드(De)는 온(on) 상태가 되어 빛을 방출한다.
그리고, 제1에미션클록(ECLK1)이 하이레벨이 되기 전인 제5 및 제6타이밍(TM5, TM6)에 제(n-1)게이트2신호(G2S(n-2))(또는 게이트2스타트전압(G2VST))와 제3에미션클록(ECLK3)이 하이레벨이 되면, 에미션QB노드(EQB)가 하이레벨이 되어 제14 및 제15트랜지스터(T14, T15)가 턴-온(turn-on) 되고, 에미션저전위전압(EVSS)이 로우레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소(P)의 발광다이오드(De)는 오프(off) 상태가 되어 빛을 방출하지 않는다.
이와 같이, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치(110)에서는, 1프레임(F)을 보상구간(CP) 및 표시구간(DP)으로 구분하여 각 화소(P)를 구동하는데, 보상구간(CP) 동안 구동트랜지스터(Td)의 문턱전압을 감지하여 영상데이터를 변조하고, 표시구간(DP) 동안 변조 영상데이터를 이용하여 영상을 표시한다.
그리고, 표시구간(DP)을 발광구간(EP) 및 비발광구간(NEP)로 구분하고, 비발광구간(NEP) 동안 게이트부(142)에 다수의 펄스(하이레벨)를 갖는 게이트2스타트전압(G2VST)을 공급하여 게이트부(142)로부터 출력되는 다수의 게이트2신호(G2S(n))가 다수의 펄스(하이레벨)를 갖도록 함으로써(toggling), 에미션QB노드(EQB)에 지속적으로 하이레벨을 인가할 수 있으며, 게이트구동부(140)의 에미션부(144)로부터 출력되는 에미션신호(ES(n))가 비발광구간(NEP)동안 로우레벨을 갖도록 할 수 있다.
즉, 각 화소(P)의 발광구간(EP)의 길이(또는 발광구간(EP) 및 비발광구간(NEP)의 비)를 제어할 수 있으며, 유기발광다이오드 표시장치(110)의 표시품질을 개선하고, 유기발광다이오드 표시장치(110)를 고해상도에 용이하게 적용할 수 있다.
그런데, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치(110)에서는, 게이트구동부(140)로부터 출력되는 다수의 게이트2신호(G2S(n))가 다수의 펄스를 가지므로, 하이레벨 및 로우레벨 사이의 전환 횟수 증가에 따라 소비전력이 증가할 수 있으며, 출력 신호가 지연될 수도 있다.
또한, 게이트구동부(140)가 제1 및 제2쉬프트레지스터를 가지므로, 게이트구동부(140)의 면적이 증가하여 유기발광다이오드 표시장치(110)의 베젤(bezel)이 증가할 수도 있다.
다른 실시예에서는 제2쉬프트레지스터의 출력인 다수의 게이트2신호(G2S(n))를 이용한 토글링(toggling) 방식 대신 차지펌핑(charge pumping)을 이용한 셀프차징(self-charging) 방식을 이용하여 발광구간의 길이를 제어함으로써, 소비전력 증가, 베젤 증가 및 신호 왜곡을 방지할 수 있는데, 이를 도면을 참조하여 설명한다.
도 8은 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 게이트구동부를 도시한 도면이고, 도 9는 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지를 도시한 도면이고, 도 10은 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지에 관련되는 신호의 타이밍도로서, 유기발광다이오드 표시장치의 전체 구성 및 화소 구성은 제1실시예의 도 3 및 도 4와 동일하므로 이에 대한 설명은 생략한다.
도 8에 도시한 바와 같이, 제2실시예에 따른 유기발광다이오드 표시장치의 게이트구동부(240)는, 스타트전압, 클록, 리셋전압, 고전위전압 및 저전위전압을 이용하여 다수의 게이트신호(GS(n))를 생성하는 게이트부(242)와 다수의 에미션신호(ES(n))를 생성하는 에미션부(244)를 포함한다.
게이트부(242)는 다수의 스테이지(GD(n))를 포함하는 쉬프트레지스터(shift register)로 구성되고, 에미션부(244)는 다수의 스테이지(ED(n))를 포함하는 인버터(inverter)로 구성된다.
구체적으로, 게이트부(242)의 쉬프트레지스터는 게이트스타트전압(GVST) 또는 이전 스테이지의 출력(GS(n-1)), 제1 내지 제5게이트클록(GCLK1 내지 GCLK5), 게이트고전위전압(GVDD) 및 게이트저전위전압(GVSS)을 이용하여 다수의 게이트신호(GS(n))를 생성하고, 에미션부(244)의 인버터는 에미션스타트전압(EVST) 또는 이전 스테이지의 출력(ES(n-1)), 제1 내지 제5에미션클록(ECLK1 내지 ECLK5), 에미션리셋전압(ERST), 에미션고전위전압(EVDD) 및 에미션저전위전압(EVSS)를 이용하여 다수의 에미션신호(ES(n))를 생성한다.
예를 들어, 게이트부(242)의 쉬프트레지스터의 제1스테이지(GD(1))는, 제0게이트신호(GS(0)), 제1, 제4 및 제5게이트클록(G1CLK1, G1CLK4, G1CLK5), 게이트고전위전압(GVDD) 및 게이트저전위전압(GVSS)을 이용하여 제1게이트신호(GS(1))를 생성하고, 에미션부(244)의 인버터의 제1스테이지(ED(1))는 에미션스타트전압(EVST), 제0게이트신호(GS(0)), 에미션리셋전압(ERST), 제1 및 제4에미션클록(ECLK1, ECLK4), 에미션고전위전압(EVDD) 및 에미션저전위전압(EVSS)을 이용하여 제1에미션신호(ES(1))를 생성할 수 있다.
이와 같이, 게이트부(242)의 쉬프트레지스터의 다수의 스테이지(GD(n)), 에미션부(244)의 다수의 스테이지(ED(n))는, 서로 종속적인 접속관계를 이루며 각각의 출력노드를 통하여 다수의 게이트신호(GS(n)), 다수의 에미션신호(ES(n))를 표시패널의 화소에 순차적으로 공급할 수 있다.
한편, 게이트구동부(240)의 게이트부(242)의 쉬프트레지스터의 각 스테이지(GD(n))는, 도 1과 같이 제1 내지 제8트랜지스터와 제1커패시터를 포함할 수 있다.
그리고, 도 9에 도시한 바와 같이, 게이트구동부(240)의 에미션부(244)인 인버터의 각 스테이지(ED(n))는, 제9 내지 제20트랜지스터(T9 내지 T20), 제2커패시터(C2) 및 차지펌핑 커패시터(Ccp)를 포함한다.
제9트랜지스터(T9)의 게이트는 제1에미션클록(ECLK1)이 공급되는 단자에 연결되고, 제9트랜지스터(T9)의 드레인은 에미션고전위전압(EVDD)이 공급되는 단자에 연결되고, 제9트랜지스터(T9)의 소스는 제10트랜지스터(T10)의 드레인에 연결된다.
제10트랜지스터(T10)의 게이트는 제(n-1)에미션신호(ES(n-1))(또는 에미션스타트전압(EVST))가 공급되는 단자에 연결되고, 제10트랜지스터(T10)의 드레인은 제9트랜지스터(T9)의 소스에 연결되고, 제10트랜지스터(T10)의 소스는 에미션Q노드(EQ)에 연결된다.
제11트랜지스터(T11)의 게이트는 에미션QB노드(EQB)에 연결되고, 제11트랜지스터(T11)의 드레인은 에미션Q노드(EQ)에 연결되고, 제11트랜지스터(T11)의 소스는 에미션저전위전압(EVSS)이 공급되는 단자에 연결된다.
제12트랜지스터(T12)의 게이트는 제(n-1)게이트신호(GS(n-1))가 공급되는 단자에 연결되고, 제12트랜지스터(T12)의 드레인은 에미션고전위전압(EVDD)이 공급되는 단자에 연결되고, 제12트랜지스터(T12)의 소스는 에미션QB노드(EQB)에 연결된다.
제13트랜지스터(T13)의 게이트는 에미션Q노드(EQ)에 연결되고, 제13트랜지스터(T13)의 드레인은 에미션고전위전압(EVDD)이 공급되는 단자에 연결되고, 제13트랜지스터(T13)의 소스는 제14트랜지스터(T14)의 드레인에 연결된다.
제14트랜지스터(T14)의 게이트는 에미션QB노드(EQB)에 연결되고, 제14트랜지스터(T14)의 드레인은 제13트랜지스터(T13)의 소스에 연결되고, 제14트랜지스터(T14)의 소스는 제15트랜지스터(T15)의 드레인에 연결된다.
여기서, 제13 및 제14트랜지스터(T13, T14) 사이의 노드로부터 제n에미션신호(ES(n))가 출력되고, 제13 및 제14트랜지스터(T13, T14) 사이의 노드와 에미션Q노드(EQ) 사이에는 제2커패시터(C2)가 연결된다.
제15트랜지스터(T15)의 게이트는 에미션QB노드(EQB)에 연결되고, 제15트랜지스터(T15)의 드레인은 제14트랜지스터(T14)의 소스에 연결되고, 제15트랜지스터(T15)의 소스는 에미션저전위전압(EVSS)이 공급되는 단자에 연결된다.
제16트랜지스터(T16)의 게이트는 제n게이트신호(GS(n))가 공급되는 단자에 연결되고, 제16트랜지스터(T16)의 드레인은 에미션리센전압(ERST)이 공급되는 단자에 연결되고, 제16트랜지스터(T16)의 소스는 에미션QB노드(EQB)에 연결된다.
제17트랜지스터(T17)의 게이트는 제13 및 제14트랜지스터(T13, T14) 사이의 노드에 연결되고, 제17트랜지스터(T17)의 드레인은 에미션고전위전압(EVDD)에 연결되고, 제17트랜지스터(T17)의 소스는 제14 및 제15트랜지스터(T14, T15) 사이의 노드에 연결된다.
제18트랜지스터(T18)의 게이트는 에미션Q노드(EQ)에 연결되고, 제18트랜지스터(T18)의 드레인은 에미션QB노드(EQB)에 연결되며, 제18트랜지스터(T18)의 소스는 에미션저전위전압(EVSS)이 공급되는 단자에 연결된다.
그리고, 제19트랜지스터(T19)의 게이트는 에미션Q'노드(EQ')에 연결되고, 제19트랜지스터(T19)의 드레인은 에미션고전위전압(EVDD)이 공급되는 단자에 연결되고, 제19트랜지스터(T19)의 소스는 에미션QB노드(EQB)에 연결된다.
여기서, 차지펌핑 커패시터(Ccp)는 제1에미션클록(ECLK1) 및 에미션Q'노드(EQ') 사이에 연결된다.
제20트랜지스터(T20)의 게이트는 에미션스타트전압(EVST)(또는 제(n-1)에미션신호(ES(n-1)))가 공급되는 단자에 연결되고, 제20트랜지스터(T20)의 드레인은 에미션Q'노드(EQ')에 연결되고, 제20트랜지스터(T20)의 소스는 에미션저전위전압(EVSS)이 공급되는 단자에 연결된다.
여기서, 게이트부(242) 및 에미션부(244)의 다수의 트랜지스터가 네거티브 타입(n type)인 것을 예로 들었지만, 다른 실시예에서는 게이트부(142) 및 에미션부(144)의 다수의 트랜지스터를 포지티브 타입(p type)으로 구성할 수도 있다.
이와 같은 에미션부(244)의 동작 타이밍을 살펴보면, 도 10에 도시한 바와 같이, 제1타이밍(TM1)에 제(n-1)게이트신호(GS(n-1))(또는 게이트스타트전압(GVST))가 하이레벨이 되면, 에미션QB노드(EQB)가 하이레벨이 되어 제14 및 제15트랜지스터(T14, T15)가 턴-온(turn-on) 되고, 에미션저전위전압(EVSS)이 로우레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소(P)의 제3노드(N3)에 초기전압(Vinit)이 인가된다.
제2타이밍(TM2)에 제(n-1)에미션신호(ES(n-1))(또는 에미션스타트전압(EVST))와 제1에미션클록(ECLK1)이 하이레벨이 되면, 제9 및 제10트랜지스터(T9, T10)이 턴-온 되어 에미션Q노드(EQ)가 하이레벨이 되고, 제13트랜지스터(T13)가 턴-온 되어 에미션고전위전압(EVDD)이 하이레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소(P)의 제3노드(N3)의 전압이 감지된다.
제3타이밍(TM3)에 제n게이트신호(GS(n))와 에미션리셋전압(ERST)이 하이레벨이 되면, 에미션QB노드(EQB)가 하이레벨이 되어 제14 및 제15트랜지스터(T14, T15)가 턴-온 되고, 에미션저전위전압(EVSS)이 로우레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소(P)의 특성변화를 반영하여 영상데이터를 변조한다.
제4타이밍(TM4)에 제(n-1)에미션신호(ES(n-1))(또는 에미션스타트전압(EVST))와 제1에미션클록(ECLK1)이 하이레벨이 되면, 제9 및 제10트랜지스터(T9, T10)이 턴-온 되어 에미션Q노드(EQ)가 하이레벨이 되고, 제13트랜지스터(T13)가 턴-온 되어 에미션고전위전압(EVDD)이 하이레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소의 발광다이오드(De)는 온(on) 상태가 되어 빛을 방출한다.
이때, 하이레벨의 제(n-1)에미션신호(ES(n-1))(또는 에미션스타트전압(EVST))에 의하여 제20트랜지스터(T20)가 턴-온 되어 에미션Q'노드(EQ')가 로우레벨이 되고, 하이레벨의 에미션Q노드(EQ)에 의하여 제18트랜지스터(T18)가 턴-온 되어 에미션QB노드(EQB)가 로우레벨이 된다.
그리고, 제5타이밍(TM5) 이전에 로우레벨의 제(n-1)에미션신호(ES(n-1))(또는 에미션스타트전압(EVST))에 의하여 제20트랜지스터(T20)가 턴-오프 되어 에미션Q'노드(EQ')는 플로팅(floating) 되고, 제5타이밍(TM5)에 제4에미션클록(ECLK4)이 하이레벨이 되면, 차지펌핑 커패시터(Ccp)를 통하여 하이레벨의 제4에미션클록(ECLK4)이 에미션Q'노드(EQ')에 축적되어 제19트랜지스터(T19)가 턴-온 되고, 에미션QB노드(EQB)가 하이레벨이 되어 제14 및 제15트랜지스터(T14, T15)가 턴-온(turn-on) 되고, 에미션저전위전압(EVSS)이 로우레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소(P)의 발광다이오드(De)는 오프(off) 상태가 되어 빛을 방출하지 않는다.
이와 같이, 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치에서는, 1프레임(F)을 보상구간(CP) 및 표시구간(DP)으로 구분하여 각 화소(P)를 구동하는데, 보상구간(CP) 동안 구동트랜지스터(Td)의 문턱전압을 감지하여 영상데이터를 변조하고, 표시구간(DP) 동안 변조 영상데이터를 이용하여 영상을 표시한다.
그리고, 표시구간(DP)을 발광구간(EP) 및 비발광구간(NEP)로 구분하고, 비발광구간(NEP) 동안 제(n-1)에미션신호(ES(n-1))(또는 에미션스타트전압(EVST))의 하이레벨 및 로우레벨 사이의 스윙에 따라 에미션클록과 차지펌핑 커패시터(Ccp)를 이용하여 에미션Q'노드(EQ')에 하이레벨을 축적함으로써(self-charging), 에미션QB노드(EQB)에 지속적으로 하이레벨을 인가할 수 있으며, 게이트구동부(240)의 에미션부(244)로부터 출력되는 에미션신호(ES(n))가 비발광구간(NEP)동안 로우레벨을 갖도록 할 수 있다.
즉, 게이트부(242)에서 별도의 쉬프트레지스터(제1실시예의 제2쉬프트레지스터)를 생략하고, 에미션부(244)에서 사용되는 제4에미션클록(CLK4)과 차지펌핑 커패시터(Ccp)를 이용하여 에미션고전위전압(EVDD)과 에미션QB노드(EQB) 사이에 연결되는 제19트랜지스터(T19)의 게이트를 플로팅 상태에서 하이레벨 상태로 변경함으로써, 소비전력 증가, 베젤 증가 및 신호 왜곡이 방지되는 상태에서 각 화소(P)의 발광구간(EP)의 길이(또는 발광구간(EP) 및 비발광구간(NEP)의 비)를 제어할 수 있으며, 유기발광다이오드 표시장치의 표시품질을 개선하고, 유기발광다이오드 표시장치를 고해상도에 용이하게 적용할 수 있다.
제2실시예에서는 에미션고전위전압(EVDD)과 에미션QB노드(EQB) 사이에 연결되는 제19트랜지스터(T19)의 게이트인 에미션Q'노드(EQ')의 전압을 변경하기 위하여 차지펌핑 커패시터(Ccp)와 같은 수동소자를 차지펌핑 소자로 사용하는 것을 예로 들었으나, 다른 실시예에서는 커패시터 이외에 게이트와 액티브 사이의 모스(MOS) 커패시터를 포함하는 차지펌핑 박막트랜지스터와 같은 능동소자를 차지펌핑 소자로 사용할 수도 있다.
그리고, 제2실시예에서는 4개의 트랜지스터와 2개의 커패시터로 이루어지는 화소(P)에 적용되는 에미션부(244)를 예로 들었으나, 다른 실시예에서는 6개의 트랜지스터와 1개의 커패시터로 이루어지는 화소에도 차지펌핑에 의하여 발광구간의 길이를 조절할 수 있는 에미션부를 적용할 수 있다.
한편, 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치에서는, 제1 내지 제5에미션클록(ECLK1 내지 ECLK5)을 이용(5-phase)하는 것을 예로 들었으나, 특성변동을 보상하지 않는 다른 실시예에서는 제1 및 제2에미션클록(ECLK1, ECLK2)만을 이용(2-phase)할 수도 있는데, 이를 도면을 참조하여 설명한다.
도 11는 본 발명의 제3실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지를 도시한 도면이고, 도 12는 본 발명의 제3실시예에 따른 유기발광다이오드 표시장치의 게이트구동부의 에미션부의 일 스테이지에 관련되는 신호의 타이밍도로서, 유기발광다이오드 표시장치의 전체 구성은 제1실시예의 도 3과 동일하므로 이에 대한 설명은 생략한다.
도시하지는 않았지만, 제3실시예에 따른 유기발광다이오드 표시장치의 화소는, 도 4의 제1실시예의 화소에서 초기트랜지스터(Ti)가 생략된 구조일 수 있으며, 게이트구동부를 통하여 각 화소의 발광구간의 길이를 조절할 수 있다.
그리고, 제3실시예에 따른 유기발광다이오드 표시장치의 게이트구동부는, 스타트전압, 클록, 리셋전압, 고전위전압 및 저전위전압을 이용하여 다수의 게이트신호를 생성하는 게이트부와 다수의 에미션신호를 생성하는 에미션부를 포함하고, 게이트부는 다수의 스테이지를 포함하는 쉬프트레지스터(shift register)로 구성되고, 에미션부는 다수의 스테이지(ED(n))를 포함하는 인버터(inverter)로 구성될 수 있다.
그리고, 게이트구동부의 게이트부의 쉬프트레지스터의 각 스테이지는, 도 1과 같이 제1 내지 제8트랜지스터와 제1커패시터를 포함할 수 있다.
도 11에 도시한 바와 같이, 게이트구동부의 에미션부인 인버터의 각 스테이지(ED(n))는, 제9 내지 제11트랜지스터(T9 내지 T11), 제13 내지 제15트랜지스터(T13 내지 T15), 제17 내지 제20트랜지스터(T17 내지 T20), 제2커패시터(C2) 및 차지펌핑 커패시터(Ccp)를 포함한다.
제3실시예의 에미션부의 각 스테이지(ED(n))는, 제12 및 제16트랜지스터(T12, T16)가 생략되고, 제9트랜지스터(T9)의 게이트가 제2에미션클록(ECLK2)이 공급되는 단자에 연결되는 것을 제외하고는, 도 9의 제2실시예의 에미션부(244)의 각 스테이지(ED(n))와 동일한 연결구성을 가지므로, 이에 대한 설명은 생략한다.
이와 같은 에미션부의 동작 타이밍을 살펴보면, 도 12에 도시한 바와 같이, 제1타이밍(TM1) 이전에 로우레벨의 제(n-1)에미션신호(ES(n-1))(또는 에미션스타트전압(EVST))에 의하여 제20트랜지스터(T20)가 턴-오프 되어 로우레벨인 에미션Q'노드(EQ')는 플로팅(floating) 되고, 제1타이밍(TM1)에 제1에미션클록(ECLK1)이 하이레벨이 되면, 차지펌핑 커패시터(Ccp)를 통하여 하이레벨의 제1에미션클록(ECLK1)이 에미션Q'노드(EQ')에 축적되어 제19트랜지스터(T19)가 턴-온 되고, 에미션QB노드(EQB)가 하이레벨이 되어 제14 및 제15트랜지스터(T14, T15)가 턴-온(turn-on) 되고, 에미션저전위전압(EVSS)이 로우레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소(P)의 발광다이오드(De)는 오프(off) 상태가 되어 빛을 방출하지 않는다.
제2타이밍(TM2)에 제2에미션클록(ECLK2)과 제(n-1)에미션신호(ES(n-1))(또는 에미션스타트전압(EVST))이 하이레벨이 되면, 제9 및 제10트랜지스터(T9, T10)이 턴-온 되어 에미션Q노드(EQ)가 하이레벨이 되고, 제13트랜지스터(T13)가 턴-온 되어 에미션고전위전압(EVDD)이 하이레벨의 제n에미션신호(ES(n))로 출력되고, 각 화소(P)의 발광다이오드(De)는 온(on) 상태가 되어 빛을 방출한다.
이와 같이, 본 발명의 제3실시예에 따른 유기발광다이오드 표시장치에서는, 1프레임(F) 전체를 표시구간(DP)으로 이용하여 각 화소(P)를 구동하는데, 표시구간(DP)을 발광구간(EP) 및 비발광구간(NEP)로 구분하고, 비발광구간(NEP) 동안 제(n-1)에미션신호(ES(n-1))(또는 에미션스타트전압(EVST))의 하이레벨 및 로우레벨 사이의 스윙에 따라 에미션클록과 차지펌핑 커패시터(Ccp)를 이용하여 에미션Q'노드(EQ')에 하이레벨을 축적함으로써(self-charging), 에미션QB노드(EQB)에 지속적으로 하이레벨을 인가할 수 있으며, 게이트구동부의 에미션부로부터 출력되는 에미션신호(ES(n))가 비발광구간(NEP)동안 로우레벨을 갖도록 할 수 있다.
즉, 게이트부에서 별도의 쉬프트레지스터(제1실시예의 제2쉬프트레지스터)를 생략하고, 에미션부에서 사용되는 제1에미션클록(CLK1)과 차지펌핑 커패시터(Ccp)를 이용하여 에미션고전위전압(EVDD)과 에미션QB노드(EQB) 사이에 연결되는 제19트랜지스터(T19)의 게이트를 플로팅 상태에서 하이레벨 상태로 변경함으로써, 소비전력 증가, 베젤 증가 및 신호 왜곡이 방지되는 상태에서 각 화소(P)의 발광구간(EP)의 길이(또는 발광구간(EP) 및 비발광구간(NEP)의 비)를 제어할 수 있으며, 유기발광다이오드 표시장치의 표시품질을 개선하고, 유기발광다이오드 표시장치를 고해상도에 용이하게 적용할 수 있다.
제3실시예에서는 에미션고전위전압(EVDD)과 에미션QB노드(EQB) 사이에 연결되는 제19트랜지스터(T19)의 게이트인 에미션Q'노드(EQ')의 전압을 변경하기 위하여 차지펌핑 커패시터(Ccp)와 같은 수동소자를 차지펌핑 소자로 사용하는 것을 예로 들었으나, 다른 실시예에서는 커패시터 이외에 게이트와 액티브 사이의 모스(MOS) 커패시터를 포함하는 차지펌핑 박막트랜지스터와 같은 능동소자를 차지펌핑 소자로 사용할 수도 있다.
전술한 제1 내지 제3 실시 예에 의한 게이트 구동부는 N타입의 4T2C 화소구조에 적용되는 실시 예들을 바탕으로 설명되었다. 앞서 언급한 바와 같이, 도 9에 도시된 제2 실시 예에 의한 에미션부와 도 11에 도시된 제3 실시 예에 의한 에미션부는 P타입의 6T1C 화소구조의 유기발광표시장치를 구동하기 위한 쉬프트레지스터에 적용될 수 있다.
이하, 본 발명에 의한 게이트 구동부가 6T1C 화소구조의 유기발광표시장치에 적용되는 실시 예를 살펴보면 다음과 같다.
먼저 도 13 및 도 14를 참조하여 6T1C 화소구조를 갖는 유기발광표시장치를 살펴보면 다음과 같다.
도 13은 본 발명의 제2 실시 예에 의한 유기발광표시장치의 화소를 나타내는 도면이고, 도 14는 도 13에 도시된 화소를 구동하기 위한 구동신호의 타이밍을 나타내는 도면이다.
도 13을 참조하면, 제2 실시 예에 의한 화소(PXL)들 각각은 유기발광다이오드(DE) 구동트랜지스터(DT), 제1 내지 제5 트랜지스터(T1~T5) 및 커패시터(Cst)를 포함한다.
유기발광다이오드(DE)는 구동트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광한다. 유기발광소자(DE)의 애노드전극과 캐소드전극 사이에는 다층의 유기 화합물층이 형성된다. 유기발광소자(DE)의 애노드전극은 제4 노드(N4)에 접속되고, 유기발광소자의 캐소드전극은 저전위전압(VSS)의 입력단에 접속된다.
구동 트랜지스터(DT)는 자신의 소스-게이트 간 전압(Vsg)에 따라 유기발광소자(DE)에 인가되는 구동전류를 제어한다. 구동트랜지스터(DT)의 소스전극은 고전위전압(VDD) 입력단에 접속되고, 게이트전극은 제2 노드(N2)에 접속되고, 드레인전극은 제3 노드(N3)에 접속된다.
제1 트랜지스터(T1)는 게이트신호(GS) 입력단에 연결되는 게이트, 데이터전압(Vdata)을 공급하는 데이터라인(DL)과 연결되는 소스, 제1 노드(N1)에 연결되는 드레인을 포함한다. 그 결과, 제1 트랜지스터(T1)는 게이트신호(GS)에 응답하여, 데이터라인(DL)으로부터 공급받는 데이터전압(Vdata)을 제1 노드(N1)에 인가한다.
제2 트랜지스터(T2)는 제3 노드(N3)에 접속되는 소스, 제2 노드(N2)에 접속되는 드레인, 및 게이트신호(GS) 입력단에 연결되는 게이트를 포함한다. 제2 트랜지스터(T2)는 게이트신호(GS)에 응답하여, 구동트랜지스터(DT)의 게이트-드레인 전극을 다이오드 커넥팅시킨다.
제3 트랜지스터(T3)는 에미션신호(ES) 입력단에 연결되는 게이트, 제1 노드(N1)에 연결되는 소스, 기준전압(Vref) 입력단에 연결되는 드레인을ㄹ 포함한다. 그 결과, 제3 트랜지스터(T3)는 에미션신호(EM)에 응답하여 기준전압(Vref)을 제1 노드(N1)에 인가한다.
제4 트랜지스터(T4)는 제3 노드(N3)에 접속하는 소스, 제4 노드(N4)에 접속하는 드레인 및 에미션신호(ES) 입력단에 연결되는 게이트를 포함한다. 그 결과 제4 트랜지스터(T4)는 에미션신호(EM)에 응답하여 제3 노드(N3)와 제4 노드(N4) 간의 전류 패스를 형성한다.
제5 트랜지스터(T5)는 제4 노드(N4)에 연결되는 드레인, 기준전압(Vref) 입력단에 연결되는 소스 및 기준전압(Vref) 입력단에 연결되는 게이트를 포함한다. 제5 트랜지스터(T5)는 게이트신호(GS)에 응답하여 기준전압(Vref)을 제4 노드(N4)에 인가한다.
스토리지 커패시터(Cst)는 제1 노드(N1)에 연결되는 제1 전극 및 제2 노드(N2)에 연결되는 제2 전극을 포함한다.
도 13 및 도 14를 참조하여, 제2 실시 예에 의한 유기발광 표시장치의 구동을 살펴보면 다음과 같다.
제2 실시 예에 의한 유기발광 표시장치에서 한 프레임 기간은 이니셜 기간(Ti), 샘플링 기간(Ts) 및 에미션 기간(Te)으로 구분될 수 있다. 이니셜 기간(Ti)은 구동트랜지스터(DT)의 게이트 전압을 초기화하는 기간이다. 샘플링 기간(Ts)은 유기발광다이오드(DE)의 애노드 전극의 전압을 초기화하며, 구동트랜지스터(DT)의 문턱전압을 샘플링하여 제2 노드(N2)에 저장하는 기간이다. 에미션 기간(Te)은 샘플링된 문턱전압을 포함하여 구동트랜지스터(DT)의 소스-게이트 간 전압을 프로그래밍하고, 프로그래밍된 소스-게이트 간 전압에 따른 구동전류로 유기발광소자(DE)를 발광시키는 기간이다.
이니셜 기간(Pi) 동안, 제n 게이트신호(GS(n)) 및 제n 에미션신호(ES(n))는 게이트 온 전압으로 인가된다. 그 결과, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 제n 게이트신호(GS(n))에 의해서 턴-온되고, 제3 내지 제5 트랜지스터(T5)는 제n 에미션신호(ES(n))에 의해서 턴-온된다. 이니셜 기간(Ti) 동안, 제1 노드(N1)는 기준전압(Vref)과 데이터전압(Vdata)을 동시에 인가받고, 제2 노드(N2) 내지 제4 노드(N4)는 기준전압(Vref)으로 초기화된다. 기준전압(Vref)은 유기발광소자(DE)의 동작전압보다 충분히 낮은 전압 범위 내에서 선택할 수 있으며, 저전위전압(VSS)과 같거나 낮은 전압으로 설정될 수 있다.
샘플링 기간(Ts) 동안, 제n 게이트신호(GS(n))는 게이트 온 전압을 유지하고, 제n 에미션신호(ES(n))는 게이트 오프 전압으로 반전된다. 그 결과, 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제5 트랜지스터(T5)는 턴-온 상태를 유지하고, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 턴-오프된다.
제3 트랜지스터(T3)가 턴-온되어서, 제1 노드(N1)는 제1 트랜지스터(T1)를 경유하는 데이터전압(Vdata)에 의해서 전압이 상승하고, 제2 노드(N2)는 제1 노드(N1)의 전압 상승에 따라 전압이 상승한다. 그 결과, 구동트랜지스터(DT)의 게이트-소스 전압 차이는 문턱전압(Vth)이상이 되면서 턴-온된다.
구동트랜지스터(DT)의 소스-드레인을 경유하는 전류에 의해서 제3 노드(N3)의 전압은 점차 상승한다. 그리고, 구동트랜지스터(DT)의 게이트전극과 드레인전극은 다이오드 커넥션 된 상태이기 때문에, 제2 노드(N2)의 전압은 제3 노드(N3)의 전압을 따라 상승한다. 제2 노드(N2)의 전압이 상승함에 따라 구동트랜지스터(DT)의 게이트-소스 전압 차이는 점차 줄어들고, 구동트랜지스터(DT)의 게이트-소스 전압 차이가 문턱전압(Vth) 이하가 될 때 구동트랜지스터(DT)는 턴-오프된다. 결국, 샘플링 기간(Ts) 동안에 제2 노드(N2) 및 제3 노드(N3)는 고전위전압(VDD)과 문턱전압(Vth) 간의 전압 차이값에 해당하는 "VDD+Vth"가 된다.
그리고 샘플링 기간(Ts) 동안 제1 트랜지스터(T1)는 제n 게이트신호(GS(n))에 응답하여 제1 노드(N1)에 데이터전압(Vdata)을 충전한다.
또한 샘플링 기간(Ts) 동안 제5 트랜지스터(T5)는 제n 게이트신호(GS(n))에 응답하여 제4 노드(N4)를 기준전압(Vref)으로 초기화한다.
홀딩 기간(Th) 동안, 제n 게이트신호(GS(n))는 게이트 오프 전압으로 반전되고, 제n 에미션신호(ES(n))는 게이트 오프 전압을 유지한다. 그 결과, 제1 노드(N1) 내지 제4 노드(N4)의 전압은 샘플링 기간(Ts)의 전압을 유지한다.
에미션 기간(Pe) 동안, 제n 게이트신호(GS(n))는 게이트 오프 전압을 유지하고, 제n 에미션신호(ES(n))는 게이트 온 전압으로 반전된다.
제3 트랜지스터(T3)는 제n 에미션신호(ES(n))에 응답하여, 제1 노드(N1)에 기준전압(Vref)을 인가한다. 샘플링 기간(Ts) 동안 제1 노드(N1)는 데이터전압(Vdata)이기 때문에, 제1 노드(N1)의 전압 변화량은 "Vdata-Vref"가 된다. 제2 노드(N2)와 제1 노드(N1) 간의 커플링 현상에 의해서, 제1 노드(N1)의 전압 변화량은 제2 노드(N2)에 반영되고, 그 결과 제2 노드(N2)의 전압은 "VDD-Vth-(Vdata-Vref)"가 된다. 제2 노드(N2)의 전압 변화에 따라 구동트랜지스터(DT)의 소스-드레인을 경유하는 구동전류(Ioled)는 제4 노드(N4)를 경유하여 유기발광다이오드(DE)에 인가된다.
에미션 기간(Pe) 동안, 유기발광소자(DE)에 흐르는 구동전류(IDE)에 대한 관계식은 하기 수학식 1과 같이 된다.
[수학식 1]
IDE=k/2(Vgs-|Vth|)2 = k/2(Vg-Vs-|Vth|)2 = k/2(VDD+Vth-Vdata+Vref-VDD-|Vth|)2 = k/2(Vref-Vdata)2
수학식 1에서, k/2는 구동트랜지스터(DT)의 전자 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 비례 상수를 나타낸다.
[수학식 1]에서 보는 바와 같이 구동전류(IDE)의 관계식에는 구동트랜지스터(DT)의 문턱전압(Vth) 성분이 소거되고, 이는 본 발명에 의한 유기발광 표시장치는 문턱전압(Vth)이 변한다고 할지라도 구동전류(IDE)는 변하지 않는다는 것을 의미한다.
살펴본 바와 같이, 본 발명에 의한 유기발광 표시장치는 샘플링 기간(Ts) 동안에 문턱전압(Vth)의 변화량에 관계없이 데이터전압을 프로그래밍할 수 있다.
도 15는 제3 실시 예에 의한 게이트 구동부를 나타내는 도면이다. 도 15는 도 14에 도시된 게이트신호(GS) 및 에미션신호(ES)를 생성하기 위한 게이트 구동부를 도시하고 있다.
도 15를 참조하면, 제3 실시예에 따른 유기발광다이오드 표시장치의 게이트구동부는, 스타트전압, 클록, 리셋전압, 고전위전압 및 저전위전압을 이용하여 다수의 게이트신호(GS)를 생성하는 게이트부(342)와 다수의 에미션신호(ES)들 생성하는 에미션부(344)를 포함한다.
게이트부(342)는 종속적으로 연결되는 다수의 게이트 스테이지(GD)들을 포함하고, 에미션부(344)는 종속적으로 연결되는 다수의 에미션 스테이지(ED)들을 포함한다.
게이트부(342)의 각 게이트 스테이지(GD)들은 게이트스타트전압(GVST) 또는 이전 게이트 스테이지의 출력(GS(n-1)), 제1 및 제2 게이트클록(GCLK1, GCLK2), 게이트고전위전압(GVDD) 및 게이트저전위전압(GVSS)을 이용하여 게이트신호(GS)를 생성한다. 예컨대, 게이트부(242)의 제n 게이트 스테이지(GD(n))는 제(n-1) 게이트신호(GS(n-1)), 제1 및 제2 게이트클록(GCLK1, G1CLK2), 게이트 고전위전압(GVDD) 및 게이트 저전위전압(GVSS)을 이용하여 제n 게이트신호(GS(n))를 생성한다.
에미션부(344)의 각 에미션 스테이지(ED)들은 에미션스타트전압(EVST) 또는 이전 스테이지의 출력(ES(n-1)), 제1 내지 제5에미션클록(ECLK1 내지 ECLK5), 에미션리셋전압(ERST), 에미션고전위전압(EVDD) 및 에미션저전위전압(EVSS)를 이용하여 다수의 에미션신호(ES(n))를 생성한다. 예컨대, 에미션부(344)의 제n 에미션 스테이지(ED(n))는 에미션스타트전압(EVST), 제(n-1) 에미션 신호(ES(n-1)), 제1 및 제2 에미션클록(ECLK1, ECLK2), 에미션고전위전압(VEH) 및 에미션저전위전압(VEL)을 이용하여 제n 에미션신호(ES(n))를 생성한다.
이와 같이, 게이트부(242)의 게이트 스테이지(GD)들 및 에미션부(244)의 에미션 스테이지(ED)들은 게이트신호(GS)들 및 에미션신호(ES)들을 표시패널의 화소에 순차적으로 공급할 수 있다.
한편, 게이트부(242)의 게이트 스테이지(GD)들은 도 14에 도시된 것과 같은 게이트신호(GS)를 출력하며, 세부적인 회로 구성은 공지된 어떠한 구성을 이용하여도 무방하다.
도 16은 제4 실시 예에 의한 에미션부를 나타내는 도면이다. 제4 실시 예에 의한 에미션부는 도 11에 도시된 제3 실시 예에 의한 에미션부와 실질적으로 동일하며, 제3 실시 예와는 달리 트랜지스터들이 P타입으로 이루어진다. 도 17은 도 16에 도시된 에미션부를 구동하기 위한 구동신호를 나타내는 도면이다. 도 16은 Pmos 트랜지스터를 기반으로 도시되어 있기 때문에, 게이트 온 전압은 에미션저전위전압(VEL)이 되고, 게이트 오프 전압은 에미션고전위전압(VEH)이 된다.
도 16을 참조하면, 제4 실시 예에 의한 에미션부(344)인 제n 스테이지 (ED(n))는 제9 내지 제15 트랜지스터(T9 내지 T15), 제17 내지 제20 트랜지스터(T17 내지 T20), 제2커패시터(C2) 및 차지펌핑 커패시터(Ccp)를 포함한다.
스타트 제어부(T9, T10)는 에미션스타트전압(EVST) 및 제1 에미션클럭(ECLK1)이 동기되는 기간에 에미션Q노드(EQ)를 게이트 온 전압으로 충전한다. 스타트 제어부(T9, T10)는 제9 트랜지스터(T9) 및 제10 트랜지스터(T10)를 포함한다.
제9 트랜지스터(T9)의 게이트는 제1 에미션클록(ECLK1)이 공급되는 단자에 연결되고, 제9 트랜지스터(T9)의 드레인은 에미션저전위전압(VEL)이 공급되는 단자에 연결되고, 제9 트랜지스터(T9)의 소스는 제10 트랜지스터(T10)의 드레인에 연결된다.
제10 트랜지스터(T10)의 게이트는 제(n-1) 에미션신호(ES(n-1))(또는 에미션스타트전압(EVST))가 공급되는 단자에 연결되고, 제10 트랜지스터(T10)의 드레인은 제9 트랜지스터(T9)의 소스에 연결되고, 제10 트랜지스터(T10)의 소스는 에미션Q노드(EQ)에 연결된다.
제11 트랜지스터(T11)의 게이트는 에미션QB노드(EQB)에 연결되고, 제11 트랜지스터(T11)의 드레인은 에미션Q노드(EQ)에 연결되고, 제11 트랜지스터(T11)의 소스는 에미션고전위전압(VEH)이 공급되는 단자에 연결된다.
제12 트랜지스터(T12)의 게이트는 제(n-1)게이트신호(GS(n-1))가 공급되는 단자에 연결되고, 제12 트랜지스터(T12)의 드레인은 에미션고전위전압(EVDD)이 공급되는 단자에 연결되고, 제12 트랜지스터(T12)의 소스는 에미션QB노드(EQB)에 연결된다.
풀업 트랜지스터(T13, 이하 제13 트랜지스터)는 에미션Q노드(EQ) 전압에 응답하여, 출력단(Nout)의 전압을 게이트 온 전압으로 출력한다. 제13 트랜지스터(T13)의 게이트는 에미션Q노드(EQ)에 연결되고, 제13 트랜지스터(T13)의 드레인은 에미션고전위전압(EVDD)이 공급되는 단자에 연결되고, 제13 트랜지스터(T13)의 소스는 제14트랜지스터(T14)의 드레인에 연결된다.
풀다운 트랜지스터들(T14, T15)은 에미션QB노드(EQB) 전압에 응답하여, 출력단(Nout)의 전압을 게이트 오프 전압으로 출력한다. 제14 트랜지스터(T14)의 게이트는 에미션QB노드(EQB)에 연결되고, 제14 트랜지스터(T14)의 드레인은 제13 트랜지스터(T13)의 소스에 연결되고, 제14 트랜지스터(T14)의 소스는 제15 트랜지스터(T15)의 드레인에 연결된다.
출력단(Nout)을 통해서 제n 에미션신호(ES(n))가 출력되고, 제13 및 제14트랜지스터(T13, T14) 사이의 노드와 에미션Q노드(EQ) 사이에는 제2커패시터(C2)가 연결된다.
제15 트랜지스터(T15)의 게이트는 에미션QB노드(EQB)에 연결되고, 제15 트랜지스터(T15)의 드레인은 제14 트랜지스터(T14)의 소스에 연결되고, 제15 트랜지스터(T15)의 소스는 에미션고전위전압(VEH)이 공급되는 단자에 연결된다.
제17 트랜지스터(T17)의 게이트는 제13 및 제14트랜지스터(T13, T14) 사이의 노드에 연결되고, 제17 트랜지스터(T17)의 드레인은 에미션저전위전압(VEL)에 연결되고, 제17 트랜지스터(T17)의 소스는 제14 및 제15 트랜지스터(T14, T15) 사이의 노드에 연결된다.
제18 트랜지스터(T18)의 게이트는 에미션Q노드(EQ)에 연결되고, 제18트랜지스터(T18)의 드레인은 에미션QB노드(EQB)에 연결되고, 제18트랜지스터(T18)의 소스는 에미션고전위전압(VEH)이 공급되는 단자에 연결된다.
제1 QB노드 제어트랜지스터(T19; 이하 제19 트랜지스터)는 에미션Q'노드(EQ') 전압에 응답하여, 에미션QB노드(EQB)를 게이트 온 전압으로 충전한다. 제19 트랜지스터(T19)의 게이트는 에미션Q'노드(EQ')에 연결되고, 제19 트랜지스터(T19)의 드레인은 에미션저전위전압(VEL)이 공급되는 단자에 연결되고, 제19 트랜지스터(T19)의 소스는 에미션QB노드(EQB)에 연결된다.
제20 트랜지스터(T20)의 게이트는 에미션스타트전압(EVST) 또는 제(n-1) 에미션신호(ES(n-1))가 공급되는 단자에 연결되고, 제20 트랜지스터(T20)의 드레인은 에미션Q'노드(EQ')에 연결되고, 제20 트랜지스터(T20)의 소스는 에미션고전위전압(VEH)이 공급되는 단자에 연결된다.
차지펌핑 커패시터(Ccp)는 제1 에미션클록(ECLK1) 및 에미션Q'노드(EQ') 사이에 연결된다.
도 17을 참조하여, 제n 에미션 스테이지(ED(n))의 동작을 살펴보면 다음과 같다.
제1 타이밍(TM1)은 도 14에 도시된 샘플링 기간(Ts)이 시작하는 시점이다. 제1 타이밍(TM1)에 제1 에미션클록(ECLK1)이 로우레벨로 반전되면, 차지펌핑 커패시터(Ccp)를 통하여 로우레벨의 제1 에미션클록(ECLK1)이 에미션Q'노드(EQ')에 충전된다. 제19 트랜지스터(T19)는 게이트 온 전압인 로우레벨의 에미션Q'노드(EQ') 전압에 응답하여, 에미션QB노드(EQB)를 에미션저전위전압(VEL)으로 충전한다. 제14 및 제15 트랜지스터(T14, T15)는 게이트 온 전압인 로우레벨의 에미션QB노드(EQB) 전압에 응답하여, 출력단(Nout)을 게이트 오프 전압인 에미션고전위전압(VEH)으로 충전한다.
제2 타이밍(TM2)에 제2 에미션클록(ECLK2)과 제(n-1) 에미션신호(ES(n-1))(또는 에미션스타트전압(EVST))이 로우레벨이 되면, 제9 및 제10 트랜지스터(T9, T10)는 턴-온 되어 에미션Q노드(EQ)가 로우레벨이 된다. 그 결과, 제13 트랜지스터(T13)가 턴-온 되어 에미션저전위전압(VEL)이 출력단(Nout)을 통해서 제n 에미션신호(ES(n))로 출력된다.
제4 실시 예에 의한 에미션부는 차지펌핑 커패시터(Ccp)를 이용하여 에미션Q'노드(EQ')에 로우레벨의 게이트 온 전압을 충전함으로써(self-charging), 에미션QB노드(EQB)에 지속적으로 하이레벨을 인가할 수 있다.
이때, 제1 타이밍(TM1)에서 제1 에미션클럭(ECLK1)에 의해서 제19 트랜지스터(T19)가 턴-온된 이후에, 제1 기간(t1) 동안에는 제1 에미션클럭(ECLK1) 게이트 오프 전압으로 반전된다. 만약, 챠지펌핑 커패시터(Ccp)가 없으면, 에미션Q'노드(E1')는 게이트 오프 전압이 되어 제19 트랜지스터(T19)는 턴-오프될 수 있다. 제1 기간(t1) 동안에도 에미션QB노드(EQB)는 게이트 오프 전압을 유지하여야 하는데, 제19 트랜지스터(T19)가 턴-오프 되면 에미션QB노드(EQB)의 전압이 불안정해진다.
이에 반해서, 본 발명의 실시 예는 차지펌핑 커패시터(Ccp)에 의해서 제1 기간(t1) 동안 에미션Q'노드(EQ')의 전압이 게이트 오프 전압으로 충전되는 것을 방지할 수 있다. 즉, 차지펌핑 커패시터(Ccp)의 일전극에 연결되는 제1 에미션클럭(ECLK1)이 하이레벨로 반전되더라도, 에미션Q'노드(EQ')는 커플링 효과에 의한 약간의 전압 변화만 있을 뿐이기 때문에 게이트 오프 전압으로 급격히 변하는 것을 방지할 수 있다. 그 결과, 제1 타이밍(TM1)에서 제2 타이밍(TM2)까지 제19 트랜지스터(T19)가 안정적으로 턴-온 상태를 유지할 수 있도록 한다.
도 18은 제5 실시 예에 의한 에미션부를 나타내는 도면이다. 도 18에 도시된 실시 예는 도 16에 도시된 실시 예에서 제21 트랜지스터(T21)가 추가된 실시 예를 나타내고 있다. 도 18에 도시된 제5 실시 예에서 도 16에 도시된 제4 실시 예와 실질적으로 동일한 구성에 대해서는 동일한 도면부호를 사용하고 자세한 설명을 생략하기로 한다. 또한, 도 18에 도시된 에미션부를 구동하기 위한 에미션클럭은 도 17에 도시된 제1 및 제2 에미션클럭(ECLK2)이 이용된다.
도 17 및 도 18을 참조하면, 제5 실시 예에 의한 에미션 스테이지(ED)는 제9 내지 제15 트랜지스터(T9 내지 T15), 제17 내지 제21 트랜지스터(T17 내지 T21), 제2커패시터(C2) 및 차지펌핑 커패시터(Ccp)를 포함한다. 제5 실시 예의 에미션 스테이지에서 도 16에 도시된 제4 실시 예와 동일한 구성에 대해서는 동일한 도면부호를 사용하고 자세한 설명을 생략하기로 한다.
제n 에미션 스테이지(ED(n))의 제2 QB노드제어 트랜지스터(T21; 이하 제21 트랜지스터)는 제(n+1) 게이트신호(GS(n+1))를 공급하는 입력단에 연결되는 게이트, 제1 에미션클럭(ECLK1)을 공급하는 입력단에 연결되는 드레인, 에미션QB노드(EQB)에 연결되는 소스를 포함한다. 제21 트랜지스터(T21)는 제(n+1) 게이트신호(GS(n+1))에 응답하여, 제1 에미션클럭(ECLK1)의 게이트 온 전압을 에미션QB노드(EQB)에 충전한다. 그 결과, 제21 트랜지스터(T21)는 에미션QB노드(EQB)의 전압이 게이트 온 전압으로 빠르게 폴링 될 수 있도록 한다.
제21 트랜지스터(T21)에 의한 동작을 더 자세히 살펴보면 다음과 같다.
도 17에서 보는 바와 같이, 에미션부는 제1타이밍(TM1)이 되는 시점에서는 에미션QB노드(EQB)가 에미션저전위전압(VEL)이 되어서, 제14 트랜지스터(T14) 및 제15 트랜지스터(T15)가 턴-온되어야 한다.
하지만, 제1타이밍(TM1) 바로 이전까지 에미션Q노드(EQ)는 에미션저전위전압(VEL)이고, 그 결과 제18 트랜지스터(T18)는 턴-온 상태를 유지한다. 따라서, 제1타이밍(TM1)이 되는 순간에는 제18 트랜지스터(T18)를 통해서 에미션QB노드(EQB)는 에미션고전위전압(VEH)이 인가되고 있는 상태이다. 그 결과, 제1타이밍(TM1)에서 제19 트랜지스터(T19)가 턴-온된다고 할지라도, 에미션QB노드(EQB)는 에미션저전위전압(VEL)으로 폴링되는 시점이 지연된다.
에미션QB노드(EQB)가 에미션저전위전압(VEL)으로 폴링되는 시점이 지연됨에 따라서, 제14 트랜지스터(T14) 및 제15 트랜지스터(T15)가 턴-온되는 시점이 지연된다. 결국, 도 19에서와 같이, 제n 에미션신호(ES(n))가 게이트 오프 전압인 게이트고전위전압(VEH)으로 라이징되는 시점이 지연시간(Δt) 만큼 지연된다.
제1타이밍(TM1)은 도 14에 도시된 샘플링 기간(Ts)의 시작 시점이다. 따라서, 샘플링 기간(Ts)은 제n 에미션신호(ES(n))의 지연시간(Δt) 만큼 단축된다. 샘플링 기간(Ts)이 단축되면 문턱전압 보상이 불완전해지고 데이터전압을 기입하는 기간이 단축된다. 따라서, 원하는 휘도의 영상을 표현하기가 곤란해진다.
제21 트랜지스터(T21)는 제(n+1) 게이트신호(GS(n+1))에 응답하여, 제1 에미션클럭(ECLK1)의 전압을 에미션QB노드(EQB)에 충전한다. 제1 타이밍(Ts)에서 제1 에미션클럭(ECLK1)은 게이트 온 전압인 로우레벨을 갖는다. 즉, 제21 트랜지스터(T21)는 제1 타이밍(TM1)에서 에미션QB노드(EQB)를 게이트 온 전압으로 충전하기 때문에, 에미션QB노드(EQB)가 게이트 온 전압으로 충전되는 시간이 단축된다. 그 결과 에미션QB노드(EQB)의 전압에 응답하는 제9 트랜지스터(T9) 및 제10 트랜지스터(T10)가 턴-온되는 시간이 단축되어서, 제n 에미션신호(ES(n))의 게이트 오프 전압 출력의 지연시간을 감소시킬 수 있다.
도 20은 본 발명의 제3 실시 예에 의한 유기발광표시장치의 화소를 나타내는 도면이고, 도 21은 도 20에 도시된 화소를 구동하기 위한 구동신호의 타이밍을 나타내는 도면이다.
도 21을 참조하면, 제3 실시 예에 의한 화소(PXL)들 각각은 유기발광다이오드(DE) 구동트랜지스터(DT), 제1 내지 제5 트랜지스터(T1~T5) 및 커패시터(Cst)를 포함한다. 도 20에 도시된 제3 실시 예에서, 도 13실시 예와 동일한 구성에 대해서는 동일한 도면부호를 사용하고 자세한 설명을 생략하기로 한다.
도 20 및 도 21을 참조하면, 제1 트랜지스터(T1)의 게이트는 제2 게이트신호(GS2(n))를 공급하는 입력단에 연결되고, 제2 트랜지스터(T2) 및 제5 트랜지스터(T5)의 게이트는 제1 게이트신호(GS1(n))를 공급하는 입력단에 연결된다.
즉, 이니셜 기간(Ti) 동안에 제2 게이트신호(GS(2n))는 게이트 오프 전압을 유지하기 때문에, 제1 트랜지스터(T1)는 턴-오프 상태이다. 그 결과, 이니셜 기간(Ti) 동안에 제1 노드(n1)는 데이터전압(Vdata)이 혼입되지 않은 기준전압(Vref)으로 초기화된다.
도 20 및 도 21에 도시된 실시 예를 적용하기 위한 게이트부는 공지된 어떠한 구성을 이용하여도 무방하다. 그리고, 에미션부는 도 15 내지 도 18에 도시된 실시 예를 적용할 수 있다. 이때, 에미션 스테이지의 제21 트랜지스터(T21)의 게이트는 제(n+1) 게이트1신호(GS(n+1))를 입력받아서 동작할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 유기발광다이오드 표시장치 120: 타이밍제어부
130: 데이터구동부 150: 표시패널
240: 게이트구동부 242: 게이트부
244: 에미션부 Ccp: 차지펌핑 커패시터

Claims (14)

  1. 각각이 발광다이오드를 갖는 다수의 화소를 포함하는 표시패널과;
    상기 다수의 화소에 다수의 데이터신호를 공급하는 데이터구동부와;
    상기 다수의 화소에 다수의 게이트신호를 공급하는 게이트부와, 차지펌핑 소자를 이용하여 다수의 에미션신호를 상기 다수의 화소에 공급하여 상기 발광다이오드의 발광구간의 길이를 제어하는 에미션부를 포함하는 게이트구동부와;
    상기 데이터구동부에 영상데이터 및 데이터제어신호를 공급하고, 상기 게이트구동부에 게이트제어신호를 공급하는 타이밍제어부
    를 포함하고,
    상기 에미션부는 서로 종속적으로 접속되는 다수의 스테이지를 포함하고,
    상기 다수의 스테이지 각각은,
    상기 다수의 에미션신호가 하이레벨로 출력되도록 결정하는 Q노드와;
    상기 다수의 에미션신호가 로우레벨로 출력되도록 결정하는 QB노드와;
    상기 QB노드가 상기 하이레벨을 갖도록 결정하는 Q'노드와;
    상기 Q'노드에 연결되는 상기 차지펌핑 소자
    를 포함하는 유기발광다이오드 표시장치.

  2. 삭제
  3. 제 1 항에 있어서,
    상기 차지펌핑 소자에는 에미션클록이 공급되고,
    상기 Q'노드는 상기 에미션클록 및 상기 차지펌핑 소자에 의하여 플로팅 상태에서 상기 하이레벨로 전환되는 유기발광다이오드 표시장치.
  4. 제 3 항에 있어서,
    상기 차지펌핑 소자는 차지펌핑 커패시터 또는 차지펌핑 박막트랜지스터인 유기발광다이오드 표시장치.
  5. 제 1 항에 있어서,
    상기 에미션부는 에미션스타트전압, 에미션리셋전압, 다수의 에미션클록 및 상기 다수의 게이트신호를 이용하여 상기 다수의 에미션신호를 생성하고,
    상기 다수의 에미션클록은 제1 내지 제5에미션클록을 포함하고,
    상기 다수의 게이트신호는 제n 및 제(n-1)게이트신호를 포함하고,
    상기 다수의 에미션신호는 제n 및 제(n-1)에미션신호를 포함하고,
    상기 다수의 스테이지는 제n스테이지를 포함하고,
    상기 제n스테이지는 제9 내지 제20트랜지스터, 제2커패시터 및 상기 차지펌핑 소자를 포함하는 유기발광다이오드 표시장치.
  6. 제 5 항에 있어서,
    상기 제9트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제1에미션클록, 에미션고전위전압 및 상기 제10트랜지스터의 드레인에 연결되고,
    상기 제10트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제(n-1)에미션신호 또는 상기 에미션스타트전압, 상기 제9트랜지스터의 소스 및 상기 Q노드에 연결되고,
    상기 제11트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 Q노드 및 에미션저전위전압에 연결되고,
    상기 제12트랜지스터의 게이트는 드레인 및 소스는 각각 상기 제(n-1)게이트신호, 상기 에미션고전위전압 및 상기 QB노드에 연결되고,
    상기 제13트랜지스터의 게이트, 드레인 및 소스는 각각 상기 Q노드, 상기 에미션고전위전압 및 상기 제14트랜지스터의 드레인에 연결되고,
    상기 제14트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 제13트랜지스터의 소스 및 상기 제15트랜지스터의 드레인에 연결되고,
    상기 제15트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 제14트랜지스터의 소스 및 상기 에미션저전위전압에 연결되고,
    상기 제16트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제n게이트신호, 상기 에미션리셋전압 및 상기 QB노드에 연결되고,
    상기 제17트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제13 및 제14트랜지스터 사이의 노드, 상기 에미션고전위전압 및 상기 제14 및 제15트랜지스터 사이의 노드에 연결되고,
    상기 제18트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제2에미션클록, 상기 QB노드 및 상기 에미션저전위전압에 연결되고,
    상기 제19트랜지스터의 게이트, 드레인 및 소스는 각각 상기 Q'노드, 상기 에미션고전위전압 및 상기 QB노드에 연결되고,
    상기 제20트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제(n-1)에미션신호 또는 상기 에미션스타트전압, 상기 Q'노드 및 상기 에미션저전위전압에 연결되고,
    상기 제2커패시터는 상기 제13 및 제14트랜지스터 사이의 노드와 상기 Q노드 사이에 연결되고,
    상기 차지펌핑 소자는 상기 제1에미션클록 및 상기 Q'노드 사이에 연결되고,
    상기 제n에미션신호는 상기 제13 및 제14트랜지스터 사이의 노드로부터 출력되는 유기발광다이오드 표시장치.
  7. 제 1 항에 있어서,
    상기 에미션부는 에미션스타트전압 및 다수의 에미션클록을 이용하여 상기 다수의 에미션신호를 생성하고,
    상기 다수의 에미션클록은 제1 및 제2에미션클록을 포함하고,
    상기 다수의 에미션신호는 제n 및 제(n-1)에미션신호를 포함하고,
    상기 다수의 스테이지는 제n스테이지를 포함하고,
    상기 제n스테이지는 제9 내지 제11, 제13 내지 제15, 제17 내지 제20트랜지스터, 제2커패시터 및 상기 차지펌핑 소자를 포함하는 유기발광다이오드 표시장치.
  8. 제 7 항에 있어서,
    상기 제9트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제1에미션클록, 에미션고전위전압 및 상기 제10트랜지스터의 드레인에 연결되고,
    상기 제10트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제(n-1)에미션신호 또는 상기 에미션스타트전압, 상기 제9트랜지스터의 소스 및 상기 Q노드에 연결되고,
    상기 제11트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 Q노드 및 에미션저전위전압에 연결되고,
    상기 제13트랜지스터의 게이트, 드레인 및 소스는 각각 상기 Q노드, 상기 에미션고전위전압 및 상기 제14트랜지스터의 드레인에 연결되고,
    상기 제14트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 제13트랜지스터의 소스 및 상기 제15트랜지스터의 드레인에 연결되고,
    상기 제15트랜지스터의 게이트, 드레인 및 소스는 각각 상기 QB노드, 상기 제14트랜지스터의 소스 및 상기 에미션저전위전압에 연결되고,
    상기 제17트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제13 및 제14트랜지스터 사이의 노드, 상기 에미션고전위전압 및 상기 제14 및 제15트랜지스터 사이의 노드에 연결되고,
    상기 제18트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제2에미션클록, 상기 QB노드 및 상기 에미션저전위전압에 연결되고,
    상기 제19트랜지스터의 게이트, 드레인 및 소스는 각각 상기 Q'노드, 상기 에미션고전위전압 및 상기 QB노드에 연결되고,
    상기 제20트랜지스터의 게이트, 드레인 및 소스는 각각 상기 제(n-1)에미션신호 또는 상기 에미션스타트전압, 상기 Q'노드 및 상기 에미션저전위전압에 연결되고,
    상기 제2커패시터는 상기 제13 및 제14트랜지스터 사이의 노드와 상기 Q노드 사이에 연결되고,
    상기 차지펌핑 소자는 상기 제1에미션클록 및 상기 Q'노드 사이에 연결되고,
    상기 제n에미션신호는 상기 제13 및 제14트랜지스터 사이의 노드로부터 출력되는 유기발광다이오드 표시장치.
  9. 각각이 발광다이오드를 갖는 다수의 화소를 포함하는 표시패널과;
    상기 다수의 화소에 다수의 데이터신호를 공급하는 데이터구동부와;
    상기 다수의 화소에 다수의 게이트신호를 공급하는 게이트부와, 차지펌핑 소자를 이용하여 다수의 에미션신호를 상기 다수의 화소에 공급하여 상기 발광다이오드의 발광구간의 길이를 제어하는 에미션부를 포함하는 게이트구동부와;
    상기 데이터구동부에 영상데이터 및 데이터제어신호를 공급하고, 상기 게이트구동부에 게이트제어신호를 공급하는 타이밍제어부
    를 포함하고,
    상기 에미션부는 종속적으로 연결되는 다수의 에미션 스테이지를 포함하고,
    상기 에미션 스테이지들 각각은
    에미션스타트전압 및 제1 에미션클럭이 동기되는 기간에 에미션Q노드를 게이트 온 전압으로 설정하는 스타트 제어부;
    상기 에미션Q노드 전압에 응답하여, 출력단의 전압을 게이트 온 전압으로 출력하는 풀업 트랜지스터;
    에미션QB노드 전압에 응답하여, 상기 출력단의 전압을 게이트 오프 전압으로 출력하는 풀다운 트랜지스터;
    에미션Q'노드 전압에 응답하여, 상기 에미션QB노드를 상기 게이트 온 전압으로 설정하는 제1 QB노드 제어트랜지스터; 및
    상기 제1 에미션클럭과 반대 위상을 갖는 제2 에미션클럭에 응답하여, 상기 에미션Q'노드를 게이트 온 전압으로 설정하는 챠지펌핑 소자를 포함하는 유기발광다이오드 표시장치.
  10. 제 9 항에 있어서,
    상기 스타트 제어부는 제9 트랜지스터 및 제10 트랜지스터를 포함하고,
    상기 제9 트랜지스터는 상기 제1 에미션클럭을 입력받는 게이트, 상기 게이트 온 전압의 입력단과 연결되는 제1 전극, 및 상기 제10 트랜지스터의 제1 전극과 연결되는 제2 전극으로 이루어지고,
    상기 제10 트랜지스터는 에미션 스타트전압 또는 이전단 에미션신호를 입력받는 게이트, 상기 제9 트랜지스터의 제2 전극에 연결되는 제1 전극, 및 상기 에미션Q노드에 연결되는 제2 전극으로 이루어지는 유기발광다이오드 표시장치.
  11. 제 10 항에 있어서,
    상기 에미션 스타트전압 또는 상기 이전단 에미션신호를 입력받는 게이트, 상기 에미션Q'노드에 연결되는 제1 전극, 및 상기 게이트 오프 전압 입력단에 연결되는 제2 전극으로 이루어지는 제20 트랜지스터를 더 포함하는 유기발광다이오드 표시장치.
  12. 제 11 항에 있어서,
    제n(n은 자연수) 에미션신호를 생성하는 제n 에미션 스테이지는
    제(n+1) 게이트신호에 응답하여 상기 에미션QB노드를 게이트 온 전압으로 설정하는 제2 QB노드제어 트랜지스터를 더포함하는 유기발광다이오드 표시장치.
  13. 제 12 항에 있어서,
    상기 제2 QB노드제어 트랜지스터는 제(n+1) 게이트신호를 입력받는 게이트, 상기 제2 에미션클럭을 입력하는 입력단에 연결되는 제1 전극, 및 상기 에미션QB노드에 연결되는 제2 전극을 포함하는 유기발광다이오드 표시장치.
  14. 제 13 항에 있어서,
    1 프레임 내에서 n번째 화소라인에 배치되는 제n 화소의 구동기간은 제n 게이트신호 및 제n 에미션신호에 의해서 제어되는 이니셜 기간, 샘플링 기간 및 발광기간을 포함하고,
    상기 이니셜 기간 동안, 상기 제n 화소에 인가되는 제n 게이트신호 및 제n 에미션신호는 게이트 온 전압을 유지하고,
    상기 샘플링 기간 동안, 상기 제n 화소에 인가되는 제n 게이트신호는 게이트 온 전압을 유지하며,
    상기 제2 에미션클럭은 상기 샘플링 기간의 시작 시점에서 게이트 온 전압으로 반전되는 유기발광다이오드 표시장치.
KR1020160150537A 2015-12-31 2016-11-11 유기발광다이오드 표시장치 KR102519822B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/438,959 US10255860B2 (en) 2015-12-31 2017-02-22 Organic light emitting diode display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150191606 2015-12-31
KR1020150191606 2015-12-31

Publications (2)

Publication Number Publication Date
KR20170081125A KR20170081125A (ko) 2017-07-11
KR102519822B1 true KR102519822B1 (ko) 2023-04-12

Family

ID=59354762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160150537A KR102519822B1 (ko) 2015-12-31 2016-11-11 유기발광다이오드 표시장치

Country Status (2)

Country Link
US (1) US10255860B2 (ko)
KR (1) KR102519822B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102476721B1 (ko) * 2016-06-30 2022-12-15 삼성디스플레이 주식회사 스테이지 및 이를 이용한 유기전계발광 표시장치
CN106991973B (zh) * 2017-05-19 2019-01-25 京东方科技集团股份有限公司 控制发光驱动电路及显示装置、驱动方法
KR102393725B1 (ko) * 2017-12-22 2022-05-03 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
KR102508157B1 (ko) * 2017-12-27 2023-03-08 엘지디스플레이 주식회사 유기발광 표시장치
CN109935197B (zh) 2018-02-14 2021-02-26 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109935196B (zh) * 2018-02-14 2020-12-01 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
TWI669697B (zh) * 2018-04-19 2019-08-21 友達光電股份有限公司 畫素電路
CN113053304A (zh) * 2019-12-26 2021-06-29 天马日本株式会社 用于控制发光元件的像素电路
CN111415624B (zh) 2020-04-29 2021-05-14 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
CN111696480B (zh) * 2020-06-10 2023-10-03 福建华佳彩有限公司 一种oled像素补偿电路及驱动方法
CN111696482B (zh) * 2020-06-10 2023-10-03 福建华佳彩有限公司 一种oled像素补偿电路及驱动方法
CN114203081B (zh) * 2020-09-02 2023-12-22 京东方科技集团股份有限公司 栅极驱动单元、驱动方法、栅极驱动电路和显示装置
CN114220384B (zh) * 2020-09-18 2023-06-20 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
US20220139304A1 (en) * 2020-11-02 2022-05-05 Innolux Corporation Light emitting device and light emitting unit
CN114530115A (zh) * 2020-11-02 2022-05-24 群创光电股份有限公司 发光装置以及发光单元
KR20230104392A (ko) 2021-12-31 2023-07-10 삼성디스플레이 주식회사 스캔 구동 회로, 구동 컨트롤러 및 그것을 포함하는 표시 장치
CN116543691B (zh) * 2023-05-19 2024-04-02 华南理工大学 一种栅极驱动电路、有源电致发光显示器及驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007241009A (ja) * 2006-03-10 2007-09-20 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルおよび平面表示装置
US20140098016A1 (en) 2011-06-30 2014-04-10 Sharp Kabushiki Kaisha Flip-flop, shift register, display panel, and display device
KR101676223B1 (ko) 2015-05-28 2016-11-15 엘지디스플레이 주식회사 유기발광 표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645701B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 발광 표시장치
US8004213B2 (en) * 2006-02-17 2011-08-23 Rohm Co., Ltd. Power supply, light emission control device and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007241009A (ja) * 2006-03-10 2007-09-20 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルおよび平面表示装置
US20140098016A1 (en) 2011-06-30 2014-04-10 Sharp Kabushiki Kaisha Flip-flop, shift register, display panel, and display device
KR101676223B1 (ko) 2015-05-28 2016-11-15 엘지디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
KR20170081125A (ko) 2017-07-11
US20180137808A1 (en) 2018-05-17
US10255860B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
KR102519822B1 (ko) 유기발광다이오드 표시장치
US10891903B2 (en) Gate-in-panel gate driver and organic light emitting display device having the same
KR102503160B1 (ko) 유기발광다이오드 표시장치
US9646535B2 (en) Organic light emitting display device
KR102439225B1 (ko) 유기 발광 표시장치와 그 구동 장치 및 방법
US20190051247A1 (en) Electroluminescent Display
KR102596043B1 (ko) 액티브 매트릭스 표시장치
US10803810B2 (en) Display device having black image inserting function
WO2018188390A1 (zh) 像素电路及其驱动方法、显示装置
KR20210086295A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20190020549A (ko) 게이트 구동회로 및 이를 이용한 표시장치와 그 구동 방법
CN105096826A (zh) 一种像素电路及其驱动方法、阵列基板、显示装置
KR20120041425A (ko) 유기발광다이오드 표시장치
KR20190021985A (ko) 유기발광 표시장치
US11436983B2 (en) Gate driving circuit and display device using the same
US20210183317A1 (en) Gate driver on array circuit, pixel circuit of an amoled display panel, amoled display panel, and method of driving pixel circuit of amoled display panel
KR20190032959A (ko) 시프트레지스터 및 이를 포함하는 유기발광 표시장치
CN111383593B (zh) 用于有机发光二极管显示器的像素和oled显示器
KR20200049677A (ko) 게이트 구동부와 이를 포함한 유기발광 표시장치
KR102508806B1 (ko) 유기발광 표시장치
KR20160015509A (ko) 유기발광표시장치
KR102202798B1 (ko) 유기발광다이오드 표시장치
KR102332423B1 (ko) 시프트레지스터 및 이를 포함하는 표시장치
KR102550292B1 (ko) 표시패널 및 이를 포함한 유기발광 표시장치
US11749195B2 (en) Display device including active stages for generating scan clock signal and carry clock signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant