KR20160053284A - 타이밍 컨트롤러, 표시장치 및 구동방법 - Google Patents

타이밍 컨트롤러, 표시장치 및 구동방법 Download PDF

Info

Publication number
KR20160053284A
KR20160053284A KR1020140150889A KR20140150889A KR20160053284A KR 20160053284 A KR20160053284 A KR 20160053284A KR 1020140150889 A KR1020140150889 A KR 1020140150889A KR 20140150889 A KR20140150889 A KR 20140150889A KR 20160053284 A KR20160053284 A KR 20160053284A
Authority
KR
South Korea
Prior art keywords
image data
data
compensation
compensated image
controller
Prior art date
Application number
KR1020140150889A
Other languages
English (en)
Other versions
KR102255299B1 (ko
Inventor
편명진
천현선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140150889A priority Critical patent/KR102255299B1/ko
Priority to US14/850,626 priority patent/US10152908B2/en
Priority to CN201510641029.2A priority patent/CN105575307B/zh
Publication of KR20160053284A publication Critical patent/KR20160053284A/ko
Application granted granted Critical
Publication of KR102255299B1 publication Critical patent/KR102255299B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 실시예들은, 둘 이상의 영상 제어를 수행하는 경우, 예기치 않게 발생하는 픽셀 빠짐 현상에 의한 암점 현상을 방지해줄 수 있는 타이밍 컨트롤러, 표시장치 및 구동방법에 관한 것이다.

Description

타이밍 컨트롤러, 표시장치 및 구동방법{TIMING CONTROLLER, DISPLAY PANEL, AND DISPLAY PANEL}
본 발명은 타이밍 컨트롤러, 표시장치 및 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 타입의 표시장치가 활용되고 있다.
한편, 표시패널에는, 경계가 애매 모호한 화소 결함으로 한 화소보다 크기가 크게 나타나거나, 화면 특성이 균일하지 않은 상태를 의미를 의미한 얼룩(Mura, Stain이라고도 함)이 표시되는 현상이 발생할 수 있다. 따라서, 데이터 보상 등을 통해 얼룩을 보상하는 얼룩 보상 제어 기술이 영상 제어 기술로서, 제안됐다.
또한, 영상 제어 기술로서, 소스 드라이버 집적회로가 갖는 계조 표시 능력보다 많은 계조를 표현하기 위한 디더링 제어 기술도 제안됐다.
전술한 얼룩 보상 제어 및 디더링 제어 등의 영상 제어 기술을 적용하다 보면, 표시패널 상에서, 예기치 않은 암점(Dark Defect) 현상이 발생하는 문제점이 있어왔다.
이러한 예기치 않은 암점 현상은, 일반적인 암점을 발생시키는 원인이 되는 결함이 표시패널에 없음에도 불구하고, 발생하기 때문에, 그 해결 방법을 찾고 있지 못하고 있던 실정이다.
본 실시예들의 목적은, 둘 이상의 영상 제어 기술을 적용하는 경우 발생하는 암점 현상을 방지해줄 수 있는 타이밍 컨트롤러, 표시장치 및 구동방법을 제공하는 데 있다.
본 실시예들의 다른 목적은, 얼룩 보상 제어 및 디더링 제어를 혼합하여 수행하는 경우, 예기치 않게 발생하는 픽셀 빠짐 현상에 의한 암점 현상을 방지해줄 수 있는 타이밍 컨트롤러, 표시장치 및 구동방법을 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 얼룩 보상 제어, 디더링 제어 및 문턱전압 보상 제어를 혼합하여 수행하는 경우, 예기치 않게 발생하는 픽셀 빠짐 현상에 의한 암점 현상을 방지해줄 수 있는 타이밍 컨트롤러, 표시장치 및 구동방법을 제공하는 데 있다.
일 실시예는, 영상데이터에 제1보상값을 더하여 제1보상 영상데이터를 생성하는 제1보상 컨트롤러와, 제1보상 영상데이터가 최대 계조 이하인 경우, 제1보상 영상데이터를 출력하고, 제1보상 영상데이터가 최대 계조를 초과한 경우, 제1보상 영상데이터가 최대 계조 이하가 되도록 제1보상 영상데이터를 변경한 변경 제1보상 영상 데이터를 생성하는 가변 디더링 컨트롤러를 포함하는 타이밍 컨트롤러를 제공한다.
다른 실시예는, 영상데이터에 제1보상값을 더하여 제1보상 영상데이터를 생성하는 단계와, 제1보상 영상데이터가 최대 계조 이하인 경우, 제1보상 영상데이터를 출력하는 단계와, 제1보상 영상데이터가 최대 계조를 초과한 경우, 제1보상 영상데이터가 최대 계조 이하가 되도록 제1보상 영상데이터를 변경한 변경 제1보상 영상 데이터를 생성하여 출력하는 단계를 포함하는 표시장치의 구동방법을 제공한다.
또 다른 실시예는, 데이터라인들과 게이트라인들이 배치되고 서브픽셀들이 매트릭스 타입으로 배치된 표시패널과, 계조에 대한 보상값을 다르게 정의하는 다수의 가변 디더링 제어 데이터 중 하나를 토대로 영상데이터를 변경하여 출력하는 타이밍 컨트롤러와, 타이밍 컨트롤러 및 데이터라인들과 전기적으로 연결되고, 변경된 영상데이터를 수신하여 데이터전압으로 변환하여 데이터라인들로 출력하는 데이터 구동부를 포함하는 표시장치를 제공한다.
또 다른 실시예는, 표시패널과, 영상데이터를 보상하여 출력하는 타이밍 컨트롤러와, 타이밍 컨트롤러 및 데이터라인들과 전기적으로 연결되고, 타이밍 컨트롤러에서 출력된 영상데이터를 데이터전압으로 변환하여 데이터라인들로 출력하는 데이터 구동부를 포함하되, 영상데이터가 최대 계조에 해당하는 영상데이터인 경우, 데이터전압이 인가되는 서브픽셀은 암점이 아닌 것을 특징으로 하는 표시장치를 제공한다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 둘 이상의 영상 제어 기술을 적용하는 경우 발생하는 암점 현상을 방지해줄 수 있는 타이밍 컨트롤러, 표시장치 및 구동방법을 제공할 수 있다.
또한, 본 실시예들에 의하면, 얼룩 보상 제어 및 디더링 제어를 혼합하여 수행하는 경우, 예기치 않게 발생하는 픽셀 빠짐 현상에 의한 암점 현상을 방지해줄 수 있는 타이밍 컨트롤러, 표시장치 및 구동방법을 제공할 수 있다.
또한, 본 실시예들에 의하면, 얼룩 보상 제어, 디더링 제어 및 문턱전압 보상 제어를 혼합하여 수행하는 경우, 예기치 않게 발생하는 픽셀 빠짐 현상에 의한 암점 현상을 방지해줄 수 있는 타이밍 컨트롤러, 표시장치 및 구동방법을 제공할 수 있다.
도 1은 본 실시예들에 따른 표시장치의 구성도이다.
도 2는 본 실시예들에 따른 표시장치의 2가지 영상제어를 설명하기 위한 도면이다.
도 3은 본 실시예들에 따른 표시장치의 제1보상 제어를 나타낸 도면이다.
도 4는 본 실시예들에 따른 표시장치의 디더링 제어를 나타낸 도면이다.
도 5는 본 실시예들에 따른 표시장치의 제1보상 제어 및 디더링 제어의 예시도이다.
도 6은 본 실시예들에 따른 표시장치의 인터폴레이션 그래프의 예시도이다.
도 7은 본 실시예들에 따른 표시장치의 픽셀 빠짐 현상을 나타낸 도면이다.
도 8은 본 실시예들에 따른 표시장치에서, 가변 디더링 제어(VDC: Variable Dithering Control)를 수행하는 타이밍 컨트롤러의 블록도이다.
도 9는 본 실시예들에 따른 표시장치에서, 가변 디더링 제어를 위한 다수의 인터폴레이션 그래프의 예시도이다.
도 10은 본 실시예들에 따른 표시장치에서, 가변 디더링 제어의 예시도이다.
도 11은 본 실시예들에 따른 표시장치의 3가지 영상제어를 설명하기 위한 도면이다.
도 12 및 도 13은 본 실시예들에 따른 표시장치의 제2보상 제어를 설명하기 위한 도면이다.
도 14는 본 실시예들에 따른 표시장치에서, 가변 디더링 제어를 수행하는 타이밍 컨트롤러의 다른 블록도이다.
도 15는 본 실시예들에 따른 표시장치에서, 가변 디더링 제어의 다른 예시도이다.
도 16은 본 실시예들에 따른 표시장치의 구동방법에 대한 흐름도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 표시패널(110), 데이터 구동부(120), 게이트 구동부(130), 타이밍 컨트롤러(140) 등을 포함한다.
표시패널(110)에는, 제1방향으로 다수의 데이터 라인(DL: Data Line)이 배치되고, 제1방향과 교차하는 제2방향으로 다수의 게이트 라인(GL: Gate Line)이 배치되며, 다수의 서브픽셀(SP: Sub Pixel)이 매트릭스 타입으로 배치된다. 데이터 구동부(120)는, 데이터 라인들로 데이터전압을 공급하여 데이터 라인들을 구동한다. 게이트 구동부(130)는, 게이트 라인들로 스캔 신호를 순차적으로 공급하여 게이트 라인들을 순차적으로 구동한다. 타이밍 컨트롤러(140)는, 데이터 구동부(120) 및 게이트 구동부(130)로 제어신호를 공급하여, 데이터 구동부(120) 및 게이트 구동부(130)를 제어한다.
타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 호스트 시스템(160)에서 입력되는 영상데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 게이트 라인들로 순차적으로 공급하여 게이트 라인들을 순차적으로 구동한다.
게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.
또한, 게이트 구동부(130)는, 다수의 게이트 드라이버 집적회로(Gate Driver IC, GDIC #1, ..., GDIC #N, N: 1 이상의 자연수)를 포함할 수 있는데, 이러한 다수의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N)는, 테이프 오토메티드 본딩(TAB: Tape AuTrmated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
위에서 언급한 다수의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N) 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.
데이터 구동부(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상데이터(Data')를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 데이터 라인들로 공급함으로써, 데이터 라인들을 구동한다.
데이터 구동부(120)는, 다수의 소스 드라이버 집적회로(Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함, SDIC #1, ... , SDIC #M, M: 1 이상의 자연수)를 포함할 수 있는데, 이러한 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M)는, 테이프 오토메티드 본딩(TAB: Tape AuTrmated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
위에서 언급한 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각은, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다.
다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M)는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각에서, 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.
한편, 위에서 언급한 호스트 시스템(160)은 입력 영상의 영상데이터(Data)와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 타이밍 컨트롤러(140)로 전송한다.
타이밍 컨트롤러(140)는, 호스트 시스템(160)으로부터 입력된 영상데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하는 것 이외에, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다.
예를 들어, 타이밍 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 게이트 제어 신호들(GCSs: Gate Control Signals)을 출력한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #N)의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #N)에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #N)의 타이밍 정보를 지정하고 있다.
타이밍 컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 데이터 제어 신호들(DCSs: Data Control Signals)을 출력한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)를 구성하는 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #M)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #M) 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다. 경우에 따라서, 데이터 구동부(120)의 데이터 전압의 극성을 제어하기 위하여, 데이터 제어 신호들(DCSs)에 극성 제어 신호(POL)가 더 포함될 수 있다. 데이터 구동부(120)에 입력된 영상데이터(Data')가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격에 따라 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.
도 1을 참조하면, 표시장치(100)는, 표시패널(110), 데이터 구동부(120) 및 게이트 구동부(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(150)를 더 포함할 수 있다.
이러한 전원 컨트롤러(150)는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다.
도 1에 간략하게 도시된 표시장치(100)는, 일 예로, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 표시장치(OLED: Organic Light Emitting Display Device) 등 중 하나일 수 있다.
전술한 표시패널(110)에 형성된 각 서브픽셀(SP)에는, 트랜지스터, 캐패시터 등의 회로 소자가 형성되어 있다. 예를 들어, 표시패널(110)이 유기발광표시패널인 경우, 각 서브픽셀에는 유기발광다이오드(OLED: Organic Light Emitting Diode), 둘 이상의 트랜지스터(Transistor) 및 하나 이상의 캐패시터(Capacitor) 등으로 이루어진 회로가 형성되어 있다.
도 2는 본 실시예들에 따른 표시장치(100)의 2가지 영상제어(Image Control)를 설명하기 위한 도면이다. 도 3은 본 실시예들에 따른 표시장치(100)의 제1보상 제어를 나타낸 도면이다. 도 4는 본 실시예들에 따른 표시장치(100)의 디더링 제어를 나타낸 도면이다.
도 2를 참조하면, 본 실시예들에 따른 표시장치(100)는, 디더링 제어(Dithering Control) 및 제1보상 제어(First Compensation Control)을 포함하는 2가지 영상제어를 제공할 수 있다.
도 3을 참조하면, 제1보상 제어는, 표시패널(110) 상에 보이는 얼룩(300)을 잘 보이지 않도록 해주는 얼룩 보상(Mura Compensation)을 위한 제어이다. 여기서, 얼룩(300)은 주로 저계조 영역에서 보일 수 있다.
도 3을 참조하면, 타이밍 컨트롤러(140)는, 표시패널(110) 상에 보이는 얼룩(330)을 나타내는 얼룩 데이터(310)를 토대로, 얼룩 보상을 위한 제1보상값(320, 330)을 연산하고, 얼룩(330)이 보이는 영역의 서브픽셀에 대한 영상데이터에 연산된 제1보상값(320, 330)을 더하여 제1보상 영상데이터를 생성하고, 이를 해당 소스 드라이버 집적회로(들)로 공급해줌으로써, 제1보상 제어를 수행한다.
도 3을 참조하면, 2개의 제1보상값(320, 330) 중 얼룩 데이터(310)를 반대로 뒤집은 듯한 형태를 갖는 제1보상값(330)은, 얼룩 데이터(310)의 프로파일(Profile)을 더욱 정밀하게 고려하여 연산된 보상값으로서, 일 예로, 표시패널(110) 상의 얼룩(300)을 카메라로 촬영하여 촬영된 얼룩(300)에 대한 얼룩 데이터(310)를 기초로 얻어진 카메라 보상값일 수 있다. 이러한 카메라 보상값은, 표시패널(110)의 제조공정 시 수행되어 출하 이전에 메모리에 저장될 수 있다.
도 4를 참조하면, 디더링 제어는, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각이 갖는 계조 표시 능력보다 많은 계조를 표현하기 위한 제어이다.
예를 들어, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각이 3 비트(Bit)의 영상데이터를 입력받아 8개의 전압 레벨을 생성할 수 있다고 할 때, 디더링 제어는, 8개의 계조가 아니라 더 많은 32개의 계조를 표현하기 위한 영상제어 방식일 수 있다.
예를 들어, 4개의 서브픽셀을 하나의 단위라고 할 때, 하나의 단위 내 고계조 데이터전압(해칭 표시)이 인가되는 서브픽셀의 개수를 0개, 1개, 2개, 3개, 4개로 다르게 함으로써, 하나의 단위에서 5가지의 계조를 표현할 수 있다.
도 4를 참조하여, 프레임 측면에서 보면, 4개의 서브픽셀을 하나의 단위라고 할 때, 1번째 프레임에서 4번째 프레임의 구간 동안, 하나의 단위 내 각 서브픽셀마다 고계조 데이터전압(해칭 표시)이 인가되는 횟수를 1번, 2번, 3번 등으로 다르게 함으로써, 시청자는 4차례의 프레임 구간 동안 하나의 단위에서 다양한 계조를 느낄 수 있다.
도 4를 참조하면, 디더링 제어를 통해, 일 예로, 127 그레이(Gray)와 128 그레이(Gray) 사이에서 촘촘한 계조 표현을 할 수 있다. 즉, 1 그레이 이하의 계조 표현을 할 수 있다.
도 5는 본 실시예들에 따른 표시장치(100)의 제1보상 제어 및 디더링 제어의 예시도이다. 도 6은 본 실시예들에 따른 표시장치(100)의 인터폴레이션 그래프의 예시도이다. 단, 아래에서는, 8 비트의 영상 신호인 것으로 가정한다.
도 5를 참조하면, 본 실시예들에 따른 표시장치(100)는, 영상데이터와 제1보상값을 더하여 디더링 패턴(Dithering Pattern)을 통해 디더링 제어를 수행하여 화상을 표현한다.
본 명세서에서, 제1보상값에 더해지는 영상데이터는, 타이밍 컨트롤러(140)가 호스트 시스템(160)으로부터 입력받은 RGB 데이터를 변환한 RWGB 데이터일 수 있다.
도 6을 참조하면, 제1보상값은 인터폴레이션(Interpolation) 하여 얻을 수 있다.
도 5 및 도 6을 참조하면, 인터폴레이션 한 제1보상값을 영상데이터에 더하여 보정할 때, 영상데이터가 최대 계조, 즉, 255 그레이에서 제1보상값이 특정 값(예: 1)을 가지게 되면, 영상데이터(255)와 제1보상값(1)을 더하게 되면, 오버플로우(Overflow)가 발생한다.
즉, 최대 계조에 해당하는 영상데이터와 영(0)이 아닌 특정 값을 갖는 제1보상값을 더하여 제1보상 영상데이터를 생성하게 되면, 이 제1보상 영상데이터는 최대 계조를 초과한 값이 된다.
도 6의 예시를 참조하면, 특정 그레이(예: 23, 24, 25, 26, 27, 28)에서만 제1보상을 진행하여, 제1보상을 하지 않는 그레이(예: 192 그레이 내지 256 그레이)에서는 인터폴레이션으로 계산하여 제1보상값을 연산하여 화상 표현에 적용한다.
그러나, 도 6의 예를 참조하면, 그레이와 그레이 사이는 2의 n승(2n, 예: 23, 24, 25, 26, 27, 28) 또는 2의 n승 간의 조합(예: 192=27+26)의 단위로, 인터폴레이션이 가능하여, 192 그레이 이후에서는, 최대 계조인 255를 넘어가 256(=28) 그레이가 된다.
이와 같이, 최대 계조를 초과하여 오버플로우가 발생한 해당 서브픽셀은 암점으로 보일 수 있다. 이러한 현상을 "픽셀 빠짐 현상"이라고 한다.
도 5를 참조하면, 일 예로, 암점으로 보인 서브픽셀이 여러 개인 경우, 일 예로, 암점으로 보인 서브픽셀들이 표시패널(110)의 테두리 영역(500)에 있는 경우, 이 테두리 영역(500)이 암점으로 보여, 화상 품질을 크게 떨어뜨릴 수 있다.
도 7에 도시된 바와 같이, 디더링을 하기 위한 디더링 패턴에 따른 영상데이터에 인터폴레이션 한 제1보상값을 더하여 제1보상 영상데이터를 얻고, 이렇게 얻어진 제1보상 영상데이터로 화상을 표현하여, 다수의 서브픽셀에서 픽셀 빠짐 현상이 발생하는 경우, 다수의 암점이 보이게 되어 화상 품질이 크게 떨어지고, 심각한 경우, 트랜지스터 등의 회로 소자 또는 신호 배선의 단선(Disconnection) 등에 의해 발생하는 물리적인 암점으로 오인되어 표시패널(110)의 결함으로 간주될 가능성이 높다.
따라서, 본 실시예들은, 제1보상 제어 및 디더링 제어를 통해 발생할 수 있는 픽셀 빠짐 현상을 방지하기 위하여, 가변 디더링 제어(VDC: Variable Dithering Control) 방법을 제공한다.
아래에서는, 가변 디더링 제어에 대하여, 도 8 내지 도 16을 참조하여 상세하게 설명한다.
도 8은 본 실시예들에 따른 표시장치(100)에서, 가변 디더링 제어(VDC: Variable Dithering Control)를 수행하는 타이밍 컨트롤러(140)의 블록도이다. 도 9는 본 실시예들에 따른 표시장치(100)에서, 가변 디더링 제어를 위한 다수의 인터폴레이션 그래프의 예시도이다.
도 8을 참조하면, 본 실시예들에 따른 표시장치(100)의 타이밍 컨트롤러(140)는, 제1보상 컨트롤러(810) 및 가변 디더링 컨트롤러(820) 등을 포함한다.
도 8을 참조하면, 제1보상 컨트롤러(810)는, 영상데이터에 제1보상값을 더하여 제1보상 영상데이터를 생성한다.
도 8을 참조하면, 가변 디더링 컨트롤러(820)는, 제1보상 컨트롤러(810)의 제1보상 제어에 의해 생성된 제1보상 영상데이터가 최대 계조(예: 255 Gray) 이하인 경우, 제1보상 영상데이터를 그대로 출력하고, 제1보상 영상데이터가 최대 계조를 초과한 경우, 제1보상 영상데이터가 최대 계조 이하가 되도록 제1보상 영상데이터를 변경한 변경 제1보상 영상 데이터를 생성한다.
전술한 가변 디더링 제어를 통해, 최대 계조를 초과하는 제1보상 영상데이터로 화상이 표현되는 것을 방지하여, 픽셀 빠짐 현상을 방지할 수 있다.
전술한 바에 따르면, 본 실시예들에 따른 표시장치(100)는, 데이터라인들과 게이트라인들이 배치되고 서브픽셀들이 매트릭스 타입으로 배치된 표시패널(110)과, 영상데이터를 보상하여 출력하는 타이밍 컨트롤러(140)와, 타이밍 컨트롤러(140) 및 데이터라인들과 전기적으로 연결되고, 타이밍 컨트롤러(140)에서 출력된 영상데이터를 데이터전압으로 변환하여 데이터라인들로 출력하는 데이터 구동부(120)를 포함한다고 할 때, 영상데이터가 최대 계조에 해당하는 영상데이터인 경우에도, 데이터전압이 인가되는 서브픽셀은 암점이 아니게 된다.
영상데이터와 제1보상값을 더하여 디더링을 하는 영상 제어 시스템에서, 전술한 가변 디더링 제어를 함으로써, 최대 계조(예: 8 비트의 영상 신호인 경우, 255 Gray)에 해당하는 영상데이터(RWGB 데이터)인 경우에도, 해당 서브픽셀에서 픽셀 빠짐 현상이 발생하여 해당 서브픽셀이 암점처럼 보이는 것을 방지해줄 수 있다.
한편, 위에서 언급한 제1보상값은, 얼룩 보상값으로서, 얼룩이 주로 발생하는 계조영역으로서 미리 정해진 제1계조 영역에서의 영상데이터 보상값일 수 있다.
이와 같이, 제1보상값이 얼룩이 주로 발생하는 계조영역으로서 미리 정해진 제1계조 영역에서의 영상데이터 보상값으로 정의함으로써, 얼룩 보상을 가능하게 할 수 있다.
또한, 위에서 언급한 영상데이터는, 호스트 시스템(160)에 타이밍 컨트롤러(140)로 입력된 RGB 데이터 또는 타이밍 컨트롤러(140)에서 RGB 데이터가 변환된 RWGB 데이터일 수 있다.
이를 통해, 본 실시예들의 가변 디더링 제어가 표시패널(110)이 RGB 서브픽셀 구조를 갖는 경우 또는 RWGB 서브픽셀 구조를 갖는 경우에 모두 적용될 수 있다.
한편, 도 8 및 도 9를 참조하면, 가변 디더링 컨트롤러(820)는 최대 계조를 초과하는 제1보상 영상데이터의 변경 시, 도 6과 같은 고정된 하나의 인터폴레이션 그래프(IG: Interpolation Graph)만을 참조하여 영상데이터에 대응되는 제1보상값을 결정하는 것이 아니라, 다수의 인터폴레이션 그래프(IG #1, IG #2, ... , IG #6) 중에서 오버플로우를 방지할 수 있는 하나의 인터폴레이션 그래프를 선택하여 선택된 인터폴레이션 그래프를 이용하여 영상데이터에 대응되는 제1보상값을 결정하여, 제1보상 영상데이터를 변경할 수 있다.
이에, 본 실시예들에 따른 표시장치(100)는, 도 8에 도시된 바와 같이, 가변 디더링 컨트롤러(820)가 제1보상 영상데이터의 변경 시 참조하는 다수의 인터폴레이션 그래프(IG #1, IG #2, ... , IG #6)에 대한 그래프 데이터를 저장하는 메모리(830)를 더 포함할 수 있다.
이러한 메모리(830)는, 도 8에 도시된 바와 같이, 타이밍 컨트롤러(14)의 내부에 있을 수도 있고, 타이밍 컨트롤러(140)의 외부에 있을 수도 있다.
여기서, 다수의 인터폴레이션 그래프(IG #1, IG #2, ... , IG #6)에 대한 그래프 데이터를 다수의 가변 디더링 제어 데이터라고도 한다.
도 9를 참조하면, 다수의 인터폴레이션 그래프(IG #1, IG #2, ... , IG #6) 중에서, IG #6의 기울기가 가장 완만하고, IG #6에서 IG #1로 갈수록, 기울기가 급해진다. 즉, IG #1의 기울기가 가장 급하고, IG #6의 기울기가 가장 완만하다.
도 9를 참조하면, 다수의 인터폴레이션 그래프(IG #1, IG #2, ... , IG #6) 각각은, 계조에 대한 제1보상값을 나타낸다.
도 9를 참조하면, 다수의 인터폴레이션 그래프(IG #1, IG #2, ... , IG #6) 각각은, 특정 계조 범위(고계조 범위로서, 일 예로, 192 Gray ~ 256 Gray)에서 기울기가 서로 다를 수 있다.
전술한 바와 같이, 다수의 인터폴레이션 그래프(IG #1, IG #2, ... , IG #6) 각각의 기울기를 특정 계조 범위에서 다르게 함으로써, 특정 계조 범위, 즉, 최대 계조와 이와 인접한 계조 범위에서도 인터폴레이션을 가능하게 할 수 있다.
도 8 및 도 9를 참조하면, 가변 디더링 컨트롤러(820)는, 제1보상 영상데이터가 최대 계조를 초과한 경우, 다수의 인터폴레이션 그래프(IG #1, IG #2, ... , IG #6) 중에서 제1보상 영상데이터가 최대 계조 이하가 되도록 하는 인터폴레이션 그래프를 선택하고, 선택된 인터폴레이션 그래프를 참조하여, 영상데이터에 더해져 최대 계조 이하의 값이 만들어지도록 하는 변경 제1보상값을 결정하며, 영상데이터에 변경 제1보상값이 더해진 최대 계조 이하의 변경 제1보상 영상데이터를 출력한다.
전술한 바에 따르면, 가변 디더링 컨트롤러(820)는, 픽셀 빠짐 현상을 발생할 것으로 판단되는 제1보상 영상데이터를 효과적으로 변경하여, 픽셀 빠짐 현상을 방지할 수 있는 변경 제1보상 영상데이터를 출력할 수 있다.
도 9를 참조하면, 가변 디더링 컨트롤러(820)는, 제1보상 영상데이터가 최대 계조 보다 큰 정도가 심할수록, 다수의 인터폴레이션 그래프(IG #1, IG #2, ... , IG #6) 중에서 특정 계조 범위(예: 192 Gray ~ 256 Gray)에서 기울기가 급한 인터폴레이션 그래프를 선택한다.
전술한 바와 같이, 제1보상 영상데이터가 최대 계조보다 큰 정도가 심할수록, 즉, 제1보상 영상데이터가 최대 계조보다 많이 클수록, 기울기가 급한 인터폴레이션 그래프로부터 변경 제1보상값을 결정하여, 오버플로우가 적응적으로 방지되도록 해줄 수 있다.
전술한 바에 따르면, 본 실시예들에 따른 표시장치(100)는, 데이터라인들과 게이트라인들이 배치되고 서브픽셀들이 매트릭스 타입으로 배치된 표시패널(110)과, 계조에 대한 보상값을 다르게 정의하는 다수의 가변 디더링 제어 데이터(인터폴레이션 그래프) 중 하나를 토대로 영상데이터를 변경하여 출력하는 타이밍 컨트롤러(140)와, 타이밍 컨트롤러(140) 및 데이터라인들과 전기적으로 연결되고, 변경된 영상데이터를 수신하여 데이터전압으로 변환하여 데이터라인들로 출력하는 데이터 구동부(120) 등을 포함한다.
전술한 가변 디더링 제어를 통해 영상데이터를 변경하여 화상을 표현함으로써 화상 품질을 향상시킬 수 있다.
도 10은 본 실시예들에 따른 표시장치(100)에서, 가변 디더링 제어의 예시도이다.
도 10을 참조하여, 도 9를 참조하여 설명한 가변 디더링 제어 방법을 예시적으로 설명한다.
도 10에서는, 8 비트의 영상신호라는 가정하에, 최대 계조, 즉, 255 그레이의 영상데이터(RWGB 데이터)가 제1보상 컨트롤러(810)에 입력된 경우를 가정한다.
도 10을 참조하면, 제1보상 컨트롤러(810)는 영상데이터에 해당하는 255 그레이와 이 영상데이터에 대한 제1보상값에 해당하는 1 그레이를 더하여, "256 그레이"에 해당하는 제1보상 영상데이터를 출력한다.
도 10을 참조하면, 가변 디더링 컨트롤러(820)는 제1보상 영상데이터의 계조가 최대 계조를 초과하는지를 판단한다. 여기서, 최대 계조는 255(=28-1)가 된다.
제1보상 영상데이터의 계조인 256 그레이가 최대 계조인 255를 초과하기 때문에, 가변 디더링 컨트롤러(820)는 메모리(830)에 저장된 다수의 인터폴레이션 그래프(IG #1 ~ IG #6) 중에서 하나를 선택하여, 영상데이터의 계조에 해당하는 255 그레이에 더해져 최대 계조인 255 그레이 이하의 값이 만들어지도록 하는 변경 제1보상값을 결정한다.
이때, 도 9에 예시된 6개의 인터폴레이션 그래프(IG #1 ~ IG #6) 중에서, IG #5가 선택된 것으로 가정한다.
도 10을 참조하면, 가변 디더링 컨트롤러(820)는, 선택된 IG #5를 참조하여, 영상데이터의 계조인 255 그레이에 대응되는 제1보상값을 결정한다.
도 9에서 IG #5에서, 255 그레이에 해당하는 제1보상값은 0(zero)이다.
가변 디더링 컨트롤러(820)는, 결정된 제1보상값인 0을 제1보상 컨트롤러(810)로 보내준다.
제1보상 컨트롤러(810)는 받은 제1보상값인 0을 영상데이터의 계조 255 그레이에 더하여, "255 그래이"인 변경 제1보상 영상데이터를 생성하여 출력한다.
이에 따라, 가변 디더링 컨트롤러(820)는, 변경 제1보상 영상데이터의 계조인 255 그레이가 최대 계조(255 그레이) 이하인 것을 확인하여 출력한다.
한편, 가변 디더링 컨트롤러(820)는, 제1보상값인 0을 결정하고 나면, 결정된 제1보상값을 제1보상 컨트롤러(810)로 보내주지 않고, 자체적으로, 변경 제1보상 영상데이터를 생성할 수도 있다.
가변 디더링 컨트롤러(820)가 출력한 변경 제1보상 영상데이터를 이용하여 화상을 표현하게 되면, 도 5에서 보였던 픽셀 빠짐 현상에 의해 암점으로 보이는 영역이 없게 된다.
즉, 가변 디더링 제어를 통해 픽셀 빠짐 현상이 방지된다는 것을 알 수 있다.
도 11은 본 실시예들에 따른 표시장치(100)의 3가지 영상제어를 설명하기 위한 도면이다.
도 11을 참조하면, 본 실시예들에 따른 표시장치(100)는, 디더링 제어 및 제1보상 제어(얼룩 보상 제어) 이외에, 제2보상 제어를 영상 제어 기술로서 더 제공할 수 있다.
제2보상 제어는, 각 서브픽셀 내 트랜지스터의 문턱전압(Vth)을 센싱하여, 각 서브픽셀 내 트랜지스터 간의 문턱전압 편차를 보상해주는 영상 제어 기술로서, 각 서브픽셀 간의 휘도 편차를 보상해줄 수 있다.
이러한 제2보상 제어는, 각 서브픽셀 내 트랜지스터의 문턱전압(Vth)을 센싱하기 위하여 각 서브픽셀 내 센싱노드의 전압을 센싱하는 센싱 단계와, 각 서브픽셀 내 트랜지스터 간의 문턱전압 편차를 보상해주는 보상 단계로 나눌 수 있다.
도 12 및 도 13은 본 실시예들에 따른 표시장치(100)의 제2보상 제어를 설명하기 위한 도면이다. 단, 표시장치(100)는 유기발광표시장치인 것으로 가정한다.
도 12 및 도 13을 참조하면, 각 서브픽셀(SP)은, 기본적으로, 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 이를 구동하는 구동 트랜지스터(DRT: Driving Transistor)와, 한 프레임 동안 일정 전압을 유지해주는 스토리지 캐패시터(Cstg: Storage Capacitor) 등을 포함하여 구성된다.
도 12 및 도 13을 참조하면, 본 실시예들에 따른 표시장치(100)는, 제2보상 제어를 위한 구성으로서, 각 서브픽셀 내 트랜지스터의 문턱전압(Vth)을 센싱하기 위하여 각 서브픽셀 내 센싱노드의 전압을 센싱하는 아날로그 디지털 컨버터(ADC)와, 각 서브픽셀 내 센싱노드를 아날로그 디지털 컨버터(ADC)와 연결해주는 센싱 라인(SL: Sensing Line)과, 아날로그 디지털 컨버터(ADC)의 센싱 결과를 이용하여 데이터 보상 처리를 수행하는 타이밍 컨트롤러(140) 등을 포함한다.
도 12 및 도 13을 참조하면, 센싱 단계 구간 동안, 아날로그 디지털 컨버터(ADC)는, 각 서브픽셀(SP) 내 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT)의 문턱전압(Vth)를 센싱하기 위하여, 적어도 하나의 서브픽셀(SP) 각각에서의 특정 센싱노드의 전압을 센싱(측정)하고, 센싱 전압(Vsen)을 디지털 값으로 변환하여 변환된 디지털 값(들)을 포함하는 센싱 데이터(Dsen)를 타이밍 컨트롤러(140)로 전송해준다.
도 12 및 도 13을 참조하면, 보상 단계 구간 동안, 타이밍 컨트롤러(140)는, 센싱 데이터(Dsen)를 토대로, 각 서브픽셀에 대한 데이터 보상량(△Data)을 결정한다.
타이밍 컨트롤러(140)는 결정된 데이터 보상량(△Data)과 해당 영상데이터(Data)를 더하여 제2보상 영상데이터(Data')를 생성하여 해당 소스 드라이버 집적회로(SDIC #K, K=1, 2, ... , M)로 전송한다.
해당 소스 드라이버 집적회로(SDIC #K)는, 내부의 디지털 아날로그 컨버터(DAC: Digital Analog Converter)를 이용하여 제2보상 영상데이터(Data')를 데이터전압(Vdata)로 변환하고, 이를 해당 데이터 라인(DLi)으로 출력한다. 이로써, 제2보상 실행이 이루어진다.
한편, 서브픽셀 구조를 더욱 상세하게 도시한 도 13을 참조하면, 각 서브픽셀(SP)은, 일 예로, 유기발광다이오드(OLED)를 구동하기 위한 구동 회로가 3개의 트랜지스터(DRT, T1, T2)와 1개의 스토리지 캐패시터(Cstg)를 포함하는 3T(Transistor)1C(Capacitor) 구조일 수 있다.
도 13을 참조하면, 구동 트랜지스터(DRT)는, 데이터 전압(Vdata)이 인가되는 제1노드(N1)와, 유기발광다이오드(OLED)의 제1전극(예: 애노드 전극 또는 캐소드 전극)과 전기적으로 연결된 제2노드(N2)와, 구동전압 라인(DVL: Driving Voltage Line)과 전기적으로 연결되어 구동전압(EVDD)이 인가되는 제3노드(N3)를 갖는다.
도 13을 참조하면, 제1트랜지스터(T1)는, 데이터 전압을 공급하는 데이터 라인(DLi)과 구동 트랜지스터(DRT)의 제1노드(N1) 사이에 전기적으로 연결된다.
이러한 제1트랜지스터(T1)의 게이트 노드는, 제1게이트 라인(GLj)을 통해 스캔 신호(Scan Signal)를 인가받는다. 제1트랜지스터(T1)의 드레인 노드 또는 소스 노드는 데이터 라인(DLi)으로부터 데이터 전압(Vdata)을 공급받는다. 제1트랜지스터(T1)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 제1노드(N1)와 전기적으로 연결된다.
제1트랜지스터(T1)는, 스캔 신호에 의해 턴 온 되면, 제1트랜지스터(T1)의 드레인 노드 또는 소스 노드로 공급된 데이터 전압(Vdata)을 제1트랜지스터(T1)의 소스 노드 또는 드레인 노드와 전기적으로 연결된 구동 트랜지스터(DRT)의 제1노드(N1)로 인가해준다.
도 13을 참조하면, 제2트랜지스터(T2)는, 기준전압(Vref)을 공급하는 기준전압 라인(RVL: Reference Voltage Line)과 구동 트랜지스터(DRT)의 제2노드(N2) 사이에 전기적으로 연결된다.
이러한 제2트랜지스터(T2)의 게이트 노드는, 제2게이트 라인(GLj')을 통해 일종의 스캔 신호인 센스 신호(Sense Signal)를 인가받는다. 제2트랜지스터(T2)의 드레인 노드 또는 소스 노드는 기준전압 라인(RVL)으로부터 기준전압(Vref)을 공급받는다. 제2트랜지스터(T2)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 제2노드(N2)와 전기적으로 연결된다.
도 13을 참조하면, 스토리지 캐패시터(Cstg)는, 구동 트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 전기적으로 연결된다.
도 13에 도시된 3T1C의 서브픽셀 구조는, 서브픽셀에 대한 센싱 및 보상이 가능한 구조이다.
도 13을 참조하면, 아날로그 디지털 컨버터(ADC)는, 기준전압 라인(RVL)을 통해, 센싱 노드에 해당하는 구동 트랜지스터(DRT)의 제2노드(N2)의 전압을 센싱하여, 센싱된 전압(Vsen)을 디지털 값으로 변환하고, 변환된 디지털 값을 포함하는 센싱 데이터(Dsen)를 타이밍 컨트롤러(140)로 전송해준다.
이에 따라, 타이밍 컨트롤러(140)는, 수신한 센싱 데이터(Dsen)를 이용하여 보상 프로세스를 수행하여, 데이터 보상량(△Data)을 결정한다.
타이밍 컨트롤러(140)는, 외부에서 입력된 RGB 데이터를 변환한 RWGB 데이터인 영상데이터(Data)를 데이터 보상량(△Data)에 근거하여 변경하고, 변경된 제2보상 영상데이터(Data')를 해당 소스 드라이버 집적회로(SDIC #K, K=1, ... , M)로 전송해준다.
이에 따라, 해당 소스 드라이버 집적회로(SDIC #K)는, 제2보상 영상데이터(Data')를 데이터 전압(Vdata)으로 변환하여, 해당 데이터 라인(DLi)으로 공급해준다.
도 13에 도시된 바와 같이, 아날로그 디지털 컨버터(ADC)는, 해당 소스 드라이버 집적회로(SDIC #K, K=1, ... , M)에 포함될 수 있다.
전술한 바와 같이, 데이터 전압 및/또는 구동전압을 조정하여, 센싱 노드(SN), 즉, 구동 트랜지스터(DRT)의 제2노드(N2)의 전압 포화 속도를 빠르게 해주어, 센싱 시간을 단축할 수 있는 3T1C 서브픽셀 구조를 제공할 수 있다.
도 13을 참조하면, 기준전압 라인(RVL)을 기준전압 공급 노드 또는 아날로그 디지털 컨버터(ADC)에 연결해주는 스위치(SW)를 더 포함할 수 있다. 여기서, 기준전압 공급 노드는, 전원 컨트롤러(150)에서 소스 드라이버 집적회로(SDIC #K)로 기준전압이 공급되는 노드로서, 스위치(SW)가 온(ON)이 되는 노드이다.
센싱 단계 구간 동안, 이러한 스위치(SW)는, 센싱 단계 초기 시점에서 온(ON)이 되어, 구동 트랜지스터(DRT)의 제2노드(N2)로 기준전압(Vref)을 인가해주고, 구동 트랜지스터(DRT)의 제2노드(N2)가 플로팅 되어 전압 포화가 일어난 이후, 오프(OFF) 되어, 센싱 노드, 즉, 구동 트랜지스터(DRT)의 제2노드(N2)의 전압을 센싱해야 하는 타이밍에 기준전압 라인(RVL)을 아날로그 디지털 컨버터(ADC)와 연결해준다.
단, 구동 트랜지스터(DRT)의 제2노드(N2)의 플로팅은, 제2트랜지스터(T2)의 턴 오프(Turn Off)로 이루어질 수 있다.
또는, 구동 트랜지스터(DRT)의 제2노드(N2)의 플로팅은, 스위치(SW)의 스위칭 동작을 온-오프(ON-OFF)의 2 단계가 아니라, 기준전압 공급 노드와 기준전압 라인(RVL)을 연결해주는 스위칭 단계, 아날로그 디지털 컨버터(ADC)와 기준전압 라인(RVL)을 연결해주는 스위칭 단계, 기준전압 공급 노드 및 아날로그 디지털 컨버터(ADC) 모두를 기준전압 라인(RVL)과 연결해주지 않는 스위칭 단계의 3 단계 스위칭 동작으로 구현하여, 구동 트랜지스터(DRT)의 제2노드(N2)의 플로팅이 이루어지도록 해줄 수도 있다.
전술한 바와 같은 스위치(SW)의 스위칭 동작 타이밍은, 타이밍 컨트롤러(140)에서 출력되는 제어 신호에 의해 제어될 수 있다.
전술한 스위치(SW)를 통해, 센싱 동작에 맞게 구동 트랜지스터(DRT)의 제2노드(N2)에 대한 전압 인가 및 전압 센싱이 원하는 타이밍에 가능하도록 해줄 수 있다.
도 13에서, 각 서브픽셀(SP) 내 센싱 노드(SN: Sensing Node)는, 구동 트랜지스터(DRT)의 제2노드(N2)이다. 또한, 도 13의 기준전압 라인(RVL)은, 도 12의 센싱라인(SL)에 해당한다.
도 14는 본 실시예들에 따른 표시장치(100)에서, 가변 디더링 제어를 수행하는 타이밍 컨트롤러(140)의 다른 블록도이다.
도 14를 참조하면, 타이밍 컨트롤러(140)는, 도 8에서와 같이, 제1보상 컨트롤러(810) 및 가변 디더링 컨트롤러(820) 등을 포함할 뿐만 아니라, 제2보상 컨트롤러(1400)를 더 포함할 수 있다.
제2보상 컨트롤러(140)는, 제2보상값(문턱전압 센싱을 통해 센싱 데이터(Dsen)를 토대로 결정된(연산된) 데이터 보상량(△Data))을 토대로, 가변 디더링 컨트롤러(820)에서 출력된 제1보상 영상데이터 또는 변경 제1보상 영상데이터를 변경하여 제2보상 영상데이터를 출력한다.
위에서 언급한 제2보상값은, 표시패널(110)의 각 서브픽셀 내 트랜지스터 간의 문턱전압 편차를 보상하는 영상데이터 보상값(△Data)일 수 있다.
전술한 바에 따르면, 타이밍 컨트롤러(140)는, 얼룩 보상 제어에 해당하는 제1보상 제어와 가변 디더링 제어뿐만 아니라, 문턱전압 보상 제어에 해당하는 제2보상 제어도 제공할 수 있다.
위에서 언급한 제2보상값은, 표시패널(110)의 각 서브픽셀 내 트랜지스터 간의 문턱전압 편차를 보상하는 영상데이터 보상값(△Data)일 수 있다.
도 14를 참조하면, 가변 디더링 컨트롤러(820)는, 제2보상 컨트롤러(140)의 제2보상 제어를 통해 출력된 제2보상 영상데이터에 해당하는 계조와 최대 계조를 비교하여, 제2보상 컨트롤러(140)의 제2보상 제어를 통해 출력된 제2보상 영상데이터가 최대 계조 이하인 경우, 제2보상 영상데이터를 그대로 출력하고, 제2보상 영상데이터에 해당하는 계조가 최대 계조를 초과한 경우, 제2보상 영상데이터가 최대 계조 이하가 되도록 제2보상 영상데이터를 변경한 변경 제2보상 영상 데이터를 출력할 수 있다.
전술한 바에 따르면, 가변 디더링 제어를 통해, 픽셀 빠짐 현상을 방지할 수 있도록 오버플로우의 발생 가능성을 제거하였더라도, 제2보상 제어를 통해, 오버플로우의 발생 가능성이 다시 생긴 경우, 제2보상 제어의 결과에 해당하는 제2보상 영상데이터에 대하여 가변 디더링 제어를 다시 수행하여, 오버플로우의 발생 가능성을 제거해줄 수 있다.
도 15는 본 실시예들에 따른 표시장치(100)에서, 가변 디더링 제어의 다른 예시도이다.
도 15에서는, 8 비트의 영상신호라는 가정하에, 최대 계조, 즉, 255 그레이의 영상데이터(RWGB 데이터)가 제1보상 컨트롤러(810)에 입력된 경우를 가정한다.
도 15를 참조하면, 제1보상 컨트롤러(810)는 영상데이터에 해당하는 255 그레이와 이 영상데이터에 대한 제1보상값에 해당하는 1 그레이를 더하여, "256 그레이"에 해당하는 제1보상 영상데이터를 출력한다.
도 15를 참조하면, 가변 디더링 컨트롤러(820)는 제1보상 영상데이터의 계조가 최대 계조를 초과하는지를 판단한다. 여기서, 최대 계조는 255(=28-1)가 된다.
제1보상 영상데이터의 계조인 256 그레이가 최대 계조인 255를 초과하기 때문에, 가변 디더링 컨트롤러(820)는 메모리(830)에 저장된 다수의 인터폴레이션 그래프(IG #1 ~ IG #6) 중에서 하나를 선택하여, 영상데이터의 계조에 해당하는 255 그레이에 더해져 최대 계조인 255 그레이 이하의 값이 만들어지도록 하는 변경 제1보상값을 결정한다.
이때, 도 9에 예시된 6개의 인터폴레이션 그래프(IG #1 ~ IG #6) 중에서, IG #5가 선택된 것으로 가정한다.
도 15를 참조하면, 가변 디더링 컨트롤러(820)는, 선택된 IG #5를 참조하여, 영상데이터의 계조인 255 그레이에 대응되는 제1보상값을 결정한다.
도 9에서 IG #5에서, 255 그레이에 해당하는 제1보상값은 0(zero)이다.
가변 디더링 컨트롤러(820)는, 결정된 제1보상값인 0을 제1보상 컨트롤러(810)로 보내준다.
제1보상 컨트롤러(810)는 받은 제1보상값인 0을 영상데이터의 계조 255 그레이에 더하여, "255 그래이"인 변경 제1보상 영상데이터를 생성하여 출력한다.
이에 따라, 가변 디더링 컨트롤러(820)는, 변경 제1보상 영상데이터의 계조인 255 그레이가 최대 계조(255 그레이) 이하인 것을 확인하여 출력한다.
한편, 가변 디더링 컨트롤러(820)는, 제1보상값인 0을 결정하고 나면, 결정된 제1보상값을 제1보상 컨트롤러(810)로 보내주지 않고, 자체적으로, 변경 제1보상 영상데이터를 생성할 수도 있다.
이후, 제2보상 컨트롤러(1400)는, 가변 디더링 컨트롤러(820)에서 출력된 변경 제1보상 영상데이터를 입력받아, 제2보상 제어를 수행한다. 이때, 제2보상값, 즉, 영상데이터 보상량(△Data)이 1 그레이에 해당한 값이라고 가정한다.
이에 따라, 제2보상 컨트롤러(1400)는 입력된 제1보상 영상데이터에 제2보상값을 더하여(255 그레이+1그레이), 256 그레이에 해당하는 제2보상 영상데이터를 가변 디더링 컨트롤러(820)로 출력한다.
제2보상 컨트롤러(1400)에서 출력된 제2보상 영상데이터는 256 그레이에 해당하기 때문에, 해당 소스 드라이버 집적회로로 그대로 전달되는 경우, 오버플로우가 발생하여, 픽셀 빠짐 현상이 발생할 수 있다.
따라서, 본 실시예에서는, 제2보상 컨트롤러(1400)에서 출력된 제2보상 영상데이터가 가변 디더링 컨트롤러(820)를 거쳐 가변 디더링 제어를 통해 영상데이터 변경(보상)이 다시 이루어진다.
즉, 가변 디더링 컨트롤러(820)는, 제2보상 컨트롤러(1400)로부터 입력된 제2보상 영상데이터의 계조가 최대 계조 이하면, 해당 소스 드라이버 집적회로로 그대로 출력하고, 제2보상 컨트롤러(1400)로부터 입력된 제2보상 영상데이터의 계조가 최대 계조를 초과하면, 제2보상 영상데이터의 계조가 최대 계조 이하게 되도록 다시 인터폴레이션을 수행하여 변경 제2보상 영상데이터를 해당 소스 드라이버 집적회로로 출력한다.
가변 디더링 컨트롤러(820)는, 제2보상 영상데이터를 변경 제2보상 영상데이터로 변경할 때, 메모리(830)에 저장된 다수의 인터폴레이션 그래프(IG #1 ~ IG #6) 중에서 선택된 하나를 참조하여, 제1보상 영상데이터를 변경 제1보상 영상데이터로 변경하는 방식과 마찬가지 방식으로, 제2보상 영상데이터를 변경 제2보상 영상데이터로 변경할 수 있다.
가변 디더링 컨트롤러(820)가 출력한 변경 제2보상 영상데이터를 이용하여 화상을 표현하게 되면, 도 5에서 보였던 픽셀 빠짐 현상에 의해 암점으로 보이는 영역이 없게 된다.
즉, 가변 디더링 제어를 통해 픽셀 빠짐 현상이 방지된다는 것을 알 수 있다.
아래에서는, 이상에서 전술한 표시장치(100)의 구동방법을 다시 한번 간략하게 설명한다.
도 16은 본 실시예들에 따른 표시장치(100)의 구동방법에 대한 흐름도이다.
도 16을 참조하면, 본 실시예들에 따른 표시장치(100)의 구동방법은, 영상데이터에 제1보상값을 더하여 제1보상 영상데이터를 생성하는 제1보상 처리 단계(S1610)와, 제1보상 영상데이터가 최대 계조 이하인 경우, 제1보상 영상데이터를 출력하는 제1보상 영상데이터 출력 단계(S1620)와, 제1보상 영상데이터가 최대 계조를 초과한 경우, 제1보상 영상데이터가 최대 계조 이하가 되도록 제1보상 영상데이터를 변경하는 가변 디더링 처리 단계(S1640)와, 제1보상 영상데이터가 변경된 변경 제1보상 영상 데이터를 출력하는 가변 디더링 처리 단계(S1650) 등을 포함한다.
이러한 구동방법은, 타이밍 컨트롤러(140)에 의해 수행될 수 있다.
전술한 가변 디더링 제어를 통해, 최대 계조를 초과하는 제1보상 영상데이터로 화상이 표현되는 것을 방지하여, 픽셀 빠짐 현상을 방지할 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 둘 이상의 영상 제어 기술을 적용하는 경우 발생하는 암점 현상을 방지해줄 수 있는 타이밍 컨트롤러(140), 표시장치(100) 및 구동방법을 제공할 수 있다.
또한, 본 실시예들에 의하면, 얼룩 보상 제어 및 디더링 제어를 혼합하여 수행하는 경우, 예기치 않게 발생하는 픽셀 빠짐 현상에 의한 암점 현상을 방지해줄 수 있는 타이밍 컨트롤러(140), 표시장치(100) 및 구동방법을 제공할 수 있다.
또한, 본 실시예들에 의하면, 얼룩 보상 제어, 디더링 제어 및 문턱전압 보상 제어를 혼합하여 수행하는 경우, 예기치 않게 발생하는 픽셀 빠짐 현상에 의한 암점 현상을 방지해줄 수 있는 타이밍 컨트롤러(140), 표시장치(100) 및 구동방법을 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러

Claims (13)

  1. 영상데이터에 제1보상값을 더하여 제1보상 영상데이터를 생성하는 제1보상 컨트롤러; 및
    상기 제1보상 영상데이터가 최대 계조 이하인 경우, 상기 제1보상 영상데이터를 출력하고, 상기 제1보상 영상데이터가 상기 최대 계조를 초과한 경우, 상기 제1보상 영상데이터가 상기 최대 계조 이하가 되도록 상기 제1보상 영상데이터를 변경한 변경 제1보상 영상 데이터를 생성하는 가변 디더링 컨트롤러를 포함하는 타이밍 컨트롤러.
  2. 제1항에 있어서,
    상기 제1보상값은,
    미리 정해진 제1계조 영역에서의 영상데이터 보상값인 것을 특징으로 하는 타이밍 컨트롤러.
  3. 제1항에 있어서,
    상기 영상데이터는,
    RGB 데이터 또는 상기 RGB 데이터로부터 변환된 RWGB 데이터인 것을 특징으로 하는 타이밍 컨트롤러.
  4. 제1항에 있어서,
    상기 가변 디더링 컨트롤러가 상기 제1보상 영상데이터의 변경 시 참조하는 다수의 인터폴레이션 그래프(Interpolation Graph)에 대한 그래프 데이터를 저장하는 메모리를 더 포함하는 타이밍 컨트롤러.
  5. 제4항에 있어서,
    상기 가변 디더링 컨트롤러는,
    상기 제1보상 영상데이터가 상기 최대 계조를 초과한 경우,
    상기 다수의 인터폴레이션 그래프 중에서 상기 제1보상 영상데이터가 상기 최대 계조 이하가 되도록 하는 인터폴레이션 그래프를 선택하고,
    상기 선택된 인터폴레이션 그래프를 참조하여, 상기 영상데이터에 더해져 상기 최대 계조 이하의 값이 만들어지도록 하는 변경 제1보상값을 결정하며,
    상기 영상데이터에 상기 변경 제1보상값이 더해진 상기 최대 계조 이하의 상기 변경 제1보상 영상데이터를 출력하는 것을 특징으로 하는 타이밍 컨트롤러.
  6. 제5항에 있어서,
    상기 가변 디더링 컨트롤러는,
    상기 제1보상 영상데이터가 상기 최대 계조 보다 큰 정도가 심할수록, 상기 다수의 인터폴레이션 그래프 중에서 특정 계조 범위에서 기울기가 급한 인터폴레이션 그래프를 선택하는 것을 특징으로 하는 타이밍 컨트롤러.
  7. 제4항에 있어서,
    상기 다수의 인터폴레이션 그래프 각각은,
    계조에 대한 제1보상값을 나타내고, 특정 계조 범위에서 기울기가 서로 다른 것을 특징으로 하는 타이밍 컨트롤러.
  8. 제1항에 있어서,
    제2보상값을 토대로 상기 제1보상 영상데이터 또는 상기 변경 제1보상 영상데이터를 변경하여 제2보상 영상데이터를 출력하는 제2보상 컨트롤러를 더 포함하는 타이밍 컨트롤러.
  9. 제8항에 있어서,
    상기 가변 디더링 컨트롤러는,
    상기 제2보상 영상데이터가 상기 최대 계조 이하인 경우, 상기 제2보상 영상데이터를 출력하고,
    상기 제2보상 영상데이터가 상기 최대 계조를 초과한 경우, 상기 제2보상 영상데이터가 상기 최대 계조 이하가 되도록 상기 제2보상 영상데이터를 변경한 변경 제2보상 영상 데이터를 출력하는 것을 특징으로 하는 타이밍 컨트롤러.
  10. 제8항에 있어서,
    상기 제2보상값은,
    표시패널의 각 서브픽셀 내 트랜지스터 간의 문턱전압 편차를 보상하는 영상데이터 보상값인 것을 특징으로 하는 타이밍 컨트롤러.
  11. 영상데이터에 제1보상값을 더하여 제1보상 영상데이터를 생성하는 단계;
    상기 제1보상 영상데이터가 최대 계조 이하인 경우, 상기 제1보상 영상데이터를 출력하는 단계; 및
    상기 제1보상 영상데이터가 상기 최대 계조를 초과한 경우, 상기 제1보상 영상데이터가 상기 최대 계조 이하가 되도록 상기 제1보상 영상데이터를 변경한 변경 제1보상 영상 데이터를 생성하여 출력하는 단계를 포함하는 표시장치의 구동방법.
  12. 데이터라인들과 게이트라인들이 배치되고 서브픽셀들이 매트릭스 타입으로 배치된 표시패널;
    계조에 대한 보상값을 다르게 정의하는 다수의 가변 디더링 제어 데이터 중 하나를 토대로 영상데이터를 변경하여 출력하는 타이밍 컨트롤러; 및
    상기 타이밍 컨트롤러 및 상기 데이터라인들과 전기적으로 연결되고, 상기 변경된 영상데이터를 수신하여 데이터전압으로 변환하여 상기 데이터라인들로 출력하는 데이터 구동부를 포함하는 표시장치.
  13. 데이터라인들과 게이트라인들이 배치되고 서브픽셀들이 매트릭스 타입으로 배치된 표시패널;
    영상데이터를 보상하여 출력하는 타이밍 컨트롤러; 및
    상기 타이밍 컨트롤러 및 상기 데이터라인들과 전기적으로 연결되고, 상기 타이밍 컨트롤러에서 출력된 영상데이터를 데이터전압으로 변환하여 상기 데이터라인들로 출력하는 데이터 구동부를 포함하되,
    상기 영상데이터가 최대 계조에 해당하는 영상데이터인 경우, 상기 데이터전압이 인가되는 서브픽셀은 암점이 아닌 것을 특징으로 하는 표시장치.
KR1020140150889A 2014-11-03 2014-11-03 타이밍 컨트롤러, 표시장치 및 구동방법 KR102255299B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140150889A KR102255299B1 (ko) 2014-11-03 2014-11-03 타이밍 컨트롤러, 표시장치 및 구동방법
US14/850,626 US10152908B2 (en) 2014-11-03 2015-09-10 Timing controller, display device, and method of driving the same
CN201510641029.2A CN105575307B (zh) 2014-11-03 2015-09-30 定时控制器、显示装置和驱动该显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140150889A KR102255299B1 (ko) 2014-11-03 2014-11-03 타이밍 컨트롤러, 표시장치 및 구동방법

Publications (2)

Publication Number Publication Date
KR20160053284A true KR20160053284A (ko) 2016-05-13
KR102255299B1 KR102255299B1 (ko) 2021-05-24

Family

ID=55853314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140150889A KR102255299B1 (ko) 2014-11-03 2014-11-03 타이밍 컨트롤러, 표시장치 및 구동방법

Country Status (3)

Country Link
US (1) US10152908B2 (ko)
KR (1) KR102255299B1 (ko)
CN (1) CN105575307B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8118161B2 (en) 2009-08-20 2012-02-21 R.J. Reynolds Tobacco Company Pressurized cigarette packages and methods
US8997755B2 (en) 2009-11-11 2015-04-07 R.J. Reynolds Tobacco Company Filter element comprising smoke-altering material
KR20160072344A (ko) * 2014-12-12 2016-06-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
JP6744791B2 (ja) * 2015-11-11 2020-08-19 株式会社Ｊｏｌｅｄ 表示装置、表示装置の補正方法、表示装置の製造方法、および表示装置の表示方法
CN105913815B (zh) * 2016-04-15 2018-06-05 深圳市华星光电技术有限公司 显示面板Mura现象补偿方法
KR102650339B1 (ko) * 2016-12-27 2024-03-21 엘지디스플레이 주식회사 전계 발광 표시 장치
KR102423637B1 (ko) * 2017-10-27 2022-07-22 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
CN109920373B (zh) * 2017-12-13 2021-05-18 京东方科技集团股份有限公司 电路驱动补偿方法、电路驱动方法及装置、显示装置
KR102510458B1 (ko) * 2018-09-12 2023-03-17 삼성디스플레이 주식회사 잔상 보상부 및 표시 장치의 구동 방법
CN109359641B (zh) * 2018-12-24 2021-08-24 厦门天马微电子有限公司 显示装置及其驱动方法
KR102599506B1 (ko) * 2019-01-08 2023-11-08 삼성디스플레이 주식회사 표시 장치에 대한 보정 데이터 생성 방법, 및 보정 데이터를 저장하는 표시 장치
KR102665352B1 (ko) 2019-06-27 2024-05-14 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20220026001A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 영상 보상 방법
KR20230109817A (ko) 2022-01-13 2023-07-21 삼성디스플레이 주식회사 전자 장치 및 전자 장치 구동 방법
KR20230123745A (ko) 2022-02-17 2023-08-24 삼성전자주식회사 디스플레이 밝기 값에 따라 임계 계조 값을 적응적으로 변경할 수 있는 디더링 회로를 포함하는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 그 방법
KR20230143211A (ko) * 2022-04-01 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070041942A (ko) * 2005-10-17 2007-04-20 엘지.필립스 엘시디 주식회사 평판표시장치 및 그 화질제어방법
KR20070080112A (ko) * 2006-02-06 2007-08-09 엘지.필립스 엘시디 주식회사 평판표시장치와 그 제조방법, 화질제어 방법 및 장치
KR20110099581A (ko) * 2010-03-02 2011-09-08 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그의 구동 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750929B1 (ko) * 2001-07-10 2007-08-22 삼성전자주식회사 색 보정 기능을 갖는 액정 표시 장치 및 이의 구동 장치및 그 방법
KR20060067290A (ko) * 2004-12-14 2006-06-20 삼성전자주식회사 표시 장치 및 그 구동 방법
KR20070029393A (ko) * 2005-09-09 2007-03-14 삼성전자주식회사 표시 장치의 제조 장치 및 방법
KR101147083B1 (ko) * 2006-03-29 2012-05-18 엘지디스플레이 주식회사 화질제어 방법
KR101179215B1 (ko) * 2006-04-17 2012-09-04 삼성전자주식회사 구동장치 및 이를 갖는 표시장치
TWI314424B (en) * 2006-06-23 2009-09-01 Marketech Int Corp System and method for image signal contrast adjustment and overflow compensation
KR101182324B1 (ko) * 2006-07-28 2012-09-20 엘지디스플레이 주식회사 평판표시장치의 화질제어 방법
KR101035579B1 (ko) * 2008-09-05 2011-05-19 매그나칩 반도체 유한회사 디더링 방법 및 장치
KR20100076230A (ko) * 2008-12-26 2010-07-06 삼성전자주식회사 액정표시장치 및 그 표시방법
KR102227632B1 (ko) * 2014-10-28 2021-03-16 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 포함하는 표시 장치, 및 표시 장치의 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070041942A (ko) * 2005-10-17 2007-04-20 엘지.필립스 엘시디 주식회사 평판표시장치 및 그 화질제어방법
KR20070080112A (ko) * 2006-02-06 2007-08-09 엘지.필립스 엘시디 주식회사 평판표시장치와 그 제조방법, 화질제어 방법 및 장치
KR20110099581A (ko) * 2010-03-02 2011-09-08 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
KR102255299B1 (ko) 2021-05-24
CN105575307A (zh) 2016-05-11
US20160125787A1 (en) 2016-05-05
CN105575307B (zh) 2018-12-11
US10152908B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
KR102255299B1 (ko) 타이밍 컨트롤러, 표시장치 및 구동방법
US10839755B2 (en) Display device capable of changing luminance depending on operating frequency
KR102289664B1 (ko) 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
US10102801B2 (en) Organic light-emitting diode display panel, organic light-emitting diode display device, and method of driving the same
KR100363350B1 (ko) 개선된 응답 속도를 갖는 구동 회로를 구비한 액정 표시장치
KR100951902B1 (ko) 액정 표시 장치와 이의 구동 방법 및 그 장치
CN106847198B (zh) 显示设备
CN109949769B (zh) 能够灰度扩展的显示装置
US10157567B2 (en) Display apparatus and a method of operating the same
CN106935173B (zh) 定时控制器、数据驱动器、显示装置及其驱动方法
CN107871474B (zh) 有机发光显示装置及其驱动方法
KR20150064787A (ko) 유기발광 표시장치 및 그 열화 보상 방법
KR101991337B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
KR20160055324A (ko) 유기발광표시장치 및 유기발광표시패널
KR20160141266A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102561589B1 (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR20170081050A (ko) 유기발광표시장치, 타이밍 컨트롤러 및 타이밍 컨트롤러의 구동 방법
KR20170073771A (ko) 유기발광표시패널, 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR20170080360A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20160053143A (ko) 유기발광표시장치, 유기발광표시패널 및 구동방법
KR20230045711A (ko) 표시 장치
US20140320518A1 (en) Display device and display method
KR20160078535A (ko) 표시장치 및 그 구동방법
KR20070098124A (ko) 액정표시장치의 구동회로 및 이의 구동방법
KR102251180B1 (ko) 영상데이터 변환장치 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant