KR20160051331A - 데이터 복구 방법 및 이를 사용한 비휘발성 메모리 시스템 - Google Patents
데이터 복구 방법 및 이를 사용한 비휘발성 메모리 시스템 Download PDFInfo
- Publication number
- KR20160051331A KR20160051331A KR1020140151150A KR20140151150A KR20160051331A KR 20160051331 A KR20160051331 A KR 20160051331A KR 1020140151150 A KR1020140151150 A KR 1020140151150A KR 20140151150 A KR20140151150 A KR 20140151150A KR 20160051331 A KR20160051331 A KR 20160051331A
- Authority
- KR
- South Korea
- Prior art keywords
- level
- read
- distribution
- value
- data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
본 기술은 비휘발성 메모리 장치의 데이터 복구 방법에 관한 것으로서, 기준리드레벨에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값이 M단계로 변동하는 것에 따라 M단계로 가변하여 설정되는 복구리드레벨간격이 저장되는 분포 테이블을 포함하는 비휘발성 메모리 장치; 및 기준리드레벨을 사용하여 다수의 메모리 셀에서 리드한 노말 데이터에 에러가 발생한 경우, 추가적으로 측정리드레벨을 사용하여 다수의 메모리 셀에서 측정 데이터를 리드한 뒤, 노말 데이터와 측정 데이터의 차이값을 분포 테이블에 저장된 M단계의 분포값 중에서 검색하여 그에 대응하는 복구리드레벨간격을 기준으로 노말 데이터를 복구하는 메모리 컨트롤러를 포함한다.
Description
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 비휘발성 메모리 장치의 데이터 복구 방법에 관한 것이다.
데이터 저장 시스템에 포함되는 반도체 장치 중 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 쓰기 및 읽기 속도가 빠르지만 전원 공급이 차단되면 저장된 데이터가 소실된다. 불휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장된 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 불휘발성 메모리 장치가 사용된다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래시 메모리는 노어 타입과 낸드 타입으로 구분된다.
플래시 메모리는 데이터의 프로그램과 소거가 자유로운 RAM의 장점과 전원 공급이 차단되어도 저장된 데이터를 보존할 수 있는 ROM의 장점을 가진다. 플래시 메모리는 디지털 카메라, PDA(Personal Digital Assistant) 및 MP3 플레이어와 같은 휴대용 전자기기의 저장 매체로 널리 사용되고 있다.
데이터 저장 시스템이 높은 데이터 신뢰성을 갖도록 하는 것은 매우 중요한 이슈이다.
본 발명의 실시예는 할 수 있는 성능 저하를 최소화하면서 높은 데이터 신뢰성을 갖는 데이터 복구 방법 및 이를 사용한 비휘발성 메모리 시스템을 제공한다.
본 발명의 실시예에 따른 비휘발성 메모리 시스템은, 기준리드레벨에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값이 M단계로 변동하는 것에 따라 M단계로 가변하여 설정되는 복구리드레벨간격이 저장되는 분포 테이블을 포함하는 비휘발성 메모리 장치; 및 상기 기준리드레벨을 사용하여 상기 다수의 메모리 셀에서 리드한 노말 데이터에 에러가 발생한 경우, 추가적으로 측정리드레벨을 사용하여 상기 다수의 메모리 셀에서 측정 데이터를 리드한 뒤, 상기 노말 데이터와 상기 측정 데이터의 차이값을 상기 분포 테이블에 저장된 M단계의 상기 분포값 중에서 검색하여 그에 대응하는 상기 복구리드레벨간격을 기준으로 상기 노말 데이터를 복구하는 메모리 컨트롤러를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 시스템은, 테스트 동작을 통해 다양하게 변동하는 PVT(Process, Voltage, Temperature) 환경의 영향을 받아 상기 기준리드레벨에서 측정되는 상기 다수의 메모리 셀에 대한 상기 분포값이 M단계로 변동하는 경우를 미리 설정한 후, 각각의 경우에서 측정되는 상기 분포값에 따라 M단계로 예측되는 상기 복구리드레벨간격을 설정하여 상기 분포 테이블에 저장할 수 있다..
또한, 본 발명의 실시예에 따른 비휘발성 메모리 시스템은, 상기 테스트 동작을 통한 각각의 경우에서, 상기 기준리드레벨 및 상기 측정리드레벨을 각각 사용하여 상기 다수의 메모리 셀의 데이터를 각각 리드한 뒤 리드된 두 데이터 값의 차이를 M단계의 상기 분포값 중 어느 하나의 상기 분포값으로 측정할 수 있다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 시스템은, 상기 테스트 동작을 통한 각각의 경우에서, M단계의 상기 분포값 중 상대적으로 큰 값을 갖는 상기 분포값에 대응하여 M단계의 상기 복구리드레벨간격 중 상대적으로 큰 레벨간격을 갖는 상기 복구리드레벨이 설정되고, M단계의 상기 분포값 중 상대적으로 작은 값을 갖는 상기 분포값에 대응하여 M단계의 상기 복구리드레벨간격 중 상대적으로 작은 레벨간격을 갖는 상기 복구리드레벨이 설정될 수 있다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 시스템에서 상기 비휘발성 메모리 장치는, 레벨제어신호에 응답하여 상기 기준리드레벨 또는 상기 측정리드레벨을 생성하고, 이를 기준으로 상기 다수의 메모리 셀의 데이터를 리드하기 위한 리드 동작부; 및 상기 메모리 컨트롤러로부터 전달되는 상기 차이값을 상기 분포 테이블에 저장된 M단계의 상기 분포값 중에서 검색하고, 상기 분포 테이블에 저장된 M단계의 상기 복구리드레벨간격 중 검색결과에 대응하는 어느 하나의 상기 복구리드레벨간격을 선택하기 위한 간격 선택부를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 시스템에서 상기 간격 선택부는, 상기 분포 테이블에 저장된 M단계의 상기 분포값을 상기 차이값과 순차적으로 각각 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 큰 상태에 대응하는 어느 하나의 상기 분포값을 검색결과로서 선택할 수 있다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 시스템에서 상기 간격 선택부는, 상기 분포 테이블에 저장된 M단계의 상기 분포값을 상기 차이값과 순차적으로 각각 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 작은 상태에 대응하는 어느 하나의 상기 분포값을 검색결과로서 선택할 수 있다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 시스템에서 상기 메모리 컨트롤러는, 에러 동작 모드 탈출구간에서 상기 리드 동작부로부터 상기 노말 데이터가 리드되도록 제1 값을 갖는 상기 레벨제어신호를 생성하고, 에러 동작 모드 진입구간에서 상기 리드 동작부로부터 상기 측정 데이터가 리드되도록 제2 값을 갖는 상기 레벨제어신호를 생성하는 신호 생성부; 상기 에러 동작 모드 진입구간에서 상기 노말 데이터와 상기 측정 데이터의 차이를 카운팅하여 상기 차이값을 결정하는 카운팅부; 및 상기 노말 데이터에 대해 에러 발생 여부를 검출하여 상기 에러 동작 모드의 진입/탈출 상태를 결정하며, 상기 에러 동작 모드 진입구간에서 상기 간격 선택부에 의해 선택된 상기 복구리드레벨간격을 기준으로 에러가 발생한 상기 노말 데이터를 복구하는 에러 동작부를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 시스템에서 상기 메모리 컨트롤러는, 상기 복구리드레벨간격을 대수 가능도비(Log-Likehood Ratio : LLR)의 리드간격으로 입력받아 에러가 발생한 상기 노말 데이터에 대해 저밀도 패리티 검사(Low Density Parity Check : LDPC)를 수행하여 그 값을 복구할 수 있다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 시스템에서 상기 분포값 및 상기 복구리드레벨간격이 각각 M단계로 변동하는 것은, 상기 분포값 및 상기 복구리드레벨간격이 각각 적어도 두 단계 이상으로 변동하는 것을 나타낼 수 있다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 시스템은, 다수의 메모리 셀을 포함하는 비휘발성 메모리 장치; 및 기준리드레벨에서 측정된 상기 다수의 메모리 셀에 대한 문턱전압레벨의 분포값이 M단계로 변동하는 것에 따라 M단계로 가변하여 설정되는 복구리드레벨간격이 저장되는 분포 테이블을 포함하는 메모리 컨트롤러를 포함하며, 상기 메모리 컨트롤러는, 상기 기준리드레벨을 사용하여 상기 다수의 메모리 셀에서 리드한 노말 데이터에 에러가 발생한 경우, 추가적으로 측정리드레벨을 사용하여 상기 다수의 메모리 셀에서 측정 데이터를 리드한 뒤, 상기 노말 데이터와 상기 측정 데이터의 차이값을 상기 분포 테이블에 저장된 M단계의 상기 분포값 중에서 검색하여 그에 대응하는 상기 복구리드레벨간격을 기준으로 상기 노말 데이터를 복구할 수 있다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 시스템은, 테스트 동작을 통해 다양하게 변동하는 PVT(Process, Voltage, Temperature) 환경의 영향을 받아 상기 기준리드레벨에서 측정되는 상기 다수의 메모리 셀에 대한 상기 분포값이 M단계로 변동하는 경우를 미리 설정한 후, 각각의 경우에서 측정되는 상기 분포값에 따라 M단계로 예측되는 상기 복구리드레벨간격을 설정하여 상기 분포 테이블에 저장할 수 있다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 시스템은, 상기 테스트 동작을 통한 각각의 경우에서, 상기 기준리드레벨 및 상기 측정리드레벨을 각각 사용하여 상기 다수의 메모리 셀의 데이터를 각각 리드한 뒤 리드된 두 데이터 값의 차이를 M단계의 상기 분포값 중 어느 하나의 상기 분포값으로 측정할 수 있다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 시스템은, 상기 테스트 동작을 통한 각각의 경우에서, M단계의 상기 분포값 중 상대적으로 큰 값을 갖는 상기 분포값에 대응하여 M단계의 상기 복구리드레벨간격 중 상대적으로 큰 레벨간격을 갖는 상기 복구리드레벨이 설정되고, M단계의 상기 분포값 중 상대적으로 작은 값을 갖는 상기 분포값에 대응하여 M단계의 상기 복구리드레벨간격 중 상대적으로 작은 레벨간격을 갖는 상기 복구리드레벨이 설정될 수 있다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 시스템에서 상기 비휘발성 메모리 장치는, 레벨제어신호에 응답하여 상기 기준리드레벨 또는 상기 측정리드레벨을 생성하고, 이를 기준으로 상기 다수의 메모리 셀의 데이터를 리드하기 위한 리드 동작부를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 시스템에서 상기 메모리 컨트롤러는, 에러 동작 모드 탈출구간에서 상기 리드 동작부로부터 상기 노말 데이터가 리드되도록 제1 값을 갖는 상기 레벨제어신호를 생성하고, 에러 동작 모드 진입구간에서 상기 리드 동작부로부터 상기 측정 데이터가 리드되도록 제2 값을 갖는 상기 레벨제어신호를 생성하는 신호 생성부; 상기 에러 동작 모드 진입구간에서 상기 노말 데이터와 상기 측정 데이터의 차이를 카운팅하여 상기 차이값을 결정하는 카운팅부; 상기 차이값을 상기 분포 테이블에 저장된 M단계의 상기 분포값 중에서 검색하고, 상기 분포 테이블에 저장된 M단계의 상기 복구리드레벨간격 중 검색결과에 대응하는 어느 하나의 상기 복구리드레벨간격을 선택하기 위한 간격 선택부; 및 상기 노말 데이터에 대해 에러 발생 여부를 검출하여 상기 에러 동작 모드의 진입/탈출 상태를 결정하며, 상기 에러 동작 모드 진입구간에서 상기 간격 선택부에 의해 선택된 상기 복구리드레벨간격을 기준으로 에러가 발생한 상기 노말 데이터를 복구하는 에러 동작부를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 시스템에서 상기 간격 선택부는, 상기 분포 테이블에 저장된 M단계의 상기 분포값을 상기 차이값과 순차적으로 각각 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 큰 상태에 대응하는 어느 하나의 상기 분포값을 검색결과로서 선택할 수 있다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 시스템에서 상기 간격 선택부는, 상기 분포 테이블에 저장된 M단계의 상기 분포값을 상기 차이값과 순차적으로 각각 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 작은 상태에 대응하는 어느 하나의 상기 분포값을 검색결과로서 선택할 수 있다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 시스템에서 상기 메모리 컨트롤러는, 상기 복구리드레벨간격을 대수 가능도비(Log-Likehood Ratio : LLR)의 리드간격으로 입력받아 에러가 발생한 상기 노말 데이터에 대해 저밀도 패리티 검사(Low Density Parity Check : LDPC)를 수행하여 그 값을 복구할 수 있다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 시스템에서 상기 분포값 및 상기 복구리드레벨간격이 각각 M단계로 변동하는 것은, 상기 분포값 및 상기 복구리드레벨간격이 각각 적어도 두 단계 이상으로 변동하는 것을 나타낼 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 기준리드레벨에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값 변동에 따라 최적화된 복구 리드 포인트 정보가 저장되는 분포 테이블을 테스트 동작을 통해 미리 생성한 후, 기준리드레벨을 사용한 데이터 리드 과정에서 에러가 발생하는 경우 데이터를 복구하기 위해 필요한 가장 최적화된 리드 포인트를 분포 테이블에서 검색하여 사용하는 방식을 사용한다. 이를 통해, 에러가 발생한 리드 동작 이후 데이터를 복구하기 위해 가장 최적화된 리드 포인트를 매우 빠르게 찾아낼 수 있는 효과가 있다.
이로 인해, PVT(Process, Voltage, Temperature) 변동과 사용방법 및 사용기간 등 주변 환경 영향과 상관없이 항상 높은 데이터 신뢰성을 가지면서도 데이터 복구 동작으로 인해 성능 저하가 발생하는 것을 방지할 수 있는 효과가 있다.
도 1은 메모리 시스템을 포함하는 데이터 처리 시스템의 일예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4a 내지 도 4d는 비휘발성 메모리 시스템에서 에러 정정 기능을 위해 사용하는 LDPC 방식을 설명하기 위해 도시한 그래프.
도 5는 도 1에 도시된 메모리 시스템의 구성을 바탕으로 본 발명의 제1 실시예에 따른 특징적인 구성이 적용된 메모리 컨트롤러의 구성과 비활성화 메모리 장치의 구성을 도시한 블록 다이어그램.
도 6은 도 5에 도시된 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템을 보다 상세히 도시한 블록 다이어그램.
도 7은 도 1에 도시된 메모리 시스템의 구성을 바탕으로 본 발명의 제2 실시예에 따른 특징적인 구성이 적용된 메모리 컨트롤러의 구성과 비활성화 메모리 장치의 구성을 상세히 도시한 블록 다이어그램.
도 8은 도 7에 도시된 본 발명의 제2 실시예에 따른 비휘발성 메모리 시스템을 보다 도시한 블록 다이어그램.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4a 내지 도 4d는 비휘발성 메모리 시스템에서 에러 정정 기능을 위해 사용하는 LDPC 방식을 설명하기 위해 도시한 그래프.
도 5는 도 1에 도시된 메모리 시스템의 구성을 바탕으로 본 발명의 제1 실시예에 따른 특징적인 구성이 적용된 메모리 컨트롤러의 구성과 비활성화 메모리 장치의 구성을 도시한 블록 다이어그램.
도 6은 도 5에 도시된 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템을 보다 상세히 도시한 블록 다이어그램.
도 7은 도 1에 도시된 메모리 시스템의 구성을 바탕으로 본 발명의 제2 실시예에 따른 특징적인 구성이 적용된 메모리 컨트롤러의 구성과 비활성화 메모리 장치의 구성을 상세히 도시한 블록 다이어그램.
도 8은 도 7에 도시된 본 발명의 제2 실시예에 따른 비휘발성 메모리 시스템을 보다 도시한 블록 다이어그램.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 메모리 시스템을 포함하는 데이터 처리 시스템의 일예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(110) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 예컨대, 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 획기적으로 개선될 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어, PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또 다른 일예로, 메모리 시스템(110)은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 그리고, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(Pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 비휘발성 메모리 장치, 일예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3D 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 프로토콜(Protocol) 유닛(unit)(136), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(134)은, 호스트(102)의 커멘드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고 판단 결과에 따라 지시 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패(fail) 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
그리고, 프로토콜 유닛(136)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위한 프로토콜을 저장 및 관리한다. 아울러, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(142) 간의 인터페이싱을 수행하는 메모리 인터페이스로서, 메모리 장치(142)가 플래시 메모리, 특히 일 예로 메모리 장치(142)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라 메모리 장치(142)의 제어 신호를 생성하고 데이터를 처리한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼, 리드 버퍼, 맵(map) 버퍼 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하며, 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(Block0)(210), 블록1(Block1)(220), 블록2(Block2)(230), 및 블록N-1(BlockN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2^M단계의 페이지들(2^MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2^M단계의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M단계의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트 장치로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)로 제공한다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 3을 참조하면, 메모리 시스템(110)에서 메모리 장치(300)의 메모리 블록(330)은, 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(221)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는, 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트의 데이터 정보를 저장하는 멀티 레벨 셀(MLC: Multi-Level Cell)로 구성될 수 있다. 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
참고로, 각각의 메모리 셀(MC0 to MCn-1)에는 싱글 비트 데이터(single bit data, SLC)를 저장할 수도 있고, 두 비트 이상의 멀티 비트 데이터(multi bit data, MLC)를 저장할 수도 있다. 싱글 비트 데이터를 저장하는 SLC 방식의 비휘발성 메모리 장치는 문턱 전압 분포에 따라 소거 상태와 프로그램 상태를 갖는다. 멀티 비트 데이터를 저장하는 MLC 방식의 비휘발성 메모리 장치는 문턱 전압 분포에 따라 하나의 소거 상태와 다수의 프로그램 상태를 갖는다.
여기서, 도 3은 낸드 플래시 메모리 셀로 구성된 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(300)의 메모리 블록(330)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 및 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 반도체 장치의 동작 특성은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
그리고, 메모리 장치(300)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(300)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
도 4a 내지 도 4d는 비휘발성 메모리 시스템에서 에러 정정 기능을 위해 사용하는 LDPC 방식을 설명하기 위해 도시한 그래프이다.
도 4a를 참조하면, 비휘발성 메모리 시스템에서 에러 정정 기능을 위해 사용하는 LDPC 방식은, 기준리드레벨(VRR)을 중심에 두고 특정 간격(dA, dB, dC)을 갖는 인접한 리드레벨(-1/1, -2/2, -3/3)로 다수의 메모리 셀을 각각 리드한 뒤, 각각의 리드 동작에서 '1'값을 갖는 데이터의 개수 또는 '0'값을 갖는 데이터의 개수가 변동되는 값을 참조하여 LLR(Log-Likehood Ratio) 값을 설정하는 방식을 사용한다.
이렇게 결정된 LLR 값은 LDPC 방식의 에러 정정 능력에 큰 영향을 끼친다. 그 이유는 도 4b 및 도 4c에 도시된 것과 같이 다수의 메모리 셀이 어떠한 문턱전압레벨분포를 갖는지에 따라 기준리드레벨(VRR)에서 데이터를 리드하였을 때, 의도하지 않은 데이터가 리드될 확률, 즉, 에러 발생 빈도(error rate, E1, E2)가 확연하게 차이가 나기 때문이다.
구체적으로 도 4b를 참조하면, 다수의 메모리 셀 중 문턱전압레벨이 기준리드레벨(VRR)에 매우 인접한 메모리 셀들의 개수, 즉, 기준리드레벨(VRR)에서 리드된 데이터 값이 어떠한 값으로 리드될지 알 수 없는 메모리 셀의 개수가 두 개의 그래프(A, B)에서 확연하게 차이가 나는 것을 알 수 있다.
먼저, 다수의 메모리 셀 중 문턱전압레벨이 기준리드레벨(VRR)에 매우 인접한 메모리 셀들의 개수가 상대적으로 작은 그래프(A)에서는, 에러 발생 빈도(E1)가 상대적으로 작은 편이다. 즉, 기준리드레벨(VRR)에 인접한 설정된 레벨간격(VRR+K, VRR-K) 이내에 그 문턱전압레벨이 속한 메모리 셀들의 개수를 카운팅하였을 때, 그 값이 상대적으로 작은 편이다.
반대로, 다수의 메모리 셀 중 문턱전압레벨이 기준리드레벨(VRR)에 매우 인접한 메모리 셀들의 개수가 상대적으로 많은 그래프(B)에서는, 에러 발생 빈도(E2)가 상대적으로 높은 편이다. 즉, 기준리드레벨(VRR)에 인접한 설정된 레벨간격(VRR+K, VRR-K) 이내에 그 문턱전압레벨이 속한 메모리 셀들의 개수를 카운팅하였을 때, 그 값이 상대적으로 큰 편이다.
도 4c를 참조하면, LDPC 방식에서 에러 정정 동작이 충분히 효과적으로 이뤄지기 위해서는, 가우시안 모델(Gaussian model)을 바탕으로 다수의 메모리 셀이 갖는 문턱전압레벨 분포에 대응하는 시그마(SIGMA) 값에 따라 최적화된 LLR 값을 생성하기 위한 리드 간격(DELTA)이 결정되어야 함을 알 수 있다.
따라서, 다수의 메모리 셀이 갖는 문턱전압레벨 분포에 대응하는 시그마(SIGMA) 값이 상대적으로 작을 때는, 즉, 다수의 메모리 셀의 문턱전압레벨이 상대적으로 좁은 범위에서 분포될 때에는 LLR 값을 생성하기 위한 리드 간격(DELTA)이 상대적으로 작은 경우(LLR1)에도 충분히 효율적으로 LDPC 방식에서 에러 정정 동작을 수행하는 것이 가능하다.
반대로, 다수의 메모리 셀이 갖는 문턱전압레벨 분포에 대응하는 시그마(SIGMA) 값이 상대적으로 클 때는, 즉, 다수의 메모리 셀의 문턱전압레벨이 상대적으로 넓은 범위에서 분포될 때에는 LLR 값을 생성하기 위한 리드 간격(DELTA)이 상대적으로 큰 상태(LLR2)가 되어야만 충분히 효율적으로 LDPC 방식에서 에러 정정 동작을 수행하는 것이 가능하다.
정리하면, LDPC 방식을 사용하여 충분히 효율적으로 에러 정정 동작을 수행하기 위해서는, 기준리드레벨(VRR)을 중심으로 LLR 값을 생성하기 위한 리드 간격(DELTA)이 어느 정도를 유지하는지를 결정하는 동작이 매우 중요하다. 이때, LLR 값을 생성하기 위한 리드 간격(DELTA)을 결정하는 요소는 다수의 메모리 셀이 갖는 문턱전압레벨 분포에 대응하는 시그마(SIGMA) 값이라고 볼 수 있다. 하지만, 일반적인 비휘발성 메모리 장치에서는 다수의 메모리 셀에 스트레스를 가하는 동작, 예컨대, 리드/프로그램 사이클이 반복되는 동작(cycle) 또는 리드 동작에서 인접한 메모리 셀들 간에 간섭이 발생하는 동작(read disturb) 또는 리텐션 프로그램(retention) 등에 의해 다수의 메모리 셀이 갖는 문턱전압레벨 분포가 달라질 수 있다.
<제1 실시예>
도 5는 도 1에 도시된 메모리 시스템의 구성을 바탕으로 본 발명의 제1 실시예에 따른 특징적인 구성이 적용된 메모리 컨트롤러의 구성과 비활성화 메모리 장치의 구성을 상세히 도시한 블록 다이어그램이다.
도 5를 참조하면, 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템(50)은, 비휘발성 메모리 장치(500), 및 메모리 컨트롤러(520)를 포함한다. 여기서, 비휘발성 메모리 장치(500)에는 분포 테이블(502)이 본 발명의 특징적인 구성요소로서 더 포함된다. 이때, 분포 테이블(502)에는 기준리드레벨에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값이 M단계로 변동하는 것에 따라 M단계로 가변하여 설정되는 복구리드레벨간격이 저장된다.
그리고, 메모리 컨트롤러(520)에 본 발명의 특징적인 구성요소로서 포함된 에러 동작부(522)는 LDPC(low density parity check) 방식을 사용하여 에러 정정 기능을 수행할 때, LDPC 방식의 성능에 큰 영향을 끼치는 LLR(Log-Likehood Ratio) 값을 비휘발성 메모리 장치(500)에 포함된 분포 테이블(502)에서 빠르게 찾아낸다. 따라서, 매우 빠르고 효과적으로 에러 정정 기능을 수행할 수 있다.
본 발명의 특징적 구성요소로서 포함된 분포 테이블(502)은, 전술한 도 1에서는 전혀 개시되지 않았던 구성요소로서 본 발명의 제1 실시예를 위해 비휘발성 메모리 장치(500)에 새롭게 추가되어야 하는 구성요소이다. 하지만, 본 발명의 특징적 구성요소로서 포함된 에러 동작부(522)는, 본 발명의 특징적인 동작이 더 포함되긴 하지만 전술한 도 1에서 개시되었던 ECC 유닛(138)을 기능적으로 분류한 구성요소라고 볼 수 있다. 또한, 본 발명의 특징적 구성요소로서 포함된 에러 동작부(522)의 동작을 지원하기 위해 메모리 컨트롤러(520)에 더 포함된 카운팅부(526)와 신호 생성부(524)는, 전술한 도 1에 개시되었던 프로세서(134)를 기능적으로 분류한 구성요소라고 볼 수 있다.
참고로, 도 5에 개시된 메모리 블록(501)은, 그 내부가 구체적으로 도시되진 않았지만 도 3에 도시된 것과 같은 메모리 블록(330)과 동일한 구성이라고 볼 수 있다. 따라서, 도 5에 메모리 블록(501)에는 다수의 메모리 셀이 포함된다. 또한, 이후에 개시되는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치를 도시한 도면에서 메모리 블록(501)의 내부가 구체적으로 도시되지 않아도 다수의 메모리 셀이 포함되었다고 볼 수 있다.
도 6은 도 5에 도시된 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템을 보다 상세히 도시한 블록 다이어그램이다.
도 6을 참조하면, 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템(50)의 구성요소 중 비휘발성 메모리 장치(500)는, 메모리 블록(501)과, 분포 테이블(502)과, 리드 동작부(504), 및 간격 선택부(506)를 포함한다. 또한, 메모리 컨트롤러(520)는, 신호 생성부(524)와, 카운팅부(526), 및 에러 동작부(522)를 포함한다.
비활성화 메모리 장치(500)는, 리드 동작부(504)를 통해 공급되는 기준리드레벨(VRR)을 사용하여 메모리 블록(501)에 포함된 다수의 메모리 셀에 저장된 데이터를 노말 데이터(NM_DATA)로서 리드한다.
하지만, 비활성화 메모리 장치(500)는, 노말 데이터(NM_DATA)에서 발생한 에러를 에러 동작부(522) 내부의 동작만으로 복구하지 못하게 되어 에러 동작 모드(ERM) 진입하는 경우, 리드 동작부(504)를 통해 공급되는 측정리드레벨(RT_VRR)을 사용하여 메모리 블록(501)에 포함된 다수의 메모리 셀에 저장된 데이터를 측정 데이터(RDATA<R>)로서 다시 리드한다.
또한, 비활성화 메모리 장치(500)는, 메모리 컨트롤러(520)로부터 전달되는 차이값(DIFF)을 분포 테이블(502)에 저장된 M단계의 분포값(DIST<1:M>) 중에서 검색하여 선택함으로써, 그에 대응하는 M단계의 복구리드레벨간격(AS_VRR<1:M>) 중 어느 하나를 선택(SEL_VRR)한다.
구체적으로, 분포 테이블(502)에는 기준리드레벨(VRR)에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계로 변동(DIST<1:M>)하는 것에 따라 M단계로 가변하여 설정되는 복구리드레벨간격(AS_VRR<1:M>)이 저장되어 있다. 즉, 분포 테이블(502)에는 M단계의 분포값(DIST<1:M>) 및 M단계의 복구리드레벨간격(AS_VRR<1:M>)이 일 대 일의 매칭되어 테이블 형태로 저장되어 있다.
여기서, 분포 테이블(502)에 저장된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계로 변동(DIST<1:M>)하는 것은, 다수의 메모리 셀을 포함하는 비휘발성 메모리 장치(500)가 다양하게 변동하는 PVT(Process, Voltage, Temperature) 환경의 영향을 받을 수 있기 때문이다. 예컨대, 도 4d를 참조하면, 다수의 메모리 셀을 포함하는 비휘발성 메모리 장치(500)가 상대적으로 열악한 환경에서 동작되는 경우라면 기준리드레벨(VRR)에서 측정될 수 있는 다수의 메모리 셀에 대한 분포값(DIST)은 상대적으로 높은 값인 '150'을 갖는 상태가 될 수 있다. 반대로, 다수의 메모리 셀을 포함하는 비휘발성 메모리 장치(500)가 상대적으로 쾌적한 환경에서 동작하는 경우라면 기준리드레벨(VRR)에서 측정될 수 있는 다수의 메모리 셀에 대한 분포값(DIST)은 상대적으로 낮은 값인 '50'을 갖는 상태가 될 수 있다.
또한, 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계의 변동(DIST<1:M>)하는 것에 따라 복구리드레벨간격(AS_VRR)도 M단계로 가변(AS_VRR<1:M>)하게 된다. 이는, 기준리드레벨(VRR)에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 변동한다는 것은, 곧, 기준리드레벨(VRR)에 인접한 문턱전압레벨을 갖는 메모리 셀들의 개수가 변화한다는 것을 의미하기 때문이다. 예컨대, 도 4d를 참조하면, 기준리드레벨(VRR)에서 측정될 수 있는 다수의 메모리 셀에 대한 분포값(DIST)이 상대적으로 높은 '150'을 갖는 경우에서 복구리드레벨간격(AS_VRR)은 상대적으로 넓은 'LV2'를 갖게 된다. 반대로, 기준리드레벨(VRR)에서 측정될 수 있는 다수의 메모리 셀에 대한 분포값(DIST)이 상대적으로 낮은 '50'을 갖는 경우에서 복구리드레벨간격(AS_VRR)은 상대적으로 좁은 'LV1'를 갖게 된다. 참고로, 'M'은 2보다 큰 자연수를 의미한다. 즉, 분포값(DIST) 및 복구리드레벨간격(AS_VRR)이 각각 M단계로 변동하는 것은, 분포값(DIST) 및 복구리드레벨간격(AS_VRR)이 각각 적어도 두 단계 이상으로 변동하는 것을 의미한다.
한편, 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)은 한 개다. 따라서, 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 동시에 두 개 이상의 단계로 변동하는 것은 불가능하다. 즉, 분포 테이블(502)에서와 같이 기준리드레벨(VRR)에서 측정되는 다수의 메모리 셀에 대한 분포값(DIST)이 M단계로 변동(DIST<1:M>)하는 경우를 한 번에 측정하기 위해서는 M개의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨 분포값(DIST)을 기준리드레벨(VRR)에서 측정하였을 때 각각 서로 다른 값을 갖는 결과로서만 나올 수 있다. 때문에, 기준리드레벨(VRR)에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계의 변동(DIST<1:M>) 값을 갖는 것에 대응하여 복구리드레벨간격(AS_VRR)이 갖는 M단계(AS_VRR<1:M>)의 값이 어떠한 값이 되는지를 알아내는 것은 수많은 비휘발성 메모리 장치에 대해 수많은 테스트 동작이 미리 수행되어야 한다.
따라서, 본 발명의 제1 실시예에서는 분포 테이블(502)에 저장된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계로 변동(DIST<1:M>)하는 형태가 되도록 하기 위해 테스트 동작을 이용한다. 구체적으로, 도 5 및 도 6에는 직접적으로 도시되지 않았지만 다수의 메모리 셀이 각각 포함되는 다수의 비휘발성 메모리 장치 - 도 5 및 도 6에 도시된 비휘발성 메모리 장치(500)가 포함되지 않음 - 가 테스트 동작을 통해 다양하게 변동하는 PVT(Process, Voltage, Temperature) 환경의 영향을 받도록 하여 기준리드레벨(VRR)에서 측정되는 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계로 변동(DIST<1:M>)하는 경우를 미리 설정한 후, 각각의 경우에서 측정되는 분포값(DIST<1:M>)에 따라 M단계로 예측되는 복구리드레벨간격(AS_VRR<1:M>)을 설정하여 분포 테이블(502)에 저장하는 방식이 사용될 수 있다.
여기서, 다수의 비휘발성 메모리 장치 - 도 5 및 도 6에 도시된 비휘발성 메모리 장치(500)를 포함하지 않음 - 에 대해 다수의 테스트 동작을 통해 측정될 수 있는 M단계의 분포값(DIST<1:M>) 및 M단계의 복구리드레벨간격(AS_VRR<1:M>)은 일반적으로 도 4d에 도시된 것과 같은 형태가 될 것이다. 즉, M단계의 분포값(DIST<1:M>) 중 상대적으로 큰 값을 갖는 분포값(DIST)에 대응하여 M단계의 복구리드레벨간격(AS_VRR<1:M>) 중 상대적으로 큰 레벨간격을 갖는 복구리드레벨간격(AS_VRR) 설정되고, M단계의 분포값(DIST<1:M>) 중 상대적으로 작은 값을 갖는 분포값(DIST)에 대응하여 M단계의 복구리드레벨간격(AS_VRR<1:M>) 중 상대적으로 작은 레벨간격을 갖는 복구리드레벨간격(AS_VRR) 설정될 것이다. 이때, M단계의 분포값(DIST<1:M>) 및 M단계의 복구리드레벨간격(AS_VRR<1:M>)이 실제 어떤 값을 갖는지는 다수의 테스트 동작에 사용된 다수의 비휘발성 메모리 장치 - 도 5 및 도 6에 도시된 비휘발성 메모리 장치(500)를 포함하지 않음 - 들이 어떠한 특성을 갖는지에 따라 얼마든지 달라질 수 있으며, 이는 설계자에 의해 제어되어야 하는 부분이다.
한편, 기준리드레벨(VRR)을 사용하여 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)을 측정하는 동작에는 기준리드레벨(VRR) 뿐만 아니라 기준리드레벨(VRR)에 아주 인접한 레벨을 갖는 측정리드레벨(RT_VRR)도 사용된다. 즉, 기준리드레벨(VRR) 및 측정리드레벨(RT_VRR)을 각각 사용하여 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 저장된 데이터를 각각 리드한 뒤 리드된 두 데이터 값의 차이가 곧 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 된다. 즉, 기준리드레벨(VRR)을 사용하여 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 저장된 데이터를 리드한 값에서 '1'인 경우가 'K'개 라고 가정하고, 측정리드레벨(RT_VRR)을 사용하여 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 저장된 데이터를 리드한 값에서 '1'인 경우가 'L'개라고 가정하면, 'K-L'개가 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 된다. 따라서, 하나의 테스트 동작이 수행될 때마다 기준리드레벨(VRR)과 측정리드레벨(RT_VRR)을 각각 사용하여 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀의 데이터를 각각 리드한 뒤 리드된 두 데이터 값의 차이를 M단계의 분포값(DIST<1:M>) 중 어느 하나의 분포값(DIST)으로 측정하는 동작을 반복하는 과정을 통해 M단계의 분포값(DIST<1:M>)이 측정될 수 있다. 참고로, 기준리드레벨(VRR)과 측정리드레벨(RT_VRR)이 어느 정도 인접한 레벨을 가질지는 측정 동작에 사용되는 비휘발성 메모리 장치의 특성에 따라 얼마든지 조절될 수 있다. 따라서, 기준리드레벨(VRR)과 측정리드레벨(RT_VRR)이 어느 정도 인접한 레벨을 가질지는 설계자에 의해 얼마든지 조절 가능한 사항이다.
리드 동작부(504)는, 메모리 컨트롤러(520)로부터 전달되는 레벨제어신호(LV_CON)에 응답하여 기준리드레벨(VRR) 또는 측정리드레벨(RT_VRR)을 생성하고, 이를 기준으로 메모리 블록(501)에 포함된 다수의 메모리 셀의 데이터를 리드(NM_DATA or RT_DATA)한다. 즉, 리드 동작부(504)는, 에러 동작 모드(ERM)의 탈출구간에 대응하는 레벨제어신호(LV_CON)의 값에 응답하여 기준리드레벨(VRR)을 생성하고, 생성된 기준리드레벨(VRR)을 기준으로 메모리 블록(501)에 포함된 다수의 메모리 셀의 데이터를 노말 데이터(NM_DATA)로서 리드한다. 또한, 리드 동작부(504)는, 에러 동작 모드(ERM)의 진입구간에 대응하는 레벨제어신호(LV_CON)의 값에 응답하여 측정리드레벨(RT_VRR)을 생성하고, 생성된 측정리드레벨(RT_VRR)을 기준으로 메모리 블록(501)에 포함된 다수의 메모리 셀의 데이터를 측정 데이터(RT_DATA)로서 리드한다. 이때, 에러 동작 모드(ERM)의 탈출구간에 대응하는 레벨제어신호(LV_CON)의 값은 로직'하이'(High)가 될 수 있고, 에러 동작 모드(ERM)의 진입구간에 대응하는 레벨제어신호(LV_CON)의 값은 로직'로우'(Low)가 될 수 있다.
간격 선택부(506)는, 메모리 컨트롤러(520)로부터 전달되는 차이값(DIFF)을 분포 테이블(502)에 저장된 M단계의 분포값(DIST<1:M>) 중에서 검색하고, 검색결과에 따라 M단계의 복구리드레벨간격(AS_VRR<1:M>) 중 어느 하나의 복구리드레벨간격(SEL_VRR)을 선택한다. 이때, 간격 선택부(506)는, 분포 테이블(502)에 저장된 M단계의 분포값(DIST<1:M>) 중 차이값(DIFF)에 인접한 어느 하나의 분포값(DIST)을 선택한다. 예컨대, 간격 선택부(506)는, M단계의 분포값(DIST<1:M>)을 차이값(DIFF)과 순차적으로 하나씩 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 큰 상태에 대응하는 어느 하나의 분포값(DIST)을 선택하는 형태가 될 수 있다. 반대로, 간격 선택부(506)는, M단계의 분포값(DIST<1:M>)을 차이값(DIFF)과 순차적으로 하나씩 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 작은 상태에 대응하는 어느 하나의 분포값(DIST)을 선택하는 형태가 될 수 있다.
메모리 컨트롤러(520)는, 에러 동작 모드(ERM)에서 탈출한 상태일 때에는 비휘발성 메모리 장치(500)의 메모리 블록(501)에 저장된 데이터를 노말 데이터(NM_DATA)로서 리드하며, 리드된 노말 데이터(NM_DATA)에 대해 에러가 발생하였는지 여부를 체크한다.
그리고, 메모리 컨트롤러(520)는, 리드된 노말 데이터(NM_DATA)에서 에러가 발생한 경우에도 에러 동작부(522)가 단독으로 동작하여 스스로 복구 가능한 경우에는 에러 동작 모드(ERM)에 진입하지 않고, 데이터를 복구한다. 하지만, 리드된 노말 데이터(NM_DATA)에 발생한 에러가 에러 동작부(522)에서 스스로 복구 할 수 없는 경우에는 에러 동작 모드(ERM)에 진입하여 비휘발성 메모리 장치(500)의 메모리 블록(501)에 저장된 데이터를 측정 데이터(RT_DATA)로서 다시 리드한 후, 에러가 발생한 노말 데이터(NM_DATA)와의 값 차이를 카운팅하여 차이값(DIFF)을 생성한다. 이렇게 생성된 차이값(DIFF)은 비휘발성 메모리 장치(500)로 전달되어 에러가 발생한 노말 데이터(NM_DATA)를 복구하기 위해 최적화된 복구리드레벨간격(SEL_VRR)을 선택하는데 사용된다. 이때, 분포 테이블(502)에서 선택된 복구리드레벨간격(SEL_VRR)은 에러 동작부(522)로 전달되어 에러가 발생한 노말 데이터(NM_DATA)를 복구하는데 사용된다.
구체적으로, 신호 생성부(524)는, 에러 동작 모드(ERM) 탈출구간에서 리드 동작부(504)로부터 노말 데이터(NM_DATA)가 리드되도록 제1 값을 갖는 레벨제어신호(LV_CON)를 생성하고, 에러 동작 모드(ERM) 진입구간에서 리드 동작부(504)로부터 측정 데이터(RT_DATA)가 리드되도록 제2 값을 갖는 레벨제어신호(LV_CON)를 생성한다. 즉, 신호 생성부(524)는, 레벨제어신호(LV_CON)의 값을 조절해줌으로써 메모리 블록(501)에서 데이터를 리드할 때, 어떤 리드전압을 사용할지를 결정해주는 역할을 한다. 노말 데이터(NM_DATA)를 리드하기 위한 레벨제어신호(LV_CON)의 제1 값은 로직'하이'(High)가 될 수 있고, 측정 데이터(RT_DATA)를 리드하기 위한 레벨제어신호(LV_CON)의 제2 값은 로직'로우'(Low)가 될 수 있다.
카운팅부(526)는, 에러 동작 모드(ERM)의 진입구간에서 노말 데이터(NM_DATA)와 측정 데이터(RT_DATA)의 차이를 카운팅하여 차이값(DIFF)을 결정한다. 예컨대, 카운팅부(526)는, 노말 데이터(NM_DATA)의 값에서 '1'인 경우가 'K'개 라고 가정하고, 측정 데이터(RT_DATA)의 값에서 '1'인 경우가 'L'개라고 가정하면, 'K-L'개가 차이값(DIFF)이 된다. 이때, 카운팅부(526)의 동작은 분포 테이블(502)에서 M단계의 분포값(DIST<1:M>)을 결정하기 위해 사용한 방법과 동일하다는 것을 알 수 있다. 즉, 카운팅부(526)에서 생성되는 차이값(DIFF)은 실질적으로 비휘발성 메모리 장치(500)에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값을 나타낸다고 볼 수 있다. 따라서, 전술한 간격 선택부(506)가 분포 테이블(502)에 저장된 M단계의 분포값(DIST<1:M>)에서 차이값(DIFF)을 검색하여 최적화된 복구리드레벨간격(SEL_VRR)을 선택하는 동작을 통해 비휘발성 메모리 장치(500)에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값에 최적화된 형태로 대응하는 복구리드레벨간격(SEL_VRR)을 찾는 것이 가능하다는 것을 알 수 있다.
에러 동작부(522)는, 에러 동작 모드(ERM)의 탈출구간에서 노말 데이터(NM_DATA)에 대해 에러 발생 여부를 검출하여 에러 동작 모드(ERM)의 진입여부를 결정한다. 구체적으로, 에러 동작부(522)는, 에러 동작 모드(ERM)의 탈출구간에서 비활성화 메모리 장치(500)로부터 리드된 노말 데이터(NM_DATA)의 에러 발생 여부를 검출하는 동작을 수행하면서 에러가 발생하는 경우 에러 동작 모드(ERM)에 진입하고 에러가 발생하지 않는 경우 에러 동작 모드(ERM) 탈출 상태를 계속 유지한다. 이때, 노말 데이터(NM_DATA)에 에러가 발생하는 기준은 에러 동작부(522)에서 즉시 복구가 불가능한 에러가 발생하는 경우를 의미한다. 예컨대, 노말 데이터(NM_DATA)가 16비트 데이터라고 가정하면, 그 중 1비트 내지 2비트의 에러까지는 패리티 검사 방식과 같은 간단한 동작을 통해 에러 동작부(522)에서 즉시 복구가 가능하기 때문에 에러가 발생한 것으로 판단하지 않는다. 하지만, 3비트를 넘어서는 에러는 즉시 복구가 불가능하므로 에러가 발생한 것으로 판단한다. 참고로, 에러 동작부(522)에서 어떤 기준으로 에러 발생여부를 판단할지는 설계자에 의해 얼마든지 달라질 수 있다.
또한, 에러 동작부(522)는, 에러 동작 모드(ERM)의 진입구간에서 간격 선택부(506)에 의해 선택된 복구리드레벨간격(SEL_VRR)을 기준으로 에러가 발생한 노말 데이터(NM_DATA)의 에러를 복구한다. 즉, 에러 동작부(522)는, 에러 동작 모드 진입구간에서 간격 선택부(506)에 의해 선택된 복구리드레벨간격(SEL_VRR)을 대수 가능도비(Log-Likehood Ratio : LLR)의 리드간격으로 입력받아 에러가 발생한 노말 데이터(NM_DATA)에 대해 저밀도 패리티 검사(Low Density Parity Check : LDPC)를 수행하여 그 값을 복구한다. 따라서, 에러 동작부(522)는, 비휘발성 메모리 장치(500)에 포함된 다수의 메모리 셀이 어떠한 형태의 문턱전압레벨 분포를 갖는지에 대한 정보가 대수 가능도비(Log-Likehood Ratio : LLR)의 리드간격에 반영된 상태에서 저밀도 패리티 검사(Low Density Parity Check : LDPC)를 수행하여 에러가 발생한 노말 데이터(NM_DATA)를 복구할 수 있다.
<제2 실시예>
도 7은 도 1에 도시된 메모리 시스템의 구성을 바탕으로 본 발명의 제2 실시예에 따른 특징적인 구성이 적용된 메모리 컨트롤러의 구성과 비활성화 메모리 장치의 구성을 상세히 도시한 블록 다이어그램이다.
도 7을 참조하면, 본 발명의 제2 실시예에 따른 비휘발성 메모리 시스템(70)은, 비휘발성 메모리 장치(700), 및 메모리 컨트롤러(720)를 포함한다. 여기서, 메모리 컨트롤러(720)에는 분포 테이블(721) 및 에러 동작부(722)가 본 발명의 특징적인 구성요소로서 더 포함된다.
이때, 분포 테이블(721)에는 기준리드레벨에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값이 M단계로 변동하는 것에 따라 M단계로 가변하여 설정되는 복구리드레벨간격이 저장된다.
그리고, 에러 동작부(722)는 LDPC(low density parity check) 방식을 사용하여 에러 정정 기능을 수행할 때, LDPC 방식의 성능에 큰 영향을 끼치는 LLR(Log-Likehood Ratio) 값을 분포 테이블(721)에서 빠르게 찾아낸다. 따라서, 매우 빠르고 효과적으로 에러 정정 기능을 수행할 수 있다.
참고로, 본 발명의 특징적 구성요소로서 포함된 분포 테이블(721)은, 전술한 도 1에서는 전혀 개시되지 않았던 구성요소로서 본 발명의 제2 실시예를 위해 메모리 컨트롤러(720)에 새롭게 추가되어야 하는 구성요소이다. 하지만, 본 발명의 특징적 구성요소로서 포함된 에러 동작부(722)는, 그 동작까지 완전히 동일하진 않지만 전술한 도 1에서 개시되었던 ECC 유닛(138)을 기능적으로 분류한 구성요소라고 볼 수 있다. 또한, 에러 동작부(722)의 동작을 지원하기 위해 메모리 컨트롤러(720)에 더 포함된 카운팅부(726)와 신호 생성부(724)는, 전술한 도 1에 개시되었던 프로세서(134)를 기능적으로 분류한 구성요소라고 볼 수 있다.
또한, 도 7에 개시된 메모리 블록(701)은, 그 내부가 구체적으로 도시되진 않았지만 도 3에 도시된 것과 같은 메모리 블록(330)과 동일한 구성이라고 볼 수 있다. 따라서, 도 7에 메모리 블록(701)에는 다수의 메모리 셀이 포함된다. 또한, 이후에 개시되는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치를 도시한 도면에서 메모리 블록(701)의 내부가 구체적으로 도시되지 않아도 다수의 메모리 셀이 포함되었다고 볼 수 있다.
도 8은 도 7에 도시된 본 발명의 제2 실시예에 따른 비휘발성 메모리 시스템을 보다 상세히 도시한 블록 다이어그램이다.
도 8을 참조하면, 본 발명의 제2 실시예에 따른 비휘발성 메모리 시스템(70)의 구성요소 중 비휘발성 메모리 장치(700)는, 메모리 블록(701), 및 리드 동작부(704)를 포함한다. 또한, 메모리 컨트롤러(720)는, 신호 생성부(724)와, 카운팅부(726)와, 분포 테이블(721)과, 에러 동작부(722), 및 간격 선택부(725)를 포함한다.
비활성화 메모리 장치(700)는, 리드 동작부(704)를 통해 공급되는 기준리드레벨(VRR)을 사용하여 메모리 블록(701)에 포함된 다수의 메모리 셀에 저장된 데이터를 노말 데이터(NM_DATA)로서 리드한다.
하지만, 비활성화 메모리 장치(700)는, 노말 데이터(NM_DATA)에서 발생한 에러를 메모리 컨트롤러(720)의 에러 동작부(722)에서 복구하지 못하는 에러 동작 모드(ERM) 진입구간의 경우에서 리드 동작부(704)를 통해 공급되는 측정리드레벨(RT_VRR)을 사용하여 메모리 블록(701)에 포함된 다수의 메모리 셀에 저장된 데이터를 측정 데이터(RDATA<R>)로서 다시 리드한다.
즉, 비활성화 메모리 장치(700)는, 메모리 컨트롤러(720)의 제어를 받아서 내부에 포함된 다수의 메모리 셀로부터 노말 데이터(NM_DATA) 또는 측정 데이터(RT_DATA)를 리드하게 된다.
구체적으로, 리드 동작부(704)는, 메모리 컨트롤러(720)로부터 전달되는 레벨제어신호(LV_CON)에 응답하여 기준리드레벨(VRR) 또는 측정리드레벨(RT_VRR)을 생성하고, 이를 기준으로 메모리 블록(701)에 포함된 다수의 메모리 셀의 데이터를 리드(NM_DATA or RT_DATA)한다. 즉, 리드 동작부(704)는, 에러 동작 모드(ERM)의 탈출구간에 대응하는 레벨제어신호(LV_CON)의 값에 응답하여 기준리드레벨(VRR)을 생성하고, 생성된 기준리드레벨(VRR)을 기준으로 메모리 블록(701)에 포함된 다수의 메모리 셀의 데이터를 노말 데이터(NM_DATA)로서 리드한다. 또한, 리드 동작부(704)는, 에러 동작 모드(ERM)의 진입구간에 대응하는 레벨제어신호(LV_CON)의 값에 응답하여 측정리드레벨(RT_VRR)을 생성하고, 생성된 측정리드레벨(RT_VRR)을 기준으로 메모리 블록(701)에 포함된 다수의 메모리 셀의 데이터를 측정 데이터(RT_DATA)로서 리드한다. 이때, 에러 동작 모드(ERM)의 탈출구간에 대응하는 레벨제어신호(LV_CON)의 값은 로직'하이'(High)가 될 수 있고, 에러 동작 모드(ERM)의 진입구간에 대응하는 레벨제어신호(LV_CON)의 값은 로직'로우'(Low)가 될 수 있다.
메모리 컨트롤러(720)는, 에러 동작 모드(ERM)에서 탈출한 상태일 때에는 비휘발성 메모리 장치(700)의 메모리 블록(701)에 저장된 데이터를 노말 데이터(NM_DATA)로서 리드하며, 리드된 노말 데이터(NM_DATA)에 대해 에러가 발생하였는지 여부를 체크한다.
그리고, 메모리 컨트롤러(720)는, 리드된 노말 데이터(NM_DATA)에서 에러가 발생한 경우에도 에러 동작부(722)에서 스스로 복구 가능한 경우에는 에러 동작 모드(ERM)에 진입하지 않고, 데이터를 복구한다. 하지만, 리드된 노말 데이터(NM_DATA)에 발생한 에러가 에러 동작부(722)에서 스스로 복구 할 수 없는 경우에는 에러 동작 모드(ERM)에 진입하여 비휘발성 메모리 장치(700)의 메모리 블록(701)에 저장된 데이터를 측정 데이터(RT_DATA)로서 다시 리드한 후, 에러가 발생한 노말 데이터(NM_DATA)와의 값 차이를 카운팅하여 차이값(DIFF)을 생성한다.
또한, 메모리 컨트롤러(720)는, 차이값(DIFF)을 분포 테이블(721)에 저장된 M단계의 분포값(DIST<1:M>) 중에서 검색하여 선택함으로써, 그에 대응하는 M단계의 복구리드레벨간격(AS_VRR<1:M>) 중 어느 하나를 선택(SEL_VRR)한다. 이렇게 선택된 복구리드레벨간격(SEL_VRR)은 에러가 발생한 노말 데이터(NM_DATA)를 복구하기 위해 최적화된 값이라고 볼 수 있다. 따라서, 분포 테이블(721)에서 선택된 복구리드레벨간격(SEL_VRR)은 에러 동작부(722)로 전달되어 에러가 발생한 노말 데이터(NM_DATA)를 복구하는데 사용된다.
구체적으로, 신호 생성부(724)는, 에러 동작 모드(ERM)의 탈출구간에서 리드 동작부(704)로부터 노말 데이터(NM_DATA)가 리드되도록 제1 값을 갖는 레벨제어신호(LV_CON)를 생성하고, 에러 동작 모드(ERM) 진입구간에서 리드 동작부(704)로부터 측정 데이터(RT_DATA)가 리드되도록 제2 값을 갖는 레벨제어신호(LV_CON)를 생성한다. 즉, 신호 생성부(724)는, 레벨제어신호(LV_CON)의 값을 조절해줌으로써 메모리 블록(701)에서 데이터를 리드할 때, 어떤 리드전압을 사용할지를 결정해주는 역할을 한다. 노말 데이터(NM_DATA)를 리드하기 위한 레벨제어신호(LV_CON)의 제1 값은 로직'하이'(High)가 될 수 있고, 측정 데이터(RT_DATA)를 리드하기 위한 레벨제어신호(LV_CON)의 제2 값은 로직'로우'(Low)가 될 수 있다.
분포 테이블(721)에는 기준리드레벨(VRR)에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계로 변동(DIST<1:M>)하는 것에 따라 M단계로 가변하여 설정되는 복구리드레벨간격(AS_VRR<1:M>)이 저장되어 있다. 즉, 분포 테이블(721)에는 M단계의 분포값(DIST<1:M>) 및 M단계의 복구리드레벨간격(AS_VRR<1:M>)이 일 대 일의 매칭되어 테이블 형태로 저장되어 있다.
여기서, 분포 테이블(721)에 저장된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계로 변동(DIST<1:M>)하는 것은, 다수의 메모리 셀을 포함하는 비휘발성 메모리 장치(700)가 다양하게 변동하는 PVT(Process, Voltage, Temperature) 환경의 영향을 받을 수 있기 때문이다. 예컨대, 도 4d를 참조하면, 다수의 메모리 셀을 포함하는 비휘발성 메모리 장치(700)가 상대적으로 열악한 환경에서 동작되는 경우라면 기준리드레벨(VRR)에서 측정될 수 있는 다수의 메모리 셀에 대한 분포값(DIST)은 상대적으로 높은 값인 '150'을 갖는 상태가 될 수 있다. 반대로, 다수의 메모리 셀을 포함하는 비휘발성 메모리 장치(700)가 상대적으로 쾌적한 환경에서 동작하는 경우라면 기준리드레벨(VRR)에서 측정될 수 있는 다수의 메모리 셀에 대한 분포값(DIST)은 상대적으로 낮은 값인 '50'을 갖는 상태가 될 수 있다.
또한, 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계의 변동(DIST<1:M>)하는 것에 따라 복구리드레벨간격(AS_VRR)도 M단계로 가변(AS_VRR<1:M>)하게 된다. 이는, 기준리드레벨(VRR)에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 변동한다는 것은, 곧, 기준리드레벨(VRR)에 인접한 문턱전압레벨을 갖는 메모리 셀들의 개수가 변화한다는 것을 의미하기 때문이다. 예컨대, 도 4d를 참조하면, 기준리드레벨(VRR)에서 측정될 수 있는 다수의 메모리 셀에 대한 분포값(DIST)이 상대적으로 높은 '150'을 갖는 경우에서 복구리드레벨간격(AS_VRR)은 상대적으로 넓은 'LV2'를 갖게 된다. 반대로, 기준리드레벨(VRR)에서 측정될 수 있는 다수의 메모리 셀에 대한 분포값(DIST)이 상대적으로 낮은 '50'을 갖는 경우에서 복구리드레벨간격(AS_VRR)은 상대적으로 좁은 'LV1'를 갖게 된다. 참고로, 'M'은 2보다 큰 자연수를 의미한다. 즉, 분포값(DIST) 및 복구리드레벨간격(AS_VRR)이 각각 M단계로 변동하는 것은, 분포값(DIST) 및 복구리드레벨간격(AS_VRR)이 각각 적어도 두 단계 이상으로 변동하는 것을 의미한다.
한편, 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)은 한 개다. 따라서, 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 동시에 두 개 이상의 단계로 변동하는 것은 불가능하다. 즉, 분포 테이블(721)에서와 같이 기준리드레벨(VRR)에서 측정되는 다수의 메모리 셀에 대한 분포값(DIST)이 M단계로 변동(DIST<1:M>)하는 경우를 한 번에 측정하기 위해서는 M개의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨 분포값(DIST)을 기준리드레벨(VRR)에서 측정하였을 때 각각 서로 다른 값을 갖는 결과로서만 나올 수 있다. 때문에, 기준리드레벨(VRR)에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계의 변동(DIST<1:M>) 값을 갖는 것에 대응하여 복구리드레벨간격(AS_VRR)이 갖는 M단계(AS_VRR<1:M>)의 값이 어떠한 값이 되는지를 알아내는 것은 수많은 비휘발성 메모리 장치에 대해 수많은 테스트 동작이 미리 수행되어야 한다.
따라서, 본 발명의 제2 실시예에서는 분포 테이블(721)에 저장된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계로 변동(DIST<1:M>)하는 형태가 되도록 하기 위해 테스트 동작을 이용한다. 구체적으로, 도 7 및 도 8에는 직접적으로 도시되지 않았지만 다수의 메모리 셀이 각각 포함되는 다수의 비휘발성 메모리 장치 - 도 7 및 도 8에 도시된 비휘발성 메모리 장치(700)가 포함되지 않음 - 가 테스트 동작을 통해 다양하게 변동하는 PVT(Process, Voltage, Temperature) 환경의 영향을 받도록 하여 기준리드레벨(VRR)에서 측정되는 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 M단계로 변동(DIST<1:M>)하는 경우를 미리 설정한 후, 각각의 경우에서 측정되는 분포값(DIST<1:M>)에 따라 M단계로 예측되는 복구리드레벨간격(AS_VRR<1:M>)을 설정하여 분포 테이블(721)에 저장하는 방식이 사용될 수 있다.
여기서, 다수의 비휘발성 메모리 장치 - 도 7 및 도 8에 도시된 비휘발성 메모리 장치(700)를 포함하지 않음 - 에 대해 다수의 테스트 동작을 통해 측정될 수 있는 M단계의 분포값(DIST<1:M>) 및 M단계의 복구리드레벨간격(AS_VRR<1:M>)은 일반적으로 도 4d에 도시된 것과 같은 형태가 될 것이다. 즉, M단계의 분포값(DIST<1:M>) 중 상대적으로 큰 값을 갖는 분포값(DIST)에 대응하여 M단계의 복구리드레벨간격(AS_VRR<1:M>) 중 상대적으로 큰 레벨간격을 갖는 복구리드레벨간격(AS_VRR) 설정되고, M단계의 분포값(DIST<1:M>) 중 상대적으로 작은 값을 갖는 분포값(DIST)에 대응하여 M단계의 복구리드레벨간격(AS_VRR<1:M>) 중 상대적으로 작은 레벨간격을 갖는 복구리드레벨간격(AS_VRR) 설정될 것이다. 이때, M단계의 분포값(DIST<1:M>) 및 M단계의 복구리드레벨간격(AS_VRR<1:M>)이 실제 어떤 값을 갖는지는 다수의 테스트 동작에 사용된 다수의 비휘발성 메모리 장치 - 도 7 및 도 8에 도시된 비휘발성 메모리 장치(700)를 포함하지 않음 - 들이 어떠한 특성을 갖는지에 따라 얼마든지 달라질 수 있으며, 이는 설계자에 의해 제어되어야 하는 부분이다.
한편, 기준리드레벨(VRR)을 사용하여 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)을 측정하는 동작에는 기준리드레벨(VRR) 뿐만 아니라 기준리드레벨(VRR)에 아주 인접한 레벨을 갖는 측정리드레벨(RT_VRR)도 사용된다. 즉, 기준리드레벨(VRR) 및 측정리드레벨(RT_VRR)을 각각 사용하여 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 저장된 데이터를 각각 리드한 뒤 리드된 두 데이터 값의 차이가 곧 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 된다. 즉, 기준리드레벨(VRR)을 사용하여 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 저장된 데이터를 리드한 값에서 '1'인 경우가 'K'개 라고 가정하고, 측정리드레벨(RT_VRR)을 사용하여 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 저장된 데이터를 리드한 값에서 '1'인 경우가 'L'개라고 가정하면, 'K-L'개가 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값(DIST)이 된다. 따라서, 하나의 테스트 동작이 수행될 때마다 기준리드레벨(VRR)과 측정리드레벨(RT_VRR)을 각각 사용하여 하나의 비휘발성 메모리 장치에 포함된 다수의 메모리 셀의 데이터를 각각 리드한 뒤 리드된 두 데이터 값의 차이를 M단계의 분포값(DIST<1:M>) 중 어느 하나의 분포값(DIST)으로 측정하는 동작을 반복하는 과정을 통해 M단계의 분포값(DIST<1:M>)이 측정될 수 있다. 참고로, 기준리드레벨(VRR)과 측정리드레벨(RT_VRR)이 어느 정도 인접한 레벨을 가질지는 측정 동작에 사용되는 비휘발성 메모리 장치의 특성에 따라 얼마든지 조절될 수 있다. 따라서, 기준리드레벨(VRR)과 측정리드레벨(RT_VRR)이 어느 정도 인접한 레벨을 가질지는 설계자에 의해 얼마든지 조절 가능한 사항이다.
간격 선택부(725)는, 노말 데이터(NM_DATA) 값과 측정 데이터(RT_DATA) 값의 차이로서 카운팅부(726)에서 생성되는 차이값(DIFF)을 분포 테이블(721)에 저장된 M단계의 분포값(DIST<1:M>) 중에서 검색하고, 검색결과에 따라 M단계의 복구리드레벨간격(AS_VRR<1:M>) 중 어느 하나의 복구리드레벨간격(SEL_VRR)을 선택한다. 이때, 간격 선택부(725)는, 분포 테이블(721)에 저장된 M단계의 분포값(DIST<1:M>) 중 차이값(DIFF)에 인접한 어느 하나의 분포값(DIST)을 선택한다. 예컨대, 간격 선택부(725)는, M단계의 분포값(DIST<1:M>)을 차이값(DIFF)과 순차적으로 하나씩 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 큰 상태에 대응하는 어느 하나의 분포값(DIST)을 선택하는 형태가 될 수 있다. 반대로, 간격 선택부(725)는, M단계의 분포값(DIST<1:M>)을 차이값(DIFF)과 순차적으로 하나씩 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 작은 상태에 대응하는 어느 하나의 분포값(DIST)을 선택하는 형태가 될 수 있다.
카운팅부(726)는, 에러 동작 모드(ERM)의 진입구간에서 노말 데이터(NM_DATA)와 측정 데이터(RT_DATA)의 차이를 카운팅하여 차이값(DIFF)을 결정한다. 예컨대, 카운팅부(726)는, 노말 데이터(NM_DATA)의 값에서 '1'인 경우가 'K'개 라고 가정하고, 측정 데이터(RT_DATA)의 값에서 '1'인 경우가 'L'개라고 가정하면, 'K-L'개가 차이값(DIFF)이 된다. 이때, 카운팅부(726)의 동작은 분포 테이블(721)에서 M단계의 분포값(DIST<1:M>)을 결정하기 위해 사용한 방법과 동일하다는 것을 알 수 있다. 즉, 카운팅부(726)에서 생성되는 차이값(DIFF)은 실질적으로 비휘발성 메모리 장치(700)에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값을 나타낸다고 볼 수 있다. 따라서, 전술한 간격 선택부(725)가 분포 테이블(721)에 저장된 M단계의 분포값(DIST<1:M>)에서 차이값(DIFF)을 검색하여 최적화된 복구리드레벨간격(SEL_VRR)을 선택하는 동작을 통해 비휘발성 메모리 장치(700)에 포함된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값에 최적화된 형태로 대응하는 복구리드레벨간격(SEL_VRR)을 찾는 것이 가능하다는 것을 알 수 있다.
에러 동작부(722)는, 에러 동작 모드(ERM)의 탈출구간에서 노말 데이터(NM_DATA)에 대해 에러 발생 여부를 검출하여 에러 동작 모드(ERM)의 진입여부를 결정한다. 구체적으로, 에러 동작부(722)는, 에러 동작 모드(ERM)의 탈출구간에서 비활성화 메모리 장치(700)로부터 리드된 노말 데이터(NM_DATA)의 에러 발생 여부를 검출하는 동작을 수행하면서 에러가 발생하는 경우 에러 동작 모드(ERM)에 진입하고 에러가 발생하지 않는 경우 에러 동작 모드(ERM) 탈출 상태를 계속 유지한다. 이때, 노말 데이터(NM_DATA)에 에러가 발생하는 기준은 에러 동작부(722)에서 즉시 복구가 불가능한 에러가 발생하는 경우를 의미한다. 예컨대, 노말 데이터(NM_DATA)가 16비트 데이터라고 가정하면, 그 중 1비트 내지 2비트의 에러까지는 패리티 검사 방식과 같은 간단한 동작을 통해 에러 동작부(722)에서 즉시 복구가 가능하기 때문에 에러가 발생한 것으로 판단하지 않는다. 하지만, 3비트를 넘어서는 에러는 즉시 복구가 불가능하므로 에러가 발생한 것으로 판단한다. 참고로, 에러 동작부(722)에서 어떤 기준으로 에러 발생여부를 판단할지는 설계자에 의해 얼마든지 달라질 수 있다.
또한, 에러 동작부(722)는, 에러 동작 모드(ERM)의 진입구간에서 간격 선택부(725)에 의해 선택된 복구리드레벨간격(SEL_VRR)을 기준으로 에러가 발생한 노말 데이터(NM_DATA)의 에러를 복구한다. 즉, 에러 동작부(722)는, 에러 동작 모드 진입구간에서 간격 선택부(725)에 의해 선택된 복구리드레벨간격(SEL_VRR)을 대수 가능도비(Log-Likehood Ratio : LLR)의 리드간격으로 입력받아 에러가 발생한 노말 데이터(NM_DATA)에 대해 저밀도 패리티 검사(Low Density Parity Check : LDPC)를 수행하여 그 값을 복구한다. 따라서, 에러 동작부(722)는, 비휘발성 메모리 장치(700)에 포함된 다수의 메모리 셀이 어떠한 형태의 문턱전압레벨 분포를 갖는지에 대한 정보가 대수 가능도비(Log-Likehood Ratio : LLR)의 리드간격에 반영된 상태에서 저밀도 패리티 검사(Low Density Parity Check : LDPC)를 수행하여 에러가 발생한 노말 데이터(NM_DATA)를 복구할 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 기준리드레벨에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값 변동에 따라 최적화된 복구 리드 포인트 정보가 저장되는 분포 테이블을 테스트 동작을 통해 미리 생성한 후, 기준리드레벨을 사용한 데이터 리드 과정에서 에러가 발생하는 경우 데이터를 복구하기 위해 필요한 가장 최적화된 리드 포인트를 분포 테이블에서 검색하여 사용하는 방식을 사용한다. 이를 통해, 에러가 발생한 리드 동작 이후 데이터를 복구하기 위해 가장 최적화된 리드 포인트를 매우 빠르게 찾아낼 수 있다.
이로 인해, PVT(Process, Voltage, Temperature) 변동과 사용방법 및 사용기간 등 주변 환경 영향과 상관없이 항상 높은 데이터 신뢰성을 가지면서도 데이터 복구 동작으로 인해 성능 저하가 발생하는 것을 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 다수의 메모리 셀 각각이 1비트의 데이터를 저장할 수 있는 싱글 레벨 셀(Single Level Cell : SLC)인 경우를 예시하여 설명하고 있다. 하지만, 이는 어디까지나 하나의 실시예일 뿐이며, 본 발명의 범주에는 다수의 메모리 셀 각각이 2비트보다 더 많은 데이터를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell : MLC)인 경우도 포함된다.
500, 700 : 비휘발성 메모리 장치
520, 720 : 메모리 컨트롤러
501, 701 : 메모리 블록 522, 722 : 에러 동작부
524, 724 : 신호 생성부 526, 726 : 카운팅부
502, 721 : 분포 테이블 506, 725 : 간격 선택부
501, 701 : 메모리 블록 522, 722 : 에러 동작부
524, 724 : 신호 생성부 526, 726 : 카운팅부
502, 721 : 분포 테이블 506, 725 : 간격 선택부
Claims (20)
- 기준리드레벨에서 측정된 다수의 메모리 셀에 대한 문턱전압레벨의 분포값이 M단계로 변동하는 것에 따라 M단계로 가변하여 설정되는 복구리드레벨간격이 저장되는 분포 테이블을 포함하는 비휘발성 메모리 장치; 및
상기 기준리드레벨을 사용하여 상기 다수의 메모리 셀에서 리드한 노말 데이터에 에러가 발생한 경우, 추가적으로 측정리드레벨을 사용하여 상기 다수의 메모리 셀에서 측정 데이터를 리드한 뒤, 상기 노말 데이터와 상기 측정 데이터의 차이값을 상기 분포 테이블에 저장된 M단계의 상기 분포값 중에서 검색하여 그에 대응하는 상기 복구리드레벨간격을 기준으로 상기 노말 데이터를 복구하는 메모리 컨트롤러
를 포함하는 비휘발성 메모리 시스템.
- 제1항에 있어서,
테스트 동작을 통해 다양하게 변동하는 PVT(Process, Voltage, Temperature) 환경의 영향을 받아 상기 기준리드레벨에서 측정되는 상기 다수의 메모리 셀에 대한 상기 분포값이 M단계로 변동하는 경우를 미리 설정한 후, 각각의 경우에서 측정되는 상기 분포값에 따라 M단계로 예측되는 상기 복구리드레벨간격을 설정하여 상기 분포 테이블에 저장하는 것을 특징으로 하는 비휘발성 메모리 시스템. - 제2항에 있어서,
상기 테스트 동작을 통한 각각의 경우에서, 상기 기준리드레벨 및 상기 측정리드레벨을 각각 사용하여 상기 다수의 메모리 셀의 데이터를 각각 리드한 뒤 리드된 두 데이터 값의 차이를 M단계의 상기 분포값 중 어느 하나의 상기 분포값으로 측정하는 것을 특징으로 하는 비휘발성 메모리 시스템.
- 제3항에 있어서,
상기 테스트 동작을 통한 각각의 경우에서, M단계의 상기 분포값 중 상대적으로 큰 값을 갖는 상기 분포값에 대응하여 M단계의 상기 복구리드레벨간격 중 상대적으로 큰 레벨간격을 갖는 상기 복구리드레벨이 설정되고, M단계의 상기 분포값 중 상대적으로 작은 값을 갖는 상기 분포값에 대응하여 M단계의 상기 복구리드레벨간격 중 상대적으로 작은 레벨간격을 갖는 상기 복구리드레벨이 설정되는 것을 특징으로 하는 비휘발성 메모리 시스템.
- 제1항에 있어서,
상기 비휘발성 메모리 장치는,
레벨제어신호에 응답하여 상기 기준리드레벨 또는 상기 측정리드레벨을 생성하고, 이를 기준으로 상기 다수의 메모리 셀의 데이터를 리드하기 위한 리드 동작부; 및
상기 메모리 컨트롤러로부터 전달되는 상기 차이값을 상기 분포 테이블에 저장된 M단계의 상기 분포값 중에서 검색하고, 상기 분포 테이블에 저장된 M단계의 상기 복구리드레벨간격 중 검색결과에 대응하는 어느 하나의 상기 복구리드레벨간격을 선택하기 위한 간격 선택부를 더 포함하는 비휘발성 메모리 시스템.
- 제5항에 있어서,
상기 간격 선택부는,
상기 분포 테이블에 저장된 M단계의 상기 분포값을 상기 차이값과 순차적으로 각각 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 큰 상태에 대응하는 어느 하나의 상기 분포값을 검색결과로서 선택하는 비휘발성 메모리 시스템.
- 제5항에 있어서,
상기 간격 선택부는,
상기 분포 테이블에 저장된 M단계의 상기 분포값을 상기 차이값과 순차적으로 각각 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 작은 상태에 대응하는 어느 하나의 상기 분포값을 검색결과로서 선택하는 비휘발성 메모리 시스템.
- 제5항에 있어서,
상기 메모리 컨트롤러는,
에러 동작 모드 탈출구간에서 상기 리드 동작부로부터 상기 노말 데이터가 리드되도록 제1 값을 갖는 상기 레벨제어신호를 생성하고, 에러 동작 모드 진입구간에서 상기 리드 동작부로부터 상기 측정 데이터가 리드되도록 제2 값을 갖는 상기 레벨제어신호를 생성하는 신호 생성부;
상기 에러 동작 모드 진입구간에서 상기 노말 데이터와 상기 측정 데이터의 차이를 카운팅하여 상기 차이값을 결정하는 카운팅부; 및
상기 노말 데이터에 대해 에러 발생 여부를 검출하여 상기 에러 동작 모드의 진입/탈출 상태를 결정하며, 상기 에러 동작 모드 진입구간에서 상기 간격 선택부에 의해 선택된 상기 복구리드레벨간격을 기준으로 에러가 발생한 상기 노말 데이터를 복구하는 에러 동작부를 포함하는 비휘발성 메모리 시스템.
- 제1항에 있어서,
상기 메모리 컨트롤러는,
상기 복구리드레벨간격을 대수 가능도비(Log-Likehood Ratio : LLR)의 리드간격으로 입력받아 에러가 발생한 상기 노말 데이터에 대해 저밀도 패리티 검사(Low Density Parity Check : LDPC)를 수행하여 그 값을 복구하는 것을 특징으로 하는 비휘발성 메모리 시스템.
- 제1항에 있어서,
상기 분포값 및 상기 복구리드레벨간격이 각각 M단계로 변동하는 것은, 상기 분포값 및 상기 복구리드레벨간격이 각각 적어도 두 단계 이상으로 변동하는 것을 나타내는 비휘발성 메모리 시스템.
- 다수의 메모리 셀을 포함하는 비휘발성 메모리 장치; 및
기준리드레벨에서 측정된 상기 다수의 메모리 셀에 대한 문턱전압레벨의 분포값이 M단계로 변동하는 것에 따라 M단계로 가변하여 설정되는 복구리드레벨간격이 저장되는 분포 테이블을 포함하는 메모리 컨트롤러를 포함하며,
상기 메모리 컨트롤러는,
상기 기준리드레벨을 사용하여 상기 다수의 메모리 셀에서 리드한 노말 데이터에 에러가 발생한 경우, 추가적으로 측정리드레벨을 사용하여 상기 다수의 메모리 셀에서 측정 데이터를 리드한 뒤, 상기 노말 데이터와 상기 측정 데이터의 차이값을 상기 분포 테이블에 저장된 M단계의 상기 분포값 중에서 검색하여 그에 대응하는 상기 복구리드레벨간격을 기준으로 상기 노말 데이터를 복구하는 비휘발성 메모리 시스템.
- 제1항에 있어서,
테스트 동작을 통해 다양하게 변동하는 PVT(Process, Voltage, Temperature) 환경의 영향을 받아 상기 기준리드레벨에서 측정되는 상기 다수의 메모리 셀에 대한 상기 분포값이 M단계로 변동하는 경우를 미리 설정한 후, 각각의 경우에서 측정되는 상기 분포값에 따라 M단계로 예측되는 상기 복구리드레벨간격을 설정하여 상기 분포 테이블에 저장하는 것을 특징으로 하는 비휘발성 메모리 시스템.
- 제12항에 있어서,
상기 테스트 동작을 통한 각각의 경우에서, 상기 기준리드레벨 및 상기 측정리드레벨을 각각 사용하여 상기 다수의 메모리 셀의 데이터를 각각 리드한 뒤 리드된 두 데이터 값의 차이를 M단계의 상기 분포값 중 어느 하나의 상기 분포값으로 측정하는 것을 특징으로 하는 비휘발성 메모리 시스템. - 제13항에 있어서,
상기 테스트 동작을 통한 각각의 경우에서, M단계의 상기 분포값 중 상대적으로 큰 값을 갖는 상기 분포값에 대응하여 M단계의 상기 복구리드레벨간격 중 상대적으로 큰 레벨간격을 갖는 상기 복구리드레벨이 설정되고, M단계의 상기 분포값 중 상대적으로 작은 값을 갖는 상기 분포값에 대응하여 M단계의 상기 복구리드레벨간격 중 상대적으로 작은 레벨간격을 갖는 상기 복구리드레벨이 설정되는 것을 특징으로 하는 비휘발성 메모리 시스템.
- 제11항에 있어서,
상기 비휘발성 메모리 장치는,
레벨제어신호에 응답하여 상기 기준리드레벨 또는 상기 측정리드레벨을 생성하고, 이를 기준으로 상기 다수의 메모리 셀의 데이터를 리드하기 위한 리드 동작부를 더 포함하는 비휘발성 메모리 시스템.
- 제15항에 있어서,
상기 메모리 컨트롤러는,
에러 동작 모드 탈출구간에서 상기 리드 동작부로부터 상기 노말 데이터가 리드되도록 제1 값을 갖는 상기 레벨제어신호를 생성하고, 에러 동작 모드 진입구간에서 상기 리드 동작부로부터 상기 측정 데이터가 리드되도록 제2 값을 갖는 상기 레벨제어신호를 생성하는 신호 생성부;
상기 에러 동작 모드 진입구간에서 상기 노말 데이터와 상기 측정 데이터의 차이를 카운팅하여 상기 차이값을 결정하는 카운팅부;
상기 차이값을 상기 분포 테이블에 저장된 M단계의 상기 분포값 중에서 검색하고, 상기 분포 테이블에 저장된 M단계의 상기 복구리드레벨간격 중 검색결과에 대응하는 어느 하나의 상기 복구리드레벨간격을 선택하기 위한 간격 선택부; 및
상기 노말 데이터에 대해 에러 발생 여부를 검출하여 상기 에러 동작 모드의 진입/탈출 상태를 결정하며, 상기 에러 동작 모드 진입구간에서 상기 간격 선택부에 의해 선택된 상기 복구리드레벨간격을 기준으로 에러가 발생한 상기 노말 데이터를 복구하는 에러 동작부를 더 포함하는 비휘발성 메모리 시스템.
- 제16항에 있어서,
상기 간격 선택부는,
상기 분포 테이블에 저장된 M단계의 상기 분포값을 상기 차이값과 순차적으로 각각 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 큰 상태에 대응하는 어느 하나의 상기 분포값을 검색결과로서 선택하는 비휘발성 메모리 시스템.
- 제16항에 있어서,
상기 간격 선택부는,
상기 분포 테이블에 저장된 M단계의 상기 분포값을 상기 차이값과 순차적으로 각각 비교하면서 그 결과가 한 단계 작은 상태에서 한 단계 큰 상태로 전환될 때 또는 한 단계 큰 상태에서 한 단계 작은 상태로 전환될 때, 한 단계 작은 상태에 대응하는 어느 하나의 상기 분포값을 검색결과로서 선택하는 비휘발성 메모리 시스템.
- 제11항에 있어서,
상기 메모리 컨트롤러는,
상기 복구리드레벨간격을 대수 가능도비(Log-Likehood Ratio : LLR)의 리드간격으로 입력받아 에러가 발생한 상기 노말 데이터에 대해 저밀도 패리티 검사(Low Density Parity Check : LDPC)를 수행하여 그 값을 복구하는 것을 특징으로 하는 비휘발성 메모리 시스템.
- 제11항에 있어서,
상기 분포값 및 상기 복구리드레벨간격이 각각 M단계로 변동하는 것은, 상기 분포값 및 상기 복구리드레벨간격이 각각 적어도 두 단계 이상으로 변동하는 것을 나타내는 비휘발성 메모리 시스템.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140151150A KR20160051331A (ko) | 2014-11-03 | 2014-11-03 | 데이터 복구 방법 및 이를 사용한 비휘발성 메모리 시스템 |
US14/674,975 US9824778B2 (en) | 2014-11-03 | 2015-03-31 | Nonvolatile memory system and data recovery method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140151150A KR20160051331A (ko) | 2014-11-03 | 2014-11-03 | 데이터 복구 방법 및 이를 사용한 비휘발성 메모리 시스템 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160051331A true KR20160051331A (ko) | 2016-05-11 |
Family
ID=55852769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140151150A KR20160051331A (ko) | 2014-11-03 | 2014-11-03 | 데이터 복구 방법 및 이를 사용한 비휘발성 메모리 시스템 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9824778B2 (ko) |
KR (1) | KR20160051331A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170014645A (ko) * | 2015-07-30 | 2017-02-08 | 삼성전자주식회사 | 리텐션에 의한 데이터 손실을 방지하는 데이터 처리 시스템의 작동 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7966550B2 (en) | 2007-03-31 | 2011-06-21 | Sandisk Technologies Inc. | Soft bit data transmission for error correction control in non-volatile memory |
US7975209B2 (en) | 2007-03-31 | 2011-07-05 | Sandisk Technologies Inc. | Non-volatile memory with guided simulated annealing error correction control |
US7971127B2 (en) | 2007-03-31 | 2011-06-28 | Sandisk Technologies Inc. | Guided simulated annealing in non-volatile memory error correction control |
US7966546B2 (en) | 2007-03-31 | 2011-06-21 | Sandisk Technologies Inc. | Non-volatile memory with soft bit data transmission for error correction control |
WO2009072103A2 (en) * | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells |
JP4818381B2 (ja) * | 2009-03-02 | 2011-11-16 | 株式会社東芝 | 半導体メモリ装置 |
JP2011197957A (ja) * | 2010-03-18 | 2011-10-06 | Toshiba Corp | 誤り訂正符号復号装置及び誤り訂正符号復号方法 |
US8451664B2 (en) * | 2010-05-12 | 2013-05-28 | Micron Technology, Inc. | Determining and using soft data in memory devices and systems |
KR101818504B1 (ko) * | 2011-02-24 | 2018-01-15 | 삼성전자 주식회사 | 반도체 메모리 장치 및 반도체 메모리 시스템 |
-
2014
- 2014-11-03 KR KR1020140151150A patent/KR20160051331A/ko not_active Application Discontinuation
-
2015
- 2015-03-31 US US14/674,975 patent/US9824778B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170014645A (ko) * | 2015-07-30 | 2017-02-08 | 삼성전자주식회사 | 리텐션에 의한 데이터 손실을 방지하는 데이터 처리 시스템의 작동 방법 |
Also Published As
Publication number | Publication date |
---|---|
US9824778B2 (en) | 2017-11-21 |
US20160124804A1 (en) | 2016-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11256564B2 (en) | Media quality aware ECC decoding method selection to reduce data access latency | |
US10381089B2 (en) | Semiconductor memory system performing read operation based on counted memory cells and operating method thereof | |
US9875035B2 (en) | Memory system having a read and copy-back operation and method for the same | |
US9653176B2 (en) | Read disturb reclaim policy | |
KR20180064088A (ko) | 메모리 제어 장치 및 방법 | |
US11681554B2 (en) | Logical address distribution in multicore memory system | |
KR20160051328A (ko) | 데이터 복구 방법 및 이를 사용한 비휘발성 메모리 시스템 | |
US9477612B2 (en) | Memory system for reliable predicted sequential read operation | |
KR20180046067A (ko) | 메모리 제어 장치 및 방법 | |
KR20130027138A (ko) | 에러 정정 방법 및 이를 이용하는 메모리 장치 | |
KR20170052066A (ko) | 메모리 시스템 및 이의 동작 방법 | |
US10991409B2 (en) | Encoder for memory system and method thereof | |
KR20210129928A (ko) | 메모리 장치 및 메모리 장치의 동작방법 | |
KR20220008058A (ko) | 컨트롤러 및 컨트롤러의 동작방법 | |
KR20200018060A (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
KR20180111157A (ko) | 컨트롤러 및 컨트롤러의 동작 방법 | |
US20200327947A1 (en) | Memory system for interference compensation and operating method thereof | |
KR20180021284A (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
CN111367709A (zh) | 错误校正设备及其操作方法和使用该设备的存储器*** | |
US20190179563A1 (en) | Memory system and operation method thereof | |
KR20220072380A (ko) | 컨트롤러 및 컨트롤러의 동작방법 | |
KR20190102837A (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
US9502127B2 (en) | System optimization in flash memories | |
US10769061B2 (en) | Memory system with read reclaim during safety period | |
KR102632690B1 (ko) | 비휘발성 메모리 장치 및 그 프로그램 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |