KR20160048142A - 에피택셜 리프트오프와 스폴링의 조합을 통한 박막 리프트오프 - Google Patents

에피택셜 리프트오프와 스폴링의 조합을 통한 박막 리프트오프 Download PDF

Info

Publication number
KR20160048142A
KR20160048142A KR1020167007824A KR20167007824A KR20160048142A KR 20160048142 A KR20160048142 A KR 20160048142A KR 1020167007824 A KR1020167007824 A KR 1020167007824A KR 20167007824 A KR20167007824 A KR 20167007824A KR 20160048142 A KR20160048142 A KR 20160048142A
Authority
KR
South Korea
Prior art keywords
layer
epilayer
growth substrate
tensile stress
strained
Prior art date
Application number
KR1020167007824A
Other languages
English (en)
Inventor
스티븐 알 포레스트
이규상
제라미 디 짐머만
Original Assignee
더 리젠츠 오브 더 유니버시티 오브 미시간
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 리젠츠 오브 더 유니버시티 오브 미시간 filed Critical 더 리젠츠 오브 더 유니버시티 오브 미시간
Publication of KR20160048142A publication Critical patent/KR20160048142A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 개시내용은 일반적으로, 전자 및 광전자 디바이스와 같은 디바이스, 예컨대 광기전 디바이스의 제조에서 이용하는 박막 리프트오프 공정에 관한 것이다. 본원에 기술된 방법은 에피택셜 리프트오프와 스폴링 기술의 조합을 이용하여, 성장 기판으로부터의 에피층의 분리를 신속 정확하게 제어한다. 본원은 성장 기판과 희생층 사이에 배치된 희생층을 갖는 성장 구조체를 제공한다. 본 개시내용의 예시적인 방법은, 희생층 내에 1 이상의 노치를 형성하는 단계, 및 1 이상의 노치에서 균열 전파에 의해 성장 구조체를 스폴링하여 성장 기판으로부터 에피층을 분리하는 단계를 포함한다.

Description

에피택셜 리프트오프와 스폴링의 조합을 통한 박막 리프트오프{THIN FILM LIFT-OFF VIA COMBINATION OF EPITAXIAL LIFT-OFF AND SPALLING}
관련 출원에 대한 상호 참조
본 출원은 2013년 8월 26일에 제출된 미국 가출원 제61/870,062호를 우선권으로 주장하며, 상기 가출원은 그 전체가 본원에 참고로 인용되어 있다.
정부 지원 연구에 관한 진술
본 발명은, 미육군 연구소에 의해 부여된 약정 번호 ARL-MAST W911NF-08-1-0004 하에 미국 정부 지원으로 이루어졌다. 미국 정부는 본 발명에 있어 특정한 권리를 갖는다.
공동 연구 계약
본 개시내용의 주제는 합동 산학 연구 협약에 따라 더 리젠츠 오브 더 유니버시티 오브 미시간 및 나노플렉스 파워 코포레이션 중 하나 이상에 의하여, 그를 대신하여, 및/또는 그와 관련하여 이루어졌다. 협약은 본 개시내용의 주제가 마련된 일자와 그 이전에 발효되었으며, 협약의 범주 내에서 수행된 활동의 결과로서 완성되었다.
기술 분야
본 개시내용은 일반적으로 에피택셜 리프트오프와 스폴링의 조합을 이용한 박막 리프트오프 공정들에 관한 것이다. 이 공정들은 전자 및 광전자 디바이스, 예컨대 광기전 디바이스의 제조에 이용될 수 있다.
광전자 디바이스는 재료의 광학 특성 및 전자 특성에 의존하여 전자기 방사선을 전자적으로 생성 또는 검출하거나 주위의 전자기 방사선으로부터 전기를 발생시킨다.
감광성 광전자 디바이스는 전자기 방사선을 전기로 전환시킨다. 광기전(PV) 디바이스로도 불리는 태양 전지는, 특히 전력 생산에 사용되는 유형의 감광성 광전자 디바이스이다. 태양광 이외의 광원으로부터 전기 에너지를 발생시킬 수 있는 PV 디바이스는, 전력 소비 부하를 구동하여, 예를 들어 조명, 난방을 제공하기 위해서, 또는 전자 회로 소자 또는 디바이스, 예컨대 계산기, 라디오, 컴퓨터 또는 원격 모니터링 또는 통신 장치를 작동시키기 위해서 사용될 수 있다. 이 발전 기기들은 또한, 태양 또는 다른 광원으로부터의 직접 조명이 가능하지 않을 때 작동이 유지될 수 있도록 하기 위해서, 또는 특정한 적용 요건으로 PV 디바이스의 전기 출력의 균형을 유지하기 위해서, 배터리 또는 다른 에너지 저장 디바이스의 충전을 수반하는 경우가 많다. 본원에서 사용된 바와 같이, 용어 "저항 부하"는 전력을 소비하거나 저장하는 임의의 회로, 디바이스, 장치 또는 시스템을 가리킨다.
또 다른 유형의 감광성 광전자 디바이스는 광전도체 전지이다. 이 기능에서는, 신호 검출 회로 소자가 디바이스의 저항을 모니터링하여 흡광으로 인한 변화를 검출한다.
또 다른 유형의 감광성 광전자 디바이스는 광검출기이다. 작동시, 광검출기는 전류 검출 회로와 함께 사용되며, 상기 회로는 광검출기가 전자기 방사선에 노출될 때 발생하는 전류를 측정하고, 인가된 바이어스 전압을 가질 수 있다. 본원에 기술된 바와 같은 검출 회로는, 광검출기에 바이어스 전압을 제공하고 전자기 방사선에 대한 광검출기의 전자 반응을 측정하는 것이 가능하다.
이들 세 부류의 감광성 광전자 디바이스는, 이하에 정의된 바와 같은 정류 접합 유무에 따라, 그리고 또한 디바이스가 바이어스 또는 바이어스 전압으로도 공지된 외부 인가 전압으로 작동되는지에 따라 특징지어질 수 있다. 광전도체 전지는 정류 접합을 갖지 않으며 보통 바이어스로 작동된다. PV 디바이스는 1 이상의 정류 접합을 가지며 바이어스 없이 작동된다. 광검출기는 1 이상의 정류 접합을 가지며 바이어스로 작동되는 것이 통상적이나 늘 그러한 것은 아니다. 일반적으로, 광기전 전지는 회로, 디바이스 또는 장치에 전력을 제공하나, 검출 회로 소자, 또는 검출 회로 소자로부터의 정보의 출력을 제어하는 신호 또는 전류를 제공하지는 않는다. 그에 반해, 광검출기 또는 광전도체는 검출 회로 소자, 또는 검출 회로 소자로부터의 정보의 출력을 제어하는 신호 또는 전류를 제공하나, 회로 소자, 디바이스 또는 장치에 전력을 제공하지는 않는다.
종래에, 감광성 광전자 디바이스는 다수의 무기 반도체, 예컨대 결정질, 다결정질 및 비정질 규소, 갈륨 비소, 텔루르화카드뮴 등으로 구성되었다. 본원에서 용어 "반도체"는, 열 또는 전자 여기에 의해 전하 캐리어가 유도되었을 때 전기를 전도할 수 있는 물질을 가리킨다. 용어 "광전도성"은 일반적으로, 전자기 방사 에너지가 흡수되어 전기 전하 캐리어의 여기 에너지로 전환됨으로써 그 캐리어가 물질 내의 전기 전하를 전도, 즉 수송할 수 있는 것인 공정과 관련된다. 본원에서 용어 "광전도체" 및 "광전도 물질"은, 전자기 방사선을 흡수하여 전기 전하 캐리어를 발생시키는 특성을 위해 선택된 반도체 물질을 가리키는 데에 사용된다.
PV 디바이스는, 광전류 곱하기 광전압의 최대 산출치를 위한, 표준 조도 조건(즉, 1000 W/m2, AM1.5 스펙트럼 조도의 표준 시험 조건) 하에서의 최대 발전에 최적화될 수 있다. 표준 조도 조건 하에서의 이러한 전지의 전력 변환 효율은 다음의 3가지 파라미터들: (1) 제로 바이어스 하에서의 전류, 즉, 단락 전류 I SC(암페어로 나타냄), (2) 개방 회로 조건 하에서의 광전압, 즉, 개로 전압 VOC(볼트로 나타냄), 및 (3) 충전율 FF에 좌우된다.
PV 디바이스는, 부하를 가로질러 접속되고 광이 조사될 경우에 광 발생 전류를 생성한다. 무한 부하 하에서 조사될 경우, PV 디바이스는 그의 최대 가능한 전압, V 개방 회로, 또는 VOC를 발생시킨다. 전기 접점이 단락된 채로 조사될 경우, PV 디바이스는 최대 가능한 전류, I 단락, 또는 ISC를 발생시킨다. 발전에 실제로 사용될 경우, PV 디바이스는 유한 저항 부하에 접속되고, 전기 출력은 전류와 전압의 곱, I×V으로 주어진다. PV 디바이스에 의해 발생된 최대 총 전력은 본질적으로 곱, ISC×VOC를 초과하는 것이 불가능하다. 부하 값이 최대 전력 추출에 최적화될 경우, 전류 및 전압은 각각 Imax 및 Vmax의 값을 갖는다.
PV 디바이스에 대한 성능 지수는 다음과 같이 정의되는 충전율 FF이다:
FF = { Imax Vmax }/{ ISC VOC } (1)
상기 식에서, FF는 항상 1 미만인데, 실제 사용에서는 ISC와 VOC가 동시에 얻어지는 일이 없기 때문이다. 그렇기는 하지만, FF가 1에 근접할 수록 디바이스는 보다 적은 직렬 또는 내부 저항을 가지므로, 최적의 조건 하에서 부하에 대해 더 큰 비율의 ISC 과 VOC의 곱을 낸다. Pinc를 디바이스에 대한 입사 전력이라 할 때, 디바이스의 전력 효율 ηP는 하기 식으로 산출될 수 있다:
ηP = FF * (ISC * VOC) / Pinc
반도체의 상당한 부피를 차지하는 내부 발생 전기장을 생성하기 위한 통상적인 방법은, 적절히 선택된 전도 특성, 특히 분자 양자 에너지 상태의 분포와 관련된 전도 특성을 갖는 재료의 두 층을 병치하는 것이다. 이들 두 재료의 계면을 광기전 접합으로 부른다. 종래의 반도체 이론에서, PV 접합을 형성하기 위한 재료들은 이들이 n형 또는 p형이도록 제조할 수 있다. 여기서 n형은 다수 캐리어 유형이 전자임을 나타낸다. 이것은, 비교적 자유 에너지 상태인 다수의 전자들을 갖는 재료로서 여겨질 수 있다. 여기서 p형은 다수 캐리어 유형이 정공임을 나타낸다. 이러한 재료는 비교적 자유 에너지 상태인 다수의 정공을 갖는다. 배경 유형의, 즉, 광 발생된 것이 아닌, 다수 캐리어 농도는 의도적이든 의도적이지 않든 불순물 또는 결함에 의한 도핑에 주로 좌우된다. 불순물의 종류 및 농도는, 전도대 최소 에너지와 원자가대 최대 에너지 사이의 간극 내에서, 페르미 에너지 또는 준위의 값을 결정한다. 페르미 에너지는, 점유의 확률이 ½인 에너지 값으로 표시되는, 분자 양자 에너지 상태의 통계적 점유를 특징짓는다. 전도대 최소 에너지 부근의 페르미 에너지는 전자가 우세한 캐리어임을 나타낸다. 원자가대 최대 에너지 부근의 페르미 에너지는 정공이 우세한 캐리어임을 나타낸다. 따라서, 페르미 에너지는 종래의 반도체의 주요한 특성화 속성이며, 원형적 PV 구조는 종래에 p-n 접합이었다.
용어 "정류"는, 특히, 계면이 비대칭 전도 특성을 갖는다는 것, 즉, 계면이 바람직하게는 한 방향으로의 전자 전하 수송을 지지한다는 것을 나타낸다. 정류는 보통, 적절히 선택된 재료들 사이에 접합에서 발생하는 빌트인 전기장과 연관된다.
종래의 무기 반도체 PV 전지는 내부장을 형성하기 위해 p-n 접합를 채용한다. 고효율 PV 디바이스는 일반적으로 고가의 단결정 성장 기판 상에서 제조된다. 이들 성장 기판은, 에피층, 예컨대 활성층의 에피택셜 성장을 위한 완전 격자 및 구조 지지체의 형성에 사용될 수 있는 단결정 웨이퍼를 포함할 수 있다. 이들 에피층은 PV 디바이스에, 이들의 본래 성장 기판을 온전하게 둔 채로 일체화될 수 있다. 다르게는, 상기 에피층은 회수되어 호스트 기판과 재결합될 수 있다.
일부 예에서, 바람직한 광학 특성, 기계적 특성 또는 열 특성을 나타내는 호스트 기판에 에피층을 이송하는 것이 바람직할 수 있다. 예를 들어, 갈륨 비소(GaAs) 에피층은 규소(Si) 기판 상에서 성장될 수 있다. 그러나, 생성된 재료의 전자적 품질은 특정한 전자 용도에 불충분할 수 있다. 따라서, 격자 정합된 에피층의 높은 재료 품질을 유지하면서, 이들 에피층의 다른 기판과의 일체화를 허용하는 것이 바람직할 수 있다. 이는 에피택셜 리프트오프로 공지된 방법에 의해 수행될 수 있다. 에피택셜 리프트오프 공정에서, 에피층은 "리프트오프되는" 성장 기판이며 새로운 호스트 기판에 재결합(예컨대, 접착 또는 부착)될 수 있다.
이들은 바람직한 에피택셜 성장 특성을 제공할 수 있으나, 일반적인 성장 기판은 두꺼워서 초과 중량을 형성할 수 있으며, 수득된 디바이스는 약해서 부피가 큰 지지 시스템을 필요로 하는 경향이 있다. 에피택셜 리프트오프는, 에피층을 이들의 성장 기판으로부터 보다 효율적이고 경량이며 가요성인 호스트 기판으로 이전하는 바람직한 방법이다.
특히, 에피택셜 리프트오프는 희생층을 선택적으로 에칭하는 것에 의해 성장 기판으로부터 에피층을 분리하는 것을 가능케 한다. 리프트오프 계면은 희생층에서 정확하게 제어될 수 있다. 그러나 에피택셜 리프트오프는, 완료까지 일반적으로 수 시간 또는 심지어 수일이 소요되는 느린 공정일 수 있다. 따라서, 빠르고 정확하게 제어되는, 새로운 박막 리프트오프 방법을 도입하려는 요구가 있다.
본 개시내용은 에피택셜 리프트오프를 스폴링과 조합하는 것에 의해 상기 요구를 다루고 있다. 스폴링은 응력을 받는 층의 도움을 받는 균열 전파를 이용하는 신속한 리프트오프 공정이다. 응력을 받는 층은 기판에서 응력을 유도하고, 유도된 응력은 기판과 박막 층 사이의 계면에 평행한 방향으로 균열을 인도한다. 그러나 스폴링 단독으로는, 균열하는 계면을 정확하게 제어하지 못하는 것과 같은 단점을 겪는다. 예를 들어, 스폴링시에 균열 위치에서의 편차는 대략 마이크론일 수 있다. 본 개시내용의 독창적인 방법은 신속하고 정확하게 제어되는 박막 리프트오프 공정을 위해서 에피택셜 리프트오프와 스폴링 기술을 조합하며, 이로써 균열 전파가 희생층에서 제어되어, 제어된 균열 계면이 형성된다.
본원에 개시된 바와 같이, 성장 기판으로부터 에피층을 분리하는 방법은, 성장 기판, 희생층 및 에피층을 포함하는 성장 구조체를 제공하는 단계로서, 희생층은 성장 기판과 에피층 사이에 배치되는 것인 단계, 희생층 내에 1 이상의 노치(notch)를 에칭하는 단계, 및 1 이상의 노치에서 균열 전파에 의해 성장 구조체를 스폴링하여 성장 기판으로부터 에피층을 분리하는 단계를 포함한다.
성장 기판으로부터 에피층을 분리하는 방법으로서, 성장 기판 위에 희생층을 증착하고 희생층 위에 에피층을 증착하는 단계로서, 성장 기판, 희생층 및 에피층이 성장 구조체의 적어도 일부인 단계, 희생층 내에 1 이상의 노치를 에칭하는 단계, 및 1 이상의 노치에서 균열 전파에 의해 성장 구조체를 스폴링하여 성장 기판으로부터 에피층을 분리하는 단계를 포함하는 분리 방법이 또한 개시된다.
성장 기판으로부터 에피층을 분리하는 방법으로서, 성장 기판, 희생층 및 에피층을 포함하는 성장 구조체를 제공하는 단계로서, 희생층은 성장 기판과 에피층 사이에 배치되는 것인 단계, 에피층 위에 인장 응력 유도 층(tensile stressor layer)을 증착하는 단계, 및 희생층 내로 1 이상의 노치를 에칭하는 단계를 포함하는 분리 방법이 추가로 개시된다.
또한, 성장 기판으로부터 에피층을 분리하는 방법으로서, 성장 기판, 희생층, 에피층 및 하나 이상의 변형층을 포함하는 성장 구조체를 제공하는 단계로서, 희생층 및 하나 이상의 변형층은 성장 기판과 에피층 사이에 배치되는 것인 단계, 및 희생층에서 균열 전파에 의해 성장 구조체를 스폴링하여 성장 기판으로부터 에피층을 분리하는 단계를 포함하는 분리 방법이 개시되어 있다.
첨부의 도면은 본 명세서에 포함되는 것이며, 본 명세서의 일부를 구성한다.
도 1은 본 개시내용에 따른, 성장 기판으로부터 에피층을 분리하는 예시적인 방법을 도시한다.
도 2a, 2b2c는 본 개시내용에 따른 하나 이상의 변형층을 포함하는 성장 구조체들의 개략도를 도시한다.
본원에서 사용된 바와 같이, 용어 "III-V 재료"는 주기율표의 IIIA족 및 VA족으로부터의 원소들을 함유하는 화합물 결정을 지칭하기 위해 사용될 수 있다. 더 구체적으로, 용어 "III-V 재료"는 본원에서 갈륨(Ga), 인듐(In) 및 알루미늄(Al)의 군과, 비소(As), 인(P), 질소(N) 및 안티몬(Sb)의 군의 조합인 화합물을 지칭하기 위해 사용될 수 있다.
본원에서 III-V 화합물은 약기된 형태로 명명됨을 주지해야 한다. 2성분 재료는 대략 1:1 몰비의 III족:V족 화합물 상태인 것으로 여겨진다. 3성분 이상의 시스템(예컨대 InGaAlAsP)에서, III족 종류(즉 In, Ga 및 Al)의 합은 대략 1이고 V족 성분(즉, As 및 P)의 합은 대략 1이며, 따라서 III족 대 V족의 비율은 대략 일치한다.
III-V 화합물의 명칭은, 주위의 문맥으로부터 추론되는 바와 같이, 격자 정합 또는 격자 부정합(변형)을 성취하기 위해 필요한 화학량론비에 따르는 것으로 추정된다. 추가로, 명칭은 다소 뒤바뀔 수 있다. 예를 들어, AlGaAs와 GaAlAs는 동일한 물질이다.
본원에서 사용된 바와 같이, 용어 "층"은 감광성 디바이스로서, 그의 주요 치수가 X-Y, 즉, 그의 길이 및 폭을 따르는 것인 감광성 디바이스의 부재 또는 구성요소를 가리키며, 일반적으로 조명의 입사면에 수직이다. 용어 "층"은 반드시 재료의 단일 층 또는 시트로 국한되는 것이 아님을 이해해야 한다. 층은 재료의 몇몇 시트들의 조합체 또는 적층체를 포함할 수 있다. 또한, 특정 층의 표면은, 다른 재료(들) 또는 층(들)과의 상기 층의 계면(들)을 비롯하여, 불완전할 수 있으며, 여기서 상기 표면은 다른 재료(들) 또는 층(들)과의 상호 침투형, 얽어매인 형태 또는 회선 형태의 망상을 나타냄을 이해해야 한다. 마찬가지로, 층은 불연속적일 수 있어서, X-Y 치수를 따른 상기 층의 연속성이 방해되거나, 아니면 다른 층(들) 또는 재료(들)에 의해 중단될 수 있음을 또한 이해해야 한다.
제1 층이 제2 층의 "위로" 또는 "위에" 배치 또는 증착된 것으로 기술할 때에는, 제1 층이 구조체의 기판으로부터 보다 멀리 위치하고 있는 것이다. 제1 층이 제2 층과 "물리적으로 접촉하여" 또는 제2 층 "상에" 배치 또는 증착된 것으로 명시하지 않은 한, 제1 층과 제2 층 사이에는 다른 층들이 있을 수 있다. 예를 들어, 희생층은 사이에 여러 층이 존재하는 경우에도 성장 기판 "위로" 또는 "위에" 배치된 것으로 기술될 수 있다. 마찬가지로, 제1 층이 제2 층과 제3 층 "사이에" 배치 또는 증착된 것으로 기술할 때에는, 제1 층이 제2 층 및/또는 제3 층과 "물리적으로 접촉하여", 또는 제2 층 및/또는 제3 층 "상에" 배치 또는 증착된 것으로 명시하지 않은 한, 제1 층과 제2 층 사이에, 및/또는 제1 층과 제3 층 사이에 다른 층들이 있을 수 있다.
본원에서 사용된 바와 같이, "인장 응력 유도 층"은, 인장 응력을 받는 층 또는 인장 응력을 받게 될 수 있는 층이다.
본원에서 사용된 바와 같이, "인장 응력" 또는 "인장 변형"은 재료 또는 층이 기판에 평행한 인장력 하에 있는 것을 의미한다.
본원에서 사용된 바와 같이, "압축 변형"은 재료 또는 층이 기판에 평행한 압축 하에 있는 것을 의미한다.
본원에서 사용된 바와 같이, 용어 "스폴링"은 보다 작은 단편으로 분할하는 것을 의미한다. 예를 들어, 본원에 기술된 바와 같은 "성장 구조체를 스폴링하는 것"은 성장 기판으로부터의 에피층의 분리를 일으킨다.
본 개시내용의 한 양태에서, 성장 기판으로부터 에피층을 분리하는 방법은, 성장 기판, 희생층 및 에피층을 포함하는 성장 구조체를 제공하는 단계로서, 희생층은 성장 기판과 에피층 사이에 배치되는 것인 단계, 희생층 내에 1 이상의 노치를 에칭하는 단계, 및 1 이상의 노치에서 균열 전파에 의해 성장 구조체를 스폴링하여 성장 기판으로부터 에피층을 분리하는 단계를 포함한다.
도 1은 본 개시내용에 따른, 성장 기판으로부터 에피층을 분리하는 방법의 예시를 도시한다. 단계 1에서, 성장 기판, 희생층 및 에피층을 갖는 성장 구조체가 제공된다. 성장 기판은 단결정 웨이퍼 재료를 비롯하여, 임의의 수의 재료들을 포함할 수 있다. 일부 실시양태에서, 성장 기판은 단결정 웨이퍼이다. 일부 실시양태에서, 성장 기판은 게르마늄(Ge), Si, GaAs, InP, GaP, GaN, GaSb, AlN, SiC, CdTe, 사파이어, 및 이들의 조합으로부터 선택된 재료를 포함할 수 있다. 일부 실시양태에서, 성장 기판은 GaAs를 포함한다. 일부 실시양태에서, 성장 기판은 InP룰 포함한다. 일부 실시양태에서, 성장 기판을 포함하는 재료는 도핑될 수 있다. 적합한 도펀트는 아연(Zn), Mg(및 기타 IIA족 화합물), Zn, Cd, Hg, C, Si, Ge, Sn, O, S, Se, Te, Fe 및 Cr을 포함할 수 있으나, 이들로 한정되는 것은 아니다. 예를 들어, 성장 기판은 Zn 및/또는 S로 도핑된 InP를 포함할 수 있다. 달리 명시하지 않은 한, 예를 들어 InP를 포함하는 층에 대한 언급은, 그의 비도핑 및 도핑(예컨대, p-InP, n-InP) 형태의 InP를 망라하는 것임을 이해해야 한다. 적합한 도펀트 선택은, 예를 들어 기판의 반절연 성질, 또는 그 내부에 존재하는 임의의 결함에 좌우될 수 있다.
성장 구조체의 에피층은 임의의 활성층 또는 활성층들의 집합체를 지칭한다. 에피층은, 예를 들어 감광성 디바이스, 예컨대 광기전 디바이스에서 사용하기에 바람직할 수 있는 임의의 활성 물질을 포함할 수 있다. 따라서, 일부 실시양태에서, 에피층은 "디바이스 영역"으로 여겨질 수 있다. 일부 실시양태에서, 에피층은 1 이상의 III-V 재료를 포함한다.
성장 구조체의 희생층은 ELO와 스폴링 기술의 조합을 통해 박리층으로서 작용한다. 희생층은 에피층에 격자 정합 또는 부정합될 수 있다. 에피층 및/또는 성장 기판의 에칭을 최소화 또는 배제하면서 희생층 내에 1 이상의 노치가 에칭될 수 있도록, 희생층은 에피층 및/또는 성장 기판에 대해 높은 에칭 선택도를 갖는 것이 선택될 수 있다. 일부 실시양태에서, 희생층은 III-V 재료를 포함한다. 일부 실시양태에서, III-V 재료는 AlAs, AlInP 및 AlGaInP로부터 선택된다. 특정 실시양태에서, 희생층은 AlAs를 포함한다. 일부 실시양태에서, 희생층은 약 2 nm ∼ 약 200 nm, 예컨대 약 4 nm ∼ 약 100 nm, 약 4 nm ∼ 약 80 nm, 또는 약 4 nm ∼ 약 25 nm 범위의 두께를 갖는다.
성장 구조체는 성장 기판과 에피층 사이에 배치된 하나 이상의 변형층을 더 포함할 수 있다. 일부 실시양태에서, 하나 이상의 변형층은 성장 기판과 희생층 사이에 배치된다. 일부 실시양태에서, 하나 이상의 변형층은 희생층과 에피층 사이에 배치된다. 하나 이상의 변형층을 포함하는 비제한의 예시적인 실시양태가 도 2에 도시되어 있다. 도 2a는 희생층과 에피층 사이에 변형층을 포함하는 성장 구조체를 도시한다. 도 2b에서, 변형층은 성장 기판과 희생층 사이에 배치된다. 그리고 2c에서, 제1 변형층은 성장 기판과 희생층 사이에 배치되고, 제2 변형층은 희생층과 에피층 사이에 배치된다. 하나 이상의 변형층은 희생층에 격자 부정합될 수 있다. 일부 실시양태에서, 하나 이상의 변형층은 희생층과 물리적으로 접촉한다.
일부 실시양태에서, 하나 이상의 변형층은 독립적으로 인장 또는 압축 변형된다. 특정 실시양태에서, 하나 이상의 변형층은 압축 변형된다. 다른 실시양태에서, 하나 이상의 변형층은 인장 변형된다.
일부 실시양태에서, 성장 구조체가 도 2a에서와 바와 같이 희생층과 에피층 사이에 배치된 변형층을 포함하는 경우, 변형층은 인장 변형된다. 일부 실시양태에서, 성장 구조체가 2b에서와 같이 성장 기판과 희생층 사이에 배치된 변형층을 포함하는 경우, 변형층은 압축 변형된다. 일부 실시양태에서, 2c에서와 같이 제1 변형층이 성장 기판과 희생층 사이에 배치되고, 제2 변형층이 희생층과 에피층 사이에 배치되는 경우, 제1 변형층은 압축 변형되고 제2 변형층은 인장 변형된다.
일부 실시양태에서, 하나 이상의 변형층은 독립적으로 하나 이상의 III-V 재료를 포함할 수 있다. 적합한 III-V 재료는 InP, InGaAs, AlInP, GaInP, InAs, InSb, GaP, AlP, GaSb, AlSb 및 GaAs를 포함하나, 이들로 한정되는 것은 아니다.
성장 구조체는 하나 이상의 버퍼층, 또는 하나 이상의 보호층을 포함할 수 있다. 보호층은 성장 기판과 희생층 사이에 및/또는 희생층과 에피층 사이에 배치될 수 있다. 이들 층은 에피택셜 리프트오프 및 스폴링 기술 수행 동안에 성장 기판 및/또는 에피층을 보호하여, 성장 기판의 연속적인 재사용을 가능하게 하는 역할을 한다. 미국 특허 제8,378,385호 및 미국 특허 공개 번호 US 2013/0043214는 버퍼층 및 보호층 체계의 개시내용에 대해서 참조로서 본원에 인용된다.
성장 구조체를 제조하기 위한 적합한 증착법은 가스 소스 분자 빔 에피택시, MOCVD(금속 유기 화학적 증기 증착), MOVPE(금속 유기 증기상 에피택시), HVPE(수소화물 증기상 에피택시), 고체 소스 MBE, 및 화학적 빔 에피택시를 포함하나, 이들로 한정되는 것은 아니다.
도 1의 단계 2에 도시된 바와 같이, 1 이상의 노치는 희생층 내에 형성된다. 단계 2에 도시된 1 이상의 노치는 단지 예시적인 것이다. 본 개시내용에 따르면, 1 이상의 노치는 성장 기판으로부터 에피층을 분리하기 위해 성장 구조체 내에 유도된 인장 응력을 집중시킬 수 있다. 1 이상의 노치는 희생층을 에칭하는 것에 의해 형성될 수 있다. 일부 실시양태에서, 희생층은 에칭제로 습식 에칭되어 1 이상의 노치를 형성한다. 한 비제한적 기술은 성장 구조체를 에칭제에 디핑 또는 침지하는 것이다. 일부 실시양태에서, 희생층은 에칭제로 증기 에칭되어 1 이상의 노치를 형성한다.
에칭제는 희생층을 선택적으로 에칭하도록 선택될 수 있다. 예를 들어, 에피층 및/또는 성장 기판에 대한 희생층의 에칭 선택도는 약 102:1 이상, 예컨대 약 103:1, 104:1, 105:1, 106:1 또는 107:1 이상일 수 있다. 일부 실시양태에서, 에칭제는 HF를 포함한다. 본 개시내용에 따르면, 희생층은 그 전체가 에칭되지 않아, 성장 기판으로부터의 에피층의 박리를 야기함을 주지해야 한다. 오히려, 희생층은 오직 부분적으로만 에칭되어 1 이상의 노치를 형성한다.
도 1의 단계 3에서, 성장 구조체는 1 이상의 노치에서 균열 전파에 의해 스폴링되어 성장 기판으로부터 에피층을 분리한다. 스폴링은 당업계에 공지된 기술에 따라 수행될 수 있다. 일부 실시양태에서, 도면에 도시된 바와 같이, 스폴링 단계는 에피층 위에 인장 응력 유도 층을 증착하는 단계를 포함한다. 일부 실시양태에서, 인장 응력 유도 층은 에피층과 물리적으로 접촉한다. 일부 실시양태에서는, 추가의 층 또는 층들이 에피층과 인장 응력 유도 층 사이에 위치한다. 예를 들어, 인장 응력 유도 층은 에피층 위의 핸들 상에 및/또는 그 위에 증착될 수 있다. 일부 실시양태에서, 인장 응력 유도 층은 금속 및 폴리머로부터 선택된 재료를 포함한다. 적합한 금속으로는 Ni, Ir, Cr, Fe, W, 및 이들의 합금, 예컨대 NiFe가 있으나, 이들로 한정되는 것은 아니다. 다른 금속이 사용될 수도 있다. 폴리테트라플루오로에틸렌, 폴리이미드, 및 하위층(들)과 일치하지 않는 열팽창 계수(CTE)를 갖는 기타 폴리머들은, 인장 응력 유도 층으로서 이용될 수 있는 폴리머의 예이다. 인장 응력 유도 층은 이러한 재료의 증착을 위한 당업계에 공지된 기술, 예컨대, 딥 코팅, 스핀 코팅, 스퍼터링, 화학적 증기 증착, 물리적 증기 증착, 도금 등에 따라 증착될 수 있다. 인장 응력 유도 층의 "증착"은 성장 구조체에 응력 유도 층을 고정시키는 다른 기술, 예컨대 부착(예컨대, 인장 응력 유도 폴리머 테이프가 사용되는 경우)을 또한 포함한다.
인장 응력 유도 층은 증착시에 인장 응력을 받아, 성장 구조체에 응력을 유도할 수 있다. 적합한 증착 기술로는 전기 도금 및 스퍼터링에 의한 물리적 증기 증착이 있으나, 이에 한정되는 것은 아니다. 인장 응력의 정도는, 당업계에 공지된 기술에 따라, 예컨대 공정 파라미터를 조절하는 것에 의해 조절될 수 있다. 예를 들어, 응력의 정도는 스퍼터링 동안에 압력을 조절하는 것, 또는 전기 도금 동안에 인가 전류를 조절하는 것에 의해 조절될 수 있다. 일부 실시양태에서, 응력의 정도는 약 100 MPa ∼ 약 10 GPa 범위일 수 있다. 일부 실시양태에서, 인장 응력 유도 층은 약 0.1 ㎛ ∼ 약 50 ㎛ 범위의 두께를 갖는다.
에칭 단계로 인해, 응력은 희생층 내의 1 이상의 노치에 집중된다. 당해 성장 구조체 시스템의 정황에서 충분히 클 경우, 응력은, 단계 3(계속됨)에 도시된 바와 같이 1 이상의 노치에서 균열 전파에 의해 성장 구조체의 스폴링을 개시하여, 성장 기판으로부터 에피층을 분리할 것이다.
희생층 내의 1 이상의 노치는, 응력을 1 이상의 노치에서 집중시키는 것에 의해 스폴링 계면의 제어에 조력한다. 인장 응력 유도 층 중의 응력의 정도 및 응력 유도 층의 두께는 또한 희생층에서 스폴링 계면을 제어하기 위해 최적화될 수 있다. 예를 들어, 에피층의 두께는 인장 응력 유도 층 중의 필요한 응력의 정도에 영향을 줄 수 있다. 이들 기술은 리프트오프 시간을 최소화하고 매끄러운 리프트오프 계면을 생성하기 위해 이용된다.
일부 실시양태에서는, 인장 응력 유도 층의 인장 응력을 증가시켜 스폴링을 개시 또는 촉진하기 위해서 추가의 공정이 수행된다. 예를 들어, 도 1의 선택적인 단계 4에 도시된 바와 같이, 일부 실시양태에서, 스폴링 단계는 인장 응력 유도 층을 가열하는 단계, 인장 응력 유도 층을 냉각하는 단계, 또는 이들의 조합을 더 포함한다. 이들 실시양태 중 일부에서, 인장 응력 유도 층은, 하위층(들)의 열팽창 계수(CTE)(상대적으로 작음)와 상이한 CTE(상대적으로 큼)를 가짐으로써 온도 변화가 응력 유도 층에 인장 응력을 주도록 선택된다. 온도 변화를 유도하는 한 비제한 기술은, 성장 구조체 및 인장 응력 유도 층을 어닐링하는 것이다(인장 응력 유도 층은 성장 구조체에 부착되어 있음). 어닐링은 인장 응력을 유도하기 위해 냉각이 후속될 수 있다. 온도 변화를 유도하는 다른 비제한 기술은, 예를 들어 성장 구조체 및 인장 응력 유도 층을 액체 질소에 침지시키거나 성장 구조체 및 인장 응력 유도 층을 드라이 아이스의 표면 상에 두는 것에 의해, 성장 구조체 및 인장 응력 유도 층을 냉각시키는 것이다.
일부 실시양태에서, 스폴링 단계는, 인장 응력 유도 층 위에 핸들을 배치하고 그 핸들을 사용하여 균열 전파를 개시 또는 촉진하는 단계를 더 포함한다. 인장 응력 유도 층이 충분히 두꺼운 실시양태에서는, 인장 응력 유도 층이 핸들로서 사용되어 균열 전파를 개시 또는 촉진할 수 있다.
일부 실시양태에서, 인장 응력 유도 층은 그의 증착시에 인장 응력을 받지 않고, 인장 응력을 유도하여 스폴링을 개시하기 위해서 추가의 공정이 필요하다. 인장 응력은 상기에 논한 기술들에 따라 유도될 수 있다. 예를 들어, 스폴링 단계는 인장 응력 유도 층을 가열하는 단계, 인장 응력 유도 층을 냉각하는 단계, 또는 이들의 조합을 더 포함할 수 있다. 상기에 또한 논한 바와 같이, 인장 응력 유도 층은, 하위층(들)의 열팽창 계수(CTE)와 상이한 CTE를 가짐으로써 온도 변화가 응력 유도 층에 인장 응력을 주도록 선택될 수 있다.
본원에 기술된 바와 같이 성장 기판이 하나 이상의 변형층을 포함하는 실시양태에서, 하나 이상의 변형층은 스폴링 공정을 촉진 및 제어할 수 있다. 예를 들어, 하나 이상의 변형층은 희생층에 변형을 유도하여 희생층을 기계적으로 약화시킬 수 있으며, 이로써 희생층의 1 이상의 노치에서 균열 전파를 촉진 및 제어할 수 있다. 하나 이상의 변형층은, 에칭 및 스폴링 단계 동안에 성장 기판 및/또는 에피층을 보호하기 위한 하나 이상의 보호층으로서의 역할을 할 수도 있다.
성장 구조체의 희생층이 기계적으로 약한 경우, 본 개시내용의 방법은 에칭 단계를 포함하지 않을 수 있다. 기계적으로 약한 희생층은 희생층에서의 스폴링을 제어 및 인도하는 역할을 한다. 본원에 기술된 바와 같이, 희생층이 변형되거나 성장 구조체가 하나 이상의 변형층을 포함하여, 희생층에 변형을 유도할 수 있다. 일부 실시양태에서, 희생층은 에피층에 격자 부정합된다. 일부 실시양태에서, 하나 이상의 변형층은 희생층에 격자 부정합된다.
본 개시내용은, 성장 기판으로부터 에피층을 분리하는 방법으로서, 성장 기판 위에 희생층을 증착하고 희생층 위에 에피층을 증착하는 단계로서, 성장 기판, 희생층 및 에피층이 성장 구조체의 적어도 일부인 단계, 희생층 내에 1 이상의 노치를 에칭하는 단계, 및 1 이상의 노치에서 균열 전파에 의해 성장 구조체를 스폴링하여 성장 기판으로부터 에피층을 분리하는 단계를 포함하는 분리 방법을 또한 포함한다.
희생층 및 에피층은, 예를 들어 성장 구조체의 제조를 위한 상기 기술된 증착 기술을 이용하여, 성장 기판 위에 증착될 수 있다.
예를 들어 버퍼층 및/또는 보호층과 같은 추가의 층이, 또한 성장 구조체의 일부로서 증착될 수 있다.
에칭 및 스폴링 단계는 상기 기술된 바와 같이, 그리고 1에 도시된 바와 같이 실시될 수 있다.
일부 실시양태에서, 본 방법은 상기 기술한 바와 같이, 성장 기판과 에피층 사이에 하나 이상의 변형층을 증착하는 단계를 더 포함한다. 일부 실시양태에서, 하나 이상의 변형층을 증착하는 단계는, 에피층을 증착하기 전에 희생층 위에 변형층을 증착하는 것을 포함한다. 일부 실시양태에서, 하나 이상의 변형층을 증착하는 단계는 희생층의 증착 전에 성장 기판 위에 변형층을 증착하는 것을 포함한다. 일부 실시양태에서, 하나 이상의 변형층을 증착하는 단계는 희생층의 증착 전에 성장 기판 위에 제1 변형층을 증착하고, 에피층의 증착 전에 희생층 위에 제2 변형층을 증착하는 것을 포함한다.
본 개시내용의 다른 양태에서, 성장 기판으로부터 에피층을 분리하기 위한 방법은, 성장 기판, 희생층 및 에피층을 포함하는 성장 구조체를 제공하는 단계로서, 희생층은 성장 기판과 에피층 사이에 배치되는 것인 단계, 상기 기술한 바와 같이 에피층 위에 인장 응력 유도 층을 증착하는 단계, 및 상기 기술한 바와 같이 희생층 내에 1 이상의 노치를 에칭하는 단계를 포함한다. 본 개시내용의 이 양태는 희생층 내에 1 이상의 노치를 에칭하는 단계 전에 인장 응력 유도 층을 증착하는 것 이외에는, 도 1에 도시된 방법과 유사하다.
성장 구조체를 제공하기 위해서, 희생층 및 에피층은, 예를 들어 상기 기술된 증착 기술을 이용하여 성장 기판 위에 증착할 수 있다. 성장 구조체는 상기 기술한 바와 같이 추가의 층을 또한 포함할 수 있다.
상기 기술한 바와 같이, 인장 응력 유도 층은 그의 증착시에 인장 응력을 받거나 받지 않을 수 있다. 인장 응력 또는 추가의 인장 응력은 상기 기술한, 그리고 당업계에 공지된 바와 같은 기술에 따라 인장 응력 유도 층에서 유도될 수 있다. 일부 실시양태에서, 인장 응력 유도 층은, 에칭 단계의 수행시에 성장 구조체가 1 이상의 노치에서 균열 전파에 의해 스폴링되어 성장 기판으로부터 에피층을 분리하도록, 충분히 인장 응력을 받는다.
일부 실시양태에서, 본 방법은, 인장 응력 유도 층에서 응력을 유도하기 위한 상기 기술된 임의의 기술에 따라, 1 이상의 노치에서 균열 전파에 의해 성장 구조체를 스폴링하여 성장 기판으로부터 에피층을 분리하는 단계를 더 포함한다. 예를 들어, 스폴링 단계는 인장 응력 유도 층 위에 핸들을 배치하고 그 핸들을 사용하여 균열 전파를 개시하는 단계를 포함할 수 있다. 스폴링 단계는, 특히, 일치하지 않는 CTE를 이용하는 실시양태에 있어서, 상기 기술된 바와 같이 인장 응력 유도 층을 가열하는 단계, 인장 응력 유도 층을 냉각하는 단계, 또는 이들의 조합을 포함할 수 있다.
성장 구조체는 상기 기술한 바와 같이 하나 이상의 변형층을 더 포함할 수 있다.
본원에 기술된 실시양태는 매우 다양한 구조들과 함께 이용될 수 있음을 이해해야 한다. 구체적으로 기술하지 않은 추가의 층도 또한 포함될 수 있다. 구체적으로 기술된 것 이외의 재료가 사용될 수 있다. 본원에서 다양한 층들에 주어진 명칭은, 엄격히 한정하는 것으로 의도된 것은 아니다.
달리 명시하지 않은 한, 발명의 설명 및 청구범위에서 사용된, 성분량, 반응 조건, 분석 측정치 등을 나타내는 모든 숫자들은, 모든 예시에 있어서 용어 "약"에 의해 수식되는 것으로서 이해되어야 한다. 따라서, 반대로 명시하지 않은 한, 발명의 설명 및 첨부의 청구범위에 개시된 수치 파라미터는, 본 개시내용에 의해 얻으려고 하는 소정의 특성들에 따라 달라질 수 있는 근사치이다. 아무리 못해도, 그리고 청구범위와 균등한 범위의 교리의 적용을 제한하고자 함 없이, 각각의 수치 파라미터는 유효 숫자 자릿수 및 원래의 반올림식 접근을 감안하여 해석해야 한다.

Claims (48)

  1. 성장 기판으로부터 에피층을 분리하는 방법으로서,
    성장 기판, 희생층 및 에피층을 포함하는 성장 구조체를 제공하는 단계로서, 희생층은 성장 기판과 에피층 사이에 배치되는 것인 단계;
    희생층 내에 1 이상의 노치(notch)를 에칭하는 단계; 및
    1 이상의 노치에서 균열 전파에 의해 성장 구조체를 스폴링하여 성장 기판으로부터 에피층을 분리하는 단계
    를 포함하는 분리 방법.
  2. 제1항에 있어서, 에칭 단계는 습식 에칭에 의해 수행되는 것인 분리 방법.
  3. 제1항에 있어서, 스폴링 단계는 에피층 위에 인장 응력 유도 층(tensile stressor layer)을 증착하는 단계를 포함하는 것인 분리 방법.
  4. 제3항에 있어서, 인장 응력 유도 층은 금속 및 폴리머로부터 선택된 재료를 포함하는 것인 분리 방법.
  5. 제4항에 있어서, 재료는 Ni, Ir, Cr, Fe, W, 및 이들의 합금으로부터 선택된 금속인 분리 방법.
  6. 제3항에 있어서, 인장 응력 유도 층은 증착시에 인장 응력을 받는 것인 분리 방법.
  7. 제6항에 있어서, 스폴링 단계는 인장 응력 유도 층 위에 핸들을 배치하고 그 핸들을 사용하여 균열 전파를 개시하는 단계를 더 포함하는 것인 분리 방법.
  8. 제6항에 있어서, 스폴링 단계는 인장 응력 유도 층을 가열하는 단계, 인장 응력 유도 층을 냉각하는 단계, 또는 이들의 조합을 더 포함하는 것인 분리 방법.
  9. 제3항에 있어서, 스폴링 단계는 인장 응력 유도 층을 가열하는 단계, 인장 응력 유도 층을 냉각하는 단계, 또는 이들의 조합을 더 포함하는 것인 분리 방법.
  10. 제1항에 있어서, 성장 구조체는 성장 기판과 에피층 사이에 배치된 하나 이상의 변형층을 더 포함하는 것인 분리 방법.
  11. 제10항에 있어서, 하나 이상의 변형층은 독립적으로 압축 변형 또는 인장 변형을 나타내는 것인 분리 방법.
  12. 제10항에 있어서, 하나 이상의 변형층은 독립적으로 하나 이상의 III-V 재료를 포함하는 것인 분리 방법.
  13. 제12항에 있어서, 하나 이상의 변형층은 희생층에 격자 부정합되어 있는 것인 분리 방법.
  14. 제12항에 있어서, III-V 재료는 InP, InGaAs, AlInP, GaInP, InAs, InSb, GaP, AlP, GaSb, AlSb 및 GaAs로부터 선택되는 것인 분리 방법.
  15. 제10항에 있어서, 하나 이상의 변형층은 성장 기판과 희생층 사이에 배치된 제1 변형층, 및 희생층과 에피층 사이에 배치된 제2 변형층을 포함하는 것인 분리 방법.
  16. 제1항에 있어서, 성장 기판은 단결정 웨이퍼 재료를 포함하는 것인 분리 방법.
  17. 제1항에 있어서, 성장 기판은 Ge, Si, GaAs, InP, GaP, GaN, GaSb, AlN, SiC, CdTe, 사파이어, 및 이들의 조합으로부터 선택된 재료를 포함하는 것인 분리 방법.
  18. 제1항에 있어서, 희생층은 AlAs를 포함하는 것인 분리 방법.
  19. 성장 기판으로부터 에피층을 분리하는 방법으로서,
    성장 기판 위에 희생층을 증착하고 희생층 위에 에피층을 증착하는 단계로서, 성장 기판, 희생층 및 에피층이 성장 구조체의 적어도 일부인 단계;
    희생층 내에 1 이상의 노치를 에칭하는 단계; 및
    1 이상의 노치에서 균열 전파에 의해 성장 구조체를 스폴링하여 성장 기판으로부터 에피층를 분리하는 단계
    를 포함하는 분리 방법.
  20. 제19항에 있어서, 에칭 단계는 습식 에칭에 의해 수행되는 것인 분리 방법.
  21. 제19항에 있어서, 스폴링 단계는 에피층 위에 인장 응력 유도 층을 증착하는 단계를 포함하는 것인 분리 방법.
  22. 제21항에 있어서, 스폴링 단계는 인장 응력 유도 층을 가열하는 단계, 인장 응력 유도 층을 냉각하는 단계, 또는 이들의 조합을 더 포함하는 것인 분리 방법.
  23. 제19항에 있어서, 성장 기판과 에피층 사이에 하나 이상의 변형층을 증착하는 단계를 더 포함하는 분리 방법.
  24. 성장 기판으로부터 에피층을 분리하는 방법으로서,
    성장 기판, 희생층 및 에피층을 포함하는 성장 구조체를 제공하는 단계로서, 희생층은 성장 기판과 에피층 사이에 배치되는 것인 단계;
    에피층 위에 인장 응력 유도 층을 증착하는 단계; 및
    희생층 내로 1 이상의 노치를 에칭하는 단계
    를 포함하는 분리 방법.
  25. 제24항에 있어서, 에칭 단계는 습식 에칭에 의해 수행되는 것인 분리 방법.
  26. 제24항에 있어서, 인장 응력 유도 층은 금속 및 폴리머로부터 선택된 재료를 포함하는 것인 분리 방법.
  27. 제26항에 있어서, 재료는 Ni, Ir, Cr, Fe, W, 및 이들의 합금으로부터 선택된 금속인 분리 방법.
  28. 제24항에 있어서, 인장 응력 유도 층은, 에칭 단계 수행시에 성장 구조체가 1 이상의 노치에서 균열 전파에 의해 스폴링되어 성장 기판으로부터 에피층을 분리하도록, 충분히 인장 응력을 받는 것인 분리 방법.
  29. 제24항에 있어서, 1 이상의 노치에서 균열 전파에 의해 성장 구조체를 스폴링하여 성장 기판으로부터 에피층을 분리하는 단계를 더 포함하는 분리 방법.
  30. 제29항에 있어서, 스폴링 단계는, 인장 응력 유도 층 위에 핸들을 배치하고 그 핸들을 사용하여 균열 전파를 개시하는 단계를 포함하는 것인 분리 방법.
  31. 제29항에 있어서, 스폴링 단계는 인장 응력 유도 층을 가열하는 단계, 인장 응력 유도 층을 냉각하는 단계, 또는 이들의 조합을 더 포함하는 것인 분리 방법.
  32. 제24항에 있어서, 성장 구조체는 성장 기판과 에피층 사이에 배치된 하나 이상의 변형층을 더 포함하는 것인 분리 방법.
  33. 제32항에 있어서, 하나 이상의 변형층은 독립적으로 하나 이상의 III-V 재료를 포함하는 것인 분리 방법.
  34. 제32항에 있어서, 하나 이상의 변형층은 희생층에 격자 부정합되어 있는 것인 분리 방법.
  35. 성장 기판으로부터 에피층을 분리하는 방법으로서,
    성장 기판, 희생층, 에피층 및 하나 이상의 변형층을 포함하는 성장 구조체를 제공하는 단계로서, 희생층 및 하나 이상의 변형층은 성장 기판과 에피층 사이에 배치되는 것인 단계; 및
    희생층에서 균열 전파에 의해 성장 구조체를 스폴링하여 성장 기판으로부터 에피층을 분리하는 단계
    를 포함하는 분리 방법.
  36. 제35항에 있어서, 하나 이상의 변형층은 성장 기판과 희생층 사이에 배치되는 것인 분리 방법.
  37. 제35항에 있어서, 하나 이상의 변형층은 희생층과 에피층 사이에 배치되는 것인 분리 방법.
  38. 제35항에 있어서, 하나 이상의 변형층은 독립적으로 압축 변형 또는 인장 변형을 나타내는 것인 분리 방법.
  39. 제35항에 있어서, 하나 이상의 변형층은 독립적으로 하나 이상의 III-V 재료를 포함하는 것인 분리 방법.
  40. 제39항에 있어서, 하나 이상의 변형층은 희생층에 격자 부정합되어 있는 것인 분리 방법.
  41. 제39항에 있어서, III-V 재료는 InP, InGaAs, AlInP, GaInP, InAs, InSb, GaP, AlP, GaSb, AlSb 및 GaAs로부터 선택되는 것인 분리 방법.
  42. 제35항에 있어서, 하나 이상의 변형층은 성장 기판과 희생층 사이에 배치된 제1 변형층, 및 희생층과 에피층 사이에 배치된 제2 변형층을 포함하는 것인 분리 방법.
  43. 제42항에 있어서, 제1 변형층은 압축 변형되고 제2 변형층은 인장 변형된 것인 분리 방법.
  44. 제35항에 있어서, 스폴링 단계는 에피층 위에 인장 응력 유도 층을 증착하는 단계를 포함하는 것인 분리 방법.
  45. 제44항에 있어서, 인장 응력 유도 층은 금속 및 폴리머로부터 선택된 재료를 포함하는 것인 분리 방법.
  46. 제45항에 있어서, 재료는 Ni, Ir, Cr, Fe, W, 및 이들의 합금으로부터 선택된 금속인 분리 방법.
  47. 제44항에 있어서, 스폴링 단계는, 인장 응력 유도 층 위에 핸들을 배치하고 그 핸들을 사용하여 균열 전파를 개시하는 단계를 더 포함하는 것인 분리 방법.
  48. 제44항에 있어서, 스폴링 단계는 인장 응력 유도 층을 가열하는 단계, 인장 응력 유도 층을 냉각하는 단계, 또는 이들의 조합을 더 포함하는 것인 분리 방법.
KR1020167007824A 2013-08-26 2014-08-26 에피택셜 리프트오프와 스폴링의 조합을 통한 박막 리프트오프 KR20160048142A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361870062P 2013-08-26 2013-08-26
US61/870,062 2013-08-26
PCT/US2014/052642 WO2015073089A1 (en) 2013-08-26 2014-08-26 Thin film lift-off via combination of epitaxial lift-off and spalling

Publications (1)

Publication Number Publication Date
KR20160048142A true KR20160048142A (ko) 2016-05-03

Family

ID=52630477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167007824A KR20160048142A (ko) 2013-08-26 2014-08-26 에피택셜 리프트오프와 스폴링의 조합을 통한 박막 리프트오프

Country Status (7)

Country Link
US (1) US10186629B2 (ko)
EP (1) EP3039708A1 (ko)
JP (1) JP2016532303A (ko)
KR (1) KR20160048142A (ko)
CN (1) CN105593974A (ko)
TW (1) TW201517158A (ko)
WO (1) WO2015073089A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991374B2 (en) 2016-07-27 2018-06-05 Electronics And Telecommunications Research Institute Semiconductor device and method for manufacturing the same
WO2019194395A1 (ko) * 2018-04-05 2019-10-10 엘지전자 주식회사 화합물 반도체 태양전지의 제조 방법
KR20210034376A (ko) * 2019-09-20 2021-03-30 재단법인대구경북과학기술원 전자장치 제조방법
KR20210105993A (ko) * 2018-12-29 2021-08-27 크리,인코포레이티드 캐리어를 이용하여 레이저 손상 영역을 따라 결정질 물질을 분할하는 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460948B2 (en) * 2015-09-04 2019-10-29 International Business Machines Corporation Stress assisted wet and dry epitaxial lift off
KR101888585B1 (ko) * 2015-12-29 2018-08-16 (재)한국나노기술원 Iii-v족 화합물 활용층 형성용 기판 및 iii-v족 화합물 활용층 제조방법
CN110072336B (zh) * 2018-01-23 2020-11-06 北京华碳科技有限责任公司 分离柔性基板与刚性导电载体的方法
KR102095215B1 (ko) * 2018-02-08 2020-04-23 한국과학기술원 전사부재 및 선택적 전사 기술을 이용한 액티브 매트릭스 rgb 수직형 마이크로led 디스플레이
US20210242086A1 (en) * 2018-05-30 2021-08-05 The Regents Of The University Of California Method of removing semiconducting layers from a semiconducting substrate
CN111244224A (zh) * 2018-11-29 2020-06-05 东泰高科装备科技有限公司 外延层结构及制备方法、剥离方法、太阳能电池制备方法
US20220181210A1 (en) * 2019-03-12 2022-06-09 The Regents Of The University Of California Method for removing a bar of one or more devices using supporting plates
US11658258B2 (en) * 2020-09-25 2023-05-23 Alliance For Sustainable Energy, Llc Device architectures having engineered stresses
CN112786723B (zh) * 2021-01-27 2022-11-15 重庆神华薄膜太阳能科技有限公司 柔性薄膜太阳能电池组件及其制备方法
CN113328009A (zh) * 2021-05-28 2021-08-31 扬州乾照光电有限公司 一种太阳能电池的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
JP5619901B2 (ja) * 2009-09-10 2014-11-05 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン エピタキシャルリフトオフを用いたフレキシブル光起電力デバイスの製造方法、およびエピタキシャル成長に用いる成長用基板の完全性を保持する方法
KR101781438B1 (ko) * 2011-06-14 2017-09-25 삼성전자주식회사 반도체 발광소자의 제조방법
US9040392B2 (en) * 2011-06-15 2015-05-26 International Business Machines Corporation Method for controlled removal of a semiconductor device layer from a base substrate
CA2840517A1 (en) 2011-06-29 2013-06-27 Stephen R. Forrest Sacrificial etch protection layers for reuse of wafers after epitaxial lift off
US8541315B2 (en) * 2011-09-19 2013-09-24 International Business Machines Corporation High throughput epitaxial lift off for flexible electronics
JP2015516672A (ja) * 2012-02-26 2015-06-11 ソレクセル、インコーポレイテッド レーザ分割及び装置層移設のためのシステム及び方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991374B2 (en) 2016-07-27 2018-06-05 Electronics And Telecommunications Research Institute Semiconductor device and method for manufacturing the same
US10249750B2 (en) 2016-07-27 2019-04-02 Electronics And Telecommunications Research Institute Semiconductor device
WO2019194395A1 (ko) * 2018-04-05 2019-10-10 엘지전자 주식회사 화합물 반도체 태양전지의 제조 방법
KR20210105993A (ko) * 2018-12-29 2021-08-27 크리,인코포레이티드 캐리어를 이용하여 레이저 손상 영역을 따라 결정질 물질을 분할하는 방법
KR20210034376A (ko) * 2019-09-20 2021-03-30 재단법인대구경북과학기술원 전자장치 제조방법
US11367647B2 (en) 2019-09-20 2022-06-21 Daegu Gyeongbuk Institute Of Science And Technology Method of manufacturing electronic device

Also Published As

Publication number Publication date
US20160197227A1 (en) 2016-07-07
JP2016532303A (ja) 2016-10-13
EP3039708A1 (en) 2016-07-06
US10186629B2 (en) 2019-01-22
CN105593974A (zh) 2016-05-18
WO2015073089A1 (en) 2015-05-21
TW201517158A (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
US10186629B2 (en) Thin film lift-off via combination of epitaxial lift-off and spalling
US8927319B2 (en) Methods of preparing flexible photovoltaic devices using epitaxial liftoff, and preserving the integrity of growth substrates used in epitaxial growth
JP2020155778A (ja) エピタキシャルリフトオフ後のウエハーの再利用のための犠牲エッチング保護層
US9548218B2 (en) Thermal surface treatment for reuse of wafers after epitaxial lift off
KR20100049575A (ko) 박막 ⅲ-ⅴ족 화합물 솔라 셀
KR20160108440A (ko) 인쇄법을 통한 에피택셜 리프트오프 태양 전지와 포물형 미니 집광기 어레이의 집적화
KR102103040B1 (ko) 에피택셜 리프트 오프의 가속을 위한 변형 제어

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination