KR101888585B1 - Iii-v족 화합물 활용층 형성용 기판 및 iii-v족 화합물 활용층 제조방법 - Google Patents

Iii-v족 화합물 활용층 형성용 기판 및 iii-v족 화합물 활용층 제조방법 Download PDF

Info

Publication number
KR101888585B1
KR101888585B1 KR1020150188851A KR20150188851A KR101888585B1 KR 101888585 B1 KR101888585 B1 KR 101888585B1 KR 1020150188851 A KR1020150188851 A KR 1020150188851A KR 20150188851 A KR20150188851 A KR 20150188851A KR 101888585 B1 KR101888585 B1 KR 101888585B1
Authority
KR
South Korea
Prior art keywords
layer
compound
iii
utilization
forming
Prior art date
Application number
KR1020150188851A
Other languages
English (en)
Other versions
KR20170078973A (ko
Inventor
오세웅
박원규
최재혁
신찬수
이태영
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020150188851A priority Critical patent/KR101888585B1/ko
Publication of KR20170078973A publication Critical patent/KR20170078973A/ko
Application granted granted Critical
Publication of KR101888585B1 publication Critical patent/KR101888585B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 III-V족 화합물 활용층 형성용 기판 및 III-V족 화합물 활용층 제조방법에 관한 것으로, 본 발명에 따르면 실리콘기판의 상측 면상에 III-V족 화합물로 완충층을 형성시키는 A단계; 상기 A단계에서 형성된 상기 III-V족 화합물 완충층의 상측 면에 희생층을 형성시키는 B단계; 상기 B단계에서 형성된 상기 희생층의 상측에 III-V족 화합물로 활용층을 형성시키는 C단계; 및 상기 B단계에서 형성된 상기 희생층을 제거하여 상기 C단계에서 형성시킨 상기 활용층을 분리해내는 D단계; 를 포함하므로 내부결함의 발생이 억제된 고품질의 III-V족 화합물 활용층을 대면적으로 제조할 수 있으며, 자원을 절약하고, 제조비용을 감축시킬 수 있는 기술이 개시된다.

Description

III-V족 화합물 활용층 형성용 기판 및 III-V족 화합물 활용층 제조방법{A Substrate for III-V Family Compound Layer Forming and III-V Family Compound Layer Manufacturing Method Using Thereof}
본 발명은 III-V족 화합물 활용층 형성용 기판 및 III-V족 화합물 활용층 제조방법에 관한 것으로, 보다 상세하게는 내부결함의 발생을 억제시킨 고품질의 III-V족 화합물 활용층을 대면적으로 형성시키기 위한 III-V족 화합물 활용층 형성용 기판 및 III-V족 화합물 활용층 제조방법에 관한 것이다.
기존의 Si 기판위의 III-V 화합물 반도체를 직접화하기 위한 연구가 활발히 진행되어 오고 있다. 그 이유는 Si 기판 가격이 싸고, 대면적화가 용이 하기 때문이다. 대면적 기판의 사용은 단위 셀에 대한 공정 단가를 경감하는데 용이하다. 그러나 III-V 화합물 반도체는 Si 과 물질의 부정합성으로 인하여, Si 기판위 고품위 III-V 화합물 반도체를 직접화하는데 기술적 애로 사항이 있다. 이러한 문제점을 해결하기 위하여 다양한 기술이 연구되고 제시되고 있다.
이에 관한 종래의 기술 내지 연구 중 고품질의 III-V족 화합물 층을 성장시키는 기술로서, 열적 어닐링에 의한 결정 품질 개선(Improve crystal quality by thermal annealing. Masafumi Yamaguchi et al., J. Appl. Phys., 68 4518 1990. 이하 선행기술1)과 gradded buffer layer(andre et al., IEEE Transactions on electron Devices 52:1055-60.이하 선행기술2)이 있다.
이러한 선행기술1 또는 선행기술2에서는 성장된 소자의 특성(화합물 반도체 태양전지의 개방전압)이, GaAs 기판 대비 99% 특성 효과를 보고하고 있다.
그러나, 선행기술1에 따르면, 열적 어닐링을 통하여 싸이클수(cycle number)에 비례하여 EPD(etch-pit density)를 감소시킬 수 있으나, 승온 및 하온의 공정 시간이 오래 걸린다는 단점이 있었다.
그리고, 선행기술2에 따르면 III-V족 화합물 층을 성장시킬 때 발생되는 내부결함을 해소시킬 수 있으나, 그 두께가 10 마이크로미터 이상이어야 하므로 재료소비가 지나치게 크게 된다는 단점이 있었다.
또한, 에피텍셜 리프트 오프(ELO : Epitaxial Lift-Off. kyunsang Lee et al., J. Appl. Phys., 111, 033527 2012)방식은 Monolithic epitaxial growth 에 포함되는 기술로서, GaAs 물질을 epitaxy 공정으로 증착후, 소자로 활용될 박막은 분리해 내는 기술이 개시되어 있다. 이에 따르면 III-V족 화합물의 크기가 도너(donner) 웨이퍼 기판의 크기에 제한되므로 대면적화가 어렵다는 단점이 있었다.
이와 같이 내부결함이 억제된 고품질의 대면적 III-V족 화합물 층을 형성시키는데 있어서 여러 문제점이 있었다.
본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 실리콘기판과 같은 반도체기판을 이용하되, 내부결함의 발생을 억제시킨 고품질의 대면적 III-V족 화합물 활용층을 형성시킬 수 있는 III-V족 화합물 활용층 형성용 기판 및 III-V족 화합물 활용층 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 III-V족 화합물 활용층 형성용 기판은 반도체기판(substrate); 상기 반도체기판의 상측 면상에 III-V족 화합물이 소정의 두께로 형성된 완충층; 및 상기 완충층의 상측 면상에 선택적 에칭이 가능한 화합물로서 소정의 두께로 형성된 희생층;을 포함하는 것을 하나의 특징으로 할 수도 있다.
여기서, 상기 희생층의 상측 면상에 일정한 두께로 형성되며, 상측 면상에 형성될 III-V족 화합물 활용층을 보호하기 위한 보호층;를 더 포함하는 것을 또 하나의 특징으로 할 수도 있다.
여기서, 상기 희생층을 형성하는 상기 선택적 에칭이 가능한 화합물은 AlAs 또는 AlInP 인 것을 또 하나의 특징으로 할 수도 있다.
여기서, 상기 완충층을 형성하는 상기 III-V족 화합물은 비소화갈륨(GaAs)인 것을 또 하나의 특징으로 할 수도 있다.
나아가, 상기 비소화갈륨(GaAs)으로 형성된 상기 완충층은, 싸이클 어닐링(Cycle annealing) 또는 그레이드 버퍼 레이어(gradded buffer layer)방법에 의하여 내부 결함이 완화된 것을 또 하나의 특징으로 할 수도 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 III-V족 화합물 활용층 제조방법은 실리콘기판의 상측 면상에 III-V족 화합물로 완충층을 형성시키는 A단계; 상기 A단계에서 형성된 상기 III-V족 화합물 완충층의 상측 면에 희생층을 형성시키는 B단계; 상기 B단계에서 형성된 상기 희생층의 상측에 III-V족 화합물로 활용층을 형성시키는 C단계; 및 상기 B단계에서 형성된 상기 희생층을 제거하여 상기 C단계에서 형성시킨 상기 활용층을 분리해내는 D단계; 를 포함하는 것을 하나의 특징으로 할 수도 있다.
여기서, 상기 A단계에서 상기 III-V족 화합물로 형성된 상기 완충층의 내부결함을 완화시켜주는 A1단계;를 더 포함하는 것을 또 하나의 특징으로 할 수도 있다.
나아가, 상기 A1단계에서, 상기 완충층의 내부결함을 완화시켜주기 위하여, 상가 완충층에 대하여 그레이드 버퍼 레이어(gradded buffer layer)처리 또는 싸이클 어닐링(cycle annealing)처리시키는 것을 또 하나의 특징으로 할 수도 있다.
또한, 상기 B단계에서 형성시킨 상기 희생층은 AlAs 또는 AlInP 인 것을 또 하나의 특징으로 할 수도 있다.
여기서, 상기 B단계 및 상기 C단계 사이에서 이루어지는 단계로서, 상기 C단계에서 형성시킬 상기 활용층을 보호하기 위하여 상기 희생층의 상측 면에 보호층을 형성시키는 B1단계를 더 포함하며, 상기 C단계에서의 상기 활용층은 상기 보호층의 상측 면상에 형성되는 것을 또 하나의 특징으로 할 수도 있다.
여기서, 상기 D단계에서 상기 희생층의 제거는, 불산(HF)으로 상기 희생층을 제거시키는 것을 또 하나의 특징으로 할 수도 있다.
여기서, 상기 D단계에서 상기 희생층의 제거는, 에피텍셜 리프트 오프(Epitaxial Lift-Off)시킴으로써 상기 희생층을 제거시키는 것을 또 하나의 특징으로 할 수도 있다.
여기서, 상기 D단계에서 상기 활용층의 분리는, 상기 희생층과 상기 활용층 사이의 스트레스를 이용하여 상기 활용층을 분리시키는 것을 또 하나의 특징으로 할 수도 있다.
여기서, 상기 A단계에서 형성되는 상기 III-V족 화합물 또는 상기 C단계에서 형성되는 상기 III-V족 화합물은 비소화갈륨(GaAs)인 것을 또 하나의 특징으로 할 수도 있다.
본 발명에 따른 III-V족 화합물 활용층 형성용 기판 및 III-V족 화합물 활용층 제조방법은 값비싼 GaAs 기판 대신에 상대적으로 저렴한 실리콘기판을 이용하여 GaAs와 같은 III-V족 화합물 활용층을 형성시키되, III-V족 화합물 활용층을 형성시키는 과정에서 발생될 수 있는 내부결함의 발생이 억제된 고품질의 III-V족 화합물 활용층을 형성시킬 수 있다. 또한 III-V족 화합물 활용층 형성용 기판을 반복적으로 재활용하여 다수회에 걸쳐 III-V족 화합물 활용층을 형성시킬 수도 있다.
따라서, 고품질의 III-V족 화합물 활용층을 형성시키는 과정에서 재료의 낭비를 대폭 감축시킬 수 있으며, 고품질의 III-V족 화합물 활용층을 형성시키는데 소요되는 비용을 대폭 절감시킬 수 있다는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 III-V족 화합물 활용층 형성 방법을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 III-V족 화합물 활용층 형성용 기판 및 III-V족 화합물 활용층 형성방법에 따라 제조된 실리콘기판, III-V족 화합물 완충 층 및 활용층의 단면을 보여주는 TEM 이미지이다.
도 3은 본 발명의 실시 예에 따른 III-V족 화합물 활용층에 대한 FHW(Full Half Width)감소를 통해 III-V족 화합물 활용층의 결정성이 확보되었음을 확인시켜주는 XRD 그래프이다.
이하에서는 본 발명에 대하여 보다 구체적으로 이해할 수 있도록 첨부된 도면을 참조한 바람직한 실시 예를 들어 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 III-V족 화합물 활용층 형성 방법 및 III-V족 화합물 활용층 형성용 기판을 개략적으로 나타낸 순서도 이다.
먼저, 본 발명의 실시 예에 따른 III-V족 화합물 활용층 형성용 기판에 대해서 간략히 설명하기로 한다.
본 발명의 실시 예에 따른 III-V족 화합물 활용층 형성층 형성용 기판은 반도체기판(substrate), 완충층 및 희생층을 포함하여 이루어진 것이 바람직하다.
여기서 활용층과 완충층은 각기 III-V족 화합물로 이루어진 층으로서, 활용층은 제조하고자하는 III-V족 화합물 층( 또는 기판이라고 할 수도 있다.)을 지칭하며,
완충층은 활용층을 제조하기 위하여 실리콘기판 상에 먼저 형성시킨 III-V족 화합물 층을 지칭한다. 활용층과 완충층 각각이 III-V족 화합물로서 서로 동일한 화합물로 형성된 것이 바람직하며, 설명의 편의상 양자를 구별하기 위한 것임을 먼저 간략히 밝혀둔다.
반도체기판은 III-V족 화합물 활용층 형성용 기판의 토대가 되는 것이며, 상대적으로 저렴하면서도 제조하기가 비교적 용이한 실리콘기판인 것이 바람직하다.
완충층은 실리콘기판과 같은 반도체기판의 상측 면상에서 III-V족 화합물로서 소정의 두께로 형성된 것이 바람직하다. 여기서, 완충층을 형성하는 III-V족 화합물은 여러 가지가 가능할 수도 있겠으나, III-V족 화합물 활용층 형성용 기판을 이용하여 형성시키고자 하는 III-V족 화합물 활용층과 같은 화합물인 것이 바람직하다.
이와 같이 완충층으로 사용될 수 있는 III-V족 화합물로서 비소화갈륨(GaAs)인 것 또한 바람직하며, 비소화갈륨(GaAs) 활용층을 형성시키는데 있어서 특히 바람직하다.
여기서, 비소화갈륨(GaAs)로 형성된 완충층은 싸이클 어닐링(Cycle annealing) 또는 그레이디드 버퍼 레이어(gradded buffer layer)방법에 의하여 내부 결함이 완화된 것이 더욱 바람직하다.
싸이클 어닐링이나 그레이디드 버퍼 레이어 기술을 이용하여 내부결함을 해소시킨 고품질의 대면적화된 완충층을 형성시킬 수 있다.
희생층은 완충층과 활용층을 분리해낼 수 있도록 하기 위하여 마련되는 것이다. 이러한 희생층은 완충층의 상측 면상에 선택적 에칭(etching)이 가능한 화합물로 소정의 두께로 형성된 것이 바람직하다.
이러한 희생층을 형성하는 선택적 에칭이 가능한 화합물로서, AlAs 또는 AlInP를 희생층으로 형성시킨 것이 바람직하다.
여기서 더욱 바람직하게는 보호층을 더 포함하여 이루어질 수도 있다.
보호층은 III-V족 화합물 활용층을 보호하기 위한 것으로, 희생층의 상측 면상에 일정한 두께로 형성된 것이 바람직하다.
이와 같은 보호층은 활용층을 형성시킨 후 희생층을 제거하기 위하여 에칭하는 과정에서 활용층의 표면에 손상이 가지 않도록 보호할 수 있으므로 바람직하다.
이와 같은 III-V족 화합물 활용층 형성용 기판을 통하여 III-V족 화합물 활용층 제조방법에 대하여 도 1을 참조하여 설명하기로 한다.
도 1을 참조하면, 본 발명의 실시 예에 따른 III-V족 화합물 활용층 제조방법은 A단계 내지 D단계를 포함하여 이루어지며, 여기서 더욱 바람직하게는 A1단계와 B1단계를 더 포함하여 이루어질 수도 있다. 이하 각 단계별로 설명하기로 한다.
<<S110>>
먼저, A단계(S110)에서는 반도체기판으로서 실리콘기판(10)의 상측 면상에 III-V족 화합물로 완충층(100)을 형성시켜준다.
여기서, 바람직한 III-V족 화합물의 대표적인 예로서 GaAs(100)를 들을 수 있다.
반도체기판으로서 실리콘기판(10)의 상측 면상에 III-V족 화합물인 GaAs를 일정한 두께로 형성시켜준다. 실리콘기판(10)의 상측 면상에 완충층(100)을 대면적으로 형성시킬 수 있으며, 대면적화된 완충층(100)을 기반으로 하여 후술할 C단계(S130)에서 대면적화된 활용층(120)을 형성시킬 수 있게 된다.
<<S111>>
다음으로, A1단계(S111)에서는 A단계(S110)에서 형성시킨 GaAs(100)에 대하여 내부결함을 완화시켜준다. 즉, 통상적인 방법에 따라 실리콘기판(10)의 면상에 형성된 GaAs층(100)의 내부에는 빈공간(vacancy)와 같은 원자스케일의 결함이 다소 있을 수 있다. 이러한 결함은 GaAs의 품질을 약화시키는 요인이 된다.
이와 같은 GaAs 층(100) 내부의 결함들을 해소 내지 제거하기 위하여 써멀 어닐링(thermal annealing), 싸이클 어닐링(cycle annealing) 또는 그레이디드 버퍼 레이어 기술과 같은 방법을 이용하는 것이 바람직하다.
어닐링시의 온도는 에피의 성장온도보다 높아야 하며, 온도가 높을수록 결함의 이동이 활발하여지므로 섭씨 650도씨 내지 섭씨 900도씨 사이의 온도인 것이 바람직하며 결함을 억제시키거나 해소하는데 효과적이다. 그리고 싸이클의 횟수는 증가할수록 결함 억제에 더욱 효과적이므로 바람직하다.
싸이클 어닐링이나 그레이디드 버퍼 레이어 기술을 이용하여 내부결함을 해소시킨 고품질의 대면적화 된 완충층(110)을 형성시킬 수 있다.
이와 같이 실리콘기판 위에 내부결함을 제거시킨 GaAs 완충층(110)을 형성시킨다.
이처럼, A단계(S110)와 A1단계(S111)를 통해 형성시킨 III-V족 화합물 활용층 형성용 기판을 이용하여 이하 설명할 단계들을 거쳐서 GaAs 활용층을 형성시켜줄 수 있게 된다.
<<S120>>
B단계(S120)는 III-V족 화합물 활용층 즉, GaAs 활용층을 형성시키기 위하여 희생층(200)을 형성시키는 단계이다. 여기서 희생층(200)은 AlAs 또는 AlInP 인 것이 바람직하며, 희생층(200)의 형성방법은 통상의 방법에 따라 형성시킬 수 있다.
<<S121>>
B1단계(S121)는 B단계(S120) 및 C단계(S130) 사이에서 이루어지는 단계로서, GaAs활용층(120)을 보호하기 위한 보호층(210)을 희생층(200)의 상측 면에 형성시키는 단계이다.
B1단계(S121)에서 희생층(200)의 상측면에 보호층(210)을 형성시키면, C단계(S130)에서 활용층(120)을 보호층(210)의 상측 면상에 형성시킬 수 있으며, 이 또한 바람직하다고 할 수 있다.
<<S130>>
C단계(S130)에서는 B단계(S120)에서 형성된 희생층(200)의 상측에 III-V족 화합물로 활용층(120)을 형성시킨다.
즉, 희생층(200)을 형성시킨 후 희생층(200)의 상측 면상에 활용층(120)을 형성시킬 수도 있으나, B1단계(S121)를 더 포함하여 실시하는 경우 희생층(200)의 상측 면상에 형성된 보호층(210)의 상측 면상에 활용층(120)을 형성시키는 것 또한 바람직하다는 것이다.
<<S140>
D단계(S140)에서는 B단계(S120)에서 형성된 희생층(200)을 제거하여 C단계(S130)에서 형성시킨 활용층(120)을 분리해낸다.
도 1에서 도면부호 300은 핸들러(handler)를 나타내며, 이러한 핸들러(300)은 활용층(120)을 분리해낼 때 활용층(120)을 지지하여 준다. 이를 위해 유연한 핸들러(flexible handler)를 III-V족 화합물 활용층에 접합시킨다.
그리고, 희생층(200)을 제거하기 위하여 불산(HF)을 이용하여 선택적 식각을함으로써 희생층(200)을 제거하면서 활용층(120)을 분리해낼 수 있게 된다. 또는, 앞서 언급한 바와 같은 에피텍셜 리프트 오프(ELO : Epitaxial Lift-Off)기술에 따라 활용층(120)을 분리해 낼 수도 있다.
또는, 희생층(200)과 활용층(120) 사이의 격자상수 차이에 따른 스트레스를 이용한 기계적 박리법을 이용하여 활용층(120)을 분리시킬 수도 있다. 즉, 희생층(200)과 활용층(120) 사이에 인장, 압축 응력의 불일치 원리를 이용하여 자발적으로 균일하게 박리가 되도록 하는 것 또한 바람직하다는 것이다.
이와 같이, 분리된 실리콘기판(10) 및 III-V족 화합물 완충층(110)은 새로 III-V족 화합물 활용층을 성장시키는데 재활용될 수 있다.
III-V족 화합물 완충층(110) 위에 성장되는 희생층(200) 및 활성층(120)은 하부에 있는 고품위 III-V 화합물 완충층(110)을 기반으로 하기 때문에, 실리콘과 III-V 화합물 반도체 간의 격자 상수에 따른 결정 결함을 해결. 그리고 이것을 반복적으로 재활용 함으로써, 고품위를 얻기 위한 공정 시간 및 물질 소비를 대폭 감축시킬 수 있게 된다.
이와 같이 과정을 거쳐서 III-V족 화합물 활용층(120)을 형성시킬 수 있게 된다. 이상에서 설명한 바와 같은 방법으로 형성시킨 III-V족 화합물 활용층(120)은 순수한 III-V족 화합물 상에서 결정성장(crystal growth)시킨 III-V족 화합물 활용층에 대비하여 개방전압(Voltage open circuit)이 99% 이상의 수준인 고품질의 특성을 나타낸다.
도 2는 본 발명의 실시 예에 따른 III-V족 화합물 활용층 형성용 기판 및 III-V족 화합물 활용층 형성방법에 따라 제조된 실리콘기판, III-V족 화합물 완충 층 및 활용층의 단면을 보여주는 TEM 이미지이고, 도 3은 본 발명의 실시 예에 따른 III-V족 화합물 활용층에 대한 FHW(Full Half Width)감소를 통해 III-V족 화합물 활용층의 결정성이 확보되었음을 확인시켜주는 XRD 그래프이다.
도 2에서 참조되는 바와 같이 III-V족 화합물 완충층과 활용층의 결정성이 매우 높게 형성된 것을 확인할 수가 있다. 그리고 도 3에서 참조되는 바와 같이, 본 발명의 실시 예에 따라 형성된 III-V족 화합물 층에 대한 XRD 그래프에서 FHW(Full Half Width)가 대폭 감소되었으므로 III-V족 화합물 층의 결정성이 매우 높게 확보된 것을 확인할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 III-V족 화합물 활용층 형성용 기판과 III-V족 화합물 활용층 제조방법에 의해 자체결함도가 낮은 고품질의 III-V족 화합물 활용층을 제조할 수 있다. 또한, 완충층을 실리콘기판위에 대면적으로 형성시키고 대면적화된 완충층의 상측에 활용층을 형성시키게 되므로 대면적화된 III-V족 화합물 활용층이 제조될 수 있게 된다.
특히 III-V족 화합물 활용층 형성용 기판을 반복적으로 재활용하여 III-V족 화합물 활용층을 대면적으로 제조할 수 있으므로 종래의 기술과는 달리 III-V족 화합물의 낭비를 대폭 감축시킬 수 있다. 그러므로, 자체 결함도가 낮은 고품질의 III-V족 화합물 활용층을 제조할 수 있으면서도 자원을 절약하고, 제조비용을 감축시킬 수 있다는 장점이 있다.
이상에서 설명된 바와 같이, 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시 예들에 의해서 이루어졌지만, 상술한 실시 예들은 본 발명의 바람직한 실시 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시 예에만 국한되는 것으로 이해되어져서는 아니되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
10 : 실리콘기판 100, 110, 120 : 비소화갈륨(GaAs)
200 : 희생층 210 : 보호층
300 : 핸들러

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 실리콘기판의 상측 면상에 III-V족 화합물로 완충층을 형성시키는 A단계;
    상기 A단계에서 형성된 상기 III-V족 화합물 완충층의 상측 면에 희생층을 형성시키는 B단계;
    상기 B단계에서 형성된 상기 희생층의 상측에 III-V족 화합물로 활용층을 형성시키는 C단계; 및
    상기 B단계에서 형성된 상기 희생층을 제거하여 상기 C단계에서 형성시킨 상기 활용층을 분리해내는 D단계; 를 포함하되,
    상기 A단계에서 상기 III-V족 화합물로 형성된 상기 완충층의 내부결함을 완화시켜주는 A1단계;를 더 포함하고,
    상기 A1단계에서,
    상기 완충층의 내부결함을 완화시켜주기 위하여, 상기 완충층에 대하여 그레이드 버퍼 레이어(gradded buffer layer)처리 또는 싸이클 어닐링(cycle annealing)처리시키며,
    상기 B단계에서 형성시킨 상기 희생층은 AlAs 또는 AlInP 이고,
    상기 B단계 및 상기 C단계 사이에서 이루어지는 단계로서,
    상기 C단계에서 형성시킬 상기 활용층을 보호하기 위하여 상기 희생층의 상측 면에 보호층을 형성시키는 B1단계;를 더 포함하며,
    상기 C단계에서의 상기 활용층은 상기 보호층의 상측 면상에 형성되는 것이고,
    상기 D단계에서는 유연성이 있는 핸들러를 상기 활용층에 접합시키고,
    상기 핸들러를 이용하여 상기 활용층을 분리해내되,
    상기 D단계에서 상기 희생층의 제거는,
    불산(HF)으로 상기 희생층을 제거시키는 것 또는 에피텍셜 리프트 오프(Epitaxial Lift-Off)시킴으로써 상기 희생층을 제거시키는 것을 특징으로 하는 III-V족 화합물 활용층 제조방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 6항에 있어서,
    상기 D단계에서 상기 활용층의 분리는,
    상기 희생층과 상기 활용층 사이의 스트레스를 이용하여 상기 활용층을 분리시키는 것을 특징으로 하는 III-V족 화합물 활용층 제조방법.
  14. 제 6항에 있어서,
    상기 A단계에서 형성되는 상기 III-V족 화합물 또는 상기 C단계에서 형성되는 상기 III-V족 화합물은 비소화갈륨(GaAs)인 것을 특징으로 하는 III-V족 화합물 활용층 제조방법.
KR1020150188851A 2015-12-29 2015-12-29 Iii-v족 화합물 활용층 형성용 기판 및 iii-v족 화합물 활용층 제조방법 KR101888585B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150188851A KR101888585B1 (ko) 2015-12-29 2015-12-29 Iii-v족 화합물 활용층 형성용 기판 및 iii-v족 화합물 활용층 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150188851A KR101888585B1 (ko) 2015-12-29 2015-12-29 Iii-v족 화합물 활용층 형성용 기판 및 iii-v족 화합물 활용층 제조방법

Publications (2)

Publication Number Publication Date
KR20170078973A KR20170078973A (ko) 2017-07-10
KR101888585B1 true KR101888585B1 (ko) 2018-08-16

Family

ID=59356604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150188851A KR101888585B1 (ko) 2015-12-29 2015-12-29 Iii-v족 화합물 활용층 형성용 기판 및 iii-v족 화합물 활용층 제조방법

Country Status (1)

Country Link
KR (1) KR101888585B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057648A1 (en) * 2007-08-30 2009-03-05 Intel Corporation High Hole Mobility P-Channel Ge Transistor Structure on Si Substrate
US20130221326A1 (en) * 2010-10-12 2013-08-29 Alliance for Substainable Energy, LLC High Bandgap III-V Alloys for High Efficiency Optoelectronics
WO2015073089A1 (en) * 2013-08-26 2015-05-21 The Regents Of The University Of Michigan Thin film lift-off via combination of epitaxial lift-off and spalling

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548218B2 (en) * 2012-02-07 2017-01-17 The Regents Of The University Of Michigan Thermal surface treatment for reuse of wafers after epitaxial lift off
JP2015516672A (ja) * 2012-02-26 2015-06-11 ソレクセル、インコーポレイテッド レーザ分割及び装置層移設のためのシステム及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057648A1 (en) * 2007-08-30 2009-03-05 Intel Corporation High Hole Mobility P-Channel Ge Transistor Structure on Si Substrate
US20130221326A1 (en) * 2010-10-12 2013-08-29 Alliance for Substainable Energy, LLC High Bandgap III-V Alloys for High Efficiency Optoelectronics
WO2015073089A1 (en) * 2013-08-26 2015-05-21 The Regents Of The University Of Michigan Thin film lift-off via combination of epitaxial lift-off and spalling

Also Published As

Publication number Publication date
KR20170078973A (ko) 2017-07-10

Similar Documents

Publication Publication Date Title
JP6938468B2 (ja) グラフェンベースの層転写のためのシステム及び方法
KR102020432B1 (ko) 다이아몬드-반도체 복합체 기판의 제조 방법
CN107170668B (zh) 一种自支撑氮化镓制备方法
JP5416212B2 (ja) エピタキシャル層の成長によるデバイス形成
CN109585269B (zh) 一种利用二维晶体过渡层制备半导体单晶衬底的方法
US10903073B2 (en) Systems and methods of dislocation filtering for layer transfer
CN105684132B (zh) 缓和应力的无定形SiO2中间层
WO2018086380A1 (zh) 一种大尺寸iii-v异质衬底的制备方法
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
US10262855B2 (en) Manufacture of Group IIIA-nitride layers on semiconductor on insulator structures
KR20060052446A (ko) 합성재료 웨이퍼의 제조 방법
CN101295636A (zh) 高晶体质量氮化物外延生长所用图形衬底的制备方法
TWI481027B (zh) 高品質ＧａＮ高電壓矽異質結構場效電晶體
JP2020520552A (ja) 遠隔エピタキシを介して半導体素子を製作するためのシステムおよび方法
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
JP2009270200A (ja) 半導体をその基板から分離する方法
US9041165B2 (en) Relaxation and transfer of strained material layers
KR101888585B1 (ko) Iii-v족 화합물 활용층 형성용 기판 및 iii-v족 화합물 활용층 제조방법
Shengurov et al. Thin single-crystal Ge layers on 2 ″Si substrates
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
JP2009218272A (ja) 化合物半導体基板およびその製造方法
TW201349293A (zh) 半導體元件的製造方法及該製造方法中所使用的磊晶基板與其半導體元件半成品
CN115074824B (zh) 一种利用边缘金属掩膜技术制备氮化镓单晶衬底的方法
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
US11087974B2 (en) Preparation of compound semiconductor substrate for epitaxial growth via non-destructive epitaxial lift-off

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant