KR20160047766A - 발광 소자 및 이를 포함하는 발광 소자 패키지 - Google Patents

발광 소자 및 이를 포함하는 발광 소자 패키지 Download PDF

Info

Publication number
KR20160047766A
KR20160047766A KR1020140144084A KR20140144084A KR20160047766A KR 20160047766 A KR20160047766 A KR 20160047766A KR 1020140144084 A KR1020140144084 A KR 1020140144084A KR 20140144084 A KR20140144084 A KR 20140144084A KR 20160047766 A KR20160047766 A KR 20160047766A
Authority
KR
South Korea
Prior art keywords
light emitting
contact
layer
emitting device
bump
Prior art date
Application number
KR1020140144084A
Other languages
English (en)
Other versions
KR102319734B1 (ko
Inventor
송현돈
이진욱
홍은주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140144084A priority Critical patent/KR102319734B1/ko
Publication of KR20160047766A publication Critical patent/KR20160047766A/ko
Application granted granted Critical
Publication of KR102319734B1 publication Critical patent/KR102319734B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/647Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시 예의 발광 소자는 기판과, 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 기판에 대향하여 배치된 서브 마운트와, 서브 마운트 위에 배치된 제1 및 제2 금속 패드와, 제1 및 제2 금속 패드 위에 각각 배치된 제1 및 제2 범프와, 제1 도전형 반도체층과 제1 범프 사이에 배치된 제1 콘택층과, 제2 도전형 반도체층과 제2 범프 사이에 배치된 제2 콘택층과, 제1 콘택층과 제1 범프 사이에 배치된 제1 스프레드층 및 제1 도전형 반도체층과 제1 스프레드층 사이의 발광 구조물의 두께 방향으로 제1 범프와 중첩되지 않은 영역에서, 제1 콘택층을 전기적으로 이격된 복수 개로 분리하도록 배치된 적어도 하나의 콘택 분리부를 포함한다.

Description

발광 소자 및 이를 포함하는 발광 소자 패키지{Light emitting device and light emitting device package including the device}
실시 예는 발광 소자 및 이를 포함하는 발광 소자 패키지에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED:Light Emitting Diode) 또는 레이저 다이오드(LD:Laser Diode) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
전술한 발광 소자 및 이를 포함하는 발광 소자 패키지의 경우, 전기적 및 광학적 특성의 신뢰도 향상이 요구되고 있다.
실시 예는 개선된 방열 구조로 인해 신뢰성이 개선된 발광 소자 및 이를 포함하는 발광 소자 패키지를 제공한다.
실시 예에 의한 발광 소자는, 기판; 상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 기판에 대향하여 배치된 서브 마운트; 상기 서브 마운트 위에 배치된 제1 및 제2 금속 패드; 상기 제1 및 제2 금속 패드 위에 각각 배치된 제1 및 제2 범프; 상기 제1 도전형 반도체층과 상기 제1 범프 사이에 배치된 제1 콘택층; 상기 제2 도전형 반도체층과 상기 제2 범프 사이에 배치된 제2 콘택층; 상기 제1 콘택층과 상기 제1 범프 사이에 배치된 제1 스프레드층; 및 상기 제1 도전형 반도체층과 상기 제1 스프레드층 사이의 상기 발광 구조물의 두께 방향으로 상기 제1 범프와 중첩되지 않은 영역에서, 상기 제1 콘택층을 전기적으로 이격된 복수 개로 분리하도록 배치된 적어도 하나의 콘택 분리부를 포함할 수 있다.
상기 콘택 분리부는 공기를 포함하거나, 상기 제1 도전형 반도체층과 쇼트키 접촉하는 물질을 포함할 수 있다.
또는, 상기 콘택 분리부는 플라즈마 데미지를 가질 수 있다. 이 경우, 상기 콘택 분리부는 아르곤, 플루오르 또는 산소 원자 중 적어도 하나를 포함할 수 있다.
또는, 상기 콘택 분리부는 절연 물질을 포함할 수 있다.
상기 콘택 분리부는 상기 발광 구조물의 두께 방향으로 상기 제1 범프와 중첩되지 않은 발열 영역에 배치될 수 있다.
상기 적어도 하나의 콘택 분리부는 복수의 콘택 분리부를 포함하고, 상기 복수의 콘택 분리부는 상기 제1 콘택층의 상기 발열 영역을 등간격으로 분리할 수 있다.
상기 발열 영역은 상기 제1 범프와 상기 제2 범프 사이의 공간과 수직 방향으로 중첩되는 상기 제1 콘택층의 영역을 포함할 수 있다.
또는, 상기 제1 범프는 복수 개이고, 상기 발열 영역은 상기 복수 개의 제1 범프 사이의 공간과 수직 방향으로 중첩되는 상기 제1 콘택층의 영역을 포함할 수 있다.
상기 콘택 분리부의 폭은 상기 발열 영역의 폭 이하일 수 있다. 상기 콘택 분리부는 상기 발열 영역의 중앙에 배치될 수 있다. 상기 콘택 분리부의 폭은 10 ㎛ 내지 90 ㎛일 수 있다. 또한, 상기 활성층은 심자외선 파장 대역의 광을 방출할 수 있다.
상기 콘택 분리부는 하면보다 상면이 넓을 수 있다.
상기 발광 소자는, 상기 제2 콘택층과 상기 제2 범프 사이에 배치된 제2 스프레드층을 더 포함할 수 있다.
다른 실시 예에 의한 발광 소자는 기판; 상기 기판 아래의 서브 마운트; 상기 서브 마운트와 기판 사이에 배치된 발광 구조물; 상기 발광 구조물과 상기 서브 마운트 사이에 배치된 적어도 하나의 범프; 상기 적어도 하나의 범프와 상기 발광 구조물 사이에 배치된 적어도 하나의 콘택층; 상기 적어도 하나의 콘택층과 상기 적어도 하나의 범프 사이에 배치된 적어도 하나의 스프레드층; 및 상기 발광 구조물의 두께 방향으로 상기 적어도 하나의 범프와 중첩되지 않는 영역에서 상기 적어도 하나의 콘택층을 전기적으로 이격된 복수 개로 분리하도록 배치된 적어도 하나의 콘택 분리층을 포함할 수 있다.
또 다른 실시 예에 의한 발광 소자 패키지는, 상기 발광 소자; 및 상기 발광 소자가 마운팅되는 패키지 몸체를 포함할 수 있다.
실시 예에 따른 발광 소자 및 이를 포함하는 발광 소자 패키지는 병렬 구조의 발광 소자에서 발생 가능한 과전류 주입 및 연쇄적인 작동 불량 현상이 방지될 수 있고, 직렬 구조의 열 방출의 어려움이 개선될 수 있어, 열 방출이 원할히 이루어질 수 있고, 열화가 방지되어 개선된 신뢰성을 가질 수 있다.
도 1은 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 예시적인 평면도를 나타낸다.
도 3은 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 4는 또 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 5는 시간의 경과에 따른 발광 소자의 순방향 전압 변동량을 나타내는 그래프이다.
도 6a 및 도 6b는 실시 예에 의한 콘택 분리부의 폭에 따른 순방향 전압 변동량과 출력 전력 변동량을 각각 나타낸다.
도 7a 및 도 7b는 제1 콘택층 내에서 콘택 분리부의 배치 위치에 따른 순방향 전압 변동량을 설명하기 위한 도면이다.
도 8은 비교 례에 의한 발광 소자의 단면도를 나타낸다.
도 9a 내지 도 9c는 비교 례의 발광 소자 및 실시 예의 발광 소자 각각의 회로 결선도를 나타낸다.
도 10은 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층(또는, 각 부분)의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 실시 예에 의한 발광 소자(100A)의 단면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100A)의 예시적인 평면도를 나타낸다.
도 1은 도 2에 도시된 I-I' 선을 따라 절취한 단면도에 해당하지만, 실시 예는 이에 국한되지 않는다. 즉, 도 1에 도시된 발광 소자(100A)는 도 2에 도시된 평면도 이외에 다양한 형태의 평면도를 가질 수도 있다.
도 1에 도시된 발광 소자(100A)는 기판(110), 발광 구조물(120), 제1 및 제2 콘택층(또는, 전극)(132, 134), 제1 및 제2 스프레드(spread)층(142, 144), 제1 범프(152A), 제2 범프(154), 제1 및 제2 금속 패드(162, 164), 제1 및 제2 절연층(172, 174), 서브 마운트(180) 및 콘택 분리부(190A)(또는, 논 오믹(non-ohmic)층)를 포함할 수 있다.
도 1에 도시된 제1 및 제2 스프레드층(142, 144), 제1 및 제2 범프(152A, 154), 제1 및 제2 금속 패드(162, 164), 제1 및 제2 절연층(172, 174) 및 서브 마운트(180)의 도시는 도 2에서 생략되었다. 도 2는 도 1에 도시된 발광 소자(100A)를 서브 마운트(180)로부터 발광 구조물(120) 방향으로 바라본 평면도에 해당한다.
발광 구조물(120)은 기판(110) 아래에 배치된다. 즉, 발광 구조물(120)은 기판(110)과 서브 마운트(180) 사이에 배치될 수 있다. 기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있으나, 실시 예는 기판(110)의 물질에 국한되지 않는다.
기판(110)과 발광 구조물(120) 간의 열 팽창 계수(CTE:Coefficient of Thermal Expansion)의 차이 및 격자 부정합을 개선하기 위해, 이들(110, 120) 사이에 버퍼층(또는, 전이층)(미도시)이 더 배치될 수도 있다. 버퍼층은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층은 단층 또는 다층 구조를 가질 수도 있다.
발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다.
제1 도전형 반도체층(122)은 활성층(124) 아래에 배치되며, 반도체 화합물로 형성될 수 있다. 제1 도전형 반도체층(122)은 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)에는 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(122)이 p형 반도체층인 경우, 제1 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122)을 통해서 주입되는 정공(또는, 전자)과 제2 도전형 반도체층(126)을 통해서 주입되는 전자(또는, 정공)가 서로 만나서, 활성층(124)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
실시 예에 의하면, 활성층(124)은 자외선 파장 대역의 광을 방출할 수 있다. 여기서, 자외선 파장 대역이란, 100 ㎚ 내지 400 ㎚의 파장 대역을 의미할 수 있다. 특히, 활성층(124)은 100 ㎚ 내지 280 ㎚의 심자외선 파장 대역의 광을 방출할 수 있다. 그러나, 실시 예는 활성층(124)에서 방출되는 광의 파장 대역에 국한되지 않는다.
제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제2 도전형 반도체층(126)이 n형 반도체층인 경우, 제2 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제2 도전형 반도체층(126)은 기판(110) 아래에 배치되며, AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(122)은 n형 반도체층으로, 제2 도전형 반도체층(126)은 p형 반도체층으로 구현할 수도 있다.
발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 1 및 도 2에 예시된 발광 소자 패키지(100A)는 플립 칩 본딩(flip chip bonding) 구조이기 때문에, 활성층(124)에서 방출된 광은 제2 콘택층(134), 제2 도전형 반도체층(126) 및 기판(110)을 통해 출사될 수 있다. 이를 위해, 제2 콘택층(134), 제2 도전형 반도체층(126) 및 기판(110)은 광 투과성을 갖는 물질로 이루어질 수 있다. 이때, 제1 도전형 반도체층(122)과 제1 콘택층(132)은 광 투과성이나 비투과성을 갖는 물질 또는 반사성을 갖는 물질로 이루어질 수 있으나, 실시 예는 특정한 물질에 국한되지 않을 수 있다.
서브 마운트(180)는 기판(110)을 대향하여 배치될 수 있다. 즉, 서브 마운트(180)는 기판(110) 아래에 배치될 수 있다. 서브 마운트(180)는 예를 들어 AlN, BN, 탄화규소(SiC), GaN, GaAs, Si 등의 반도체 기판으로 이루어질 수 있으며, 이에 국한되지 않고 열전도도가 우수한 반도체 물질로 이루어질 수도 있다. 또한, 서브 마운트(180) 내에 제너 다이오드 형태의 정전기(ESD:Electro Static Discharge) 방지를 위한 소자가 포함될 수도 있다.
제1 및 제2 금속 패드(162, 164)는 서브 마운트(180) 위에 배치되며, 서로 전기적으로 이격될 수 있다. 제1 및 제2 금속 패드(162, 164) 각각은 전기적 전도성을 갖는 금속 물질로 이루어질 수 있다.
제1 및 제2 절연층(172, 174)은 제1 및 제2 금속 패드(162, 164)와 서브 마운트(180) 사이에 각각 배치된다. 만일, 서브 마운트(180)가 Si와 같이 전기적 전도성을 갖는 물질로 이루어질 경우, 제1 및 제2 금속 패드(162, 164)와 서브 마운트(180)를 전기적으로 절연시키기 위해 제1 및 제2 절연층(172, 174)이 배치될 수 있다. 여기서, 제1 및 제2 절연층(172, 174)은 전기적인 절연성을 갖는 물질을 포함할 수 있다. 또한, 제1 및 제2 절연층(172, 174)은 전기적인 절연성을 가질 뿐만 아니라 광 반사 특성을 함께 갖는 물질로 이루어질 수도 있다. 예를 들어, 제1 및 제2 절연층(172, 174) 각각은 분산 브래그 반사층(DBR:Distributed Bragg Reflector)을 포함할 수 있다. 이 경우, 분산 브래그 반사층은 절연 기능을 수행할 수도 있고, 반사 기능을 수행할 수도 있다. 분산 브래그 반사층은 굴절률이 서로 다른 제1 층 및 제2 층이 교대로 적어도 1회 이상 적층된 구조일 수 있다. 분산 브래그 반사층 각각은 전기 절연 물질일 수 있다. 예컨대, 제1 층은 TiO2와 같은 제1 유전체층이고, 제2 층은 SiO2와 같은 제2 유전체층을 포함할 수 있다. 예컨대, 분산 브래그 반사층은 TiO2/SiO2층이 적어도 1회 이상 적층된 구조일 수 있다. 제1 층 및 제2 층 각각의 두께는 λ/4이고, λ는 발광 셀에서 발생하는 광의 파장일 수 있다.
또한, 제1 및 제2 절연층(172, 174) 각각은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다
발광 구조물(120)과 서브 마운트(180) 사이에 적어도 하나의 범프가 배치될 수 있다. 즉, 발광 구조물(120)과 서브 마운트(180) 사이에 제1 및 제2 범프(152A, 154)가 배치될 수 있다.
제1 범프(152A)는 제1 금속 패드(162)와 제1 스프레드층(142) 사이에 배치될 수 있다. 제1 범프(152A)의 개수는 도 1에 도시된 바와 같이 복수 개일 수 있다. 즉, 도 1의 경우, 제1 범프(152A)는 제1-1 범프(152-1) 및 제1-2 범프(152-2)를 포함할 수 있다.
제2 범프(154)는 제2 금속 패드(164)와 제2 스프레드층(144) 사이에 배치될 수 있다.
적어도 하나의 범프와 발광 구조물(120) 사이에 적어도 하나의 콘택층이 배치될 수 있다. 예를 들어, 발광 구조물(120)과 제1 및 제2 범프(152A, 154) 사이에 제1 및 제2 콘택층(132, 134)이 각각 배치될 수 있다.
제1 콘택층(132)은 제1 스프레드층(142)을 경유하여 제1 범프(152A)와 발광 구조물(120) 사이에 배치될 수 있다. 즉, 제1 콘택층(132)은 제1 스프레드층(142)과 제1 도전형 반도체층(122) 사이에 배치될 수 있다. 제1 콘택층(132)은 제1 스프레드층(142)과 제1 도전형 반도체층(122)을 전기적으로 서로 연결시킬 수 있다. 이를 위해, 도시된 바와 같이 제1 콘택층(132)은 제1 도전형 반도체층(122)과 접촉할 수 있다.
제2 콘택층(134)은 메사 식각(Mesa etching)에 의해 노출된 제2 도전형 반도체층(126) 아래에 배치되며, 제2 스프레드층(144)을 경유하여 제2 범프(154)와 발광 구조물(120)의 제2 도전형 반도체층(126) 사이에 배치될 수 있다. 제2 콘택층(134)은 제2 스프레드층(144)과 제2 도전형 반도체층(126)을 전기적으로 서로 연결시킬 수 있다. 제2 콘택층(134)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행함으로써 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제2 콘택층(134) 위 또는 아래에 배치될 수도 있다.
제1 및 제2 콘택층(132, 134) 각각은 제1 및 제2 도전형 반도체층(122, 126) 상에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 콘택층(132, 134) 각각은 금속으로 형성될 수 있으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.
특히, 제1 콘택층(132)은 반사 물질을 포함할 수 있다. 예를 들어, 제1 콘택층(132)은 투명 전극(미도시) 및 반사층(미도시)을 포함할 수 있다. 반사층은 은(Ag)과 같은 반사 물질로 이루어질 수 있다.
투명 전극은 반사층과 제1 도전형 반도체층(122) 사이에 배치되고, 반사층은 투명 전극 아래에 배치될 수 있다. 투명 전극은 투명 전도성 산화막(TCO:Transparent Conductive Oxide)일 수 있다. 예를 들어, 투명 전극은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
제1 콘택층(132)은 오믹 특성을 가질 수 있으며, 제1 도전형 반도체층(122)과 오믹 접촉하는 물질을 포함할 수 있다. 만일, 제1 콘택층(132)이 오믹 역할을 수행할 경우, 별도의 오믹층(미도시)은 형성되지 않을 수 있다.
적어도 하나의 콘택층과 적어도 하나의 범프 사이에 적어도 하나의 스프레드층이 배치될 수 있다.
제1 스프레드층(142)은 제1 콘택층(132)과 제1 범프(152A) 사이에 배치될 수 있다. 제2 스프레드층(144)은 제2 콘택층(134)과 제2 범프(154) 사이에 배치될 수 있다. 제1 및 제2 스프레드층(142, 144)은 발광 구조물(120)에서 발생하는 열에 의해 발광 구조물(120)의 저항이 증가하여 전기적인 특성이 악화될 수 있기 때문에 이를 방지하는 역할을 수행할 수 있다. 이를 위해, 제1 및 제2 스프레드층(142, 144) 각각은 전기 전도성이 우수한 물질로 이루어질 수 있다.
도 1 및 도 2에 도시된 발광 소자(100A)의 경우 캐리어는 제1 및 제2 범프(152A, 154)를 통해 발광 구조물(120)로 공급된다. 이때, 발광 구조물(120)에서 발생된 열은 제1 및 제2 범프(152A, 154)를 통해 방출될 수 있다. 이와 같이, 캐리어가 공급되는 경로와 열이 방출되는 경로가 동일하기 때문에 열이 외부로 방출되기 어려운 열화(thermal degradation) 현상이 발생할 수 있다. 특히, 활성층(124)으로부터 심자외선 파장 대역의 광을 방출시키고자 할 경우, 높은 구동 전압으로 인해 열 손실률이 더욱 높아질 수 있다.
이를 해결하기 위해, 실시 예에 의한 발광 소자(100A)는 적어도 하나의 콘택 분리부(190A)를 포함할 수 있다. 콘택 분리부(190A)는 제1 도전형 반도체층(122)과 제1 스프레드층(142) 사이의 영역에서 발열 영역(HA:Heating Area)에 배치될 수 있다. 여기서, 발열 영역(HA)이란, 발광 구조물(120)의 두께 방향(이하, '수직 방향'이라 함)으로 제1 범프(152A)와 중첩되지 않은 제1 콘택층(132)의 영역을 의미할 수 있다.
이러한 콘택 분리부(190A)는 제1 콘택층(132)을 전기적으로 이격된 복수 개로 분리하는 역할을 한다. 도 1의 경우, 콘택 분리부(190A)는 제1 콘택층(132)을 전기적으로 이격된 2개로 분리한다.
도 3은 다른 실시 예에 의한 발광 소자(100B)의 단면도를 나타낸다.
도 1에 도시된 발광 소자(100A)와 달리, 도 3에 도시된 발광 소자(100B)는 복수 개의 콘택 분리부(190B)를 포함한다. 이를 제외하면, 도 3에 도시된 발광 소자(100B)는 도 1에 도시된 발광 소자(100A)와 동일하므로 중복되는 설명을 생략한다.
도 3에 예시된 콘택 분리부(190B)는 제1 및 제2 콘택 분리부(190-1, 190-2)를 포함할 수 있다. 도 3의 경우 2개의 제1 및 제2 콘택 분리부(190-1, 190-2)만이 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 콘택 분리부(190B)의 개수는 3개 이상일 수도 있다.
도 3에 도시된 바와 같이, 콘택 분리부(190B)가 복수 개일 경우, 제1 콘택층(132)은 2개보다 더 많은 복수 개로 분리될 수 있다.
또한, 복수의 콘택 분리부(190-1, 190-2)는 제1 콘택층(132)에서 발열 영역(HA)을 등간격으로 분리할 수 있다. 즉, 발열 영역(HA)의 좌측 가장 자리와 제1 콘택 분리부(190-1) 사이의 이격거리(W2L), 제1 및 제2 콘택 분리부(190-1, 190-2) 사이의 이격거리(W2C) 및 발열 영역(HA)의 우측 가장 자리와 제2 콘택 분리부(190-2) 사이의 이격거리(W2R)는 서로 동일할 수 있다.
또는, 다른 실시 예에 의하면, 이격거리(W2L, W2C, W2R)는 서로 다를 수도 있다.
또한, 이격 거리(W2L, W2C, W2R) 각각은 '0' 이상일 수 있다.
도 1 및 도 3의 경우, 콘택 분리부(190A, 190B)는 발열 영역(HA)에만 배치된 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 콘택 분리부(190A, 190B)의 적어도 일부가 발열 영역(HA)을 벗어나서 배치될 수도 있다. 이 경우, 콘택 분리부(190A, 190B)의 일부가 수직 방향으로 제1 범프(152A)와 중첩되어 배치될 수도 있다.
도 4는 또 다른 실시 예에 의한 발광 소자(100C)의 단면도를 나타낸다.
도 1 및 도 3에 예시된 발광 소자(100A, 100B)와 달리, 도 4에 도시된 발광 소자(100C)는 하나의 제1 범프(152B)만을 포함한다.
도 1 및 도 3에 예시된 바와 같이, 제1 범프(152A)의 개수가 복수 개일 경우, 전술한 바와 같이 발열 영역(HA)은 복수 개의 제1 범프(152-1, 152-2) 사이의 공간과 수직 방향으로 중첩되는 제1 콘택층(132)의 영역으로 정의될 수 있다.
그러나, 도 4에 도시된 바와 같이, 제1 범프(152B)의 개수가 하나일 경우, 발열 영역(HA)이란, 제1 범프(152B)와 제2 범프(154) 사이의 공간과 수직 방향으로 중첩되는 제1 콘택층(132)의 영역으로 정의될 수 있다. 이 경우에도, 콘택 분리부(190C)는 발열 영역(HA)에 배치된다.
전술한 바와 같이 제1 범프(152B)의 개수가 다르며, 콘택 분리부(190C)의 위치가 다름을 제외하면, 도 4에 도시된 발광 소자(100C)는 도 1에 도시된 발광 소자(100A)와 동일하므로 중복되는 설명을 생략한다.
실시 예에 의하면, 콘택 분리부(190A, 190B, 190C)는 공기를 포함할 수 있다. 또는, 콘택 분리부(190A, 190B, 190C)는 제1 도전형 반도체층(122)과 쇼트키 접촉(schottky contact)하는 물질을 포함할 수도 있다. 또는, 콘택 분리부(190A, 190B, 190C)는 플라즈마 데미지(plasma damage)를 가질 수 있다. 이 경우, 콘택 분리부(190A, 190B, 190C)는 아르곤(Ar), 플루오르(F) 또는 산소(O) 원자 중 적어도 하나를 포함할 수 있다. 또는, 콘택 분리부(190A, 190B, 190C)는 산화물이나 질화물을 포함하는 절연 물질을 포함할 수도 있다.
그러나, 실시 예는 전술한 콘택 분리부(190A, 190B, 190C)의 물질에 국한되지 않는다. 즉, 콘택 분리부(190A, 190B, 190C)가 논 오믹(non-ohmic) 특성을 가질 수만 있다면, 콘택 분리부(190A, 190B, 190C)는 다양한 물질을 포함할 수 있다.
또한, 콘택 분리부(190A, 190B, 190C)의 폭(W1, W21, W22, W3)은 발열 영역(HA)의 폭 이하일 수 있으나, 실시 예는 이에 국한되지 않는다.
도 1을 참조하면, 수직 방향과 수직인 방향(이하, '수평 방향'이라 함)(즉, 제1 범프(152A)와 제2 범프(154)가 서로 이격된 방향)으로 콘택 분리부(190A)는 발열 영역(HA)의 우측 가장 자리와 소정 거리(W1R)만큼 이격되어 배치될 수 있다. 또한, 수평 방향으로 콘택 분리부(190A)는 발열 영역(HA)의 좌측 가장 자리와 소정 거리(W1L)만큼 이격되어 배치될 수 있다. 여기서, 소정 거리(W1R, W1L) 각각은 '0' 이상일 수 있다. 여기서, 소정 거리(W1R, W1L) 각각은 '0' 이상일 수 있다. 따라서, 콘택 분리부(190A)의 폭(W1)은 소정 거리(W1R, W1L)를 고려하여 결정될 수 있다.
또한, 도 3을 참조하면, 제1 콘택 분리부(190-1)의 폭(W21)은 다음 수학식 1과 같고, 제2 콘택 분리부(190-2)의 폭(W22)은 다음 수학식 2와 같을 수 있다.
Figure pat00001
Figure pat00002
여기서, LHA는 발열 영역(HA)의 폭을 나타낸다.
또한, 도 3에서 제1 및 제2 콘택 분리부(190-1, 190-2)의 폭(W21, W22)은 서로 동일할 수도 있고 서로 다를 수도 있다.
또한, 도 4를 참조하면, 수평 방향으로 콘택 분리부(190C)는 제1 콘택층(132)의 좌측 에지(132A)(즉, 발열 영역(HA)의 좌측 가장 자리)와 소정 거리(W3L)만큼 이격된다. 또한, 수평 방향으로 콘택 분리부(190C)는 발열 영역(HA)의 우측 가장 자리와 소정 거리(W3R)만큼 이격되어 배치될 수 있다. 여기서, 소정 거리(W3R, W3L) 각각은 '0' 이상일 수 있다. 따라서, 콘택 분리부(190C)의 폭(W3)은 소정 거리(W3R, W3L)를 고려하여 결정될 수 있다.
한편, 콘택 분리부(190A, 190B, 190C)는 발열 영역(HA)의 중앙에 배치될 수 있으나, 실시 예는 이에 국한되지 않는다. 즉, 도 1을 참조하면, 소정 거리(W1L, W1R)는 서로 동일할 수 있다. 또한, 도 3을 참조하면, 소정 거리(W2L, W2R)는 서로 동일할 수 있다. 또한, 도 4를 참조하면, 소정 거리(W3L, W3R)는 서로 동일할 수 있다.
또는, 콘택 분리부(190A, 190B, 190C)는 발열 영역(HA)의 중앙에 배치되지 않고, 발열 영역(HA)의 좌측이나 우측 한 쪽으로 치우쳐 배치될 수도 있다. 즉, 도 1을 참조하면, 소정 거리(W1L, W1R)는 서로 다를 수 있다. 또한, 도 3을 참조하면, 소정 거리(W2L, W2R)는 서로 다를 수 있다. 또한, 도 4를 참조하면, 소정 거리(W3L, W3R)는 서로 다를 수 있다.
또한, 콘택 분리부(190A, 190B, 190C)의 하면보다 상면이 더 넓을 수 있다. 예를 들어, 도 1을 참조하면, 콘택 분리부(190A)의 상면의 폭(WT:Width of Top)은 하면의 폭(WB:Width of Bottom)보다 더 넓을 수 있다.
이하, 설명의 편의상 도 1 및 도 2에 도시된 발광 소자(100A)의 전기적 및 광학적 특성을 첨부된 도면을 참조하여 다음과 같이 설명하지만, 이하의 설명은 도 3 및 도 4에 도시된 발광 소자(100B, 100C)에도 적용될 수 있음은 물론이다. 또한, 이하의 설명에서, 제1-1 범프(152-1) 및 제1-2 범프(152-2) 각각의 폭(WB1, WB2)은 120 ㎛인 것으로 가정하지만, 실시 예는 이에 국한되지 않으며 120 ㎛보다 작거나 큰 경우에도 아래의 설명은 변형되어 적용될 수 있음은 물론이다.
도 5는 시간의 경과(aging time)에 따른 발광 소자(100A)의 순방향 전압 변동량(ΔVf)을 나타내는 그래프로서, 횡축은 시간의 경과를 시간(hour) 단위로 나타내고, 종축은 순방향 전압 변동량(ΔVf)을 % 단위로 나타낸다.
일반적으로 플립 칩 본딩형 발광 소자에서 발생된 열은 주로 제1 범프(152A)를 통해 방출된다. 이때, 제1 범프(152A)로부터 거리가 먼 부분일수록 열의 방출이 용이하지 않아 신뢰성 저하의 원인이 될 수 있다. 즉, 도 2를 참조하면, 제1 범프(152A)를 통해 전류가 흐름과 동시에 열이 방출되므로, 제1 범프(152A)와 수직방향으로 중첩되지 않은 제1 콘택층(132)의 발열 영역(HA)에서 열의 방출이 용이하지 않아 열화 현상이 발생할 수 있다.
만일, 발광 소자(100A)가 콘택 분리부(190A)를 포함하지 않을 경우 도 5에 예시된 바와 같이, 순방향 전압 변동량(ΔVf)(202)은 시간이 경과할수록 크게 변함을 알 수 있다. 특히, 활성층(124)에서 심자외선 파장 대역의 광을 방출한다면, 발광 소자의 높은 구동 전압으로 인해, 제1 콘택층(132)에서의 열화 발생으로 인해 도 5에 도시된 바와 같이 순방향 전압 변동량(ΔVf)이 크게 변할 수 있다. 이와 같이 시간이 경과함에 따라 순방향 전압 변동량(ΔVf)이 크게 변할 경우 동작 전압이 저하되고 단락(short)성 불량이 야기될 수도 있다.
반면에, 발광 소자(100A)가 콘택 분리부(190A)를 포함할 경우, 순방향 전압 변동량(ΔVf)(204)은 순방향 전압 변동(ΔVf)(202)보다 그 변화폭이 크지 않음을 알 수 있다. 즉, 동작 전압의 초기치(VO)와 시간이 경과함에 따른 동작 전압 값(V) 간의 순방향 전압 변동량(ΔVf)이 안정적으로 될 수 있다. 이는, 발열 영역(HA)에 콘택 분리부(190A)를 배치하여 제1 콘택층(132)을 복수 개로 분리함으로써, 발광 소자(100A)의 열 방출이 원할해졌기 때문이다.
도 6a 및 도 6b는 실시 예에 의한 콘택 분리부(190A)의 폭(W1)에 따른 순방향 전압 변동량(ΔVf)과 출력 전력 변동량(ΔOutput Power)을 각각 나타낸다. 도 6a 및 도 6b 각각의 횡축은 콘택 분리부(190A)의 폭(W1)을 나타내고, 도 6a의 종축은 순방향 전압 변동량(ΔVf)을 나타내고 도 6b의 종축은 출력 전력 변동량(ΔOutput Power)을 % 단위로 나타낸다. 여기서, 수평 방향으로 콘택 분리부(190A)의 중심과 발열 영역(HA)의 중심은 서로 일치하고, 소정 거리(W1R, W1L)는 서로 동일한 것으로 가정한다.
도 6a를 참조하면, 콘택 분리부(190A)의 폭(W1)이 10 ㎛에서 110 ㎛ 사이에서 변할 때, 전체적인 순방향 전압 변동량(ΔVf)은 30%보다 작아 양호함을 알 수 있다. 특히, 콘택 분리부(190A)의 폭(W1)이 70 ㎛일 때, 순방향 전압 변동량(ΔVf)이 가장 작아짐을 알 수 있다.
또한, 도 6b를 참조하면, 콘택 분리부(190A)의 폭(W1)이 10 ㎛ 내지 90 ㎛일 때, 출력 전력 변동량(ΔOutput Power)은 100%에 근사함을 알 수 있다. 출력 전력 변동량(ΔOutput Power)이 클수록 발광 소자(100A)의 광학적 특성은 개선된다. 이때, 도 6b를 참조하면, 콘택 분리부(190A)의 폭(W1)이 110 ㎛일 때 출력 전력 변동량(ΔOutput Power)이 급격히 낮아짐을 알 수 있다. 따라서, 도 6a 및 도 6b를 참조하면, 콘택 분리부(190A)의 폭은 10 ㎛ 내지 90 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.
이와 비슷하게, 도 3에 도시된 제1 및 제2 콘택 분리부(190-1, 190-2)의 폭(W21, W22)의 총합은 10 ㎛ 내지 90 ㎛이고, 도 4에 도시된 콘택 분리부(190C)의 폭(W3)은 10 ㎛ 내지 90 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.
도 7a 및 도 7b는 제1 콘택층(132) 내에서 콘택 분리부(190A)의 배치 위치에 따른 순방향 전압 변동량(ΔVf)을 설명하기 위한 도면이다. 이하, 설명의 편의상 콘택 분리부(190A)의 폭(W1)은 70 ㎛인 것으로 가정하였으나, 70 ㎛보다 크거나 작은 경우에도 하기의 설명은 적용될 수 있음은 물론이다.
도 1에 도시된 발광 소자(100A)에서 콘택 분리부(190A)는 발열 영역(HA)에만 배치된 것으로 도시되어 있다. 그러나, 도 7a에 도시된 바와 같이, 발광 소자(100A')에서 콘택 분리부(190A')의 일부는 발열 영역(HA)을 소정 거리(D)만큼 벗어나서 배치될 수도 있다. 이를 제외하면, 도 7a에 도시된 발광 소자(100A')는 도 1에 도시된 발광 소자(100A)와 동일하므로 중복되는 설명을 생략한다.
도 7b의 소정 거리(D)에 따른 순방향 전압 변동량(ΔVf)을 나타내는 그래프로서, 횡축은 콘택 분리부(190A')가 발열 영역(HA)을 벗어난 소정 거리(D)를 나타내고, 종축은 순방향 전압 변동량(ΔVf)을 나타낸다.
도 7b를 참조하면, 소정 거리(D)가 커질수록 즉, 콘택 분리부(190A')가 발열 영역(HA)을 벗어난 정도(D)가 커질수록 순방향 전압 변동량(ΔVf)도 커짐을 알 수 있다. 이는 열화에 의한 순방향 전압 변동량(ΔVf))이 상승하기 때문이다. 이와 같이, 소정 거리(D)가 작을수록 순방향 전압 변동량(ΔVf)이 작아지므로, 이를 고려하여 D는 '0'이고 콘택 분리부(190A)는 발열 영역(HA)의 내부에만 배치될 수 있다.
도 8은 비교 례에 의한 발광 소자의 단면도를 나타내고, 도 9a 내지 도 9c는 비교 례의 발광 소자 및 실시 예의 발광 소자 각각의 회로 결선도를 나타낸다.
도 8에 도시된 발광 소자는 기판(10), 발광 구조물(20), 제1-1 콘택층(32-1), 제1-2 콘택층(32-2), 제2 콘택층(34), 제1-1 스프레드층(42-1), 제1-2 스프레드층(42-2), 제2 스프레드층(44), 제1-1 범프(52-1), 제1-2 범프(52-2), 제2 범프(54), 제1 금속 패드(62), 제2 금속 패드(64), 제1 절연층(72), 제2 절연층(74) 및 서브 마운트(80)를 포함한다. 또한, 발광 구조물(20)은 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)을 포함할 수 있다.
도 8에 도시된 기판(10), 발광 구조물(20), 제2 콘택층(34), 제2 스프레드층(44), 제2 범프(54), 제1 금속 패드(62), 제2 금속 패드(64), 제1 절연층(72), 제2 절연층(74) 및 서브 마운트(80)는 도 1에 도시된 기판(110), 발광 구조물(120), 제2 콘택층(134), 제2 스프레드층(144), 제2 범프(154), 제1 금속 패드(162), 제2 금속 패드(164), 제1 절연층(172), 제2 절연층(174) 및 서브 마운트(180)에 각각 해당하며 동일한 기능을 수행하므로 이들에 대한 중복되는 설명은 생략한다.
도 1에 도시된 발광 소자(100A)와 도 8에 도시된 비교 례에 의한 발광 소자의 차이점은 다음과 같다.
도 1에 도시된 발광 소자(100A)의 경우 콘택 분리부(190A)에 의해 복수 개로 분할된 제1 콘택층(132)이 존재하는 반면, 도 8에 도시된 발광 소자의 경우 메사 식각에 의해 형성된 리세스(R:Recess)에 의해 분할된 제1-1 콘택층(32-1) 및 제1-2 콘택층(32-2)이 존재한다. 따라서, 도 1에 도시된 발광 소자(100A)의 경우 제1 스프레드층(142)은 분할되지 않은 반면, 도 8에 도시된 발광 소자의 경우 리세스(R)에 의해 분할된 제1-1 스프레드층(42-1) 및 제1-2 스프레드층(42-2)이 존재한다.
만일, 도 1에 도시된 발광 소자(100A)가 콘택 분할부(190A)를 포함하지 않을 경우, 도 1에 도시된 발광 소자(100A)는 도 9a에 도시된 바와 같이 하나의 발광 다이오드(D0)로서 동작한다. 이 경우, 발광 다이오드(D0)로부터 열이 방출되는 경로와 제1 도전형 캐리어가 공급되는 경로가 모두 제1 범프(152A)를 통해서이므로, 전술한 바와 같이 열화에 의해 열 방출이 악화될 수 있다.
이러한 열 방출을 해소하기 위해, 도 8에 도시된 바와 같이 병렬 구조로 발광 소자를 구현할 경우, 도 8에 도시된 발광 소자는 도 9b에 도시된 바와 같이 병렬 연결된 2개의 발광 다이오드(D1, D2)로서 동작한다. 이 경우, 발광 다이오드(D1, D2) 각각에 주입되는 정전류가 동일하기 위해서는 발광 구조물(120)에 존재하는 발광 다이오드(D1, D2)의 면 저항이 동일해야 한다. 그렇지 않을 경우, 2개의 발광 다이오드(D1, D2) 중에서 하나가 파괴될 경우 다른 하나의 발광 다이오드로 과전류가 주입되어 연쇄적으로 파괴될 수 있는 문제점이 있다. 이와 같이, 도 8 및 도 9b에 도시된 비교 례에 의한 발광 소자의 경우, 회로의 파괴가 발생할 수 있을 뿐만 아니라 소비 전력이 증가하고 전류 주입 효율이 감소할 수 있다.
반면에, 도 1에 도시된 실시 예에 의한 발광 소자(100A)의 경우 콘택 분리부(190A)를 포함함으로써, 도 9c에 도시된 바와 같이 2개의 발광 다이오드(D1, D2)로서 동작함은 도 8에 도시된 발광 소자와 같다. 이때, 실시 예에 의한 발광 소자(100A)에서, 발광 구조물(120)에 존재하는 발광 다이오드(D1, D2)의 면 저항이 동일하지 않다고 하더라도, 제1 스프레드층(142)이 분리되어 있지 않으므로 캐리어의 주입은 제1 스프레드층(142)을 통해 이루어질 수 있다. 즉, 제1 스프레드층(142)은 도 9c에 도시된 별도의 발광 다이오드(D3)로서 역할을 수행할 수 있다. 따라서, 전술한 면 저항이 동일하지 않을 때 발광 다이오드(D1, D2) 중에서 상대적으로 저항이 낮은 발광 다이오드로 과전류가 주입되지 않으며, 2개의 발광 다이오드(D1, D2) 중에서 하나의 다이오드가 파괴되면 나머지 다이오드들에 과전류가 주입되어 연쇄 파괴 현상이 해소될 수 있다.
즉, 도 9c에 도시된 실시 예에 의한 발광 소자(100A)의 경우, 도 9b에 도시된 바와 같은 병렬 구조의 발광 소자에서 발생 가능한 과전류 주입 및 연쇄적인 작동 불량 현상이 방지될 수 있고, 도 9a에 도시된 바와 같은 발광 소자에서 열 방출의 어려움이 개선될 수 있다. 따라서, 실시 예에 의한 발광 소자(100A)는 도 9a에 도시된 직렬 구조와 도 9b에 도시된 병렬 구조의 복합체 구조를 가짐으로써, 열 방출이 원할히 이루어질 수 있고, 열화가 방지되어 신뢰성이 개선될 수 있다.
도 10은 실시 예에 의한 발광 소자 패키지(300)의 단면도를 나타낸다.
도 10을 참조하면, 발광 소자 패키지(300)는 발광 소자(100A), 패키지 몸체(310), 제1 및 제2 리드 프레임(322, 324), 제3 절연층(330), 몰딩 부재(340), 제1 및 제2 와이어(352, 354)를 포함할 수 있다.
여기서, 발광 소자(100A)는 도 1 및 도 2에 도시된 발광 소자(100A)에 해당하지만, 도 3 또는 도 4에 도시된 발광 소자(100B, 100C)가 도 1 및 도 2에 도시된 발광 소자(100A) 대신에 도 10에 도시된 바와 같은 패키지 형태로 배치될 수 있다.
도 10에 도시된 패키지 몸체(310)는 캐비티(C:Cavity)를 형성할 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 패키지 몸체(310)는 제1 및 제2 리드 프레임(322, 324)과 함께 캐비티(C)를 형성할 수 있다. 즉, 캐비티(C)는 패키지 몸체(310)의 측면(312)과 제1 및 제2 리드 프레임(322, 324)의 각 상부면에 의해 정의될 수 있다. 그러나, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 도 10에 도시된 바와 달리, 패키지 몸체(310)만으로 캐비티(C)를 형성할 수도 있다. 또는, 상부면이 평평한 패키지 몸체(310) 위에 격벽(barrier wall)(미도시)이 배치되고, 격벽과 패키지 몸체(310)의 상부면에 의해 캐비티가 정의될 수도 있다. 패키지 몸체(310)는 EMC(Epoxy Molding Compound) 등으로 구현될 수 있으나, 실시 예는 패키지 몸체(310)의 재질에 국한되지 않는다. 발광 소자(100A)는 캐비티(C)의 내부에 배치될 수 있다.
제1 및 제2 리드 프레임(322, 324)은 수평 방향으로 서로 이격되어 배치될 수 있다. 제1 및 제2 리드 프레임(322, 324) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(322, 324) 각각의 물질의 종류에 국한되지 않는다. 제1 및 제2 리드 프레임(322, 324)을 전기적으로 분리시키기 위해, 제1 및 제2 리드 프레임(322, 324) 사이에는 제3 절연층(330)이 배치될 수도 있다.
또한, 패키지 몸체(310)가 도전형 물질 예를 들면 금속 물질로 이루어질 경우, 제1 및 제2 리드 프레임(322, 324)은 패키지 몸체(310)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(322, 324)을 형성하는 패키지 몸체(310)는 제3 절연층(330)에 의해 서로 전기적으로 분리될 수 있다.
또한, 제1 및 제2 도전형 반도체층(122, 126)과 제1 및 제2 범프(152A, 154)를 통해 각각 연결된 제1 및 제2 금속 패드(172, 174)는 제1 및 제2 와이어(352, 354)를 통해 제1 및 제2 리드 프레임(322, 324)에 각각 전기적으로 연결될 수 있다.
몰딩 부재(340)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자(100A)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자(100A)에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.
YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc ,La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.
또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용 할 수 있다.
적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지는 표시 장치, 지시 장치, 조명 장치에 적용될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B, 100C: 발광 소자 110: 기판
120: 발광 구조물 122: 제1 도전형 반도체층
124: 활성층 126: 제2 도전형 반도체층
132: 제1 콘택층 134: 제2 콘택층
142: 제1 스프레드층 144: 제2 스프레드층
152A, 152B: 제1 범프 154: 제2 범프
162: 제1 금속 패드 164: 제2 금속 패드
172: 제1 절연층 174: 제2 절연층
180: 서브 마운트 190A, 190B, 190C: 콘택 분리부
300: 발광 소자 패키지 310: 패키지 몸체
322: 제1 리드 프레임 324: 제2 리드 프레임
330: 제3 절연층 340: 몰딩 부재
352: 제1 와이어 354: 제2 와이어

Claims (18)

  1. 기판;
    상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 기판에 대향하여 배치된 서브 마운트;
    상기 서브 마운트 위에 배치된 제1 및 제2 금속 패드;
    상기 제1 및 제2 금속 패드 위에 각각 배치된 제1 및 제2 범프;
    상기 제1 도전형 반도체층과 상기 제1 범프 사이에 배치된 제1 콘택층;
    상기 제2 도전형 반도체층과 상기 제2 범프 사이에 배치된 제2 콘택층;
    상기 제1 콘택층과 상기 제1 범프 사이에 배치된 제1 스프레드층; 및
    상기 제1 도전형 반도체층과 상기 제1 스프레드층 사이의 상기 발광 구조물의 두께 방향으로 상기 제1 범프와 중첩되지 않은 영역에서, 상기 제1 콘택층을 전기적으로 이격된 복수 개로 분리하도록 배치된 적어도 하나의 콘택 분리부를 포함하는 발광 소자.
  2. 제1 항에 있어서, 상기 콘택 분리부는 공기를 포함하는 발광 소자.
  3. 제1 항에 있어서, 상기 콘택 분리부는 상기 제1 도전형 반도체층과 쇼트키 접촉하는 물질을 포함하는 발광 소자.
  4. 제1 항에 있어서, 상기 콘택 분리부는 플라즈마 데미지를 갖는 발광 소자.
  5. 제4 항에 있어서, 상기 콘택 분리부는 아르곤, 플루오르 또는 산소 원자 중 적어도 하나를 포함하는 발광 소자.
  6. 제1 항에 있어서, 상기 콘택 분리부는 절연 물질을 포함하는 발광 소자.
  7. 제1 항에 있어서, 상기 콘택 분리부는 상기 발광 구조물의 두께 방향으로 상기 제1 범프와 중첩되지 않은 발열 영역에 배치된 발광 소자.
  8. 제7 항에 있어서, 상기 적어도 하나의 콘택 분리부는 복수의 콘택 분리부를 포함하고, 상기 복수의 콘택 분리부는 상기 제1 콘택층의 상기 발열 영역을 등간격으로 분리하는 발광 소자.
  9. 제7 항에 있어서, 상기 발열 영역은 상기 제1 범프와 상기 제2 범프 사이의 공간과 수직 방향으로 중첩되는 상기 제1 콘택층의 영역을 포함하는 발광 소자.
  10. 제7 항에 있어서, 상기 제1 범프는 복수 개이고, 상기 발열 영역은 상기 복수 개의 제1 범프 사이의 공간과 수직 방향으로 중첩되는 상기 제1 콘택층의 영역을 포함하는 발광 소자.
  11. 제10 항에 있어서, 상기 콘택 분리부의 폭은 상기 발열 영역의 폭 이하인 발광 소자.
  12. 제10 항에 있어서, 상기 콘택 분리부는 상기 발열 영역의 중앙에 배치된 발광 소자.
  13. 제10 항에 있어서, 상기 콘택 분리부의 폭은 10 ㎛ 내지 90 ㎛인 발광 소자.
  14. 제1 항에 있어서, 상기 활성층은 심자외선 파장 대역의 광을 방출하는 발광 소자.
  15. 제1 항에 있어서, 상기 콘택 분리부는 하면보다 상면이 넓은 발광 소자.
  16. 제1 항에 있어서, 상기 제2 콘택층과 상기 제2 범프 사이에 배치된 제2 스프레드층을 더 포함하는 발광 소자.
  17. 기판;
    상기 기판 아래의 서브 마운트;
    상기 서브 마운트와 기판 사이에 배치된 발광 구조물;
    상기 발광 구조물과 상기 서브 마운트 사이에 배치된 적어도 하나의 범프;
    상기 적어도 하나의 범프와 상기 발광 구조물 사이에 배치된 적어도 하나의 콘택층;
    상기 적어도 하나의 콘택층과 상기 적어도 하나의 범프 사이에 배치된 적어도 하나의 스프레드층; 및
    상기 발광 구조물의 두께 방향으로 상기 적어도 하나의 범프와 중첩되지 않는 영역에서 상기 적어도 하나의 콘택층을 전기적으로 이격된 복수 개로 분리하도록 배치된 적어도 하나의 콘택 분리층을 포함하는 발광 소자.
  18. 제1 항 또는 제17 항에 기재된 상기 발광 소자; 및
    상기 발광 소자가 마운팅되는 패키지 몸체를 포함하는 발광 소자 패키지.
KR1020140144084A 2014-10-23 2014-10-23 발광 소자 및 이를 포함하는 발광 소자 패키지 KR102319734B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140144084A KR102319734B1 (ko) 2014-10-23 2014-10-23 발광 소자 및 이를 포함하는 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140144084A KR102319734B1 (ko) 2014-10-23 2014-10-23 발광 소자 및 이를 포함하는 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20160047766A true KR20160047766A (ko) 2016-05-03
KR102319734B1 KR102319734B1 (ko) 2021-11-01

Family

ID=56022467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140144084A KR102319734B1 (ko) 2014-10-23 2014-10-23 발광 소자 및 이를 포함하는 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR102319734B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3401965A4 (en) * 2016-01-07 2019-02-27 LG Innotek Co., Ltd. LIGHT-EMITTING DIODE
KR20200018392A (ko) 2017-06-15 2020-02-19 타오카 케미컬 컴퍼니 리미티드 플루오렌 골격을 갖는 알코올류의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062126A (ko) * 1999-12-09 2001-07-07 이데이 노부유끼 반도체 발광소자, 그 제조방법 및 탑재기판
KR20110118819A (ko) * 2009-02-24 2011-11-01 파나소닉 전공 주식회사 발광 장치
KR20120117969A (ko) * 2012-09-25 2012-10-25 서울옵토디바이스주식회사 미세로드들을 구비하는 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR20140023512A (ko) * 2012-08-16 2014-02-27 엘지이노텍 주식회사 질화물 발광장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062126A (ko) * 1999-12-09 2001-07-07 이데이 노부유끼 반도체 발광소자, 그 제조방법 및 탑재기판
KR20110118819A (ko) * 2009-02-24 2011-11-01 파나소닉 전공 주식회사 발광 장치
KR20140023512A (ko) * 2012-08-16 2014-02-27 엘지이노텍 주식회사 질화물 발광장치
KR20120117969A (ko) * 2012-09-25 2012-10-25 서울옵토디바이스주식회사 미세로드들을 구비하는 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3401965A4 (en) * 2016-01-07 2019-02-27 LG Innotek Co., Ltd. LIGHT-EMITTING DIODE
US10541351B2 (en) 2016-01-07 2020-01-21 Lg Innotek Co., Ltd. Light emitting diode having a current blocking layer
KR20200018392A (ko) 2017-06-15 2020-02-19 타오카 케미컬 컴퍼니 리미티드 플루오렌 골격을 갖는 알코올류의 제조 방법

Also Published As

Publication number Publication date
KR102319734B1 (ko) 2021-11-01

Similar Documents

Publication Publication Date Title
US20170317253A1 (en) Light emitting device package and lighting apparatus including the package
KR102402260B1 (ko) 발광 소자 패키지
US10109772B2 (en) Light emitting device package and lighting apparatus including the same
KR102569249B1 (ko) 발광 소자 패키지
KR20150142327A (ko) 발광 소자 및 발광 소자 패키지
KR102464028B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
US10541351B2 (en) Light emitting diode having a current blocking layer
KR102302856B1 (ko) 발광 소자
KR102140273B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102319734B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR101916032B1 (ko) 발광소자
KR102445547B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102362306B1 (ko) 발광 소자
KR102087948B1 (ko) 발광 소자 패키지
KR101888605B1 (ko) 발광 소자
KR102302321B1 (ko) 발광 소자
KR20170023478A (ko) 자외선 발광 소자
KR20160118039A (ko) 발광 소자 및 발광 소자 패키지
KR20150092478A (ko) 발광 소자
KR102343098B1 (ko) 발광 소자
KR20200086590A (ko) 발광 소자 및 발광 소자 패키지
KR20160036293A (ko) 발광 소자 패키지
KR20130010384A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant