KR20160118039A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20160118039A
KR20160118039A KR1020150046284A KR20150046284A KR20160118039A KR 20160118039 A KR20160118039 A KR 20160118039A KR 1020150046284 A KR1020150046284 A KR 1020150046284A KR 20150046284 A KR20150046284 A KR 20150046284A KR 20160118039 A KR20160118039 A KR 20160118039A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
thickness
emitting device
substrate
Prior art date
Application number
KR1020150046284A
Other languages
English (en)
Other versions
KR102320866B1 (ko
Inventor
홍준희
임범진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150046284A priority Critical patent/KR102320866B1/ko
Publication of KR20160118039A publication Critical patent/KR20160118039A/ko
Application granted granted Critical
Publication of KR102320866B1 publication Critical patent/KR102320866B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예의 발광 소자는 기판과, 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 제1 및 제2 도전형 반도체층과 각각 연결되는 제1 및 제2 전극 및 기판의 상부면 또는 측부면 중 적어도 한 곳에 배치되는 광 추출층을 포함한다.

Description

발광 소자 및 발광 소자 패키지{Light emitting device and light emitting device package}
실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등 발광소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
발광 다이오드를 포함하는 기존의 발광 소자 패키지의 경우 광 추출 효율을 향상시키기 위한 다양한 방법들이 연구되고 있다.
실시 예는 개선된 광 추출 효율을 갖는 발광 소자 및 발광 소자 패키지를 제공한다.
일 실시 예에 의한 발광 소자는, 기판; 상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 및 제2 도전형 반도체층과 각각 연결되는 제1 및 제2 전극; 및 상기 기판의 상부면 또는 측부면 중 적어도 한 곳에 배치되는 광 추출층을 포함할 수 있다.
예를 들어, 상기 광 추출층은 상기 기판의 상부면에 배치되며 제1 두께를 갖는 상부층; 상기 기판의 우측면에 배치되며 제2 두께를 갖는 우측부층; 또는 상기 기판의 좌측면에 배치되며 제3 두께를 갖는 좌측부층 중 적어도 하나를 포함할 수 있다. 상기 제1 두께, 상기 제2 두께 또는 상기 제3 두께 중 적어도 2개는 서로 다를 수 있다. 상기 제1 두께와 상기 제2 두께는 다르고 상기 제1 두께와 상기 제3 두께는 다르고, 상기 제2 두께와 상기 제3 두께는 서로 동일할 수 있다. 상기 제1 두께와 상기 제2 두께 간의 제1 두께차 및 상기 제1 두께와 상기 제3 두께 간의 제2 두께차 각각은 2 ㎛ 내지 3 ㎛일 수 있다.
예를 들어, 상기 제1 두께는 상기 제2 두께보다 크고, 상기 제1 두께는 상기 제3 두께보다 클 수 있다. 상기 제1 두께, 상기 제2 두께 및 상기 제3 두께 각각은 1 ㎛ 내지 10 ㎛일 수 있다.
예를 들어, 상기 우측부층은 상기 기판의 상기 우측면 전체에 배치되고, 상기 좌측부층은 상기 기판의 상기 좌측면 전체에 배치될 수 있다. 또는, 상기 우측부층은 상기 기판의 상기 우측면의 일부에 배치되고, 상기 좌측부층은 상기 기판의 상기 좌측면의 일부에 배치될 수도 있다.
예를 들어, 상기 우측부층 및 상기 좌측부층 각각은 상기 기판의 상기 상부면으로부터 최소 20 ㎛ 지점까지 배치될 수 있다. 상기 우측부층과 상기 좌측부층은 상기 기판을 중심으로 상기 발광 구조물의 두께 방향과 직교하는 방향으로 대칭인 단면 형상을 가질 수 있다. 상기 상부층은 상기 기판의 상기 상부면 전체에 배치될 수 있다.
예를 들어, 상기 상부층, 상기 좌측부층 또는 상기 우측부층 중 적어도 하나는 러프니스를 가질 수 있다. 상기 광 추출층은 투광성 물질을 포함할 수도 있고, 절연성 물질 또는 금속 물질 중 적어도 하나를 포함할 수도 있다. 상기 광 추출층은 SiO2, TiO2 또는 SiN 중 적어도 하나를 포함할 수 있다.
예를 들어, 상기 광 추출층의 제1 굴절률은 아래와 같을 수 있다.
Figure pat00001
여기서, Δn은 상기 기판의 제2 굴절률로부터 상기 발광 소자로부터 출사되는 광이 만나는 매질의 제3 굴절률을 감산한 값이고, n1은 상기 광 추출층의 상기 제1 굴절률을 나타낸다.
예를 들어, 상기 광 추출층의 굴절률은 상기 기판의 굴절률의 0.8배일 수 있다. 상기 광 추출층의 굴절률은 1.3 내지 1.4일 수 있다. 상기 광 추출층은 코팅된 형태 또는 증착된 형태로 배치될 수 있다.
다른 실시 예에 의한 발광 소자 패키지는, 상기 발광 소자; 상기 발광 구조물의 두께 방향과 직교하는 방향으로 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임; 상기 제1 리드 프레임과 상기 제1 전극 사이에 배치된 제1 솔더부; 및 상기 제2 리드 프레임과 상기 제2 전극 사이에 배치된 제2 솔더부를 포함할 수 있다.
실시 예에 따른 발광 소자 및 발광 소자 패키지는 개선된 광 변환 효율을 가지지며 외부의 수분이나 파티클로부터 기판을 보호할 수도 있다.
도 1은 일 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 2는 광 추출층의 두께에 따른 발광 소자의 광의 세기를 나타내는 그래프이다.
도 3a 및 도 3b는 상부층의 제1 길이에 따른 발광 소자의 배광 분포를 나타낸다.
도 4는 우측부층과 좌측부층의 각 길이에 따른 발광 소자의 광의 세기를 나타내는 그래프이다.
도 5는 광 추출층의 제1 굴절률에 따른 발광 소자의 광의 세기를 나타내는 그래프이다.
도 6은 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 7a 및 도 7b는 비교 례와 실시 예에 의한 발광 소자에서 광 출사면을 나타내는 사진이다.
도 8a 내지 도 8h는 실시 예에 의한 발광 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 9는 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 일 실시 예에 의한 발광 소자(100A)의 단면도를 나타낸다.
도 1을 참조하면, 발광 소자(100A)는 기판(110), 발광 구조물(120), 제1 전극(130), 제2 전극(140), 절연층(150), 제1 및 제2 본딩 패드(162, 164) 및 광 추출층(170)을 포함할 수 있다.
여기서, 제1 및 제2 본딩 패드(162, 164)는 편의상 발광 소자(100A)의 구성 요소에 속하는 것으로 설명하지만, 후술되는 발광 소자 패키지(200)의 구성 요소에 속할 수도 있다.
기판(110) 아래에 발광 구조물(120)이 배치된다. 기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있다. 또한, 활성층(124)에서 방출된 광이 발광 소자(100A)로부터 탈출함을 도울 수 있도록 예를 들어, 기판(110)은 패턴(112)을 갖는 PSS(Patterned Sapphire Substrate)일 수 있으나, 실시 예는 이에 국한되지 않는다.
기판(110)과 발광 구조물(120) 간의 열 팽창 계수의 차이 및 격자 부정합을 개선하기 위해, 이들(110, 120) 사이에 버퍼층(또는, 전이층)(미도시)이 배치될 수 있다. 버퍼층은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층은 단층 또는 다층 구조를 가질 수도 있다.
발광 구조물(120)은 기판(110) 아래에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다.
제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(126)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(124)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(126)은 활성층(124) 아래에 배치되며, 반도체 화합물로 형성될 수 있다. Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(122)은 n형 반도체층으로, 제2 도전형 반도체층(126)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현할 수도 있다.
발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 1에 도시된 발광 소자(100A)는 플립 칩 본딩 구조이기 때문에, 활성층(124)에서 방출된 광은 기판(110) 및 제1 도전형 반도체층(122)을 통해 출사된다. 이를 위해, 기판(110) 및 제1 도전형 반도체층(122)은 투광성을 갖는 물질로 이루어지고, 제2 도전형 반도체층(126)과 제2 전극(140)은 투광성이나 비투광성을 갖는 물질로 이루어질 수 있다.
제1 전극(130)은 제1 도전형 반도체층(122)과 전기적으로 연결된다. 이를 위해, 제2 도전형 반도체층(126)과 활성층(124)과 제1 도전형 반도체층(122)의 일부를 메사(Mesa) 식각하여 제1 도전형 반도체층(122)을 노출하는 콘택홀이 형성되어 있다. 여기서, 콘택홀은 후술되는 도 8b에 도시된 제1 또는 제2 콘택홀(CH1, CH2)에 해당할 수 있다. 제1 전극(130)은 콘택홀에서 노출된 제1 도전형 반도체층(122) 아래에 배치되어, 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다.
제1 전극(130)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행함으로써, 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 전극(130)과 제1 도전형 반도체층(122) 사이에 배치될 수도 있다.
또한, 제1 전극(130)은 활성층(124)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 도전형 반도체층(122)에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 전극(130)은 금속으로 형성될 수 있으며, Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr 및 이들의 선택적인 조합으로 이루어질 수 있다.
제2 전극(140)은 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다. 이를 위해, 제2 전극(140)은 제2 도전형 반도체층(126) 아래에 배치된다. 예를 들어, 제2 전극(140)은 투광성 전도층(142) 또는 반사층(144) 중 적어도 하나를 포함할 수 있다.
투광성 전도층(142)은 제2 도전형 반도체층(126) 아래에 배치되어, 제2 도전형 반도체층(126)과 전기적으로 연결된다. 투광성 전도층(142)은 오믹층의 역할을 수행할 수 있다. 투광성 전도층(142)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 투광성 전도층(142)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
반사층(144)은 투광성 전도층(142) 아래에 배치되어, 발광 구조물(120)로부터 방출된 광을 반사한다. 반사층(144)은 알루미늄(Al), 금(Au), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 티타늄(Ti), 크롬(Cr) 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다.
제1 본딩 패드(162)는 제2 도전형 반도체층(126)과 활성층(124)을 관통하여 제1 도전형 반도체층(122)을 노출시키는 콘택홀에 매립되어, 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제2 본딩 패드(164)는 제2 전극(140)을 통해 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다.
제2 본딩 패드(164)와 제1 본딩 패드(162)는 발광 구조물(120)의 두께 방향(예를 들어, z축 방향)과 직교하는 제1 방향(예를 들어 y축 방향)으로 서로 이격되어 배치될 수 있다.
제1 및 제2 본딩 패드(162, 164) 각각은 전기적 전도성을 갖는 금속 물질을 포함할 수 있으며, 제1 및 제2 전극(130, 140) 각각의 물질과 동일하거나 다른 물질을 포함할 수 있다. 제1 및 제2 본딩 패드(162, 164) 각각은 Ti, Ni, Au 또는 Sn 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
절연층(150)은 제1 본딩 패드(162)와 제2 전극(140) 사이에 배치되어, 이들(162, 140)을 전기적으로 이격시킬 수 있다. 또한, 절연층(150)은 제2 본딩 패드(164)와 제1 전극(130) 사이에 배치되어, 이들(164, 130)을 전기적으로 이격시킬 수 있다.
절연층(150)은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
한편, 실시 예에 의하면, 광 추출층(170)은 기판(110)의 상부면(110U), 측부면(110L, 110R) 중 적어도 한 곳에 배치될 수 있다. 여기서, 측부면은 좌측부면(110L) 또는 우측부면(110R) 중 적어도 하나를 의미할 수 있다.
또한, 광 추출층(170)은 상부층(172), 우측부층(174) 및 좌측부층(176)을 포함할 수 있다. 예를 들어, 광 추출층(170)은 우측부층(174)만을 포함할 수도 있고, 좌측부층(176)만을 포함할 수도 있고, 우측부층(174)과 좌측부층(176)을 모두 포함할 수도 있고, 상부층(172), 우측부층(174) 및 좌측부층(176)을 모두 포함할 수도 있다.
상부층(172)은 기판(110)의 상부면(110U)에 배치되며 제1 두께(t1)를 가질 수 있다.
우측부층(174)은 기판(110)의 우측면(110R)에 배치되며 제2 두께(t2)를 가질 수 있다. 또한, 우측부층(174)은 상부층(172)으로부터 연장될 수 있다. 따라서, 기판(110)의 상측의 우측 모서리 부분과 접하는 광 추출층은 편의상 상부층(172)이 아니라 우측부층(174)에 속하는 것으로 설명 하지만 상부층(172)에 속할 수도 있다.
좌측부층(176)은 기판(110)의 좌측면(110L)에 배치되며 제3 두께(t3)를 가질 수 있다. 좌측부층(176)은 상부층(172)으로부터 연장될 수 있다. 따라서, 기판(110)의 상측의 좌측 모서리 부분과 접하는 광 추출층은 편의상 상부층(172)이 아니라 좌측부층(176)에 속하는 것으로 설명 하지만 상부층(172)에 속할 수도 있다.
이하, 광 추출층(170)에서 각 층(172, 174, 176)의 두께에 대해 살펴보면 다음과 같다.
제1 두께(t1), 제2 두께(t2) 또는 제3 두께(t3) 중 적어도 2개는 서로 다를 수 있다. 제1 두께(t1), 제2 두께(t2) 및 제3 두께(t3)가 모두 동일할 때보다는, 적어도 2개가 다를 경우 광 추출 효율이 개선될 수 있다.
예를 들어, 제1 두께(t1)와 제2 두께(t2)는 서로 다르고 제1 두께(t1)와 제3 두께(t3)는 서로 다르고, 제2 두께(t2)와 제3 두께(t3)는 서로 동일할 수 있다. 이때, 제1 두께(t1)와 제2 두께(t2) 간의 차이를 제1 두께차(Δt1)라 정의하고, 제1 두께(t1)와 제3 두께(t3) 간의 차이를 제2 두께 차(Δt2)라 정의하자. 이 경우, 제1 두께차(Δt1) 및 제2 두께차(Δt1) 각각이 2 ㎛보다 작거나 3 ㎛보다 클 경우 광이 발광 소자(100A)를 탈출하지 못하고 갇히게 되어 광 추출 효율이 감소될 수 있다. 따라서, 제1 두께차(Δt1) 및 제2 두께차(Δt1) 각각은 2 ㎛ 내지 3 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 제1 두께(t1)는 제2 두께(t2)보다 크고, 제1 두께(t1)는 제3 두께(t3)보다 클 수 있다. 이와 같이, 상부층(172)의 제1 두께(t1)가 우측부층(174)이나 좌측부층(176)의 제2 또는 제3 두께(t2, t3)보다 클 경우 광 효율이 더 개선될 수 있다.
또는, 제1, 제2 및 제3 두께(t1, t2, t3)는 모두 서로 다를 수도 있다.
도 2는 광 추출층(170)의 두께(t)에 따른 발광 소자(100A)의 광의 세기를 나타내는 그래프로서, 횡축은 광 추출층(170)의 두께(t)를 나타내고, 종축은 발광 소자(100A)로부터 출사되는 광의 상대적 세기(relative intensity)를 나타낸다. 여기서, 광 추출층(170)의 두께(t)는 제1, 제2 및 제3 두께(t1, t2, 3) 각각에 해당할 수 있다.
도 2를 참조하면, 제1 두께(t1), 제2 두께(t2) 및 제3 두께(t3) 각각의 두께가 증가할수록 광 추출 효율은 개선됨을 알 수 있다. 그러나, 공정이나 제작 비용을 고려할 때, 제1 두께(t1), 제2 두께(t2) 및 제3 두께(t3) 각각을 너무 두껍게 할 수는 없다. 따라서, 제1 두께(t1), 제2 두께(t2) 및 제3 두께(t3) 각각은 1 ㎛ 내지 10 ㎛, 예를 들어 3 ㎛ 내지 5 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.
이하, 광 추출층(170)에서 각 층(172, 174, 176)의 위치에 대해 살펴보면 다음과 같다.
도 3a 및 도 3b는 상부층(172)의 제1 길이(L1)에 따른 발광 소자(100A)의 배광 분포를 나타낸다.
도 1에 도시된 바와 같이 상부층(172)은 기판(110)의 상부면(110U) 전체에 배치될 수도 있다. 즉, 상부층(172)의 제1 길이(L1)는 기판(110)의 폭(W)과 동일할 수 있다. 이 경우, 발광 소자(100A)의 배광 분포는 도 3a에 도시된 바와 같을 수 있다.
또는, 도 1에 도시된 바와 달리 상부층(172)은 기판(110)의 상부면(110U) 전체가 아니라 일부에만 배치될 수도 있다. 즉, y=0인 지점부터 y=y1인 지점 사이의 어느 구간에 상부층(172)이 배치될 수 있다. 즉, 상부층(172)의 제1 길이(L1)는 기판(110)의 폭(W)보다 작을 수 있다. 이 경우, 발광 소자(100A)의 배광 분포는 도 3b에 도시된 바와 같을 수 있다. 도 3b에 도시된 배광 분포에서 'A1' 및 'A2' 부분은 도 3a에 도시된 바와 다름을 알 수 있다.
전술한 바와 같이, 패터닝 공정을 통해 기판(110)의 상부면(110U)의 일부분에만 상부층(172)을 형성함으로써, 배광 분포에 변화를 부여할 수도 있다.
또한, 우측부층(174)은 기판(110)의 우측면(110R) 전체에 배치될 수 있다. 이 경우, 우측부층(174)의 제2 길이(L2)는 기판(110)의 높이(H)와 제1 두께(t1)의 합으로서 표현될 수 있다. 예를 들어, 기판(110)의 높이(H)는 150 ㎛ 내지 250 ㎛일 수 있다.
도 4는 우측부층(174)과 좌측부층(176)의 각 길이(L2, L3)에 따른 발광 소자(100A)의 광의 세기를 나타내는 그래프로서, 횡축은 제2 길이(L2) 또는 제3 길이(L3)를 나타내고 종축은 상대적인 광의 세기를 나타낸다.
또한, 도 1에 도시된 바와 같이 우측부층(174)은 기판(110)의 우측면(110R)의 일부에 배치될 수도 있다.
만일, 우측부층(174)이 기판(110)의 우측면(110R)의 일부에 배치될 경우, 우측부층(174)은 기판(110)의 상부면(110U)으로부터 최소 20 ㎛ 지점까지 배치될 수 있다. 즉, 우측부층(174)은 발광 구조물(120)의 두께 방향인 z축 방향에서, z=0인 지점부터 z=z1인 지점 사이의 어느 구간에 배치될 수 있으며, z=z1인 지점부터 z=z2인 지점 사이의 어느 지점까지 연장되어 배치될 수 있다. 여기서, z1=20 ㎛일 수 있으나 실시 예는 이에 국한되지 않는다.
또는, 우측부층(174)은 기판(110)의 우측면(110R)에서 z=0인 지점부터 z=z2인 지점 사이의 어느 지점까지 연장되어 배치될 수도 있다. 이때, 우측부층(174)의 제2 길이(L2)의 최소값은 20 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.
도 4를 참조하면, 제2 길이(L2)가 최소 20 ㎛는 되어야 광의 상대적 세기가 3% 정도 증가함을 알 수 있다. 또한, 제2 길이(L2)가 대략 30㎛ 이상이 될 때, 광의 상대적 세기는 포화됨을 알 수 있다.
또한, 좌측부층(176)은 기판(110)의 좌측면(110L) 전체에 배치될 수도 있다. 이 경우, 좌측부층(176)의 제3 길이(L3)는 기판(110)의 높이(H)와 제1 두께(t1)의 합으로서 표현될 수 있다.
또는, 좌측부층(176)은 도 1에 도시된 바와 같이 기판(110)의 좌측면(110L)의 일부에 배치될 수도 있다.
만일, 좌측부층(176)이 기판(110)의 좌측면(110L)의 일부에 배치될 경우, 좌측부층(176)은 기판(110)의 상부면(110U)으로부터 최소 20 ㎛ 지점까지 배치될 수 있다. 즉, 좌측부층(176)은 발광 구조물(120)의 두께 방향인 z축 방향에서, z=0인 지점부터 z=z3인 지점 사이의 어느 구간에 배치될 수 있으며, z=z3인 지점부터 z=z2인 지점 사이의 어느 지점까지 연장되어 배치될 수 있다. 여기서, z3=20 ㎛일 수 있다.
또는, 좌측부층(176)은 기판(110)의 좌측면(110L)에서 z=0인 지점부터 z=z2인 지점 사이의 어느 지점까지 연장되어 배치될 수도 있다. 이때, 촤측부층(176)의 제3 길이(L3)의 최소값은 20 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.
도 4를 참조하면, 제3 길이(L3)가 최소 20 ㎛는 되어야 광의 상대적 세기가 3% 정도 증가함을 알 수 있다. 또한, 제3 길이(L3)가 대략 30㎛ 이상이 될 때, 광의 상대적 세기는 포화됨을 알 수 있다.
또한, 우측부층(174)과 좌측부층(176)은 기판(110)을 중심으로 발광 구조물(120)의 두께 방향(예를 들어 z축 방향)과 직교하는 제1 방향(예를 들어 y축 방향)으로 대칭인 단면 형상을 가질 수도 있다. 이 경우, 우측부층(174)의 제2 길이(L2)와 제2 두께(t2)는 좌측부층(176)의 제3 길이(L3) 및 제3 두께(t3)와 각각 동일할 수 있다.
이하, 광 추출층(170)의 재질에 대해 살펴보면 다음과 같다.
발광 구조물(120)로부터 방출되는 광이 광 추출층(170)을 투과하여 출사될 수 있도록, 광 추출층(170)은 투광성 물질을 포함할 수 있다.
또한, 광 추출층(170)은 절연성 물질 또는 금속 물질 중 적어도 하나를 포함할 수도 있다. 예를 들어, 광 추출층(170)은 SiO2, TiO2 또는 SiN 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광 추출층(170)에서 각 층(172, 174, 176)의 재질은 서로 동일할 수도 있고 서로 다를 수도 있다.
이하, 광 추출층(170)의 굴절률에 대해 살펴보면 다음과 같다.
광 추출층(170)의 제1 굴절률(n1)은 다음 수학식 1과 같이 표현될 수 있다.
Figure pat00002
여기서, Δn은 다음 수학식 2와 같이 표현될 수 있다.
Figure pat00003
여기서, n2는 기판(110)의 제2 굴절률을 나타내고, n3은 발광 소자(100A)로부터 출사되는 광이 만나는 매질의 제3 굴절률을 나타낸다. 예를 들어, 발광 소자(100A)의 광 추출층(170)이 공기와 접해 있을 경우, 제3 굴절률(n3)은 공기의 굴절률인 '1'이 될 수 있다.
또한, 광 추출층(170)의 제1 굴절률(n1)은 기판(110)의 제2 굴절률(n2)의 0.8배일 수도 있다.
도 5는 광 추출층(170)의 제1 굴절률(n1)에 따른 발광 소자(100A)의 광의 세기를 나타내는 그래프로서, 횡축은 광 추출층(170) 예를 들어, 우측부층(174) 또는 좌측부층(176)의 제1 굴절률(n1)을 나타내고 종축은 발광 소자(100A)로부터 방출되는 광의 상대적 세기를 나타낸다.
도 5를 참조하면, 광 추출층(170)에서 우측부층(174) 또는 좌측부층(176)의 제1 굴절률(n1)이 1.3 내지 1.4일 때, 광의 세기가 최대가 됨을 알 수 있다.
이하, 광 추출층(170)의 형태에 대해 살펴보면 다음과 같다.
도 6은 다른 실시 예에 의한 발광 소자(100B)의 단면도를 나타낸다.
도 1에 도시된 발광 소자(100A)의 광 추출층(170)의 광 출사면(즉, 공기와 접하는 부분)은 평평한 모양을 갖는다. 반면에, 도 6에 도시된 발광 소자(100B)의 광 추출층(170)의 광 출사면은 러프니스(R:roughness)를 가질 수 있다. 즉, 상부층(172), 우측부층(174) 또는 좌측부층(176) 중 적어도 하나는 러프니스(R)를 가질 수 있다. 예를 들어, 도 6에 도시된 바와 같이 상부층(172), 우측부층(174) 및 좌측부층(176)은 모두 러프니스(R)를 가질 수 있다. 또는, 도 6에 도시된 바와 달리, 상부층(172)의 가장 자리와, 우측부층(174)의 상측과, 좌측부층(176)의 상측만이 러프니스(R)를 가질 수도 있다.
전술한 바와 같이, 도 6에 도시된 발광 소자(100B)에서 광 추출층(170)이 러프니스(R)를 갖는 것을 제외하면, 도 6에 도시된 발광 소자(100B)는 도 1에 도시된 발광 소자(100A)와 동일하므로 동일한 참조부호를 사용하였으며 중복되는 설명을 생략한다.
또한, 광 추출층(170)은 코팅된 형태로 기판(110)에 배치될 수도 있고, 증착된 형태로 기판(110)에 배치될 수도 있다.
도 7a 및 도 7b는 비교 례와 실시 예에 의한 발광 소자에서 광 출사면을 나타내는 사진이다.
도 7a을 참조하면 비교 례에 의한 발광 소자의 기판(110)의 측면(110L, 110R)은 광 추출층(170)이 존재하지 않는 반면, 도 7b을 참조하면 실시 예에 의한 발광 소자(100A)에서 기판(110)의 측면(110L, 110R)에 광 추출층(170) 즉, 우측부층(174)(또는, 좌측부층(176))이 배치되어 있는 모습을 볼 수 있다.
이하, 전술한 실시 예에 의한 발광 소자(100A)의 제조 방법을 첨부된 도면을 참조하여 다음과 같이 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 발광 소자(100A)는 다른 제조 방법에 의해서도 제조될 수 있음은 물론이다.
도 8a 내지 도 8h는 실시 예에 의한 발광 소자(100A)의 제조 방법을 설명하기 위한 공정 단면도이다.
도 8a를 참조하면, 기판(110) 위에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 순차적으로 적층하여 발광 구조물(120)을 형성한다.
먼저, 기판(110) 위에 제1 도전형 반도체층(122)을 형성한다. 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질에 의해 형성될 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
이후, 활성층(124)을 제1 도전형 반도체층(122) 위에 형성한다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
이후, 활성층(124) 위에 제2 도전형 반도체층(126)을 형성한다. 제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질에 의해 형성될 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
이후, 도 8b를 참조하면, 제2 도전형 반도체층(126)과, 활성층(124)과, 제1 도전형 반도체층(122)의 일부를 메사 식각하여 제1 및 제2 콘택홀(CH1, CH2)을 형성하는 동시에, 발광 구조물(120)을 메사 식각하여 2개의 발광 소자(100A)를 구분짓는 경계 영역(S)을 형성한다.
이후, 도 8c를 참조하면, 제1 및 제2 콘택홀(CH1, CH2) 각각에 제1 전극(130)을 형성하며, 제2 도전형 반도체층(126) 위에 제2 전극(140)을 형성한다. 여기서, 제1 전극(130)이 형성된 후 제2 전극(140)이 형성될 수도 있고, 제2 전극(140)이 형성된 후 제1 전극(130)이 형성될 수도 있다.
제1 전극(130)은 활성층(124)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 도전형 반도체층(122)에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 전극(130)은 금속으로 형성될 수 있으며, Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr 및 이들의 선택적인 조합에 의해 형성될 수 있다.
제2 전극(140)이 투광성 전도층(142)과 반사층(144)으로 이루어진 경우, 제2 도전형 반도체층(126) 위에 투광성 전도층(142)을 형성하고, 투광성 전도층(142) 위에 반사층(144)을 형성한다.
투광성 전도층(142)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 투광성 전도층(142)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
반사층(144)은 알루미늄(Al), 금(Au), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 티타늄(Ti), 크롬(Cr) 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다.
이후, 도 8d를 참조하면, 경계 영역(S)에서 제1 도전형 반도체층(122)을 노출하고, 제1 및 제2 콘택홀(CH1, CH2) 각각에 형성된 제1 전극(130)을 노출하고, 제2 본딩 패드(164)가 연결될 제2 전극(140)의 상부면을 노출시키면서 발광 구조물(120) 위에 절연층(150)을 형성한다.
절연층(150)은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
이후, 도 8e를 참조하면, 제1 전극(130)과 전기적으로 연결되도록 콘택홀(CH1, CH2)을 매립하면서 제1 본딩 패드(162)를 형성하고, 제2 전극(140)과 전기적으로 연결되도록 제2 본딩 패드(164)를 형성한다.
제1 및 제2 본딩 패드(162, 164) 각각은 전기적 전도성을 갖는 금속 물질을 포함할 수 있으며, 제1 및 제2 전극(130, 140) 각각의 물질과 동일하거나 다른 물질을 포함할 수 있다. 제1 및 제2 본딩 패드(162, 164) 각각은 Ti, Ni, Au 또는 Sn 중 적어도 하나에 의해 형성될 수 있으나, 실시 예는 이에 국한되지 않는다.
이후, 도 8f를 참조하면, 도 8e에 도시된 결과물을 뒤집은 후에 지지판(192)에 안착시킨다. 이후, 기판(110)을 그라인딩/랩핑(griding/lapping)하고, 기판(110)을 레이져 스크라이빙하여 경계 영역(S)의 반대측에 홈(190)을 형성한다.
이후, 도 8g에 도시된 바와 같이, 홈(190)을 메우면서 광 추출층(170)을 기판(110)의 상부면 및 측부면에 각각 형성한다. 광 추출층(170)은 절연성 물질 또는 금속 물질 중 적어도 하나에 의해 형성될 수 있다. 예를 들어, 광 추출층(170)은 SiO2, TiO2 또는 SiN 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다. 예를 들어, 광 추출층(170)은 SiO2, TiO2 또는 SiN 중 적어도 하나를 스퍼터링이나 E-빔 방식에 의해 증착하여 형성될 수 있다.
이후, 도 8g에 도시된 화살표 방향으로 기판(110)을 가압하여 도 8h에 도시된 바와 같이, 2 개의 발광 소자(100A-1, 100A-2)로 분리한다.
도 9는 실시 예에 의한 발광 소자 패키지(200)의 단면도를 나타낸다.
도 9에 도시된 발광 소자 패키지(200)는 발광 소자(100A), 제1 및 제2 리드 프레임(212, 214), 절연부(216), 패키지 몸체(220), 몰딩 부재(230) 및 제1 및 제2 솔더부(242, 244)를 포함할 수 있다.
도 9에 도시된 발광 소자(100A)는 도 1에 도시된 발광 소자(100A)에 해당하므로 동일한 참조부호를 사용하였으며, 중복되는 설명을 생략한다. 다른 실시 예에 의하면, 발광 소자 패키지(200)는 도 1에 도시된 발광 소자(100A) 대신에 도 6에 도시된 발광 소자(100B)를 포함할 수 있음은 물론이다.
제1 솔더부(242)는 제1 본딩 패드(162)와 제1 리드 프레임(212) 사이에 배치되어, 이들(162, 212)을 전기적으로 연결하는 역할을 한다. 즉, 제1 솔더부(242)는 제1 전극(130)과 제1 리드 프레임(212) 사이에 배치될 수 있다. 제2 솔더부(244)는 제2 본딩 패드(164)와 제2 리드 프레임(214) 사이에 배치되어, 이들(164, 214)을 전기적으로 연결하는 역할을 한다. 즉, 제2 솔더부(244)는 제2 전극(140)과 제2 리드 프레임(214) 사이에 배치될 수 있다.
제1 및 제2 솔더부(242, 244) 각각은 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)일 수 있으나, 실시 예는 이에 국한되지 않는다.
전술한 제1 솔더부(242)는 제1 본딩 패드(162)를 통해 제1 도전형 반도체층(122)을 제1 리드 프레임(212)에 전기적으로 연결시키고, 제2 솔더부(244)는 제2 본딩 패드(164)를 통해 제2 도전형 반도체층(126)을 제2 리드 프레임(214)에 전기적으로 연결시킬 수 있다.
또한, 제1 솔더부(242) 및 제2 솔더부(244)는 생략될 수도 있다. 이 경우, 제1 본딩 패드(162)가 제1 솔더부(242)의 역할을 수행하고, 제2 본딩 패드(164)가 제2 솔더부(244)의 역할을 수행할 수 있다. 즉, 제1 솔더부(242)와 제2 솔더부(244)가 생략될 경우, 제1 본딩 패드(162)는 제1 리드 프레임(212)과 직접 연결되고, 제2 본딩 패드(164)는 제2 리드 프레임(214)과 직접 연결될 수 있다.
제1 및 제2 리드 프레임(212, 214)은 발광 구조물(200)의 두께 방향(예를 들어 z축 방향)과 직교하는 방향(예를 들어, y축 방향)으로 서로 전기적으로 이격되어 배치될 수 있다.
제1 리드 프레임(212)은 제1 솔더부(242)를 통해 제1 본딩 패드(162)와 전기적으로 연결되고, 제2 리드 프레임(214)은 제2 솔더부(244)를 통해 제2 본딩 패드(164)와 전기적으로 연결될 수 있다. 제1 및 제2 리드 프레임(212, 214)은 절연부(216)에 의해 서로 전기적으로 이격될 수 있다. 제1 및 제2 리드 프레임(212, 214) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(212, 214) 각각의 물질의 종류에 국한되지 않는다.
절연부(216)는 제1 및 제2 리드 프레임(212, 214) 사이에 배치되어, 제1 및 제2 리드 프레임(212, 214)을 전기적으로 절연시킨다. 이를 위해, 절연부(216)는 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있지만, 실시 예는 이에 국한되지 않는다.
또한, 패키지 몸체(220)는 제1 및 제2 리드 프레임(212, 214)과 함께 캐비티(C)를 형성할 수 있으나, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 패키지 몸체(220)만으로 캐비티(C)를 형성할 수도 있다. 또는, 상부면이 평평한 패키지 몸체(220) 위에 격벽(barrier wall)(미도시)이 배치되고, 격벽과 패키지 몸체(220)의 상부면에 의해 캐비티가 정의될 수도 있다.
캐비티(C) 내에 도 1에 도시된 바와 같이 발광 소자(100A)가 배치될 수 있다.
패키지 몸체(220)는 실리콘, 합성수지, 또는 금속을 포함하여 형성될 수 있다. 만일, 패키지 몸체(220)가 도전형 물질 예를 들면 금속 물질로 이루어질 경우, 제1 및 제2 리드 프레임(212, 214)은 패키지 몸체(220)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(212, 214)을 형성하는 패키지 몸체(220)는 절연부(216)에 의해 서로 전기적으로 분리될 수 있다.
또한, 몰딩 부재(230)는 캐비티(C) 내에 배치된 발광 소자(100A)를 포위하여 보호하도록 배치될 수 있다. 몰딩 부재(230)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자(100A)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자(100A)에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.
YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc ,La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.
또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용 할 수 있다.
적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.
전술한 발광 소자(100A, 100B) 및 발광 소자 패키지(200)는 기판(110)의 주변에 광 추출층(170)이 배치되므로, 기판(110)을 통해 출사되는 광이 스캐터링(scattering)될 수 있어 광 추출 효율이 증가하고 지향각이 증가하여 개선된 광 변환 효율을 가질 수 있다. 또한, 광 추출층(170)이 기판(110)의 주변에 배치됨으로 인해 외부의 수분이나 파티클로부터 기판(110)이 보호될 수도 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B: 발광 소자 110: 기판
120: 발광 구조물 130: 제1 전극
140: 제2 전극 142: 투광성 전도층
144: 반사층 150: 절연층
162, 164: 본딩 패드 170: 광 추출층
172: 상부층 174: 우측부층
176: 좌측부층 200: 발광 소자 패키지
212, 214: 리드 프레임 216: 절연부
220: 패키지 몸체 230: 몰딩 부재
242, 244: 솔더부

Claims (20)

  1. 기판;
    상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 및 제2 도전형 반도체층과 각각 연결되는 제1 및 제2 전극; 및
    상기 기판의 상부면 또는 측부면 중 적어도 한 곳에 배치되는 광 추출층을 포함하고,
    상기 광 추출층은
    상기 기판의 상부면에 배치되며 제1 두께를 갖는 상부층;
    상기 기판의 우측면에 배치되며 제2 두께를 갖는 우측부층; 또는
    상기 기판의 좌측면에 배치되며 제3 두께를 갖는 좌측부층 중 적어도 하나를 포함하는 발광 소자.
  2. 제1 항에 있어서, 상기 제1 두께, 상기 제2 두께 또는 상기 제3 두께 중 적어도 2개는 서로 다른 발광 소자.
  3. 제2 항에 있어서, 상기 제1 두께와 상기 제2 두께는 다르고 상기 제1 두께와 상기 제3 두께는 다르고, 상기 제2 두께와 상기 제3 두께는 서로 동일한 발광 소자.
  4. 제3 항에 있어서, 상기 제1 두께와 상기 제2 두께 간의 제1 두께차 및 상기 제1 두께와 상기 제3 두께 간의 제2 두께차 각각은 2 ㎛ 내지 3 ㎛인 발광 소자.
  5. 제1 항에 있어서, 상기 제1 두께는 상기 제2 두께보다 크고, 상기 제1 두께는 상기 제3 두께보다 큰 발광 소자.
  6. 제1 항에 있어서, 상기 제1 두께, 상기 제2 두께 및 상기 제3 두께 각각은 1 ㎛ 내지 10 ㎛인 발광 소자.
  7. 제1 항에 있어서, 상기 우측부층은 상기 기판의 상기 우측면 전체에 배치되고, 상기 좌측부층은 상기 기판의 상기 좌측면 전체에 배치되는 발광 소자.
  8. 제1 항에 있어서, 상기 우측부층은 상기 기판의 상기 우측면의 일부에 배치되고, 상기 좌측부층은 상기 기판의 상기 좌측면의 일부에 배치되는 발광 소자.
  9. 제8 항에 있어서, 상기 우측부층 및 상기 좌측부층 각각은 상기 기판의 상기 상부면으로부터 최소 20 ㎛ 지점까지 배치되는 발광 소자.
  10. 제1 항에 있어서, 상기 우측부층과 상기 좌측부층은 상기 기판을 중심으로 상기 발광 구조물의 두께 방향과 직교하는 방향으로 대칭인 단면 형상을 갖는 발광 소자.
  11. 제1 항에 있어서, 상기 상부층은 상기 기판의 상기 상부면 전체에 배치되는 발광 소자.
  12. 제1 항에 있어서, 상기 상부층, 상기 좌측부층 또는 상기 우측부층 중 적어도 하나는 러프니스를 갖는 발광 소자.
  13. 제1 항에 있어서, 상기 광 추출층은 투광성 물질을 포함하는 발광 소자.
  14. 제1 항에 있어서, 상기 광 추출층은 절연성 물질 또는 금속 물질 중 적어도 하나를 포함하는 발광 소자.
  15. 제14 항에 있어서, 상기 광 추출층은 SiO2, TiO2 또는 SiN 중 적어도 하나를 포함하는 발광 소자.
  16. 제1 항에 있어서, 상기 광 추출층의 제1 굴절률은 아래와 같은 발광 소자.
    Figure pat00004

    (여기서, Δn은 상기 기판의 제2 굴절률로부터 상기 발광 소자로부터 출사되는 광이 만나는 매질의 제3 굴절률을 감산한 값이고, n1은 상기 광 추출층의 상기 제1 굴절률을 나타낸다.)
  17. 제1 항에 있어서, 상기 광 추출층의 굴절률은 상기 기판의 굴절률의 0.8배인 발광 소자.
  18. 제1 항에 있어서, 상기 광 추출층의 굴절률은 1.3 내지 1.4인 발광 소자.
  19. 제1 항에 있어서, 상기 광 추출층은 코팅된 형태 또는 증착된 형태로 배치되는 발광 소자.
  20. 제1 항 내지 제19 항 중 어느 한 항에 기재된 발광 소자;
    상기 발광 구조물의 두께 방향과 직교하는 방향으로 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임;
    상기 제1 리드 프레임과 상기 제1 전극 사이에 배치된 제1 솔더부; 및
    상기 제2 리드 프레임과 상기 제2 전극 사이에 배치된 제2 솔더부를 포함하는 발광 소자 패키지.
KR1020150046284A 2015-04-01 2015-04-01 발광 소자 및 발광 소자 패키지 KR102320866B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150046284A KR102320866B1 (ko) 2015-04-01 2015-04-01 발광 소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150046284A KR102320866B1 (ko) 2015-04-01 2015-04-01 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20160118039A true KR20160118039A (ko) 2016-10-11
KR102320866B1 KR102320866B1 (ko) 2021-11-02

Family

ID=57162017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150046284A KR102320866B1 (ko) 2015-04-01 2015-04-01 발광 소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR102320866B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063134A (ko) * 2017-02-17 2022-05-17 서울바이오시스 주식회사 측면 반사층을 갖는 발광 다이오드

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130094483A (ko) * 2012-02-16 2013-08-26 서울옵토디바이스주식회사 발광 다이오드 칩 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130094483A (ko) * 2012-02-16 2013-08-26 서울옵토디바이스주식회사 발광 다이오드 칩 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063134A (ko) * 2017-02-17 2022-05-17 서울바이오시스 주식회사 측면 반사층을 갖는 발광 다이오드

Also Published As

Publication number Publication date
KR102320866B1 (ko) 2021-11-02

Similar Documents

Publication Publication Date Title
KR101888608B1 (ko) 발광 소자 패키지 및 조명 장치
KR102434778B1 (ko) 발광 소자 패키지
KR102402260B1 (ko) 발광 소자 패키지
KR102239627B1 (ko) 발광 소자 패키지
KR102038443B1 (ko) 발광 소자 및 발광 소자 패키지
KR101646666B1 (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지, 및 이 패키지를 포함하는 조명 장치
KR101669122B1 (ko) 발광 소자 패키지
KR102569249B1 (ko) 발광 소자 패키지
KR101719628B1 (ko) 발광 소자 패키지
KR102137750B1 (ko) 발광 소자
KR102464028B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR20160037471A (ko) 발광 소자 패키지
KR20160084992A (ko) 발광 소자
KR102320866B1 (ko) 발광 소자 및 발광 소자 패키지
KR102087948B1 (ko) 발광 소자 패키지
KR102346157B1 (ko) 발광 소자 패키지
KR101977281B1 (ko) 발광 소자 패키지 및 조명 장치
KR101941034B1 (ko) 발광 소자 패키지 및 조명 장치
KR20170034813A (ko) 발광 소자 패키지
KR102326926B1 (ko) 발광 소자 및 발광 소자 패키지
KR102343098B1 (ko) 발광 소자
KR20160036293A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant