KR20160047557A - 임베딩된 다이를 갖는 성형된 리드 프레임 패키지 - Google Patents
임베딩된 다이를 갖는 성형된 리드 프레임 패키지 Download PDFInfo
- Publication number
- KR20160047557A KR20160047557A KR1020167008092A KR20167008092A KR20160047557A KR 20160047557 A KR20160047557 A KR 20160047557A KR 1020167008092 A KR1020167008092 A KR 1020167008092A KR 20167008092 A KR20167008092 A KR 20167008092A KR 20160047557 A KR20160047557 A KR 20160047557A
- Authority
- KR
- South Korea
- Prior art keywords
- electrical contact
- die
- contact surface
- semiconductor package
- etched
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/005—Electrostatic transducers using semiconductor materials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/04—Microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0257—Microphones or microspeakers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
- B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
- H04R2201/003—Mems transducers or their use
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
- Wire Bonding (AREA)
- Pressure Sensors (AREA)
Abstract
반도체 패키지가 개시된다. 반도체 패키지는 제 1 측, 제 2 측, 성형된 기판, 다이, 및 리드 프레임을 포함한다. 반도체 패키지의 제 2 측은 반도체 패키지의 제 1 측에 대향한다. 다이 및 리드 프레임은 성형된 기판에 임베딩된다. 리드 프레임은 또한, 반도체 패키지의 제 1 측과 제 2 측 사이에 제 1 전기 접속부를 제공하기 위해 반도체 패키지의 제 1 측과 제 2 측 사이에 위치된다.
Description
관련 출원들
본 특허 출원은, 그의 개시가 전체적으로 참조로서 본 명세서에 통합되는 2013년 8월 29일에 출원된, 발명의 명칭이 "임베딩된 다이를 갖는 성형된 리드 프레임 패키지(MOLDED LEAD FRAME PACKAGE WITH EMBEDDED DIE)"인 미국 가 특허 출원 번호 제 61/871,366 호로부터의 우선권을 주장한다.
본 발명은 반도체 패키지 기판을 생성하기 위한 방법들에 관한 것이다.
고체 상태 전자 장치에서, 반도체 패키지 기판은 반도체 다이와 다른 회로들 사이에 전기적 접속들을 하기 위해 이용된 기계적 캐리어(carrier)이다. 반도체 다이는, 트랜지스터들, 다이오드들, 및 집적 회로들과 같은 전자 디바이스들이 집적되는 토대의 역할을 하는 실리콘, 게르마늄, 또는 갈륨 비소와 같은 얇은 슬라이스의 물질이다. 일부 구현들에서, 반도체 기판들은 플라스틱의 금속 리드 프레임들을 임베딩(embedding)함으로써 구성된다. 다른 구현들에서, 반도체 기판들은 유기 필름들에 접착된 구리의 층들을 패터닝(patterning)함으로써 구성된다. 반도체 다이는 다수의 반도체 다이와 다른 수동 회로(passive circuit)들 사이에 전기 접속부들을 형성하기 위해 반도체 패키지 기판들에 접착된다.
본 발명의 목적은 반도체 패키지 기판을 생성하기 위한 방법들을 제공하는 것이다.
본 발명은 임베딩된 다이 및 리드 프레임 구조 둘 모두를 단일 기판에 통합시키는 성형된 패키지 기판을 생성하기 위한 방법을 제공한다. 기판 개념은 칩 및 와이어 또는 플립 칩 구성에서 마이크로폰 및 비 마이크로폰 패키지들 둘 모두를 위해 적합하다.
본 발명은 또한, 몇몇 키 설계 요구조건들을 통합시키는 성형된 패키지 기판 설계를 제공한다. 설계 요구조건들은 반도체 기판으로의 다이의 저 비용 임베딩, 임의의 2개의 반도체 다이 사이의 고 밀도 상호접속 접속부들, 단일 패키지에서 2개의 적층된 다이에 대한 저 열 저항 경로, 및 분리된 포트 홀 및 이러한 디바이스들을 조립하기 위해 이용된 표준 표면 장착 디바이스 프로세스들과 호환가능한 씰 링(seal ring)을 생성하는 리드 프레임의 듀얼 사이드 하프 에칭(dual side half etching)을 요구한다.
본 발명은 또한, 반도체 패키지를 제공한다. 반도체 패키지는 제 1 측, 제 2 측, 성형된 기판, 다이, 및 리드 프레임을 포함한다. 반도체 패키지의 제 2 측은 반도체 패키지의 제 1 측에 대향한다. 다이 및 리드 프레임은 성형된 기판에 임베딩된다. 다이는 다이의 제 1 측 상에 위치되는 제 1 전기 접촉 표면을 포함한다. 리드 프레임은 또한, 반도체 패키지의 제 1 측과 제 2 측 사이에 제 1 전기 접속부를 제공하기 위해 반도체 패키지의 제 1 측과 제 2 측 사이에 위치된다.
본 발명은 부가적으로, 반도체 패키지를 제조하는 방법을 제공한다. 반도체 패키지는 제 1 측 및 제 2 측을 포함한다. 반도체 패키지의 제 2 측은 반도체 패키지의 제 1 측에 대향한다. 방법은 성형된 기판을 제공하는 단계, 성형된 기판에 다이를 임베딩하는 단계, 및 성형된 기판에 리드 프레임을 임베딩하는 단계를 포함한다. 다이는 다이의 제 1 측 상에 위치되는 제 1 전기 접촉 표면을 포함한다. 리드 프레임은 반도체 패키지의 제 1 측과 제 2 측 사이에 제 1 전기 접속부를 제공하기 위해 반도체 패키지의 제 1 측과 제 2 측 사이에 위치된다.
본 발명의 다른 양태들은 상세한 설명 및 첨부된 도면들의 고려에 의해 명백해질 것이다.
도 1a는 반도체 패키지의 단면 측면도.
도 1b는 도 1a에서의 반도체 패키지의 상부도.
도 1c는 도 1a에서의 반도체 패키지의 단면 상부도.
도 2는 도 1a에서의 반도체 패키지를 포함하는 조립된 패키지의 단면 측면도.
도 3a는 마이크로폰 패키지의 단면 측면도.
도 3b는 도 3a에서의 임베딩된 다이의 상부도.
도 3c는 도 3a에서의 마이크로폰 패키지의 단면 측면도.
도 3d는 도 3a에서의 마이크로폰 패키지의 상부도.
도 3e는 도 3a에서의 마이크로폰 패키지의 하부도.
도 4는 도 3a에서의 마이크로폰 패키지를 포함하는 조립된 마이크로폰 패키지를 도시한 도면.
도 5는 조립된 마이크로폰 패키지를 도시한 도면.
도 1b는 도 1a에서의 반도체 패키지의 상부도.
도 1c는 도 1a에서의 반도체 패키지의 단면 상부도.
도 2는 도 1a에서의 반도체 패키지를 포함하는 조립된 패키지의 단면 측면도.
도 3a는 마이크로폰 패키지의 단면 측면도.
도 3b는 도 3a에서의 임베딩된 다이의 상부도.
도 3c는 도 3a에서의 마이크로폰 패키지의 단면 측면도.
도 3d는 도 3a에서의 마이크로폰 패키지의 상부도.
도 3e는 도 3a에서의 마이크로폰 패키지의 하부도.
도 4는 도 3a에서의 마이크로폰 패키지를 포함하는 조립된 마이크로폰 패키지를 도시한 도면.
도 5는 조립된 마이크로폰 패키지를 도시한 도면.
본 발명의 임의의 실시예들이 상세하게 설명되기 전에, 본 발명이 그것의 적용에서 구성의 상세들로 제한되지 않고 구성요소들의 배열이 다음의 설명에서 제시되거나 다음의 도면들에서 도시됨이 이해될 것이다. 본 발명은 다른 실시예들일 수 있고 다양한 방식들로 실현될 수 있거나 실행될 수 있다.
또한, 본 명세서에서 이용된 어법 및 전문용어가 설명의 목적을 위한 것이고 제한하는 것으로서 간주되지 않아야 함이 이해될 것이다. 본 명세서에서 "포함하는(including, comprising)" 또는 "가지는(having)" 및 그의 변형들의 이용은 그 후에 열거된 항목들 및 그의 등가물들 뿐만 아니라, 부가적인 항목들을 포함하도록 의도된다. 용어들 "장착된", "접속된" 및 "결합된"은 광범위하게 이용되고 직접 및 간접 장착, 접속 및 결합 둘 모두를 포함한다. 게다가, "접속된" 및 "결합된"은 물리적 또는 기계적 접속들 또는 결합들로 제한되지 않고, 직접적이든 간접적이든 간에, 전기 접속들 또는 결합들을 포함할 수 있다.
일부 구현들에서, 반도체 패키지(100)는 도 1a 내지 도 1c에 도시된 바와 같이, 다른 구성요소들 중에서, 제 1 측(102), 제 2 측(104), 성형된 기판(110), 제 1 측(122) 및 제 2 측(124)을 가지는 리드 프레임(120), 임베딩된 다이(130), 및 제 1 복수의 기둥 범프(pillar bump)들(140)을 포함한다. 반도체 패키지(100)의 제 1 측(102)은 반도체 패키지(100)의 제 2 측(104)과 대향한다.
임베딩된 다이(130)는 성형된 기판(110)에서 임베딩된다. 일부 구현들에서, 임베딩된 다이(130)는 주문형 반도체(application specific integrated circuit)이다. 일부 구현들에서, 임베딩된 다이(130)는 실리콘 다이이다. 임베딩된 다이(130)는 임베딩된 다이(130)의 제 1 측(134) 상에 위치되는 복수의 노출된 전기 접촉(즉, 접속) 표면들(132)을 포함한다. 일부 구현들에서, 임베딩된 다이(130)는 임베딩된 다이(130)의 제 2 측(136) 상에 위치되는 제 2 복수의 노출된 전기 접촉 표면들(도시되지 않음)을 더 포함한다. 임베딩된 다이(130)의 제 2 측(136)은 임베딩된 다이(130)의 제 1 측(134)에 대향한다.
리드 프레임(120)은 또한, 성형된 기판(110)에서 임베딩된다. 리드 프레임(122)의 제 1 측은 하프 에칭된다. 리드 프레임(120)은 반도체 패키지(100)의 제 1 측(102)과 제 2 측(104) 사이에 전기 접속부들을 제공한다. 리드 프레임(120)에 의해 형성된 전기 접속부들의 열 및 응력 특성들은 리드 프레임(120)의 크기 및 물질에 적어도 부분적으로 기초하여 달라진다.
제 1 복수의 기둥 범프들(140)은 반도체 패키지(102)의 제 1 측과 임베딩된 다이(130)의 제 1 측(134) 사이에 전기 접속부들을 제공한다. 제 1 복수의 기둥 범프들(140)에 의해 형성된 전기 접속부들의 열 및 응력 특성들은 복수의 기둥 범프들(140)의 크기, 물질, 및 양에 적어도 부분적으로 기초하여 달라진다. 일부 구현들에서, 복수의 기둥 범프들(140)은 구리로 구성된다. 일부 구현들에서, 복수의 기둥 범프들(140)은 금, 백금, 또는 본 분야에서 공지된 임의의 다른 전기도금된 금속으로 구성된다.
조립된 반도체 패키지(200)는 도 2에 도시된 바와 같이, 다른 구성요소들 중에서, 도 1a 내지 도 1c의 반도체 패키지(100), 제 2 다이(210), 제 2 복수의 기둥 범프들(220), 및 제 3 복수의 기둥 범프들(230)을 포함한다. 제 2 다이(210)는 다른 구성요소들 중에서, 제 1 복수의 노출된 전기 접촉 표면들(212) 및 제 2 복수의 노출된 전기 접촉 표면들(214)을 포함하고, 그들 둘 모두는 제 2 다이(210)의 제 1 측(216) 상에 위치된다. 제 2 복수의 기둥 범프들(220)은 제 2 다이(210)와 반도체 패키지(104)의 제 2 측 사이에 전기 접속부들을 제공하기 위해 리드 프레임(120)의 제 1 측(122) 및 제 2 복수의 노출된 전기 접촉 표면들(214)에 접착된다. 제 3 복수의 기둥 범프들(230)은 제 2 다이(210)와 임베딩된 다이(130) 사이에 전기 접속부들을 제공하기 위해 제 1 복수의 기둥 범프들(140) 및 제 1 복수의 노출된 전기 접촉 표면들(212)에 접착된다. 일부 구현들에서, 제 2 다이(210)는 마이크로전자기계 시스템("MEMS") 다이이다.
일부 구현들에서, 마이크로폰 패키지(300)는 도 3a의 단면 측면도에 도시된 바와 같이, 다른 구성요소들 중에서, 제 1 측(302), 제 2 측(304), 성형된 기판(310), 리드 프레임(320), 임베딩된 다이(330), 제 1 복수의 기둥 범프들(340), 및 음향 포트 홀(350)을 포함한다. 마이크로폰 패키지(300)의 제 1 측(302)은 마이크로폰 패키지(300)의 제 2 측(304)에 대향한다.
임베딩된 다이(330)는 도 3a에 도시된 바와 같이, 임베딩된 다이(330)의 제 1 측(334) 상에 위치되는 제 1 복수의 노출된 전기 접촉 표면들(332), 및 제 2 측(336)을 포함한다. 임베딩된 다이(330)의 제 2 측(336)은 임베딩된 다이(330)의 제 1 측(334)에 대향한다. 임베딩된 다이(330)는 또한, 도 3b에 도시된 바와 같이, 임베딩된 다이(330)의 제 1 측(334) 상에 위치되는 제 2 복수의 노출된 전기 접촉 표면들(338)을 포함한다. 도 3b는 임베딩된 다이(330)의 제 1 측(334)의 측면도이다. 일부 구현들에서, 제 2 복수의 노출된 전기 접촉 표면들(338)은 도 3b에 또한 도시된 바와 같이, 제 1 복수의 노출된 전기 접촉 표면들(332)에 평행하게 위치된다. 일부 구현들에서, 임베딩된 다이(330)는 임베딩된 다이(330)의 제 2 측(336) 상에 위치되는 제 3 복수의 노출된 전기 접촉 표면들(도시되지 않음)을 더 포함한다.
리드 프레임(320)은 도 3c의 단면 측면도에 도시된 바와 같이, 포트 홀 구조(324) 및 씰 링 구조(325)를 형성하기 위해 제 1 측(321) 및 제 2 측(322) 상에서 하프 에칭된다. 리드 프레임(320)의 제 2 측(322)은 리드 프레임(320)의 제 1 측(321)에 대향한다. 리드 프레임(320)의 제 1 측(321) 및 제 2 측(322)을 하프 에칭하는 것은 성형된 기판(310)이, 포트 홀 구조(324)의 솔더 습윤(solder wetting)으로 인해 포트 홀(350)을 막는 위험 없이 리플로우 솔더 부착을 허용하기 위해 씰 링 구조(325) 사이에 솔더 댐(solder dam)을 형성하도록 허용한다. 일부 구현들에서, 원 이외의 다른 형상들이 포트 홀 구조(324)를 위해 이용된다.
에칭은 제조 동안 리드 프레임의 표면으로부터 층들을 화학적으로 제거하기 위해 마이크로 제작에서 이용된다. 에칭 내내 하나의 측으로부터 대향 측까지 리드 프레임의 일부를 완전하게 제거하는 단계를 포함한다. 하프 에칭(즉, 부분 에칭)은 하나의 측으로부터 대향 측까지 리드 프레임의 일부를 제거하는 단계를 포함한다(그들에 걸쳐 완전하지 않게). 도 3c는 리드 프레임(320)의 제 1 측(321) 및 제 2 측(322)을 각각 하프 에칭함으로써 생성된 공동들(326, 327)을 도시한다. 상이한 패턴들이 각각의 측을 하프 에칭함으로써 리드 프레임의 대향 측들 상에 형성된다. 게다가, 성형된 기판으로 리드 프레임의 측들 둘 모두를 하프 에칭함으로써 형성된 공동들을 충진하는 것(filling)은 성형된 기판에 규정된 패턴들을 형성한다.
리드 프레임(320)은 도 3d 및 도 3e에 도시된 바와 같이, 제 1 복수의 전기 접촉 표면들(328) 및 제 2 복수의 전기 접촉 표면들(329)을 더 포함한다. 도 3d 및 도 3e는 각각, 마이크로폰 패키지(300)의 제 1 측(302) 및 제 2 측(304)의 측면도들이다. 제 1 복수의 전기 접촉 표면들(328)은 리드 프레임(320)과 제 1 복수의 기둥 범프들(340) 사이에 접속 지점들을 제공한다. 이것은 리드 프레임(320)과 임베딩된 다이(330) 사이의 복수의 전기 접속을 허용한다. 제 2 복수의 전기 접촉 표면들(329)은 성형된 기판(310)에 금속 뚜껑(도시되지 않음)을 접속시키기 위해 전기 접촉 지점들을 제공한다.
조립된 마이크로폰 패키지(400)는 도 4의 단면 측면도에 도시된 바와 같이, 다른 구성요소들 중에서, 도 3a 내지 도 3e의 마이크로폰 패키지(300), MEMS 다이(401), 금속 뚜껑(420), 백 볼륨(back volume)(430), 제 1 복수의 배선들(440), 및 제 2 복수의 배선들(445)을 포함한다. MEMS 다이(410)는 다른 구성요소들 중에서, 제 1 측(412), 제 2 측(414), 및 복수의 노출된 전기 접촉 표면들(416)을 포함한다. MEMS 다이(410)의 제 2 측(414)은 MEMS 다이(410)의 제 1 측(412)에 대향한다. 복수의 노출된 전기 접촉 표면들(416)은 MEMS 다이(410)의 제 1 측(412) 상에 위치된다. MEMS 다이(410)의 제 2 측(414)은 리드 프레임(320)의 제 1 측(321)에 접착된다. 금속 뚜껑(420)은 리드 프레임(320)의 제 2 복수의 접속 표면들(328)에 접착된다. 일부 구현들에서, 그라운드 핑거(ground finger)들은 성형된 기판(310)과 금속 뚜껑(420) 사이에 전자기 간섭 패러데이 케이지를 형성하기 위해 마이크로폰 패키지(400)의 에지(edge)를 따라 노출된다. 이 케이지는 조립된 마이크로폰 패키지(400)의 백 볼륨(430)을 완성한다. 일부 구현들에서, 성형된 기판(310)에 대한 금속 뚜껑(420)의 접속부는 금속 뚜껑(420)과 성형된 기판(310) 사이의 적절한 전기 접지를 위해 은으로 충진된 에폭시와 같은 전도성 물질로 형성된다.
제 1 복수의 배선들(440)은 제 1 복수의 기둥 범프들(340)과 리드 프레임(320) 사이에 전기 접속부들을 제공한다. 이것은 임베딩된 다이(330)와 리드 프레임(320) 사이의 전기 접속들을 허용한다. 제 2 복수의 배선들(445)은 제 2 복수의 기둥 범프들(345)과 MEMS 다이(410)의 노출된 전기 접촉 표면들(416) 사이의 전기 접속부들을 제공한다. 이것은 임베딩된 다이(330)와 MEMS 다이(410) 사이의 전기 접속들을 허용한다.
일부 구현들에서, 임베딩된 다이(330)는 도 5의 단면 측면도에 도시된 바와 같이, 리드 프레임(320)에 직접적으로 접착된다. 리드 프레임(320)에 임베딩된 다이(330)를 직접적으로 접착시키는 것(즉, 플립 칩 접착)은 상기 논의된 다른 구현들과 같이 더 기계적으로 단단한 구조를 생성하지만 동일한 전기 품질들을 여전히 프로세싱한다.
명료성을 위해, 도면들은 언더필(underfill) 또는 오버 몰드(over mold)의 적용을 보여주지 않는다. 그러나, 하나 또는 둘 모두는 성형된 기판의 제 1 측에 장착된 구성요소들에 환경적 또는 기계적 보호를 제공하기 위해 상기 논의된 구현들과 결부하여 이용될 수 있다.
100: 반도체 패키지
102, 122, 134, 216, 302, 334, 412: 제 1 측
104, 124, 136, 304, 336, 414: 제 2 측 110, 310: 성형된 기판
120, 320: 리드 프레임 130, 330: 임베딩된 다이
132, 416: 복수의 노출된 전기 접촉 표면들
140, 340: 제 1 복수의 기둥 범프들 210: 제 2 다이
212, 332: 제 1 복수의 노출된 전기 접촉 표면들
214, 338: 제 2 복수의 노출된 전기 접촉 표면들
220, 345: 제 2 복수의 기둥 범프들
230: 제 3 복수의 기둥 범프들 300: 마이크로폰 패키지
324: 포트 홀 구조 325: 씰 링 구조
326, 327: 공동들
328: 제 1 복수의 전기 접촉 표면들
329: 제 2 복수의 전기 접촉 표면들 350: 음향 포트 홀
400: 조립된 마이크로폰 패키지 410: MEMS 다이
420: 금속 뚜껑 430: 백 볼륨
440: 제 1 복수의 배선들 445: 제 2 복수의 배선들
102, 122, 134, 216, 302, 334, 412: 제 1 측
104, 124, 136, 304, 336, 414: 제 2 측 110, 310: 성형된 기판
120, 320: 리드 프레임 130, 330: 임베딩된 다이
132, 416: 복수의 노출된 전기 접촉 표면들
140, 340: 제 1 복수의 기둥 범프들 210: 제 2 다이
212, 332: 제 1 복수의 노출된 전기 접촉 표면들
214, 338: 제 2 복수의 노출된 전기 접촉 표면들
220, 345: 제 2 복수의 기둥 범프들
230: 제 3 복수의 기둥 범프들 300: 마이크로폰 패키지
324: 포트 홀 구조 325: 씰 링 구조
326, 327: 공동들
328: 제 1 복수의 전기 접촉 표면들
329: 제 2 복수의 전기 접촉 표면들 350: 음향 포트 홀
400: 조립된 마이크로폰 패키지 410: MEMS 다이
420: 금속 뚜껑 430: 백 볼륨
440: 제 1 복수의 배선들 445: 제 2 복수의 배선들
Claims (20)
- 반도체 패키지에 있어서:
제 1 측;
상기 제 1 측에 대향하는 제 2 측;
성형된 기판;
상기 성형된 기판에 임베딩(embedding)된 다이로서, 상기 다이의 제 1 측 상에 위치된 제 1 전기 접촉 표면을 포함하는, 상기 다이; 및
상기 성형된 기판에 임베딩된 리드 프레임(lead frame)으로서, 상기 반도체 패키지의 제 1 측과 제 2 측 사이에 제 1 전기 접속부를 제공하기 위해 상기 반도체 패키지의 제 1 측과 제 2 측 사이에 위치되는, 상기 리드 프레임을 포함하는, 반도체 패키지. - 제 1 항에 있어서,
상기 다이는 주문형 반도체(application specific integrated circuit) 및 실리콘 다이를 포함하는 그룹으로부터 선택된 적어도 하나의 구성요소를 더 포함하는, 반도체 패키지. - 제 1 항에 있어서,
상기 리드 프레임은 하프 에칭(half etching)된 제 1 측을 포함하고, 상기 하프 에칭된 제 1 측은 상기 반도체 패키지의 제 1 측에 실질적으로 평행한, 반도체 패키지. - 제 3 항에 있어서,
상기 제 1 전기 접촉 표면은 상기 리드 프레임의 하프 에칭된 제 1 측에 직접적으로 결합되는, 반도체 패키지. - 제 3 항에 있어서,
제 1 기둥 범프(pillar bump)를 더 포함하고,
상기 제 1 기둥 범프는 상기 성형된 기판에 임베딩되고,
상기 제 1 전기 접촉 표면과 상기 반도체 패키지의 제 1 측 사이에 제 2 전기 접속부를 제공하기 위해 상기 제 1 전기 접촉 표면과 상기 반도체 패키지의 제 1 측 사이에 위치되며,
상기 리드 프레임으로부터 이격되는, 반도체 패키지. - 제 5 항에 있어서,
제 2 다이의 제 1 측 상에 위치된 제 2 전기 접촉 표면 및 상기 제 2 다이의 제 1 측 상에 위치된 제 3 전기 접촉 표면을 포함하는 상기 제 2 다이;
상기 제 2 전기 접촉 표면과 상기 제 1 기둥 범프 사이에 제 3 전기 접속부를 제공하기 위해 상기 제 2 전기 접촉 표면과 상기 제 1 기둥 범프 사이에 위치된 제 2 기둥 범프; 및
상기 제 3 전기 접촉 표면과 상기 리드 프레임의 하프 에칭된 제 1 측 사이에 제 4 전기 접속부를 제공하기 위해 상기 제 3 전기 접촉 표면과 상기 리드 프레임의 하프 에칭된 제 1 측 사이에 위치된 제 3 기둥 범프를 더 포함하는, 반도체 패키지. - 제 5 항에 있어서,
상기 다이는 상기 다이의 제 1 측 상에 위치되고 상기 제 1 전기 접촉 표면에 평행한 제 2 전기 접촉 표면을 더 포함하고,
상기 반도체 패키지는,
제 2 기둥 범프로서,
상기 성형된 기판에 임베딩되고,
상기 제 2 전기 접촉 표면과 상기 반도체 패키지의 제 1 측 사이에 제 3 전기 접속부를 제공하기 위해 상기 제 2 전기 접촉 표면과 상기 반도체 패키지의 제 1 측 사이에 위치되며,
상기 리드 프레임으로부터 이격되는, 상기 제 2 기둥 범프; 및
상기 제 2 기둥 범프 및 상기 리드 프레임의 하프 에칭된 제 1 측에 결합된 제 1 배선을 더 포함하는, 반도체 패키지. - 제 5 항에 있어서,
상기 리드 프레임은 상기 하프 에칭된 제 1 측에 대향하고 상기 반도체 패키지의 제 2 측에 실질적으로 평행한 하프 에칭된 제 2 측을 더 포함하는, 반도체 패키지. - 제 8 항에 있어서,
상기 리드 프레임의 하프 에칭된 제 1 측 및 하프 에칭된 제 2 측은 포트 홀 구조 및 씰 링(seal ring) 구조를 포함하는 그룹으로부터 선택된 적어도 하나의 구조를 갖는, 반도체 패키지. - 제 9 항에 있어서,
제 1 측, 상기 제 1 측에 대향하는 제 2 측, 및 MEMS 다이의 제 1 측 상에 위치된 제 3 전기 접촉 표면을 포함하는 상기 MEMS 다이로서, 상기 MEMS 다이의 제 2 측은 상기 리드 프레임의 하프 에칭된 제 1 측에 결합되는, 상기 MEMS 다이; 및
상기 제 1 기둥 범프 및 상기 제 3 전기 접촉 표면에 결합된 제 1 배선을 더 포함하는, 반도체 패키지. - 반도체 패키지를 제조하는 방법으로서, 상기 반도체 패키지는 제 1 측 및 상기 제 1 측에 대향하는 제 2 측을 포함하는, 상기 방법에 있어서:
성형된 기판을 제공하는 단계;
상기 성형된 기판에 다이를 임베딩하는 단계로서, 상기 다이는 상기 다이의 제 1 측 상에 위치된 제 1 전기 접촉 표면을 포함하는, 상기 다이를 임베딩하는 단계; 및
상기 성형된 기판에 리드 프레임을 임베딩하는 단계로서, 상기 리드 프레임은 상기 반도체 패키지의 제 1 측과 제 2 측 사이에 제 1 전기 접속부를 제공하기 위해 상기 반도체 패키지의 제 1 측과 제 2 측 사이에 위치되는, 상기 리드 프레임을 임베딩하는 단계를 포함하는, 반도체 패키지를 제조하는 방법. - 제 11 항에 있어서,
상기 다이는 주문형 반도체 및 실리콘 다이를 포함하는 그룹으로부터 선택된 적어도 하나의 구성요소를 더 포함하는, 반도체 패키지를 제조하는 방법. - 제 11 항에 있어서,
상기 반도체 패키지의 제 1 측에 실질적으로 평행한 상기 리드 프레임의 제 1 측을 하프 에칭하는 단계를 더 포함하는, 반도체 패키지를 제조하는 방법. - 제 13 항에 있어서,
상기 리드 프레임의 하프 에칭된 제 1 측에 상기 제 1 전기 접촉 표면을 직접적으로 결합시키는 단계를 더 포함하는, 반도체 패키지를 제조하는 방법. - 제 13 항에 있어서,
상기 성형된 기판에 제 1 기둥 범프를 임베딩하는 단계; 및
상기 제 1 전기 접촉 표면과 상기 반도체 패키지의 제 1 측 사이에 제 2 전기 접속부를 제공하기 위해 상기 다이의 제 1 전기 접촉 표면과 상기 반도체 패키지의 제 1 측 사이에, 및 상기 리드 프레임으로부터 이격되게 상기 제 1 기둥 범프를 위치시키는 단계를 더 포함하는, 반도체 패키지를 제조하는 방법. - 제 15 항에 있어서,
상기 제 1 기둥 범프에 제 2 기둥 범프를 결합시키는 단계;
상기 제 2 기둥 범프와 제 2 전기 접촉 표면 사이에 제 3 전기 접속부를 제공하기 위해 상기 제 2 전기 접촉 표면에 상기 제 2 기둥 범프를 결합시키는 단계로서, 상기 제 2 전기 접촉 표면은 제 2 다이의 제 1 측 상에 위치되는, 상기 제 2 기둥 범프를 결합시키는 단계;
상기 제 2 다이에 제 3 기둥 범프를 결합시키는 단계; 및
상기 리드 프레임의 하프 에칭된 제 1 측에 상기 제 3 기둥 범프를 결합시키는 단계를 더 포함하는, 반도체 패키지를 제조하는 방법. - 제 15 항에 있어서,
상기 다이는 상기 다이의 제 1 측 상에 위치되고 상기 제 1 전기 접촉 표면에 평행한 제 2 전기 접촉 표면을 더 포함하고,
상기 방법은,
상기 성형된 기판에 제 2 기둥 범프를 임베딩하는 단계;
상기 제 2 전기 접촉 표면과 상기 반도체 패키지의 제 1 측 사이에 제 3 전기 접속부를 제공하기 위해 상기 제 2 전기 접촉 표면과 상기 반도체 패키지의 제 1 측 사이에, 및 상기 리드 프레임으로부터 이격되게 상기 제 2 기둥 범프를 위치시키는 단계;
상기 제 2 기둥 범프에 제 1 배선을 결합시키는 단계; 및
상기 리드 프레임의 하프 에칭된 제 1 측에 상기 제 1 배선을 결합시키는 단계를 더 포함하는, 반도체 패키지를 제조하는 방법. - 제 15 항에 있어서,
상기 하프 에칭된 제 1 측에 대향하고 상기 반도체 패키지의 제 2 측에 실질적으로 평행한 상기 리드 프레임의 제 2 측을 하프 에칭하는 단계를 더 포함하는, 반도체 패키지를 제조하는 방법. - 제 18 항에 있어서,
상기 리드 프레임의 하프 에칭된 제 1 측 및 하프 에칭된 제 2 측은 포트 홀 구조 및 씰 링 구조를 포함하는 그룹으로부터 선택된 적어도 하나의 구조를 갖는, 반도체 패키지를 제조하는 방법. - 제 19 항에 있어서,
상기 제 1 기둥 범프에 제 1 배선을 결합시키는 단계;
제 3 전기 접촉 표면에 상기 제 1 배선을 결합시키는 단계로서, 상기 제 3 전기 접촉 표면은 MEMS 다이의 제 1 측 상에 위치되는, 상기 제 1 배선을 결합시키는 단계; 및
상기 리드 프레임의 하프 에칭된 제 1 측에 상기 MEMS 다이의 제 2 측을 결합시키는 단계로서, 상기 MEMS 다이의 제 2 측은 상기 MEMS 다이의 제 1 측에 대향하는, 상기 MEMS 다이의 제 2 측을 결합시키는 단계를 더 포함하는, 반도체 패키지를 제조하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361871366P | 2013-08-29 | 2013-08-29 | |
| US61/871,366 | 2013-08-29 | ||
| PCT/US2014/053335 WO2015031711A1 (en) | 2013-08-29 | 2014-08-29 | Molded lead frame package with embedded die |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160047557A true KR20160047557A (ko) | 2016-05-02 |
| KR101840626B1 KR101840626B1 (ko) | 2018-03-21 |
Family
ID=51542468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167008092A KR101840626B1 (ko) | 2013-08-29 | 2014-08-29 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10160637B2 (ko) |
| KR (1) | KR101840626B1 (ko) |
| CN (1) | CN105659379B (ko) |
| WO (1) | WO2015031711A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016153871A1 (en) | 2015-03-23 | 2016-09-29 | Knowles Electronics, Llc | Embedded circuit in a mems device |
| JP6597499B2 (ja) * | 2016-06-29 | 2019-10-30 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US10818646B2 (en) * | 2019-02-13 | 2020-10-27 | Infineon Technologies Ag | Power stage device with carrier frame for power stage module and integrated inductor |
| US11383970B2 (en) * | 2019-07-09 | 2022-07-12 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor devices and related methods |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8236612B2 (en) * | 2002-04-29 | 2012-08-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7154186B2 (en) | 2004-03-18 | 2006-12-26 | Fairchild Semiconductor Corporation | Multi-flip chip on lead frame on over molded IC package and method of assembly |
| US20070071268A1 (en) * | 2005-08-16 | 2007-03-29 | Analog Devices, Inc. | Packaged microphone with electrically coupled lid |
| US20070040231A1 (en) * | 2005-08-16 | 2007-02-22 | Harney Kieran P | Partially etched leadframe packages having different top and bottom topologies |
| US7763488B2 (en) | 2006-06-05 | 2010-07-27 | Akustica, Inc. | Method of fabricating MEMS device |
| US7550828B2 (en) | 2007-01-03 | 2009-06-23 | Stats Chippac, Inc. | Leadframe package for MEMS microphone assembly |
| WO2009038692A1 (en) | 2007-09-19 | 2009-03-26 | Akustica, Inc. | A mems package |
| US7982292B2 (en) * | 2008-08-25 | 2011-07-19 | Infineon Technologies Ag | Semiconductor device |
| US8030770B1 (en) | 2008-09-09 | 2011-10-04 | Triquint Semiconductor, Inc. | Substrateless package |
| US8169058B2 (en) | 2009-08-21 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars |
| US8809974B2 (en) * | 2010-02-26 | 2014-08-19 | Ubotic Intellectual Property Company Limited | Semiconductor package for MEMS device and method of manufacturing same |
| US8357564B2 (en) * | 2010-05-17 | 2013-01-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die |
| WO2012051340A1 (en) | 2010-10-12 | 2012-04-19 | Analog Devices, Inc. | Microphone package with embedded asic |
| US8513787B2 (en) | 2011-08-16 | 2013-08-20 | Advanced Analogic Technologies, Incorporated | Multi-die semiconductor package with one or more embedded die pads |
| US8916421B2 (en) * | 2011-08-31 | 2014-12-23 | Freescale Semiconductor, Inc. | Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits |
| KR101297015B1 (ko) | 2011-11-03 | 2013-08-14 | 주식회사 네패스 | 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지 |
| US8995694B2 (en) | 2012-02-01 | 2015-03-31 | Knowles Electronics, Llc | Embedded circuit in a MEMS device |
| US9576884B2 (en) * | 2013-03-09 | 2017-02-21 | Adventive Ipbank | Low profile leaded semiconductor package |
-
2014
- 2014-08-29 WO PCT/US2014/053335 patent/WO2015031711A1/en active Application Filing
- 2014-08-29 CN CN201480059326.XA patent/CN105659379B/zh active Active
- 2014-08-29 US US14/915,032 patent/US10160637B2/en active Active
- 2014-08-29 KR KR1020167008092A patent/KR101840626B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US10160637B2 (en) | 2018-12-25 |
| CN105659379B (zh) | 2018-09-21 |
| US20160207759A1 (en) | 2016-07-21 |
| KR101840626B1 (ko) | 2018-03-21 |
| WO2015031711A1 (en) | 2015-03-05 |
| CN105659379A (zh) | 2016-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101522763B1 (ko) | 콤포넌트 패키지용 장치 및 방법 | |
| CN206059367U (zh) | 半导体装置及经封装半导体装置 | |
| JP5723153B2 (ja) | スルーボディ導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造する方法 | |
| TWI523123B (zh) | 具有封裝件堆疊之積體電路封裝系統及其製造方法 | |
| US8597983B2 (en) | Semiconductor device packaging having substrate with pre-encapsulation through via formation | |
| JP2017022398A (ja) | 窓介在型ダイパッケージング | |
| JP2021121032A (ja) | 半導体装置 | |
| CN111293088A (zh) | 具有激光可激活模塑化合物的半导体封装 | |
| TWI655729B (zh) | 一種封裝結構及其製造方法 | |
| US9502392B2 (en) | Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects | |
| KR102223245B1 (ko) | 패키징된 반도체 디바이스 | |
| KR20150104186A (ko) | 패키지-관통 인터커넥트를 갖는 반도체 디바이스 조립체 및 연관 시스템들, 디바이스들, 및 방법들 | |
| US20150262981A1 (en) | Leadframe-based system-in-packages having sidewall-mounted surface mount devices and methods for the production thereof | |
| KR101840626B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| CN106328624B (zh) | 制造具有多层囊封的传导基板的半导体封装的方法及结构 | |
| US20180053753A1 (en) | Stackable molded packages and methods of manufacture thereof | |
| KR101394647B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| TW202226464A (zh) | 具有堆疊被動組件的多層半導體封裝 | |
| JP6210533B2 (ja) | プリント基板およびその製造方法 | |
| CN112670252A (zh) | 具有分离的衬底区段的封装体 | |
| US10622270B2 (en) | Integrated circuit package with stress directing material | |
| KR101688077B1 (ko) | 반도체 패키지 구조물 및 그 제작 방법 | |
| TWI491001B (zh) | 積體電路總成 | |
| KR20120034529A (ko) | 리드 프레임 및 이의 제조 방법 | |
| KR20150029818A (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |