KR20160029996A - 액정 표시장치 및 그 제조방법 - Google Patents
액정 표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20160029996A KR20160029996A KR1020140119346A KR20140119346A KR20160029996A KR 20160029996 A KR20160029996 A KR 20160029996A KR 1020140119346 A KR1020140119346 A KR 1020140119346A KR 20140119346 A KR20140119346 A KR 20140119346A KR 20160029996 A KR20160029996 A KR 20160029996A
- Authority
- KR
- South Korea
- Prior art keywords
- protective film
- liquid crystal
- crystal display
- electrode
- thin film
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 163
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 172
- 230000001681 protective effect Effects 0.000 claims abstract description 130
- 239000010410 layer Substances 0.000 claims abstract description 77
- 239000010409 thin film Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000011159 matrix material Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 131
- 229920002120 photoresistant polymer Polymers 0.000 claims description 58
- 125000006850 spacer group Chemical group 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000007769 metal material Substances 0.000 claims description 27
- 239000011810 insulating material Substances 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 14
- 238000004380 ashing Methods 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims 2
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 50
- 101150038023 PEX1 gene Proteins 0.000 description 50
- 101150014555 pas-1 gene Proteins 0.000 description 50
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 30
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 30
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 16
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 16
- 229910004444 SUB1 Inorganic materials 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 229910004438 SUB2 Inorganic materials 0.000 description 10
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 101150018444 sub2 gene Proteins 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 210000004027 cell Anatomy 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 210000002858 crystal cell Anatomy 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 101150089655 Ins2 gene Proteins 0.000 description 3
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- 101150046160 POL1 gene Proteins 0.000 description 2
- 101150110488 POL2 gene Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명의 액정 표시장치는 충전특성 및 균일도를 향상시키고 빛샘현상을 방지할 수 있는 액정 표시장치에 관한 것으로, 액정층을 사이에 두고 박막 트랜지스터 어레이와 대향 배치되고, 블랙 매트릭스 및 컬러필터들을 포함하는 컬러필터 어레이를 구비한다. 박막 트랜지스터 어레이는 기판 상에 서로 교차하도록 배열되는복수의 게이트 라인들과 복수의 데이터 라인들, 복수의 게이트 라인들 및 데이터 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들, 복수의 게이트 라인들과 상기 데이터 라인들의 교차에 의해 정의되는 화소영역들 내에 각각 형성되며, 제 1 보호막을 사이에 두고 상기 복수의 박막 트랜지스터들에 각각 접속되는 복수의 화소전극들, 및 제 2 보호막을 사이에 두고 상기 복수의 화소전극들과 중첩되도록 배치되는 공통전극을 포함한다. 제 1 보호막은 상기 화소영역에 대응하는 영역에 형성되는 오목부와 상기 블랙 매트릭스에 대응하는 볼록부를 구비하고, 제 2 보호막은 상기 제 1 보호막의 오목부에 대응하는 영역에서 번갈아 배치되는 평탄부와 돌출부를 구비한다. 또한, 공통전극은 제 2 보호막의 평탄부 내에 배치된다
Description
본 발명은 액정 표시장치 및 그 제조방법에 관한 것으로, 특히 투과율을 향상시키고, 스토리지 캐패시터의 정전용량을 향상시키며 마스크 공정수를 절감할 수 있는 액정 표시장치 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 부피가 큰 음극선관(CathoD Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Dvice: FPD)로 급속히 발전해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Dvice: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Dvice: OLED), 전계방출 표시장치(Field Emission Display Dvice : FED), 그리고 전기영동 표시장치(Electrophoretic Display Dvice: ED)와 같은 다양한 평판 표시장치가 개발되어 활용되고 있다.
이들 중 액정 표시장치는 우수한 화질과 경량, 박형, 저전력의 특징을 갖기 때문에 최근 많이 이용되고 있다. 액정 표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광 투과율을 제어함으로써 화상을 표시하는 장치이다.
이하, 도 1 내지 도 3을 참조하여 종래의 액정 표시장치에 대해 설명하기로 한다. 도 1은 종래의 액정 표시장치를 개략적으로 도시한 사시도이고, 도 2는 도 1의 박막 트랜지스터 어레이의 1화소 영역을 도시한 평면도이며, 도 3은 도 2에 도시된 I-I'라인을 따라 취한 단면도이다.
도 1을 참조하면, 액정 표시장치는 액정층(도시생략)을 사이에 두고 형성되는 박막 트랜지스터 어레이(TFTA)와 컬러필터 어레이(CFA)를 구비하는 액정 표시패널(LCP)을 포함한다.
박막 트랜지스터 어레이(TFTA)는 제 1 기판(SUB1) 상에 제 1 방향(예를 들면, x방향)으로 나란하게 형성된 복수의 게이트 라인들(G1, G2), 상기 복수의 게이트 라인들(G1, G2)과 서로 교차하도록 제 2 방향(예를 들면, y방향)으로 나란하게 형성된 데이터 라인들(D1, D2), 상기 게이트 라인들(G1, G2)과 데이터 라인들(D1, D2)이 교차하는 영역에 형성되는 박막 트랜지스터들(TFT), 액정셀들에 데이터전압을 충전시키기 위한 복수의 화소전극들(Px), 및 상기 복수의 화소전극들(Px)과 대향하도록 배치된 공통전극들(도시생략)을 포함한다.
컬러필터 어레이(CFA)는 제 2 기판(SUB2) 상에 형성되는 블랙매트릭스 및 컬러필터(도시생략)를 포함한다. 액정 표시패널(LCP)의 제 1 기판(SUB1)과 제 2 기판(SUB2)의 외면에는 각각 편광판(POL1, POL2)이 부착되고, 액정과 접하는 제 1 및 제 2 기판들(SUB1, SUB2)의 내면에는 액정의 프리틸트각을 설정하기 위한 배향막(도시생략)이 각각 형성된다. 액정 표시패널(LCP)의 컬러필터 어레이(CFA)와 박막 트랜지스터 어레이(TFTA) 사이에는 액정 셀의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서(column spacer)가 형성될 수 있다.
도 2 및 도 3을 참고하면 종래의 액정 표시장치는 액정층(LC)을 사이에 두고 형성되는 박막 트랜지스터 어레이(TFTA)와 컬러필터 어레이(CFA)를 구비하는 액정 표시패널을 포함한다.
박막 트랜지스터 어레이(TFTA)는 제 1 기판(SUB1) 상에 제 1 방향(예를 들면, x방향)으로 나란하게 형성된 복수의 게이트 라인들(G1, G2), 상기 복수의 게이트 라인들(G1, G2)과 서로 교차하도록 제 2 방향(예를 들면, y방향)으로 나란하게 형성된 데이터 라인들(D1, D2), 상기 게이트 라인들(G1, G2)과 데이터 라인들(D1, D2)이 교차하는 영역에 형성되는 박막 트랜지스터들(T), 액정셀들에 데이터전압을 충전시키기 위한 복수의 화소전극들(Px), 및 상기 복수의 화소전극들(Px)과 대향하도록 배치된 공통전극들(COM)을 포함한다.
컬러필터 어레이(CFA)는 제 2 기판(SUB2) 상에 형성되는 블랙매트릭스(BM) 및 컬러필터(CF)를 포함한다. 액정 표시패널의 제 1 기판(SUB1)과 제 2 기판(SUB2)의 외면에는 각각 편광판(도시생략)이 부착되고, 액정층(LC)과 접하는 제 1 및 제 2 기판들(SUB1, SUB2)의 내면에는 액정의 프리틸트각을 설정하기 위한 배향막(도시생략)이 각각 형성된다. 액정 표시패널의 컬러필터 어레이(CFA)와 박막 트랜지스터 어레이(TFTA) 사이에는 액정셀의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서(CS)가 형성된다.
박막 트랜지스터 어레이(TFTA)에 형성되는 박막 트랜지스터(T)는 게이트 전극(G), 소스전극(S) 및 드레인 전극(D)을 포함한다.
게이트 전극(G)은 제 1 기판(SUB1) 상에 형성되며 게이트 라인(G1, G2)으로부터 연장된다. 게이트 라인(G1, G2)과 게이트 전극(G)은 게이트 절연층(GI)으로 커버된다. 게이트 절연막(GI) 상에는 게이트 전극(G)과 중첩되도록 반도체 활성층(A)이 형성된다.
소스 전극(S)과 드레인 전극(D)은 반도체 활성층(A) 상에서 서로 대향하도록 분리되어 형성된다. 소스전극(S)은 데이터 라인(D1, D2)에 연결되고 드레인 전극(D)은 화소전극(Px)에 연결된다.
화소전극(Px)은 게이트 라인들(Gl1, G2)과 데이터 라인들(DL1, D2)의 교차에 의해 정의되는 영역 내에 배치된다. 화소전극(Px)은 박막 트랜지스터(T)를 커버하는 제 1 절연막(INS)과 평탄화를 위한 제 2 절연막(INS2) 상에 형성된다. 화소전극(Px)은 제 1 및 제 2 절연막(INS1, INS2)를 관통하는 콘택홀(CH)을 통해 박막 트랜지스터(T)의 드레인 전극(D)에 접속된다.
공통전극(COM)은 화소전극(Px)을 커버하는 패시베이션막(PAS) 상에 형성되며, 화소전극(Px)과 중첩되도록 형성된다. 공통전극(COM)은 화소전극(Px)과 함께 액정층의 액정에 수평전계를 형성하도록 복수의 슬릿(SL)을 갖도록 형성된다.
그러나, 상술한 종래의 액정 표시장치는 게이트 라인들(G1, G2) 및 게이트 전극(G)을 형성하기 위한 제 1 마스크 공정, 반도체 활성층(A)을 형성하기 위한 w제 2 마스크 공정, 데이터 라인(D1, D2) 및 소스전극(S)과 드레인 전극(D)을 형성하기 위한 제 3 마스크 공정, 제 1 및 제 2 절연층들(INS1, INS2)에 콘택홀을 형성하기 위한 제 4 마스크 공정, 화소전극(Px)을 형성하는 제 5 마스크 공정, 공통전극(COM)을 형성하기 위한 제 6 마스크 공정 등 적어도 6~7회의 마스크 공정을 거쳐 제조된다. 따라서, 제품 생산에 많은 시간과 함께 비용이 소요되어 마스크 공정을 줄이는 것에 대한 필요성이 대두되었다.
또한, 최근 액정 표시장치의 고화질화 추구에 따라 높은 PPI(Pixel Per Inch)를 요구하는 경향이 있기 때문에 액정 표시장치의 신호라인들의 부하는 증가하고 스토리지 캐패시턴스는 작아져 액정 표시장치의 충전특성 및 균일도가 저하되는 것에 대한 해결책이 요구되고 있다.
또한, 종래의 액정 표시장치에서는 컬러필터 어레이(CFA)와 박막 트랜지스터 어레이(TFTA) 사이의 셀갭을 유지하기 위해 컬럼 스페이서(CS)가 배치되는데, 액정 표시장치의 컬러필터 어레이(CFA)에 외력이 가해지는 경우, 도 4에 도시된 바와 같이 패널의 눌림 및 휘어짐 등에 의해 컬럼 스페이서(CS)가 시프트(shift)됨으로써 컬럼 스페이서(CS) 주변에 위치하고 있는 액정의 배향이 파괴되어 빛샘을 유발시키는 문제점이 있었다.
본 발명은 상술한 문제점을 해소하기 위한 것으로, 마스크 공정수의 감축과 함께, 스토리지 캐패시터이 정전용량을 향상시켜 충전특성 및 균일도를 향상시키며, 컬럼 스페이서의 시프트에 의한 빛샘을 방지할 수 있는 액정 표시장치 및 그 제조방법을 제공하는 것을 목적으로 하다.
상기 목적달성을 위한 본 발명의 액정 표시장치는 액정층을 사이에 두고 박막 트랜지스터 어레이와 대향 배치되고, 블랙 매트릭스 및 컬러필터들을 포함하는 컬러필터 어레이를 구비한다. 박막 트랜지스터 어레이는 기판 상에 서로 교차하도록 배열되는복수의 게이트 라인들과 복수의 데이터 라인들, 복수의 게이트 라인들 및 데이터 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들, 복수의 게이트 라인들과 상기 데이터 라인들의 교차에 의해 정의되는 화소영역들 내에 각각 형성되며, 제 1 보호막을 사이에 두고 상기 복수의 박막 트랜지스터들에 각각 접속되는 복수의 화소전극들, 및 제 2 보호막을 사이에 두고 상기 복수의 화소전극들과 중첩되도록 배치되는 공통전극을 포함한다. 제 1 보호막은 상기 화소영역에 대응하는 영역에 형성되는 오목부와 상기 블랙 매트릭스에 대응하는 볼록부를 구비하고, 제 2 보호막은 상기 제 1 보호막의 오목부에 대응하는 영역에서 번갈아 배치되는 평탄부와 돌출부를 구비한다. 또한, 공통전극은 제 2 보호막의 평탄부 내에 배치된다.
이러한 액정 표시장치의 컬러필터 어레이는 박막 트랜지스터 어레이와 셀갭을 유지하기 위한 복수의 컬럼 스페이서를 포함하며, 복수의 컬럼 스페이서는 상기 제 1 보호막의 볼록부를 중심으로 양측 오목부들에 대응하는 영역에서 데이터 라인과 중첩되도록 번갈아 배치된다.
상기 목적달성을 위한 본 발명의 다른 액정 표시장치는 액정층을 사이에 두고 박막 트랜지스터 어레이와 대향 배치되고, 블랙 매트릭스 및 컬러필터들을 포함하는 컬러필터 어레이를 구비한다. 박막 트랜지스터 어레이는 기판 상에 서로 교차하도록 배열되는복수의 게이트 라인들과 복수의 데이터 라인들, 복수의 게이트 라인들 및 데이터 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들, 복수의 박막 트랜지스터들을 커버하는 제 1 보호막 상에 형성되는 공통전극, 및 제 2 보호막을 사이에 두고 상기 공통전극과 중첩되도록 배치되며 상기 제 1 및 제 2 보호막들을 관통하는 콘택홀을 통해 복수의 박막 트랜지스터들과 각각 접속되는 복수의 화소전극들을 포함한다. 제 1 보호막은 화소영역에 대응하는 영역에 형성되는 오목부를 구비하고, 제 2 보호막은 제 1 보호막의 오목부에 대응하는 영역에서 번갈아 배치되는 평탄부와 돌출부를 구비한다. 또한, 복수의 화소전극들의 각각은 상기 제 2 보호막의 평탄부 내에 배치된다.
이러한 액정 표시장치의 컬러필터 어레이는 박막 트랜지스터 어레이와 셀갭을 유지하기 위한 복수의 컬럼 스페이서를 포함하며, 복수의 컬럼 스페이서는 제 1 보호막의 볼록부와 오목부에 대응하는 위치에 번갈아 배치된다.
또한, 상기 목적 달성을 위한 본 발명의 액정 표시장치의 제조방법은 제 1 내지 제 4 마스크 공정을 포함한다. 제 1 마스크 공정은 기판 상에 제 1 도전성 금속물질을 증착한 후 게이트 전극을 형성하는 단계이다. 제 2 마스크 공정은 게이트 전극을 커버하는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포하는 단게, 제 1 하프톤 마스크를 이용한 제 2 마스크 공정으로 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극을 형성하는 단계를 포함한다. 제 3 마스크 공정은 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극이 형성된 상기 게이트 절연막 상에 유기 절연물질을 도포하는 단계, 제 2 하프톤 마스크를 이용한 제 3 마스크 공정으로 단차 및 드레인 전극을 노출시키는 제 1 콘택홀을 갖는 제 1 보호막을 형성하는 단계, 그 상부에 제 1 투명 도전성 물질을 도포하는 단계, 및 포토레지스트를 이용한 애슁공정으로 화소영역 내에 화소전극을 형성하는 단계를 포함한다. 제 4 마스크 공정은 화소전극이 형성된 제 1 보호막 상에 무기 절연물질을 도포하는 단계, 제 3 하프톤 마스크를 이용한 제 4 마스크 공정으로 화소영역 내에서 평탄부와 돌출부를 갖는 제 2 보호막을 형성하는 단계, 그 상부에 제 2 투명 도전성 물질을 도포하는 단계, 및 리프트 공정에 의해 제 2 보호막의 평탄부 내에 공통전극을 형성하는 단계를 포함한다.
또한, 상기 목적 달성을 위한 본 발명의 다른 액정 표시장치의 제조방법은 제 1 내지 제 4 마스크 공정을 포함한다. 제 1 마스크 공정은 기판 상에 제 1 도전성 금속물질을 증착한 후 게이트 전극을 형성하는 단계이다. 제 2 마스크 공정은 게이트 전극을 커버하는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포하는 단게, 제 1 하프톤 마스크를 이용한 제 2 마스크 공정으로 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극을 형성하는 단계를 포함한다. 제 3 마스크 공정은 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극이 형성된 게이트 절연막 상에 유기 절연물질을 도포하는 단계, 제 2 하프톤 마스크를 이용한 제 3 마스크 공정으로 단차 및 드레인 전극을 노출시키는 제 1 콘택홀을 갖는 제 1 보호막을 형성하는 단계, 그 상부에 제 1 투명 도전성 물질을 도포하는 단계, 및 포토레지스트를 이용한 애슁공정으로 공통전극을 형성하는 단계를 포함한다. 또한 제 4 마스크 공정은 공통전극이 형성된 제 1 보호막 상에 무기 절연물질을 도포하는 단계, 제 3 하프톤 마스크를 이용한 제 4 마스크 공정으로 화소영역 내에서 평탄부와 돌출부, 및 제 1 콘택홀과 중첩되는 제 2 콘택홀을 갖는 제 2 보호막을 형성하는 단계, 그 상부에 제 2 투명 도전성 물질을 도포하는 단계, 리프트 오프 공정에 의해 제 2 보호막의 평탄부 내에 화소전극을 형성하는 단계를 포함한다.
본 발명의 액정 표시장치에 의하면 공통전극과 화소전극의 간격을 줄여 스토리지 캐패시터의 정전용량을 향상시킬 수 있기 때문에 액정 표시장치의 충전특성 및 균일도를 향상시킬 수 있는 효과를 얻을 수 있다.
또한, 컬럼 스페이서를 제 1 보호막의 오목부와 볼록부에 대응하는 영역에 지그재그 형태로 번갈아 위치되기 때문에 컬럼 스페이서의 시프트에 의한 액정 배향의 파괴를 방지하여 빛샘을 방지할 수 있는 효과를 얻을 수 있다.
도 1은 종래의 액정 표시장치를 개략적으로 도시한 사시도,
도 2는 도 1의 박막 트랜지스터 어레이의 1화소 영역을 도시한 평면도,
도 3은 도 2에 도시된 I-I'라인을 따라 취한 단면도,
도 4는 액정 표시장치에 가해지는 외력에 의해 컬럼 스페이서가 시프트되어 빛샘을 일으키는 원리를 설명하기 위한
도 5는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이의 1픽셀 영역을 도시한 평면도,
도 6은 본 도 5의 II-II'라인을 따라 취한 단면도,
도 7a는 본 발명의 제 1 실시예에 따르는 액정 표시장치를 도시한 단면도,
도 7b는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 컬럼 스페이서의 위치를 개략적으로 도시한 도면,
도 8a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 평면도,
도 8b는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 단면도,
도 9a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 평면도,
도 9b 및 도 9c는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 단면도,
도 10a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 평면도,
도 10b 내지 및 도 10d는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 단면도,
도 11a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 평면도,
도 11b 내지 도 11e는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 단면도,
도 12는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이의 1픽셀 영역을 도시한 평면도,
도 13은 본 도 12의 III-III'라인을 따라 취한 단면도,
도 14a는 본 발명의 제 2 실시예에 따르는 액정 표시장치를 도시한 단면도,
도 14b는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 컬럼 스페이서의 위치를 개략적으로 도시한 도면,
도 15a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 평면도,
도 15b는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 단면도,
도 16a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 평면도,
도 17b 및 도 17c는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 단면도,
도 10a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 평면도,
도 10b 내지 및 도 10d는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 단면도,
도 11a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 평면도,
도 11b 내지 도 11e는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 단면도,
도 19a는 종래의 액정 표시장치에서 블랙 매트릭스의 영역을 도시한 도면이고, 도 19b는 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에서 블랙 매트릭스의 영역을 도시한 도면,
도 20은 종래의 액정 표시장치에 의해 얻어지는 개구율과 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에 의해 얻어지는 개구율을 비교하기 위한 도면.
도 2는 도 1의 박막 트랜지스터 어레이의 1화소 영역을 도시한 평면도,
도 3은 도 2에 도시된 I-I'라인을 따라 취한 단면도,
도 4는 액정 표시장치에 가해지는 외력에 의해 컬럼 스페이서가 시프트되어 빛샘을 일으키는 원리를 설명하기 위한
도 5는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이의 1픽셀 영역을 도시한 평면도,
도 6은 본 도 5의 II-II'라인을 따라 취한 단면도,
도 7a는 본 발명의 제 1 실시예에 따르는 액정 표시장치를 도시한 단면도,
도 7b는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 컬럼 스페이서의 위치를 개략적으로 도시한 도면,
도 8a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 평면도,
도 8b는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 단면도,
도 9a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 평면도,
도 9b 및 도 9c는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 단면도,
도 10a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 평면도,
도 10b 내지 및 도 10d는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 단면도,
도 11a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 평면도,
도 11b 내지 도 11e는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 단면도,
도 12는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이의 1픽셀 영역을 도시한 평면도,
도 13은 본 도 12의 III-III'라인을 따라 취한 단면도,
도 14a는 본 발명의 제 2 실시예에 따르는 액정 표시장치를 도시한 단면도,
도 14b는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 컬럼 스페이서의 위치를 개략적으로 도시한 도면,
도 15a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 평면도,
도 15b는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 단면도,
도 16a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 평면도,
도 17b 및 도 17c는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 단면도,
도 10a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 평면도,
도 10b 내지 및 도 10d는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 단면도,
도 11a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 평면도,
도 11b 내지 도 11e는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 단면도,
도 19a는 종래의 액정 표시장치에서 블랙 매트릭스의 영역을 도시한 도면이고, 도 19b는 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에서 블랙 매트릭스의 영역을 도시한 도면,
도 20은 종래의 액정 표시장치에 의해 얻어지는 개구율과 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에 의해 얻어지는 개구율을 비교하기 위한 도면.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들에 대하여 상세히 설명하기로 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 나타낸다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 5 및 도 6을 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치에 대해 설명하기로 한다. 도 5는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이의 1픽셀 영역을 도시한 평면도이고, 도 6은 본 도 5의 II-II'라인을 따라 취한 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 제 1 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이(TFTA)는 제 1 기판(SUB1) 상에서 게이트 절연막(GI)을 사이에 두고 서로 교차하는 게이트 라인(GL) 및 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL)의 교차에 의해 정의된 각 화소 영역 내에 형성된 박막 트랜지스터(T)를 구비한다.
박막 트랜지스터(T)는 게이트 라인(GL)으로부터 연장된 게이트 전극(G), 데이터 라인(DL)으로부터 연장된 소스 전극(S), 소스 전극(S)과 대향하는 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며, 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 반도체 활성층(A)을 포함한다.
또한, 본 발명의 제 1 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이는 박막 트랜지스터(T)를 커버하는 제 1 보호막(PAS1), 제 1 보호막(PAS1) 상에 형성되는 화소전극(Px), 화소전극(Px)을 커버하는 제 2 보호막(PAS2) 상에 화소전극(Px)과 중첩되도록 배치되는 공통전극(COM)을 포함한다.
제 1 보호막(PAS1)은 절연막 및 평탄화막을 포함할 수 있다. 본 발명의 제 1 실시예에 따르는 액정 표시장치에서는 단일의 보호막으로 이루어진 경우를 예로 설명한다. 제 1 보호막(PAS1)은 박막 트랜지스터(T)의 드레인 전극(D)을 노출시키는 콘택홀(CH)을 구비한다. 또한, 제 1 보호막(PAS1)은 컬러필터 어레이의 블랙 매트릭스(BM)에 대응하는 제 1 영역과, 화소영역에 대응하는 제 2 영역이 단차를 갖도록 형성된다. 즉, 제 1 보호막(PAS1)의 제 1 영역은 높게, 제 2 영역은 낮게 형성되어, 제 1 영역이 볼록부, 제 2 영역이 오목부인 것처럼 형성된다.
화소전극(Px)은 게이트 라인(GL)과 데이터 라인(DL)의 교차에 의해 정의되는 화소 영역에 형성된다. 화소전극(Px)은 제 1 보호막(PAS1)을 관통하는 콘택홀(CH)을 통해 노출된 드레인 전극(D)에 접속된다. 화소전극(Px)은 박막 트랜지스터(T)를 통해 데이터 라인(DL)으로부터 공급되는 데이터 전압을 공급받는다.
제 2 보호막(PAS2)은 화소전극(Px)을 커버하도록 형성되며, 게이트 라인(GL)과 데이터 라인(DL)의 교차에 의해 정의되는 화소영역에서 평탄부(FP)와 그 평탄부(FP)로부터 상부로 일정 간격을 두고 돌출된 적어도 2 이상의 돌출부(EP)를 구비한다.
공통전극(COM)은 제 2 보호막(PAS2) 상에 형성되지만 돌출부(EP)를 제외한 영역에 형성된다. 즉 공통전극(COM)은 돌출부(EP)를 노출시키도록 형성되며, 돌출부(EP) 상단부 보다 하부에 위치되도록 형성된다. 공통 전극(COM)은 게이트 라인(GL)과 나란하게 배열된 공통라인(CL)에 접속된다. 공통 전극(COM)은 공통 라인(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다.
상술한 바와 같이 공통 전극(COM)은 제 2 보호막(PAS2)의 돌출부(EP) 상에는 형성되지 않으므로, 제 2 보호막(PAS2)을 사이에 두고 중첩되는 화소전극(Px)과의 사이에서 프린지 필드가 형성된다. 따라서, 박막 트랜지스터 어레이(TYFTA)와 컬러필터 어레이(CFA) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그에 따라 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지므로 계조를 구현할 수 있게 된다.
상술한 본 발명의 제 1 실시예에 따르는 액정 표시장치에 의하면 공통전극(COM)이 제 2 보호막(PAS2)의 돌출부들(EP) 사이의 평탄부(FP)에 형성되므로 공통전극(COM)과 화소전극(Px) 사이의 거리가 가까워지게 된다. 정전용량은 두 전극 사이의 거리에 반비례하므로 공통전극(COM)과 화소전극(Px)으로 구성되는 스토리지 캐패시터의 정전용량은 증가하게 된다. 따라서, 액정 표시장치의 충전특성 및 균일도를 향상시킬 수 있는 효과를 얻을 수 있다.
또한, 제 1 보호막(PAS1)이 블랙 매트릭스(BM)에 대응하는 제 1 영역과 화소영역에 대응하는 제 2 영역에 의해 단차를 갖게 되고 서로 인접한 컬럼 스페이서가 블랙 매트릭스와 중첩되는 게이트 라인의 상측 및 하측에 각각 배치되므로, 액정 표시장치에 외력이 가해져 컬럼 스페이서가 시프트되더라도 인접한 컬럼 스페이서의 상이한 배치에 의해 상호 시프트에 의한 영향을 보완할 수 있으므로 컬럼 스페이서 주변에 위치한 액정의 배향이 파괴되는 것을 방지할 수 있게 되어 빛샘이 유발되는 현상을 방지할 수 있는 효과를 얻을 수 있다.
다음으로 도 7a 및 도 7b를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치에 의해 빛샘 유발 현상을 방지하는 것에 대해 보다 상세히 설명하기로 한다. 도 7a는 본 발명의 제 1 실시예에 따르는 액정 표시장치를 도시한 단면도이고, 도 7b는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 컬럼 스페이서의 위치를 개략적으로 도시한 도면이다.
도 7a 및 도 7b를 참조하면, 본 발명의 제 1 실시예에 따르는 액정 표시장치는 액정층(LC)을 사이에 두고 도 6에 도시된 박막 트랜지스터 어레이(TFTA)에 대향하는 컬러필터 어레이(CFA)를 포함한다.
컬러필터 어레이(CFA)는 제 2 기판(SUB2) 상에 형성되는 컬러필터(CF)와, 컬러필터(CF)를 구획하는 블랙매트릭스(BM)를 포함한다. 컬러필터 어레이(CFA)는 또한 박막 트랜지스터 어레이(TFTA)와 액정셀의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서(CS)를 포함한다.
컬럼 스페이서(CS)는 도 7a 및 도 7b에 도시된 바와 같이 블랙 매트릭스(BM)와 대응하는 제 1 보호막(PAS1)의 볼록부에 대응하여 배치된다. 보다 구체적으로 컬럼 스페이서는 블랙 매트릭스(BM) 및 게인트 라인(GL)과 대응하는 영역에 배치된다. 본 발명의 제 1 실시예에 따르는 액정 표시장치에서는 서로 인접한 컬럼 스페이서 중 제 1 스페이서(CS)가 게이트 라인(GL)의 폭 방향에서 상측에 대응하도록 배치되면, 다른 하나는 게이트 라인(GL)의 폭 방향에서 하측에 대응하도록 배치된다. 이와 같은 구성에 따라 액정 표시장치에 외력이 가해져 제 1 및 제 2 컬럼 스페이서(CS, CS')가 어느 한 쪽으로 시프트되더라도, 제 1 및 제 2 컬럼 스페이서(CS, CS')는 폭 방향에서 비대칭으로 배치되므로 둘 중 하나(예를 들면, 제 1 컬럼 스페이서(CS))는 제 1 보호막(PAS1)의 볼록부에 대응하는 위치에 존재하게 된다. 따라서, 다른 하나의 컬럼 스페이서(예를 들면, 제 2 컬럼 스페이서(CS'))가 화소영역으로 시프트되더라도, 제 1 컬럼 스페이서(CS)에 의해 공통전극(COM)과의 간격을 유지할 수 있게 된다. 이에 따라 화소영역 쪽으로 시프된 제 2 컬럼 스페이서(CS')가 공통전극(COM)과 접촉하여 컬럼 스페이서(CS) 주변에 위치한 액정의 배향을 파괴함으로써 빛샘이 유발되는 현상을 방지할 수 있게 된다.
다음으로 도 8a 내지 도 11e를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제조방법에 대해 설명하기로 한다. 이하에서는 설명의 편의를 위해 하나의 화소영역에 대해서만 설명하기로 한다. 또한, 하나의 화소영역은 상하 한쌍의 게이트 라인과 좌우 한쌍의 데이터 라인들에 형성되지만 설명을 간략화하기 위해 이하의 제조방법의 설명에서는 하나의 게이트 라인과 2개의 데이터 라인만을 도시하였다.
우선, 도 8a 및 도 8b를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 게이트 라인 및 게이트 전극과, 공통라인을 포함하는 게이트 요소를 형성하기 위한 제 1 마스크 공정에 대해 설명하기로 한다. 도 8a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 평면도이고, 도 8b는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 단면도이다.
도 8a 및 도 8b를 참조하면, 투명한 제 1 기판(SUB1) 상에 제 1 도전성 금속물질을 증착한 후 제 1 포토레지스트(pohotoresist)를 전면 도포한다. 그 후 제 1 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 1 포토레지스트 패턴을 형성한다. 그리고, 제 1 포토레지스트 패턴을 마스크로 이용하여 게이트 금속을 에칭하고, 제 1 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)으로 배열되는 게이트 라인(GL), 게이트 라인으로부터 화소영역으로 연장되는 게이트 전극(GE), 및 게이트 라인(GL)과 나란하게 배열되는 공통라인(CL)을 포함하는 제 1 도전성 금속층를 형성한다.
제 1 도전성 금속은 구리(Cu)나 알루미늄(Al)과 같은 저저항성 금속 물질과, 티타늄(Ti), 니켈(Ni) 또는 몰리브덴(Mo)과 같은 내 부식성이 강한 금속 물질을 포함한다. 다른 예로, 구리층과 티타늄-몰리브덴 합금층이 적층된 구조, 몰리브덴층과 알루미늄-네오듐 합금층이 적층된 구조, 또는 구리층과 몰리브덴층이 적층된 2중층 구조를 가질 수도 있다. 또 다른 예로, 니켈층과, 구리층, 그리고 티타늄-몰리브덴 합금층이 적층된 3중층 구조를 가질 수도 있다.
다음으로, 도 9a 내지 도 9c를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 데이터 라인(DL), 반도체 활성층(A), 소스전극(S), 및 드레인 전극(D)을 포함하는 반도체 활성층 및 제 2 도전성 금속층 형성하기 위한 제 2 마스크 공정에 대해 설명하기로 한다. 도 9a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 평면도이고, 도 9b 및 도 9c는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 단면도이다.
도 9a 및 도 9b를 참조하면, 제 1 도전성 금속층이 형성된 제 1 기판(SUB1) 상에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 절연물질을 전체 면에 도포하여 게이트 절연막(GI)을 형성한다. 이어서 도 16a 및 도 16c에 도시된 바와 같이 게이트 절연막(GI)의 전체 면상에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후, 제 2 마스크를 이용한 포토리소그래피 공정으로 반도체 활성층(A), 데이터 라인(DL), 소스전극(S), 및 드레인 전극(D)을 포함하는 반도체 활성층 및 제 2 도전성 금속층를 형성한다.
보다 구체적으로, 제 2 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 이를 위해 게이트 절연막(GI) 상에 순차적으로 증착된 반도체 물질과 제 2 도전성 금속 물질 상에 제 2 포토레지스트를 전면 도포한다. 제 2 도전성 금속물질로는 제 1 도전성 금속물질과 동일한 물질이 이용된다. 그 후 하프톤 마스크(제 2 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 2 포토레지스트 패턴을 형성한다. 그리고, 제 2 포토레지스트 패턴을 마스크로 이용하여 반도체 물질과 소스 드레인 금속을 에칭하고, 제 2 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)과 교차하는 제 2 방향(예를 들면, 세로방향)으로 배열되는 데이터 라인(DL), 데이터 라인(DL)으로부터 화소영역으로 연장되는 소스 전극(S), 및 소스전극(S)과 일정 간격을 두고 대향 배치되는 드레인 전극(D)을 포함하는 제 2 도전성 금속패턴과, 제 2 도전성 금속패턴과 중첩되는 반도체 활성층(A)을 형성한다. 제 1 마스크 공정과 제 2 마스크 공정에 의해 형성되는 게이트 전극(G), 반도체 활성층(A), 소스전극(S) 및 드레인 전극(D)에 의해 박막 트랜지스터(T)가 이루어진다.
다음으로, 도 10a 내지 도 10d를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 화소전극을 형성하기 위한 제 3 마스크 공정에 대해 설명하기로 한다. 도 10a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 평면도이고, 도 10b 내지 및 도 10d는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 단면도이다.
도 10a 및 도 10b를 참조하면, 반도체 활성층 및 제 2 도전성 금속층이 형성된 게이트 절연막(GI) 상에 유전율이 낮은 유기 절연물질을 도포하고, 제 3 마스크 공정을 이용한 포토리소그래피 공정으로 볼록부(PT)와 오목부(GR) 및 콘택홀(CH1, CH2)을 구비하는 제 1 보호막(PAS1)을 형성한다. 이어서 도 10c 내지 도 10d에 도시된 바와 같이 제 1 보호막(PAS1) 상의 전체 면에 제 1 투명 도전성 금속물질을 도포한 후, 제 1 보호막(PAS1)의 오목부(GR)에 잔류하며 제 1 보호막(PAS1)의 콘택홀(CH2)을 통해 드레인 전극(D)과 접촉하는 화소전극(Px)을 형성한다.
보다 구체적으로, 제 3 마스크 공정은 하프톤 마스크(halftone mask)를 이용하여 수행된다. 즉, 반도체 활성층 및 제 2 도전성 금속층이 형성된 게이트 절연막(GI) 상에 유전율이 낮은 유기 절연물질을 도포한 후, 하프톤 마스크(제 3 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 3 포토레지스트 패턴을 형성한다. 제 3 포토레지스트 패턴은 예를 들면 콘택홀이 형성될 영역은 노출되고, 제 1 보호막(PAS1)의 오목부(GR)가 형성될 영역은 제 1 두께를 가지며, 볼록부(PT)가 형성될 영역은 제 1 두께보다 두꺼운 두께를 갖도록 형성된다. 그리고, 제 3 포토레지스트 패턴을 마스크로 이용하여 유기 절연물질을 에칭하고, 제 3 포토레지스트 패턴을 제거하여 도 10b에 도시된 바와 같이 볼록부(PT), 오목부(GR) 및 콘택홀들(CH1, CH2)을 갖는 제 1 보호막(PAS1)을 형성한다.
다음으로 도 10c에 도시된 바와 같이, 볼록부(PT), 오목부(GR) 및 콘택홀들(CH1, CH2)이 형성된 제 1 보호막(PAS1)의 전체 면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), GZO(Gallium doped Zinc Oxide)와 같은 제 1 투명 도전성 물질을 증착한다. 그리고 포토레지스트(PR)를 제 1 보호막(PAS1) 상에 도포한 후, 포토레지스트(PR)를 애쉬처리하여(ashing) 제 1 보호막(PAS1)의 볼록부(PT)가 노출되도록 제 4 포토레지스트 패턴을 형성한다. 그리고, 제 4 포토레지스트 패턴을 마스크로 이용하여 제 1 투명 도전성 물질을 패터닝하고, 제 4 포토레지스트 패턴을 제거하여 도 10d에 도시된 바와 같이 제 1 보호막(PAS1)의 오목부(GR) 및 콘택홀들(CH)에 형성되는 화소전극(Px)을 형성한다. 이 때 드레인 전극(D)을 노출시키는 콘택홀(CH1)은 공통라인(CL)을 노출시키는 콘택홀(CH2)의 깊이보다 얕으므로 제 1 투명 도전성 물질은 콘택홀(CH2)의 일부분만을 채우게 된다.
다음으로, 도 11a 내지 도 11e를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 공통전극을 형성하기 위한 제 3 마스크 공정에 대해 설명하기로 한다. 도 11a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 평면도이고, 도 11b 내지 도 11e는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 단면도이다.
도 11a 내지 도 11c를 참조하면, 화소전극(Px)이 형성된 제 1 보호막(PAS1) 상에 무기 절연물질(PAS2M)과 포토레지스트를 순차적으로 도포한 후 제 4 마스크 공정과 애싱공정을 이용하여 평탄부(FP)와 돌출부(EP)를 구비하는 제 2 보호막(PAS2)을 형성한다. 그리고, 도 11d 및 도 11e에 도시된 바와 같이 제 2 보호막(PAS2)의 평탄부(FP)와 포토레지스트 패턴(PR") 상에 제 1 투명 도전성 물질과 동일 물질의 제 2 투명 도전성 물질을 증착한 후 포토레지스트 패턴(PR")을 리프트 오프함으로써 제 2 보호막(PAS2)의 평탄부(FP) 상에 형성되는 공통전극(COM)을 형성한다.
보다 구체적으로, 제 4 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 즉, 화소전극(Px)이 형성된 제 1 보호막(PAS1) 상에 무기 절연물질(PAS2M)과 포토레지스트를 순차적으로 도포한 후, 하프톤 마스크(제 4 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 도 11b에 도시된 바와 같이 오목부와 볼록부를 갖는 제 5 포토레지스트 패턴(PR')을 형성한다. 그리고, 제 5 포토레지스트 패턴(PR')과 무기 절연물질(PAS2M)을 차례로 애싱하여 도 11c에 도시된 바와 같이 평탄부(FP)와 돌출부(EP)를 갖는 제 2 보호막(PAS2)과, 제 2 보호막(PAS2)의 돌출부(EP)에 잔류하는 제 6 포토레지스트 패턴(PR")를 형성한다.
다음으로, 제 2 보호막(PAS2)과 제 6 포토레지스트 패턴(PR")을 커버하도록 ITO, IZO, GZO와 같은 제 2 투명 도전성 물질(COMM)을 증착한다. 그리고, 제 2 보호막(PAS2)의 돌출부(EP)에 잔류하는 제 6 포토레지스트 패턴(PR")를 리프트 오프하여(lift off) 제 6 포토레지스트 패턴(PR")과 그 상부의 제 2 투명 도전성 물질(COMM)을 제거함으로써 도 11e에 도시된 바와 같이 제 2 보호막(PAS2)의 평탄부에 잔류하는 공통전극(COM)을 형성한다.
상술한 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제조방법에 따르면 4마스크 공정만으로도 액정 표시장치의 박막 트랜지스터 어레이(TFTA)를 제조할 수 있게 되므로 종래에 비해 적어도 2회의 마스크 공정을 생략할 수 있다. 각 마스크 공정은 박막 증착공정, 세정공정, 포토리소그래피 공정, 식각 공정, 포토레지스트 패턴 박리 공정 등의 많은 공정을 포함하므로 그 만큼 제조비용과 함께 시간을 절약할 수 있는 효과를 얻을 수 있다.
이하, 도 12 및 도 13을 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치에 대해 설명하기로 한다. 도 12는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이의 1픽셀 영역을 도시한 평면도이고, 도 13은 본 도 12의 III-III'라인을 따라 취한 단면도이다.
도 12 및 도 13을 참조하면, 본 발명의 제 2 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이(TFTA)는 제 1 기판(SUB1) 상에서 게이트 절연막(GI)을 사이에 두고 서로 교차하는 게이트 라인(GL) 및 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL)의 교차에 의해 정의된 각 화소 영역 내에 형성된 박막 트랜지스터(T)를 구비한다.
박막 트랜지스터(T)는 게이트 라인(GL)으로부터 연장된 게이트 전극(G), 데이터 라인(DL)으로부터 연장된 소스 전극(S), 소스 전극(S)과 대향하는 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며, 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 반도체 활성층(A)을 포함한다.
또한, 본 발명의 제 2 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이는 박막 트랜지스터(T)를 커버하는 제 1 보호막(PAS1), 제 1 보호막(PAS1) 상에 형성되는 공통전극(COM), 공통전극(COM)을 커버하는 제 2 보호막(PAS2) 상에 공통전극(COM)과 중첩되도록 배치되는 화소전극(Px)을 포함한다.
제 1 보호막(PAS1)은 절연막 및 평탄화막을 포함할 수 있다. 본 발명의 제 2 실시예에 따르는 액정 표시장치에서는 단일의 보호막으로 이루어진 경우를 예로 설명한다. 제 1 보호막(PAS1)은 박막 트랜지스터(T)의 드레인 전극(D)을 노출시키는 콘택홀(CH)을 구비한다. 또한, 제 1 보호막(PAS1)은 컬러필터 어레이의 블랙 매트릭스(BM)에 대응하는 제 1 영역과, 화소영역에 대응하는 제 2 영역이 단차를 갖도록 형성된다. 즉, 제 1 보호막(PAS1)의 제 1 영역은 높게, 제 2 영역은 낮게 형성되어, 제 1 영역이 볼록부, 제 2 영역이 오목부인 것처럼 형성된다. 콘택홀(CH)은 제 1 보호막(PAS1)의 제 1 영역에 형성된다.
공통전극(COM)은 박막 트랜지스터(T)가 형성된 영역의 제외한 영역에 형성된다. 공통전극(COM)은 제 1 보호막(PAS)을 관통하는 콘택홀(CH2)을 통해 게이트 라인(GL)과 나란하게 배열된 공통라인(CL)에 접속된다. 공통전극(COM)은 공통 라인(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다.
제 2 보호막(PAS2)은 공통전극(COM)을 커버하도록 형성되며, 게이트 라인(GL)과 데이터 라인(DL)의 교차에 의해 정의되는 화소영역에서 평탄부(FP)와 그 평탄부(FP)로부터 상부로 일정 간격을 두고 돌출된 적어도 2 이상의 돌출부(EP)를 구비한다.
화소전극(Px)은 제 2 보호막(PAS2) 상에 형성되지만 돌출부(EP)를 제외한 영역에 형성된다. 즉 화소전극(Px)은 돌출부(EP)를 노출시키도록 형성되며, 돌출부(EP) 상단부 보다 하부에 위치되도록 형성된다. 화소전극(Px)은 제 1 및 제 2 보호막(PAS1, PAS2)를 관통하는 콘택홀(CH)을 통해 박막 트랜지스터(T)의 드레인 전극(D)에 접속된다. 화소전극(Px)은 박막 트랜지스터(T)를 통해 데이터 라인(DL)으로부터 공급되는 데이터 전압을 공급받는다.
상술한 바와 같이 화소전극(Px)은 제 2 보호막(PAS2)의 돌출부(EP) 상에는 형성되지 않으므로, 제 2 보호막(PAS2)을 사이에 두고 중첩되는 공통전극(COM)과의 사이에서 프린지 필드가 형성된다. 따라서, 박막 트랜지스터 어레이(TYFTA)와 컬러필터 어레이(CFA) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그에 따라 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지므로 계조를 구현할 수 있게 된다.
상술한 본 발명의 제 2 실시예에 따르는 액정 표시장치에 의하면 화소전극(Px)이 제 2 보호막(PAS2)의 돌출부들(EP) 사이의 평탄부(FP)에 형성되므로 공통전극(COM)과 화소전극(Px) 사이의 거리가 가까워지게 된다. 정전용량은 두 전극 사이의 거리에 반비례하므로 공통전극(COM)과 화소전극(Px)으로 구성되는 스토리지 캐패시터의 정전용량은 증가하게 된다. 따라서, 액정 표시장치의 충전특성 및 균일도를 향상시킬 수 있는 효과를 얻을 수 있다.
또한, 제 1 보호막(PAS1)이 블랙 매트릭스(BM)에 대응하는 제 1 영역과 화소영역에 대응하는 제 2 영역에 의해 단차를 갖게 되므로, 액정 표시장치에 외력이 가해져 컬럼 스페이서가 시프트되더라도 인접한 컬럼 스페이서의 상이한 배치에 의해 상호 시프트에 의한 영향을 보완할 수 있으므로 컬럼 스페이서 주변에 위치한 액정의 배향이 파괴되는 것을 방지할 수 있게 되어 빛샘이 유발되는 현상을 방지할 수 있는 효과를 얻을 수 있다.
다음으로 도 14a 및 도 14b를 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치에 의해 빛샘 유발 현상을 방지하는 것에 대해 보다 상세히 설명하기로 한다. 도 14a는 본 발명의 제 2 실시예에 따르는 액정 표시장치를 도시한 단면도이고, 도 14b는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 컬럼 스페이서의 위치를 개략적으로 도시한 도면이다.
도 14a 및 도 14b를 참조하면, 본 발명의 제 2 실시예에 따르는 액정 표시장치는 액정층(LC)을 사이에 두고 도 16에 도시된 박막 트랜지스터 어레이(TFTA)에 대향하는 컬러필터 어레이(CFA)를 포함한다.
컬러필터 어레이(CFA)는 제 2 기판(SUB2) 상에 형성되는 컬러필터(CF)와, 컬러필터(CF)를 구획하는 블랙매트릭스(BM)를 포함한다. 컬러필터 어레이(CFA)는 또한 박막 트랜지스터 어레이(TFTA)와 액정셀의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서(CS)를 포함한다.
컬럼 스페이서(CS)는 도 14a 및 도 14b에 도시된 바와 같이 블랙 매트릭스(BM)와 대응하는 제 1 보호막(PAS1)의 오목부에 대응하는 영역에 위치된다. 보다 구체적으로 컬럼 스페이서(CS)는 블랙 매트릭스(BM) 및 데이터 라인(DL)과 대응하는 영역에 배치된다. 본 발명의 제 2 실시예에 따르는 액정 표시장치에서는 서로 인접한 컬럼 스페이서 중 제 1 스페이서(CS)가 제 1 보호막(PAS1)의 볼록부 상측의 오목부에 대응하는 위치에서 데이터 라인(DL)과 중첩되도록 배치되면, 다른 하나의 제 2 스페이서(CS)는 제 1 보호막(PAS1)의 볼록부 하측의 오목부에 대응하는 위치에서 데이터 라인(DL)과 중첩되도록 배치된다. 이와 같은 구성에 따라 제 1 및 제 2 컬럼 스페이서(CS, CS')는 제 1 보호막(PAS1)의 볼록부를 중심으로 서로 반대쪽에 배치된다. 따라서, 액정 표시장치에 외력이 가해져 제 1 및 제 2 컬럼 스페이서(CS, CS')가 어느 한 쪽으로 시프트되더라도, 둘 중 하나는 제 1 보호막(PAS1)의 볼록부에 의해 시프트가 방지된다. 따라서, 제 1 및 제 2 컬럼 스페이서(CS, CS')의 어느 것도 공통전극(COM)과 접촉할 수 없게 되므로 컬럼 스페이서(CS, CS') 주변에 위치한 액정의 배향을 파괴함으로써 빛샘이 유발되는 현상을 방지할 수 있게 된다.
다음으로 도 15a 내지 도 18e를 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제조방법에 대해 설명하기로 한다. 이하에서는 설명의 편의를 위해 하나의 화소영역에 대해서만 설명하기로 한다. 또한, 하나의 화소영역은 상하 한쌍의 게이트 라인과 좌우 한쌍의 데이터 라인들에 형성되지만 설명을 간략화하기 위해 이하의 제조방법의 설명에서는 하나의 게이트 라인과 2개의 데이터 라인만을 도시하였다.
우선, 도 15a 및 도 15b를 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치의 게이트 라인 및 게이트 전극과, 공통라인을 포함하는 게이트 요소를 형성하기 위한 제 1 마스크 공정에 대해 설명하기로 한다. 도 15a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 평면도이고, 도 15b는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 단면도이다.
도 15a 및 도 15b를 참조하면, 투명한 제 1 기판(SUB1) 상에 제 1 도전성 금속물질을 증착한 후 제 1 포토레지스트(pohotoresist)를 전면 도포한다. 그 후 제 1 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 1 포토레지스트 패턴을 형성한다. 그리고, 제 1 포토레지스트 패턴을 마스크로 이용하여 게이트 금속을 에칭하고, 제 1 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)으로 배열되는 게이트 라인(GL), 게이트 라인으로부터 화소영역으로 연장되는 게이트 전극(GE), 및 게이트 라인(GL)과 나란하게 배열되는 공통라인(CL)을 포함하는 제 1 도전성 금속층를 형성한다.
제 1 도전성 금속은 구리(Cu)나 알루미늄(Al)과 같은 저저항성 금속 물질과, 티타늄(Ti), 니켈(Ni) 또는 몰리브덴(Mo)과 같은 내 부식성이 강한 금속 물질을 포함한다. 다른 예로, 구리층과 티타늄-몰리브덴 합금층이 적층된 구조, 몰리브덴층과 알루미늄-네오듐 합금층이 적층된 구조, 또는 구리층과 몰리브덴층이 적층된 2중층 구조를 가질 수도 있다. 또 다른 예로, 니켈층과, 구리층, 및 티타늄-몰리브덴 합금층이 적층된 3중층 구조를 가질 수도 있다.
다음으로, 도 16a 내지 도 16c를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 데이터 라인(DL), 반도체 활성층(A), 소스전극(S), 및 드레인 전극(D)을 포함하는 반도체 활성층및 제 2 도전성 금속층을 형성하기 위한 제 2 마스크 공정에 대해 설명하기로 한다. 도 16a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 평면도이고, 도 11b 및 도 11c는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 단면도이다.
도 16a 및 도 16b를 참조하면, 제 1 도전성 금속층이 형성된 제 1 기판(SUB1) 상에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 절연물질을 전체 면에 도포하여 게이트 절연막(GI)을 형성한다. 이어서 도 16a 및 도 16c에 도시된 바와 같이 게이트 절연막(GI)의 전체 면상에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후, 제 2 마스크를 이용한 포토리소그래피 공정으로 반도체 활성층(A), 데이터 라인(DL), 소스전극(S), 및 드레인 전극(D)을 포함하는 반도체 활성층 및 제 2 도전성 금속층를 형성한다.
보다 구체적으로, 제 2 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 이를 위해 게이트 절연막(GI) 상에 순차적으로 증착된 반도체 물질과 제 2 도전성 금속 물질 상에 제 2 포토레지스트를 전면 도포한다. 제 2 도전성 금속물질로는 제 1 도전성 금속물질과 동일한 물질이 이용된다. 그 후 하프톤 마스크(제 2 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 2 포토레지스트 패턴을 형성한다. 그리고, 제 2 포토레지스트 패턴을 마스크로 이용하여 반도체 물질과 제 2 도전성 금속물질을 에칭하고, 제 2 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)과 교차하는 제 2 방향(예를 들면, 세로방향)으로 배열되는 데이터 라인(DL), 데이터 라인(DL)으로부터 화소영역으로 연장되는 소스 전극(S), 및 소스전극(S)과 일정 간격을 두고 대향 배치되는 드레인 전극(D)을 포함하는 제 2 도전성 금속패턴과, 제 2 도전성 금속패턴과 중첩되는 반도체 활성층(A)을 형성한다. 제 1 마스크 공정과 제 2 마스크 공정에 의해 형성되는 게이트 전극(G), 반도체 활성층(A), 소스전극(S) 및 드레인 전극(D)에 의해 박막 트랜지스터(T)가 이루어진다.
다음으로, 도 17a 내지 도 17d를 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치의 공통전극을 형성하기 위한 제 3 마스크 공정에 대해 설명하기로 한다. 도 17a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 평면도이고, 도 17b 내지 및 도 10d는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 단면도이다.
도 17a 및 도 17b를 참조하면, 반도체 활성층 및 제 2 도전성 금속층이 형성된 게이트 절연막(GI) 상에 유전율이 낮은 유기 절연물질을 도포하고, 제 3 마스크 공정을 이용한 포토리소그래피 공정으로 볼록부(PT)와 오목부(GR) 및 콘택홀들(CH1, CH2)을 구비하는 제 1 보호막(PAS1)을 형성한다. 이어서 도 17c 내지 도 17d에 도시된 바와 같이 제 1 보호막(PAS1)상의 전체 면에 제 1 투명 도전성 금속물질을 도포한 후, 제 1 보호막(PAS1)의 오목부(GR)에 잔류하며 제 1 보호막(PAS1)의 콘택홀(CH2)을 통해 공통라인(CL)과 접촉하는 공통전극(COM)을 형성한다.
보다 구체적으로, 제 3 마스크 공정은 하프톤 마스크(halftone mask)를 이용하여 수행된다. 즉, 반도체 활성층 및 제 2 도전성 금속층이 형성된 게이트 절연막(GI) 상에 유전율이 낮은 유기 절연물질을 도포한 후, 하프톤 마스크(제 3 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 3 포토레지스트 패턴을 형성한다. 제 3 포토레지스트 패턴은 예를 들면 콘택홀이 형성될 영역은 노출되고, 제 1 보호막(PAS1)의 오목부(GR)가 형성될 영역은 제 1 두께를 가지며, 볼록부(PT)가 형성될 영역은 제 1 두께보다 두꺼운 두께를 갖도록 형성된다. 그리고, 제 3 포토레지스트 패턴을 마스크로 이용하여 유기 절연물질을 에칭하고, 제 3 포토레지스트 패턴을 제거하여 도 10b에 도시된 바와 같이 볼록부(PT), 오목부(GR) 및 콘택홀들(CH1, CH2)을 갖는 제 1 보호막(PAS1)을 형성한다.
다음으로 도 17c에 도시된 바와 같이, 볼록부(PT), 오목부(GR) 및 콘택홀들(CH1, CH2)이 형성된 제 1 보호막(PAS1)의 전체 면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), GZO(Gallium doped Zinc Oxide)와 같은 제 1 투명 도전성 물질을 증착한다. 그리고 포토레지스트(PR)를 제 1 보호막(PAS1) 상에 도포한 후, 포토레지스트(PR)를 애쉬처리하여(ashing) 제 1 보호막(PAS1)의 볼록부(PT)가 노출되도록 제 4 포토레지스트 패턴을 형성한다. 그리고, 제 4 포토레지스트 패턴을 마스크로 이용하여 제 1 투명 도전성 물질을 패터닝하고, 제 4 포토레지스트 패턴을 제거하여 도 17d에 도시된 바와 같이 제 1 보호막(PAS1)의 오목부(GR) 및 콘택홀들(CH1, CH2)에 형성되는 공통전극(COM)을 형성한다. 이 때 드레인 전극을 노출시키는 콘택홀(CH1)은 공통라인(CL)을 노출시키는 콘택홀(CH2)의 깊이보다 깊으므로 제 1 투명 도전성 물질은 콘택홀(CH1)의 일부분만을 채우게 된다.
다음으로, 도 18a 내지 도 11e를 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치의 공통전극을 형성하기 위한 제 3 마스크 공정에 대해 설명하기로 한다. 도 18a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 평면도이고, 도 18b 내지 도 18e는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 단면도이다.
도 18a 내지 도 18c를 참조하면, 공통전극(COM)이 형성된 제 1 보호막(PAS1) 상에 무기 절연물질(PAS2M)과 포토레지스트를 순차적으로 도포한 후 제 4 마스크 공정과 애싱공정을 이용하여 평탄부(FP)와 돌출부(EP)를 구비하는 제 2 보호막(PAS2)을 형성한다. 그리고, 도 18d 및 도 18e에 도시된 바와 같이 제 2 보호막(PAS2)의 평탄부(FP)와 포토레지스트 패턴(PR") 상에 제 1 투명 도전성 물질과 동일 물질의 제 2 투명 도전성 물질을 증착한 후 포토레지스트 패턴(PR")을 리프트 오프(lift off)함으로써 제 2 보호막(PAS2)의 평탄부(FP) 상에 형성되는 화소전극(Px)을 형성한다.
보다 구체적으로, 제 4 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 이를 위해 공통전극(COM)이 형성된 제 1 보호막(PAS1) 상에 무기 절연물질(PAS2M)과 포토레지스트를 순차적으로 도포한 후, 하프톤 마스크(제 4 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 도 18b에 도시된 바와 같이 오목부와 볼록부를 갖는 제 5 포토레지스트 패턴(PR')을 형성한다. 그리고, 제 5 포토레지스트 패턴(PR')과 무기 절연물질(PAS2M)을 차례로 애싱하여 도 18c에 도시된 바와 같이 평탄부(FP)와 돌출부(EP)를 갖는 제 2 보호막(PAS2)과, 제 2 보호막(PAS2)의 돌출부(EP)에 잔류하는 제 6 포토레지스트 패턴(PR")를 형성한다.
다음으로, 제 2 보호막(PAS2)과 제 6 포토레지스트 패턴(PR")을 커버하도록 ITO, IZO, GZO와 같은 제 2 투명 도전성 물질(PxM)을 증착한다. 그리고, 제 2 보호막(PAS2)의 돌출부(EP)에 잔류하는 제 6 포토레지스트 패턴(PR")를 리프트 오프하여(lift off) 제 6 포토레지스트 패턴(PR")과 그 상부의 제 2 투명 도전성 물질(COMM)을 제거함으로써 도 18e에 도시된 바와 같이 제 2 보호막(PAS2)의 평탄부(FP)와 콘택홀(CH1, CH2)에 잔류하는 화소전극(Px)을 형성한다.
상술한 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제조방법에 따르면 4마스크 공정만으로도 액정 표시장치의 박막 트랜지스터 어레이(TFTA)를 제조할 수 있게 되므로 종래에 비해 적어도 2회의 마스크 공정을 생략할 수 있다. 각 마스크 공정은 박막 증착공정, 세정공정, 포토리소그래피 공정, 식각 공정, 포토레지스트 패턴 박리 공정 등의 많은 공정을 포함하므로 그 만큼 제조비용과 함께 시간을 절약할 수 있는 효과를 얻을 수 있다.
상술한 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에 의하면, 컬럼 스페이서 주변 영역의 빛샘을 방지하기 위해 형성되었던 블랙 매트릭스의 여유영역을 삭제할 수 있기 때문에 그 만큼 개구율을 높일 수 있는 효과를 얻을 수 있다.
도 19a는 종래의 액정 표시장치에서 컬럼 스페이서 주변 영역의 빛샘을 방지하기 위해 여유영역을 갖는 블랙 매트릭스의 영역을 도시한 도면이고, 도 19b는 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에서 여유영역이 구비되지 않은 블랙 매트릭스의 영역을 도시한 도면이다. 또한, 도 20의 (a)는 종래의 액정 표시장치에 의해 얻어지는 개구율을 설명하기 위한 도면이고. 도 20의 (b)는 본 발명의 제 1 실시예에 따르는 액정 표시장치에 의해 얻어지는 개구율을 설명하기 위한 도면이며, 도 20의 (c)는 본 발명의 제 2 실시예에 따르는 액정 표시장치에 의해 얻어지는 개구율을 설명하기 위한 도면이다.
도 19a, 도 19b 및 도 20으로부터 알 수 있는 바와 같이, 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에 의하면, 종래의 액정 표시장치에 비해 컬럼 스페이서 주변부의 빛샘 방지를 위해 부여했던 블랙 매트릭스의 여유영역을 제거할 수 있으므로 개구율을 확보할 수 있는 효과를 얻을 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
T: 박막 트랜지스터
SUB1, SUB2: 기판
GL: 게이트 라인 CL: 공통라인
DL: 데이터 라인 Px: 화소전극
COM: 공통전극 A: 반도체 활성층
G: 게이트 전극 S: 소스 전극
D: 드레인 전극 GI: 게이트 절연막
PAS1, PAS2: 보호막
GL: 게이트 라인 CL: 공통라인
DL: 데이터 라인 Px: 화소전극
COM: 공통전극 A: 반도체 활성층
G: 게이트 전극 S: 소스 전극
D: 드레인 전극 GI: 게이트 절연막
PAS1, PAS2: 보호막
Claims (6)
- 액정층을 사이에 두고 박막 트랜지스터 어레이와 대향 배치되고, 블랙 매트릭스 및 컬러필터들을 포함하는 컬러필터 어레이를 구비하는 액정 표시장치에 있어서,
상기 박막 트랜지스터 어레이는 기판 상에 서로 교차하도록 배열되는 복수의 게이트 라인들과 복수의 데이터 라인들;
상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들;
상기 복수의 게이트 라인들과 상기 데이터 라인들의 교차에 의해 정의되는 화소영역들 내에 각각 형성되며, 제 1 보호막을 사이에 두고 상기 복수의 박막 트랜지스터들에 각각 접속되는 복수의 화소전극들; 및
제 2 보호막을 사이에 두고 상기 복수의 화소전극들과 중첩되도록 배치되는 공통전극을 포함하며,
상기 제 1 보호막은 상기 화소영역에 대응하는 영역에 형성되는 오목부와 상기 블랙 매트릭스에 대응하는 볼록부를 구비하고,
상기 제 2 보호막은 상기 제 1 보호막의 오목부에 대응하는 영역에서 번갈아 배치되는 평탄부와 돌출부를 구비하며,
상기 공통전극은 상기 제 2 보호막의 평탄부 내에 배치되는 것을 특징으로 하는 액정 표시장치.
- 제 1 항에 있어서,
상기 컬러필터 어레이는 상기 박막 트랜지스터 어레이와 셀갭을 유지하기 위한 복수의 컬럼 스페이서를 포함하며,
상기 복수의 컬럼 스페이서는 상기 제 1 보호막의 볼록부에 대응하는 영역에서 상기 게이트 라인의 폭 방향의 상측과 하측에 대응하여 번갈아 배치되는 것을 특징으로 하는 액정 표시장치.
- 액정층을 사이에 두고 박막 트랜지스터 어레이와 대향 배치되고, 블랙 매트릭스 및 컬러필터들을 포함하는 컬러필터 어레이를 구비하는 액정 표시장치에 있어서,
기판 상에 서로 교차하도록 배열되는 복수의 게이트 라인들과 복수의 데이터 라인들;
상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들;
상기 복수의 박막 트랜지스터들을 커버하는 제 1 보호막 상에 형성되는 공통전극; 및
제 2 보호막을 사이에 두고 상기 공통전극과 중첩되도록 배치되며 상기 제 1 및 제 2 보호막들을 관통하는 콘택홀을 통해 상기 복수의 박막 트랜지스터들과 각각 접속되는 복수의 화소전극들을 포함하며,
상기 제 1 보호막은 상기 화소영역에 대응하는 영역에 형성되는 오목부를 구비하고,
상기 제 2 보호막은 상기 제 1 보호막의 오목부에 대응하는 영역에서 번갈아 배치되는 평탄부와 돌출부를 구비하며,
상기 복수의 화소전극들의 각각은 상기 제 2 보호막의 평탄부 내에 배치되는 것을 특징으로 하는 액정 표시장치.
- 제 3 항에 있어서,
상기 컬러필터 어레이는 상기 박막 트랜지스터 어레이와 셀갭을 유지하기 위한 복수의 컬럼 스페이서를 더 포함하며,
상기 복수의 컬럼 스페이서는 상기 제 1 보호막의 볼록부를 중심으로 양측 오목부들에 대응하는 영역에서 상기 데이터 라인과 중첩되도록 번갈아 배치되는 것을 특징으로 하는 액정 표시장치.
- 기판 상에 제 1 도전성 금속물질을 증착한 후 제1 마스크 공정으로 게이트 전극을 형성하는 단계;
상기 게이트 전극을 커버하는 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 위에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후 제 1 하프톤 마스크를 이용한 제 2 마스크 공정으로 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극을 형성하는 단계;
상기 반도체 활성층 및 상기 데이터 라인, 상기 소스전극 및 상기 드레인 전극이 형성된 상기 게이트 절연막 상에 유기 절연물질을 도포한 후 제 2 하프톤 마스크를 이용한 제 3 마스크 공정으로 단차 및 상기 드레인 전극을 노출시키는 제 1 콘택홀을 갖는 제 1 보호막을 형성하며, 그 상부에 제 1 투명 도전성 물질을 도포한 후 포토레지스트를 이용한 애슁공정으로 화소영역 내에 화소전극을 형성하는 단계;
상기 화소전극이 형성된 상기 제 1 보호막 상에 무기 절연물질을 도포한 후 제 3 하프톤 마스크를 이용한 제 4 마스크 공정으로 상기 화소영역 내에서 평탄부와 돌출부를 갖는 제 2 보호막을 형성하고, 그 상부에 제 2 투명 도전성 물질을 도포한 후 리프트 공정에 의해 상기 제 2 보호막의 평탄부 내에 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 기판 상에 제 1 도전성 금속물질을 증착한 후 제1 마스크 공정으로 게이트 전극을 형성하는 단계;
상기 게이트 전극을 커버하는 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 위에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후 제 1 하프톤 마스크를 이용한 제 2 마스크 공정으로 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극을 형성하는 단계;
상기 반도체 활성층, 상기 데이터 라인, 상기 소스전극 및 상기 드레인 전극이 형성된 상기 게이트 절연막 상에 유기 절연물질을 도포한 후 제 2 하프톤 마스크를 이용한 제 3 마스크 공정으로 단차 및 상기 드레인 전극을 노출시키는 제 1 콘택홀을 갖는 제 1 보호막을 형성하며, 그 상부에 제 1 투명 도전성 물질을 도포한 후 포토레지스트를 이용한 애슁공정으로 공통전극을 형성하는 단계;
상기 공통전극이 형성된 상기 제 1 보호막 상에 무기 절연물질을 도포한 후 제 3 하프톤 마스크를 이용한 제 4 마스크 공정으로 화소영역 내에서 평탄부와 돌출부, 및 상기 제 1 콘택홀과 중첩되는 제 2 콘택홀을 갖는 제 2 보호막을 형성하고, 그 상부에 제 2 투명 도전성 물질을 도포한 후 리프트 오프 공정에 의해 상기 제 2 보호막의 평탄부 내에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140119346A KR102244437B1 (ko) | 2014-09-05 | 2014-09-05 | 액정 표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140119346A KR102244437B1 (ko) | 2014-09-05 | 2014-09-05 | 액정 표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160029996A true KR20160029996A (ko) | 2016-03-16 |
| KR102244437B1 KR102244437B1 (ko) | 2021-04-27 |
Family
ID=55649803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140119346A KR102244437B1 (ko) | 2014-09-05 | 2014-09-05 | 액정 표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102244437B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354767A (zh) * | 2018-12-24 | 2020-06-30 | 乐金显示有限公司 | 有机发光显示设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130037514A (ko) * | 2011-10-06 | 2013-04-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20140076846A (ko) * | 2012-12-13 | 2014-06-23 | 엘지디스플레이 주식회사 | 터치센서 일체형 표시장치 |
| KR20140078271A (ko) * | 2012-12-17 | 2014-06-25 | 엘지디스플레이 주식회사 | 컬러필터기판과 그 제조방법 및 이를 포함하는 액정표시장치 |
-
2014
- 2014-09-05 KR KR1020140119346A patent/KR102244437B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130037514A (ko) * | 2011-10-06 | 2013-04-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20140076846A (ko) * | 2012-12-13 | 2014-06-23 | 엘지디스플레이 주식회사 | 터치센서 일체형 표시장치 |
| KR20140078271A (ko) * | 2012-12-17 | 2014-06-25 | 엘지디스플레이 주식회사 | 컬러필터기판과 그 제조방법 및 이를 포함하는 액정표시장치 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354767A (zh) * | 2018-12-24 | 2020-06-30 | 乐金显示有限公司 | 有机发光显示设备 |
| CN111354767B (zh) * | 2018-12-24 | 2024-03-15 | 乐金显示有限公司 | 有机发光显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102244437B1 (ko) | 2021-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8450744B2 (en) | High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same | |
| TWI579624B (zh) | 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法 | |
| KR102122402B1 (ko) | 씨오티 구조 액정표시장치 및 이의 제조방법 | |
| JP5571759B2 (ja) | 液晶表示素子及びその製造方法 | |
| US9323116B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR20080026404A (ko) | 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법 | |
| JP2015049426A (ja) | 液晶表示装置 | |
| KR101622655B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20120134245A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101374108B1 (ko) | 액정 표시 패널과 그 제조 방법 | |
| JP2007310351A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| US8665413B2 (en) | Thin film transistor array panel, liquid crystal display, and manufacturing method thereof | |
| KR101631620B1 (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
| KR20080100692A (ko) | 액정표시장치와 그 제조방법 | |
| US20170139246A1 (en) | Array substrate, manufacturing method thereof and display device | |
| KR20130034744A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20080075717A (ko) | 횡전계방식 액정표시장치의 제조방법 | |
| KR20120133130A (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
| KR102431348B1 (ko) | 표시 장치 | |
| JP2007272255A (ja) | 液晶表示装置 | |
| KR102244437B1 (ko) | 액정 표시장치 및 그 제조방법 | |
| JP5100418B2 (ja) | 液晶表示装置 | |
| KR102061680B1 (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
| KR20120132853A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101970550B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |