KR20160029996A - Liquid crystal display dvice and method of manufacturing the same - Google Patents
Liquid crystal display dvice and method of manufacturing the same Download PDFInfo
- Publication number
- KR20160029996A KR20160029996A KR1020140119346A KR20140119346A KR20160029996A KR 20160029996 A KR20160029996 A KR 20160029996A KR 1020140119346 A KR1020140119346 A KR 1020140119346A KR 20140119346 A KR20140119346 A KR 20140119346A KR 20160029996 A KR20160029996 A KR 20160029996A
- Authority
- KR
- South Korea
- Prior art keywords
- protective film
- liquid crystal
- crystal display
- electrode
- thin film
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 163
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 172
- 230000001681 protective effect Effects 0.000 claims abstract description 130
- 239000010410 layer Substances 0.000 claims abstract description 77
- 239000010409 thin film Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000011159 matrix material Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 131
- 229920002120 photoresistant polymer Polymers 0.000 claims description 58
- 125000006850 spacer group Chemical group 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000007769 metal material Substances 0.000 claims description 27
- 239000011810 insulating material Substances 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 14
- 238000004380 ashing Methods 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims 2
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 50
- 101150038023 PEX1 gene Proteins 0.000 description 50
- 101150014555 pas-1 gene Proteins 0.000 description 50
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 30
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 30
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 16
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 16
- 229910004444 SUB1 Inorganic materials 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 229910004438 SUB2 Inorganic materials 0.000 description 10
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 101150018444 sub2 gene Proteins 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 210000004027 cell Anatomy 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 210000002858 crystal cell Anatomy 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 101150089655 Ins2 gene Proteins 0.000 description 3
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- 101150046160 POL1 gene Proteins 0.000 description 2
- 101150110488 POL2 gene Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
Description
본 발명은 액정 표시장치 및 그 제조방법에 관한 것으로, 특히 투과율을 향상시키고, 스토리지 캐패시터의 정전용량을 향상시키며 마스크 공정수를 절감할 수 있는 액정 표시장치 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 부피가 큰 음극선관(CathoD Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Dvice: FPD)로 급속히 발전해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Dvice: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Dvice: OLED), 전계방출 표시장치(Field Emission Display Dvice : FED), 그리고 전기영동 표시장치(Electrophoretic Display Dvice: ED)와 같은 다양한 평판 표시장치가 개발되어 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. As a result, it has rapidly developed into a flat panel display unit (FPD) that can replace a bulky cathode ray tube (CRT) with a thin, light and large area. The flat panel display includes a liquid crystal display (LCD), a plasma display panel (PDP), an organic light emitting display (OLED), a field emission display : FED), and electrophoretic display (ED) display devices have been developed and utilized.
이들 중 액정 표시장치는 우수한 화질과 경량, 박형, 저전력의 특징을 갖기 때문에 최근 많이 이용되고 있다. 액정 표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광 투과율을 제어함으로써 화상을 표시하는 장치이다. Of these, liquid crystal display devices are widely used in recent years because they have excellent image quality, light weight, thinness, and low power. A liquid crystal display device is an apparatus that displays an image by controlling the light transmittance of a liquid crystal having dielectric anisotropy using an electric field.
이하, 도 1 내지 도 3을 참조하여 종래의 액정 표시장치에 대해 설명하기로 한다. 도 1은 종래의 액정 표시장치를 개략적으로 도시한 사시도이고, 도 2는 도 1의 박막 트랜지스터 어레이의 1화소 영역을 도시한 평면도이며, 도 3은 도 2에 도시된 I-I'라인을 따라 취한 단면도이다. Hereinafter, a conventional liquid crystal display device will be described with reference to FIGS. 1 to 3. FIG. FIG. 1 is a perspective view schematically showing a conventional liquid crystal display, FIG. 2 is a plan view showing one pixel region of the thin film transistor array of FIG. 1, and FIG. 3 is a cross-sectional view taken along line I-I ' Fig.
도 1을 참조하면, 액정 표시장치는 액정층(도시생략)을 사이에 두고 형성되는 박막 트랜지스터 어레이(TFTA)와 컬러필터 어레이(CFA)를 구비하는 액정 표시패널(LCP)을 포함한다.Referring to FIG. 1, a liquid crystal display includes a thin film transistor array (TFTA) and a liquid crystal display panel (LCP) having a color filter array (CFA) formed with a liquid crystal layer (not shown) interposed therebetween.
박막 트랜지스터 어레이(TFTA)는 제 1 기판(SUB1) 상에 제 1 방향(예를 들면, x방향)으로 나란하게 형성된 복수의 게이트 라인들(G1, G2), 상기 복수의 게이트 라인들(G1, G2)과 서로 교차하도록 제 2 방향(예를 들면, y방향)으로 나란하게 형성된 데이터 라인들(D1, D2), 상기 게이트 라인들(G1, G2)과 데이터 라인들(D1, D2)이 교차하는 영역에 형성되는 박막 트랜지스터들(TFT), 액정셀들에 데이터전압을 충전시키기 위한 복수의 화소전극들(Px), 및 상기 복수의 화소전극들(Px)과 대향하도록 배치된 공통전극들(도시생략)을 포함한다. The thin film transistor array TFTA includes a plurality of gate lines G1 and G2 formed on a first substrate SUB1 in a first direction (for example, x direction), a plurality of gate lines G1, The data lines D1 and D2 formed to be parallel to each other in the second direction (e.g., the y direction) so as to intersect with the gate lines G1 and G2, the gate lines G1 and G2 and the data lines D1 and D2, A plurality of pixel electrodes Px for charging a data voltage to the liquid crystal cells, and common electrodes (not shown) arranged to face the plurality of pixel electrodes Px (Not shown).
컬러필터 어레이(CFA)는 제 2 기판(SUB2) 상에 형성되는 블랙매트릭스 및 컬러필터(도시생략)를 포함한다. 액정 표시패널(LCP)의 제 1 기판(SUB1)과 제 2 기판(SUB2)의 외면에는 각각 편광판(POL1, POL2)이 부착되고, 액정과 접하는 제 1 및 제 2 기판들(SUB1, SUB2)의 내면에는 액정의 프리틸트각을 설정하기 위한 배향막(도시생략)이 각각 형성된다. 액정 표시패널(LCP)의 컬러필터 어레이(CFA)와 박막 트랜지스터 어레이(TFTA) 사이에는 액정 셀의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서(column spacer)가 형성될 수 있다.The color filter array CFA includes a black matrix and a color filter (not shown) formed on the second substrate SUB2. Polarizers POL1 and POL2 are attached to the outer surfaces of the first substrate SUB1 and the second substrate SUB2 of the liquid crystal display panel LCP and the polarizers POL1 and POL2 are attached to the outer surfaces of the first and second substrates SUB1 and SUB2 And an orientation film (not shown) for setting the pretilt angle of the liquid crystal is formed on the inner surface. A column spacer for maintaining a cell gap of the liquid crystal cell may be formed between the color filter array CFA and the thin film transistor array TFTA of the liquid crystal display panel LCP.
도 2 및 도 3을 참고하면 종래의 액정 표시장치는 액정층(LC)을 사이에 두고 형성되는 박막 트랜지스터 어레이(TFTA)와 컬러필터 어레이(CFA)를 구비하는 액정 표시패널을 포함한다.2 and 3, a conventional liquid crystal display includes a liquid crystal display panel having a thin film transistor array (TFTA) and a color filter array (CFA) formed with a liquid crystal layer LC interposed therebetween.
박막 트랜지스터 어레이(TFTA)는 제 1 기판(SUB1) 상에 제 1 방향(예를 들면, x방향)으로 나란하게 형성된 복수의 게이트 라인들(G1, G2), 상기 복수의 게이트 라인들(G1, G2)과 서로 교차하도록 제 2 방향(예를 들면, y방향)으로 나란하게 형성된 데이터 라인들(D1, D2), 상기 게이트 라인들(G1, G2)과 데이터 라인들(D1, D2)이 교차하는 영역에 형성되는 박막 트랜지스터들(T), 액정셀들에 데이터전압을 충전시키기 위한 복수의 화소전극들(Px), 및 상기 복수의 화소전극들(Px)과 대향하도록 배치된 공통전극들(COM)을 포함한다. The thin film transistor array TFTA includes a plurality of gate lines G1 and G2 formed on a first substrate SUB1 in a first direction (for example, x direction), a plurality of gate lines G1, The data lines D1 and D2 formed to be parallel to each other in the second direction (e.g., the y direction) so as to intersect with the gate lines G1 and G2, the gate lines G1 and G2 and the data lines D1 and D2, A plurality of pixel electrodes Px for charging a data voltage to liquid crystal cells, and common electrodes (not shown) arranged to face the plurality of pixel electrodes Px COM).
컬러필터 어레이(CFA)는 제 2 기판(SUB2) 상에 형성되는 블랙매트릭스(BM) 및 컬러필터(CF)를 포함한다. 액정 표시패널의 제 1 기판(SUB1)과 제 2 기판(SUB2)의 외면에는 각각 편광판(도시생략)이 부착되고, 액정층(LC)과 접하는 제 1 및 제 2 기판들(SUB1, SUB2)의 내면에는 액정의 프리틸트각을 설정하기 위한 배향막(도시생략)이 각각 형성된다. 액정 표시패널의 컬러필터 어레이(CFA)와 박막 트랜지스터 어레이(TFTA) 사이에는 액정셀의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서(CS)가 형성된다. The color filter array CFA includes a black matrix BM and a color filter CF formed on the second substrate SUB2. A polarizing plate (not shown) is attached to the outer surfaces of the first substrate SUB1 and the second substrate SUB2 of the liquid crystal display panel and the first and second substrates SUB1 and SUB2 in contact with the liquid crystal layer LC And an orientation film (not shown) for setting the pretilt angle of the liquid crystal is formed on the inner surface. A column spacer CS for maintaining a cell gap of the liquid crystal cell is formed between the color filter array CFA and the thin film transistor array TFTA of the liquid crystal display panel.
박막 트랜지스터 어레이(TFTA)에 형성되는 박막 트랜지스터(T)는 게이트 전극(G), 소스전극(S) 및 드레인 전극(D)을 포함한다. The thin film transistor T formed in the thin film transistor array TFTA includes a gate electrode G, a source electrode S and a drain electrode D.
게이트 전극(G)은 제 1 기판(SUB1) 상에 형성되며 게이트 라인(G1, G2)으로부터 연장된다. 게이트 라인(G1, G2)과 게이트 전극(G)은 게이트 절연층(GI)으로 커버된다. 게이트 절연막(GI) 상에는 게이트 전극(G)과 중첩되도록 반도체 활성층(A)이 형성된다. A gate electrode G is formed on the first substrate SUB1 and extends from the gate lines G1 and G2. The gate lines G1 and G2 and the gate electrode G are covered with a gate insulating layer GI. A semiconductor active layer (A) is formed on the gate insulating film (GI) so as to overlap the gate electrode (G).
소스 전극(S)과 드레인 전극(D)은 반도체 활성층(A) 상에서 서로 대향하도록 분리되어 형성된다. 소스전극(S)은 데이터 라인(D1, D2)에 연결되고 드레인 전극(D)은 화소전극(Px)에 연결된다. The source electrode (S) and the drain electrode (D) are formed separately so as to face each other on the semiconductor active layer (A). The source electrode S is connected to the data lines D1 and D2 and the drain electrode D is connected to the pixel electrode Px.
화소전극(Px)은 게이트 라인들(Gl1, G2)과 데이터 라인들(DL1, D2)의 교차에 의해 정의되는 영역 내에 배치된다. 화소전극(Px)은 박막 트랜지스터(T)를 커버하는 제 1 절연막(INS)과 평탄화를 위한 제 2 절연막(INS2) 상에 형성된다. 화소전극(Px)은 제 1 및 제 2 절연막(INS1, INS2)를 관통하는 콘택홀(CH)을 통해 박막 트랜지스터(T)의 드레인 전극(D)에 접속된다. The pixel electrode Px is disposed in an area defined by the intersection of the gate lines Gl1 and G2 and the data lines DL1 and D2. The pixel electrode Px is formed on the first insulating film INS covering the thin film transistor T and the second insulating film INS2 for planarization. The pixel electrode Px is connected to the drain electrode D of the thin film transistor T through the contact hole CH passing through the first and second insulating films INS1 and INS2.
공통전극(COM)은 화소전극(Px)을 커버하는 패시베이션막(PAS) 상에 형성되며, 화소전극(Px)과 중첩되도록 형성된다. 공통전극(COM)은 화소전극(Px)과 함께 액정층의 액정에 수평전계를 형성하도록 복수의 슬릿(SL)을 갖도록 형성된다.The common electrode COM is formed on the passivation film PAS that covers the pixel electrode Px and overlaps the pixel electrode Px. The common electrode COM is formed to have a plurality of slits SL so as to form a horizontal electric field in the liquid crystal of the liquid crystal layer together with the pixel electrode Px.
그러나, 상술한 종래의 액정 표시장치는 게이트 라인들(G1, G2) 및 게이트 전극(G)을 형성하기 위한 제 1 마스크 공정, 반도체 활성층(A)을 형성하기 위한 w제 2 마스크 공정, 데이터 라인(D1, D2) 및 소스전극(S)과 드레인 전극(D)을 형성하기 위한 제 3 마스크 공정, 제 1 및 제 2 절연층들(INS1, INS2)에 콘택홀을 형성하기 위한 제 4 마스크 공정, 화소전극(Px)을 형성하는 제 5 마스크 공정, 공통전극(COM)을 형성하기 위한 제 6 마스크 공정 등 적어도 6~7회의 마스크 공정을 거쳐 제조된다. 따라서, 제품 생산에 많은 시간과 함께 비용이 소요되어 마스크 공정을 줄이는 것에 대한 필요성이 대두되었다. However, the above-described conventional liquid crystal display device has a problem that the first mask process for forming the gate lines G1 and G2 and the gate electrode G, the w second mask process for forming the semiconductor active layer A, A third mask process for forming the source and drain electrodes D1 and D2 and the source and drain electrodes S and D and a fourth mask process for forming contact holes in the first and second insulating layers INS1 and INS2 A fifth mask process for forming the pixel electrode Px, and a sixth mask process for forming the common electrode COM are performed through at least six to seven mask processes. Therefore, there is a need to reduce the masking process, which is costly and time-consuming to produce the product.
또한, 최근 액정 표시장치의 고화질화 추구에 따라 높은 PPI(Pixel Per Inch)를 요구하는 경향이 있기 때문에 액정 표시장치의 신호라인들의 부하는 증가하고 스토리지 캐패시턴스는 작아져 액정 표시장치의 충전특성 및 균일도가 저하되는 것에 대한 해결책이 요구되고 있다.In addition, due to the recent tendency to demand a high pixel-per-inch (PPI) according to the pursuit of high quality of a liquid crystal display device, the load of signal lines of the liquid crystal display device increases and the storage capacitance becomes small, There is a demand for a solution against degradation.
또한, 종래의 액정 표시장치에서는 컬러필터 어레이(CFA)와 박막 트랜지스터 어레이(TFTA) 사이의 셀갭을 유지하기 위해 컬럼 스페이서(CS)가 배치되는데, 액정 표시장치의 컬러필터 어레이(CFA)에 외력이 가해지는 경우, 도 4에 도시된 바와 같이 패널의 눌림 및 휘어짐 등에 의해 컬럼 스페이서(CS)가 시프트(shift)됨으로써 컬럼 스페이서(CS) 주변에 위치하고 있는 액정의 배향이 파괴되어 빛샘을 유발시키는 문제점이 있었다.
In the conventional liquid crystal display device, a column spacer CS is disposed to maintain a cell gap between the color filter array CFA and the thin film transistor array TFTA. In the conventional liquid crystal display device, an external force is applied to the color filter array CFA of the liquid crystal display device The column spacer CS is shifted due to the pressing and bending of the panel or the like as shown in FIG. 4, so that the alignment of the liquid crystal located around the column spacer CS is destroyed to cause light leakage there was.
본 발명은 상술한 문제점을 해소하기 위한 것으로, 마스크 공정수의 감축과 함께, 스토리지 캐패시터이 정전용량을 향상시켜 충전특성 및 균일도를 향상시키며, 컬럼 스페이서의 시프트에 의한 빛샘을 방지할 수 있는 액정 표시장치 및 그 제조방법을 제공하는 것을 목적으로 하다.
Disclosure of the Invention The present invention has been made to solve the above problems and it is an object of the present invention to provide a liquid crystal display device capable of reducing the number of mask processes and improving the charging characteristics and uniformity by improving the capacitance of the storage capacitor, And a method for producing the same.
상기 목적달성을 위한 본 발명의 액정 표시장치는 액정층을 사이에 두고 박막 트랜지스터 어레이와 대향 배치되고, 블랙 매트릭스 및 컬러필터들을 포함하는 컬러필터 어레이를 구비한다. 박막 트랜지스터 어레이는 기판 상에 서로 교차하도록 배열되는복수의 게이트 라인들과 복수의 데이터 라인들, 복수의 게이트 라인들 및 데이터 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들, 복수의 게이트 라인들과 상기 데이터 라인들의 교차에 의해 정의되는 화소영역들 내에 각각 형성되며, 제 1 보호막을 사이에 두고 상기 복수의 박막 트랜지스터들에 각각 접속되는 복수의 화소전극들, 및 제 2 보호막을 사이에 두고 상기 복수의 화소전극들과 중첩되도록 배치되는 공통전극을 포함한다. 제 1 보호막은 상기 화소영역에 대응하는 영역에 형성되는 오목부와 상기 블랙 매트릭스에 대응하는 볼록부를 구비하고, 제 2 보호막은 상기 제 1 보호막의 오목부에 대응하는 영역에서 번갈아 배치되는 평탄부와 돌출부를 구비한다. 또한, 공통전극은 제 2 보호막의 평탄부 내에 배치된다.The liquid crystal display device of the present invention for achieving the above object is provided with a color filter array arranged opposite to the thin film transistor array with a liquid crystal layer therebetween and including a black matrix and color filters. The thin film transistor array includes a plurality of gate lines arranged to cross each other on a substrate, a plurality of thin film transistors formed at intersections of the plurality of data lines, a plurality of gate lines and data lines, a plurality of gate lines, A plurality of pixel electrodes respectively formed in pixel regions defined by intersections of data lines and respectively connected to the plurality of thin film transistors with a first protective film interposed therebetween; And a common electrode arranged to overlap the pixel electrodes. The first protective film has a concave portion formed in a region corresponding to the pixel region and a convex portion corresponding to the black matrix, and the second protective film has a flat portion alternately arranged in an area corresponding to the concave portion of the first protective film, And has protrusions. Further, the common electrode is disposed in the flat portion of the second protective film.
이러한 액정 표시장치의 컬러필터 어레이는 박막 트랜지스터 어레이와 셀갭을 유지하기 위한 복수의 컬럼 스페이서를 포함하며, 복수의 컬럼 스페이서는 상기 제 1 보호막의 볼록부를 중심으로 양측 오목부들에 대응하는 영역에서 데이터 라인과 중첩되도록 번갈아 배치된다. The color filter array of the liquid crystal display device includes a thin film transistor array and a plurality of column spacers for maintaining a cell gap, and a plurality of column spacers are arranged in a region corresponding to both concave portions around the convex portions of the first protective film, As shown in Fig.
상기 목적달성을 위한 본 발명의 다른 액정 표시장치는 액정층을 사이에 두고 박막 트랜지스터 어레이와 대향 배치되고, 블랙 매트릭스 및 컬러필터들을 포함하는 컬러필터 어레이를 구비한다. 박막 트랜지스터 어레이는 기판 상에 서로 교차하도록 배열되는복수의 게이트 라인들과 복수의 데이터 라인들, 복수의 게이트 라인들 및 데이터 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들, 복수의 박막 트랜지스터들을 커버하는 제 1 보호막 상에 형성되는 공통전극, 및 제 2 보호막을 사이에 두고 상기 공통전극과 중첩되도록 배치되며 상기 제 1 및 제 2 보호막들을 관통하는 콘택홀을 통해 복수의 박막 트랜지스터들과 각각 접속되는 복수의 화소전극들을 포함한다. 제 1 보호막은 화소영역에 대응하는 영역에 형성되는 오목부를 구비하고, 제 2 보호막은 제 1 보호막의 오목부에 대응하는 영역에서 번갈아 배치되는 평탄부와 돌출부를 구비한다. 또한, 복수의 화소전극들의 각각은 상기 제 2 보호막의 평탄부 내에 배치된다.Another liquid crystal display device of the present invention for achieving the above object is provided with a color filter array arranged opposite to the thin film transistor array with a liquid crystal layer therebetween, and including a black matrix and color filters. The thin film transistor array includes a plurality of gate lines arranged to cross each other on a substrate, a plurality of thin film transistors formed at intersections of the plurality of data lines, a plurality of gate lines and data lines, A common electrode formed on the first protective film and a plurality of thin film transistors connected to the plurality of thin film transistors through the contact holes passing through the first and second protective films, Of pixel electrodes. The first protective film has a concave portion formed in a region corresponding to the pixel region, and the second protective film has a flat portion and a protruding portion which are alternately arranged in a region corresponding to the concave portion of the first protective film. Further, each of the plurality of pixel electrodes is disposed in the flat portion of the second protective film.
이러한 액정 표시장치의 컬러필터 어레이는 박막 트랜지스터 어레이와 셀갭을 유지하기 위한 복수의 컬럼 스페이서를 포함하며, 복수의 컬럼 스페이서는 제 1 보호막의 볼록부와 오목부에 대응하는 위치에 번갈아 배치된다. The color filter array of such a liquid crystal display device includes a thin film transistor array and a plurality of column spacers for maintaining a cell gap, and a plurality of column spacers are alternately arranged at positions corresponding to convex portions and concave portions of the first protective film.
또한, 상기 목적 달성을 위한 본 발명의 액정 표시장치의 제조방법은 제 1 내지 제 4 마스크 공정을 포함한다. 제 1 마스크 공정은 기판 상에 제 1 도전성 금속물질을 증착한 후 게이트 전극을 형성하는 단계이다. 제 2 마스크 공정은 게이트 전극을 커버하는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포하는 단게, 제 1 하프톤 마스크를 이용한 제 2 마스크 공정으로 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극을 형성하는 단계를 포함한다. 제 3 마스크 공정은 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극이 형성된 상기 게이트 절연막 상에 유기 절연물질을 도포하는 단계, 제 2 하프톤 마스크를 이용한 제 3 마스크 공정으로 단차 및 드레인 전극을 노출시키는 제 1 콘택홀을 갖는 제 1 보호막을 형성하는 단계, 그 상부에 제 1 투명 도전성 물질을 도포하는 단계, 및 포토레지스트를 이용한 애슁공정으로 화소영역 내에 화소전극을 형성하는 단계를 포함한다. 제 4 마스크 공정은 화소전극이 형성된 제 1 보호막 상에 무기 절연물질을 도포하는 단계, 제 3 하프톤 마스크를 이용한 제 4 마스크 공정으로 화소영역 내에서 평탄부와 돌출부를 갖는 제 2 보호막을 형성하는 단계, 그 상부에 제 2 투명 도전성 물질을 도포하는 단계, 및 리프트 공정에 의해 제 2 보호막의 평탄부 내에 공통전극을 형성하는 단계를 포함한다. In addition, the method for manufacturing a liquid crystal display of the present invention for achieving the above object includes first through fourth mask processes. The first mask process is a process of depositing a first conductive metal material on a substrate and then forming a gate electrode. The second mask process includes the steps of forming a gate insulating film covering the gate electrode, sequentially applying a semiconductor material and a second conductive metal material on the gate insulating film, and a second mask process using a first halftone mask, Forming a data line, a source electrode, and a drain electrode. The third mask process may include applying an organic insulating material on the gate insulating layer on which the semiconductor active layer, the data line, the source electrode, and the drain electrode are formed, exposing the step and drain electrodes by a third mask process using the second halftone mask, Forming a first protective film having a first contact hole, applying a first transparent conductive material on the first protective film, and forming a pixel electrode in a pixel region by a ashing process using a photoresist. In the fourth mask process, an inorganic insulating material is coated on the first protective film on which the pixel electrode is formed, and a fourth mask process using a third halftone mask forms a second protective film having a flat portion and a protruding portion in the pixel region Applying a second transparent conductive material on top of the first protective film, and forming a common electrode in the flat portion of the second protective film by a lift process.
또한, 상기 목적 달성을 위한 본 발명의 다른 액정 표시장치의 제조방법은 제 1 내지 제 4 마스크 공정을 포함한다. 제 1 마스크 공정은 기판 상에 제 1 도전성 금속물질을 증착한 후 게이트 전극을 형성하는 단계이다. 제 2 마스크 공정은 게이트 전극을 커버하는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포하는 단게, 제 1 하프톤 마스크를 이용한 제 2 마스크 공정으로 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극을 형성하는 단계를 포함한다. 제 3 마스크 공정은 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극이 형성된 게이트 절연막 상에 유기 절연물질을 도포하는 단계, 제 2 하프톤 마스크를 이용한 제 3 마스크 공정으로 단차 및 드레인 전극을 노출시키는 제 1 콘택홀을 갖는 제 1 보호막을 형성하는 단계, 그 상부에 제 1 투명 도전성 물질을 도포하는 단계, 및 포토레지스트를 이용한 애슁공정으로 공통전극을 형성하는 단계를 포함한다. 또한 제 4 마스크 공정은 공통전극이 형성된 제 1 보호막 상에 무기 절연물질을 도포하는 단계, 제 3 하프톤 마스크를 이용한 제 4 마스크 공정으로 화소영역 내에서 평탄부와 돌출부, 및 제 1 콘택홀과 중첩되는 제 2 콘택홀을 갖는 제 2 보호막을 형성하는 단계, 그 상부에 제 2 투명 도전성 물질을 도포하는 단계, 리프트 오프 공정에 의해 제 2 보호막의 평탄부 내에 화소전극을 형성하는 단계를 포함한다.
Another method of manufacturing a liquid crystal display device according to the present invention for achieving the above object includes first through fourth mask processes. The first mask process is a process of depositing a first conductive metal material on a substrate and then forming a gate electrode. The second mask process includes the steps of forming a gate insulating film covering the gate electrode, sequentially applying a semiconductor material and a second conductive metal material on the gate insulating film, and a second mask process using a first halftone mask, Forming a data line, a source electrode, and a drain electrode. The third mask process is a process of applying an organic insulating material on a gate insulating film on which a semiconductor active layer, a data line, a source electrode, and a drain electrode are formed, a step of exposing the step and drain electrodes by a third mask process using a second halftone mask, Forming a first protective film having one contact hole, applying a first transparent conductive material on the first protective film, and forming a common electrode by a ashing process using a photoresist. In addition, the fourth mask process may include a step of applying an inorganic insulating material on the first protective film on which the common electrode is formed, a fourth mask process using the third halftone mask, a step of forming a flat portion and a protrusion in the pixel region, Forming a second protective film having an overlapping second contact hole, applying a second transparent conductive material on the second protective film, and forming a pixel electrode in the flat portion of the second protective film by a lift-off process .
본 발명의 액정 표시장치에 의하면 공통전극과 화소전극의 간격을 줄여 스토리지 캐패시터의 정전용량을 향상시킬 수 있기 때문에 액정 표시장치의 충전특성 및 균일도를 향상시킬 수 있는 효과를 얻을 수 있다. According to the liquid crystal display device of the present invention, since the capacitance between the common electrode and the pixel electrode can be reduced to improve the capacitance of the storage capacitor, it is possible to improve the charging characteristic and the uniformity of the liquid crystal display device.
또한, 컬럼 스페이서를 제 1 보호막의 오목부와 볼록부에 대응하는 영역에 지그재그 형태로 번갈아 위치되기 때문에 컬럼 스페이서의 시프트에 의한 액정 배향의 파괴를 방지하여 빛샘을 방지할 수 있는 효과를 얻을 수 있다.
In addition, since the column spacer is alternately arranged in the zigzag form in the region corresponding to the concave portion and the convex portion of the first protective film, the destruction of the liquid crystal alignment due to the shift of the column spacer can be prevented and the light leakage can be prevented .
도 1은 종래의 액정 표시장치를 개략적으로 도시한 사시도,
도 2는 도 1의 박막 트랜지스터 어레이의 1화소 영역을 도시한 평면도,
도 3은 도 2에 도시된 I-I'라인을 따라 취한 단면도,
도 4는 액정 표시장치에 가해지는 외력에 의해 컬럼 스페이서가 시프트되어 빛샘을 일으키는 원리를 설명하기 위한
도 5는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이의 1픽셀 영역을 도시한 평면도,
도 6은 본 도 5의 II-II'라인을 따라 취한 단면도,
도 7a는 본 발명의 제 1 실시예에 따르는 액정 표시장치를 도시한 단면도,
도 7b는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 컬럼 스페이서의 위치를 개략적으로 도시한 도면,
도 8a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 평면도,
도 8b는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 단면도,
도 9a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 평면도,
도 9b 및 도 9c는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 단면도,
도 10a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 평면도,
도 10b 내지 및 도 10d는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 단면도,
도 11a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 평면도,
도 11b 내지 도 11e는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 단면도,
도 12는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이의 1픽셀 영역을 도시한 평면도,
도 13은 본 도 12의 III-III'라인을 따라 취한 단면도,
도 14a는 본 발명의 제 2 실시예에 따르는 액정 표시장치를 도시한 단면도,
도 14b는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 컬럼 스페이서의 위치를 개략적으로 도시한 도면,
도 15a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 평면도,
도 15b는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 단면도,
도 16a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 평면도,
도 17b 및 도 17c는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 단면도,
도 10a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 평면도,
도 10b 내지 및 도 10d는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 단면도,
도 11a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 평면도,
도 11b 내지 도 11e는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 단면도,
도 19a는 종래의 액정 표시장치에서 블랙 매트릭스의 영역을 도시한 도면이고, 도 19b는 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에서 블랙 매트릭스의 영역을 도시한 도면,
도 20은 종래의 액정 표시장치에 의해 얻어지는 개구율과 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에 의해 얻어지는 개구율을 비교하기 위한 도면.1 is a perspective view schematically showing a conventional liquid crystal display device,
FIG. 2 is a plan view showing one pixel region of the thin film transistor array of FIG. 1;
3 is a cross-sectional view taken along the line I-I 'shown in FIG. 2,
4 is a view for explaining the principle that the column spacer is shifted by the external force applied to the liquid crystal display device to cause light leakage
5 is a plan view showing one pixel region of the thin film transistor array of the liquid crystal display device according to the first embodiment of the present invention,
6 is a cross-sectional view taken along line II-II 'of FIG. 5,
FIG. 7A is a sectional view showing a liquid crystal display device according to the first embodiment of the present invention,
7B is a schematic view of the position of a column spacer of a liquid crystal display according to the first embodiment of the present invention,
8A is a plan view showing a first mask process of the liquid crystal display device according to the first embodiment of the present invention,
8B is a cross-sectional view showing a first mask process of the liquid crystal display device according to the first embodiment of the present invention,
9A is a plan view showing a second mask process of the liquid crystal display device according to the first embodiment of the present invention,
9B and 9C are cross-sectional views showing a second mask process of the liquid crystal display device according to the first embodiment of the present invention,
10A is a plan view showing a third mask process of the liquid crystal display device according to the first embodiment of the present invention,
10B to 10D are cross-sectional views showing a third mask process of the liquid crystal display device according to the first embodiment of the present invention,
11A is a plan view showing a fourth mask process of the liquid crystal display device according to the first embodiment of the present invention,
11B to 11E are cross-sectional views illustrating a fourth mask process of the liquid crystal display device according to the first embodiment of the present invention,
12 is a plan view showing one pixel region of a thin film transistor array of a liquid crystal display according to a second embodiment of the present invention,
13 is a cross-sectional view taken along line III-III 'of FIG. 12,
14A is a cross-sectional view showing a liquid crystal display device according to a second embodiment of the present invention,
14B schematically shows the position of the column spacer of the liquid crystal display according to the second embodiment of the present invention,
15A is a plan view showing a first mask process of the liquid crystal display device according to the second embodiment of the present invention,
FIG. 15B is a cross-sectional view showing a first mask process of the liquid crystal display device according to the second embodiment of the present invention,
16A is a plan view showing a second mask process of the liquid crystal display device according to the second embodiment of the present invention,
17B and 17C are cross-sectional views showing a second mask process of the liquid crystal display device according to the first embodiment of the present invention,
10A is a plan view showing a third mask process of the liquid crystal display device according to the first embodiment of the present invention,
10B to 10D are cross-sectional views showing a third mask process of the liquid crystal display device according to the first embodiment of the present invention,
11A is a plan view showing a fourth mask process of the liquid crystal display device according to the first embodiment of the present invention,
11B to 11E are cross-sectional views illustrating a fourth mask process of the liquid crystal display device according to the first embodiment of the present invention,
FIG. 19A is a view showing a region of a black matrix in a conventional liquid crystal display device, FIG. 19B is a view showing a region of a black matrix in the liquid crystal display according to the first and second embodiments of the present invention,
20 is a view for comparing the aperture ratio obtained by the conventional liquid crystal display device with the aperture ratio obtained by the liquid crystal display device according to the first and second embodiments of the present invention.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들에 대하여 상세히 설명하기로 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 나타낸다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals refer to like elements throughout the specification. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description, a detailed description of known technologies or configurations related to the present invention will be omitted when it is determined that the gist of the present invention may be unnecessarily obscured.
도 5 및 도 6을 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치에 대해 설명하기로 한다. 도 5는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이의 1픽셀 영역을 도시한 평면도이고, 도 6은 본 도 5의 II-II'라인을 따라 취한 단면도이다.The liquid crystal display according to the first embodiment of the present invention will be described with reference to FIGS. 5 and 6. FIG. FIG. 5 is a plan view showing one pixel region of the thin film transistor array of the liquid crystal display according to the first embodiment of the present invention, and FIG. 6 is a sectional view taken along line II-II 'of FIG.
도 5 및 도 6을 참조하면, 본 발명의 제 1 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이(TFTA)는 제 1 기판(SUB1) 상에서 게이트 절연막(GI)을 사이에 두고 서로 교차하는 게이트 라인(GL) 및 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL)의 교차에 의해 정의된 각 화소 영역 내에 형성된 박막 트랜지스터(T)를 구비한다.5 and 6, a thin film transistor array (TFTA) of a liquid crystal display according to a first embodiment of the present invention includes a first substrate SUB1, a first substrate SUB1, And a thin film transistor T formed in each pixel region defined by the intersection of the gate line GL and the data line DL and the gate line GL and the data line DL.
박막 트랜지스터(T)는 게이트 라인(GL)으로부터 연장된 게이트 전극(G), 데이터 라인(DL)으로부터 연장된 소스 전극(S), 소스 전극(S)과 대향하는 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며, 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 반도체 활성층(A)을 포함한다.The thin film transistor T includes a gate electrode G extending from the gate line GL, a source electrode S extending from the data line DL, a drain electrode D opposed to the source electrode S, And a semiconductor active layer A which overlaps the gate electrode G on the insulating film GI and forms a channel between the source electrode S and the drain electrode D.
또한, 본 발명의 제 1 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이는 박막 트랜지스터(T)를 커버하는 제 1 보호막(PAS1), 제 1 보호막(PAS1) 상에 형성되는 화소전극(Px), 화소전극(Px)을 커버하는 제 2 보호막(PAS2) 상에 화소전극(Px)과 중첩되도록 배치되는 공통전극(COM)을 포함한다. The thin film transistor array of the liquid crystal display according to the first embodiment of the present invention includes a first protective film PAS1 covering the thin film transistor T, a pixel electrode Px formed on the first protective film PAS1, And a common electrode COM arranged to overlap the pixel electrode Px on the second protective film PAS2 covering the pixel electrode Px.
제 1 보호막(PAS1)은 절연막 및 평탄화막을 포함할 수 있다. 본 발명의 제 1 실시예에 따르는 액정 표시장치에서는 단일의 보호막으로 이루어진 경우를 예로 설명한다. 제 1 보호막(PAS1)은 박막 트랜지스터(T)의 드레인 전극(D)을 노출시키는 콘택홀(CH)을 구비한다. 또한, 제 1 보호막(PAS1)은 컬러필터 어레이의 블랙 매트릭스(BM)에 대응하는 제 1 영역과, 화소영역에 대응하는 제 2 영역이 단차를 갖도록 형성된다. 즉, 제 1 보호막(PAS1)의 제 1 영역은 높게, 제 2 영역은 낮게 형성되어, 제 1 영역이 볼록부, 제 2 영역이 오목부인 것처럼 형성된다. The first protective film PAS1 may include an insulating film and a planarizing film. In the liquid crystal display device according to the first embodiment of the present invention, a single protective film is described as an example. The first protective film PAS1 has a contact hole CH exposing the drain electrode D of the thin film transistor T. [ The first protective film PAS1 is formed so that a first region corresponding to the black matrix BM of the color filter array and a second region corresponding to the pixel region have step differences. That is, the first region of the first protective film PAS1 is formed to be high and the second region to be low, so that the first region is formed as a convex portion and the second region is formed as a concave portion.
화소전극(Px)은 게이트 라인(GL)과 데이터 라인(DL)의 교차에 의해 정의되는 화소 영역에 형성된다. 화소전극(Px)은 제 1 보호막(PAS1)을 관통하는 콘택홀(CH)을 통해 노출된 드레인 전극(D)에 접속된다. 화소전극(Px)은 박막 트랜지스터(T)를 통해 데이터 라인(DL)으로부터 공급되는 데이터 전압을 공급받는다. The pixel electrode Px is formed in the pixel region defined by the intersection of the gate line GL and the data line DL. The pixel electrode Px is connected to the drain electrode D exposed through the contact hole CH passing through the first protective film PAS1. The pixel electrode Px is supplied with a data voltage supplied from the data line DL through the thin film transistor T. [
제 2 보호막(PAS2)은 화소전극(Px)을 커버하도록 형성되며, 게이트 라인(GL)과 데이터 라인(DL)의 교차에 의해 정의되는 화소영역에서 평탄부(FP)와 그 평탄부(FP)로부터 상부로 일정 간격을 두고 돌출된 적어도 2 이상의 돌출부(EP)를 구비한다. The second protective film PAS2 is formed to cover the pixel electrode Px and includes a flat portion FP and a flat portion FP thereof in a pixel region defined by the intersection of the gate line GL and the data line DL. And at least two protruding portions (EP) protruding from the upper portion at regular intervals.
공통전극(COM)은 제 2 보호막(PAS2) 상에 형성되지만 돌출부(EP)를 제외한 영역에 형성된다. 즉 공통전극(COM)은 돌출부(EP)를 노출시키도록 형성되며, 돌출부(EP) 상단부 보다 하부에 위치되도록 형성된다. 공통 전극(COM)은 게이트 라인(GL)과 나란하게 배열된 공통라인(CL)에 접속된다. 공통 전극(COM)은 공통 라인(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다. The common electrode COM is formed on the second protective film PAS2 except for the protrusion EP. That is, the common electrode COM is formed so as to expose the protrusion EP, and is formed to be positioned below the upper end of the protrusion EP. The common electrode COM is connected to a common line CL arranged in parallel with the gate line GL. The common electrode COM is supplied with a reference voltage (or a common voltage) for driving the liquid crystal through the common line CL.
상술한 바와 같이 공통 전극(COM)은 제 2 보호막(PAS2)의 돌출부(EP) 상에는 형성되지 않으므로, 제 2 보호막(PAS2)을 사이에 두고 중첩되는 화소전극(Px)과의 사이에서 프린지 필드가 형성된다. 따라서, 박막 트랜지스터 어레이(TYFTA)와 컬러필터 어레이(CFA) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그에 따라 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지므로 계조를 구현할 수 있게 된다.Since the common electrode COM is not formed on the protruding portion EP of the second protective film PAS2 as described above, a fringe field is formed between the pixel electrode Px and the pixel electrode Px overlapping over the second protective film PAS2 . Therefore, the liquid crystal molecules arranged in the horizontal direction between the thin film transistor array TYFTA and the color filter array CFA are rotated by dielectric anisotropy. Accordingly, the transmittance of light passing through the pixel region is changed according to the degree of rotation of the liquid crystal molecules, thereby realizing the gradation.
상술한 본 발명의 제 1 실시예에 따르는 액정 표시장치에 의하면 공통전극(COM)이 제 2 보호막(PAS2)의 돌출부들(EP) 사이의 평탄부(FP)에 형성되므로 공통전극(COM)과 화소전극(Px) 사이의 거리가 가까워지게 된다. 정전용량은 두 전극 사이의 거리에 반비례하므로 공통전극(COM)과 화소전극(Px)으로 구성되는 스토리지 캐패시터의 정전용량은 증가하게 된다. 따라서, 액정 표시장치의 충전특성 및 균일도를 향상시킬 수 있는 효과를 얻을 수 있다. According to the liquid crystal display device according to the first embodiment of the present invention, since the common electrode COM is formed on the flat portion FP between the protruding portions EP of the second protective film PAS2, The distance between the pixel electrodes Px becomes close to each other. Since the electrostatic capacitance is inversely proportional to the distance between the two electrodes, the electrostatic capacitance of the storage capacitor formed of the common electrode COM and the pixel electrode Px increases. Therefore, the effect of improving the charging characteristic and the uniformity of the liquid crystal display device can be obtained.
또한, 제 1 보호막(PAS1)이 블랙 매트릭스(BM)에 대응하는 제 1 영역과 화소영역에 대응하는 제 2 영역에 의해 단차를 갖게 되고 서로 인접한 컬럼 스페이서가 블랙 매트릭스와 중첩되는 게이트 라인의 상측 및 하측에 각각 배치되므로, 액정 표시장치에 외력이 가해져 컬럼 스페이서가 시프트되더라도 인접한 컬럼 스페이서의 상이한 배치에 의해 상호 시프트에 의한 영향을 보완할 수 있으므로 컬럼 스페이서 주변에 위치한 액정의 배향이 파괴되는 것을 방지할 수 있게 되어 빛샘이 유발되는 현상을 방지할 수 있는 효과를 얻을 수 있다. The first protective film PAS1 has a stepped portion by a first region corresponding to the black matrix BM and a second region corresponding to the pixel region and the column spacers adjacent to each other are arranged on the upper side of the gate line overlapping with the black matrix, Even if an external force is applied to the liquid crystal display device and the column spacer is shifted, the influence of the mutual shift can be compensated for by the different arrangement of the adjacent column spacers, thereby preventing the alignment of the liquid crystal located around the column spacer from being destroyed So that it is possible to prevent the occurrence of light leakage.
다음으로 도 7a 및 도 7b를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치에 의해 빛샘 유발 현상을 방지하는 것에 대해 보다 상세히 설명하기로 한다. 도 7a는 본 발명의 제 1 실시예에 따르는 액정 표시장치를 도시한 단면도이고, 도 7b는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 컬럼 스페이서의 위치를 개략적으로 도시한 도면이다.Next, the prevention of light leakage induced by the liquid crystal display according to the first embodiment of the present invention will be described in more detail with reference to FIGS. 7A and 7B. FIG. 7A is a cross-sectional view illustrating a liquid crystal display device according to a first embodiment of the present invention, and FIG. 7B is a view schematically showing a position of a column spacer of a liquid crystal display device according to the first embodiment of the present invention.
도 7a 및 도 7b를 참조하면, 본 발명의 제 1 실시예에 따르는 액정 표시장치는 액정층(LC)을 사이에 두고 도 6에 도시된 박막 트랜지스터 어레이(TFTA)에 대향하는 컬러필터 어레이(CFA)를 포함한다. 7A and 7B, a liquid crystal display according to the first embodiment of the present invention includes a color filter array CFA (color filter array) facing the thin film transistor array TFTA shown in FIG. 6 with a liquid crystal layer LC therebetween, ).
컬러필터 어레이(CFA)는 제 2 기판(SUB2) 상에 형성되는 컬러필터(CF)와, 컬러필터(CF)를 구획하는 블랙매트릭스(BM)를 포함한다. 컬러필터 어레이(CFA)는 또한 박막 트랜지스터 어레이(TFTA)와 액정셀의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서(CS)를 포함한다. The color filter array CFA includes a color filter CF formed on the second substrate SUB2 and a black matrix BM partitioning the color filter CF. The color filter array (CFA) also includes a thin film transistor array (TFTA) and a column spacer (CS) for maintaining a cell gap of the liquid crystal cell.
컬럼 스페이서(CS)는 도 7a 및 도 7b에 도시된 바와 같이 블랙 매트릭스(BM)와 대응하는 제 1 보호막(PAS1)의 볼록부에 대응하여 배치된다. 보다 구체적으로 컬럼 스페이서는 블랙 매트릭스(BM) 및 게인트 라인(GL)과 대응하는 영역에 배치된다. 본 발명의 제 1 실시예에 따르는 액정 표시장치에서는 서로 인접한 컬럼 스페이서 중 제 1 스페이서(CS)가 게이트 라인(GL)의 폭 방향에서 상측에 대응하도록 배치되면, 다른 하나는 게이트 라인(GL)의 폭 방향에서 하측에 대응하도록 배치된다. 이와 같은 구성에 따라 액정 표시장치에 외력이 가해져 제 1 및 제 2 컬럼 스페이서(CS, CS')가 어느 한 쪽으로 시프트되더라도, 제 1 및 제 2 컬럼 스페이서(CS, CS')는 폭 방향에서 비대칭으로 배치되므로 둘 중 하나(예를 들면, 제 1 컬럼 스페이서(CS))는 제 1 보호막(PAS1)의 볼록부에 대응하는 위치에 존재하게 된다. 따라서, 다른 하나의 컬럼 스페이서(예를 들면, 제 2 컬럼 스페이서(CS'))가 화소영역으로 시프트되더라도, 제 1 컬럼 스페이서(CS)에 의해 공통전극(COM)과의 간격을 유지할 수 있게 된다. 이에 따라 화소영역 쪽으로 시프된 제 2 컬럼 스페이서(CS')가 공통전극(COM)과 접촉하여 컬럼 스페이서(CS) 주변에 위치한 액정의 배향을 파괴함으로써 빛샘이 유발되는 현상을 방지할 수 있게 된다. The column spacer CS is disposed corresponding to the convex portion of the first protective film PAS1 corresponding to the black matrix BM as shown in Figs. 7A and 7B. More specifically, the column spacer is disposed in a region corresponding to the black matrix BM and the gain line GL. In the liquid crystal display device according to the first embodiment of the present invention, the first spacers CS among the column spacers adjacent to each other are arranged to correspond to the upper side in the width direction of the gate line GL, And is arranged to correspond to the lower side in the width direction. According to this configuration, even if the external force is applied to the liquid crystal display device and the first and second column spacers CS and CS 'are shifted to one side, the first and second column spacers CS and CS' One of the two (for example, the first column spacer CS) is present at a position corresponding to the convex portion of the first protective film PAS1. Therefore, even if the other column spacer (for example, the second column spacer CS ') is shifted to the pixel region, the gap with the common electrode COM can be maintained by the first column spacer CS . Accordingly, the second column spacer CS ', which is shifted toward the pixel region, comes into contact with the common electrode COM, thereby destroying the alignment of the liquid crystal located around the column spacer CS, thereby preventing the occurrence of light leakage.
다음으로 도 8a 내지 도 11e를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제조방법에 대해 설명하기로 한다. 이하에서는 설명의 편의를 위해 하나의 화소영역에 대해서만 설명하기로 한다. 또한, 하나의 화소영역은 상하 한쌍의 게이트 라인과 좌우 한쌍의 데이터 라인들에 형성되지만 설명을 간략화하기 위해 이하의 제조방법의 설명에서는 하나의 게이트 라인과 2개의 데이터 라인만을 도시하였다. Next, a method of manufacturing a liquid crystal display device according to a first embodiment of the present invention will be described with reference to FIGS. 8A to 11E. Hereinafter, for convenience of description, only one pixel region will be described. One pixel region is formed in a pair of upper and lower gate lines and a pair of left and right data lines. However, in order to simplify the description, only one gate line and two data lines are shown in the following description of the manufacturing method.
우선, 도 8a 및 도 8b를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 게이트 라인 및 게이트 전극과, 공통라인을 포함하는 게이트 요소를 형성하기 위한 제 1 마스크 공정에 대해 설명하기로 한다. 도 8a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 평면도이고, 도 8b는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 단면도이다.First, with reference to FIGS. 8A and 8B, a first mask process for forming the gate line and the gate electrode of the liquid crystal display device according to the first embodiment of the present invention and the gate line including the common line will be described do. FIG. 8A is a plan view showing a first mask process of the liquid crystal display according to the first embodiment of the present invention, FIG. 8B is a sectional view showing a first mask process of the liquid crystal display according to the first embodiment of the present invention to be.
도 8a 및 도 8b를 참조하면, 투명한 제 1 기판(SUB1) 상에 제 1 도전성 금속물질을 증착한 후 제 1 포토레지스트(pohotoresist)를 전면 도포한다. 그 후 제 1 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 1 포토레지스트 패턴을 형성한다. 그리고, 제 1 포토레지스트 패턴을 마스크로 이용하여 게이트 금속을 에칭하고, 제 1 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)으로 배열되는 게이트 라인(GL), 게이트 라인으로부터 화소영역으로 연장되는 게이트 전극(GE), 및 게이트 라인(GL)과 나란하게 배열되는 공통라인(CL)을 포함하는 제 1 도전성 금속층를 형성한다. Referring to FIGS. 8A and 8B, a first conductive metal material is deposited on a transparent first substrate SUB1, and then a first photoresist is coated on the entire surface. Then, a first photoresist pattern is formed by performing a photolithography process using the first photomask. Then, the gate metal is etched using the first photoresist pattern as a mask, the gate line GL arranged in the first direction (for example, the lateral direction) by removing the first photoresist pattern, A gate electrode GE extending to the region, and a common line CL arranged in parallel with the gate line GL are formed.
제 1 도전성 금속은 구리(Cu)나 알루미늄(Al)과 같은 저저항성 금속 물질과, 티타늄(Ti), 니켈(Ni) 또는 몰리브덴(Mo)과 같은 내 부식성이 강한 금속 물질을 포함한다. 다른 예로, 구리층과 티타늄-몰리브덴 합금층이 적층된 구조, 몰리브덴층과 알루미늄-네오듐 합금층이 적층된 구조, 또는 구리층과 몰리브덴층이 적층된 2중층 구조를 가질 수도 있다. 또 다른 예로, 니켈층과, 구리층, 그리고 티타늄-몰리브덴 합금층이 적층된 3중층 구조를 가질 수도 있다. The first conductive metal includes a low-resistance metal material such as copper (Cu) or aluminum (Al) and a metal material resistant to corrosion such as titanium (Ti), nickel (Ni), or molybdenum (Mo). As another example, it may have a structure in which a copper layer and a titanium-molybdenum alloy layer are laminated, a structure in which a molybdenum layer and an aluminum-neodymium alloy layer are laminated, or a double layer structure in which a copper layer and a molybdenum layer are laminated. As another example, it may have a triple-layer structure in which a nickel layer, a copper layer, and a titanium-molybdenum alloy layer are laminated.
다음으로, 도 9a 내지 도 9c를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 데이터 라인(DL), 반도체 활성층(A), 소스전극(S), 및 드레인 전극(D)을 포함하는 반도체 활성층 및 제 2 도전성 금속층 형성하기 위한 제 2 마스크 공정에 대해 설명하기로 한다. 도 9a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 평면도이고, 도 9b 및 도 9c는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 단면도이다. Next, a data line DL, a semiconductor active layer A, a source electrode S, and a drain electrode D of the liquid crystal display device according to the first embodiment of the present invention are included with reference to FIGS. 9A to 9C And a second mask process for forming the second conductive metal layer will be described. FIG. 9A is a plan view showing a second mask process of the liquid crystal display according to the first embodiment of the present invention, and FIGS. 9B and 9C are views showing a second mask process of the liquid crystal display according to the first embodiment of the present invention Fig.
도 9a 및 도 9b를 참조하면, 제 1 도전성 금속층이 형성된 제 1 기판(SUB1) 상에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 절연물질을 전체 면에 도포하여 게이트 절연막(GI)을 형성한다. 이어서 도 16a 및 도 16c에 도시된 바와 같이 게이트 절연막(GI)의 전체 면상에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후, 제 2 마스크를 이용한 포토리소그래피 공정으로 반도체 활성층(A), 데이터 라인(DL), 소스전극(S), 및 드레인 전극(D)을 포함하는 반도체 활성층 및 제 2 도전성 금속층를 형성한다. 9A and 9B, an insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx) is applied to the entire surface of a first substrate SUB1 on which a first conductive metal layer is formed to form a gate insulating film GI . Next, as shown in FIGS. 16A and 16C, a semiconductor material and a second conductive metal material are sequentially applied on the entire surface of the gate insulating film GI, and then the semiconductor active layers A, The semiconductor active layer and the second conductive metal layer including the data line DL, the source electrode S, and the drain electrode D are formed.
보다 구체적으로, 제 2 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 이를 위해 게이트 절연막(GI) 상에 순차적으로 증착된 반도체 물질과 제 2 도전성 금속 물질 상에 제 2 포토레지스트를 전면 도포한다. 제 2 도전성 금속물질로는 제 1 도전성 금속물질과 동일한 물질이 이용된다. 그 후 하프톤 마스크(제 2 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 2 포토레지스트 패턴을 형성한다. 그리고, 제 2 포토레지스트 패턴을 마스크로 이용하여 반도체 물질과 소스 드레인 금속을 에칭하고, 제 2 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)과 교차하는 제 2 방향(예를 들면, 세로방향)으로 배열되는 데이터 라인(DL), 데이터 라인(DL)으로부터 화소영역으로 연장되는 소스 전극(S), 및 소스전극(S)과 일정 간격을 두고 대향 배치되는 드레인 전극(D)을 포함하는 제 2 도전성 금속패턴과, 제 2 도전성 금속패턴과 중첩되는 반도체 활성층(A)을 형성한다. 제 1 마스크 공정과 제 2 마스크 공정에 의해 형성되는 게이트 전극(G), 반도체 활성층(A), 소스전극(S) 및 드레인 전극(D)에 의해 박막 트랜지스터(T)가 이루어진다. More specifically, the second mask process is performed using a halftone mask. For this purpose, the semiconductor material sequentially deposited on the gate insulating film (GI) and the second photoresist are coated on the second conductive metal material. As the second conductive metal material, the same material as the first conductive metal material is used. Then, a photolithography process using a halftone mask (second photomask) is performed to form a second photoresist pattern. Then, the semiconductor material and the source / drain metal are etched using the second photoresist pattern as a mask, and the second photoresist pattern is removed to remove the second photoresist pattern in a second direction (for example, A source electrode S extending from the data line DL to the pixel region and a drain electrode D disposed opposite to the source electrode S with a predetermined gap therebetween, And a semiconductor active layer (A) overlapping the second conductive metal pattern are formed on the second conductive metal pattern. The thin film transistor T is formed by the gate electrode G, the semiconductor active layer A, the source electrode S and the drain electrode D formed by the first mask process and the second mask process.
다음으로, 도 10a 내지 도 10d를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 화소전극을 형성하기 위한 제 3 마스크 공정에 대해 설명하기로 한다. 도 10a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 평면도이고, 도 10b 내지 및 도 10d는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 단면도이다. Next, a third mask process for forming the pixel electrode of the liquid crystal display device according to the first embodiment of the present invention will be described with reference to FIGS. 10A to 10D. FIG. 10A is a plan view showing a third mask process of the liquid crystal display according to the first embodiment of the present invention, and FIGS. 10B to 10D are cross-sectional views showing a third mask process of the liquid crystal display device according to the first embodiment of the present invention Fig.
도 10a 및 도 10b를 참조하면, 반도체 활성층 및 제 2 도전성 금속층이 형성된 게이트 절연막(GI) 상에 유전율이 낮은 유기 절연물질을 도포하고, 제 3 마스크 공정을 이용한 포토리소그래피 공정으로 볼록부(PT)와 오목부(GR) 및 콘택홀(CH1, CH2)을 구비하는 제 1 보호막(PAS1)을 형성한다. 이어서 도 10c 내지 도 10d에 도시된 바와 같이 제 1 보호막(PAS1) 상의 전체 면에 제 1 투명 도전성 금속물질을 도포한 후, 제 1 보호막(PAS1)의 오목부(GR)에 잔류하며 제 1 보호막(PAS1)의 콘택홀(CH2)을 통해 드레인 전극(D)과 접촉하는 화소전극(Px)을 형성한다. 10A and 10B, an organic insulating material having a low dielectric constant is coated on a gate insulating film GI having a semiconductor active layer and a second conductive metal layer formed thereon, and a photolithography process using a third mask process is performed to form a convex portion PT. And a first protective film PAS1 including a concave portion GR and contact holes CH1 and CH2. 10C to 10D, after the first transparent conductive metal material is applied to the entire surface of the first protective film PAS1, the first transparent conductive metal material remains on the concave portion GR of the first protective film PAS1, The pixel electrode Px which contacts the drain electrode D is formed through the contact hole CH2 of the pixel electrode PAS1.
보다 구체적으로, 제 3 마스크 공정은 하프톤 마스크(halftone mask)를 이용하여 수행된다. 즉, 반도체 활성층 및 제 2 도전성 금속층이 형성된 게이트 절연막(GI) 상에 유전율이 낮은 유기 절연물질을 도포한 후, 하프톤 마스크(제 3 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 3 포토레지스트 패턴을 형성한다. 제 3 포토레지스트 패턴은 예를 들면 콘택홀이 형성될 영역은 노출되고, 제 1 보호막(PAS1)의 오목부(GR)가 형성될 영역은 제 1 두께를 가지며, 볼록부(PT)가 형성될 영역은 제 1 두께보다 두꺼운 두께를 갖도록 형성된다. 그리고, 제 3 포토레지스트 패턴을 마스크로 이용하여 유기 절연물질을 에칭하고, 제 3 포토레지스트 패턴을 제거하여 도 10b에 도시된 바와 같이 볼록부(PT), 오목부(GR) 및 콘택홀들(CH1, CH2)을 갖는 제 1 보호막(PAS1)을 형성한다. More specifically, the third mask process is performed using a halftone mask. That is, an organic insulating material having a low dielectric constant is coated on the gate insulating film GI on which the semiconductor active layer and the second conductive metal layer are formed, and then a photolithography process using a halftone mask (third photomask) Thereby forming a pattern. In the third photoresist pattern, for example, a region where a contact hole is to be formed is exposed, a region where a concave portion GR of the first protective film PAS1 is to be formed has a first thickness, and a convex portion PT is formed The region is formed to have a thickness greater than the first thickness. Then, the organic insulating material is etched using the third photoresist pattern as a mask, and the third photoresist pattern is removed to form the convex portion PT, the concave portion GR, and the contact holes CH1, CH2) is formed on the first protective film PAS1.
다음으로 도 10c에 도시된 바와 같이, 볼록부(PT), 오목부(GR) 및 콘택홀들(CH1, CH2)이 형성된 제 1 보호막(PAS1)의 전체 면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), GZO(Gallium doped Zinc Oxide)와 같은 제 1 투명 도전성 물질을 증착한다. 그리고 포토레지스트(PR)를 제 1 보호막(PAS1) 상에 도포한 후, 포토레지스트(PR)를 애쉬처리하여(ashing) 제 1 보호막(PAS1)의 볼록부(PT)가 노출되도록 제 4 포토레지스트 패턴을 형성한다. 그리고, 제 4 포토레지스트 패턴을 마스크로 이용하여 제 1 투명 도전성 물질을 패터닝하고, 제 4 포토레지스트 패턴을 제거하여 도 10d에 도시된 바와 같이 제 1 보호막(PAS1)의 오목부(GR) 및 콘택홀들(CH)에 형성되는 화소전극(Px)을 형성한다. 이 때 드레인 전극(D)을 노출시키는 콘택홀(CH1)은 공통라인(CL)을 노출시키는 콘택홀(CH2)의 깊이보다 얕으므로 제 1 투명 도전성 물질은 콘택홀(CH2)의 일부분만을 채우게 된다. Next, as shown in FIG. 10C, an ITO (Indium Tin Oxide) film, an IZO (indium tin oxide) film, and a PZT film are formed on the entire surface of the first passivation film PAS1 having the convex portion PT, the concave portion GR and the contact holes CH1 and CH2, (Indium Zinc Oxide), or GZO (Gallium-doped Zinc Oxide). After the photoresist PR is applied on the first protective film PAS1 and ashing is performed to the photoresist PR to expose the convex portion PT of the first protective film PAS1, Thereby forming a pattern. Then, the first transparent conductive material is patterned using the fourth photoresist pattern as a mask, and the fourth photoresist pattern is removed to form a concave portion GR of the first protective film PAS1, Thereby forming the pixel electrode Px formed in the holes CH. At this time, the contact hole CH1 for exposing the drain electrode D is shallower than the depth of the contact hole CH2 exposing the common line CL, so that the first transparent conductive material fills only a part of the contact hole CH2 .
다음으로, 도 11a 내지 도 11e를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 공통전극을 형성하기 위한 제 3 마스크 공정에 대해 설명하기로 한다. 도 11a는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 평면도이고, 도 11b 내지 도 11e는 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 단면도이다. Next, a third mask process for forming the common electrode of the liquid crystal display device according to the first embodiment of the present invention will be described with reference to FIGS. 11A to 11E. FIG. 11A is a plan view showing a fourth mask process of the liquid crystal display according to the first embodiment of the present invention, and FIGS. 11B to 11E show a fourth mask process of the liquid crystal display according to the first embodiment of the present invention Fig.
도 11a 내지 도 11c를 참조하면, 화소전극(Px)이 형성된 제 1 보호막(PAS1) 상에 무기 절연물질(PAS2M)과 포토레지스트를 순차적으로 도포한 후 제 4 마스크 공정과 애싱공정을 이용하여 평탄부(FP)와 돌출부(EP)를 구비하는 제 2 보호막(PAS2)을 형성한다. 그리고, 도 11d 및 도 11e에 도시된 바와 같이 제 2 보호막(PAS2)의 평탄부(FP)와 포토레지스트 패턴(PR") 상에 제 1 투명 도전성 물질과 동일 물질의 제 2 투명 도전성 물질을 증착한 후 포토레지스트 패턴(PR")을 리프트 오프함으로써 제 2 보호막(PAS2)의 평탄부(FP) 상에 형성되는 공통전극(COM)을 형성한다. 11A to 11C, an inorganic insulating material PAS2M and a photoresist are sequentially coated on a first protective film PAS1 on which a pixel electrode Px is formed, and then a fourth mask process and an ashing process are performed to form a flat A second protective film PAS2 having a part FP and a protruding part EP is formed. Then, as shown in Figs. 11D and 11E, a second transparent conductive material of the same material as the first transparent conductive material is deposited on the flat portion FP of the second protective film PAS2 and the photoresist pattern PR " The common electrode COM formed on the flat portion FP of the second protective film PAS2 is formed by lifting off the photoresist pattern PR ".
보다 구체적으로, 제 4 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 즉, 화소전극(Px)이 형성된 제 1 보호막(PAS1) 상에 무기 절연물질(PAS2M)과 포토레지스트를 순차적으로 도포한 후, 하프톤 마스크(제 4 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 도 11b에 도시된 바와 같이 오목부와 볼록부를 갖는 제 5 포토레지스트 패턴(PR')을 형성한다. 그리고, 제 5 포토레지스트 패턴(PR')과 무기 절연물질(PAS2M)을 차례로 애싱하여 도 11c에 도시된 바와 같이 평탄부(FP)와 돌출부(EP)를 갖는 제 2 보호막(PAS2)과, 제 2 보호막(PAS2)의 돌출부(EP)에 잔류하는 제 6 포토레지스트 패턴(PR")를 형성한다. More specifically, the fourth mask process is performed using a halftone mask. That is, the inorganic insulating material PAS2M and the photoresist are sequentially coated on the first protective film PAS1 on which the pixel electrode Px is formed, and then a photolithography process using a halftone mask (fourth photomask) is performed A fifth photoresist pattern PR 'having concave portions and convex portions is formed as shown in FIG. 11B. 11C, a second protective film PAS2 having a flat portion FP and a protruding portion EP is formed by ashing the fifth photoresist pattern PR 'and the inorganic insulating material PAS2M in order, The second photoresist pattern PR "remaining on the protruding portion EP of the second protective film PAS2 is formed.
다음으로, 제 2 보호막(PAS2)과 제 6 포토레지스트 패턴(PR")을 커버하도록 ITO, IZO, GZO와 같은 제 2 투명 도전성 물질(COMM)을 증착한다. 그리고, 제 2 보호막(PAS2)의 돌출부(EP)에 잔류하는 제 6 포토레지스트 패턴(PR")를 리프트 오프하여(lift off) 제 6 포토레지스트 패턴(PR")과 그 상부의 제 2 투명 도전성 물질(COMM)을 제거함으로써 도 11e에 도시된 바와 같이 제 2 보호막(PAS2)의 평탄부에 잔류하는 공통전극(COM)을 형성한다. Next, a second transparent conductive material (COMM) such as ITO, IZO, or GZO is deposited to cover the second protective film PAS2 and the sixth photoresist pattern PR ". Then, the second protective film PAS2 The sixth photoresist pattern PR "remaining on the projecting portion EP is lifted off to remove the sixth photoresist pattern PR " and the second transparent conductive material COMM thereon, The common electrode COM remaining in the flat portion of the second protective film PAS2 is formed as shown in FIG.
상술한 본 발명의 제 1 실시예에 따르는 액정 표시장치의 제조방법에 따르면 4마스크 공정만으로도 액정 표시장치의 박막 트랜지스터 어레이(TFTA)를 제조할 수 있게 되므로 종래에 비해 적어도 2회의 마스크 공정을 생략할 수 있다. 각 마스크 공정은 박막 증착공정, 세정공정, 포토리소그래피 공정, 식각 공정, 포토레지스트 패턴 박리 공정 등의 많은 공정을 포함하므로 그 만큼 제조비용과 함께 시간을 절약할 수 있는 효과를 얻을 수 있다.According to the method of manufacturing a liquid crystal display according to the first embodiment of the present invention, it is possible to manufacture a thin film transistor array (TFTA) of a liquid crystal display device by only a 4-mask process, so that at least two mask processes are omitted . Since each mask process includes many processes such as a thin film deposition process, a cleaning process, a photolithography process, an etching process, and a photoresist pattern peeling process, the manufacturing cost and time can be reduced.
이하, 도 12 및 도 13을 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치에 대해 설명하기로 한다. 도 12는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이의 1픽셀 영역을 도시한 평면도이고, 도 13은 본 도 12의 III-III'라인을 따라 취한 단면도이다.Hereinafter, a liquid crystal display according to a second embodiment of the present invention will be described with reference to FIGS. 12 and 13. FIG. FIG. 12 is a plan view showing one pixel region of the thin film transistor array of the liquid crystal display according to the second embodiment of the present invention, and FIG. 13 is a sectional view taken along line III-III 'of FIG.
도 12 및 도 13을 참조하면, 본 발명의 제 2 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이(TFTA)는 제 1 기판(SUB1) 상에서 게이트 절연막(GI)을 사이에 두고 서로 교차하는 게이트 라인(GL) 및 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL)의 교차에 의해 정의된 각 화소 영역 내에 형성된 박막 트랜지스터(T)를 구비한다.12 and 13, a thin film transistor array (TFTA) of a liquid crystal display according to a second embodiment of the present invention includes a first substrate SUB1, a first substrate SUB1, a second substrate SUB2, And a thin film transistor T formed in each pixel region defined by the intersection of the gate line GL and the data line DL and the gate line GL and the data line DL.
박막 트랜지스터(T)는 게이트 라인(GL)으로부터 연장된 게이트 전극(G), 데이터 라인(DL)으로부터 연장된 소스 전극(S), 소스 전극(S)과 대향하는 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며, 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 반도체 활성층(A)을 포함한다.The thin film transistor T includes a gate electrode G extending from the gate line GL, a source electrode S extending from the data line DL, a drain electrode D opposed to the source electrode S, And a semiconductor active layer A which overlaps the gate electrode G on the insulating film GI and forms a channel between the source electrode S and the drain electrode D.
또한, 본 발명의 제 2 실시예에 따르는 액정 표시장치의 박막 트랜지스터 어레이는 박막 트랜지스터(T)를 커버하는 제 1 보호막(PAS1), 제 1 보호막(PAS1) 상에 형성되는 공통전극(COM), 공통전극(COM)을 커버하는 제 2 보호막(PAS2) 상에 공통전극(COM)과 중첩되도록 배치되는 화소전극(Px)을 포함한다. The thin film transistor array of the liquid crystal display according to the second embodiment of the present invention includes a first protective film PAS1 covering the thin film transistor T, a common electrode COM formed on the first protective film PAS1, And a pixel electrode Px arranged to overlap the common electrode COM on the second protective film PAS2 covering the common electrode COM.
제 1 보호막(PAS1)은 절연막 및 평탄화막을 포함할 수 있다. 본 발명의 제 2 실시예에 따르는 액정 표시장치에서는 단일의 보호막으로 이루어진 경우를 예로 설명한다. 제 1 보호막(PAS1)은 박막 트랜지스터(T)의 드레인 전극(D)을 노출시키는 콘택홀(CH)을 구비한다. 또한, 제 1 보호막(PAS1)은 컬러필터 어레이의 블랙 매트릭스(BM)에 대응하는 제 1 영역과, 화소영역에 대응하는 제 2 영역이 단차를 갖도록 형성된다. 즉, 제 1 보호막(PAS1)의 제 1 영역은 높게, 제 2 영역은 낮게 형성되어, 제 1 영역이 볼록부, 제 2 영역이 오목부인 것처럼 형성된다. 콘택홀(CH)은 제 1 보호막(PAS1)의 제 1 영역에 형성된다. The first protective film PAS1 may include an insulating film and a planarizing film. In the liquid crystal display device according to the second embodiment of the present invention, a single protective film is described as an example. The first protective film PAS1 has a contact hole CH exposing the drain electrode D of the thin film transistor T. [ The first protective film PAS1 is formed so that a first region corresponding to the black matrix BM of the color filter array and a second region corresponding to the pixel region have step differences. That is, the first region of the first protective film PAS1 is formed to be high and the second region to be low, so that the first region is formed as a convex portion and the second region is formed as a concave portion. The contact hole CH is formed in the first region of the first protective film PAS1.
공통전극(COM)은 박막 트랜지스터(T)가 형성된 영역의 제외한 영역에 형성된다. 공통전극(COM)은 제 1 보호막(PAS)을 관통하는 콘택홀(CH2)을 통해 게이트 라인(GL)과 나란하게 배열된 공통라인(CL)에 접속된다. 공통전극(COM)은 공통 라인(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다. The common electrode COM is formed in the region except for the region where the thin film transistor T is formed. The common electrode COM is connected to the common line CL arranged in parallel with the gate line GL through the contact hole CH2 passing through the first protective film PAS. The common electrode COM is supplied with a reference voltage (or a common voltage) for driving the liquid crystal through the common line CL.
제 2 보호막(PAS2)은 공통전극(COM)을 커버하도록 형성되며, 게이트 라인(GL)과 데이터 라인(DL)의 교차에 의해 정의되는 화소영역에서 평탄부(FP)와 그 평탄부(FP)로부터 상부로 일정 간격을 두고 돌출된 적어도 2 이상의 돌출부(EP)를 구비한다. The second protective film PAS2 is formed to cover the common electrode COM and has a flat portion FP and a flat portion FP in the pixel region defined by the intersection of the gate line GL and the data line DL. And at least two protruding portions (EP) protruding from the upper portion at regular intervals.
화소전극(Px)은 제 2 보호막(PAS2) 상에 형성되지만 돌출부(EP)를 제외한 영역에 형성된다. 즉 화소전극(Px)은 돌출부(EP)를 노출시키도록 형성되며, 돌출부(EP) 상단부 보다 하부에 위치되도록 형성된다. 화소전극(Px)은 제 1 및 제 2 보호막(PAS1, PAS2)를 관통하는 콘택홀(CH)을 통해 박막 트랜지스터(T)의 드레인 전극(D)에 접속된다. 화소전극(Px)은 박막 트랜지스터(T)를 통해 데이터 라인(DL)으로부터 공급되는 데이터 전압을 공급받는다. The pixel electrode Px is formed on the second protective film PAS2 except for the protrusion EP. That is, the pixel electrode Px is formed so as to expose the protrusion EP and is positioned below the upper end of the protrusion EP. The pixel electrode Px is connected to the drain electrode D of the thin film transistor T through the contact hole CH passing through the first and second protective films PAS1 and PAS2. The pixel electrode Px is supplied with a data voltage supplied from the data line DL through the thin film transistor T. [
상술한 바와 같이 화소전극(Px)은 제 2 보호막(PAS2)의 돌출부(EP) 상에는 형성되지 않으므로, 제 2 보호막(PAS2)을 사이에 두고 중첩되는 공통전극(COM)과의 사이에서 프린지 필드가 형성된다. 따라서, 박막 트랜지스터 어레이(TYFTA)와 컬러필터 어레이(CFA) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그에 따라 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지므로 계조를 구현할 수 있게 된다.Since the pixel electrode Px is not formed on the protruding portion EP of the second protective film PAS2 as described above, a fringe field is formed between the pixel electrode Px and the common electrode COM superimposed over the second protective film PAS2 . Therefore, the liquid crystal molecules arranged in the horizontal direction between the thin film transistor array TYFTA and the color filter array CFA are rotated by dielectric anisotropy. Accordingly, the transmittance of light passing through the pixel region is changed according to the degree of rotation of the liquid crystal molecules, thereby realizing the gradation.
상술한 본 발명의 제 2 실시예에 따르는 액정 표시장치에 의하면 화소전극(Px)이 제 2 보호막(PAS2)의 돌출부들(EP) 사이의 평탄부(FP)에 형성되므로 공통전극(COM)과 화소전극(Px) 사이의 거리가 가까워지게 된다. 정전용량은 두 전극 사이의 거리에 반비례하므로 공통전극(COM)과 화소전극(Px)으로 구성되는 스토리지 캐패시터의 정전용량은 증가하게 된다. 따라서, 액정 표시장치의 충전특성 및 균일도를 향상시킬 수 있는 효과를 얻을 수 있다. According to the liquid crystal display device of the second embodiment of the present invention, the pixel electrode Px is formed on the flat portion FP between the protruding portions EP of the second protective film PAS2, The distance between the pixel electrodes Px becomes close to each other. Since the electrostatic capacitance is inversely proportional to the distance between the two electrodes, the electrostatic capacitance of the storage capacitor formed of the common electrode COM and the pixel electrode Px increases. Therefore, the effect of improving the charging characteristic and the uniformity of the liquid crystal display device can be obtained.
또한, 제 1 보호막(PAS1)이 블랙 매트릭스(BM)에 대응하는 제 1 영역과 화소영역에 대응하는 제 2 영역에 의해 단차를 갖게 되므로, 액정 표시장치에 외력이 가해져 컬럼 스페이서가 시프트되더라도 인접한 컬럼 스페이서의 상이한 배치에 의해 상호 시프트에 의한 영향을 보완할 수 있으므로 컬럼 스페이서 주변에 위치한 액정의 배향이 파괴되는 것을 방지할 수 있게 되어 빛샘이 유발되는 현상을 방지할 수 있는 효과를 얻을 수 있다. In addition, since the first protective film PAS1 has a step by the first region corresponding to the black matrix BM and the second region corresponding to the pixel region, even if an external force is applied to the liquid crystal display device and the column spacer is shifted, Since the influence of the mutual shift can be compensated for by the different arrangement of the spacers, it is possible to prevent the orientation of the liquid crystal located around the column spacer from being destroyed, thereby preventing the occurrence of light leakage.
다음으로 도 14a 및 도 14b를 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치에 의해 빛샘 유발 현상을 방지하는 것에 대해 보다 상세히 설명하기로 한다. 도 14a는 본 발명의 제 2 실시예에 따르는 액정 표시장치를 도시한 단면도이고, 도 14b는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 컬럼 스페이서의 위치를 개략적으로 도시한 도면이다.Next, the prevention of light leakage induced by the liquid crystal display according to the second embodiment of the present invention will be described in more detail with reference to FIGS. 14A and 14B. 14A is a cross-sectional view illustrating a liquid crystal display according to a second embodiment of the present invention, and FIG. 14B is a view schematically showing a position of a column spacer of a liquid crystal display according to a second embodiment of the present invention.
도 14a 및 도 14b를 참조하면, 본 발명의 제 2 실시예에 따르는 액정 표시장치는 액정층(LC)을 사이에 두고 도 16에 도시된 박막 트랜지스터 어레이(TFTA)에 대향하는 컬러필터 어레이(CFA)를 포함한다. 14A and 14B, a liquid crystal display according to a second embodiment of the present invention includes a color filter array CFA (color filter array) opposite to the thin film transistor array TFTA shown in FIG. 16 with a liquid crystal layer LC therebetween, ).
컬러필터 어레이(CFA)는 제 2 기판(SUB2) 상에 형성되는 컬러필터(CF)와, 컬러필터(CF)를 구획하는 블랙매트릭스(BM)를 포함한다. 컬러필터 어레이(CFA)는 또한 박막 트랜지스터 어레이(TFTA)와 액정셀의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서(CS)를 포함한다. The color filter array CFA includes a color filter CF formed on the second substrate SUB2 and a black matrix BM partitioning the color filter CF. The color filter array (CFA) also includes a thin film transistor array (TFTA) and a column spacer (CS) for maintaining a cell gap of the liquid crystal cell.
컬럼 스페이서(CS)는 도 14a 및 도 14b에 도시된 바와 같이 블랙 매트릭스(BM)와 대응하는 제 1 보호막(PAS1)의 오목부에 대응하는 영역에 위치된다. 보다 구체적으로 컬럼 스페이서(CS)는 블랙 매트릭스(BM) 및 데이터 라인(DL)과 대응하는 영역에 배치된다. 본 발명의 제 2 실시예에 따르는 액정 표시장치에서는 서로 인접한 컬럼 스페이서 중 제 1 스페이서(CS)가 제 1 보호막(PAS1)의 볼록부 상측의 오목부에 대응하는 위치에서 데이터 라인(DL)과 중첩되도록 배치되면, 다른 하나의 제 2 스페이서(CS)는 제 1 보호막(PAS1)의 볼록부 하측의 오목부에 대응하는 위치에서 데이터 라인(DL)과 중첩되도록 배치된다. 이와 같은 구성에 따라 제 1 및 제 2 컬럼 스페이서(CS, CS')는 제 1 보호막(PAS1)의 볼록부를 중심으로 서로 반대쪽에 배치된다. 따라서, 액정 표시장치에 외력이 가해져 제 1 및 제 2 컬럼 스페이서(CS, CS')가 어느 한 쪽으로 시프트되더라도, 둘 중 하나는 제 1 보호막(PAS1)의 볼록부에 의해 시프트가 방지된다. 따라서, 제 1 및 제 2 컬럼 스페이서(CS, CS')의 어느 것도 공통전극(COM)과 접촉할 수 없게 되므로 컬럼 스페이서(CS, CS') 주변에 위치한 액정의 배향을 파괴함으로써 빛샘이 유발되는 현상을 방지할 수 있게 된다. The column spacer CS is located in a region corresponding to the concave portion of the first protective film PAS1 corresponding to the black matrix BM as shown in Figs. 14A and 14B. More specifically, the column spacers CS are arranged in regions corresponding to the black matrix BM and the data lines DL. In the liquid crystal display device according to the second embodiment of the present invention, the first spacer CS among the column spacers adjacent to each other overlaps the data line DL at a position corresponding to the concave portion on the convex portion of the first protective film PAS1 The other second spacer CS is arranged to overlap the data line DL at a position corresponding to the concave portion on the lower side of the convex portion of the first protective film PAS1. According to this structure, the first and second column spacers CS and CS 'are disposed on opposite sides of the convex portion of the first protective film PAS1. Therefore, even if an external force is applied to the liquid crystal display device and the first and second column spacers CS and CS 'are shifted to either side, one of the two is prevented from being shifted by the convex portion of the first passivation film PAS1. Therefore, since none of the first and second column spacers CS and CS 'can contact the common electrode COM, the alignment of the liquid crystal located around the column spacers CS and CS' is broken to thereby cause light leakage The phenomenon can be prevented.
다음으로 도 15a 내지 도 18e를 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제조방법에 대해 설명하기로 한다. 이하에서는 설명의 편의를 위해 하나의 화소영역에 대해서만 설명하기로 한다. 또한, 하나의 화소영역은 상하 한쌍의 게이트 라인과 좌우 한쌍의 데이터 라인들에 형성되지만 설명을 간략화하기 위해 이하의 제조방법의 설명에서는 하나의 게이트 라인과 2개의 데이터 라인만을 도시하였다. Next, a method of manufacturing a liquid crystal display device according to a second embodiment of the present invention will be described with reference to FIGS. 15A to 18E. Hereinafter, for convenience of description, only one pixel region will be described. One pixel region is formed in a pair of upper and lower gate lines and a pair of left and right data lines. However, in order to simplify the description, only one gate line and two data lines are shown in the following description of the manufacturing method.
우선, 도 15a 및 도 15b를 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치의 게이트 라인 및 게이트 전극과, 공통라인을 포함하는 게이트 요소를 형성하기 위한 제 1 마스크 공정에 대해 설명하기로 한다. 도 15a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 평면도이고, 도 15b는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 1 마스크 공정을 도시한 단면도이다.First, with reference to FIGS. 15A and 15B, a first mask process for forming the gate line and the gate electrode of the liquid crystal display device according to the second embodiment of the present invention and the gate line including the common line will be described do. FIG. 15A is a plan view showing a first mask process of a liquid crystal display according to a second embodiment of the present invention, and FIG. 15B is a sectional view showing a first mask process of the liquid crystal display device according to the second embodiment of the present invention to be.
도 15a 및 도 15b를 참조하면, 투명한 제 1 기판(SUB1) 상에 제 1 도전성 금속물질을 증착한 후 제 1 포토레지스트(pohotoresist)를 전면 도포한다. 그 후 제 1 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 1 포토레지스트 패턴을 형성한다. 그리고, 제 1 포토레지스트 패턴을 마스크로 이용하여 게이트 금속을 에칭하고, 제 1 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)으로 배열되는 게이트 라인(GL), 게이트 라인으로부터 화소영역으로 연장되는 게이트 전극(GE), 및 게이트 라인(GL)과 나란하게 배열되는 공통라인(CL)을 포함하는 제 1 도전성 금속층를 형성한다. Referring to FIGS. 15A and 15B, a first conductive metal material is deposited on a transparent first substrate SUB1, and then a first photoresist is entirely coated. Then, a first photoresist pattern is formed by performing a photolithography process using the first photomask. Then, the gate metal is etched using the first photoresist pattern as a mask, the gate line GL arranged in the first direction (for example, the lateral direction) by removing the first photoresist pattern, A gate electrode GE extending to the region, and a common line CL arranged in parallel with the gate line GL are formed.
제 1 도전성 금속은 구리(Cu)나 알루미늄(Al)과 같은 저저항성 금속 물질과, 티타늄(Ti), 니켈(Ni) 또는 몰리브덴(Mo)과 같은 내 부식성이 강한 금속 물질을 포함한다. 다른 예로, 구리층과 티타늄-몰리브덴 합금층이 적층된 구조, 몰리브덴층과 알루미늄-네오듐 합금층이 적층된 구조, 또는 구리층과 몰리브덴층이 적층된 2중층 구조를 가질 수도 있다. 또 다른 예로, 니켈층과, 구리층, 및 티타늄-몰리브덴 합금층이 적층된 3중층 구조를 가질 수도 있다. The first conductive metal includes a low-resistance metal material such as copper (Cu) or aluminum (Al) and a metal material resistant to corrosion such as titanium (Ti), nickel (Ni), or molybdenum (Mo). As another example, it may have a structure in which a copper layer and a titanium-molybdenum alloy layer are laminated, a structure in which a molybdenum layer and an aluminum-neodymium alloy layer are laminated, or a double layer structure in which a copper layer and a molybdenum layer are laminated. As another example, a nickel layer, a copper layer, and a titanium-molybdenum alloy layer may have a laminated triple-layer structure.
다음으로, 도 16a 내지 도 16c를 참조하여 본 발명의 제 1 실시예에 따르는 액정 표시장치의 데이터 라인(DL), 반도체 활성층(A), 소스전극(S), 및 드레인 전극(D)을 포함하는 반도체 활성층및 제 2 도전성 금속층을 형성하기 위한 제 2 마스크 공정에 대해 설명하기로 한다. 도 16a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 평면도이고, 도 11b 및 도 11c는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 2 마스크 공정을 도시한 단면도이다. Next, the data line DL, the semiconductor active layer A, the source electrode S, and the drain electrode D of the liquid crystal display device according to the first embodiment of the present invention are included with reference to Figs. 16A to 16C And a second mask process for forming the semiconductor active layer and the second conductive metal layer will be described. FIG. 16A is a plan view showing a second mask process of the liquid crystal display device according to the second embodiment of the present invention, and FIGS. 11B and 11C are views showing a second mask process of the liquid crystal display device according to the second embodiment of the present invention Fig.
도 16a 및 도 16b를 참조하면, 제 1 도전성 금속층이 형성된 제 1 기판(SUB1) 상에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 절연물질을 전체 면에 도포하여 게이트 절연막(GI)을 형성한다. 이어서 도 16a 및 도 16c에 도시된 바와 같이 게이트 절연막(GI)의 전체 면상에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후, 제 2 마스크를 이용한 포토리소그래피 공정으로 반도체 활성층(A), 데이터 라인(DL), 소스전극(S), 및 드레인 전극(D)을 포함하는 반도체 활성층 및 제 2 도전성 금속층를 형성한다. 16A and 16B, an insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx) is applied to the entire surface of a first substrate SUB1 on which a first conductive metal layer is formed to form a gate insulating film GI . Next, as shown in FIGS. 16A and 16C, a semiconductor material and a second conductive metal material are sequentially applied on the entire surface of the gate insulating film GI, and then the semiconductor active layers A, The semiconductor active layer and the second conductive metal layer including the data line DL, the source electrode S, and the drain electrode D are formed.
보다 구체적으로, 제 2 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 이를 위해 게이트 절연막(GI) 상에 순차적으로 증착된 반도체 물질과 제 2 도전성 금속 물질 상에 제 2 포토레지스트를 전면 도포한다. 제 2 도전성 금속물질로는 제 1 도전성 금속물질과 동일한 물질이 이용된다. 그 후 하프톤 마스크(제 2 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 2 포토레지스트 패턴을 형성한다. 그리고, 제 2 포토레지스트 패턴을 마스크로 이용하여 반도체 물질과 제 2 도전성 금속물질을 에칭하고, 제 2 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)과 교차하는 제 2 방향(예를 들면, 세로방향)으로 배열되는 데이터 라인(DL), 데이터 라인(DL)으로부터 화소영역으로 연장되는 소스 전극(S), 및 소스전극(S)과 일정 간격을 두고 대향 배치되는 드레인 전극(D)을 포함하는 제 2 도전성 금속패턴과, 제 2 도전성 금속패턴과 중첩되는 반도체 활성층(A)을 형성한다. 제 1 마스크 공정과 제 2 마스크 공정에 의해 형성되는 게이트 전극(G), 반도체 활성층(A), 소스전극(S) 및 드레인 전극(D)에 의해 박막 트랜지스터(T)가 이루어진다. More specifically, the second mask process is performed using a halftone mask. For this purpose, the semiconductor material sequentially deposited on the gate insulating film (GI) and the second photoresist are coated on the second conductive metal material. As the second conductive metal material, the same material as the first conductive metal material is used. Then, a photolithography process using a halftone mask (second photomask) is performed to form a second photoresist pattern. Then, the semiconductor material and the second conductive metal material are etched using the second photoresist pattern as a mask, and the second photoresist pattern is removed to remove the second photoresist pattern in the second direction (e.g., the transverse direction) A source electrode S extending from the data line DL to the pixel region, and a drain electrode (for example, a vertical direction) D) and a semiconductor active layer (A) overlapping the second conductive metal pattern are formed. The thin film transistor T is formed by the gate electrode G, the semiconductor active layer A, the source electrode S and the drain electrode D formed by the first mask process and the second mask process.
다음으로, 도 17a 내지 도 17d를 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치의 공통전극을 형성하기 위한 제 3 마스크 공정에 대해 설명하기로 한다. 도 17a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 평면도이고, 도 17b 내지 및 도 10d는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 3 마스크 공정을 도시한 단면도이다. Next, a third mask process for forming the common electrode of the liquid crystal display device according to the second embodiment of the present invention will be described with reference to FIGS. 17A to 17D. FIG. 17A is a plan view showing a third mask process of the liquid crystal display according to the second embodiment of the present invention, and FIGS. 17B to 10D are views showing a third mask process of the liquid crystal display device according to the second embodiment of the present invention Fig.
도 17a 및 도 17b를 참조하면, 반도체 활성층 및 제 2 도전성 금속층이 형성된 게이트 절연막(GI) 상에 유전율이 낮은 유기 절연물질을 도포하고, 제 3 마스크 공정을 이용한 포토리소그래피 공정으로 볼록부(PT)와 오목부(GR) 및 콘택홀들(CH1, CH2)을 구비하는 제 1 보호막(PAS1)을 형성한다. 이어서 도 17c 내지 도 17d에 도시된 바와 같이 제 1 보호막(PAS1)상의 전체 면에 제 1 투명 도전성 금속물질을 도포한 후, 제 1 보호막(PAS1)의 오목부(GR)에 잔류하며 제 1 보호막(PAS1)의 콘택홀(CH2)을 통해 공통라인(CL)과 접촉하는 공통전극(COM)을 형성한다. 17A and 17B, an organic insulating material having a low dielectric constant is coated on a gate insulating film GI having a semiconductor active layer and a second conductive metal layer formed thereon, and a photolithography process using a third mask process, And a first protective film PAS1 including a concave portion GR and contact holes CH1 and CH2. 17C to 17D, after the first transparent conductive metal material is applied to the entire surface of the first protective film PAS1, the first transparent conductive metal material is deposited on the first protective film PAS1, remaining on the concave portion GR of the first protective film PAS1, A common electrode COM is formed in contact with the common line CL through the contact hole CH2 of the pixel PAS1.
보다 구체적으로, 제 3 마스크 공정은 하프톤 마스크(halftone mask)를 이용하여 수행된다. 즉, 반도체 활성층 및 제 2 도전성 금속층이 형성된 게이트 절연막(GI) 상에 유전율이 낮은 유기 절연물질을 도포한 후, 하프톤 마스크(제 3 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 3 포토레지스트 패턴을 형성한다. 제 3 포토레지스트 패턴은 예를 들면 콘택홀이 형성될 영역은 노출되고, 제 1 보호막(PAS1)의 오목부(GR)가 형성될 영역은 제 1 두께를 가지며, 볼록부(PT)가 형성될 영역은 제 1 두께보다 두꺼운 두께를 갖도록 형성된다. 그리고, 제 3 포토레지스트 패턴을 마스크로 이용하여 유기 절연물질을 에칭하고, 제 3 포토레지스트 패턴을 제거하여 도 10b에 도시된 바와 같이 볼록부(PT), 오목부(GR) 및 콘택홀들(CH1, CH2)을 갖는 제 1 보호막(PAS1)을 형성한다. More specifically, the third mask process is performed using a halftone mask. That is, an organic insulating material having a low dielectric constant is coated on the gate insulating film GI on which the semiconductor active layer and the second conductive metal layer are formed, and then a photolithography process using a halftone mask (third photomask) Thereby forming a pattern. In the third photoresist pattern, for example, a region where a contact hole is to be formed is exposed, a region where a concave portion GR of the first protective film PAS1 is to be formed has a first thickness, and a convex portion PT is formed The region is formed to have a thickness greater than the first thickness. Then, the organic insulating material is etched using the third photoresist pattern as a mask, and the third photoresist pattern is removed to form the convex portion PT, the concave portion GR, and the contact holes CH1, CH2) is formed on the first protective film PAS1.
다음으로 도 17c에 도시된 바와 같이, 볼록부(PT), 오목부(GR) 및 콘택홀들(CH1, CH2)이 형성된 제 1 보호막(PAS1)의 전체 면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), GZO(Gallium doped Zinc Oxide)와 같은 제 1 투명 도전성 물질을 증착한다. 그리고 포토레지스트(PR)를 제 1 보호막(PAS1) 상에 도포한 후, 포토레지스트(PR)를 애쉬처리하여(ashing) 제 1 보호막(PAS1)의 볼록부(PT)가 노출되도록 제 4 포토레지스트 패턴을 형성한다. 그리고, 제 4 포토레지스트 패턴을 마스크로 이용하여 제 1 투명 도전성 물질을 패터닝하고, 제 4 포토레지스트 패턴을 제거하여 도 17d에 도시된 바와 같이 제 1 보호막(PAS1)의 오목부(GR) 및 콘택홀들(CH1, CH2)에 형성되는 공통전극(COM)을 형성한다. 이 때 드레인 전극을 노출시키는 콘택홀(CH1)은 공통라인(CL)을 노출시키는 콘택홀(CH2)의 깊이보다 깊으므로 제 1 투명 도전성 물질은 콘택홀(CH1)의 일부분만을 채우게 된다. Next, as shown in FIG. 17C, an ITO (Indium Tin Oxide) film, an IZO (indium tin oxide) film, and a PZT film are formed on the entire surface of the first passivation film PAS1 having the convex portion PT, the concave portion GR and the contact holes CH1 and CH2, (Indium Zinc Oxide), or GZO (Gallium-doped Zinc Oxide). After the photoresist PR is applied on the first protective film PAS1 and ashing is performed to the photoresist PR to expose the convex portion PT of the first protective film PAS1, Thereby forming a pattern. Then, the first transparent conductive material is patterned using the fourth photoresist pattern as a mask, and the fourth photoresist pattern is removed to form a concave portion GR of the first protective film PAS1, Thereby forming a common electrode COM formed in the holes CH1 and CH2. At this time, since the contact hole CH1 exposing the drain electrode is deeper than the depth of the contact hole CH2 exposing the common line CL, the first transparent conductive material fills only a part of the contact hole CH1.
다음으로, 도 18a 내지 도 11e를 참조하여 본 발명의 제 2 실시예에 따르는 액정 표시장치의 공통전극을 형성하기 위한 제 3 마스크 공정에 대해 설명하기로 한다. 도 18a는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 평면도이고, 도 18b 내지 도 18e는 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제 4 마스크 공정을 도시한 단면도이다. Next, a third mask process for forming the common electrode of the liquid crystal display device according to the second embodiment of the present invention will be described with reference to FIGS. 18A to 11E. 18A is a plan view showing a fourth mask process of the liquid crystal display device according to the second embodiment of the present invention, and FIGS. 18B through 18E are views showing a fourth mask process of the liquid crystal display device according to the second embodiment of the present invention Fig.
도 18a 내지 도 18c를 참조하면, 공통전극(COM)이 형성된 제 1 보호막(PAS1) 상에 무기 절연물질(PAS2M)과 포토레지스트를 순차적으로 도포한 후 제 4 마스크 공정과 애싱공정을 이용하여 평탄부(FP)와 돌출부(EP)를 구비하는 제 2 보호막(PAS2)을 형성한다. 그리고, 도 18d 및 도 18e에 도시된 바와 같이 제 2 보호막(PAS2)의 평탄부(FP)와 포토레지스트 패턴(PR") 상에 제 1 투명 도전성 물질과 동일 물질의 제 2 투명 도전성 물질을 증착한 후 포토레지스트 패턴(PR")을 리프트 오프(lift off)함으로써 제 2 보호막(PAS2)의 평탄부(FP) 상에 형성되는 화소전극(Px)을 형성한다. 18A to 18C, an inorganic insulating material PAS2M and a photoresist are sequentially coated on a first protective film PAS1 on which a common electrode COM is formed, and then a fourth mask process and an ashing process are performed, A second protective film PAS2 having a part FP and a protruding part EP is formed. Then, as shown in Figs. 18D and 18E, a second transparent conductive material of the same material as the first transparent conductive material is deposited on the flat portion FP of the second protective film PAS2 and the photoresist pattern PR " The pixel electrode Px formed on the flat portion FP of the second protective film PAS2 is formed by lifting off the photoresist pattern PR ".
보다 구체적으로, 제 4 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 이를 위해 공통전극(COM)이 형성된 제 1 보호막(PAS1) 상에 무기 절연물질(PAS2M)과 포토레지스트를 순차적으로 도포한 후, 하프톤 마스크(제 4 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 도 18b에 도시된 바와 같이 오목부와 볼록부를 갖는 제 5 포토레지스트 패턴(PR')을 형성한다. 그리고, 제 5 포토레지스트 패턴(PR')과 무기 절연물질(PAS2M)을 차례로 애싱하여 도 18c에 도시된 바와 같이 평탄부(FP)와 돌출부(EP)를 갖는 제 2 보호막(PAS2)과, 제 2 보호막(PAS2)의 돌출부(EP)에 잔류하는 제 6 포토레지스트 패턴(PR")를 형성한다. More specifically, the fourth mask process is performed using a halftone mask. To this end, an inorganic insulating material PAS2M and a photoresist are sequentially coated on the first protective film PAS1 on which the common electrode COM is formed, and then a photolithography process using a halftone mask (fourth photomask) is performed A fifth photoresist pattern PR 'having concave portions and convex portions is formed as shown in FIG. 18B. A second protective film PAS2 having a flat portion FP and a protruding portion EP as shown in FIG. 18C is formed by successively ashing the fifth photoresist pattern PR 'and the inorganic insulating material PAS2M, The second photoresist pattern PR "remaining on the protruding portion EP of the second protective film PAS2 is formed.
다음으로, 제 2 보호막(PAS2)과 제 6 포토레지스트 패턴(PR")을 커버하도록 ITO, IZO, GZO와 같은 제 2 투명 도전성 물질(PxM)을 증착한다. 그리고, 제 2 보호막(PAS2)의 돌출부(EP)에 잔류하는 제 6 포토레지스트 패턴(PR")를 리프트 오프하여(lift off) 제 6 포토레지스트 패턴(PR")과 그 상부의 제 2 투명 도전성 물질(COMM)을 제거함으로써 도 18e에 도시된 바와 같이 제 2 보호막(PAS2)의 평탄부(FP)와 콘택홀(CH1, CH2)에 잔류하는 화소전극(Px)을 형성한다. Next, a second transparent conductive material (PxM) such as ITO, IZO, or GZO is deposited to cover the second protective film PAS2 and the sixth photoresist pattern PR ". Then, the second protective film PAS2 The sixth photoresist pattern PR "remaining on the projection EP is lifted off and the sixth photoresist pattern PR " and the second transparent conductive material COMM thereon are removed, The pixel electrode Px remaining in the flat portion FP of the second protective film PAS2 and the contact holes CH1 and CH2 is formed.
상술한 본 발명의 제 2 실시예에 따르는 액정 표시장치의 제조방법에 따르면 4마스크 공정만으로도 액정 표시장치의 박막 트랜지스터 어레이(TFTA)를 제조할 수 있게 되므로 종래에 비해 적어도 2회의 마스크 공정을 생략할 수 있다. 각 마스크 공정은 박막 증착공정, 세정공정, 포토리소그래피 공정, 식각 공정, 포토레지스트 패턴 박리 공정 등의 많은 공정을 포함하므로 그 만큼 제조비용과 함께 시간을 절약할 수 있는 효과를 얻을 수 있다. According to the method of manufacturing a liquid crystal display device according to the second embodiment of the present invention, since the thin film transistor array (TFTA) of the liquid crystal display device can be manufactured by only the 4-mask process, at least two masking processes are omitted . Since each mask process includes many processes such as a thin film deposition process, a cleaning process, a photolithography process, an etching process, and a photoresist pattern peeling process, the manufacturing cost and time can be reduced.
상술한 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에 의하면, 컬럼 스페이서 주변 영역의 빛샘을 방지하기 위해 형성되었던 블랙 매트릭스의 여유영역을 삭제할 수 있기 때문에 그 만큼 개구율을 높일 수 있는 효과를 얻을 수 있다. According to the liquid crystal display device according to the first and second embodiments of the present invention described above, since the margin area of the black matrix, which has been formed to prevent light leakage in the area around the column spacer, can be eliminated, Can be obtained.
도 19a는 종래의 액정 표시장치에서 컬럼 스페이서 주변 영역의 빛샘을 방지하기 위해 여유영역을 갖는 블랙 매트릭스의 영역을 도시한 도면이고, 도 19b는 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에서 여유영역이 구비되지 않은 블랙 매트릭스의 영역을 도시한 도면이다. 또한, 도 20의 (a)는 종래의 액정 표시장치에 의해 얻어지는 개구율을 설명하기 위한 도면이고. 도 20의 (b)는 본 발명의 제 1 실시예에 따르는 액정 표시장치에 의해 얻어지는 개구율을 설명하기 위한 도면이며, 도 20의 (c)는 본 발명의 제 2 실시예에 따르는 액정 표시장치에 의해 얻어지는 개구율을 설명하기 위한 도면이다.19A is a view showing a region of a black matrix having a margin region in order to prevent light leakage in the region around the column spacer in the conventional liquid crystal display device, and FIG. 19B is a view showing regions of the liquid crystal display according to the first and second embodiments of the present invention Fig. 5 is a diagram showing an area of a black matrix in which no spare area is provided in the apparatus. 20 (a) is a view for explaining the aperture ratio obtained by the conventional liquid crystal display device. 20 (b) is a view for explaining the aperture ratio obtained by the liquid crystal display device according to the first embodiment of the present invention, and FIG. 20 (c) is a view for explaining the aperture ratio obtained by the liquid crystal display device according to the second embodiment of the present invention And Fig.
도 19a, 도 19b 및 도 20으로부터 알 수 있는 바와 같이, 본 발명의 제 1 및 제 2 실시예에 따르는 액정 표시장치에 의하면, 종래의 액정 표시장치에 비해 컬럼 스페이서 주변부의 빛샘 방지를 위해 부여했던 블랙 매트릭스의 여유영역을 제거할 수 있으므로 개구율을 확보할 수 있는 효과를 얻을 수 있다.19A, 19B and 20, according to the liquid crystal display according to the first and second embodiments of the present invention, as compared with the conventional liquid crystal display, The margin area of the black matrix can be removed, so that the aperture ratio can be secured.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the present invention should not be limited to the details described in the detailed description, but should be defined by the claims.
T: 박막 트랜지스터
SUB1, SUB2: 기판
GL: 게이트 라인
CL: 공통라인
DL: 데이터 라인
Px: 화소전극
COM: 공통전극
A: 반도체 활성층
G: 게이트 전극
S: 소스 전극
D: 드레인 전극
GI: 게이트 절연막
PAS1, PAS2: 보호막T: thin film transistor SUB1, SUB2: substrate
GL: gate line CL: common line
DL: Data line Px: Pixel electrode
COM: common electrode A: semiconductor active layer
G: gate electrode S: source electrode
D: drain electrode GI: gate insulating film
PAS1, PAS2: Shield
Claims (6)
상기 박막 트랜지스터 어레이는 기판 상에 서로 교차하도록 배열되는 복수의 게이트 라인들과 복수의 데이터 라인들;
상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들;
상기 복수의 게이트 라인들과 상기 데이터 라인들의 교차에 의해 정의되는 화소영역들 내에 각각 형성되며, 제 1 보호막을 사이에 두고 상기 복수의 박막 트랜지스터들에 각각 접속되는 복수의 화소전극들; 및
제 2 보호막을 사이에 두고 상기 복수의 화소전극들과 중첩되도록 배치되는 공통전극을 포함하며,
상기 제 1 보호막은 상기 화소영역에 대응하는 영역에 형성되는 오목부와 상기 블랙 매트릭스에 대응하는 볼록부를 구비하고,
상기 제 2 보호막은 상기 제 1 보호막의 오목부에 대응하는 영역에서 번갈아 배치되는 평탄부와 돌출부를 구비하며,
상기 공통전극은 상기 제 2 보호막의 평탄부 내에 배치되는 것을 특징으로 하는 액정 표시장치.
A liquid crystal display device comprising a color filter array arranged opposite a thin film transistor array with a liquid crystal layer interposed therebetween and including a black matrix and color filters,
The thin film transistor array includes a plurality of gate lines and a plurality of data lines arranged to cross each other on a substrate;
A plurality of thin film transistors formed at intersections of the plurality of data lines and the plurality of gate lines;
A plurality of pixel electrodes respectively formed in pixel regions defined by the intersection of the plurality of gate lines and the data lines and connected to the plurality of thin film transistors through a first protective film; And
And a common electrode arranged to overlap the plurality of pixel electrodes with a second protective film interposed therebetween,
Wherein the first protective film has a concave portion formed in a region corresponding to the pixel region and a convex portion corresponding to the black matrix,
Wherein the second protective film has a flat portion and a protruding portion that are alternately arranged in a region corresponding to the concave portion of the first protective film,
And the common electrode is disposed in the flat portion of the second protective film.
상기 컬러필터 어레이는 상기 박막 트랜지스터 어레이와 셀갭을 유지하기 위한 복수의 컬럼 스페이서를 포함하며,
상기 복수의 컬럼 스페이서는 상기 제 1 보호막의 볼록부에 대응하는 영역에서 상기 게이트 라인의 폭 방향의 상측과 하측에 대응하여 번갈아 배치되는 것을 특징으로 하는 액정 표시장치.
The method according to claim 1,
Wherein the color filter array includes a plurality of column spacers for maintaining a cell gap with the thin film transistor array,
Wherein the plurality of column spacers are arranged alternately in correspondence with the upper side and the lower side in the width direction of the gate line in a region corresponding to the convex portion of the first protective film.
기판 상에 서로 교차하도록 배열되는 복수의 게이트 라인들과 복수의 데이터 라인들;
상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들;
상기 복수의 박막 트랜지스터들을 커버하는 제 1 보호막 상에 형성되는 공통전극; 및
제 2 보호막을 사이에 두고 상기 공통전극과 중첩되도록 배치되며 상기 제 1 및 제 2 보호막들을 관통하는 콘택홀을 통해 상기 복수의 박막 트랜지스터들과 각각 접속되는 복수의 화소전극들을 포함하며,
상기 제 1 보호막은 상기 화소영역에 대응하는 영역에 형성되는 오목부를 구비하고,
상기 제 2 보호막은 상기 제 1 보호막의 오목부에 대응하는 영역에서 번갈아 배치되는 평탄부와 돌출부를 구비하며,
상기 복수의 화소전극들의 각각은 상기 제 2 보호막의 평탄부 내에 배치되는 것을 특징으로 하는 액정 표시장치.
A liquid crystal display device comprising a color filter array arranged opposite a thin film transistor array with a liquid crystal layer interposed therebetween and including a black matrix and color filters,
A plurality of gate lines and a plurality of data lines arranged on the substrate so as to cross each other;
A plurality of thin film transistors formed at intersections of the plurality of data lines and the plurality of gate lines;
A common electrode formed on a first protective film covering the plurality of thin film transistors; And
And a plurality of pixel electrodes arranged to overlap the common electrode with a second protective film interposed therebetween and connected to the plurality of thin film transistors through contact holes passing through the first and second protective films,
Wherein the first protective film has a concave portion formed in a region corresponding to the pixel region,
Wherein the second protective film has a flat portion and a protruding portion that are alternately arranged in a region corresponding to the concave portion of the first protective film,
Wherein each of the plurality of pixel electrodes is disposed in a flat portion of the second protective film.
상기 컬러필터 어레이는 상기 박막 트랜지스터 어레이와 셀갭을 유지하기 위한 복수의 컬럼 스페이서를 더 포함하며,
상기 복수의 컬럼 스페이서는 상기 제 1 보호막의 볼록부를 중심으로 양측 오목부들에 대응하는 영역에서 상기 데이터 라인과 중첩되도록 번갈아 배치되는 것을 특징으로 하는 액정 표시장치.
The method of claim 3,
Wherein the color filter array further comprises a plurality of column spacers for maintaining a cell gap with the thin film transistor array,
Wherein the plurality of column spacers are alternately arranged so as to overlap the data lines in regions corresponding to both concave portions around the convex portions of the first protective film.
상기 게이트 전극을 커버하는 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 위에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후 제 1 하프톤 마스크를 이용한 제 2 마스크 공정으로 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극을 형성하는 단계;
상기 반도체 활성층 및 상기 데이터 라인, 상기 소스전극 및 상기 드레인 전극이 형성된 상기 게이트 절연막 상에 유기 절연물질을 도포한 후 제 2 하프톤 마스크를 이용한 제 3 마스크 공정으로 단차 및 상기 드레인 전극을 노출시키는 제 1 콘택홀을 갖는 제 1 보호막을 형성하며, 그 상부에 제 1 투명 도전성 물질을 도포한 후 포토레지스트를 이용한 애슁공정으로 화소영역 내에 화소전극을 형성하는 단계;
상기 화소전극이 형성된 상기 제 1 보호막 상에 무기 절연물질을 도포한 후 제 3 하프톤 마스크를 이용한 제 4 마스크 공정으로 상기 화소영역 내에서 평탄부와 돌출부를 갖는 제 2 보호막을 형성하고, 그 상부에 제 2 투명 도전성 물질을 도포한 후 리프트 공정에 의해 상기 제 2 보호막의 평탄부 내에 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
Depositing a first conductive metal material on the substrate and forming a gate electrode in a first mask process;
Forming a gate insulating film covering the gate electrode;
Forming a semiconductor active layer, a data line, a source electrode, and a drain electrode by a second mask process using a first halftone mask after sequentially applying a semiconductor material and a second conductive metal material on the gate insulating layer;
An organic insulating material is applied to the gate insulating film on which the semiconductor active layer, the data line, the source electrode, and the drain electrode are formed, and then a third mask process using a second halftone mask exposes the step and the drain electrode. Forming a first passivation layer having a first contact hole, applying a first transparent conductive material on the first passivation layer, and forming a pixel electrode in a pixel region by an ashing process using a photoresist;
Forming a second protective film having a planar portion and a protruding portion in the pixel region by a fourth mask process using a third halftone mask after applying an inorganic insulating material on the first protective film on which the pixel electrode is formed, And forming a common electrode in the flat portion of the second protective film by a lift process after applying the second transparent conductive material to the second protective film.
상기 게이트 전극을 커버하는 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 위에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후 제 1 하프톤 마스크를 이용한 제 2 마스크 공정으로 반도체 활성층, 데이터 라인, 소스전극 및 드레인 전극을 형성하는 단계;
상기 반도체 활성층, 상기 데이터 라인, 상기 소스전극 및 상기 드레인 전극이 형성된 상기 게이트 절연막 상에 유기 절연물질을 도포한 후 제 2 하프톤 마스크를 이용한 제 3 마스크 공정으로 단차 및 상기 드레인 전극을 노출시키는 제 1 콘택홀을 갖는 제 1 보호막을 형성하며, 그 상부에 제 1 투명 도전성 물질을 도포한 후 포토레지스트를 이용한 애슁공정으로 공통전극을 형성하는 단계;
상기 공통전극이 형성된 상기 제 1 보호막 상에 무기 절연물질을 도포한 후 제 3 하프톤 마스크를 이용한 제 4 마스크 공정으로 화소영역 내에서 평탄부와 돌출부, 및 상기 제 1 콘택홀과 중첩되는 제 2 콘택홀을 갖는 제 2 보호막을 형성하고, 그 상부에 제 2 투명 도전성 물질을 도포한 후 리프트 오프 공정에 의해 상기 제 2 보호막의 평탄부 내에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
Depositing a first conductive metal material on the substrate and forming a gate electrode in a first mask process;
Forming a gate insulating film covering the gate electrode;
Forming a semiconductor active layer, a data line, a source electrode, and a drain electrode by a second mask process using a first halftone mask after sequentially applying a semiconductor material and a second conductive metal material on the gate insulating layer;
An organic insulating material is applied to the gate insulating film on which the semiconductor active layer, the data line, the source electrode, and the drain electrode are formed, and then a third mask process using a second halftone mask exposes the step and the drain electrode. Forming a first protective layer having a first contact hole, applying a first transparent conductive material on the first protective layer, and forming a common electrode by ashing using a photoresist;
A third masking process using a third halftone mask after applying an inorganic insulating material on the first protective film on which the common electrode is formed, forming a flat portion and a protruding portion in the pixel region, and a second portion overlapping the first contact hole, Forming a second protective film having a contact hole, applying a second transparent conductive material on the second protective film, and forming a pixel electrode in a flat portion of the second protective film by a lift-off process, A method of manufacturing a display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140119346A KR102244437B1 (en) | 2014-09-05 | 2014-09-05 | Liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140119346A KR102244437B1 (en) | 2014-09-05 | 2014-09-05 | Liquid crystal display device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160029996A true KR20160029996A (en) | 2016-03-16 |
KR102244437B1 KR102244437B1 (en) | 2021-04-27 |
Family
ID=55649803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140119346A KR102244437B1 (en) | 2014-09-05 | 2014-09-05 | Liquid crystal display device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102244437B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111354767A (en) * | 2018-12-24 | 2020-06-30 | 乐金显示有限公司 | Organic light emitting display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130037514A (en) * | 2011-10-06 | 2013-04-16 | 엘지디스플레이 주식회사 | Thin film transistor substrate and method of fabricating the same |
KR20140076846A (en) * | 2012-12-13 | 2014-06-23 | 엘지디스플레이 주식회사 | Touch sensor integrated type display device |
KR20140078271A (en) * | 2012-12-17 | 2014-06-25 | 엘지디스플레이 주식회사 | color filter substrate, manufacturing method thereof, and liquid crystal display device including the same |
-
2014
- 2014-09-05 KR KR1020140119346A patent/KR102244437B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130037514A (en) * | 2011-10-06 | 2013-04-16 | 엘지디스플레이 주식회사 | Thin film transistor substrate and method of fabricating the same |
KR20140076846A (en) * | 2012-12-13 | 2014-06-23 | 엘지디스플레이 주식회사 | Touch sensor integrated type display device |
KR20140078271A (en) * | 2012-12-17 | 2014-06-25 | 엘지디스플레이 주식회사 | color filter substrate, manufacturing method thereof, and liquid crystal display device including the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111354767A (en) * | 2018-12-24 | 2020-06-30 | 乐金显示有限公司 | Organic light emitting display device |
CN111354767B (en) * | 2018-12-24 | 2024-03-15 | 乐金显示有限公司 | Organic light emitting display device |
Also Published As
Publication number | Publication date |
---|---|
KR102244437B1 (en) | 2021-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8450744B2 (en) | High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same | |
TWI579624B (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR102122402B1 (en) | COT Structure Liquid Crystal Display Device and method of fabricating the same | |
JP5571759B2 (en) | Liquid crystal display element and manufacturing method thereof | |
US9323116B2 (en) | Liquid crystal display device and fabrication method thereof | |
KR20080026404A (en) | Array substrat, display panel having the same and fabricating of display panel | |
JP2015049426A (en) | Liquid crystal display device | |
KR101622655B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR20120134245A (en) | Thin film transistor substrate and method of fabricating the same | |
KR20130071685A (en) | Liquid crystal display device and method of fabricating the same | |
KR101374108B1 (en) | Liquid crystal display panel and manufacturing method thereof | |
JP2007310351A (en) | Array substrate for liquid crystal display and method of manufacturing the same | |
US8665413B2 (en) | Thin film transistor array panel, liquid crystal display, and manufacturing method thereof | |
KR101631620B1 (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
KR20080100692A (en) | Liquid crystal display device and fabricating method thereof | |
US20170139246A1 (en) | Array substrate, manufacturing method thereof and display device | |
KR20130034744A (en) | Liquid crystal display device and method for fabricating the same | |
KR102431348B1 (en) | Display device | |
KR20080075717A (en) | Method of fabricating in plane switching mode liquid crystal display device | |
KR20120133130A (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
JP2007272255A (en) | Liquid crystal display device | |
KR102244437B1 (en) | Liquid crystal display device and method of manufacturing the same | |
JP5100418B2 (en) | Liquid crystal display | |
KR102061680B1 (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
KR20120132853A (en) | Thin film transistor substrate and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |