KR20160016618A - 전자 디바이스의 제조 방법, 유리 적층체의 제조 방법 - Google Patents

전자 디바이스의 제조 방법, 유리 적층체의 제조 방법 Download PDF

Info

Publication number
KR20160016618A
KR20160016618A KR1020150104775A KR20150104775A KR20160016618A KR 20160016618 A KR20160016618 A KR 20160016618A KR 1020150104775 A KR1020150104775 A KR 1020150104775A KR 20150104775 A KR20150104775 A KR 20150104775A KR 20160016618 A KR20160016618 A KR 20160016618A
Authority
KR
South Korea
Prior art keywords
resin layer
polyimide resin
glass substrate
temporary support
electronic device
Prior art date
Application number
KR1020150104775A
Other languages
English (en)
Inventor
아츠시 고모리
히로시 시모다
겐이치 에바타
준이치 가쿠타
Original Assignee
아사히 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤 filed Critical 아사히 가라스 가부시키가이샤
Publication of KR20160016618A publication Critical patent/KR20160016618A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Laminated Bodies (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은, 임시 지지체 상에, 상기 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 형성하는 공정 (1)과, 상기 폴리이미드 수지층 상에 두께 0.2㎜ 이하의 유리 기판을 배치하여 유리 적층체를 얻는 공정 (2)와, 상기 유리 기판의 표면 상에 전자 디바이스용 부재를 배치하여, 부재가 구비된 유리 적층체를 얻는 공정 (3)과, 상기 부재가 구비된 유리 적층체로부터 상기 임시 지지체를 제거하여, 상기 폴리이미드 수지층과 상기 유리 기판과 상기 전자 디바이스용 부재를 포함하는 전자 디바이스를 얻는 공정 (4)를 구비하는, 전자 디바이스의 제조 방법에 관한 것이다.

Description

전자 디바이스의 제조 방법, 유리 적층체의 제조 방법 {MANUFACTURING METHOD OF ELECTRONIC DEVICE AND MANUFACTURING METHOD OF GLASS LAMINATE}
본 발명은 전자 디바이스의 제조 방법 및 유리 적층체의 제조 방법에 관한 것이다.
본 출원은 2014년 8월 1일에 출원된 일본 특허 출원 제2014-158116에 기초하는 것이며, 그 내용은 본 명세서에 참조로서 도입된다.
최근 들어 태양 전지(PV), 액정 패널(LCD), 유기 EL 패널(OLED) 등의 디바이스(전자 기기)의 박형화, 경량화가 진행되고 있으며, 이들 디바이스에 사용되는 유리 기판의 박판화가 진행되고 있다. 박판화에 의하여 유리 기판의 강도가 부족하면, 디바이스의 제조 공정에 있어서 유리 기판의 핸들링성이 저하된다.
따라서 수지층 등을 유리 기판 상에 배치하여 유리 기판을 보강하는 기술이 개시되어 있다(예를 들어 특허문헌 1). 그러나 요사이, 박막화된 유리 기판의 크기가 보다 확대되고 있으며, 이러한 유리 기판 상에 성상이 우수한 수지층을 형성하는 것은 곤란하다. 예를 들어 유리 기판 상에 수지층 형성용 조성물을 부여하면 유리 기판이 휘어져 버려, 균일한 두께의 도막을 형성하는 것이 어렵다.
한편, 유리 기판 상에 수지층을 형성하는 방법의 한 가지로서 전사법이 제안되어 있다(특허문헌 2). 보다 구체적으로는, 특허문헌 2의 실시예란에 있어서는, 박리성 보조 기판의 박리 용이성을 나타내는 표면 상에, 미경화된 경화성 수지 조성물층 및 유리 기판을 이 순서대로 갖는 경화 전 적층체를 형성하고, 그 후 경화 전 적층체 중의 미경화된 경화성 수지 조성물층을 경화시켜, 수지층을 갖는 경화 후 적층체를 얻고, 또한 경화 후 적층체로부터, 유리 기판과, 그 표면에 접촉하고 있는 수지층을 갖는, 수지층이 구비된 유리 기판을 얻는 형태가 개시되어 있다.
일본 특허 공표 제2002-542971호 국제 공개 제2013/054792호
최근 들어 내열성이 우수하다는 점에서 폴리이미드 수지층이 주목을 모으고 있다.
본 발명자들은 특허문헌 2에 기재된 전사법을 참조하여, 폴리이미드 수지의 전구체에 해당하는 폴리아미드산을 포함하는 조성물을 경화성 수지 조성물로서 사용하여, 상기 수지층이 구비된 유리 기판의 제조를 시도하였다. 보다 구체적으로는, 박리성 보조 기판 상에, 폴리아미드산을 포함하는 조성물을 도포하여 미경화된 경화성 수지 조성물층을 형성하고, 그 위에 유리 기판을 적층하고 가열 처리를 실시한 바, 얻어진 수지층(폴리이미드 수지층)과 유리 기판의 계면에서 발포가 발생해 버렸다. 발포는 소위, 이미드화 시에 발생하는 물의 휘발에 의한 것으로 추측된다. 그 때문에, 발포가 발생한 부분의 유리 기판 표면이 부풀어 올라 유리 기판 표면의 평탄성이 손상되었다. 이와 같이 유리 기판 표면 상의 평탄성이 열화되면, 유리 기판 표면 상에 각종 전자 디바이스용 부재를 배치할 때 위치 어긋남이 발생하기 쉽고, 그 결과, 전자 디바이스의 생산성이 떨어지게 된다.
또한 수지층(폴리이미드 수지층)과 유리 기판의 계면에서 발포가 발생해 버리면, 수지층과 유리 기판의 밀착성이 손상되는 원인이 되기도 한다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 전자 디바이스용 부재와, 유리 기판과, 상기 유리 기판을 보강하기 위한 폴리이미드 수지층을 포함하는 전자 디바이스를 간편하게 제조할 수 있고, 얻어진 전자 디바이스 내에 있어서 유리 기판과 폴리이미드 수지층 사이에서의 발포의 발생이 억제되어 양자의 밀착성이 우수한 전자 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 상기 전자 디바이스의 제조에 적합하게 사용할 수 있는, 임시 지지체와 폴리이미드 수지층과 유리 기판을 포함하는 유리 적층체의 제조 방법을 제공하는 것도 목적으로 한다.
본 발명자들은 상기 과제를 해결하기 위하여 예의 검토를 행한 결과, 본 발명을 완성하였다.
즉, 본 발명의 제1 형태는, 임시 지지체 상에, 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 형성하는 공정 (1)과, 폴리이미드 수지층 상에 두께 0.2㎜ 이하의 유리 기판을 배치하여 유리 적층체를 얻는 공정 (2)와, 유리 기판의 표면 상에 전자 디바이스용 부재를 배치하여, 부재가 구비된 유리 적층체를 얻는 공정 (3)과, 부재가 구비된 유리 적층체로부터 임시 지지체를 제거하여, 폴리이미드 수지층과 유리 기판과 전자 디바이스용 부재를 포함하는 전자 디바이스를 얻는 공정 (4)를 구비하는, 전자 디바이스의 제조 방법이다.
제1 형태에 있어서, 공정 (1)이, 임시 지지체 상에, 폴리아미드산을 포함하는 조성물을 도포하여, 폴리아미드산을 포함하는 도막을 형성하는 공정 (A)와, 도막 표면 상에 실란 커플링제를 부여하는 공정 (B)와, 도막에 가열 처리를 실시하여, 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (C)를 구비하는 것이 바람직하다.
제1 형태에 있어서, 공정 (1)이, 임시 지지체 상에 폴리이미드 수지층을 형성하는 공정 (D)와, 폴리이미드 수지층 표면 상에 실란 커플링제를 부여하여, 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (E)를 구비하는 것이 바람직하다.
제1 형태에 있어서, 공정 (2)가, 폴리이미드 수지층의 외형 치수보다 작은 외형 치수를 갖는 유리 기판을, 폴리이미드 수지층에 유리 기판과 접촉하지 않는 주연 영역이 남도록 폴리이미드 수지층 상에 적층하는 공정 (2')이고, 공정 (2)와 공정 (3) 사이에, 유리 기판의 외주연을 따라 유리 적층체 중의 폴리이미드 수지층 및 임시 지지체를 절단하는 공정 (5)를 더 구비하는 것이 바람직하다.
본 발명의 제2 형태는, 임시 지지체와, 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층과, 유리 기판을 이 순서대로 갖고, 유리 기판의 표면 상에 전자 디바이스용 부재를 배치하고, 그 후 임시 지지체를 제거하여, 폴리이미드 수지층과 유리 기판과 전자 디바이스용 부재를 포함하는 전자 디바이스를 얻기 위하여 사용되는, 유리 적층체의 제조 방법에 있어서, 임시 지지체 상에, 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 형성하는 공정 (1)과, 폴리이미드 수지층 상에 두께 0.2㎜ 이하의 유리 기판을 배치하여 유리 적층체를 얻는 공정 (2)를 구비하는 유리 적층체의 제조 방법이다.
제2 형태에 있어서, 공정 (1)이, 임시 지지체 상에, 폴리아미드산을 포함하는 조성물을 도포하여, 폴리아미드산을 포함하는 도막을 형성하는 공정 (A)와, 도막 표면 상에 실란 커플링제를 부여하는 공정 (B)와, 도막에 가열 처리를 실시하여, 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (C)를 구비하는 것이 바람직하다.
제2 형태에 있어서, 공정 (1)이, 임시 지지체 상에 폴리이미드 수지층을 형성하는 공정 (D)와, 폴리이미드 수지층 표면 상에 실란 커플링제를 부여하여, 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (E)를 구비하는 것이 바람직하다.
제2 형태에 있어서, 공정 (2)가, 폴리이미드 수지층의 외형 치수보다 작은 외형 치수를 갖는 유리 기판을, 폴리이미드 수지층에 유리 기판과 접촉하지 않는 주연 영역이 남도록 폴리이미드 수지층 상에 적층하는 공정 (2')이고, 공정 (2) 후에, 유리 기판의 외주연을 따라 유리 적층체 중의 폴리이미드 수지층 및 임시 지지체를 절단하는 공정 (5)를 더 구비하는 것이 바람직하다.
본 발명에 의하면, 전자 디바이스용 부재와, 유리 기판과, 상기 유리 기판을 보강하기 위한 폴리이미드 수지층을 포함하는 전자 디바이스를 간편하게 제조할 수 있으며, 얻어진 전자 디바이스 내에 있어서 유리 기판과 폴리이미드 수지층 사이에서의 발포 발생이 억제되어 양자의 밀착성이 우수한 전자 디바이스의 제조 방법을 제공할 수 있다.
또한 본 발명에 의하면, 상기 전자 디바이스의 제조에 적합하게 사용할 수 있는, 임시 지지체와 폴리이미드 수지층과 유리 기판을 포함하는 유리 적층체의 제조 방법을 제공할 수도 있다.
도 1은 본 발명의 전자 디바이스의 제조 방법의 제1 실시 형태의 제조 공정을 도시하는 흐름도이다.
도 2의 (A) 내지 (D)는 본 발명의 전자 디바이스의 제조 방법의 제1 실시 형태를 공정 순으로 도시하는 모식적 단면도이다.
도 3은 본 발명의 전자 디바이스의 제조 방법의 제2 실시 형태의 제조 공정을 도시하는 흐름도이다.
도 4의 (A) 내지 (E)는 본 발명의 전자 디바이스의 제조 방법의 제2 실시 형태를 공정 순으로 도시하는 모식적 단면도이다.
도 5의 (A)은 공정 (2')에서 얻어진 유리 적층체의 상면도이다. 도 5의 (B)는 폴리이미드 수지층의 주연부 부근의 확대 단면도이다. 도 5의 (C)는 도 5의 (B) 중의 폴리이미드 수지층 상에 유리 기판을 적층했을 때의 확대 단면도이다.
이하, 본 발명을 실시하기 위한 형태에 대하여 도면을 참조하여 설명하지만, 본 발명은 이하의 실시 형태에 제한되지는 않으며, 본 발명의 범위를 일탈하지 않고 이하의 실시 형태에 다양한 변형 및 치환을 가할 수 있다.
본 발명의 전자 디바이스 및 유리 적층체의 제조 방법의 특징점의 하나로서는, 임시 지지체 상에, 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 배치하여, 유리 기판 상에 전사하고 있는 점을 들 수 있다.
상술한 바와 같이 박막화된 유리 기판 표면에 어떠한 층을 형성하고자 하여 그 표면에 각종 재료를 부여했을 경우, 균일한 도막을 형성하는 것이 어려우며, 가령 도막이 형성되었다고 하더라도 그 후의 처리(예를 들어 건조 처리)를 실시하기 위하여 유리 기판을 반송하고자 하면, 유리 기판이 휘어져 버려 도막의 두께에 불균일이 발생해 버리고, 유리 기판 표면에 형성된 층(예를 들어 수지층)의 갈라짐의 발생으로 이어진다. 또한 유리 기판 표면 상에 직접 각종 재료를 부여하는 경우, 통상, 유리 기판의 재료를 부여하는 측과는 반대측의 표면이, 유리 기판을 지지하기 위한 부재와 접촉한다. 이러한 부재가 접촉하면, 유리 기판 표면에 흠집이 생기는 등 표면 성상이 악화되는 요인으로 되고, 그 후의 전자 디바이스용 부재의 제조 시에 악영향을 미칠 우려도 있다. 또한 유리 기판 상에의 도포 시에 진공 흡착대에 고정하는 경우가 많은데, 유리 기판의 판 두께가 얇으면 흡착 구멍과 접촉부의 온도 차에 의하여 도막의 액 편중, 건조 불균일이 발생하기 쉽다.
그에 비하여 본 발명에서는, 임시 지지체 상에 일단 폴리이미드 수지층을 형성하여 유리 기판에 전사하기 때문에, 유리 기판을 취급하는 횟수가 적어져 유리 기판 표면에의 손상을 저감시킬 수 있다. 또한, 먼저 임시 지지체 상에서 폴리이미드 수지층을 형성하기 때문에, 폴리이미드 수지층의 두께의 제어가 보다 용이해진다. 또한 폴리이미드 수지층 표면은 실란 커플링제로 처리되어 있기 때문에, 유리 기판에 대한 밀착성이 우수하다. 그로 인하여, 후술하는 바와 같이, 유리 적층체 중의 유리 기판 상에 전자 디바이스용 부재를 형성한 후, 임시 지지체와 폴리이미드 수지층의 계면을 박리면으로 하여 임시 지지체를 용이하게 제거할 수 있다.
이와 같이 본 발명에 의하면, 간편하게 소정의 전자 디바이스를 제조할 수 있다. 또한 본 발명의 유리 적층체는, 얇은 유리 기판의 보강층으로서 기능하는 폴리이미드 수지층과 유리 기판을 포함하는 전자 디바이스를 간편하게 제조하기 위하여 적절히 사용할 수 있다고도 할 수 있다.
[제1 실시 형태]
도 1은 본 발명의 전자 디바이스의 제조 방법의 제1 실시 형태에 있어서의 제조 공정을 도시하는 흐름도이다. 도 1에 도시한 바와 같이 전자 디바이스의 제조 방법은, 임시 지지체 상에 소정의 폴리이미드 수지층을 배치하는 폴리이미드 수지층 형성 공정 S102(공정 (1)에 해당함), 폴리이미드 수지층 상에 유리 기판을 배치하는 유리 기판 적층 공정 S104(공정 (2)에 해당함), 유리 기판 상에 전자 디바이스용 부재를 배치하는 부재 형성 공정 S106(공정 (3)에 해당함), 및 전자 디바이스를 분리하여 얻는 분리 공정 S108(공정 (4))을 구비한다.
또한 도 2의 (A) 내지 (D)는 본 발명의 전자 디바이스의 제조 방법의 제1 실시 형태에 있어서의 각 제조 공정을 순서대로 도시하는 모식적 단면도이다.
이하에, 도 1 및 도 2의 (A) 내지 (D)를 참조하면서, 각 공정에서 사용되는 재료 및 그 수순에 대하여 상세히 설명한다. 먼저, 폴리이미드 수지층 형성 공정 S102에 대하여 상세히 설명한다.
<공정 (1): 폴리이미드 수지층 형성 공정 S102>
공정 (1)은, 임시 지지체 상에, 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 형성하는 공정이다. 도 2의 (A)에 도시한 바와 같이, 본 공정을 실시함으로써 임시 지지체(10) 상에, 표면(12a)이 실란 커플링제로 처리된 폴리이미드 수지층(12)이 배치된 적층체가 얻어진다.
이하에서는 먼저, 본 공정에서 사용되는 부재·재료에 대하여 상세히 설명하고, 그 후속 공정의 수순에 대하여 상세히 설명한다.
(임시 지지체)
임시 지지체(10)는, 후술하는 공정 (4)까지 폴리이미드 수지층을 지지하는 기판이며, 공정 (4) 시에 폴리이미드 수지층(12)과 분리된다. 즉, 임시 지지체(10)는 폴리이미드 수지층(12)과 박리 가능하게 밀착된다.
임시 지지체(10)로서는, 폴리이미드 수지층(12)과 박리 가능하면 특별히 그 종류는 제한되지 않으며, 공지된 기판을 사용할 수 있다. 예를 들어 임시 지지체로서는, 유리판, 플라스틱판(예를 들어 실리콘 기판), SUS판 등의 금속판, 또는 이들을 적층한 기판 등이 사용된다.
또한 후술하는 바와 같이, 폴리이미드 수지층(12)을 제조할 때 레벨링제(표면 조정제)가 사용되는 경우(바꾸어 말하면 폴리이미드 수지층 내에 레벨링제가 포함되는 경우), 레벨링제의 효과에 의하여, 임시 지지체의 재료의 종류에 구애되지 않고 임시 지지체(10)와 폴리이미드 수지층(12)의 양자가 박리되기 쉬워진다.
임시 지지체(10)의 두께는 특별히 제한되지 않으며, 적층되는 폴리이미드 수지층(12)보다 두꺼워도 되고 얇아도 된다. 임시 지지체(10)의 두께는, 현행 제조 장치를 사용할 수 있는 점 및 취급성의 관점에서 0.3 내지 3.0㎜인 것이 바람직하고, 0.5 내지 1.0㎜인 것이 보다 바람직하다.
또한 필요에 따라 임시 지지체(10)의 표면을 실리콘계 이형제(예를 들어 디메틸폴리실록산과 같은 실리콘 오일)나 그 외의 이형제로 처리하여, 폴리이미드 수지층(12)에 대한 박리성을 향상시켜도 된다. 상기와 같은 이형 처리의 구체적인 방법으로서는, 임시 지지체(10)의 표면 상에 상기 실리콘계 이형제를 접촉시켜 베이킹 처리(예를 들어 350℃ 정도)를 행하는 방법을 들 수 있다.
(폴리이미드 수지층)
폴리이미드 수지층(12)은 상기 임시 지지체(10) 상에 배치되는 층이고, 표면(12a)(임시 지지체(10)측과는 반대측의 표면)이 실란 커플링제로 처리되어 있다. 폴리이미드 수지층(12)은, 후술하는 바와 같이 유리 기판 적층 공정 S104에 있어서, 표면(12a)이 유리 기판(14)과 접함으로써 유리 기판(14) 상에 전사된다.
폴리이미드 수지층(12)의 두께는 특별히 제한되지 않지만, 공정 (4) 시에 임시 지지체(10)와 폴리이미드 수지층(12) 사이에 칼날을 침입시켜 박리 기점을 발생시키기 쉬운 점에서 1㎛ 이상인 것이 바람직하고, 박리성의 관점에서 2㎛ 이상이 보다 바람직하며, 4㎛ 이상이 더욱 바람직하다. 또한 상한은 특별히 제한되지 않지만, 박막화의 관점에서 100㎛ 이하가 바람직하고, 50㎛ 이하가 보다 바람직하다.
또한 상기 두께는 평균 두께를 의미하며, 폴리이미드 수지층(12)의 임의의 5점의 두께를 측정하여 그들을 산술 평균한 것이다.
폴리이미드 수지층(12)은 폴리이미드 수지를 포함하는 층이지만, 폴리이미드 수지의 구조는 특별히 제한되지 않으며, 공지된 폴리이미드 수지를 사용할 수 있다. 내열성이나 취급성의 관점에서, 하기 식 (1)로 표현되는, 테트라카르복실산류의 잔기 (X)와 디아민류의 잔기 (A)를 갖는 반복 단위를 포함하는 것이 바람직하다. 또한 폴리이미드 수지는, 식 (1)로 표현되는 반복 단위를 주성분(전체 반복 단위에 대하여 95몰％ 이상이 바람직함)으로서 함유하지만, 그 이외의 다른 반복 단위(예를 들어 후술하는 식 (2-1) 또는 (2-2)로 표현되는 반복 단위)를 포함하고 있어도 된다.
또한 테트라카르복실산류의 잔기 (X)란, 테트라카르복실산류에서 카르복시기를 제외한 테트라카르복실산 잔기를 의미하며, 디아민류의 잔기 (A)란, 디아민류에서 아미노기를 제외한 디아민 잔기를 의미한다.
Figure pat00001
식 (1) 중, X는 테트라카르복실산류에서 카르복시기를 제외한 테트라카르복실산 잔기를, A는 디아민류에서 아미노기를 제외한 디아민 잔기를 나타낸다.
식 (1) 중, X는 테트라카르복실산류에서 카르복시기를 제외한 테트라카르복실산 잔기를 나타내며, 이하의 식 (X1) 내지 (X4)로 표현되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기를 포함하는 것이 바람직하다. 그 중에서도, 폴리이미드 수지층(12)의 내열성이 보다 우수한 점에서, X의 총수의 50몰％ 이상(바람직하게는 80 내지 100몰％)이, 이하의 식 (X1) 내지 (X4)로 표현되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기를 포함하는 것이 보다 바람직하다. X의 총수의 실질적으로 전체 수(100몰％)가, 이하의 식 (X1) 내지 (X4)로 표현되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기를 포함하는 것이 더욱 바람직하다. 또한 A는 디아민류에서 아미노기를 제외한 디아민 잔기를 나타내며, 이하의 식 (A1) 내지 (A8)로 표현되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기를 포함하는 것이 바람직하다. 그 중에서도, 폴리이미드 수지층(12)의 내열성이 보다 우수한 점에서, A의 총수의 50몰％ 이상(바람직하게는 80 내지 100몰％)이, 이하의 식 (A1) 내지 (A8)로 표현되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기를 포함하는 것이 보다 바람직하다. A의 총수의 실질적으로 전수(100몰％)가, 이하의 식 (A1) 내지 (A8)로 표현되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기를 포함하는 것이 더욱 바람직하다.
또한 폴리이미드 수지층(12)의 내열성이 보다 우수한 점에서, X의 총수의 80 내지 100몰％가, 이하의 식 (X1) 내지 (X4)로 표현되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기를 포함하고, 또한 A의 총수의 80 내지 100몰％가, 이하의 식 (A1) 내지 (A8)로 표현되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기를 포함하는 것이 바람직하며, X의 총수의 실질적으로 전수(100몰％)가, 이하의 식 (X1) 내지 (X4)로 표현되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기를 포함하고, 또한 A의 총수의 실질적으로 전수(100몰％)가, 이하의 식 (A1) 내지 (A8)로 표현되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기를 포함하는 것이 보다 바람직하다.
Figure pat00002
그 중에서도, 폴리이미드 수지층(12)의 내열성이 보다 우수한 점에서, X로서는, 식 (X1)로 표현되는 기 및 식 (X4)로 표현되는 기가 바람직하고, 식 (X1)로 표현되는 기가 보다 바람직하다.
또한 폴리이미드 수지층(12)의 내열성이 보다 우수한 점에서, A로서는, 식 (A1)로 표현되는 기 및 식(A6)로 표현되는 기가 바람직하고, 식 (A1)로 표현되는 기가 보다 바람직하다.
식 (X1) 내지 (X4)로 표현되는 기와, 식 (A1) 내지 (A8)로 표현되는 기의 적절한 조합을 포함하는 폴리이미드 수지로서는, X가 식 (X1)로 표현되는 기이고 A가 식 (A1)로 표현되는 기인 폴리이미드 수지 1, 및 X가 식 (X4)로 표현되는 기이고 A가 식(A6)로 표현되는 기인 폴리이미드 수지 2를 바람직하게 들 수 있다. 폴리이미드 수지 1의 경우, 내열성이 보다 우수하다. 또한 폴리이미드 수지 2의 경우, 무색 투명성의 관점에서 바람직하다.
폴리이미드 수지 중에 있어서의 상기 식 (1)로 표현되는 반복 단위의 반복 수 (n)은 특별히 제한되지 않지만, 2 이상의 정수인 것이 바람직하고, 폴리이미드 수지층(12)의 내열성 및 도막의 성막성 관점에서 10 내지 10000이 바람직하며, 15 내지 1000이 보다 바람직하다.
상기 폴리이미드 수지는, 내열성을 손상시키지 않는 범위에서, 테트라카르복실산류의 잔기 (X)로서, 하기에 예시되는 기로 이루어지는 군에서 선택되는 1종 이상을 포함하고 있어도 된다. 또한 하기에 예시되는 기를 2종 이상 포함하고 있어도 된다.
Figure pat00003
또한 상기 폴리이미드 수지는, 내열성을 손상시키지 않는 범위에서, 디아민류의 잔기 (A)로서, 하기에 예시되는 기로 이루어지는 군에서 선택되는 1종 이상을 포함하고 있어도 된다. 또한 하기에 예시되는 기를 2종 이상 포함하고 있어도 된다.
Figure pat00004
폴리이미드 수지층(12) 내에 있어서의 폴리이미드 수지의 함유량은 특별히 제한되지 않지만, 폴리이미드 수지층(12)의 내열성이 보다 우수한 점에서, 수지층 전체 질량에 대하여 50 내지 100질량％가 바람직하고, 75 내지 100질량％가 보다 바람직하며, 90 내지 100질량％가 더욱 바람직하다.
폴리이미드 수지층(12) 내에는, 필요에 따라 상기 폴리이미드 수지 이외의 다른 성분(예를 들어 내열성을 저해하지 않는 필러 등)이 포함되어 있어도 된다.
내열성을 저해하지 않는 필러로서는, 섬유형 충전제, 또는 판상, 편린형, 입상, 부정형, 파쇄품 등 비섬유형 충전제를 들 수 있으며, 구체적으로는 예를 들어 유리 섬유, PAN계나 피치계의 탄소 섬유, 스테인레스 섬유, 알루미늄 섬유나 황동 섬유 등의 금속 섬유, 석고 섬유, 세라믹 섬유, 석면 섬유, 지르코니아 섬유, 알루미나 섬유, 실리카 섬유, 산화티타늄 섬유, 탄화규소 섬유, 암면, 티타늄산칼륨 위스커, 티타늄산바륨 위스커, 붕산알루미늄 위스커, 질화규소 위스커, 마이카, 탈크, 카올린, 실리카, 탄산칼슘, 유리 비즈, 유리 플레이크, 유리 마이크로 벌룬, 클레이, 이황화몰리브덴, 월라스토나이트, 산화티타늄, 산화아연, 폴리인산칼슘, 그라파이트, 금속 분말, 금속 플레이크, 금속 리본, 금속 산화물, 카본 분말, 흑연, 카본 플레이크, 편린형 카본, 카본 나노튜브 등을 들 수 있다. 금속 분말, 금속 플레이크, 금속 리본의 금속종의 구체예로서는 은, 니켈, 구리, 아연, 알루미늄, 스테인레스, 철, 황동, 크롬, 주석 등을 예시할 수 있다.
또한 폴리이미드 수지층(12)은, 후술하는 실란 커플링제와 측쇄의 카르복실산이 화학 결합함으로써 밀착력의 제어가 용이해지는 점에서, 폴리아미드산(열경화에 의하여 폴리이미드 수지로 되는 경화성 수지)을 포함하는 층으로 형성되는 것이 바람직하다. 즉, 폴리이미드 수지층(12)은, 폴리아미드산을 포함하는 층에 가열 처리를 실시함으로써 형성된 층인 것이 바람직하고, 나아가, 열경화에 의하여 상기 식 (1)로 표현되는 테트라카르복실산류의 잔기 (X)와 디아민류의 잔기 (A)를 갖는 반복 단위를 포함하는 폴리이미드 수지로 되는 경화성 수지(폴리아미드산)의 층에 가열 처리를 실시함으로써 형성된 층인 것이 보다 바람직하다. 또한 가열 처리는 온도를 바꾸어 단계적으로 실시해도 된다.
또한 폴리이미드 수지층(12)의 표면(12a)(임시 지지체(10)측과는 반대측의 표면)은 실란 커플링제로 처리되어 있다. 바꾸어 말하면 폴리이미드 수지층(12) 표면 상에 실란 커플링제의 층이 배치된다. 또한 실란 커플링제에 의한 처리는 폴리이미드 수지층(12)의 표면(12a) 전체면에 행해도 되고, 일부에 행해도 된다.
사용되는 실란 커플링제의 종류는 특별히 제한되지 않지만, 폴리이미드 수지층을 형성할 때 사용되는 폴리아미드산과 반응할 수 있는 반응성 기를 갖는 것이 바람직하다. 실란 커플링제가 상기 반응성 기를 가지면, 실란 커플링제가 상기 반응성 기를 개재하여 폴리이미드 수지층(12)과 결합을 형성함과 함께, 실란 커플링제에 포함되는 실라놀기를 개재하여 유리 기판(14)과 결합을 형성하여, 양자의 밀착성이 보다 향상된다.
상기 반응성 기로서는, 폴리아미드산 중의 관능기와 반응 가능하면 특별히 제한되지 않지만, 예를 들어 폴리아미드산 중의 카르복실산기 또는 2급 아미노기(-NH-)와 반응 가능한 기를 들 수 있으며, 보다 구체적으로는 1급 아미노기, 2급 아미노기, 수산기, 카르복실산기, 에폭시기 등을 들 수 있다.
실란 커플링제의 적절한 형태로서는, 이하의 식 (3)으로 표현되는 화합물을 들 수 있다.
식 (3) X-L-Si(Y)3
X는 반응성 기를 나타내고, L은 단결합 또는 2가의 연결기를 나타내며, Y는 각각 독립적으로 수산기 또는 가수분해성 기를 나타낸다.
반응성 기의 정의는 상술한 바와 같다.
2가의 연결기로서는, 예를 들어 -O-, -CO-, -NH-, -CO-NH-, -COO-, -O-COO-, 알킬렌기, 아릴렌기, 헤테로환기(헤테로아릴렌기), 및 그들을 조합한 기를 들 수 있다.
가수분해성 기는 실라놀기를 생성할 수 있는 기나 실록산 축합물을 형성할 수 있는 기를 나타내며, 구체적으로는 할로겐기, 알콕시기, 아실옥시기, 이소시아네이트기 등을 들 수 있다. 그 중에서도 알콕시기(탄소수 1 내지 2가 바람직함)를 바람직하게 들 수 있다.
(공정의 수순)
공정 (1)의 수순은, 임시 지지체 상에, 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 형성할 수 있으면 특별히 제한되지 않으며, 공지된 방법을 채용할 수 있다.
그 중에서도, 폴리이미드 수지층과 유리 기판의 밀착성이 보다 우수한 점에서 이하의 2가지 형태가 바람직하며, 형태 X가 보다 바람직하다.
(형태 X) 임시 지지체 상에, 폴리아미드산을 포함하는 조성물을 도포하여, 폴리아미드산을 포함하는 도막을 형성하는 공정 (A)와, 도막 표면 상에 실란 커플링제를 부여하는 공정 (B)와, 도막에 가열 처리를 실시하여, 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (C)를 구비하는 형태
(형태 Y) 임시 지지체 상에 폴리이미드 수지층을 형성하는 공정 (D)와, 폴리이미드 수지층 표면 상에 실란 커플링제를 부여하여, 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (E)를 구비하는 형태
형태 X와 형태 Y의 차이는, 실란 커플링제를 부여하는 시기가 상이한 점에 있다. 형태 X는, 폴리아미드산을 포함하는 도막 상에 실란 커플링제를 부여하고, 그 후 가열 처리(폐환 처리(이미드화 처리))를 실시하여 도막을 경화시켜, 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 형태이다. 한편, 형태 Y는, 일단 폴리이미드 수지층을 제조한 후, 그 폴리이미드 수지층 상에 실란 커플링제를 부여하여, 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 형태이다.
상기 두 가지 형태를 비교했을 때, 형태 X 쪽이, 실란 커플링제의 층과, 폴리아미드산을 포함하는 도막 사이의 계면이 서로 섞이기 쉬워 양자의 밀착성이 우수하고, 그 결과 폴리이미드 수지층과 유리 기판의 밀착성이 보다 우수하다. 또한 실란 커플링제가, 폴리아미드산과 반응할 수 있는 반응성 기를 갖는 경우, 특히 형태 X에 있어서 폴리이미드 수지층과 유리 기판의 밀착성이 보다 우수하다.
이하, 상기 형태 X 및 Y의 수순에 대하여 각각 상세히 설명한다.
(형태 X)
형태 X에서는 먼저, 임시 지지체 상에, 폴리아미드산을 포함하는 조성물을 도포하여, 폴리아미드산을 포함하는 도막을 형성하는 공정 (A)이 실시된다.
이하에서는 먼저, 본 공정에서 사용되는 재료(폴리아미드산 등)에 대하여 상세히 설명한다.
폴리아미드산이란, 열경화에 의하여 폴리이미드 수지로 되는 경화성 수지이며, 테트라카르복실산 2무수물과 디아민류를 반응시켜 얻어지는 폴리아미드산이 바람직하고, 테트라카르복실산 2무수물의 적어도 일부가, 하기 식 (Y1) 내지 (Y4)로 표현되는 화합물로 이루어지는 군에서 선택되는 적어도 1종의 테트라카르복실산 2무수물을 포함하고, 디아민류의 적어도 일부가, 하기 식 (B1) 내지 (B8)로 표현되는 화합물로 이루어지는 군에서 선택되는 적어도 1종의 디아민류를 포함하는 것이 보다 바람직하다.
Figure pat00005
Figure pat00006
또한 폴리아미드산은 통상, 이하 식 (2-1) 및/또는 식 (2-2)로 표현되는 반복 단위를 포함하는 구조식으로서 표현된다. 또한 식 (2-1) 및/또는 식 (2-2) 중 X, A의 정의는, 상술한 바와 같다.
Figure pat00007
테트라카르복실산 2무수물과 디아민류의 반응 조건은 특별히 제한되지 않으며, 폴리아미드산을 효율적으로 합성할 수 있는 점에서, -30 내지 70℃(바람직하게는 -20 내지 40℃)에서 반응시키는 것이 바람직하다.
테트라카르복실산 2무수물과 디아민류의 혼합 비율은 특별히 제한되지 않지만 디아민류 1몰에 대하여 테트라카르복실산 2무수물을, 바람직하게는 0.66 내지 1.5몰, 보다 바람직하게는 0.9 내지 1.1몰, 더욱 바람직하게는 0.97 내지 1.03몰 반응시키는 것을 들 수 있다.
테트라카르복실산 2무수물과 디아민류의 반응 시에는, 필요에 따라 유기 용매를 사용해도 된다. 사용되는 유기 용매의 종류는 특별히 제한되지 않지만, 예를 들어 N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디에틸아세트아미드, N,N-디메틸포름아미드, N,N-디에틸포름아미드, N-메틸카프로락탐, 헥사메틸포스포르아미드, 테트라메틸렌술폰, 디메틸술폭시드, m-크레졸, 페놀, p-클로로페놀, 2-클로로-4-히드록시톨루엔, 디글라임, 트리글라임, 테트라글라임, 디옥산, γ-부티로락톤, 디옥솔란, 시클로헥사논, 시클로펜타논 등이 사용 가능하며, 2종 이상을 병용해도 된다.
상기 반응 시에는, 필요에 따라 상기 식 (Y1) 내지 (Y4)로 표현되는 화합물로 이루어지는 군에서 선택되는 테트라카르복실산 2무수물 이외의 다른 테트라카르복실산 2무수물을 함께 사용해도 된다.
또한 상기 반응 시에는, 필요에 따라 상기 식 (B1) 내지 (B8)로 표현되는 화합물로 이루어지는 군에서 선택되는 디아민류 이외의 다른 디아민류를 함께 사용해도 된다.
폴리아미드산을 포함하는 조성물에는, 필요에 따라 폴리아미드산 이외의 성분이 포함되어 있어도 된다.
예를 들어 조성물에는 용매가 포함되어 있어도 된다. 용매로서는, 특히 폴리아미드산의 용해성의 관점에서 유기 용매가 바람직하다. 사용되는 유기 용매로서는, 상술한 폴리아미드산의 반응 시에 사용되는 유기 용매를 들 수 있다.
또한 조성물 중에 유기 용매가 포함되는 경우, 도막의 두께의 조정, 도포성을 양호하게 할 수 있는 양이면 유기 용매의 함유량은 특별히 제한되지 않지만, 일반적으로 조성물 전체 질량에 대하여 5 내지 95질량％가 바람직하고, 10 내지 90질량％가 보다 바람직하다.
또한 필요에 따라 폴리아미드산의 탈수 폐환을 촉진하기 위한 탈수제 또는 탈수 폐환 촉매를 함께 사용해도 된다. 탈수제로서는, 예를 들어 무수 아세트산, 무수 프로피온산, 무수 트리플루오로아세트산 등의 산 무수물을 사용할 수 있다. 또한 탈수 폐환 촉매로서는, 예를 들어 피리딘, 콜리딘, 루티딘, 트리에틸아민 등의 3급 아민을 사용할 수 있다.
또한 필요에 따라 조성물에는 레벨링제가 포함되어 있어도 된다. 레벨링제란, 도포물의 표면 장력을 저하시켜 피도포물에의 습윤을 개량하는 화합물이다. 레벨링제로서는 일반적인 레벨링제를 사용할 수 있는데, 예를 들어 불소계 레벨링제(예를 들어 불소계 계면 활성제), 아크릴계 레벨링제, 실리콘계 레벨링제(예를 들어 실리콘계 계면 활성제) 등을 들 수 있으며, 이들 중 1종 또는 2종 이상을 사용할 수 있다.
임시 지지체 표면 상에 조성물을 도포하는 방법은 특별히 한정되지 않으며, 공지된 방법을 사용할 수 있다. 예를 들어 스프레이 코트법, 다이 코트법, 스핀 코트법, 딥 코트법, 롤 코트법, 바 코트법, 스크린 인쇄법, 그라비아 코트법 등을 들 수 있다.
상기 처리에 의하여 얻어지는 도막의 두께는 특별히 제한되지 않으며, 상술한, 적절한 두께의 폴리이미드 수지층이 얻어지도록 적절히 조정된다.
상기 도포 후 필요에 따라, 도막 중에 포함되는 휘발 성분(예를 들어 용매)을 제거하기 위하여 건조 처리를 실시해도 된다. 건조 처리의 방법은, 폴리아미드산의 폐환 반응(이미드화 반응)이 진행되지 않는 방법이면 특별히 제한되지 않는다. 예를 들어 가열 처리를 실시하는 방법이나 풍건 처리를 실시하는 방법 등을 들 수 있다.
가열 처리의 조건은, 사용되는 폴리아미드산의 구조에 따라 상이하지만, 가열 온도로서는 통상 40 내지 200℃가 바람직하고, 수지층의 발포가 억제되는 점에서 40 내지 150℃가 바람직하다. 특히 상기 가열 온도의 범위에 있어서, 용매의 비점 미만으로 가열하는 것이 바람직하다. 가열 시간으로서는, 사용되는 폴리아미드산의 구조에 따라 적절히 최적의 시간이 선택되지만, 폴리아미드산의 해중합을 보다 방지할 수 있는 관점에서 5 내지 60분이 바람직하고, 10 내지 30분이 보다 바람직하다.
가열의 분위기는 특별히 제한되지 않으며, 예를 들어 대기 중, 진공 하 또는 불활성 가스 하에서 실시된다. 진공 하에서 실시하면, 낮은 온도에서 가열하더라도 보다 단시간에 휘발 성분을 제거할 수 있고, 또한 폴리아미드산의 해중합을 보다 제어할 수 있기 때문에 바람직하다.
또한 건조 처리는 상이한 온도 조건에서 단계적으로 실시해도 된다.
다음으로, 상기 공정 (A)에서 얻어진, 폴리아미드산을 포함하는 도막 표면 상에 실란 커플링제를 부여하는 공정 (B)가 실시된다.
실란 커플링제를 부여하는 방법은 특별히 제한되지 않으며, 공지된 방법을 채용할 수 있다. 예를 들어 실란 커플링제를 포함하는 조성물을 도막 표면 상에 부여하는 방법(도포 방법)이나, 실란 커플링제를 포함하는 조성물 중에, 상기 도막이 구비된 지지체를 침지시키는 방법(침지 방법)을 들 수 있다. 그 중에서도, 실란 커플링제의 부여량의 조정이 용이한 점에서 도포 방법이 바람직하다. 도포 방법에 있어서, 실란 커플링제를 포함하는 조성물을 도포하는 방법은 특별히 제한되지 않으며, 상술한, 폴리아미드산을 포함하는 조성물을 도포하는 방법을 들 수 있다.
실란 커플링제를 포함하는 조성물에는, 상술한 실란 커플링제가 포함된다.
또한 실란 커플링제를 포함하는 조성물에는, 필요에 따라 용매가 포함되어 있어도 된다. 용매의 종류는, 상기 폴리아미드산을 포함하는 조성물에 포함되어 있어도 되는 용매를 들 수 있다.
또한 상기 실란 커플링제의 부여 후 필요에 따라, 도막 중에 포함되는 휘발 성분(예를 들어 용매)을 제거하기 위하여 건조 처리를 실시해도 된다. 건조 처리의 방법은, 폴리아미드산의 폐환 반응(이미드화 반응)이 급속히 진행되지 않는 방법이면 특별히 제한되지 않는다. 예를 들어 가열 처리를 실시하는 방법이나 풍건 처리를 실시하는 방법 등을 들 수 있다. 가열 처리의 조건으로서는, 상술한 공정 (A)에서 실시해도 되는 가열 처리의 조건(가열 온도, 가열 시간, 분위기)을 들 수 있다.
다음으로, 공정 (B)에서 얻어진, 표면에 실란 커플링제가 부여된 폴리아미드산을 포함하는 도막에 가열 처리를 실시하여, 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (C)가 실시된다. 본 공정 (C)에 있어서는, 소위 폐환 반응(이미드화 반응)이 진행된다.
본 공정 (C)에서의 가열 온도는 특별히 제한되지 않지만 250 내지 500℃인 것이 바람직하고, 잔류 용매율이 낮아짐과 함께 이미드화율이 보다 상승하여 본 발명의 효과가 보다 우수한 점에서 300 내지 450℃가 보다 바람직하다.
가열 시간은 특별히 제한되지 않으며, 사용되는 폴리아미드산의 구조에 따라 적절히 최적의 시간이 선택되지만, 잔류 용매율이 낮아짐과 함께 이미드화율이 보다 상승하여 본 발명의 효과가 보다 우수한 점에서 15 내지 120분이 바람직하고, 30 내지 60분이 보다 바람직하다.
가열의 분위기는 특별히 제한되지 않으며, 예를 들어 대기 중 하, 진공 하 또는 불활성 가스 하에서 실시된다.
또한 가열 처리는 상이한 온도에서 단계적으로 실시해도 된다.
상기 공정 (C)를 거침으로써, 폴리이미드 수지를 포함하는 폴리이미드 수지층이 형성된다.
폴리이미드 수지의 이미드화율은 특별히 제한되지 않지만, 폴리이미드 수지층의 내열성이 보다 우수한 점에서 99.0％ 이상이 바람직하고, 99.5％ 이상이 보다 바람직하다.
이미드화율의 측정 방법은, 폴리아미드산을 질소 분위기 하에서 350℃에서 2시간 가열했을 경우를 100％의 이미드화율로 하여, 폴리아미드산의 IR에 의한 스펙트럼에 있어서 가열 처리 전후에 불변하는 피크 강도(예를 들어 벤젠환 유래의 피크: 약 1500㎝-1)에 대한, 이미드카르보닐기 유래의 피크: 약 1780㎝-1의 피크 강도의 강도비에 의해 구한다.
(형태 Y)
형태 Y에서는 먼저, 임시 지지체 상에 폴리이미드 수지층을 형성하는 공정 (D)가 실시된다.
폴리이미드 수지층을 형성하는 방법은 특별히 제한되지 않으며, 공지된 방법을 채용할 수 있다. 예를 들어 상술한 폴리아미드산을 포함하는 조성물을 임시 지지체 상에 도포하여 도막을 형성하고, 그 후 가열 처리를 실시하여 폴리이미드 수지층을 얻는 방법(방법 1)이나, 폴리이미드 수지층을 포함하는 조성물을 임시 지지체 상에 도포하고, 필요에 따라 건조 처리를 실시하여 폴리이미드 수지층을 얻는 방법(방법 2) 등을 들 수 있다. 그 중에서도, 폴리이미드 수지층의 두께의 조정이 보다 용이한 점에서 상기 방법 1이 바람직하다. 또한 방법 1은, 상술한 형태 X 중의 공정 (A)와 공정 (C)를 실시하는 형태에 해당하며, 각각의 수순·조건은 상기 공정 (A) 및 공정 (C)와 같다.
다음으로, 공정 (D)에서 얻어진 폴리이미드 수지층 표면 상에 실란 커플링제를 부여하여, 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (E)가 실시된다.
실란 커플링제를 부여하는 방법은 특별히 제한되지 않으며, 예를 들어 상술한 형태 X에서의 공정 (B)와 마찬가지의 수순을 들 수 있다.
<공정 (2): 유리 기판 적층 공정 S104>
공정 (2)는, 상기 공정 (1)에서 얻어진 폴리이미드 수지층 상에 두께 0.2㎜ 이하의 유리 기판을 배치하여 유리 적층체를 얻는 공정이다. 도 2의 (B)에 도시한 바와 같이, 본 공정을 실시함으로써, 폴리이미드 수지층(12)의 실란 커플링제로 처리된 표면(12a) 상에 유리 기판(14)이 배치되어, 임시 지지체(10)와 폴리이미드 수지층(12)과 유리 기판(14)을 이 순서대로 갖는 유리 적층체(100)가 얻어진다. 또한 폴리이미드 수지층(12)과 유리 기판(14)이 실란 커플링제를 개재하여 밀착된다.
이하에서는 먼저, 본 공정에서 사용되는 부재·재료에 대하여 상세히 설명하고, 그 후속 공정의 수순에 대하여 상세히 설명한다.
(유리 기판)
유리 기판(14)은, 제1 주면(14a)이 폴리이미드 수지층(12)과 접하며, 폴리이미드 수지층(12)측과는 반대측의 제2 주면(14b)에 전자 디바이스용 부재가 설치된다. 즉, 유리 기판(14)은, 후술하는 전자 디바이스를 형성하기 위하여 사용되는 기판이다.
유리 기판(14)의 종류는 일반적인 것이어도 되며, 예를 들어 LCD, OLED와 같은 표시 장치용 유리 기판 등을 들 수 있다. 유리 기판(14)은 내약품성, 내투습성이 우수하고, 또한 열수축률이 낮다. 열수축률의 지표로서는, JIS R 3102(1995년 개정)에 규정되어 있는 선팽창 계수가 사용된다.
유리 기판(14)의 선팽창 계수가 크면, 후술하는 부재 형성 공정은 가열 처리를 수반하는 경우가 많으므로 다양한 문제가 발생하기 쉽다. 예를 들어 유리 기판(14) 상에 TFT(박막 트랜지스터)를 형성하는 경우, 가열 하에서 TFT가 형성된 유리 기판(14)을 냉각하면, 유리 기판(14)의 열수축에 의하여 TFT의 위치 어긋남이 과대해질 우려가 있다.
유리 기판(14)은, 유리 원료를 용융시키고 용융 유리를 판상으로 성형하여 얻어진다. 이러한 성형 방법은 일반적인 것이어도 되며, 예를 들어 플로트법, 퓨전법, 슬롯 다운드로우법, 푸르콜법, 러버스법 등이 사용된다. 또한 특히 두께가 얇은 유리 기판(14)은, 일단 판상으로 성형한 유리를 성형 가능 온도로 가열하고, 연신 등의 수단으로 잡아 늘여 얇게 하는 방법(리드로우법)으로 성형하여 얻어진다.
유리 기판(14)의 유리 종류는 특별히 한정되지 않지만, 무알칼리 붕규산 유리, 붕규산 유리, 소다 석회 유리, 고(高)실리카 유리, 그 외의 산화규소를 주된 성분으로 하는 산화물계 유리가 바람직하다. 산화물계 유리로서는, 산화물 환산에 의한 산화규소의 함유량이 40 내지 90질량％인 유리가 바람직하다.
유리 기판(14)의 유리로서는, 전자 디바이스용 부재의 종류나 그 제조 공정에 적합한 유리가 채용된다. 예를 들어 액정 패널용 유리 기판은, 알칼리 금속 성분의 용출이 액정에 영향을 주기 쉬우므로, 알칼리 금속 성분을 실질적으로 포함하지 않는 유리(무알칼리 유리)를 포함한다(단, 통상, 알칼리 토금속 성분은 포함됨). 이와 같이 유리 기판(14)의 유리는, 적용되는 디바이스의 종류 및 그 제조 공정에 기초하여 적절히 선택된다.
유리 기판(14)의 두께는 0.2㎜ 이하이고, 유리 기판(14)의 박형화 및/또는 경량화의 관점에서 0.15㎜ 이하인 것이 바람직하며, 보다 바람직하게는 0.10㎜ 이하이다. 0.2㎜ 이하의 경우, 유리 기판(14)에 양호한 가요성을 부여하는 것이 가능하다. 0.15㎜ 이하의 경우, 유리 기판(14)을 롤형으로 권취하는 것이 가능하다.
또한 유리 기판(14)의 두께는, 유리 기판(14)의 제조가 용이한 점, 유리 기판(14)의 취급이 용이한 점 등의 이유로 0.03㎜ 이상인 것이 바람직하다.
또한 유리 기판(14)은 2층 이상을 포함하고 있어도 되며, 이 경우, 각각의 층을 형성하는 재료는 동종 재료여도 되고 이종 재료여도 된다. 또한 이 경우, 「유리 기판(14)의 두께」는 모든 층의 합계의 두께를 의미하는 것으로 한다.
(공정의 수순)
유리 기판(14)을 폴리이미드 수지층(12) 표면 상(폴리이미드 수지층(12)의 임시 지지체(10)측과는 반대측의 표면 상)에 적층하는 방법은 특별히 제한되지 않으며, 공지된 방법을 채용할 수 있다.
예를 들어 상압 환경 하에서 폴리이미드 수지층(12)의 표면 상에 유리 기판(14)을 중첩시키는 방법을 들 수 있다. 또한 필요에 따라 폴리이미드 수지층(12)의 표면 상에 유리 기판(14)을 중첩시킨 후, 롤이나 프레스를 사용하여 폴리이미드 수지층(12)에 유리 기판(14)을 압착시켜도 된다. 롤 또는 프레스에 의한 압착에 의하여, 폴리이미드 수지층(12)과 유리 기판(14)의 층 사이에 혼입되어 있는 기포가 비교적 용이하게 제거되므로 바람직하다.
진공 라미네이트법이나 진공 프레스법에 의하여 압착하면 기포의 혼입의 억제나 양호한 밀착의 확보가 행해지므로 보다 바람직하다. 진공 하에서 압착함으로써, 미소한 기포가 잔존했을 경우에도 가열에 의하여 기포가 성장하는 일이 없어, 유리 기판(14)의 왜곡 결함으로 이어지기 어렵다는 이점도 있다. 또한 진공 가열 하에서 압착함으로써 보다 기포가 잔존하기 어렵다.
유리 기판(14)을 적층할 때는, 폴리이미드 수지층(12)에 접촉하는 유리 기판(14)의 표면을 충분히 세정하여 클린도가 높은 환경에서 적층하는 것이 바람직하다. 클린도가 높을수록 유리 기판(14)의 평탄성은 양호해지므로 바람직하다.
또한 유리 기판(14)을 적층한 후, 필요에 따라 프리 어닐링 처리(가열 처리)를 행해도 된다. 상기 프리 어닐링 처리를 행함으로써, 적층된 유리 기판(14)의 폴리이미드 수지층(12)에 대한 밀착성이 향상되어, 후술하는 공정 (4) 시에 전자 디바이스용 부재의 위치 어긋남 등이 발생하기 어려워져, 전자 디바이스의 생산성이 향상된다.
프리 어닐링 처리의 조건은, 사용되는 폴리이미드 수지층(12)의 종류에 따라 적절히 최적의 조건이 선택되지만, 유리 기판(14)과 폴리이미드 수지층(12) 사이의 박리 강도를 보다 적절한 것으로 하는 점에서 200℃ 이상(바람직하게는 200 내지 400℃)에서 5분간 이상(바람직하게는 5 내지 30분간) 가열 처리를 행하는 것이 바람직하다.
(유리 적층체)
상기 공정을 거쳐 얻어지는 본 발명의 유리 적층체(100)는 다양한 용도에 사용할 수 있으며, 예를 들어 후술하는 표시 장치용 패널, PV, 박막 2차 전지, 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품을 제조하는 용도 등을 들 수 있다. 또한 상기 용도에서는, 유리 적층체(100)가 고온 조건(예를 들어 400℃ 이상)에 노출되는(예를 들어 1시간 이상) 경우가 많다.
여기서 표시 장치용 패널이란, LCD, OLED, 전자 페이퍼, 플라즈마 디스플레이 패널, 필드 에미션 패널, 양자 도트 LED 패널, MEMS(Micro Electro Mechanical Systems) 셔터 패널 등이 포함된다
이 유리 적층체(100)는 공정 (4)까지 사용된다. 즉, 이 유리 적층체(100)는, 그 유리 기판(14)의 제2 주면(14b) 표면 상에 액정 표시 장치 등의 전자 디바이스용 부재가 형성되기까지 사용된다. 그 후, 전자 디바이스용 부재가 형성된 유리 적층체는 임시 지지체(10)와 전자 디바이스로 분리되고, 임시 지지체(10)는 전자 디바이스를 구성하는 부분으로 되지는 않는다.
또한 유리 적층체(100)에 있어서, 폴리이미드 수지층(12)은 유리 기판(14) 상에 고정되어 있으며, 임시 지지체(10)는 폴리이미드 수지층(12)에 박리 가능하게 밀착된다. 본 발명에 있어서, 상기의 고정과 박리 가능한 밀착은 박리 강도(즉, 박리에 필요로 하는 응력)에 차이가 있으며, 고정은 밀착에 비하여 박리 강도가 큰 것을 의미한다. 즉, 폴리이미드 수지층(12)과 유리 기판(14)의 계면의 박리 강도가, 폴리이미드 수지층(12)과 임시 지지체(10)의 계면의 박리 강도보다 커진다. 바꾸어 말하면 박리 가능한 밀착이란, 박리 가능한 동시에, 고정되어 있는 면의 박리를 발생시키지 않고 박리 가능한 것도 의미한다.
보다 구체적으로는, 유리 기판(14)과 폴리이미드 수지층(12)의 계면은 박리 강도 (x)를 가지며, 유리 기판(14)과 폴리이미드 수지층(12)의 계면에 박리 강도 (x)를 초과하는 박리 방향의 응력이 가해지면, 유리 기판(14)과 폴리이미드 수지층(12)의 계면이 박리된다. 폴리이미드 수지층(12)과 임시 지지체(10)의 계면은 박리 강도 (y)를 가지며, 폴리이미드 수지층(12)과 임시 지지체(10)의 계면에 박리 강도 (y)를 초과하는 박리 방향의 응력이 가해지면, 폴리이미드 수지층(12)과 임시 지지체(10)의 계면이 박리된다.
유리 적층체(100)(후술하는 부재가 구비된 유리 적층체도 의미함)에 있어서는, 상기 박리 강도 (x)는 상기 박리 강도 (y)보다 높다. 따라서 유리 적층체(100)에 임시 지지체(10)와 유리 기판(14)을 박리하는 방향의 응력이 가해지면, 본 발명의 유리 적층체(100)는 임시 지지체(10)와 폴리이미드 수지층(12)의 계면에서 박리되어, 임시 지지체(10)와, 폴리이미드 수지층(12) 및 유리 기판(14)을 포함하는 적층체로 분리된다.
또한 폴리이미드 수지층(12)과 유리 기판(14)의 밀착성은, 상술한 실란 커플링제에 의하여 높아져 있다.
<공정 (3): 부재 형성 공정 S106>
공정 (3)은, 공정 (2)에서 얻어진 유리 적층체 중의 유리 기판의 표면 상에 전자 디바이스용 부재를 배치하여, 부재가 구비된 유리 적층체를 얻는 공정이다. 도 2의 (C)에 도시한 바와 같이, 본 공정을 실시함으로써 유리 기판의 제2 표면(14b) 상(폴리이미드 수지층(12)과는 반대측의 표면 상)에 전자 디바이스용 부재(16)가 배치되어, 임시 지지체(10)와 폴리이미드 수지층(12)과 유리 기판(14)과 전자 디바이스용 부재(16)를 이 순서대로 갖는, 부재가 구비된 유리 적층체(110)가 얻어진다.
이하에서는 먼저, 본 공정에서 사용되는 전자 디바이스용 부재(16)에 대하여 상세히 설명하고, 그 후속 공정의 수순에 대하여 상세히 설명한다.
(전자 디바이스용 부재(기능성 소자))
전자 디바이스용 부재(16)는, 유리 적층체(100) 내의 유리 기판(14) 상에 형성되어, 전자 디바이스의 적어도 일부를 구성하는 부재이다. 보다 구체적으로는, 전자 디바이스용 부재(16)로서는, 표시 장치용 패널, 태양 전지, 박막 2차 전지, 또는 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품 등에 사용되는 부재(예를 들어 표시 장치용 부재, 태양 전지용 부재, 박막 2차 전지용 부재, 전자 부품용 회로)를 들 수 있다.
예를 들어 태양 전지용 부재로서는, 실리콘형에서는, 정극의 산화주석 등 투명 전극, p층/i층/n층으로 표현되는 실리콘층 및 부극의 금속 등을 들 수 있으며, 그 외에 화합물형, 색소 증감형, 양자 도트형 등에 대응하는 각종 부재 등을 들 수 있다.
또한 박막 2차 전지용 부재로서는, 리튬 이온형에서는, 정극 및 부극의 금속 또는 금속 산화물 등의 투명 전극, 전해질층의 리튬 화합물, 집전층의 금속, 밀봉층으로서의 수지 등을 들 수 있으며, 그 외에 니켈 수소형, 중합체형, 세라믹스 전해질형 등에 대응하는 각종 부재 등을 들 수 있다.
또한 전자 부품용 회로로서는, CCD나 CMOS에서는, 도전부의 금속, 절연부의 산화규소나 질화규소 등을 들 수 있으며, 그 외에 압력 센서·가속도 센서 등 각종 센서나 리지드 프린트 기판, 플렉시블 프린트 기판, 리지드 플렉시블 프린트 기판 등에 대응하는 각종 부재 등을 들 수 있다.
(공정의 수순)
상술한 부재가 구비된 유리 적층체(110)의 제조 방법은 특별히 한정되지 않으며, 전자 디바이스용 부재의 구성 부재의 종류에 따라, 종래 공지된 방법으로 유리 적층체(100)의 유리 기판(14)의 제2 주면(14b) 표면 상에 전자 디바이스용 부재(16)를 형성한다.
또한 전자 디바이스용 부재(16)는, 유리 기판(14)의 제2 주면(14b)에 최종적으로 형성되는 부재의 전부(이하, 「전체 부재」라고 함)가 아니라, 전체 부재의 일부(이하, 「부분 부재」라고 함)여도 된다. 임시 지지체(10)를 박리하여 얻어지는, 부분 부재가 구비된 유리 기판을, 그 후의 공정에서, 전체 부재가 구비된 유리 기판(후술하는 전자 디바이스에 상당함)으로 할 수도 있다.
또한 전체 부재가 구비된 적층체를 조립하고, 그 후 전체 부재가 구비된 적층체로부터 임시 지지체(10)를 박리하여 전자 디바이스를 제조할 수도 있다. 또한 전체 부재가 구비된 적층체를 2장 사용하여 전자 디바이스를 조립하고, 그 후 전체 부재가 구비된 적층체로부터 2매의 임시 지지체(10)를 박리하여, 2매의 유리 기판을 갖는 전자 디바이스를 제조할 수도 있다.
예를 들어 OLED를 제조하는 경우를 예로 들면, 유리 적층체(100)의 유리 기판(14)의 폴리이미드 수지층(12)측과는 반대측의 표면 상(유리 기판(14)의 제2 주면(14b)에 해당함)에 유기 EL 구조체를 형성하기 위하여, 투명 전극을 형성하거나, 투명 전극을 형성한 면 상에 홀 주입층·홀 수송층·발광층·전자 수송층 등을 더 증착하거나, 이면 전극을 형성하거나, 밀봉판을 사용하여 밀봉하는 등의 각종 층 형성이나 처리가 행해진다. 이들 층 형성이나 처리로서 구체적으로는, 예를 들어 성막 처리, 증착 처리, 밀봉판의 접착 처리 등을 들 수 있다.
또한 예를 들어 TFT-LCD를 제조하는 경우에는, 유리 적층체(100)의 유리 기판(14)의 제2 주면(14b) 상에 레지스트액을 사용하여, CVD법 및 스패터법 등 일반적인 성막법에 의하여 형성되는 금속막 및 금속 산화막 등에 패턴 형성하여 박막 트랜지스터(TFT)를 형성하는 TFT 형성 공정과, 다른 유리 적층체(100)의 유리 기판(14)의 제2 주면(14b) 상에, 레지스트액을 패턴 형성에 사용하여 컬러 필터(CF)를 형성하는 CF 형성 공정과, TFT 형성 공정에서 얻어진, TFT가 구비된 적층체와, CF 형성 공정에서 얻어진, CF가 구비된 적층체를 적층하는 접합 공정 등의 각종 공정을 갖는다.
TFT 형성 공정이나 CF 형성 공정에서는, 주지의 포토리소그래피 기술이나 에칭 기술 등을 사용하여 유리 기판(14)의 제2 주면(14b)에 TFT나 CF를 형성한다. 이때, 패턴 형성용 코팅액으로서 레지스트액이 사용된다.
또한 TFT나 CF를 형성하기 전에, 필요에 따라 유리 기판(14)의 제2 주면(14b)을 세정해도 된다. 세정 방법으로서는, 주지의 드라이 세정이나 웨트 세정을 사용할 수 있다.
접합 공정에서는, TFT가 구비된 적층체의 박막 트랜지스터 형성면과, CF가 구비된 적층체의 컬러 필터 형성면을 대향시켜, 밀봉제(예를 들어 셀 형성용 자외선 경화형 밀봉제)를 사용하여 접합한다. 그 후, TFT가 구비된 적층체와 CF가 구비된 적층체에서 형성된 셀 내에 액정재를 주입한다. 액정재를 주입하는 방법으로서는, 예를 들어 감압 주입법, 적하 주입법이 있다.
<공정 (4): 분리 공정 S108>
공정 (4)는, 공정 (3)에서 얻어진, 부재가 구비된 유리 적층체로부터 임시 지지체를 제거하여, 폴리이미드 수지층과 유리 기판과 전자 디바이스용 부재를 포함하는 전자 디바이스를 얻는 공정이다. 도 2의 (D)에 도시한 바와 같이, 상기 공정 (3)에서 얻어진, 부재가 구비된 유리 적층체(110)로부터, 임시 지지체(10)와 폴리이미드 수지층(12)의 계면을 박리면으로 하여 임시 지지체(10)를 분리 제거하여, 폴리이미드 수지층(12)과 유리 기판(14)과 전자 디바이스용 부재(16)를 포함하는 전자 디바이스(120)를 얻는 공정이다.
박리 시의 유리 기판(14) 상의 전자 디바이스용 부재(16)가, 필요한 전체 구성 부재의 형성의 일부인 경우에는, 분리 후 나머지 구성 부재를 유리 기판(14) 상에 형성할 수도 있다.
임시 지지체(10)와 전자 디바이스(120)를 분리하는 방법은 특별히 한정되지 않는다. 구체적으로는, 예를 들어 임시 지지체(10)와 폴리이미드 수지층(12)의 계면에 예리한 칼날형의 것을 삽입하여 박리의 계기를 부여한 후, 물과 압축 공기의 혼합 유체를 분사하거나 하여 박리할 수 있다. 바람직하게는, 부재가 구비된 유리 적층체(110)의 임시 지지체(10)가 상측, 전자 디바이스용 부재(16)측이 하측으로 되도록 정반 상에 설치하여, 전자 디바이스용 부재(16)측을 정반 상에 진공 흡착하고, 이 상태에서 먼저 칼날을, 임시 지지체(10)-폴리이미드 수지층(12) 계면에 침입시킨다. 그리고 그 후에 임시 지지체(10)측을 복수의 진공 흡착 패드로 흡착하고, 칼날을 삽입한 개소 부근부터 순서대로 진공 흡착 패드를 상승시킨다. 그와 같이 하면 임시 지지체(10)와 폴리이미드 수지층(12)의 계면에 공기층이 형성되고 그 공기층이 계면의 전체면으로 퍼져, 임시 지지체(10)를 용이하게 박리할 수 있다.
또한 임시 지지체(10)와 전자 디바이스(120)를 분리할 때는, 임시 지지체(10)와 폴리이미드 수지층(12)의 계면에 박리 보조제를 분사하면서 박리하는 것이 바람직하다. 박리 보조제란, 상술한 물 등의 용매를 의미한다. 사용되는 박리 보조제로서는, 물이나 유기 용매(예를 들어 에탄올), 또는 그들의 혼합물 등을 들 수 있다.
또한 부재가 구비된 유리 적층체(110)로부터 임시 지지체(10)를 분리할 시에는 이오나이저에 의한 분사나 습도를 제어함으로써, 폴리이미드 수지층(12)의 조각이 임시 지지체(10)에 정전 흡착되는 것을 보다 억제할 수 있다.
상술한 전자 디바이스(120)의 제조 방법은, 휴대 전화나 PDA와 같은 모바일 단말기에 사용되는 소형 표시 장치의 제조에 적합하다. 표시 장치는 주로 LCD 또는 OLED이며, LCD로서는 TN형, STN형, FE형, TFT형, MIM형, IPS형, VA형 등을 포함한다. 기본적으로 패시브 구동형, 액티브 구동형 중 어느 쪽 표시 장치의 경우에도 적용할 수 있다.
상기 방법으로 제조된 전자 디바이스(120)로서는, 유리 기판과 표시 장치용 부재를 갖는 표시 장치용 패널, 유리 기판과 태양 전지용 부재를 갖는 태양 전지, 유리 기판과 박막 2차 전지용 부재를 갖는 박막 2차 전지, 유리 기판과 전자 디바이스용 부재를 갖는 전자 부품 등을 들 수 있다. 표시 장치용 패널로서는, 액정 패널, 유기 EL 패널, 플라즈마 디스플레이 패널, 필드 에미션 패널 등을 포함한다.
[제2 실시 형태]
도 3은, 본 발명의 전자 디바이스의 제조 방법의 제2 실시 형태에 있어서의 제조 공정을 도시하는 흐름도이다. 도 3에 도시한 바와 같이, 전자 디바이스의 제조 방법은, 임시 지지체 상에 소정의 폴리이미드 수지층을 배치하는 폴리이미드 수지층 형성 공정 S102(공정 (1)에 해당함), 폴리이미드 수지층의 외형 치수보다 작은 외형 치수를 갖는 유리 기판을, 폴리이미드 수지층에 유리 기판과 접촉하지 않는 주연 영역이 남도록 폴리이미드 수지층 상에 적층하는 유리 기판 적층 공정 S110(공정 (2')에 해당함), 유리 기판의 외주연을 따라 폴리이미드 수지층 및 임시 지지체를 절단하는 절단 공정 S112(공정 (5)에 해당함), 유리 기판 상에 전자 디바이스용 부재를 배치하는 부재 형성 공정 S106(공정 (3)에 해당함), 전자 디바이스를 분리하여 얻는 분리 공정 S108(공정 (4))을 구비한다.
또한 도 4의 (A) 내지 (E)는 본 발명의 전자 디바이스의 제조 방법의 제2 실시 형태에 있어서의 각 제조 공정을 순서대로 도시하는 모식적 단면도이다.
도 3에 도시하는 각 공정은, 유리 기판 적층 공정 S110 및 절단 공정 S112의 점을 제외하면 도 1에 도시하는 공정과 마찬가지의 수순이며, 동일한 공정에는 동일한 참조 부호를 붙여 그 설명을 생략하고, 주로 유리 기판 적층 공정 S110 및 절단 공정 S112에 대하여 설명한다.
<공정 (2'): 유리 기판 적층 공정 S110>
공정 (2')은, 폴리이미드 수지층의 외형 치수보다 작은 외형 치수를 갖는 유리 기판을, 폴리이미드 수지층에 유리 기판과 접촉하지 않는 주연 영역이 남도록 폴리이미드 수지층 상에 적층하여 유리 적층체를 얻는 공정이다. 도 4의 (A)에 도시한 바와 같이, 폴리이미드 수지층 형성 공정 S102에서 임시 지지체(10) 상에 폴리이미드 수지층(12)을 배치하고, 다음으로, 도 4의 (B)에 도시한 바와 같이 본 공정 S110을 실시함으로써, 폴리이미드 수지층(12) 상에 폴리이미드 수지층(12)의 외형 치수보다 작은 외형 치수를 갖는 유리 기판(14)을 배치한다. 유리 기판(14)은, 폴리이미드 수지층(12)에 유리 기판(14)과 접촉하지 않는 주연 영역이 남도록 폴리이미드 수지층 상에 적층된다. 바꾸어 말하면 유리 기판(14)은, 유리 기판(14)의 외주에 폴리이미드 수지층(12)이 노출되도록 폴리이미드 수지층(12) 상에 적층된다.
보다 구체적으로는, 도 5의 (A)에 도시한 바와 같이 폴리이미드 수지층(12)에 유리 기판(14)과 접촉하지 않는 주연 영역(12b)이 남도록, 유리 기판(14)을 폴리이미드 수지층(12) 상에 적층한다. 즉, 유리 기판(14)의 외주연의 모든 변이 폴리이미드 수지층(12)의 외주연에 접촉하지 않도록 유리 기판(14)을 폴리이미드 수지층(12) 상에 적층한다.
일반적으로 폴리이미드 수지층(12)의 노출 표면에는, 그 표면 장력의 영향에 의하여 주연부 부근에 볼록부가 발생하기 쉽다(도 5의 (B) 참조). 유리 기판(14)을 적층할 때 그러한 볼록부와 접촉하면, 유리 기판(14)의 중앙부가 오목해지도록 만곡되어 유리 기판(14)의 평탄성이 손상되는 경우가 있다(도 5의 (C) 참조). 유리 기판(14)의 평탄성이 손상됨으로써, 유리 기판(14) 상에 배치되는 전자 디바이스용 부재의 위치 어긋남 등이 발생할 우려가 있고, 그 결과, 전자 디바이스의 수율의 저하를 일으킬 우려가 있다.
따라서 폴리이미드 수지층(12)의 외형보다 작은 외형을 갖는 유리 기판(14)을 사용함으로써, 상기 볼록부와 접촉시키지 않고 유리 기판(14)을 폴리이미드 수지층(12)과 접촉시킬 수 있다. 그 결과, 유리 기판(14)의 휨의 발생이 억제되어 전자 디바이스의 수율 저하가 억제된다.
상기 형태에 있어서, 폴리이미드 수지층(12)의 외형은 유리 기판(14)의 외형보다 크다. 폴리이미드 수지층(12)의, 유리 기판(14)과 접촉하는 영역의 면적 A와 폴리이미드 수지층(12)의 전체 면적 B의 비(면적 A/전체 면적 B)는 0.98 이하인 것이 바람직하고, 0.95 이하인 것이 보다 바람직하다. 상기 범위 내이면 유리 기판(14)의 휨의 발생이 보다 억제된다. 하한은 특별히 제한되지 않지만 생산성 등의 관점에서 0.75 이상인 것이 바람직하고, 0.80 이상인 것이 보다 바람직하다.
또한 유리 기판(14)의 외주연으로부터 폴리이미드 수지층(12)의 외주연까지의 길이는 10㎜ 이상이 바람직하고, 15㎜ 이상이 보다 바람직하다. 상기 범위 내이면 폴리이미드 수지층(12)의 두께 불균일의 발생이 보다 억제된다. 상한은 특별히 제한되지 않지만, 생산성 등의 관점에서 100㎜ 이하가 바람직하다.
또한 유리 기판(14)의 적층 방법으로서는, 상술한 제1 실시 형태의 공정 (2)의 방법을 들 수 있다.
본 공정을 실시함으로써, 임시 지지체(10)와 폴리이미드 수지층(12)과 유리 기판(14)을 구비하는 유리 적층체(200)가 얻어진다.
<공정 (5): 절단 공정 S112>
공정 (5)은, 유리 기판의 외주연을 따라, 상기 공정 (2')에서 얻어진 유리 적층체 중의 폴리이미드 수지층 및 임시 지지체를 절단하는 공정이다. 바꾸어 말하면, 유리 적층체 중의 임시 지지체 및 폴리이미드 수지층의 각각의 외주부를 절단하여, 임시 지지체, 폴리이미드 수지층 및 유리 기판의 각각의 외주연의 전체 둘레를 정렬시키는 공정이다. 보다 구체적으로는, 도 4의 (C)에 도시한 바와 같이 본 공정 S112에 의하여, 유리 기판(14)의 외주연을 따라 임시 지지체(10) 및 폴리이미드 수지층(12)이 절단되어, 절단 후 적층체(300)(절단 처리가 실시된 적층체)가 얻어진다.
임시 지지체(10) 및 폴리이미드 수지층(12)을 절단하는 방법은 특별히 제한되지 않으며, 공지된 방법(커터에 의한 절단, 레이저에 의한 절단 등)을 채용할 수 있다. 예를 들어 일본 특허 공개 제2013-82182호 공보의 단락 0079 내지 0095에 기재된 방법을 들 수 있다.
상기 공정 (5) 후, 상술한 공정 (3)을 실시함으로써, 도 4의 (D)에 도시한 바와 같이 유리 기판(14) 상에 전자 디바이스용 부재(16)가 배치되어, 부재가 구비된 유리 적층체(110)가 형성된다. 또한 상술한 공정 (4)를 실시함으로써, 도 4의 (E)에 도시한 바와 같이, 부재가 구비된 유리 적층체(110)로부터 임시 지지체(10)가 제거되어, 폴리이미드 수지층(12)과 유리 기판(14)과 전자 디바이스용 부재(16)를 구비하는 전자 디바이스(120)가 얻어진다.
[실시예]
이하에, 실시예 등에 의하여 본 발명을 구체적으로 설명하지만, 본 발명은 이들 예에 의하여 한정되는 것은 아니다.
이하의 실시예 및 비교예에서는, 유리 기판으로서, 무알칼리 붕규산 유리를 포함하는 유리판(세로 150㎜, 가로 150㎜, 판 두께 0.1㎜, 선팽창 계수 38×10-7/℃, 아사히 글래스사 제조, 상품명 「AN100」)을 사용하였다. 또한 임시 지지체로서는, 마찬가지로 무알칼리 붕규산 유리를 포함하는 유리판(세로 200㎜, 가로 200㎜, 판 두께 0.5㎜, 선팽창 계수 38×10-7/℃, 아사히 글래스사 제조, 상품명 「AN100」)을 사용하였다.
(폴리아미드산 용액 (A)의 제조)
파라페닐렌디아민(10.8g, 0.1㏖)을 1-메틸-2-피롤리돈(226.0g)에 용해시켜 실온 하에서 교반하였다. 이것에, 3,3',4,4'-비페닐테트라카르복실산 2무수물(29.4g, 0.1㏖)을 1분간에 걸쳐 첨가하고 실온 하에서 2시간 교반하여, 상기 식 (2-1) 및/또는 식 (2-2)로 표현되는 반복 단위를 갖는 폴리아미드산을 포함하는, 고형분 농도 20질량％의 폴리아미드산 용액 (A)를 얻었다. 이 용액의 점도를 측정한 바, 20℃에서 3000센티푸아즈였다.
점도는, 가부시키가이샤 토키멕 제조, DVL-BⅡ형 디지털 점도계(B형 점도계)을 사용하여 20℃에서의 회전 점도를 측정한 것이다.
또한 폴리아미드산 중에 포함되는, 식 (2-1) 및/또는 식 (2-2)로 표현되는 반복 단위 중의 X는 식 (X1)로 표현되는 기, A는 식 (A1)로 표현되는 기였다.
(실란 커플링제 용액(B)의 제조)
실란 커플링제(신에쓰 가가쿠 고교 가부시키가이샤 제조, 3-아미노프로필트리메톡시실란, 상품명 KBM903)를 이소프로필알코올(IPA)에 첨가한 후, 믹스 로터로 약 1시간 용액의 교반을 실시하여 용액 B를 제작하였다. 또한 실란 커플링제의 함유량은, 이소프로필알코올 전체 질량에 대하여 0.1질량％로 되도록 첨가하였다.
<실시예 1>
세정을 실시한 임시 지지체 상에 다이 코터로 상기 용액 A를 도포하고, 그 후 90℃에서 10분간 건조 처리를 실시하고 150℃에서 10분간 건조 처리를 더 실시하여, 임시 지지체 상에, 폴리아미드산을 포함하는 도막을 형성하였다.
다음으로, 도막 표면 상에 다이 코터로 상기 용액 B를 도포하고, 그 후 120℃에서 10분간 건조 처리를 실시하여, 실란 커플링제가 부여된 도막을 얻었다.
다음으로, 도막에 대하여 질소 하에서 350℃에서 1시간 가열 처리를 실시하여 폴리아미드산의 폐환 반응을 진행시켜, 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻었다.
다음으로, 폴리이미드 수지층의 외형 치수보다 작은 외형 치수를 갖는 유리 기판을, 폴리이미드 수지층에 유리 기판과 접촉하지 않는 주연 영역이 남도록 서로의 기판의 중심 위치를 맞추어 적층하여, 유리 적층체 S1을 얻었다. 또한 유리 적층체 S1에 있어서, 유리 기판과 폴리이미드 수지층의 계면의 박리 강도 (x)가 폴리이미드 수지층과 임시 지지체의 계면 박리 강도 (y)보다 높았다.
계속해서, 위치 결정 지그를 설치한 정반 상에 유리 적층체 S1의 유리 기판을 고정하고, 정반의 상면으로부터 유리 기판의 외주연 중 하나의 변과 중첩되도록 임시 지지체의 제2 주면(폴리이미드 수지층측과는 반대측의 주면) 상에 다이아몬드 휠 커터로 절단선을 형성한 후, 협지 지그로 임시 지지체의 절단선 외측을 협지하여 부러뜨렸다. 마찬가지로, 유리 기판의 외주연의 나머지 3변과 중첩되는 임시 지지체의 외측에 대해서도 부러뜨린 후, 곡면을 갖는 지석으로 임시 지지체의 부러진 면을 연마하여 모따기를 실시하고, 절단 처리가 실시된 유리 적층체 SA를 얻었다.
다음으로, 전자 디바이스용 부재가 유리 기판 상에 배치될 때 실시되는, 가열 처리 450℃, 1시간의 가열 처리를 유리 적층체 SA에 실시하였다. 가열 처리 후 실온까지 냉각한 바, 유리 적층체 SA에 있어서 유리 기판 및 임시 지지체의 분리나, 폴리이미드 수지층의 발포나 백화 등 외견상의 변화는 보이지 않았다.
그리고 유리 적층체 SA의, 4군데 중 1군데의 코너부에 있어서의 임시 지지체와 폴리이미드 수지층의 계면에 두께 0.1㎜의 스테인레스제 칼날을 삽입시켜 박리의 절결부를 형성하면서, 유리 기판과 임시 지지체 각각의 박리면이 아닌 면에 진공 흡착 패드를 흡착시키고, 임시 지지체와 폴리이미드 수지층의 계면에 물을 분사하면서, 서로 유리 기판과 임시 지지체가 분리되는 방향으로 외력을 가하여, 유리 적층체 SA로부터 임시 지지체를 파손시키지 않고 분리하였다. 여기서 칼날의 삽입은, 이오나이저(키엔스사 제조)로부터 제전성 유체를 당해 계면에 불어대면서 행하였다.
또한 폴리이미드 수지층은 유리 기판과 함께 임시 지지체로부터 분리되었다. 상기 결과로부터도, 유리 기판과 폴리이미드 수지층의 계면의 박리 강도 (x)가 폴리이미드 수지층과 임시 지지체의 계면 박리 강도 (y)보다 높은 것이 확인되었다.
<실시예 2>
세정을 실시한 임시 지지체 상에 다이 코터로 상기 용액 A를 도포하고, 그 후 90℃에서 10분간 건조 처리를 실시하고 150℃에서 10분간 건조 처리를 더 실시하여, 임시 지지체 상에, 폴리아미드산을 포함하는 도막을 형성하였다.
다음으로, 도막에 대하여 질소 하에서 350℃에서 1시간 가열 처리를 실시하여 폴리아미드산의 폐환 반응을 진행시켜, 폴리이미드 수지층을 얻었다.
다음으로, 폴리이미드 수지층 표면 상에 다이 코터로 상기 용액 B를 도포하고, 그 후 120℃에서 10분간 건조 처리를 실시하여, 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻었다.
다음으로, 폴리이미드 수지층의 외형 치수보다 작은 외형 치수를 갖는 유리 기판을, 폴리이미드 수지층에 유리 기판과 접촉하지 않는 주연 영역이 남도록 서로의 기판의 중심 위치를 맞추어 적층하여, 유리 적층체 S2를 얻었다. 또한 유리 적층체 S2에 있어서, 유리 기판과 폴리이미드 수지층의 계면의 박리 강도 (x)가 폴리이미드 수지층과 임시 지지체의 계면 박리 강도 (y)보다 높았다.
계속해서, 위치 결정 지그를 설치한 정반 상에 유리 적층체 S2의 유리 기판을 고정하고, 정반의 상면으로부터 유리 기판의 외주연 중 하나의 변과 중첩되도록 임시 지지체의 제2 주면 상에 다이아몬드 휠 커터로 절단선을 형성한 후, 협지 지그로 임시 지지체의 절단선 외측을 협지하여 부러뜨렸다. 마찬가지로, 유리 기판의 외주연의 나머지 3변과 중첩되는 임시 지지체의 외측에 대해서도 부러뜨린 후, 곡면을 갖는 지석으로 임시 지지체의 부러진 면을 연마하여 모따기를 실시하고, 절단 처리가 실시된 유리 적층체 SB를 얻었다.
다음으로, 전자 디바이스용 부재가 유리 기판 상에 배치될 때 실시되는 가열 처리인, 450℃, 1시간의 가열 처리를 유리 적층체 SB에 실시하였다. 가열 처리 후 실온까지 냉각한 바, 유리 적층체 SB에 있어서 유리 기판 및 임시 지지체의 분리나, 폴리이미드 수지층의 발포나 백화 등 외견상의 변화는 보이지 않았다.
그 후, 유리 적층체 SA 대신 유리 적층체 SB를 사용한 것 이외에는 실시예 1과 마찬가지의 수순에 따라 임시 지지체를 제거하였다.
상기 결과로부터도, 유리 기판과 폴리이미드 수지층의 계면의 박리 강도 (x)가 폴리이미드 수지층과 임시 지지체의 계면 박리 강도 (y)보다 높은 것이 확인되었다.
상기 실시예 1 및 2에 나타낸 바와 같이, 본 발명의 방법에 의하면, 폴리이미드 수지층과 유리 기판 사이에 발포가 발생하지 않아 표면의 평탄성이 우수한 유리 기판을 포함하는 유리 적층체를 제조할 수 있었다. 또한 유리 적층체에 대하여 전자 디바이스용 부재가 제조되는 조건인, 450℃, 1시간의 가열 처리를 실시한 후에 임시 지지체와 폴리이미드 수지층의 계면에서 박리를 행할 수 있어, 폴리이미드 수지층 및 유리 기판을 포함하는 적층체를 임시 지지체로부터 분리할 수 있었다. 이들 결과로부터, 폴리이미드 수지층과 유리 기판 사이의 밀착성이 우수한 것이 확인되었다. 또한 소정의 가열 처리에 의하여 유리 기판 상에 전자 디바이스를 제조한 후에도, 부재가 구비된 유리 적층체로부터 임시 지지체를 분리할 수 있음이 밝혀졌다.
(밀착성 평가)
실시예 1 및 2에 있어서, 임시 지지체를 박리할 때 발생하는 들뜸 결함(폴리이미드 수지층의 밀착 불량)의 유무를 비교함으로써, 유리 기판에 대한 폴리이미드 수지층의 밀착성을 평가하였다. 또한 「들뜸 결함」이란, 임시 지지체의 박리 시에 임시 지지체에 폴리이미드 수지층의 일부가 잡아당겨져, 유리 기판으로부터 폴리이미드 수지층이 국소적으로 박리되는 결함을 의미한다.
밀착성 평가의 방법으로서는, 실시예 1 및 2에서 각각 5개의 유리 적층체를 준비하여 각각의 샘플에 있어서 임시 지지체를 박리하고, 들뜸 결함의 관찰을 행하였다. 또한 들뜸 결함의 관찰 방법으로서는, 형광등 하에서 1㎜Φ 이상의 크기의 결함의 유무를 육안으로 확인하여 결함이 있는 경우를 「×」, 결함이 없는 경우를 「○」로 하였다.
실시예 1의 5개의 샘플에 있어서는 모두 「들뜸 결함」은 없었다. 한편, 실시예 2의 5개의 샘플 중 2개에 대해서는, 임시 지지체를 박리할 수 있되 들뜸 결함이 발견되었다.
이들 결과로부터, 실시예 1의 형태(상술한 형태 X에 해당함) 쪽이 실시예 2의 형태(상술한 형태 Y에 해당함)보다 유리 기판과 폴리이미드 수지층의 밀착성이 보다 우수한 것이 확인되었다.
또한 실시예 1 및 2에서 사용하는 임시 지지체로서, 이하의 수순에 의하여 얻어지는, 이형 처리가 실시된 임시 지지체를 사용했을 경우에도, 원하는 효과가 얻어지는 것이 확인되었다.
(이형 처리)
무알칼리 붕규산 유리를 포함하는 유리판의 표면에 디메틸폴리실록산을 접촉시키고 350℃에서의 베이킹 처리를 실시하였다.
<비교예 1>
세정을 실시한 임시 지지체 상에 다이 코터로 상기 용액 A를 도포하고, 그 후 90℃에서 10분간 건조 처리를 실시하고 150℃에서 10분간 건조 처리를 더 실시하여, 임시 지지체 상에, 폴리아미드산을 포함하는 도막을 형성하였다.
다음으로, 도막 표면 상에 다이 코터로 상기 용액 B를 도포하고, 그 후 120℃에서 10분간 건조 처리를 실시하여, 실란 커플링제가 부여된 도막을 얻었다.
다음으로, 도막의 외형 치수보다 작은 외형 치수를 갖는 유리 기판을, 도막에 유리 기판과 접촉하지 않는 주연 영역이 남도록 서로의 기판의 중심 위치를 맞추어 적층하였다.
그 후, 도막에 대하여 질소 하에서 350℃에서 1시간 가열 처리를 실시하여, 폴리아미드산의 폐환 반응을 진행시켰다.
가열 처리 후, 폴리이미드 수지층과 유리 기판 사이에는 무수한 발포가 발생하여 유리 기판 표면의 평탄성이 손상되었다.
상기 비교예 1의 형태는 특허문헌 2의 형태에 해당하며, 이 방법으로는 소정의 유리 적층체 및 전자 디바이스의 제조는 불가능하였다.
<실시예 3>
본 예에서는, 실시예 1에서 얻은 유리 적층체 SA를 사용하여 OLED를 제조하였다.
먼저, 유리 적층체 SA에 있어서의 유리 기판의 제2 주면 상에, 플라즈마 CVD법에 의하여 질화실리콘, 산화실리콘, 아몰퍼스 실리콘의 순으로 성막하였다. 다음으로, 이온 도핑 장치에 의하여 저농도의 붕소를 아몰퍼스 실리콘층에 주입하고 질소 분위기 하에서 가열 처리하여, 탈수소 처리를 행하였다. 다음으로, 레이저 어닐링 장치에 의하여 아몰퍼스 실리콘층의 결정화 처리를 행하였다. 다음으로, 포토리소그래피법을 사용한 에칭 및 이온 도핑 장치로부터 저농도의 인을 아몰퍼스 실리콘층에 주입하여, N형 및 P형 TFT 에리어를 형성하였다. 다음으로, 유리 기판의 제2 주면측에, 플라즈마 CVD법에 의하여 산화실리콘막을 성막하여 게이트 절연막을 형성한 후에 스퍼터링법에 의하여 몰리브덴을 성막하고, 포토리소그래피법을 사용한 에칭에 의하여 게이트 전극을 형성하였다. 다음으로, 포토리소그래피법과 이온 도핑 장치에 의하여 고농도의 붕소와 인을 N형, P형 각각의 원하는 에리어에 주입하여, 소스 에리어 및 드레인 에리어를 형성하였다. 다음으로, 유리 기판의 제2 주면측에, 플라즈마 CVD법에 의한 산화실리콘의 성막으로 층간 절연막을, 스퍼터링법에 의하여 알루미늄의 성막 및 포토리소그래피법을 사용한 에칭에 의하여 TFT 전극을 형성하였다. 다음으로, 수소 분위기 하에서 가열 처리하여 수소화 처리를 행한 후에, 플라즈마 CVD법에 의한 질소 실리콘의 성막으로 패시베이션층을 형성하였다. 다음으로, 유리 기판의 제2 주면측에 자외선 경화성 수지를 도포하고, 포토리소그래피법에 의하여 평탄화층 및 콘택트 홀을 형성하였다. 다음으로, 스퍼터링법에 의하여 산화인듐주석을 성막하고, 포토리소그래피법을 사용한 에칭에 의하여 화소 전극을 형성하였다.
계속해서, 증착법에 의하여, 유리 기판의 제2 주면측에 정공 주입층으로서4,4',4"-트리스(3-메틸페닐페닐아미노)트리페닐아민, 정공 수송층으로서 비스[(N-나프틸)-N-페닐]벤지딘, 발광층으로서 8-퀴놀리놀알루미늄 착체(Alq3)에 2,6-비스[4-[N-(4-메톡시페닐)-N-페닐]아미노스티릴]나프탈렌-1,5-디카르보니트릴(BSN-BCN)을 40체적％ 혼합한 것, 전자 수송층으로서 Alq3을 이 순서대로 성막하였다. 다음으로, 스퍼터링법에 의하여 알루미늄을 성막하고, 포토리소그래피법을 사용한 에칭에 의하여 대향 전극을 형성하였다. 다음으로, 유리 기판의 제2 주면측에 자외선 경화형 접착층을 개재하여 유리 기판을 한 장 더 접합하여 밀봉하였다. 상기 수순에 의하여 유리 기판 상에 유기 EL 구조체를 형성하였다. 유리 기판 상에 유기 EL 구조체를 갖는 유리 적층체 S1(이하, 패널 A라고 함)이, 본 발명의, 부재가 구비된 유리 적층체이다.
계속해서, 패널 A의 밀봉체측을 정반에 진공 흡착시킨 후, 패널 A의 코너부의 임시 지지체와 폴리이미드 수지층의 계면에 두께 0.1㎜의 스테인레스제 칼날을 삽입하여, 임시 지지체와 폴리이미드 수지층의 계면에 박리의 계기를 부여하였다. 그리고 패널 A의 임시 지지체 표면을 진공 흡착 패드에서 흡착한 후, 흡착 패드를 상승시켰다. 여기서 칼날의 삽입은, 이오나이저(키엔스사 제조)로부터 제전성 유체를 당해 계면에 불어대면서 행하였다. 다음으로, 형성된 공극을 향하여 이오나이저로부터는 계속하여 제전성 유체를 분사하면서, 또한 물을 박리 전선에 끼얹으면서 진공 흡착 패드를 끌어올렸다. 그 결과, 임시 지지체를 박리할 수 있었으며, 전자 디바이스가 얻어졌다.
계속해서, 분리된 유리 기판을 레이저 커터 또는 스크라이브-브레이크법을 사용하여 절단하여 복수의 셀로 분단한 후, 유기 EL 구조체가 형성된 유리 기판과, 대향 기판을 조립하고, 모듈 형성 공정을 실시하여 OLED를 제작하였다. 이와 같이 하여 얻어지는 OLED는, 특성상 문제는 발생하지 않았다.
또한 상기 전자 디바이스를 제조할 때의 가열 처리 온도는 최대여도 450℃였다.
본 발명을 상세히, 또한 특정한 실시 형태를 참조하여 설명했지만, 본 발명의 정신과 범위를 일탈하지 않고 다양한 변형이나 수정을 가할 수 있음은 당업자에게 있어 명확하다.
10: 임시 지지체
12: 폴리이미드 수지층
14: 유리 기판
16: 전자 디바이스용 부재
100, 200: 유리 적층체
110: 부재가 구비된 유리 적층체
120: 전자 디바이스
300: 절단 후 적층체

Claims (8)

  1. 임시 지지체 상에, 상기 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 형성하는 공정 (1)과,
    상기 폴리이미드 수지층 상에 두께 0.2㎜ 이하의 유리 기판을 배치하여 유리 적층체를 얻는 공정 (2)와,
    상기 유리 기판의 표면 상에 전자 디바이스용 부재를 배치하여, 부재가 구비된 유리 적층체를 얻는 공정 (3)과,
    상기 부재가 구비된 유리 적층체로부터 상기 임시 지지체를 제거하여, 상기 폴리이미드 수지층과 상기 유리 기판과 상기 전자 디바이스용 부재를 포함하는 전자 디바이스를 얻는 공정 (4)를 구비하는, 전자 디바이스의 제조 방법.
  2. 제1항에 있어서,
    상기 공정 (1)이, 임시 지지체 상에, 폴리아미드산을 포함하는 조성물을 도포하여, 폴리아미드산을 포함하는 도막을 형성하는 공정 (A)와, 상기 도막 표면 상에 실란 커플링제를 부여하는 공정 (B)와, 상기 도막에 가열 처리를 실시하여, 상기 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (C)를 구비하는, 전자 디바이스의 제조 방법.
  3. 제1항에 있어서,
    상기 공정 (1)이, 임시 지지체 상에 폴리이미드 수지층을 형성하는 공정 (D)와, 상기 폴리이미드 수지층 표면 상에 실란 커플링제를 부여하여, 상기 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (E)를 구비하는, 전자 디바이스의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 공정 (2)가, 상기 폴리이미드 수지층의 외형 치수보다 작은 외형 치수를 갖는 유리 기판을, 상기 폴리이미드 수지층에 상기 유리 기판과 접촉하지 않는 주연 영역이 남도록 상기 폴리이미드 수지층 상에 적층하는 공정 (2')이고,
    상기 공정 (2)와 상기 공정 (3) 사이에, 상기 유리 기판의 외주연을 따라 상기 유리 적층체 중의 상기 폴리이미드 수지층 및 상기 임시 지지체를 절단하는 공정 (5)를 더 구비하는, 전자 디바이스의 제조 방법.
  5. 임시 지지체와, 상기 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층과, 유리 기판을 이 순서대로 갖고,
    상기 유리 기판의 표면 상에 전자 디바이스용 부재를 배치하고, 그 후 상기 임시 지지체를 제거하여, 상기 폴리이미드 수지층과 상기 유리 기판과 상기 전자 디바이스용 부재를 포함하는 전자 디바이스를 얻기 위하여 사용되는, 유리 적층체의 제조 방법에 있어서,
    임시 지지체 상에, 상기 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 형성하는 공정 (1)과,
    상기 폴리이미드 수지층 상에 두께 0.2㎜ 이하의 유리 기판을 배치하여 상기 유리 적층체를 얻는 공정 (2)를 구비하는, 유리 적층체의 제조 방법.
  6. 제5항에 있어서,
    상기 공정 (1)이, 임시 지지체 상에, 폴리아미드산을 포함하는 조성물을 도포하여, 폴리아미드산을 포함하는 도막을 형성하는 공정 (A)와, 상기 도막 표면 상에 실란 커플링제를 부여하는 공정 (B)와, 상기 도막에 가열 처리를 실시하여, 상기 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (C)를 구비하는, 유리 적층체의 제조 방법.
  7. 제5항에 있어서,
    상기 공정 (1)이, 임시 지지체 상에 폴리이미드 수지층을 형성하는 공정 (D)와, 상기 폴리이미드 수지층 표면 상에 실란 커플링제를 부여하여, 상기 임시 지지체측과는 반대측의 표면이 실란 커플링제로 처리된 폴리이미드 수지층을 얻는 공정 (E)를 구비하는, 유리 적층체의 제조 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 공정 (2)가, 상기 폴리이미드 수지층의 외형 치수보다 작은 외형 치수를 갖는 유리 기판을, 상기 폴리이미드 수지층에 상기 유리 기판과 접촉하지 않는 주연 영역이 남도록 상기 폴리이미드 수지층 상에 적층하는 공정 (2')이고,
    상기 공정 (2) 후에, 상기 유리 기판의 외주연을 따라 상기 유리 적층체 중의 상기 폴리이미드 수지층 및 상기 임시 지지체를 절단하는 공정 (5)를 더 구비하는, 유리 적층체의 제조 방법.
KR1020150104775A 2014-08-01 2015-07-24 전자 디바이스의 제조 방법, 유리 적층체의 제조 방법 KR20160016618A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-158116 2014-08-01
JP2014158116A JP2016035832A (ja) 2014-08-01 2014-08-01 電子デバイスの製造方法、ガラス積層体の製造方法

Publications (1)

Publication Number Publication Date
KR20160016618A true KR20160016618A (ko) 2016-02-15

Family

ID=55242187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150104775A KR20160016618A (ko) 2014-08-01 2015-07-24 전자 디바이스의 제조 방법, 유리 적층체의 제조 방법

Country Status (4)

Country Link
JP (1) JP2016035832A (ko)
KR (1) KR20160016618A (ko)
CN (1) CN105313413A (ko)
TW (1) TWI655089B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190051123A (ko) * 2017-11-06 2019-05-15 한국표준과학연구원 2차원 박리층을 이용하여 대상층을 기판에서 박리하는 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016210023A (ja) * 2015-04-30 2016-12-15 日本電気硝子株式会社 可撓性積層体の製造方法
CA3078296A1 (en) * 2017-10-04 2019-04-11 Saint-Gobain Glass France Composite glass pane having chamfered through-hole
US11603328B2 (en) 2017-11-20 2023-03-14 Corning Incorporated Method for increasing fracture toughness of glass ribbons
WO2019163575A1 (ja) * 2018-02-23 2019-08-29 富士フイルム株式会社 接合体の製造方法、仮固定部材、および積層体
JP2020027830A (ja) * 2018-08-09 2020-02-20 Tdk株式会社 電子部品の製造方法、及び、導体層の形成方法
WO2020044405A1 (ja) * 2018-08-27 2020-03-05 シャープ株式会社 表示デバイスの製造方法、表示デバイスの製造装置
JP7103163B2 (ja) * 2018-10-31 2022-07-20 Ａｇｃ株式会社 積層体、導通チェック方法、および、電子デバイスの製造方法
JP7115511B2 (ja) * 2019-06-06 2022-08-09 Ａｇｃ株式会社 積層基板、電子デバイスの製造方法、および積層基板の製造方法
FR3099152B1 (fr) * 2019-07-26 2021-07-23 Saint Gobain Procédé et système de génération d’un plan de découpe d’un produit verrier complexe

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2342801C3 (de) * 1973-08-24 1979-10-04 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Beschichten von oxidierten, anorganischen Substraten mit Polyimid
JPS5855489B2 (ja) * 1977-10-07 1983-12-09 株式会社日立製作所 液晶表示セルの製造方法
JP5126555B2 (ja) * 2008-12-19 2013-01-23 東洋紡株式会社 積層体およびその製造方法、積層体回路板
JP5723776B2 (ja) * 2009-09-08 2015-05-27 旭硝子株式会社 ガラス／樹脂積層体の製造方法
CN103875309A (zh) * 2011-10-12 2014-06-18 旭硝子株式会社 带密合性树脂层的电子器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190051123A (ko) * 2017-11-06 2019-05-15 한국표준과학연구원 2차원 박리층을 이용하여 대상층을 기판에서 박리하는 방법

Also Published As

Publication number Publication date
TW201609377A (zh) 2016-03-16
TWI655089B (zh) 2019-04-01
CN105313413A (zh) 2016-02-10
JP2016035832A (ja) 2016-03-17

Similar Documents

Publication Publication Date Title
KR20160016618A (ko) 전자 디바이스의 제조 방법, 유리 적층체의 제조 방법
KR102180887B1 (ko) 플렉시블 기재 및 그 제조 방법, 유리 적층체 및 그 제조 방법, 전자 디바이스의 제조 방법
JP5924344B2 (ja) 積層体、積層体の製造方法、および、電子デバイス用部材付きガラス基板の製造方法
KR102242752B1 (ko) 표시장치의 제조 방법 및 표시장치용 수지용액
WO2014192560A1 (ja) 樹脂層付き支持基材およびその製造方法、ガラス積層体およびその製造方法、電子デバイスの製造方法
TW201315593A (zh) 電子裝置之製造方法、附樹脂層之載體基板之製造方法
WO2015098888A1 (ja) ガラス積層体、および電子デバイスの製造方法
TWI695820B (zh) 載體基板、積層體、電子裝置之製造方法
WO2015146920A1 (ja) ガラス積層体
KR102475698B1 (ko) 적층 기판 및 전자 디바이스의 제조 방법
TWI613073B (zh) 玻璃積層體及其製造方法、以及附矽氧樹脂層之支持基材
KR20230044023A (ko) 유리 적층체, 전자 디바이스의 제조 방법, 유리 적층체의 제조 방법, 유리판 곤포체
KR102526047B1 (ko) 유리 적층체 및 그의 제조 방법
JP6878870B2 (ja) 積層体、積層体の製造方法およびフレキシブルデバイスの製造方法
WO2014050833A1 (ja) ガラス積層体およびその製造方法、並びに、シリコーン樹脂層付き支持基材およびその製造方法
WO2015166880A1 (ja) ガラス積層体、樹脂層付きガラス基板、樹脂層付き支持基材
JP2018099800A (ja) 積層体、積層体の製造方法およびフレキシブルデバイスの製造方法
CN113276504A (zh) 层叠基板、层叠体制造方法、层叠体、带有电子器件用构件的层叠体、电子器件制造方法
WO2015016113A1 (ja) 電子デバイスの製造方法
KR20230148116A (ko) 적층체, 전자 디바이스용 부재 구비 적층체, 전자 디바이스의 제조 방법