KR20160001226A - Solar cell module - Google Patents

Solar cell module Download PDF

Info

Publication number
KR20160001226A
KR20160001226A KR1020140079260A KR20140079260A KR20160001226A KR 20160001226 A KR20160001226 A KR 20160001226A KR 1020140079260 A KR1020140079260 A KR 1020140079260A KR 20140079260 A KR20140079260 A KR 20140079260A KR 20160001226 A KR20160001226 A KR 20160001226A
Authority
KR
South Korea
Prior art keywords
interconnectors
semiconductor substrate
electrode
solar cell
width
Prior art date
Application number
KR1020140079260A
Other languages
Korean (ko)
Other versions
KR101794948B1 (en
Inventor
최윤석
송원두
이영식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140079260A priority Critical patent/KR101794948B1/en
Priority to JP2015127897A priority patent/JP6139602B2/en
Priority to EP22152710.4A priority patent/EP4009383A1/en
Priority to EP20202221.6A priority patent/EP3800671B1/en
Priority to EP15001892.7A priority patent/EP2960946B1/en
Priority to EP18184974.6A priority patent/EP3410493B1/en
Priority to CN201510363766.0A priority patent/CN105226120B/en
Priority to US14/752,561 priority patent/US10164130B2/en
Priority to CN201710975923.2A priority patent/CN107768449B/en
Publication of KR20160001226A publication Critical patent/KR20160001226A/en
Priority to JP2016165439A priority patent/JP6272964B2/en
Priority to US15/270,127 priority patent/US10170646B2/en
Application granted granted Critical
Publication of KR101794948B1 publication Critical patent/KR101794948B1/en
Priority to US16/179,613 priority patent/US11201252B2/en
Priority to US17/522,085 priority patent/US11522092B2/en
Priority to US17/938,245 priority patent/US20230028427A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

The present invention relates to a solar cell module. A solar cell module according to an embodiment of the present invention includes solar cells which include a semiconductor substrate, an emitter part which is bonded to the semiconductor substrate to form p-n junction, a first electrode connected to the emitter part, and a second electrode connected to the back side of the semiconductor substrate; and inductors which are connected to the first electrode and the second electrode to electrically connect the solar cells in series. The number of inductors which are connected to the first electrode and the second electrode formed in each of the solar cells, is 10 to 18.

Description

태양 전지 모듈{SOLAR CELL MODULE}Solar cell module {SOLAR CELL MODULE}

본 발명은 태양 전지 모듈에 관한 것이다.The present invention relates to a solar cell module.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목받고 있다.Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다. Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor portion, and the generated electron-hole pairs are separated into electrons and holes, respectively, so that the electrons move toward the n- Type semiconductor portion. The transferred electrons and holes are collected by different electrodes connected to the n-type semiconductor portion and the p-type semiconductor portion, respectively, and electric power is obtained by connecting these electrodes with electric wires.

이와 같은 태양 전지는 인터커넥터에 의해 서로 연결될 수 있다.Such solar cells can be connected to each other by an interconnection.

본 발명은 광전 변환 효율이 향상된 태양 전지 모듈을 제공하는데 그 목적이 있다.An object of the present invention is to provide a solar cell module with improved photoelectric conversion efficiency.

본 발명의 일례에 따른 태양 전지 모듈은 반도체 기판, 반도체 기판과 p-n 접합을 형성하는 에미터부, 에미터부에 연결되는 제1 전극 및 반도체 기판의 후면에 연결되는 제2 전극을 포함하는 복수의 태양 전지; 및 복수의 태양 전지를 전기적으로 서로 직렬 연결하기 위하여 제1 전극 또는 제2 전극에 접속하는 복수의 인터커넥터;를 포함하고, 복수의 태양 전지 각각에서 하나의 태양 전지에 구비된 제1 전극 또는 제2 전극에 접속되는 복수의 인터커넥터의 개수는 10개 내지 18개 사이이다.A solar cell module according to an exemplary embodiment of the present invention includes a semiconductor substrate, a plurality of solar cells including a semiconductor substrate, an emitter portion forming a pn junction with the semiconductor substrate, a first electrode connected to the emitter portion, ; And a plurality of interconnectors connected to the first electrode or the second electrode for electrically connecting the plurality of solar cells to each other in series, wherein the first electrode or the second electrode provided in one solar cell in each of the plurality of solar cells The number of the plurality of interconnectors connected to the two electrodes is between 10 and 18.

여기서, 복수의 인터커넥터의 폭은 0.24mm 내지 0.53mm 사이일 수 있고, 보다 바람직하게는 복수의 인터커넥터의 폭이 0.3mm 내지 0.38mm 사이일 수 있다.Here, the widths of the plurality of interconnectors may be between 0.24 mm and 0.53 mm, and more preferably, the widths of the plurality of interconnectors may be between 0.3 mm and 0.38 mm.

여기서, 복수의 제1 전극은 서로 이격되어 제1 방향으로 길게 뻗어 위치할 수 있다.Here, the plurality of first electrodes may be spaced apart from each other and extended in a first direction.

또한, 복수의 태양 전지 각각은 복수의 제1 전극이 공통 연결되도록 제1 방향과 교차하는 제2 방향으로 길게 형성되는 버스바 전극을 포함하지 않을 수 있다.In addition, each of the plurality of solar cells may not include a bus bar electrode formed to be long in a second direction intersecting the first direction so that the plurality of first electrodes are commonly connected.

또한, 복수의 태양 전지는 제1 방향과 교차하는 제2 방향으로 배열되고, 복수의 인터커넥터는 제2 방향으로 복수의 태양 전지를 서로 직렬 연결될 수 있다.The plurality of solar cells may be arranged in a second direction intersecting with the first direction, and the plurality of interconnectors may be connected in series with each other in the second direction.

이때, 복수의 인터커넥터는 와이어 형태를 가질 수 있으며, 복수의 인터커넥터 각각의 단면은 곡면을 포함할 수 있다.At this time, the plurality of interconnectors may have a wire shape, and the cross-section of each of the plurality of interconnectors may include a curved surface.

보다 구체적으로, 복수의 인터커넥터 각각의 단면은 원형, 타원형, 반원형, 직사각형, 또는 사다리꼴 중 적어도 하나일 수 있다.More specifically, the cross section of each of the plurality of interconnectors may be at least one of a circle, an ellipse, a semicircle, a rectangle, or a trapezoid.

여기서, 제2 전극은 반도체 기판의 후면에 위치하는 후면 전극층을 포함하거나, 제2 전극은 반도체 기판의 후면에 전면 핑거와 동일한 방향으로 길게 위치하는 후면 핑거를 포함할 수 있다.Here, the second electrode may include a rear electrode layer positioned on the rear surface of the semiconductor substrate, and the second electrode may include a rear finger on the rear surface of the semiconductor substrate that is located in the same direction as the front finger.

아울러, 제2 전극은 반도체 기판의 후면에 전면 핑거와 교차하는 제2 방향으로 길게 형성되는 후면 버스바를 더 포함할 수 있다.The second electrode may further include a rear bus bar extending in a second direction crossing the front fingers on the rear surface of the semiconductor substrate.

본 발명에 따른 태양 전지 모듈은 하나의 태양 전지에 구비된 상기 제1 전극 또는 상기 제2 전극에 접속되는 복수의 인터커넥터의 개수를 10개 내지 18개 사이로 한정하여, 태양 전지 모듈의 효율을 보다 향상시키고 모듈의 제조 비용을 보다 절감할 수 있다.The solar cell module according to the present invention is characterized in that the number of the plurality of interconnectors connected to the first electrode or the second electrode provided in one solar cell is limited to between 10 and 18, And the manufacturing cost of the module can be further reduced.

도 1은 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이다.
도 2는 도 1에 도시된 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 일부 사시도이다.
도 3은 도 2에서 CS3-CS3 라인에 따른 단면이다.
도 4는 도 1에 도시된 인터커넥터(IC)의 저항에 따른 태양 전지 모듈의 출력 감소량을 나타낸 그래프이다.
도 5는 도 1에 도시된 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적을 제외한 나머지 발전 가능한 면적에 의한 모듈 출력을 시뮬레이션한 그래프이다.
도 6은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.25mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이다.
도 7은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.3mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이다.
도 8은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.2mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이다.
도 9는 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위한 인터커넥터(IC)의 재료비와 그림자(shadowing) 면적을 각각 비교예와 비교한 그래프이다.
도 10은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 11개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이다.
도 11은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 13개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이다.
도 12은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 15개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이다.
도 13은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 17개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이다.
도 14 내지 도 16는 도 1에 도시된 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례를 설명하기 위한 도이다.1 is a view for explaining an example of a solar cell module according to the present invention.
2 is a partial perspective view for explaining an example of a solar cell applied to the solar cell module shown in FIG.
3 is a cross-section along line CS3-CS3 in Fig.
4 is a graph showing the amount of decrease in output of the solar cell module due to the resistance of the interconnector (IC) shown in FIG.
FIG. 5 is a graph simulating the module output according to the remaining power generation area excluding the shading area covered by the interconnector (IC) shown in FIG.
Fig. 6 is a graph showing the relationship between the number (NIC) of interconnectors IC and the number of interconnection ICs when the width WIC of the interconnector IC shown in Fig. 1 is 0.25 mm in order to set the number (NIC) (NIC) of the module output.
Fig. 7 is a graph showing the relationship between the number (IC) of interconnectors (IC) when the width WIC of the interconnector IC shown in Fig. 1 is 0.3 mm in order to set the number NIC of the interconnectors IC according to the present invention. (NIC) of the module output.
Fig. 8 is a graph showing the relationship between the number (NIC) of interconnectors IC and the number of interconnectors IC when the width WIC of the interconnector IC shown in Fig. 1 is 0.2 mm, (NIC) of the module output.
9 is a graph comparing a material ratio and a shadowing area of an interconnector (IC) for setting the number (NIC) of interconnectors (IC) according to the present invention, respectively, with a comparative example.
10 is a graph of a simulation result on the output value of the module according to the width WIC of the interconnector IC when the number NIC of the interconnectors IC shown in FIG. 1 is 11. FIG.
11 is a graph showing simulation results of the output value of the module according to the width WIC of the interconnector IC when the number NIC of the interconnectors IC shown in FIG. 1 is 13. FIG.
12 is a graph of simulation results for output values of modules according to the width WIC of the interconnector IC when the number NIC of interconnectors IC shown in FIG. 1 is 15. FIG.
FIG. 13 is a graph of a simulation result on the output value of the module according to the width WIC of the interconnector IC when the number NIC of interconnectors IC shown in FIG. 1 is 17. FIG.
FIGS. 14 to 16 are views for explaining another example of a solar cell applicable to the solar cell module according to the present invention shown in FIG.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Further, when a certain portion is formed as "whole" on another portion, it means not only that it is formed on the entire surface of the other portion but also that it is not formed on the edge portion.

이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.Hereinafter, the front surface may be one surface of the semiconductor substrate to which the direct light is incident, and the rear surface may be the opposite surface of the semiconductor substrate in which direct light is not incident, or reflected light other than direct light may be incident.

아울러, 이하의 설명에서, 서로 다른 두 구성 요소의 길이나 폭이 동일하다는 의미는 10%의 오차 범위 이내에서 서로 동일한 것을 의미한다.In the following description, the meaning of two different components having the same length or width means that they are equal to each other within an error range of 10%.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지 모듈에 대하여 설명한다.Hereinafter, a solar cell module according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이고, 구체적으로, 도 1에서 (a)는 본 발명에 따른 태양 전지 모듈을 전면에서 바라본 형상이고, (b)는 CS1-CS1 라인에 따른 단면, (c)는 CS2-CS2 라인에 따른 단면이다.1 (a) is a cross-sectional view of a solar cell module according to the present invention, and FIG. 1 (b) is a cross-sectional view of a solar cell module according to an embodiment of the present invention. (C) is a cross-section along the line CS2-CS2.

아울러, 도 2는 도 1에 도시된 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 일부 사시도이고, 도 3은 도 2에서 CS3-CS3 라인에 따른 단면이다.FIG. 2 is a partial perspective view for explaining an example of a solar cell applied to the solar cell module shown in FIG. 1, and FIG. 3 is a cross section along the line CS3-CS3 in FIG.

도 1의 (a) 내지 (C)에 도시된 바와 같이, 본 발명에 따른 태양 전지 모듈은 복수의 태양 전지(C1, C2)와 각각의 태양 전지(C1, C2)에 접속되는 복수의 인터커넥터(IC)를 포함한다.1 (A) to 1 (C), a solar cell module according to the present invention includes a plurality of solar cells C1 and C2, a plurality of interconnectors (not shown) connected to the solar cells C1 and C2, (IC).

여기서, 본 발명에 따른 태양 전지 모듈에 적용되는 태양 전지의 일례는 도 2 및 도 3에 도시된 바와 같이, 반도체 기판(110), 에미터부(120), 반사 방지막(130), 복수의 제1 전극(140), 후면 전계부(back surface field, BSF)(172), 그리고 제2 전극(150)을 구비할 수 있다. As shown in FIGS. 2 and 3, an example of a solar cell applied to the solar cell module according to the present invention includes a semiconductor substrate 110, an emitter section 120, an antireflection film 130, An electrode 140, a back surface field (BSF) 172, and a second electrode 150.

여기서, 후면 전계부(172)는 생략될 수도 있으나, 후면 전계부(172)가 있는 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 후면 전계부(172)가 포함되는 것을 일례로 설명한다.Here, although the rear electric section 172 may be omitted, since the efficiency of the solar cell is further improved when the rear electric section 172 is provided, the following description will be made with reference to an example in which the rear electric section 172 is included.

반도체 기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입을 가질 수 있으며, 이와 같은 반도체 기판(110)은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘 중 어느 하나의 형태로 이루어질 수 있다. 일례로, 반도체 기판(110)은 결정질 실리콘 웨이퍼로 형성될 수 있다.The semiconductor substrate 110 may have a first conductivity type, for example, a p-type conductivity type. The semiconductor substrate 110 may be formed of any one of single crystal silicon, polycrystalline silicon, and amorphous silicon. In one example, the semiconductor substrate 110 may be formed of a crystalline silicon wafer.

반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 반도체 기판(110)은 n형 도전성 타입일 수 있다. 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.When the semiconductor substrate 110 has a p-type conductivity type, impurity of a trivalent element such as boron (B), gallium, indium, or the like is doped in the semiconductor substrate 110. Alternatively, however, the semiconductor substrate 110 may be of the n-type conductivity type. Impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped into the semiconductor substrate 110 when the semiconductor substrate 110 has an n-type conductivity type.

이러한 반도체 기판(110)의 전면은 복수의 요철면을 갖는다. 편의상 도 2에서, 반도체 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 에미터부(120)) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 반도체 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 반도체 기판(110)의 전면 위에 위치한 에미터부(120) 역시 요철면을 갖는다. The front surface of the semiconductor substrate 110 has a plurality of uneven surfaces. 2, only the edge portion of the semiconductor substrate 110 is shown as an uneven surface, and the emitter portion 120 placed on the emitter portion is also shown as an uneven surface. However, the entire front surface of the semiconductor substrate 110 substantially has an irregular surface, and thus the emitter section 120 located on the front surface of the semiconductor substrate 110 also has an uneven surface.

복수의 요철을 갖고 있는 반도체 기판(110)의 전면 쪽으로 입사되는 빛은 에미터부(120)와 반도체 기판(110)의 표면에 형성된 복수의 요철에 의해 복수 회의 반사 동작이 발생하면서 반도체 기판(110) 내부로 입사된다. 이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가한다. 또한, 요철 표면으로 인해, 빛이 입사되는 반도체 기판(110)과 에미터부(120)의 표면적이 증가하여 반도체 기판(110)으로 입사되는 빛의 양 또한 증가한다.The light incident on the front surface of the semiconductor substrate 110 having a plurality of projections and depressions is reflected by the semiconductor substrate 110 while a plurality of reflection operations occur by the plurality of projections and depressions formed on the surface of the emitter section 120 and the semiconductor substrate 110, . As a result, the amount of light reflected from the front surface of the semiconductor substrate 110 decreases, and the amount of light incident into the semiconductor substrate 110 increases. In addition, due to the uneven surface, the surface area of the semiconductor substrate 110 and the emitter section 120 on which light is incident increases, and the amount of light incident on the semiconductor substrate 110 also increases.

에미터부(120)는 도 2 및 도 3에 도시된 바와 같이, 제 1 도전성 타입의 반도체 기판(110)의 입사면인 전면에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 반도체 기판(110)에 도핑된 영역으로, 빛이 입사되는 면, 즉, 반도체 기판(110)의 전면 내부에 위치할 수 있다. 따라서 제2 도전성 타입의 에미터부(120)는 반도체 기판(110) 중 제1 도전성 타입 부분과 p-n 접합을 이룬다.As shown in FIGS. 2 and 3, the emitter layer 120 is formed on the entire surface of the semiconductor substrate 110 of the first conductivity type, which is the incident surface, and is of the second conductivity type opposite to the first conductivity type, For example, n-type conductive impurities may be doped in the semiconductor substrate 110 and may be located on the surface where the light is incident, that is, inside the front surface of the semiconductor substrate 110. Thus, the emitter portion 120 of the second conductivity type forms a p-n junction with the first conductive type portion of the semiconductor substrate 110.

이와 같은 반도체 기판(110)에 입사된 빛은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다. 따라서, 반도체 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 반도체 기판(110) 후면 쪽으로 이동하고 분리된 전자는 에미터부(120) 쪽으로 이동할 수 있다.Light incident on the semiconductor substrate 110 is separated into electrons and holes, so that the electrons move toward the n-type and the holes move toward the p-type. Therefore, when the semiconductor substrate 110 is p-type and the emitter section 120 is n-type, the separated holes move toward the back surface of the semiconductor substrate 110, and the separated electrons can move toward the emitter section 120.

에미터부(120)는 반도체 기판(110), 즉, 반도체 기판(110)의 제1 도전성 부분과 p-n접합을 형성하므로, 본 실시예와 달리, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가질 수 있다. 이 경우, 분리된 전자는 반도체 기판(110) 후면 쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동할 수 있다.Since the emitter 120 forms a pn junction with the first conductive portion of the semiconductor substrate 110, that is, the first conductive portion of the semiconductor substrate 110, unlike the present embodiment, the semiconductor substrate 110 has the n- The emitter section 120 may have a p-type conductivity type. In this case, the separated electrons may move toward the back surface of the semiconductor substrate 110, and the separated holes may move toward the emitter section 120.

에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 5가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있다.When the emitter section 120 has an n-type conductivity type, the emitter section 120 may be formed by doping an impurity of a pentavalent element into the semiconductor substrate 110. Conversely, when the emitter section 120 has a p-type conductivity type, And may be formed by doping an impurity of a trivalent element into the semiconductor substrate 110.

반사 방지막(130)은 반도체 기판(110)의 입사면에 상부에 위치하며, 도 2 및 도 3에 도시된 바와 같이, 에미터부(120)가 반도체 기판(110)의 입사면에 위치하는 경우, 반사 방지막(130)은 에미터부(120) 상부에 위치할 수 있다. 2 and 3, when the emitter layer 120 is located on the incident surface of the semiconductor substrate 110, the antireflection layer 130 is formed on the incident surface of the semiconductor substrate 110, The antireflection film 130 may be disposed on the emitter layer 120.

이와 같은 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 및 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나를 포함할 수 있다.The antireflection film 130 may include a hydrogenated silicon nitride film (SiNx: H), a hydrogenated silicon oxide film (SiOx: H), a hydrogenated silicon nitride oxide film (SiNxOy: H), and a hydrogenated amorphous silicon ). ≪ / RTI >

이와 같은 반사 방지막(130)은 반사 방지막(130)에 포함되는 수소(H)로 인하여, 반도체 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 반도체 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 따라서, 결함에 의해 반도체 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다. The antireflection film 130 may have a defect such as a dangling bond mainly present on the surface and the vicinity of the semiconductor substrate 110 due to the hydrogen H contained in the antireflection film 130. [ To pass through a passivation function that reduces the disappearance of the charges moving toward the surface of the semiconductor substrate 110 due to the defects. Therefore, the amount of charges lost at or near the surface of the semiconductor substrate 110 due to a defect is reduced.

이와 같은 반사 방지막(130)은 반도체 기판(110)이 요철 표면을 갖는 경우, 반도체 기판(110)과 유사하게 하게 복수의 요철을 구비한 요철 표면을 갖게 된다.When the semiconductor substrate 110 has the irregular surface, the antireflection film 130 has the irregular surface having a plurality of irregularities similar to the semiconductor substrate 110.

일반적으로 결함은 반도체 기판(110)의 표면이나 그 근처에 주로 많이 존재하므로, 실시예의 경우에서와 같이 반사 방지막(130)이 반도체 기판(110)의 표면에 직접 접해 있으면 패시베이션 기능이 더욱 향상된다.Since the defects are mainly present on or near the surface of the semiconductor substrate 110 in general, the passivation function is further improved if the antireflection film 130 is in direct contact with the surface of the semiconductor substrate 110 as in the case of the embodiment.

또한, 이와 같은 반사 방지막(130)은 전술한 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 수소화된 실리콘 산화질화막(SiOxNy:H), 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나가 복수의 층으로 형성될 수도 있다.The antireflection film 130 may be formed of a hydrogenated silicon nitride film (SiNx: H), a hydrogenated silicon oxide film (SiOx: H), a hydrogenated silicon nitride oxide film (SiNxOy: H), a hydrogenated silicon oxynitride film : H), and hydrogenated amorphous silicon (a-Si: H) may be formed of a plurality of layers.

예를 들어, 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H)이 두 개의 층으로 형성될 수도 있는 것이다.For example, the antireflection film 130 may be formed of a hydrogenated silicon nitride film (SiNx: H) in two layers.

이와 같이 함으로써, 반사 방지막(130)의 패시베이션 기능을 보다 강화할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있다.By doing so, the passivation function of the antireflection film 130 can be further enhanced, and the photoelectric efficiency of the solar cell can be further improved.

복수의 제1 전극(140)은 도 2 및 도 3에 도시된 바와 같이 반도체 기판(110)의 전면에 위치하며, 반도체 기판(110)의 전면 위에 서로 이격되어 위치하며, 각각이 제1 방향(x)으로 길게 뻗어 위치할 수 있다. 2 and 3, the plurality of first electrodes 140 are disposed on the front surface of the semiconductor substrate 110 and are spaced apart from each other on the front surface of the semiconductor substrate 110, x). < / RTI >

이와 같이, 반도체 기판(110)의 전면에 서로 이격되어 제1 방향(x)으로 길게 뻗어 위치하는 전극을 전면 핑거라고 명명할 수 있다.As described above, the electrode spaced apart from the front surface of the semiconductor substrate 110 and extending in the first direction (x) may be referred to as a front finger.

이때, 복수의 제1 전극(140)은 반사 방지막(130)을 통과하여 에미터부(120)에 연결될 수 있다.At this time, the plurality of first electrodes 140 may be connected to the emitter section 120 through the anti-reflection film 130.

이에 따라, 복수의 제1 전극(140)은 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져, 에미터부(120) 쪽으로 이동한 전하, 예를 들면, 전자를 수집할 수 있다.Accordingly, the plurality of first electrodes 140 may be formed of at least one conductive material, such as silver (Ag), to collect electrons, for example electrons, moving toward the emitter section 120.

이때, 본 발명에 따른 태양 전지는 복수의 제1 전극(140)이 공통 연결되도록 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 형성되는 버스바 전극을 포함하지 않을 수 있다. At this time, the solar cell according to the present invention may not include bus bar electrodes formed in a long length in the second direction (y) intersecting the first direction (x) so that the plurality of first electrodes 140 are commonly connected.

통상적으로 버스바 전극에는 복수의 태양 전지(C1, C2)를 서로 연결하는 인터커넥터(IC)가 접속되는데, 본 발명에 따른 태양 전지에서는 이와 같은 버스바 전극을 구비하지 않는 대신, 인터커넥터(IC)가 전술한 복수의 제1 전극(140) 각각에 직접 접속될 수 있다.In general, a bus bar electrode is connected to an interconnector (IC) which connects a plurality of solar cells (C1, C2) to each other. In a solar cell according to the present invention, May be directly connected to each of the plurality of first electrodes 140 described above.

후면 전계부(172)는 반도체 기판(110)의 전면의 반대면인 후면에 위치할 수 있으며, 반도체 기판(110)과 동일한 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다. The rear electric field portion 172 may be located on the rear surface opposite to the front surface of the semiconductor substrate 110 and may include a region doped with impurities of the same conductivity type as that of the semiconductor substrate 110 at a higher concentration than the semiconductor substrate 110, For example, it is a P + region.

이러한 반도체 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 반도체 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 제2 전극(150)으로의 전하 이동량을 증가시킨다.A potential barrier is formed due to a difference in impurity concentration between the first conductive region and the rear conductive portion 172 of the semiconductor substrate 110, thereby preventing electron migration toward the rear electric field 172, On the other hand, hole transport to the rear electric field 172 is facilitated. Therefore, it is possible to reduce the amount of charge lost due to the recombination of electrons and holes at the back surface and the vicinity of the semiconductor substrate 110 and to accelerate the movement of a desired charge (e.g., a hole) .

제2 전극(150)은 후면 전극층(151)과 복수의 후면 버스바(152)를 구비할 수 있다. 후면 전극층(151)은 반도체 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 반도체 기판(110)의 후면 가장 자리와 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 반도체 기판(110)의 후면 전체에 위치할 수 있다.The second electrode 150 may include a rear electrode layer 151 and a plurality of rear bus bars 152. The rear electrode layer 151 is in contact with the rear electric field portion 172 located on the rear surface of the semiconductor substrate 110 and substantially in contact with the rear surface electrode portion 151 except for the rear edge of the semiconductor substrate 110 and the portion where the rear bus bar 152 is located And may be located on the entire rear surface of the semiconductor substrate 110.

후면 전극층(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다. The rear electrode layer 151 contains a conductive material such as aluminum (Al).

이러한 후면 전극층(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.This rear electrode layer 151 collects charge, for example, holes, moving from the rear electric field 172 side.

이때, 후면 전극층(151)이 반도체 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 반도체 기판(110), 즉 후면 전계부(172)와 후면 전극층(151) 간의 접촉 저항이 감소하여 반도체 기판(110)으로부터 후면 전극층(151)으로의 전하 전송 효율이 향상된다.The rear electrode layer 151 and the rear electrode layer 151 are in contact with the rear electric field portion 172 which maintains the impurity concentration higher than that of the semiconductor substrate 110. In this case, The charge transfer efficiency from the semiconductor substrate 110 to the rear electrode layer 151 is improved.

복수의 후면 버스바(152)는 후면 전극층(151)이 위치하지 않는 반도체 기판(110)의 후면 위에 위치하며 인접한 후면 전극층(151)과 연결되어 있다. The plurality of rear bus bars 152 are located on the rear surface of the semiconductor substrate 110 where the rear electrode layer 151 is not located and are connected to the adjacent rear electrode layer 151.

이와 같은 복수의 후면 버스바(152)는 후면 전극층(151)으로부터 전달되는 전하를 수집할 수 있다.The plurality of rear bus bars 152 may collect the electric charges transferred from the rear electrode layer 151.

복수의 후면 버스바(152)에는 인터커넥터(IC)가 접속되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 인터커넥터(IC)를 통하여 인접한 다른 태양 전지로 전달될 수 있다.The plurality of rear bus bars 152 are connected to an interconnection IC so that the charges collected by the plurality of rear bus bars 152 are transmitted to other adjacent solar cells via the interconnector IC .

이러한 복수의 후면 버스바(152)는 후면 전극층(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.These plurality of rear bus bars 152 may be made of a material having a better conductivity than the back electrode layer 151 and may contain at least one conductive material such as, for example, silver (Ag).

이와 같은 복수의 후면 버스바(152) 각각에는 각각의 인터커넥터(IC)가 접속될 수 있다.Each of the plurality of rear bus bars 152 may be connected to each of the interconnectors (IC).

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지의 동작은 다음과 같다.The operation of the solar cell according to this embodiment having such a structure is as follows.

태양 전지로 빛이 조사되어 에미터부(120)를 통해 반도체부인 에미터부(120)와 반도체 기판(110)으로 입사되면 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. 이때, 반도체 기판(110)의 요철 표면과 에미터부(120)에 의해 반도체 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 반도체 기판(110)으로 입사되는 빛의 양이 증가한다. When light is irradiated by a solar cell and enters the emitter section 120, which is a semiconductor part, through the emitter section 120 and the semiconductor substrate 110, electron-hole pairs are generated in the semiconductor section due to light energy. At this time, the reflection loss of light incident on the semiconductor substrate 110 is reduced by the concave-convex surface of the semiconductor substrate 110 and the emitter portion 120, so that the amount of light incident on the semiconductor substrate 110 increases.

이들 전자-정공 쌍은 반도체 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 반도체 기판(110) 쪽으로 각각 이동한다. 이처럼, 에미터부(120) 쪽으로 이동한 전자는 복수의 제1 전극(140)에 의해 수집되어 인터커넥터(IC)로 전달되고, 반도체 기판(110) 쪽으로 이동한 정공은 인접한 후면 전극층(151)와 복수의 후면 버스바(152)에 의해 수집되어 인터커넥터(IC)로 전달된다. These electron-hole pairs are separated from each other by the pn junction of the semiconductor substrate 110 and the emitter section 120, and the electrons and the holes are separated from each other by, for example, the emitter section 120 having the n-type conductivity type and the p- To the semiconductor substrate 110 having the conductive type. Electrons migrated toward the emitter section 120 are collected by the plurality of first electrodes 140 and transferred to the interconnection IC and the holes migrated toward the semiconductor substrate 110 pass through the adjacent rear electrode layer 151 Are collected by a plurality of rear bus bars 152 and transferred to the interconnector (IC).

지금까지의 도 2 및 도 3에서는 반도체 기판(110)을 중심으로 제1 전극(140)이 반도체 기판(110)의 전면에 위치하고, 제2 전극(150)이 반도체 기판(110)의 후면에 위치하는 컨벤셔널 태양 전지의 구조를 일례로 설명하였지만, 본 발명에 따른 태양 전지 모듈에는 반도체 기판(110)의 후면에 제1 전극(140)과 제2 전극(150)이 위치하는 구조를 갖는 태양 전지도 적용이 가능하다.2 and 3, the first electrode 140 is positioned on the front surface of the semiconductor substrate 110 and the second electrode 150 is positioned on the rear surface of the semiconductor substrate 110 The solar cell module according to the present invention may include a solar cell having a structure in which the first electrode 140 and the second electrode 150 are disposed on the rear surface of the semiconductor substrate 110, Can also be applied.

아울러, 도 2 및 도 3에서는 반도체 기판(110)의 후면에 후면 버스바(152)가 포함하는 경우를 일례로 도시하였지만, 이와 다르게 후면 버스바(152)가 생략되는 것도 가능하다. 즉, 제2 전극(150)이 후면 전극층(151)만으로도 형성되는 것도 가능하다. 2 and 3 illustrate a case where the rear bus bar 152 is included on the rear surface of the semiconductor substrate 110. Alternatively, the rear bus bar 152 may be omitted. That is, the second electrode 150 may be formed only by the rear electrode layer 151.

아울러, 본 발명의 태양 전지 모듈에 적용되는 태양 전지의 일례는 이 외에도 다양한 형태가 가능한데, 이에 대해서는 본 발명에 따른 태양 전지 모듈에 적용되는 인터커넥터(IC)의 개수와 폭에 대해 먼저 설명한 뒤에, 도 14 내지 도 16에서 설명한다.The number and widths of the inter-connectors (ICs) applied to the solar cell module according to the present invention will be described first, and then, 14 to 16.

이하에서는 설명의 편의상 도 2 및 도 3에 도시된 태양 전지의 구조를 갖는 경우를 일례로 설명한다.Hereinafter, the solar cell structure shown in FIGS. 2 and 3 will be described as an example for convenience of explanation.

다음, 다시 도 1의 (a)에 도시된 바와 같이, 본 발명에 따른 태양 전지 모듈은 복수의 태양 전지(C1, C2) 각각의 제1 전극(140)의 길이 방향이 제1 방향(x)으로 배치되며, 복수의 태양 전지(C1, C2)는 제1 방향(x)과 교차하는 제2 방향(y)으로 배열될 수 있다.1 (a), the solar cell module according to the present invention has a structure in which the longitudinal direction of the first electrode 140 of each of the plurality of solar cells C1 and C2 is the first direction x, And the plurality of solar cells C1 and C2 may be arranged in a second direction y intersecting the first direction x.

이때, 도 1의 (a) 내지 (c)에 도시된 바와 같이, 복수의 인터커넥터(IC)가 복수의 태양 전지(C1, C2)를 전기적으로 서로 직렬 연결하기 위하여 제1 전극(140) 또는 제2 전극(150)에 접속할 수 있다.1 (a) to 1 (c), a plurality of interconnectors (IC) are connected to the first electrode 140 or the second electrode 140 to electrically connect the plurality of solar cells C1 and C2 electrically in series. And can be connected to the second electrode 150.

보다 구체적으로, 도 1의 (b)에 도시된 바와 같이, 본 발명에 다른 태양 전지 모듈에서 복수의 인터커넥터(IC)는 제2 방향(y)으로 길게 배치되어, 제1 태양 전지의 제1 전극(140)과 제2 태양 전지의 제2 전극(150)을 서로 직렬 연결할 수 있다.More specifically, as shown in FIG. 1 (b), in the solar cell module according to the present invention, a plurality of interconnectors (IC) are arranged long in the second direction (y) The electrode 140 and the second electrode 150 of the second solar cell may be connected in series with each other.

이때, 본 발명에 따른 복수의 인터커넥터(IC)는 와이어 형태를 가질 수 있다. 이때, 도 1의 (a)에 도시된 바와 같이, 복수의 인터커넥터(IC) 각각의 단면이 곡면을 포함할 수 있다. 즉, 도 1의 (a)에서는 복수의 인터커넥터(IC) 각각의 단면이 원형인 경우를 일례로 도시하였으나, 복수의 인터커넥터(IC) 각각의 단면은 타원형, 반원형, 직사각형, 또는 사다리꼴 중 어느 하나를 포함할 수 있다.At this time, the plurality of interconnectors (IC) according to the present invention may have a wire form. At this time, as shown in Fig. 1 (a), the cross-section of each of the plurality of interconnectors (IC) may include a curved surface. 1 (a), the cross-section of each of the plurality of interconnectors (IC) is circular. However, the cross-section of each of the plurality of interconnectors (IC) may be any of elliptical, semicircular, rectangular, or trapezoidal. One can be included.

이에 따라, 외부에서 입사되는 빛이 인터커넥터(IC)의 경사면에 의해 반사되어 반도체 기판(110) 쪽으로 입사되거나 복수의 태양 전지(C1, C2)의 전면에 위치하는 투명 기판에 재반사되거나 반도체 기판(110) 쪽으로 입사되도록 하여, 태양 전지로 입사되는 빛의 양을 극대화시킬 수 있다.Accordingly, the light incident from the outside is reflected by the inclined surface of the interconnection IC and is incident on the semiconductor substrate 110, is reflected again on the transparent substrate located on the front surfaces of the plurality of solar cells C1 and C2, (110), thereby maximizing the amount of light incident on the solar cell.

이와 같은 복수의 인터커넥터(IC)는 태양 전지의 제1 전극(140)이나 제2 전극(150)에 주석(Sn)과 같은 금속 물질을 함유하는 솔더 페이스트 또는 도전성 금속 입자가 절연성 수지 내에 포함되는 도전성 패이스트(conductive paste)나 도전성 접착 필름(conductive adhesive film)과 같은 도전성 재질이 등이 이용될 수 있다. In such a plurality of interconnectors (ICs), a solder paste or conductive metal particles containing a metal material such as tin (Sn) is contained in the insulating resin to the first electrode 140 or the second electrode 150 of the solar cell A conductive material such as a conductive paste or a conductive adhesive film or the like may be used.

한편, 본 발명의 태양 전지 모듈에서 복수 개의 인터커넥터(IC)의 개수(NIC)와 폭(WIC)은 특정한 값으로 한정될 수 있다.Meanwhile, in the solar cell module of the present invention, the number (NIC) and width (WIC) of the plurality of interconnectors (IC) can be limited to specific values.

즉, 복수 개의 인터커넥터(IC)의 저항, 복수 개의 인터커넥터(IC)에 의해 가려지는 쉐이딩(shading) 면적, 및 태양 전지의 출력을 고려하여, 본 발명의 태양 전지 모듈의 복수의 태양 전지(C1, C2) 각각에서, 하나의 태양 전지에 구비된 제1 전극(140) 또는 제2 전극(150)에 접속되는 복수의 인터커넥터(IC)의 개수(NIC)는 10개 내지 18개 사이일 수 있고, 인터커넥터(IC)의 폭(WIC)은 0.24mm 내지 0.53mm 사이일 수 있다.That is, considering the resistance of a plurality of interconnectors (IC), the shading area covered by a plurality of interconnectors (IC), and the output of the solar cell, a plurality of solar cells The number NIC of the plurality of interconnectors IC connected to the first electrode 140 or the second electrode 150 provided in one solar cell is between 10 and 18, And the width (WIC) of the interconnector (IC) may be between 0.24 mm and 0.53 mm.

여기서, 본 발명에 따른 태양 전지 모듈에서 인터커넥터(IC)의 개수(NIC)를 한정한 이유에 대해 살펴보면 다음과 같다. Hereinafter, the reason why the number NIC of the interconnectors (IC) is limited in the solar cell module according to the present invention will be described.

참고로, 도 4 내지 도 5의 그래프에서 나타내는 모듈의 출력값들은 예시적인 것으로, 절대적인 값은 아니며, 각 태양 전지의 구성이나 모듈에 적용되는 태양 전지의 개수나 다른 조건에 의해 달라질 수 있음을 전제로 한다. For reference, the output values of the modules shown in the graphs of FIGS. 4 to 5 are illustrative and not absolute values, and are based on the assumption that they may vary depending on the configuration of each solar cell, the number of solar cells applied to the module, do.

도 4는 도 1에 도시된 인터커넥터(IC)의 저항에 따른 태양 전지 모듈의 출력 감소량을 나타낸 그래프이다.4 is a graph showing the amount of decrease in output of the solar cell module due to the resistance of the interconnector (IC) shown in FIG.

도 4에서는 인터커넥터(IC)에 의해 반도체 기판(110)이 가려지는 쉐이딩(shading) 면적에 대한 고려없이, 순수하게 인터커넥터(IC)의 저항과 태양 전지 모듈의 출력이 감소되는 출력 감소량과의 관계를 시뮬레이션한 결과를 도시하였다.4, the resistance of the interconnector (IC) and the output reduction amount of the output of the solar cell module are reduced without consideration of the shading area where the semiconductor substrate 110 is covered by the interconnector The results of simulating the relationship are shown.

도 4를 참조하면, 인터커넥터(IC)의 폭(WIC)과 개수(NIC)가 증가함에 따라 태양 전지 모듈의 출력 감소량이 감소하는 것을 확인할 수 있다.Referring to FIG. 4, it can be seen that as the width (WIC) and the number (NIC) of the interconnector (IC) increase, the power reduction amount of the solar cell module decreases.

보다 구체적으로, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 감소할수록 인터커넥터(IC)의 저항이 증가하고, 이에 따라 태양 전지 모듈의 출력 감소량이 커지는 것을 확인할 수 있다. 즉, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 증가할수록 인터커넥터(IC)에 의한 저항이 향상되어, 출력 감소량이 감소하는 것을 확인할 수 있다. More specifically, as the number NIC and the width WIC of the interconnection IC are decreased, the resistance of the interconnection IC is increased, and accordingly, the amount of decrease in the output of the solar cell module is increased. That is, it can be seen that as the number NIC and width WIC of the interconnection ICs increase, the resistance by the interconnection IC increases and the amount of output reduction decreases.

아울러, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 어느 정도 이상 증가하더라도 태양 전지 모듈의 출력 감소량은 대략 0.05W로 수렴하는 것을 확인할 수 있다.In addition, even if the number (NIC) and the width (WIC) of the interconnector (IC) increase to some extent, the output reduction of the solar cell module converges to about 0.05W.

결국, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 증가할수록 저항이 감소하여 태양 전지 모듈의 출력이 증가하는 것을 확인할 수 있고, 아울러, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 어느 정도 이상 증가한 이후부터는 모듈의 출력 증가가 둔화되는 것을 확인할 수 있다.As a result, it can be seen that as the number (NIC) and the width (WIC) of the interconnector (IC) increase, the resistance decreases and the output of the solar cell module increases. In addition, It can be seen that the output increase of the module is slowed down after the width (WIC) increases more than a certain amount.

이는 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 증가할수록 인터커넥터(IC)의 저항이 감소하고, 인터커넥터(IC)의 저항이 어느 정도 수준 이하로 향상되면, 태양 전지 모듈의 출력이 각 태양 전지에 의해 가능한 출력의 극대치에 도달하는 것으로 해석할 수 있다.This is because as the number NIC and width WIC of the interconnection IC increase, the resistance of the interconnection IC decreases and the resistance of the interconnection IC improves to a certain level or less. It can be interpreted that the output reaches the maximum value of the output possible by each solar cell.

이때, 인터커넥터(IC)의 폭(WIC)이 상대적으로 작은 경우(일례로, 폭(WIC)이 0.15mm인 경우), 인터커넥터(IC)의 개수(NIC)에 의한 출력 감소량의 차이가 상대적으로 크게 나타나고, 인터커넥터(IC)의 폭(WIC)이 상대적으로 큰 경우(일례로, 폭(WIC)이 0.4mm인 경우), 인터커넥터(IC)의 개수(NIC)에 의한 출력 감소량의 차이가 상대적으로 작게 나타나는 것을 확인할 수 있다.At this time, when the width WIC of the interconnector IC is relatively small (for example, the width WIC is 0.15 mm), the difference in the amount of output reduction due to the number NIC of the interconnectors IC is relatively small And when the width WIC of the interconnector IC is relatively large (for example, the width WIC is 0.4 mm), the difference in the output reduction amount due to the number NIC of the interconnectors ICs Is relatively small.

도 5는 도 1에 도시된 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적을 제외한 나머지 발전 가능한 면적에 의한 모듈 출력을 시뮬레이션한 그래프이다.FIG. 5 is a graph simulating the module output according to the remaining power generation area excluding the shading area covered by the interconnector (IC) shown in FIG.

이와 같은 도 5에 도시된 그래프는 인터커넥터(IC)의 저항에 의한 영향을 제외한 값이다.Such a graph shown in Fig. 5 is a value excluding the influence by the resistance of the interconnector (IC).

도 5에서는 인터커넥터(IC)가 없는 경우, 태양 전지 모듈에서 각 셀의 최대 출력이 5W인 경우를 일례로 설정한 상태에서 모듈에 적용되는 인터커넥터(IC)의 개수(NIC)와 폭(WIC)을 조절함에 따라 출력되는 태양 전지의 출력값을 시뮬레이션하였다. 5, the number (NIC) and the width (WIC) of the interconnectors (ICs) applied to the module in the state where the maximum output of each cell in the solar cell module is 5 W is set as an example, ) Was adjusted to simulate the output value of the solar cell to be outputted.

도 5에 도시된 바와 같이, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 증가할수록 인터커넥터(IC)에 의한 쉐이딩 면적이 증가하여 태양 전지의 출력이 감소되는 것을 확인할 수 있다. As shown in FIG. 5, as the number (NIC) and the width (WIC) of the interconnector (IC) increase, the shading area by the interconnector (IC) increases and the output of the solar cell decreases.

이때, 인터커넥터(IC)의 폭(WIC)이 작아지는 경우에는 인터커넥터(IC)의 개수(NIC)가 많거나 작더라도 태양 전지의 출력 변화량이 상대적으로 작은 것으로 나타나고, 인터커넥터(IC)의 폭(WIC)이 증가하는 경우에는 인터커넥터(IC)의 개수(NIC)에 영향을 상대적으로 많이 받아, 태양 전지의 출력이 크게 달라지는 것을 확인할 수 있다.At this time, when the width WIC of the interconnection IC is small, the amount of change in the output of the solar cell is relatively small even if the number NIC of the interconnection ICs is large or small, When the width WIC increases, the influence of the number of interconnects (IC) (NIC) is relatively large, and the output of the solar cell largely varies.

즉, 인터커넥터(IC)의 개수(NIC)가 증가할수록 인터커넥터(IC)의 폭(WIC)에 의한 영향이 상대적으로 증가하여 태양 전지의 출력이 상대적으로 크게 저하되는 것을 확인할 수 있다.That is, as the number NIC of the interconnection ICs increases, the influence of the width WIC of the interconnection IC relatively increases and the output of the solar cell relatively decreases.

따라서, 인터커넥터(IC)의 폭(WIC)이 0.15mm인 경우, 인터커넥터(IC)의 개수(NIC)가 7개에서 21개 사이로 변화하더라도 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적의 증가가 크지 않기 때문에 태양 전지의 출력이 크게 감소하지는 않는다.Therefore, when the width WIC of the interconnection IC is 0.15 mm, even if the number NIC of the interconnection ICs changes from 7 to 21, the increase of the shading area covered by the interconnection IC The output of the solar cell is not greatly reduced.

그러나, 인터커넥터(IC)의 폭(WIC)이 0.4mm인 경우, 인터커넥터(IC)의 개수(NIC)가 7개에서 21개까지 증가하는 경우, 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적이 크게 증가하여 태양 전지의 출력이 크게 감소하는 것을 확인할 수 있다.However, when the width (WIC) of the interconnector (IC) is 0.4 mm and the number of interconnectors (IC) NIC increases from 7 to 21, the shading area And the output of the solar cell is greatly reduced.

이와 같이, 도 4 및 도 5와 같은 시뮬레이션 결과에 의해 알 수 있는 것은 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 증가하는 경우, 인터커넥터(IC)에 의한 저항이 감소하지만 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적이 증가하여 태양 전지의 출력에 영향을 미치고, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 감소하는 경우, 저항이 증가하지만 쉐이딩 면적이 상대적으로 감소하여 태양 전지의 출력에 영향을 미치는 것을 확인할 수 있다.As can be seen from the simulation results shown in FIGS. 4 and 5, when the number NIC and the width WIC of the interconnection IC increase, the resistance by the interconnection IC decreases, In the case where the number of interconnection ICs (NIC) and width (WIC) decreases, the resistance is increased but the shading area is relatively large, because the shading area covered by the connector IC increases and affects the output of the solar cell. And it is confirmed that it affects the output of the solar cell.

따라서, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)을 적절하게 결정하면 모듈에 적용되는 각 태양 전지의 출력을 보다 극대화시킬 수 있는 것을 확인할 수 있다.Therefore, it can be confirmed that the output of each solar cell applied to the module can be maximized by appropriately determining the number (NIC) and the width (WIC) of the interconnectors (IC).

따라서, 본 발명에서는 먼저 적절한 인터커넥터(IC)의 개수(NIC)를 찾기 위해, 먼저 인터커넥터(IC)의 폭(WIC)을 임의로 설정하여, 각 폭(WIC)에서 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션 해 보았다.Therefore, in the present invention, first, the width (WIC) of the interconnector (IC) is arbitrarily set in advance to find the number (NIC) of the appropriate interconnectors (IC) (NIC) of the module output.

도 6은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.25mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이고, 도 7은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.3mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이고, 도 8은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.2mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이다.Fig. 6 is a graph showing the relationship between the number (NIC) of interconnectors IC and the number of interconnection ICs when the width WIC of the interconnector IC shown in Fig. 1 is 0.25 mm in order to set the number (NIC) (WIC) of the interconnector (IC) shown in FIG. 1 to set the number (NIC) of interconnectors (IC) according to the present invention. Fig. 8 is a graph showing the result of simulating the module output according to the number (NIC) of interconnectors (ICs) when the number of interconnectors (ICs) In the case where the width WIC of the interconnector IC shown in FIG. 5A is 0.2 mm, the module output according to the number NIC of the interconnectors IC is simulated.

참고로, 도 6 내지 도 8의 그래프에서 나타내는 모듈의 출력값들은 예시적인 것으로, 절대적인 값은 아니며, 각 태양 전지의 구성이나 모듈에 적용되는 태양 전지의 개수나 다른 조건에 의해 달라질 수 있음을 전제로 한다. For reference, the output values of the modules shown in the graphs of FIGS. 6 to 8 are illustrative, and are not absolute values. It is presumed that the output values may vary depending on the configuration of each solar cell or the number of solar cells applied to the module or other conditions do.

도 6 내지 도 8에서는 일례로, 각 태양 전지의 허용 가능한 최대 출력이 5W이고, 하나의 태양 전지 모듈에 60개의 태양 전지가 적용되는 경우를 일례로 하였다. 따라서, 하나의 태양 전지 모듈에서 출력 가능한 최대 출력은 300W이다.6 to 8 show an example in which the allowable maximum output power of each solar cell is 5W and 60 solar cells are applied to one solar cell module. Therefore, the maximum output power of one solar cell module is 300W.

아울러, 도 6 내지 도 8에서 비교예는 도 1에 도시된 바와 같은 태양 전지 모듈에서 인터커넥터(IC)의 개수(NIC)가 3개이고, 폭(WIC)이 1.5mm인 경우, 태양 전지 모듈의 출력을 시뮬레이션한 결과이다. 이때, 태양 전지 모듈의 출력은 285.4W이다.6 to 8, when the number NIC of the interconnectors IC is 3 and the width WIC is 1.5 mm in the solar cell module as shown in FIG. 1, The output is simulated. At this time, the output of the solar cell module is 285.4W.

아울러, 도 6 내지 도 8에서는 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력은 인터커넥터(IC)의 저항과 쉐이딩 면적을 모두 고려한 시뮬레이션 결과이다.6 to 8, the module output according to the number (NIC) of interconnectors (IC) is a simulation result in which both the resistance and the shading area of the interconnector (IC) are considered.

먼저, 도 6에 도시된 바와 같이, 인터커넥터(IC)의 폭(WIC)이 0.25mm인 경우, 인터커넥터(IC)의 개수(NIC)가 1개에서 9개까지는 비교예보다 낮은 출력값을 가지고, 10개부터 28개까지는 비교예보다 높은 출력을 가지며, 29개 초과부터는 비교예보다 낮은 출력값을 가지는 것을 확인할 수 있다. 이때, 모듈의 최고 출력은 인터커넥터(IC)의 개수(NIC)가 17개일 때이고, 출력값은 비교예의 출력값보다 대략 2W정도 높은 287.5W이었다.6, when the width (WIC) of the interconnector (IC) is 0.25 mm, the number of interconnectors (IC) NICs is one to nine and has an output value lower than that of the comparative example , 10 to 28 outputs have higher output than the comparative example, and more than 29 outputs have lower output values than the comparative example. At this time, the highest output of the module was when the number of interconnectors (IC) (NIC) was 17, and the output value was 287.5 W which is about 2 W higher than the output value of the comparative example.

아울러, 도 7에 도시된 바와 같이, 인터커넥터(IC)의 폭(WIC)이 0.3mm인 경우, 인터커넥터(IC)의 개수(NIC)가 1개에서 7개 미만까지는 비교예보다 낮은 출력값을 가지고, 7개부터 26개까지는 비교예보다 높은 출력을 가지며, 27개 초과부터는 비교예보다 낮은 출력값을 가지는 것을 확인할 수 있다. 이때, 모듈의 최고 출력은 인터커넥터(IC)의 개수(NIC)가 13개일 때이고, 출력값은 비교예의 출력값보다 대략 3.2W정도 높은 288.6W이었다.7, when the width WIC of the interconnector IC is 0.3 mm, an output value lower than that of the comparative example is obtained from 1 to less than 7 NICs of the interconnectors IC 7 to 26 have a higher output than the comparative example, and more than 27 have an output value lower than that of the comparative example. At this time, the highest output of the module was when the number of interconnectors (ICs) (NIC) was 13, and the output value was 288.6 W which was about 3.2 W higher than the output value of the comparative example.

또한, 도 8에 도시된 바와 같이, 인터커넥터(IC)의 폭(WIC)이 0.2mm인 경우, 인터커넥터(IC)의 개수(NIC)가 1개에서 19개 미만까지는 비교예보다 낮은 출력값을 가지고, 19개부터 32개까지는 비교예보다 높은 출력을 가지며, 32개 초과부터는 비교예보다 낮은 출력값을 가지는 것을 확인할 수 있다. 이때, 모듈의 최고 출력은 인터커넥터(IC)의 개수(NIC)가 24개일 때이고, 출력값은 비교예의 출력값보다 대략 0.63W 높은 286.03W이었다.8, when the width (WIC) of the interconnector IC is 0.2 mm, the output value lower than the comparative example is from 1 to less than 19 in the number of interconnectors IC The output power is higher than that of the comparative example from 19 to 32, and the output power is lower than that of the comparative example. At this time, the highest output of the module was when the number (NIC) of the interconnectors (IC) was 24, and the output value was 286.03 W, which was approximately 0.63 W higher than the output value of the comparative example.

여기서, 시뮬레이션 결과, 인터커넥터(IC)의 폭(WIC)이 0.2mm인 경우에는 비교예와 비교하여 최대 출력값이 1W 미만으로, 의미있는 출력값의 차이가 아니므로 본 발명의 인터커넥터(IC) 개수(NIC)를 설정하는 근거에서 제외하고, 도 6과 도 7을 근거로 설정하였다. As a result of the simulation, when the width (WIC) of the interconnector (IC) is 0.2 mm, the maximum output value is less than 1 W as compared with the comparative example, (NIC) is set on the basis of FIGS. 6 and 7.

도 6과 도 7에서, 비교예보다 항상 높은 출력값을 가지는 인터커넥터(IC)의 개수(NIC)는 10개 ~ 26개 사이인 것을 확인할 수 있다.6 and 7, it can be seen that the number (NIC) of interconnectors (IC) having always higher output values than the comparative example is between 10 and 26.

아울러, 이와 같이 비교예보다 높은 출력값을 가지는 인터커넥터(IC)의 개수(NIC) 범위에 본 발명은 인터커넥터(IC)의 재료비와 그림자 면적을 비교예의 경우와 비교하여 보았다.In addition, in the range of the number of interconnectors (ICs) having a higher output value than the comparative example, the material ratio and the shadow area of the interconnector (IC) are compared with the comparative example.

도 9는 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위한 인터커넥터(IC)의 재료비와 그림자(shadowing) 면적을 각각 비교예와 비교한 그래프이다.9 is a graph comparing a material ratio and a shadowing area of an interconnector (IC) for setting the number (NIC) of interconnectors (IC) according to the present invention, respectively, with a comparative example.

여기서, 비교예는 인터커넥터(IC)의 개수(NIC)가 3개이고, 폭(WIC)이 1.5mm인 경우이고, 본 발명에 따른 인터커넥터(IC)는 폭(WIC)이 0.25mm인 경우를 일례로 설정하였다.Here, the comparative example is a case where the number NIC of the interconnection ICs is 3, the width WIC is 1.5 mm, and the case where the width WIC of the IC is 0.25 mm For example.

도 9의 (a)에 도시된 바와 같이, 인터커넥터(IC)의 재료비는 각 셀당 인터커넥터(IC)의 개수(NIC)가 32개인 경우, 비교예와 동일한 재료비가 소비되는 것을 확인할 수 있다.As shown in FIG. 9A, it can be seen that the material cost of the interconnector (IC) consumes the same material cost as the comparative example when the number of interconnectors (IC) (NIC) per cell is 32.

따라서, 인터커넥터(IC)가 32개 이하인 경우, 본 발명에 따른 인터커넥터(IC)의 재료비가 비교예보다 더 절감되는 것을 확인할 수 있다.Therefore, when the number of interconnectors (IC) is 32 or less, it can be confirmed that the material ratio of the interconnector (IC) according to the present invention is further reduced as compared with the comparative example.

아울러, 도 9의 (b)에 도시된 바와 같이, 폭(WIC)이 0.25mm인 경우 인터커넥터(IC)의 개수(NIC)가 18개인 경우, 비교예와 동일한 그림자 면적을 가지는 것을 알 수 있고, 인터커넥터(IC)의 개수(NIC)가 18개를 넘어서는 경우 비교예보다 그림자 면적이 증가하는 것을 확인할 수 있다.In addition, as shown in FIG. 9B, when the width (WIC) is 0.25 mm, when the number NIC of interconnectors (IC) is 18, it can be seen that it has the same shadow area as the comparative example , And the number of interconnectors (IC) (NIC) exceeds 18, the shadow area increases as compared with the comparative example.

따라서, 앞선 도 6 내지 도 8의 시뮬레이션 결과와 도 9의 그래프를 고려하면, 인터커넥터(IC)의 개수(NIC)가 18개를 넘지 않는 경우, 인터커넥터(IC)의 재료비가 보다 절감되고, 그림자 면적이 비교예 이하인 것을 알 수 있다.Therefore, considering the simulation results of FIGS. 6 to 8 and the graph of FIG. 9, when the number of interconnectors (ICs) NIC is not more than 18, the material cost of the interconnector (IC) It can be seen that the shadow area is below the comparative example.

따라서, 도 6과 도 7에 의한 도출된 10개 ~ 26개에서 도 9를 고려하면, 인터커넥터(IC)의 개수(NIC)가 10개 ~ 18개 사이가 보다 효율적이고 저렴한 것임을 확인할 수 있다.Therefore, considering 10 to 26 and FIG. 9 derived from FIGS. 6 and 7, it can be seen that the number of interconnection ICs (NIC) is between 10 and 18 is more efficient and inexpensive.

따라서, 이와 같은 도 6 내지 도 9를 고려하여, 본 발명에 따른 태양 전지 모듈에서 인터커넥터(IC)의 개수(NIC)는 10개 내지 18개 사이인 것으로 결정하였다.6 to 9, it has been determined that the number NIC of interconnectors (IC) in the solar cell module according to the present invention is between 10 and 18.

아울러, 본 발명에 따른 인터커넥터(IC)의 폭(WIC)은 전술한 바와 같은 인터커넥터(IC)의 개수(NIC)가 결정된 상태에서, 몇 개의 케이스에 대해 시뮬레이션하여 최적의 모듈 출력을 갖는 인터커넥터(IC)의 폭(WIC)을 설정하였다. In addition, the width (WIC) of the interconnector (IC) according to the present invention is determined by simulating several cases in the state where the number of interconnectors (IC) The width (WIC) of the connector (IC) was set.

다음의 도 10 내지 도 13은 시뮬레이션 결과 그래프는 인터커넥터(IC)의 개수(NIC)가 11개, 13개, 15개, 17개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈 출력에 대한 시뮬레이션 결과 그래프이다.10 to 13, the simulation result graph shows a module output (IC) according to the width (WIC) of the interconnector (IC) when the number (NIC) of the interconnection ICs is 11, 13, 15, In the graph of FIG.

구체적으로, 도 10은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 11개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이고, 도 11은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 13개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이고, 도 12은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 15개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이고, 도 13은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 17개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이다.More specifically, FIG. 10 is a graph of simulation results for the output value of the module according to the width WIC of the interconnector IC when the number NIC of interconnectors IC shown in FIG. 1 is 11. FIG. 12 is a graph showing a simulation result on the output value of the module according to the width WIC of the interconnector IC when the number NIC of the interconnectors IC shown in FIG. 1 is 13. FIG. FIG. 13 is a graph showing the simulation result of the output value of the module according to the width (WIC) of the interconnector (IC) when the number of interconnection ICs (NIC) (IC) width (WIC) when the number (NIC) of the ICs is 17.

도 10 내지 도 13의 그래프에서 나타내는 모듈의 출력값들은 예시적인 것으로, 절대적인 값은 아니며, 각 태양 전지의 구성이나 모듈에 적용되는 태양 전지의 개수 등 다른 조건에 의해 달라질 수 있음을 전제로 한다.The output values of the modules shown in the graphs of FIGS. 10 to 13 are illustrative and not absolute values, and are assumed to be different depending on the configuration of each solar cell, the number of solar cells applied to the module, and other conditions.

도 10 내지 도 13에서는 일례로, 각 태양 전지의 허용 가능한 최대 출력이 5W이고, 하나의 태양 전지 모듈에 60개의 태양 전지가 적용되는 경우를 일례로 하였다. 따라서, 하나의 태양 전지 모듈에서 출력 가능한 최대 출력은 300W이다.In Figs. 10 to 13, an example is shown in which a maximum permissible output power of each solar cell is 5W and 60 solar cells are applied to one solar cell module. Therefore, the maximum output power of one solar cell module is 300W.

여기서, 비교예는 인터커넥터(IC)의 개수(NIC)가 3개이고, 폭(WIC)이 1.5mm인 경우이고, 이때, 비교예에 따른 태양 전지 모듈의 출력값은 285.4W이다. Here, the comparative example is a case where the number NIC of interconnectors (IC) is three and the width WIC is 1.5 mm, and the output value of the solar cell module according to the comparative example is 285.4W.

먼저, 도 10에 도시된 바와 같이, 인터커넥터(IC)의 개수(NIC)가 11개일 때, 인터커넥터(IC)의 폭(WIC)이 0.24mm 내지 0.85mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 비교예에 따른 태양 전지 모듈의 출력보다 나은 것을 확인할 수 있고, 더 나아가 인터커넥터(IC)의 폭(WIC)이 0.3mm 내지 0.67mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 288W 이상으로 양호한 것을 확인할 수 있다.10, when the number NIC of interconnectors IC is 11, and the width WIC of the interconnector IC is 0.24 mm to 0.85 mm, The output of the solar cell module according to the present invention is 288 W when the width WIC of the interconnection IC is 0.3 mm to 0.67 mm. Or more.

이때, 태양 전지 모듈의 최대 출력은 인터커넥터(IC)의 폭(WIC)이 0.4mm일 때이고, 출력값은 289.4W로 비교예의 출력값보다 4W정도 높은 것으로 나타났다.At this time, the maximum output of the solar cell module is when the width (WIC) of the interconnector (IC) is 0.4 mm and the output value is 289.4 W, which is about 4 W higher than the output value of the comparative example.

다음, 도 11에 도시된 바와 같이, 인터커넥터(IC)의 개수(NIC)가 13개일 때, 인터커넥터(IC)의 폭(WIC)이 0.24mm 내지 0.72mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 비교예에 따른 태양 전지 모듈의 출력보다 나은 것을 확인할 수 있고, 더 나아가 인터커넥터(IC)의 폭(WIC)이 0.28mm 내지 0.54mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 288W 이상으로 양호한 것을 확인할 수 있다.11, when the width (WIC) of the interconnector (IC) is 0.24 mm to 0.72 mm when the number NIC of the interconnectors (IC) is 13, The output of the solar cell module according to the present invention is 288 W when the width WIC of the interconnector IC is 0.28 mm to 0.54 mm. Or more.

이때, 태양 전지 모듈의 최대 출력은 인터커넥터(IC)의 폭(WIC)이 0.38mm일 때이고, 출력값은 289.3W로 비교예의 출력값보다 3.9W정도 높은 것으로 나타났다.At this time, the maximum output of the solar cell module is when the width (WIC) of the interconnector (IC) is 0.38 mm and the output value is 289.3 W, which is higher than the output value of the comparative example by 3.9 W.

다음, 도 12에 도시된 바와 같이, 인터커넥터(IC)의 개수(NIC)가 15개일 때, 인터커넥터(IC)의 폭(WIC)이 0.22mm 내지 0.62mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 비교예에 따른 태양 전지 모듈의 출력보다 나은 것을 확인할 수 있고, 더 나아가 인터커넥터(IC)의 폭(WIC)이 0.28mm 내지 0.45mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 288W 이상으로 양호한 것을 확인할 수 있다.12, when the width (WIC) of the interconnector (IC) is 0.22 mm to 0.62 mm when the number NIC of interconnectors (IC) is 15, The output of the solar cell module according to the present invention is 288 W when the width (WIC) of the interconnector (IC) is 0.28 mm to 0.45 mm. Or more.

이때, 태양 전지 모듈의 최대 출력은 인터커넥터(IC)의 폭(WIC)이 0.35mm일 때이고, 출력값은 288.7W로 비교예의 출력값보다 3.3W정도 높은 것으로 나타났다.At this time, the maximum output of the solar cell module is when the width (WIC) of the interconnector (IC) is 0.35 mm and the output value is 288.7 W, which is higher than the output value of the comparative example by 3.3 W.

다음, 도 13에 도시된 바와 같이, 인터커넥터(IC)의 개수(NIC)가 17개일 때, 인터커넥터(IC)의 폭(WIC)이 0.21mm 내지 0.53mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 비교예에 따른 태양 전지 모듈의 출력보다 나은 것을 확인할 수 있고, 더 나아가 인터커넥터(IC)의 폭(WIC)이 0.28mm 내지 0.38mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 288W 이상으로 양호한 것을 확인할 수 있다.13, when the width (WIC) of the interconnector (IC) is 0.21 mm to 0.53 mm when the number NIC of interconnectors (IC) is 17, The output of the solar cell module according to the present invention is 288 W when the width (WIC) of the interconnector (IC) is 0.28 mm to 0.38 mm. Or more.

이때, 태양 전지 모듈의 최대 출력은 인터커넥터(IC)의 폭(WIC)이 0.3mm일 때이고, 출력값은 288.7W로 비교예의 출력값보다 3.3W정도 높은 것으로 나타났다.At this time, the maximum output of the solar cell module is when the width (WIC) of the interconnector (IC) is 0.3 mm and the output value is 288.7 W, which is higher than the output value of the comparative example by 3.3 W.

따라서, 도 10 내지 도 13에 따른 시뮬레이션 결과 그래프를 고려하면, 인터커넥터(IC)의 개수(NIC)가 10개 내지 18개 사이일 때, 본 발명과 같이, 인터커넥터(IC)의 폭(WIC)이 0.24mm 내지 0.53mm 사이인 경우, 태양 전지 모듈의 출력값이 비교예보다 더 나은 것을 확인할 수 있다.Therefore, considering the simulation result graph according to Figs. 10 to 13, when the number NIC of the interconnectors IC is between 10 and 18, the width WIC ) Is between 0.24 mm and 0.53 mm, it can be confirmed that the output value of the solar cell module is better than that of the comparative example.

아울러, 인터커넥터(IC)의 개수(NIC)가 10개 내지 18개 사이일 때, 본 발명에 따른 본 발명에 따른 인터커넥터(IC)의 폭(WIC)은 0.3mm 내지 0.38mm 사이일 수 있다. 이때, 전술한 도 10 내지 도 13과 같이, 태양 전지 모듈의 출력값이 비교예보다 훨씬 더 나은 것을 확인할 수 있다.In addition, when the number (NIC) of interconnectors (IC) is between 10 and 18, the width (WIC) of the interconnector (IC) according to the present invention according to the present invention may be between 0.3 mm and 0.38 mm . At this time, as shown in Figs. 10 to 13, it can be seen that the output value of the solar cell module is much better than that of the comparative example.

이하의 도 14 내지 도 16에서는 도 1에 도시된 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례에 대해 설명한다.14 to 16, another example of a solar cell applicable to the solar cell module according to the present invention shown in FIG. 1 will be described.

이하의 도 14 내지 도 16에서는 도 2 및 도 3에 기재된 내용과 중복되는 내용에 대한 상세한 설명은 생략하고, 다른 점을 위주로 설명한다.In the following Figs. 14 to 16, the detailed description of the contents overlapping with those in Figs. 2 and 3 will be omitted, and different points will be mainly described.

도 1에 도시된 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례는 도 14에 도시된 바와 같이, 도 2 및 도 3과 다르게, 제1 전극(140)이 제1 방향(x)으로 길게 뻗은 전면 핑거(141)뿐만 아니라, 전면 핑거(141)의 길이 방향과 교차하는 방향인 제2 방향(y)으로 길게 뻗은 전면 버스바(142)를 구비할 수도 있다.As shown in FIG. 14, in another example of the solar cell that can be applied to the solar cell module according to the present invention shown in FIG. 1, the first electrode 140 is arranged in the first direction x And a front bus bar 142 extending in a second direction y which is a direction intersecting the longitudinal direction of the front fingers 141. [

이와 같은 경우, 도 1 및 도 4 내지 도 13에서 전술한 인터커넥터(IC)가 전면 버스바(142)에 접속할 수 있다.In such a case, the above-described interconnectors (IC) in FIGS. 1 and 4 to 13 can be connected to the front bus bar 142.

이때, 전면 버스바(142)의 개수는 인터커넥터(IC)의 개수가 동일하고, 전면 버스바(142)의 폭은 인터커넥터(IC)의 폭과 동일하거나 더 작을 수 있다. 즉, 일례로, 15개의 인터커넥터(IC)가 0.3mm의 폭으로 반도체 기판(110)의 전면에 접속되는 경우, 전면 버스바(142)도 15개가 0.3mm의 폭으로 반도체 기판(110)의 전면에 형성될 수 있다. At this time, the number of the front bus bars 142 is the same as the number of the interconnection ICs, and the width of the front bus bar 142 may be equal to or smaller than the width of the interconnection IC. That is, for example, when fifteen interconnectors (IC) are connected to the front surface of the semiconductor substrate 110 with a width of 0.3 mm, fifteen front bus bars 142 are connected to the semiconductor substrate 110 with a width of 0.3 mm. May be formed on the front surface.

이와 같이, 전면 버스바(142)가 형성되는 경우, 인터커넥터(IC)와 제1 전극(140) 사이의 접속 면적이 증가되어, 접촉 저항 및 접촉력을 더욱 향상시킬 수 있다.In this way, when the front bus bar 142 is formed, the contact area between the interconnector IC and the first electrode 140 is increased, and the contact resistance and contact force can be further improved.

아울러, 후면 버스바(152)의 개수는 인터커넥터(IC)의 개수가 동일하고, 후면 버스바(152)의 폭은 인터커넥터(IC)의 폭과 동일하거나 더 작을 수 있다. 그러나, 도 2 및 도 3에서 전술한 바와 같이, 후면 버스바(152)가 생략되는 것도 가능하다.In addition, the number of rear bus bars 152 may be the same, and the width of the rear bus bars 152 may be equal to or less than the width of the interconnectors ICs. However, it is also possible to omit the rear bus bar 152, as described above in FIGS. 2 and 3.

또한, 여기서, 도 15에 도시된 바와 같이, 후면 버스바(152)가 제2 방향(y)으로 길게 형성되되, 각각의 전면 핑거(141)마다 접속하고, 전면 핑거(141) 사이에서 서로 이격되어 있는 아일랜드(island) 구조의 형태를 가지는 것도 가능하다.15, the rear bus bar 152 is elongated in the second direction y and connected to each of the front fingers 141 and spaced apart from each other between the front fingers 141 It is also possible to have the shape of an island structure.

또한, 제2 전극(150)의 패턴도 전술한 바와 다르게, 후면 전극층(151) 대신에 반도체 기판(110)의 후면에 전면 핑거(141)과 동일한 방향으로 길게 위치하는 후면 핑거(151’)가 구비된 상태에서 전술한 후면 버스바(152)가 구비될 수 있다.The second electrode 150 may have a rear finger 151 'instead of the rear electrode layer 151 in the same direction as the front finger 141 on the rear surface of the semiconductor substrate 110 The rear bus bar 152 may be provided.

이와 같은 경우, 태양 전지가 bi-facial 구조를 갖는 경우, 반도체 기판(110)의 후면으로도 빛을 수광할 수 있어, 태양 전지의 효율이 더욱 향상될 수 있다.In this case, when the solar cell has a bi-facial structure, light can be received even on the rear surface of the semiconductor substrate 110, and the efficiency of the solar cell can be further improved.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

Claims (12)

반도체 기판, 상기 반도체 기판과 p-n 접합을 형성하는 에미터부, 상기 에미터부에 연결되는 제1 전극 및 상기 반도체 기판의 후면에 연결되는 제2 전극을 포함하는 복수의 태양 전지; 및
상기 복수의 태양 전지를 전기적으로 서로 직렬 연결하기 위하여 상기 제1 전극 또는 상기 제2 전극에 접속하는 복수의 인터커넥터;를 포함하고,
상기 복수의 태양 전지 각각에서 하나의 태양 전지에 구비된 상기 제1 전극 또는 상기 제2 전극에 접속되는 상기 복수의 인터커넥터의 개수는 10개 내지 18개 사이인 태양 전지 모듈.A plurality of solar cells including a semiconductor substrate, an emitter section forming a pn junction with the semiconductor substrate, a first electrode connected to the emitter section, and a second electrode connected to a rear surface of the semiconductor substrate; And
And a plurality of interconnectors connected to the first electrode or the second electrode for electrically connecting the plurality of solar cells to each other in series,
Wherein the number of the plurality of interconnectors connected to the first electrode or the second electrode included in one solar cell in each of the plurality of solar cells is between 10 and 18. 제1 항에 있어서,
상기 복수의 인터커넥터의 폭은 0.24mm 내지 0.53mm 사이인 태양 전지 모듈.The method according to claim 1,
Wherein a width of the plurality of interconnectors is between 0.24 mm and 0.53 mm. 제1 항에 있어서,
상기 복수의 인터커넥터의 폭은 0.3mm 내지 0.38mm 사이인 태양 전지 모듈.The method according to claim 1,
Wherein a width of the plurality of interconnectors is between 0.3 mm and 0.38 mm. 제1 항에 있어서,
상기 제1 전극은 서로 이격되어 제1 방향으로 길게 뻗어 위치하는 전면 핑거를 포함하는 태양 전지 모듈.The method according to claim 1,
Wherein the first electrode includes a front finger spaced apart from the first electrode and extending in a first direction. 제4 항에 있어서,
상기 제1 전극은 상기 전면 핑거와 교차하는 제2 방향으로 길게 형성되는 전면 버스바를 포함하는 태양 전지 모듈.5. The method of claim 4,
Wherein the first electrode includes a front bus bar extending in a second direction crossing the front fingers. 제4 항에 있어서,
상기 복수의 태양 전지는 상기 제1 방향과 교차하는 제2 방향으로 배열되고,
상기 복수의 인터커넥터는 상기 제2 방향으로 상기 복수의 태양 전지를 서로 직렬 연결시키는 태양 전지 모듈.5. The method of claim 4,
Wherein the plurality of solar cells are arranged in a second direction intersecting with the first direction,
Wherein the plurality of interconnectors connect the plurality of solar cells in series in the second direction. 제6 항에 있어서,
상기 복수의 인터커넥터는 와이어 형태를 갖는 태양 전지 모듈.The method according to claim 6,
Wherein the plurality of interconnectors have a wire shape. 제6 항에 있어서,
상기 복수의 인터커넥터 각각의 단면은 곡면을 포함하는 태양 전지 모듈. The method according to claim 6,
Wherein the cross-section of each of the plurality of interconnectors includes a curved surface. 제6 항에 있어서,
상기 복수의 인터커넥터 각각의 단면은 원형, 타원형, 반원형, 직사각형, 또는 사다리꼴 중 어느 하나인 태양 전지 모듈.The method according to claim 6,
Wherein the cross-section of each of the plurality of interconnectors is any one of a circle, an ellipse, a semicircle, a rectangle, or a trapezoid. 제4 항에 있어서,
상기 제2 전극은 상기 반도체 기판의 후면에 위치하는 후면 전극층을 포함하는 태양 전지 모듈.5. The method of claim 4,
And the second electrode includes a rear electrode layer positioned on a rear surface of the semiconductor substrate. 제4 항에 있어서,
상기 제2 전극은 상기 반도체 기판의 후면에 상기 전면 핑거와 동일한 방향으로 길게 위치하는 후면 핑거를 포함하는 태양 전지 모듈.5. The method of claim 4,
And the second electrode includes a rear finger on a rear surface of the semiconductor substrate, the rear finger being elongated in the same direction as the front finger. 제10 항 또는 제11 항에 있어서,
상기 제2 전극은 상기 반도체 기판의 후면에 상기 전면 핑거와 교차하는 제2 방향으로 길게 형성되는 후면 버스바를 더 포함하는 태양 전지 모듈.The method according to claim 10 or 11,
Wherein the second electrode further comprises a rear bus bar formed on a rear surface of the semiconductor substrate so as to be elongated in a second direction crossing the front fingers.
KR1020140079260A 2014-06-26 2014-06-26 Solar cell module KR101794948B1 (en)

Priority Applications (14)

Application Number Priority Date Filing Date Title
KR1020140079260A KR101794948B1 (en) 2014-06-26 2014-06-26 Solar cell module
EP22152710.4A EP4009383A1 (en) 2014-06-26 2015-06-25 Solar cell module
EP20202221.6A EP3800671B1 (en) 2014-06-26 2015-06-25 Solar cell module
EP15001892.7A EP2960946B1 (en) 2014-06-26 2015-06-25 Solar cell module
EP18184974.6A EP3410493B1 (en) 2014-06-26 2015-06-25 Solar cell module
JP2015127897A JP6139602B2 (en) 2014-06-26 2015-06-25 Solar cell module
CN201510363766.0A CN105226120B (en) 2014-06-26 2015-06-26 Solar module
US14/752,561 US10164130B2 (en) 2014-06-26 2015-06-26 Solar cell module
CN201710975923.2A CN107768449B (en) 2014-06-26 2015-06-26 Solar cell module
JP2016165439A JP6272964B2 (en) 2014-06-26 2016-08-26 Solar cell module
US15/270,127 US10170646B2 (en) 2014-06-26 2016-09-20 Solar cell module
US16/179,613 US11201252B2 (en) 2014-06-26 2018-11-02 Solar cell module
US17/522,085 US11522092B2 (en) 2014-06-26 2021-11-09 Solar cell module
US17/938,245 US20230028427A1 (en) 2014-06-26 2022-10-05 Solar cell module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140079260A KR101794948B1 (en) 2014-06-26 2014-06-26 Solar cell module

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170049226A Division KR101819731B1 (en) 2017-04-17 2017-04-17 Solar cell module

Publications (2)

Publication Number Publication Date
KR20160001226A true KR20160001226A (en) 2016-01-06
KR101794948B1 KR101794948B1 (en) 2017-11-07

Family

ID=55165141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140079260A KR101794948B1 (en) 2014-06-26 2014-06-26 Solar cell module

Country Status (1)

Country Link
KR (1) KR101794948B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170112971A (en) * 2016-03-28 2017-10-12 엘지전자 주식회사 Solar cell panel
WO2018070724A1 (en) * 2016-10-13 2018-04-19 현대중공업그린에너지 주식회사 Solar cell module
WO2017171287A3 (en) * 2016-03-28 2018-08-23 Lg Electronics Inc. Solar cell panel
US20220216357A1 (en) * 2019-05-23 2022-07-07 Alpha Assembly Solutions Inc. Solder paste for module fabrication of solar cells

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010016476B4 (en) 2010-04-16 2022-09-29 Meyer Burger (Germany) Gmbh Method for applying contact wires to a surface of a photovoltaic cell, photovoltaic cell, photovoltaic module, arrangement for applying contact wires to a surface of a photovoltaic cell
JP5516441B2 (en) * 2011-01-26 2014-06-11 信越化学工業株式会社 Solar cell module and manufacturing method thereof
JP2014063978A (en) 2013-04-26 2014-04-10 Noritake Co Ltd Solar cell module and manufacturing method therefor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170112971A (en) * 2016-03-28 2017-10-12 엘지전자 주식회사 Solar cell panel
WO2017171287A3 (en) * 2016-03-28 2018-08-23 Lg Electronics Inc. Solar cell panel
KR20190037209A (en) * 2016-03-28 2019-04-05 엘지전자 주식회사 Solar cell panel
US10510908B2 (en) 2016-03-28 2019-12-17 Lg Electronics Inc. Solar cell panel
WO2018070724A1 (en) * 2016-10-13 2018-04-19 현대중공업그린에너지 주식회사 Solar cell module
US20220216357A1 (en) * 2019-05-23 2022-07-07 Alpha Assembly Solutions Inc. Solder paste for module fabrication of solar cells

Also Published As

Publication number Publication date
KR101794948B1 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
US11056598B2 (en) Solar cell
US11522092B2 (en) Solar cell module
KR101199424B1 (en) Solar cell
US20110155210A1 (en) Solar cell module
KR101699299B1 (en) Bifacial solar cell
EP2642525B1 (en) Solar cell
US20180204964A1 (en) Solar cell and solar cell panel including the same
US9577132B2 (en) Solar cell module
EP2757595B1 (en) Solar cell and method for manufacturing the same
KR101794948B1 (en) Solar cell module
KR101284278B1 (en) Solar cell module and interconnector used in solar cell module
KR102065170B1 (en) Solar cell module
KR20160149067A (en) Solar cell module
KR101819731B1 (en) Solar cell module
KR101983361B1 (en) Bifacial solar cell
KR102474476B1 (en) Solar cell module
KR20140021125A (en) Solar cell
KR101190751B1 (en) Solar cell
KR101531469B1 (en) Solar cell
KR20130080662A (en) Solar cell module
KR20190030879A (en) Solar cell module
KR20160063130A (en) Solar cell and solar cell module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
A107 Divisional application of patent
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant