KR20150134857A - Chip electronic component and manufacturing method thereof - Google Patents
Chip electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- KR20150134857A KR20150134857A KR1020140062213A KR20140062213A KR20150134857A KR 20150134857 A KR20150134857 A KR 20150134857A KR 1020140062213 A KR1020140062213 A KR 1020140062213A KR 20140062213 A KR20140062213 A KR 20140062213A KR 20150134857 A KR20150134857 A KR 20150134857A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating substrate
- coil
- pattern
- conductor pattern
- coil conductor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 32
- 238000003825 pressing Methods 0.000 claims description 4
- 239000000696 magnetic material Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000007747 plating Methods 0.000 description 14
- 239000010949 copper Substances 0.000 description 11
- 229910000859 α-Fe Inorganic materials 0.000 description 11
- 239000010409 thin film Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001451 polypropylene glycol Polymers 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910018605 Ni—Zn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910007565 Zn—Cu Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
Description
본 발명은 칩 전자부품 및 이의 제조방법에 관한 것이다.
The present invention relates to a chip electronic component and a manufacturing method thereof.
최근 들어 각종 통신 디바이스 또는 디스플레이 디바이스 등 IT 디바이스의 소형화 및 박막화가 가속화되고 있어 이러한 IT 디바이스에 채용되는 인덕터, 캐패시터, 트랜지스터 등의 각종 소자들 또한 소형화 및 박형화하기 위한 연구가 지속적으로 이루어지고 있다.
Recently, miniaturization and thinning of IT devices such as various communication devices and display devices have been accelerated, and researches for miniaturization and thinning of various devices such as inductors, capacitors, and transistors employed in IT devices have been continuously carried out.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자로써, 전자기적 특성을 이용하여 커패시터와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터(Filter) 회로 등의 구성에 사용된다.
An inductor, which is one of chip electronic components, is a typical passive element that removes noise by forming an electronic circuit together with a resistor and a capacitor. The inductor amplifies a signal of a specific frequency band in combination with a capacitor using electromagnetic characteristics A resonance circuit, a filter circuit, and the like.
인덕터도 소형이면서 고밀도의 자동 표면 실장이 가능한 칩으로의 전환이 급속도로 이루어져 왔으며, 박막의 절연 기판의 상하면에 도금으로 형성되는 코일 패턴 위에 자성 분말을 수지와 혼합시켜 형성시킨 박막형 인덕터의 개발이 이어지고 있다.
The inductor has been rapidly switched to a chip capable of high-density automatic surface mounting, and a thin film type inductor in which a magnetic powder is mixed with a resin on a coil pattern formed by plating on the upper and lower surfaces of a thin insulating substrate have.
인덕터의 주요 특성 중 하나인 직류 저항(Rdc)은 코일의 단면적이 클수록 낮아진다. 따라서, 직류 저항(Rdc)을 낮추고, 인덕턴스를 향상시키기 위해서는 내부 코일의 단면적 증가가 필요하다. The DC resistance (Rdc), which is one of the main characteristics of the inductor, becomes lower as the cross-sectional area of the coil becomes larger. Therefore, in order to lower the DC resistance Rdc and improve the inductance, it is necessary to increase the cross-sectional area of the inner coil.
코일의 단면적을 증가시키는 방법에는 두 가지가 있는데, 코일 폭을 증가시키는 것과 코일 높이를 증가시키는 것이다. There are two ways to increase the cross-sectional area of the coil: increase the coil width and increase the coil height.
코일의 폭을 증가시키는 경우 코일과 코일 간의 쇼트(short)가 발생될 우려가 매우 커지고, 인덕터 칩에서 구현할 수 있는 턴수의 한계가 발생하며, 자성체가 차지하는 면적의 축소로 이어져 효율이 저하되고 고용량 제품 구현에 한계가 있다.
When the width of the coil is increased, there is a great possibility that a short between the coil and the coil is generated, a limit of the number of turns that can be realized in the inductor chip is generated, and the area occupied by the magnetic body is reduced. There is a limit to implementation.
따라서, 박막형 인덕터의 내부 코일은 코일의 높이를 증가시킨 높은 어스펙트 비(Aspect Ratio, AR)를 가지는 구조가 요구되고 있다. 내부 코일의 어스펙트 비(AR)란, 코일의 높이를 코일의 폭으로 나눈 값으로, 높은 어스펙트 비(AR) 구현을 위해서는 코일의 폭 방향 성장을 억제하고 높이 방향의 성장을 촉진하여야 한다.
Therefore, the inner coil of the thin film type inductor is required to have a structure having a high aspect ratio (AR) which increases the coil height. The aspect ratio (AR) of the inner coil is a value obtained by dividing the height of the coil by the width of the coil. In order to realize a high aspect ratio (AR), the width direction growth of the coil should be suppressed and the growth in the height direction should be promoted.
높은 어스펙트 비(AR)를 가지는 코일을 구현하기 위해서는 코일의 높이 방향 성장만 이루어지는 이방 전해 도금을 수행하여야 하는데, 종래에는 이와 같은 이방 도금을 위해 한계전류밀도 근사 범위의 전류를 인가하면서 도금을 실시하였다.
In order to realize a coil having a high aspect ratio (AR), anisotropic electrolytic plating, which only grows in the height direction of the coil, must be performed. Conventionally, plating is carried out while applying a current in the approximate limit current density range for such anisotropic plating. Respectively.
그러나, 도금이 진행됨에 따라 코일의 단면적이 변화하기 때문에 계속하여 새로운 한계전류밀도 값을 파악하여 인가하는 것은 공정상 어려움이 있었다. 이에 이방 도금을 오랜 시간 지속하는 데 한계가 있었으며, 인가하는 전류가 한계전류밀도보다 작아져 도금이 이방으로 성장하지 않고, 코일의 높이 방향과 함께 폭 방향 성장이 이루어지는 등방 성장으로 인하여 코일 간 쇼트(short)가 발생하고, 코일의 높은 어스펙트 비(AR)를 구현하기 어려운 한계가 있었다.
However, since the cross-sectional area of the coil changes as the plating progresses, it is difficult to identify and apply a new limit current density value continuously. Therefore, the anisotropic plating is limited to a long time, and the applied current is smaller than the critical current density, so that the plating does not grow any more, and the isotropic growth in which the width direction is grown along with the height direction of the coil causes short- short) occurs, and it is difficult to realize a high aspect ratio (AR) of the coil.
또한, 이방 도금 과정에서 도금 선폭 편차로 인하여 코일 간 간격을 좁고 균일하게 형성하는 것이 어려운 문제가 있었다.
In addition, there is a problem that it is difficult to form a narrow and uniform gap between coils due to plating line width variation during the anisotropic plating process.
본 발명은 칩 전자부품 및 이의 제조방법에 관한 것이다.
The present invention relates to a chip electronic component and a manufacturing method thereof.
본 발명의 일 실시형태는 절연 기판과 상기 절연 기판의 내부에 임베딩된 코일 도체 패턴을 포함하는 자성체 본체; 및 상기 코일 도체 패턴의 단부와 연결되도록 상기 자성체 본체의 양 단부에 형성된 외부전극;을 포함하며, 상기 코일 도체 패턴은 내부에 복수 개의 에칭면이 형성된 칩 전자부품을 제공한다.
According to an embodiment of the present invention, there is provided a magnetic body comprising: an insulating substrate; a magnetic body body including a coil conductor pattern embedded in the insulating substrate; And an external electrode formed at both ends of the magnetic body body so as to be connected to an end of the coil conductor pattern, wherein the coil conductor pattern has a plurality of etched surfaces formed therein.
상기 코일 도체 패턴의 단면 형상은 사각형 형상일 수 있다.
The cross-sectional shape of the coil conductor pattern may be a rectangular shape.
상기 코일 도체 패턴의 상면은 평면일 수 있다.
The upper surface of the coil conductor pattern may be planar.
상기 코일 도체 패턴의 가로 세로비(Aspect Ratio, A/R)가 1.5 내지 5.5일 수 있다.
The Aspect Ratio (A / R) of the coil conductor pattern may be 1.5 to 5.5.
본 발명의 다른 실시형태는 절연 기판의 적어도 일면에 코일 패턴 시드층을 형성하는 단계; 상기 코일 패턴 시드층 상에 드라이 필름 레지스트(Dry Film Resist)를 이용하여 1차 코일 패턴을 형성하는 단계; 상기 드라이 필름 레지스트(Dry Film Resist)를 박리하고 코일 패턴 시드층을 제거한 후 상기 1차 코일 패턴을 가압하여 상기 절연 기판 내부로 임베딩(Embedding)하는 단계; 및 상기 1차 코일 패턴이 임베딩된 상기 절연 기판의 적어도 일면에 상기 단계를 반복하여 2차 코일 패턴을 상기 절연 기판 내부로 임베딩하는 단계;를 포함하는 칩 전자부품의 제조방법을 제공한다.
Another embodiment of the present invention is a method of manufacturing a semiconductor device, comprising: forming a coil pattern seed layer on at least one surface of an insulating substrate; Forming a primary coil pattern on the coil pattern seed layer using a dry film resist; Removing the dry film resist and removing the coil pattern seed layer, and then pressing the primary coil pattern and embedding the primary coil pattern into the insulating substrate; And repeating the above steps on at least one surface of the insulating substrate having the primary coil pattern embedded therein, thereby embedding the secondary coil pattern into the insulating substrate.
상기 2차 코일 패턴을 상기 절연 기판 내부로 임베딩하는 단계 이후에 상기 2차 코일 패턴이 임베딩된 상기 절연 기판의 적어도 일면에 상기 단계를 반복하여 3차 이상의 코일 패턴을 상기 절연 기판 내부로 임베딩할 수 있다.
The step of embedding the secondary coil pattern into the insulating substrate may be repeated after the step of embedding the secondary coil pattern into at least one surface of the insulating substrate on which the secondary coil pattern is embedded. have.
상기 1차 코일 패턴을 절연 기판 내부에 임베딩한 후 및 상기 2차 코일 패턴을 절연 기판 내부에 임베딩한 후 각각 상기 절연 기판의 적어도 일면에 에칭 공정을 수행할 수 있다.
After the primary coil pattern is embedded in the insulating substrate and the secondary coil pattern is embedded in the insulating substrate, the etching process may be performed on at least one surface of the insulating substrate.
상기 1차 코일 패턴과 2차 코일 패턴은 사각형 형상일 수 있다.
The primary coil pattern and the secondary coil pattern may have a rectangular shape.
상기 1차 코일 패턴과 2차 코일 패턴의 경계면에는 에칭면이 형성될 수 있다.
An etched surface may be formed at an interface between the primary coil pattern and the secondary coil pattern.
본 발명의 일 실시형태에 따른 칩 전자부품은 절연 기판상에 고해상 몰드 드라이 필름 레지스트(Dry Film Resist)를 사용하여 패터닝(Patterning)을 수행하고 기판 내부로 임베딩(Embedding)하는 공정을 반복 수행하여 코일이 균일한 선폭을 갖도록 할 수 있다.
A chip electronic component according to an embodiment of the present invention is manufactured by patterning using a high-resolution mold dry resist on an insulating substrate and repeating a process of embedding the substrate into the substrate, It is possible to have a uniform line width.
또한, 미세한 선폭 및 높은 두께의 코일 패턴을 형성할 수 있어 칩 전자부품을 전원단에 적용할 경우, 전원단의 평활기능 및 노이즈 제거 효율이 증대될 수 있다.
In addition, it is possible to form a coil pattern with a fine line width and a high thickness, so that when the chip electronic component is applied to the power supply end, the smoothing function and the noise removing efficiency of the power supply end can be increased.
또한, 코일 패턴을 기판 내부로 임베딩(Embedding)하는 공정을 반복 수행함으로써, 코일이 균일한 선폭을 가질 수 있어 코일 간 쇼트(short) 발생을 방지하고, 코일의 폭 대비 높이를 증가시켜 높은 어스펙트 비(AR)의 코일을 구현할 수 있다.Further, by repeating the process of embedding the coil pattern inside the substrate, the coils can have a uniform line width, thereby preventing a short between the coils and increasing the height of the coils to the width, A coil of the ratio AR can be realized.
이에 따라, 코일의 단면적이 커지고, 직류 저항(Rdc)이 감소하며, 인덕턴스가 향상될 수 있다.
As a result, the cross-sectional area of the coil becomes larger, the DC resistance Rdc decreases, and the inductance can be improved.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 제1 공정도이다.
도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 제2 공정도이다.1 is a schematic perspective view showing an inner coil portion of a chip electronic component according to an embodiment of the present invention.
2 is a sectional view taken along a line I-I 'in Fig.
3 is a first process diagram showing a method of manufacturing a chip electronic component according to an embodiment of the present invention.
4 is a second process diagram showing a method of manufacturing a chip electronic component according to an embodiment of the present invention.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.It is to be understood that, although the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Will be described using the symbols.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.
이하에서는 본 발명의 일 실시형태에 따른 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만 이에 제한되는 것은 아니다.
Hereinafter, a chip electronic component according to an embodiment of the present invention will be described, but the present invention is not limited thereto.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이고, 도 2는 도 1의 I-I'선에 의한 단면도이다.
FIG. 1 is a schematic perspective view showing an inner coil portion of a chip electronic component according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along line I-I 'of FIG.
도 1 및 도 2를 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터(100)가 개시된다. 상기 칩 전자부품은 칩 인덕터 이외에도 칩 비드(chip bead), 칩 필터(chip filter) 등으로 적절하게 응용될 수 있다.Referring to FIGS. 1 and 2, a thin
상기 박막형 인덕터(100)는 자성체 본체(50), 절연 기판(20), 내부 코일부(40) 및 외부전극(80)을 포함한다.
The thin
자성체 본체(50)는 박막형 인덕터(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않으며 예를 들어, 페라이트 또는 금속계 연자성 재료가 충진되어 형성될 수 있다. 상기 페라이트로, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등을 이용할 수 있고, 상기 금속계 연자성 재료로, Fe-Si-B-Cr 계 비정질 금속 파우더 재료를 이용할 수 있으며, 이에 제한되는 것은 아니다.
The
자성체 본체(50)는 육면체 형상일 수 있으며, 본 발명의 실시형태를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다. 상기 자성체 본체(50)는 길이 방향의 길이가 폭 방향의 길이보다 큰 직 육면체의 형상을 가질 수 있다.
When the direction of the hexahedron is defined to clearly explain the embodiment of the present invention, L, W, and T shown in FIG. 1 indicate the longitudinal direction, the width direction, and the thickness direction, respectively . The
상기 자성체 본체(50)의 내부에 형성되는 절연 기판(20)은 얇은 박막으로 형성되고, 도금으로 코일 도체 패턴(40)을 형성할 수 있는 재질이라면 특별하게 제한되지 않으며 예를 들어, PCB 기판, 페라이트 기판, 금속계 연자성 기판 등으로 형성될 수 있다.
The
상기 절연 기판(20)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 페라이트 또는 금속계 연자성 재료 등의 자성체로 충진되어 코어부를 형성할 수 있다. 자성체로 충진되는 코어부를 형성함에 따라 인덕턴스(Inductance, L)를 향상시킬 수 있다.
The central portion of the
상기 절연 기판(20)의 내부에 코일 도체 패턴(40)이 임베딩될 수 있으며, 상기 코일 도체 패턴(40)은 상기 절연 기판(20)의 적어도 일면에 코일 도체 패턴을 형성하여 상기 절연 기판(20) 내부로 임베딩될 수 있다.A
따라서, 상기 코일 도체 패턴(40)을 상기 절연 기판(20)의 내부로 임베딩하는 것은 상기 절연 기판(20)의 일면에서 수행될 수도 있고, 양면에서 수행될 수 있다. Embedding the
상기 코일 도체 패턴(40)은 스파이럴(spiral) 형상의 코일 패턴을 포함할 수 있으며, 상기 절연 기판(20)의 일면과 반대 면에서 내부로 임베딩된 코일 도체 패턴(40)은 상기 절연 기판(20)에 형성되는 비아 전극(45)을 통해 전기적으로 접속될 수 있다. The
상기 코일 도체 패턴(40) 및 비아 전극(45)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
The
상기 절연 기판(20)의 내부에 임베딩되어 형성되는 코일 도체 패턴(40)의 일 단부는 상기 자성체 본체(50)의 길이 방향의 일 단면으로 노출될 수 있으며, 상기 절연 기판(20)의 반대 면에서 내부로 임베딩되어 형성되는 코일 도체 패턴(40)의 일 단부는 상기 자성체 본체(50)의 길이 방향의 타 단면으로 노출될 수 있다.
One end of the
상기 자성체 본체(50)의 길이 방향의 양 단면으로 노출되는 상기 코일 도체 패턴(40)과 접속하도록 길이 방향의 양 단면에는 외부 전극(80)이 형성될 수 있다.
상기 외부 전극(80)은 상기 자성체 본체(50)의 두께 방향의 양 단면 및/또는 폭 방향의 양 단면으로 연장되어 형성될 수 있다.The
상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등으로 형성될 수 있다.
The
본 발명의 일 실시형태에 따르면, 상기 코일 도체 패턴은 내부에 복수 개의 에칭면이 형성된 것을 특징으로 한다.
According to an embodiment of the present invention, the coil conductor pattern has a plurality of etched surfaces formed therein.
일반적으로, 상기 코일의 면적을 늘리는 방법으로서 이방 도금이라는 공법을 적용함으로써, 박막형 인덕터의 직류 저항(Rdc) 특성을 향상시키는 연구가 진행되어 왔다.
In general, studies have been made to improve the DC resistance (Rdc) characteristics of thin film inductors by applying a method called anisotropic plating as a method of increasing the area of the coil.
상기 이방 도금은 높은 전류 밀도로 인하여 도금이 코일의 위에 방향으로만 성장할 수 있도록 고안되었다.
The anisotropic plating is designed to allow the plating to grow only in the direction of the top of the coil due to the high current density.
하지만, 높은 전류 밀도하에서 도금이 진행되다 보니 속도에 따른 구리(Cu) 이온 공급 부족으로 코일 도체 패턴 끝부분에서 탄도금 형상이 나타나고, 코일 도체 패턴 간의 두께 편차도 크게 나타나 쇼트 불량이 발생하는 문제가 있었다.
However, as the plating progresses under a high current density, the shape of the trapezoidal shape appears at the end of the coil conductor pattern due to the shortage of the copper (Cu) ion depending on the speed, and the thickness deviation between the coil conductor patterns also becomes large, there was.
그러나, 본 발명의 일 실시형태에 따르면 상기 절연 기판(20)의 내부에 코일 도체 패턴(40)이 임베딩될 수 있으며, 상기 코일 도체 패턴(40)은 상기 절연 기판(20)의 적어도 일면에 코일 도체 패턴을 형성하여 상기 절연 기판(20) 내부로 임베딩될 수 있다.
However, according to an embodiment of the present invention, the
즉, 상기 코일 도체 패턴(40)은 상술한 바와 같이 상기 절연 기판(20)의 적어도 일면에 코일 도체 패턴을 형성한 후 상기 절연 기판(20) 내부로 임베딩하며, 이러한 공정을 반복함으로써, 상기 이방 도금 공법을 적용함으로 인해 발생하는 쇼트 불량 등의 문제를 막을 수 있다.
That is, the
구체적으로, 상기 절연 기판(20) 상에 고해상 몰드 드라이 필름 레지스트(Dry Film Resist)를 사용하여 패터닝(Patterning)을 수행하고 기판 내부로 임베딩(Embedding)하는 공정을 반복 수행함으로써, 상기 코일 도체 패턴(40)이 균일한 선폭을 갖도록 할 수 있다.
More specifically, patterning is performed on the insulating
또한, 미세한 선폭 및 높은 두께의 코일 패턴을 형성할 수 있어 칩 전자부품을 전원단에 적용할 경우, 전원단의 평활기능 및 노이즈 제거 효율이 증대될 수 있다.
In addition, it is possible to form a coil pattern with a fine line width and a high thickness, so that when the chip electronic component is applied to the power supply end, the smoothing function and the noise removing efficiency of the power supply end can be increased.
또한, 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩(Embedding)하는 공정을 반복 수행함으로써, 코일이 균일한 선폭을 가질 수 있어 코일 간 쇼트(short) 발생을 방지하고, 코일의 폭 대비 높이를 증가시켜 높은 가로 세로비(Aspect Ratio, A/R)의 코일을 구현할 수 있다.
In addition, by repeating the process of embedding the
이에 따라, 코일의 단면적이 커지고, 직류 저항(Rdc)이 감소하며, 인덕턴스가 향상될 수 있다.
As a result, the cross-sectional area of the coil becomes larger, the DC resistance Rdc decreases, and the inductance can be improved.
상기와 같이, 본 발명의 일 실시형태에 따르면 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩(Embedding)하는 공정을 반복 수행하므로, 상기 코일 도체 패턴(40)은 내부에 복수 개의 에칭면이 형성될 수 있다.
As described above, according to the embodiment of the present invention, the process of embedding the
또한, 본 발명의 일 실시형태에 따르면 상기 코일 도체 패턴(40)의 단면 형상은 특별히 제한되는 것은 아니나, 예를 들어 단면 형상은 사각형 형상일 수 있다.
In addition, according to one embodiment of the present invention, the cross-sectional shape of the
상기 코일 도체 패턴(40)의 단면이 사각형 형상을 가지기 때문에, 기존 둥근 형태의 단면 형상에 비해 쇼트 불량 발생을 최소화할 수 있다.
Since the cross section of the
이로 인하여, 상기 코일 도체 패턴(40)의 두께 편차가 감소하여 인접한 코일 도체 패턴간 쇼트 발생을 막을 수 있다.
As a result, the thickness variation of the
또한, 코일 도체 패턴(40)이 안정적으로 수직 방향으로 성장시킬 수 있어, 코일 도체 패턴의 가로 세로비(Aspect Ratio, A/R)를 향상시킬 수 있으므로 직류 저항(Rdc)을 개선할 수 있다.
In addition, the
상기 코일 도체 패턴(40)의 상면은 평면일 수 있으나, 반드시 이에 제한되는 것은 아니다.
The upper surface of the
상기 코일 도체 패턴(40)의 상면이 평면이므로, 기존 둥근 형태의 전해 도금층 단면 형상에 비해 가로 세로비(Aspect Ratio, A/R)를 향상시킬 수 있으므로 직류 저항(Rdc)을 개선할 수 있다.
Since the upper surface of the
본 발명의 일 실시형태에 따르면, 상기 코일 도체 패턴(40)의 가로 세로비(Aspect Ratio, A/R)는 1.5 내지 5.5일 수 있다.
According to an embodiment of the present invention, the Aspect Ratio (A / R) of the
본 발명의 일 실시형태에 따른 칩 전자부품에 있어서 상기 코일 도체 패턴(40)은 직류 저항(Rdc)을 최소화하기 위해 코일의 단면적을 높이는 것이 유리하며, 이를 위해 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩(Embedding)하는 공정을 반복 수행할 수 있다.
In the chip electronic component according to the embodiment of the present invention, it is advantageous to increase the cross-sectional area of the coil in order to minimize the DC resistance Rdc of the
즉, 본 발명의 일 실시형태에 따르면 상기 코일 도체 패턴(40)의 가로 세로비(Aspect Ratio, A/R)가 1.5 내지 5.5를 만족하도록 조절함으로써, 코일의 단면적이 증가하여 직류 저항(Rdc)을 개선하는 효과가 있다.
That is, according to one embodiment of the present invention, by adjusting the aspect ratio (A / R) of the
상기 코일 도체 패턴(40)의 가로 세로비(Aspect Ratio, A/R)가 1.5 미만일 경우에는 가로 세로비(Aspect Ratio, A/R)가 1에 가까우므로, 제한된 공간 내에서 단면적 증가 효과가 적어 직류 저항(Rdc)을 개선하는 효과가 미비할 수 있다.
When the Aspect Ratio (A / R) of the
반면, 상기 코일 도체 패턴(40)의 가로 세로비(Aspect Ratio, A/R)가 5.5를 초과하는 경우에는 코일의 단면적 상승에 따른 직류 저항(Rdc) 개선 효과는 있으나, 박막형 인덕터를 구현하기 어렵다.
On the other hand, when the Aspect Ratio (A / R) of the
도 3은 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 제1 공정도이다.3 is a first process diagram showing a method of manufacturing a chip electronic component according to an embodiment of the present invention.
도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 제2 공정도이다.
4 is a second process diagram showing a method of manufacturing a chip electronic component according to an embodiment of the present invention.
상기 박막형 인덕터(100)의 제조방법에 대해 도 3 및 도 4를 참조하여 설명한다.
A method of manufacturing the thin
도 3을 참조하면 먼저, 절연 기판(20)의 적어도 일면에 코일 패턴 시드층(41)을 형성할 수 있다.Referring to FIG. 3, the coil
상기 절연 기판(20)은 특별하게 제한되지 않으며 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등을 사용할 수 있고, 40 내지 100 ㎛의 두께일 수 있다.The insulating
상기 코일 패턴 시드층(41)은 전기 전도성이 뛰어난 금속으로 형성할 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성할 수 있다.
The coil
다음으로, 상기 코일 패턴 시드층(41) 상에 드라이 필름 레지스트(Dry Film Resist)를 이용하여 1차 코일 패턴을 형성할 수 있다.Next, a primary coil pattern may be formed on the coil
상기 드라이 필름 레지스트(Dry Film Resist)는 코일 도체 패턴을 형성할 수 있도록 개구부를 가질 수 있다. The dry film resist may have openings to form a coil conductor pattern.
상기 드라이 필름 레지스트(Dry Film Resist)는 통상의 감광성 레지스트 필름으로서, 특별히 이에 한정되는 것은 아니다.
The dry film resist is a conventional photosensitive resist film and is not particularly limited thereto.
상기 코일 도체 패턴 형성용 개구부에 전기 도금 등의 공정을 적용하여 전기 전도성 금속을 충진함으로써 코일 도체 패턴(40)을 형성할 수 있다.The
코일 도체 패턴(40)은 전기 전도성이 뛰어난 금속으로 형성할 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성할 수 있다.
The
다음으로, 화학적 에칭 등의 공정을 적용하여 드라이 필름 레지스트(Dry Film Resist)를 제거할 수 있다.
Next, a dry film resist (dry film resist) can be removed by a process such as chemical etching.
다음으로, 화학적 에칭 등의 공정을 적용하여 상기 코일 패턴 시드층(41)을 제거한 후, 상기 코일 도체 패턴(40)에 압력을 가하여 상기 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩할 수 있다.
Next, after the coil
상기 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩한 후, 상기 절연 기판(20)의 적어도 일면에 에칭 공정을 수행할 수 있으나, 반드시 이에 제한되는 것은 아니다.
After the
도 4를 참조하면, 상기 1차 코일 패턴(40)이 임베딩된 상기 절연 기판(20)의 적어도 일면에 상기 단계를 반복하여 2차 코일 패턴(40)을 상기 절연 기판(20) 내부로 임베딩하는 단계를 반복하여 수행할 수 있다.
4, the above steps are repeated on at least one surface of the insulating
또한, 상기 2차 코일 패턴을 절연 기판 내부에 임베딩한 후 상기 절연 기판의 적어도 일면에 에칭 공정을 수행할 수 있다.
In addition, after the secondary coil pattern is embedded in the insulating substrate, an etching process may be performed on at least one surface of the insulating substrate.
상기 2차 코일 패턴을 상기 절연 기판 내부로 임베딩하는 단계 이후에 상기 2차 코일 패턴이 임베딩된 상기 절연 기판의 적어도 일면에 상기 단계를 반복하여 3차 이상의 코일 패턴을 상기 절연 기판 내부로 임베딩할 수 있다.
The step of embedding the secondary coil pattern into the insulating substrate may be repeated after the step of embedding the secondary coil pattern into at least one surface of the insulating substrate on which the secondary coil pattern is embedded. have.
본 발명의 다른 실시형태에 따르면, 상기와 같이 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩(Embedding)하는 공정을 반복 수행함으로써, 목표로 하는 코일 도체 패턴을 형성하기 때문에, 상기 코일 도체 패턴(40)이 균일한 선폭을 갖도록 할 수 있다.
According to another embodiment of the present invention, since the target coil conductor pattern is formed by repeatedly embedding the
또한, 미세한 선폭 및 높은 두께의 코일 패턴을 형성할 수 있어 본 발명의 다른 실시 형태에 따른 칩 전자부품의 제조방법에 의해 제조된 칩 전자부품을 전원단에 적용할 경우, 전원단의 평활기능 및 노이즈 제거 효율이 증대될 수 있다.
In addition, when a chip electronic component manufactured by a manufacturing method of a chip electronic component according to another embodiment of the present invention is applied to a power supply stage, a coil pattern of a fine line width and a high thickness can be formed, The noise removal efficiency can be increased.
또한, 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩(Embedding)하는 공정을 반복 수행함으로써, 코일이 균일한 선폭을 가질 수 있어 코일 간 쇼트(short) 발생을 방지하고, 코일의 폭 대비 높이를 증가시켜 높은 가로 세로비(Aspect Ratio, A/R)의 코일을 구현할 수 있다.
In addition, by repeating the process of embedding the
이에 따라, 코일의 단면적이 커지고, 직류 저항(Rdc)이 감소하며, 인덕턴스가 향상될 수 있다.
As a result, the cross-sectional area of the coil becomes larger, the DC resistance Rdc decreases, and the inductance can be improved.
상기와 같이, 본 발명의 다른 실시형태에 따르면 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩(Embedding)하는 공정을 반복 수행하므로, 상기 코일 도체 패턴(40)은 내부에 복수 개의 에칭면이 형성될 수 있다.
As described above, according to another embodiment of the present invention, the process of embedding the
다음으로, 상기 코일 도체 패턴(40)이 임베딩된 절연 기판(20)의 상부 및 하부에 자성체 층을 적층하여 자성체 본체(50)를 형성할 수 있다.Next, the
자성체 층을 절연 기판(20)의 양면에 적층하고 라미네이트법이나 정수압 프레스법을 통해 압착하여 자성체 본체(50)를 형성할 수 있다. 이때, 상기 홀이 자성체로 충진될 수 있도록 하여 코어부를 형성할 수 있다.
The magnetic
또한, 상기 자성체 본체(50)의 단면에 노출되는 코일 도체 패턴(40)과 접속하는 외부전극(80)을 형성할 수 있다. In addition, the
상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하는 페이스트를 사용하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등을 포함하는 전도성 페이스트일 수 있다. 외부전극(80)을 형성하는 방법은 외부 전극(80)의 형상에 따라 프린팅 뿐만 아니라 딥핑(dipping)법 등을 수행하여 형성할 수 있다.
The
그 외 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.
In addition, the same parts as those of the above-described chip electronic component according to the embodiment of the present invention will be omitted here.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.The present invention is not limited to the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.
100 : 박막형 인덕터 45 : 비아 전극
20 : 절연 기판 50 : 자성체 본체
40 : 코일 도체 패턴 41 : 코일 패턴 시드층100: thin film type inductor 45: via electrode
20: insulating substrate 50: magnetic substance body
40: coil conductor pattern 41: coil pattern seed layer
Claims (9)
상기 코일 도체 패턴의 단부와 연결되도록 상기 자성체 본체의 양 단부에 형성된 외부전극;
을 포함하며, 상기 코일 도체 패턴은 내부에 복수 개의 에칭면이 형성된 칩 전자부품.
A magnetic body body including an insulating substrate and a coil conductor pattern embedded in the insulating substrate; And
External electrodes formed at both ends of the magnetic body body to be connected to ends of the coil conductor pattern;
Wherein the coil conductor pattern has a plurality of etched surfaces formed therein.
상기 코일 도체 패턴의 단면 형상은 사각형 형상인 칩 전자부품.
The method according to claim 1,
Wherein a cross-sectional shape of the coil conductor pattern is a rectangular shape.
상기 코일 도체 패턴의 상면은 평면인 것을 특징으로 하는 칩 전자부품.
The method according to claim 1,
And the upper surface of the coil conductor pattern is planar.
상기 코일 도체 패턴의 가로 세로비(Aspect Ratio, A/R)가 1.5 내지 5.5인 것을 특징으로 하는 칩 전자부품.
The method according to claim 1,
Wherein an aspect ratio (A / R) of the coil conductor pattern is 1.5 to 5.5.
상기 코일 패턴 시드층 상에 드라이 필름 레지스트(Dry Film Resist)를 이용하여 1차 코일 패턴을 형성하는 단계;
상기 드라이 필름 레지스트(Dry Film Resist)를 박리하고 코일 패턴 시드층을 제거한 후 상기 1차 코일 패턴을 가압하여 상기 절연 기판 내부로 임베딩(Embedding)하는 단계; 및
상기 1차 코일 패턴이 임베딩된 상기 절연 기판의 적어도 일면에 상기 단계를 반복하여 2차 코일 패턴을 상기 절연 기판 내부로 임베딩하는 단계;를 포함하는 칩 전자부품의 제조방법.
Forming a coil pattern seed layer on at least one surface of the insulating substrate;
Forming a primary coil pattern on the coil pattern seed layer using a dry film resist;
Removing the dry film resist and removing the coil pattern seed layer, and then pressing the primary coil pattern and embedding the primary coil pattern into the insulating substrate; And
And repeating the above steps on at least one surface of the insulating substrate having the primary coil pattern embedded therein, thereby embedding the secondary coil pattern into the insulating substrate.
상기 2차 코일 패턴을 상기 절연 기판 내부로 임베딩하는 단계 이후에 상기 2차 코일 패턴이 임베딩된 상기 절연 기판의 적어도 일면에 상기 단계를 반복하여 3차 이상의 코일 패턴을 상기 절연 기판 내부로 임베딩하는 칩 전자부품의 제조방법.
6. The method of claim 5,
Wherein the step of embedding the secondary coil pattern into the insulating substrate is repeated after the step of embedding the secondary coil pattern into at least one surface of the insulating substrate in which the secondary coil pattern is embedded, A method of manufacturing an electronic component.
상기 1차 코일 패턴을 절연 기판 내부에 임베딩한 후 및 상기 2차 코일 패턴을 절연 기판 내부에 임베딩한 후 각각 상기 절연 기판의 적어도 일면에 에칭 공정을 수행하는 칩 전자부품의 제조방법.
6. The method of claim 5,
The method comprising the steps of: embedding the primary coil pattern in an insulating substrate; and embedding the secondary coil pattern in an insulating substrate, and then performing an etching process on at least one surface of the insulating substrate.
상기 1차 코일 패턴과 2차 코일 패턴은 사각형 형상인 칩 전자부품의 제조방법.
6. The method of claim 5,
Wherein the primary coil pattern and the secondary coil pattern have a rectangular shape.
상기 1차 코일 패턴과 2차 코일 패턴의 경계면에는 에칭면이 형성된 칩 전자부품의 제조방법.
6. The method of claim 5,
And an etching surface is formed at an interface between the primary coil pattern and the secondary coil pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140062213A KR102186153B1 (en) | 2014-05-23 | 2014-05-23 | Chip electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140062213A KR102186153B1 (en) | 2014-05-23 | 2014-05-23 | Chip electronic component and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150134857A true KR20150134857A (en) | 2015-12-02 |
| KR102186153B1 KR102186153B1 (en) | 2020-12-03 |
Family
ID=54883238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140062213A KR102186153B1 (en) | 2014-05-23 | 2014-05-23 | Chip electronic component and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102186153B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170097864A (en) * | 2016-02-19 | 2017-08-29 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
| KR20170113136A (en) * | 2016-03-31 | 2017-10-12 | 다이요 유덴 가부시키가이샤 | Coil component |
| JP2017199801A (en) * | 2016-04-27 | 2017-11-02 | Tdk株式会社 | Electronic component and method for manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278479A (en) | 2005-03-28 | 2006-10-12 | Tdk Corp | Coil component |
| JP2006278909A (en) * | 2005-03-30 | 2006-10-12 | Tdk Corp | Coil substrate, coil component and its manufacturing process |
| KR101179398B1 (en) * | 2011-04-27 | 2012-09-04 | 삼성전기주식회사 | Contactless power transmission device and electronic device having the same |
| KR20140011693A (en) * | 2012-07-18 | 2014-01-29 | 삼성전기주식회사 | Magnetic substance module for power inductor, power inductor and manufacturing method for the same |
-
2014
- 2014-05-23 KR KR1020140062213A patent/KR102186153B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278479A (en) | 2005-03-28 | 2006-10-12 | Tdk Corp | Coil component |
| JP2006278909A (en) * | 2005-03-30 | 2006-10-12 | Tdk Corp | Coil substrate, coil component and its manufacturing process |
| KR101179398B1 (en) * | 2011-04-27 | 2012-09-04 | 삼성전기주식회사 | Contactless power transmission device and electronic device having the same |
| KR20140011693A (en) * | 2012-07-18 | 2014-01-29 | 삼성전기주식회사 | Magnetic substance module for power inductor, power inductor and manufacturing method for the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170097864A (en) * | 2016-02-19 | 2017-08-29 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
| KR20170113136A (en) * | 2016-03-31 | 2017-10-12 | 다이요 유덴 가부시키가이샤 | Coil component |
| JP2017199801A (en) * | 2016-04-27 | 2017-11-02 | Tdk株式会社 | Electronic component and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102186153B1 (en) | 2020-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101525703B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR101994726B1 (en) | Chip electronic component and manufacturing method thereof | |
| US10801121B2 (en) | Chip electronic component and manufacturing method thereof | |
| KR102004791B1 (en) | Chip electronic component and board having the same mounted thereon | |
| KR101532172B1 (en) | Chip electronic component and board having the same mounted thereon | |
| KR101598256B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR101558092B1 (en) | Chip electronic component and board having the same mounted thereon | |
| KR101565700B1 (en) | Chip electronic component, manufacturing method thereof and board having the same mounted thereon | |
| KR101565673B1 (en) | Manufacturing method of chip electronic component | |
| US10319515B2 (en) | Chip electronic component | |
| KR101539879B1 (en) | Chip electronic component | |
| KR102004238B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR102145317B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR20160019266A (en) | Chip electronic component and board having the same mounted thereon | |
| US9331009B2 (en) | Chip electronic component and method of manufacturing the same | |
| KR20150068940A (en) | Coil electronic component and manufacturing method thereof | |
| KR102047561B1 (en) | Chip electronic component and board having the same mounted thereon | |
| KR101823194B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR20150134857A (en) | Chip electronic component and manufacturing method thereof | |
| KR102198529B1 (en) | Chip electronic component and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right |