KR20150134699A - Method of manufacturing circuit board - Google Patents

Method of manufacturing circuit board Download PDF

Info

Publication number
KR20150134699A
KR20150134699A KR1020140061794A KR20140061794A KR20150134699A KR 20150134699 A KR20150134699 A KR 20150134699A KR 1020140061794 A KR1020140061794 A KR 1020140061794A KR 20140061794 A KR20140061794 A KR 20140061794A KR 20150134699 A KR20150134699 A KR 20150134699A
Authority
KR
South Korea
Prior art keywords
metal layer
layer
circuit
circuit board
forming
Prior art date
Application number
KR1020140061794A
Other languages
Korean (ko)
Inventor
권순철
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020140061794A priority Critical patent/KR20150134699A/en
Publication of KR20150134699A publication Critical patent/KR20150134699A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

The present invention discloses a method for manufacturing a circuit board. The present invention includes the following steps: forming a carrier film on one side of a first metal layer and a second metal layer, thinner than the first metal layer, on the other side of the first metal layer; forming an etching resist pattern on the second metal layer and a first circuit layer by an etching process; forming a first laminate on an upper side of the first circuit layer to cover the first circuit layer; and forming a third metal layer on an upper side of the first laminate to cover the first laminate and to face the first metal layer.

Description

회로기판의 제조방법 {Method of manufacturing circuit board}TECHNICAL FIELD The present invention relates to a method of manufacturing a circuit board,

본 발명은 방법에 관한 것으로, 보다 상세하게는 회로기판의 제조방법에 관한 것이다. The present invention relates to a method, and more particularly, to a method of manufacturing a circuit board.

최근 들어 전자 기기의 부품 크기가 더욱 작아지고, 소비자들이 하나의 제품이 여러 가지 기능을 갖추는 것을 선호함으로 인해 부품의 개수가 증가하고 있다. 이로 인해 회로기판에 많은 수의 전자 부품을 고밀도로 실장하기 위한 기술이 요구되고 있다.In recent years, the number of components has been increasing due to the smaller size of electronic components and consumers preferring one product to have various functions. Therefore, a technique for mounting a large number of electronic components on a circuit board at a high density is required.

다층 회로기판(multi-layer circuit board)은 복수 개의 기판이 다층식으로 적층되어 이루어져 전자 부품이 실장되는 전자 기기의 구성요소이다. 다층 회로기판은 단면 또는 양면 기판에 비하여 전기적으로 많은 복잡한 기능을 수행할 수 있으며, 전자 부품의 고밀도 실장을 가능하게 하므로 각종 전자 기기에 널리 이용되고 있다. A multi-layer circuit board is a component of an electronic device in which a plurality of substrates are stacked in a multilayer manner to mount electronic components. The multilayer circuit board is capable of performing a number of complicated functions electrically in comparison with a single-sided or double-sided board, and is widely used in various electronic apparatuses because it enables high-density mounting of electronic components.

다층 회로기판은 동박적층판(CCL; Copper clad laminate)의 양면에 프리프레그를 적층하고, 프리프레그의 외측면들에 각각 회로층을 더 형성하는 과정을 반복적으로 적용하여 회로층이 4층, 6층, 8층 등인 회로기판을 의미한다. 이러한 다층 회로기판은 동박적층판의 양면에 대칭적으로 프리프레그 및 회로층을 형성하므로 어느 수준 이상 초박형으로 제조하기 어려운 문제점이 있으며, 상하부가 대칭적인 구조로 인해 회로기판 자체의 변형성이 줄어들어 수개의 다층 회로기판을 적층하는 패키지 구조에서 오히려 뒤틀림(warpage)이 발생할 우려가 있다. The multilayer circuit board is formed by laminating prepregs on both sides of a copper clad laminate (CCL) and further forming circuit layers on the outer surfaces of the prepregs repeatedly, , 8 layers, and the like. Such a multilayer circuit board has a problem that the prepreg and the circuit layer are symmetrically formed on both sides of the copper-clad laminate, and thus it is difficult to manufacture the multilayer circuit board at a certain level or more. The symmetrical structure of the upper and lower portions reduces the deformability of the circuit board itself, Warpage may occur in the package structure in which the circuit boards are stacked.

다층 회로기판에서 회로 패턴을 형성하기 위해서 주로 동도금 공정을 이용한다. 그러나 이러한 도금 공정은 박형의 동박을 형성하기 위해서 추가적인 공정이 필요하고, 이로 인해 제조 원가가 상승될 수 있다. 한국 공개특허공보 제 2008-0027056호 에는 동도금을 이용하여 인쇄회로기판의 미세회로 제조방법을 개시하고 있는데 이는 공정이 복잡하고, 제조 비용이 증가할 수 있다.A copper plating process is mainly used to form a circuit pattern on a multilayer circuit board. However, this plating process requires an additional process to form a thin copper foil, which can increase the manufacturing cost. Korean Patent Laid-Open Publication No. 2008-0027056 discloses a method for manufacturing a microcircuit of a printed circuit board using copper plating, which may complicate the process and increase the manufacturing cost.

한국 공개특허공보 제 2008-0027056호Korean Patent Publication No. 2008-0027056

본 발명의 실시예들은 에칭을 이용한 회로기판 제작방법을 제공하고자 한다.Embodiments of the present invention provide a method of fabricating a circuit board using etching.

본 발명의 일 측면은, 제1 금속층의 일면에 캐리어 필름을 형성하고, 상기 제1 금속층의 타면에 상기 제1 금속층의 두께보다 두께가 작은 제2 금속층을 형성하는 단계와, 상기 제2 금속층에 에칭 레지스트 패턴을 형성하고, 에칭 공정으로 제1 회로층을 형성하는 단계와, 상기 제1 회로층을 덮도록 제1 적층체를 상기 제1 회로층의 상부에 형성하는 단계 및 상기 제1 적층체를 덮고 상기 제1 금속층에 대향하도록 제3 금속층을 제1 적층체의 상부에 형성하는 단계를 포함하는 회로기판 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a carrier film on one surface of a first metal layer; forming a second metal layer on the other surface of the first metal layer, the second metal layer having a thickness smaller than the thickness of the first metal layer; Forming an etching resist pattern and forming a first circuit layer by an etching process; forming a first laminate on top of the first circuit layer to cover the first circuit layer; And forming a third metal layer on the first laminate so as to face the first metal layer.

또한, 상기 제1 금속층 또는 상기 캐리어 필름을 제거하는 단계를 더 포함할 수 있다.The method may further include removing the first metal layer or the carrier film.

또한, 상기 제1 금속층과 상기 제2 금속층은 상기 제1 금속층과 상기 제2 금속층에 0.2Kg/ cm2 이상의 압력을 가하면 분리될 수 있다.The first metal layer and the second metal layer may be separated by applying a pressure of 0.2 Kg / cm 2 or more to the first metal layer and the second metal layer.

또한, 상기 제1 적층체에 적어도 하나의 비아홀을 형성하고, 도금 공정으로 제1 회로층과 제3 금속층을 전기적으로 연결하는 단계를 더 포함할 수 있다.The method may further include forming at least one via hole in the first laminate and electrically connecting the first circuit layer and the third metal layer by a plating process.

또한, 상기 제3 금속층에 에칭 레지스트 패턴을 형성하고, 에칭 공정으로 제2 회로층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming an etching resist pattern on the third metal layer and forming a second circuit layer by an etching process.

본 발명의 실시예들은 에칭으로 회로층을 형성하여 회로기판의 제조시간을 줄일 수 있다. 또한, 본 발명의 분리 가능한 금속층을 이용하여 회로기판을 제조하여 양산성을 증가시킬 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.Embodiments of the present invention can reduce the manufacturing time of a circuit board by forming a circuit layer by etching. In addition, a circuit board can be manufactured using the separable metal layer of the present invention, thereby increasing the mass productivity. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 회로기판 제조방법으로 제조된 회로기판을 보여주는 단면도이다.
도 2 내지 도 8은 도 1의 회로기판 제조방법의 일 실시예를 개략적으로 나타낸 단면도이다. 1 is a cross-sectional view illustrating a circuit board manufactured by a method of manufacturing a circuit board according to an embodiment of the present invention.
FIGS. 2 to 8 are cross-sectional views schematically showing an embodiment of the circuit board manufacturing method of FIG.

본 발명은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. It is to be understood that the terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that the terms "comprises" and / or "comprising" used in the specification are intended to be inclusive in a manner similar to the components, steps, operations, and / Or additions. The terms first, second, etc. may be used to describe various elements, but the elements should not be limited by terms. Terms are used only for the purpose of distinguishing one component from another.

도 1은 본 발명의 일 실시예에 따른 회로기판 제조방법으로 제조된 회로기판을 보여주는 단면도이다. 1 is a cross-sectional view illustrating a circuit board manufactured by a method of manufacturing a circuit board according to an embodiment of the present invention.

도 1을 참조하면, 회로기판(1)은 2층의 회로층을 포함한다. 상세히, 회로기판(1)은 제1 적층체(40)를 포함하고, 제1 적층체(40)의 일면에 제1 회로층(21)이 형성하며, 제1 적층체(40)의 타면에는 제2 회로층(31)을 형성할 수 있다. 제1 회로층(21) 또는 제2 회로층(31)은 커버층(50)에 의해서 일부가 보호될 수 있다. Referring to Fig. 1, the circuit board 1 comprises two layers of circuit layers. In detail, the circuit board 1 includes a first laminate 40, a first circuit layer 21 is formed on one surface of the first laminate 40, and a second circuit layer 21 is formed on the other surface of the first laminate 40 The second circuit layer 31 can be formed. The first circuit layer 21 or the second circuit layer 31 can be partially protected by the cover layer 50. [

제1 적층체(40)는 다층의 회로기판을 제조할 때 각 회로층을 절연하는 역할을 하며, 구조재 및 구조재에 함침된 결합재(matrix)를 포함할 수 있다. 여기서 구조재는 글래스 패브릭(glass fiber fabric) 또는 필러(filler) 중 하나 이상을 포함할 수 있으나, 이에 한정된 것은 아니다. 또한, 제1 적층체(40)는 기계적 강도 또는 온도에 대한 저항성을 높이기 위해 애폭시(Epoxy) 수지, 폴리이미드(Polyimide) 수지, BT(Bismaleimide Triazine)수지 또는 테프론(Teflon) 수지 등이 종이, 유리섬유 및 유리 부직포 등의 보강기재에 합침된 프리프레그(Prepreg)로 형성될 수 있다.The first laminate 40 serves to insulate each circuit layer when manufacturing a multilayer circuit board, and may include a matrix impregnated with the structural material and the structural material. The structural material may include, but is not limited to, one or more of a glass fiber fabric or a filler. The first layered product 40 may be made of an epoxy resin, a polyimide resin, a bismaleimide triazine (BT) resin, a Teflon resin, or the like in order to increase mechanical strength or resistance to temperature, A prepreg prepared by co-extrusion with a reinforcing base material such as glass fiber and glass nonwoven fabric.

제1 회로층(21)과 제2 회로층(31)은 도전 물질을 이용하여 형성될 수 있다. 즉, 각 회로층은 회로기판에서 전기 신호를 전달하는 기능을 수행하며 회로패턴이 구현되어 있고, 구리(Cu)나 은(Ag)과 같은 전기를 전도하는 소재를 포함할 수 있으나, 이에 한정된 것은 아니다.The first circuit layer 21 and the second circuit layer 31 may be formed using a conductive material. That is, each circuit layer carries a function of transmitting an electric signal on a circuit board, and a circuit pattern is implemented and may include a material for conducting electricity such as copper (Cu) or silver (Ag). However, no.

커버층(50)은 회로기판의 외측에 위치하는 제1 회로층(21) 및 제2 회로층(31)의 일부를 덮도록 형성될 수 있다. 커버층(50)은 회로층을 보호하고, 외부와 절연할 수 있다. 이러한 커버층(50)은 PSR(Photo Solder Resist)을 사용할 수 있으며, 노광 가능한 에폭시에 아크릴레이트(Acrylate)가 포함된 성분을 포함할 수 있으나 이에 한정된 것은 아니다. The cover layer 50 may be formed to cover a part of the first circuit layer 21 and the second circuit layer 31 located outside the circuit board. The cover layer 50 protects the circuit layer and can be isolated from the outside. The cover layer 50 may use PSR (Photo Solder Resist), and may include, but is not limited to, a component containing an acrylate in an exposable epoxy.

또한, 제1 회로층(21) 또는 제2 회로층(31)과 외부를 전기적으로 연결하기 위해 범프(bump)(미도시)를 제1 회로층(21) 또는 제2 회로층(31)에 더 배치할 수 있다.A bump (not shown) may be formed on the first circuit layer 21 or the second circuit layer 31 to electrically connect the first circuit layer 21 or the second circuit layer 31 to the outside. You can place more.

이하에서는 회로기판(1)의 제조방법에 대해서 상세히 설명하기로 한다.Hereinafter, a method of manufacturing the circuit board 1 will be described in detail.

도 2 내지 도 8은 도 1의 회로기판 제조방법의 일 실시예를 개략적으로 나타낸 단면도이다.FIGS. 2 to 8 are cross-sectional views schematically showing an embodiment of the circuit board manufacturing method of FIG.

도 2를 참조하면, 제1 금속층(10)의 일면에 캐리어 필름(100)을 형성하고, 제1 금속층(10)의 타면에 제2 금속층(20)을 형성할 수 있다. 제2 금속층(20)은 에칭되어 제1 회로층(21)이 되는바, 제2 금속층(20)은 상기 서술한 제1 회로층(21)과 동일한 재료로 형성될 수 있다. 또한, 제1 금속층(10)은 제2 금속층(20)과 동일 소재로 형성되거나 상이한 재료로 형성될 수 있다. 다만, 이하에서는 설명의 편의를 위해서 제1 금속층(10) 및 제2 금속층(20) 모두 구리로 형성되는 경우를 중심으로 설명하기로 한다. 캐리어 필름(100)은 특정소재에 한정되지 않으며 금속, 합금이나 고분자 화합물로 형성될 수 있다.Referring to FIG. 2, a carrier film 100 may be formed on one surface of the first metal layer 10, and a second metal layer 20 may be formed on the other surface of the first metal layer 10. The second metal layer 20 may be etched to form the first circuit layer 21 and the second metal layer 20 may be formed of the same material as the first circuit layer 21 described above. In addition, the first metal layer 10 may be formed of the same material as the second metal layer 20 or may be formed of a different material. Hereinafter, for convenience of explanation, the first metal layer 10 and the second metal layer 20 are all formed of copper. The carrier film 100 is not limited to a specific material and may be formed of a metal, an alloy, or a polymer compound.

제1 금속층(10)은 제2 금속층(20)을 지지하는 역할을 수행하고, 회로기판(1) 제작 과정 중에 크랙(crack) 등의 결함을 방지하기 위해서 제2 금속층(20) 보다 두껍게 형성된다. 제2 금속층(20)은 제1 회로층(21)으로 형성되는바, 두께를 얇게 형성한다. 다만, 제1 금속층(10) 및 제2 금속층(20)의 두께는 특정 두께에 한정되지 않으며, 예를들어, 제1 금속층(10)은 대략 18um의 두께로 형성되고, 제2 금속층(20)은 대략 2um으로 형성될 수 있다. The first metal layer 10 serves to support the second metal layer 20 and is formed thicker than the second metal layer 20 in order to prevent defects such as cracks during the process of manufacturing the circuit board 1 . The second metal layer 20 is formed of the first circuit layer 21 and has a small thickness. The thickness of the first metal layer 10 and the second metal layer 20 is not limited to a specific thickness. For example, the first metal layer 10 may be formed to a thickness of about 18 um, May be formed to be approximately 2 um.

제1 금속층(10)과 제2 금속층(20)은 분리 가능하도록 형성될 수 있다. 상세하게, 종래의 구리를 이용하여 2층의 금속층을 형성하는 경우에는 각 금속층 사이에 결합력은 0.6~1.0 Kg/cm2의 정도를 형성한다. 제1 금속층(10)과 제2 금속층(20) 사이의 결합력은 상기의 결합력 보다 작게 형성 한다. 특히, 제1 금속층(10)과 제2 금속층(20)의 결합력이 0.2Kg/ cm2 보다 작으면, 0.2Kg/ cm2 의 이상의 압력을 제1 금속층(10)과 제2 금속층(20)에 가하여 각 층을 분리할 수 있다. 그리하여, 제1 금속층(10)과 제2 금속층(20)을 분리시에 발생할 수 있는 회로 기판의 변형가능성을 줄일 수 있다. 또한, 제1 금속층(10)과 제2 금속층(20)을 분리하는데 필요한 에너지의 소비를 줄일수 있다.The first metal layer 10 and the second metal layer 20 may be formed to be separable. In detail, when two layers of metal layers are formed using conventional copper, the bonding force between the respective metal layers is about 0.6 to 1.0 Kg / cm 2 . The bonding force between the first metal layer 10 and the second metal layer 20 is formed to be smaller than the above bonding force. In particular, the first metal layer 10 and the second metal layer is 0.2Kg / is less than 2 cm, 0.2Kg / cm 2, the first metal layer 10 and the second metal layer 20 over the pressure in the bonding strength of 20 So that each layer can be separated. Thus, the possibility of deformation of the circuit board, which may occur when the first metal layer 10 and the second metal layer 20 are separated, can be reduced. Also, the energy consumption required for separating the first metal layer 10 and the second metal layer 20 can be reduced.

도 3을 참조하면, 제1 금속층(10)을 에칭하여 제1 회로층(21)을 형성하는 단계를 설명할 수 있다.Referring to FIG. 3, a step of etching the first metal layer 10 to form the first circuit layer 21 can be described.

제2 금속층(20)에 패턴을 형성하고 에칭 공정으로 제1 회로층(21)을 형성할 수 있다. 상세하게, 제2 금속층(20)에 패턴을 형성하기 위한 드라이필름레지스트(Dry Film Resist, DFR, 5)을 도포하고, 노광 및 현상한 후 에칭한다. 이후, 제2 금속층(20)은 패턴이 형성되어 제1 금속층(10)으로 변환된다. (도2 참조)A pattern may be formed on the second metal layer 20 and the first circuit layer 21 may be formed by an etching process. Specifically, a dry film resist (DFR, 5) for forming a pattern on the second metal layer 20 is applied, exposed and developed, and then etched. Thereafter, the second metal layer 20 is patterned and converted into the first metal layer 10. (See Fig. 2)

도 4를 참조하면, 제1 회로층(21)을 덮도록 제1 적층체(40)를 제1 회로층(21)의 상부에 형성하는 단계와 제3 금속층(30) 제1 적층체(40)의 상부에 형성하는 단계를 설명할 수 있다. 4, a step of forming a first laminate 40 on the first circuit layer 21 to cover the first circuit layer 21 and a step of forming a third laminate 40 ) On the upper surface of the substrate.

제1 회로층(21)의 상부에는 제1 적층체(40)를 적층한다. 이후, 제1 적층체(40)의 상부에는 제1 적층체(40)를 덮고 제1 금속층(10)에 대향하도록 제3 금속층(30)을 형성한다. 제1 적층체(40)는 상기 서술한 바와 같이 절연성을 지니므로, 제1 회로층(21)과 제3 금속층(30)을 절연할 수 있다. A first laminate (40) is laminated on the first circuit layer (21). Then, a third metal layer 30 is formed on the first stacked body 40 so as to cover the first stacked body 40 and face the first metal layer 10. Since the first laminated body 40 is insulating as described above, the first circuit layer 21 and the third metal layer 30 can be insulated.

또한, 캐리어 필름(100)은 제1 금속층(10)으로부터 분리될 수 있다. 캐리어 필름(100)은 상부에 형성된 여러 층을 지지 하고 지탱하는 역할을 수행하는데, 제1 적층체(40)와 제3 금속층(30)이 형성되면 회로기판(1)의 경도가 강화되므로, 캐리어 필름(100)이 제거되어도 회로기판(1)의 내구성을 유지할 수 있다. Further, the carrier film 100 may be separated from the first metal layer 10. Since the hardness of the circuit board 1 is strengthened when the first laminate body 40 and the third metal layer 30 are formed, The durability of the circuit board 1 can be maintained even if the film 100 is removed.

도 5를 참조하면, 제1 적층체(40)에 비아홀(VH)를 형성하고 제1 회로층과 제3 금속층(30)을 전기적으로 연결하기 위한 도금공정을 설명할 수 있다.Referring to FIG. 5, a plating process for forming a via hole VH in the first laminate 40 and electrically connecting the first circuit layer and the third metal layer 30 can be described.

제1 적층체(40)에는 적어도 하나의 비아홀(VH)이 형성될 수 있다. 이러한 비아홀(VH)은 내측의 제1 회로층(21)과 외측의 제3 금속층(30)을 전기적으로 연결할 수 있다. 상세히, 비아홀(VH)은 레이저드릴(laser drill)에 의해 가공될 수도 있으며, 이에 한정되지 않고 건식식각방법(dry etching) 또는 습식식각방법(wet etching) 등에 의해 다양하게 가공될 수 있을 것이다. 또한 도시되지 않았으나, 비아홀(VH)은 도전성 페이스트를 충전하여 바이-필(VHF)을 형성할 수도 있는 등 다양한 형태로 구현될 수 있다. At least one via hole (VH) may be formed in the first laminate (40). The via hole VH may electrically connect the first circuit layer 21 on the inner side and the third metal layer 30 on the outer side. In detail, the via hole VH may be processed by a laser drill, but not limited thereto, and may be variously processed by a dry etching method, a wet etching method, or the like. Although not shown, the via hole VH may be formed in various forms such as a via hole (VHF) by filling a conductive paste.

이후, 비아홀(VH)에 도금공정을 수행할 수 있다. 상기의 도금 공정은 일반적인 회로기판에서 사용하는 도금공정으로 행해질수 있다. 예를 들어 MSAP(modified semi additive process), SAP(semi additive process)의 공정을 이용하여 수행될 수 있다. Thereafter, the plating process can be performed on the via hole VH. The above-described plating process can be performed by a plating process used in a general circuit board. For example, a modified semi additive process (MSAP) or a semi additive process (SAP).

제1 금속층(10)과 제3 금속층(30)은 하프 에칭 공정을 통해 각 금속층의 두께를 줄일 수 있다. 이는 회로기판(1)의 두께를 최소화 하여 전기적으로 다양한 기능을 수행할 수 있는 다층회로 기판 (multi-layer circuit board)을 제작하기 위함이다.The first metal layer 10 and the third metal layer 30 can reduce the thickness of each metal layer through a half-etching process. This is for manufacturing a multi-layer circuit board capable of minimizing the thickness of the circuit board 1 and performing various functions electrically.

도6 내지 도8을 검토하면, 제1 금속층(10)을 제거하고, 제3 금속층(30)을 에칭하여 제2 회로층(31)을 형성하는 단계를 살펴볼 수 있다. 6 to 8, the step of removing the first metal layer 10 and etching the third metal layer 30 to form the second circuit layer 31 can be seen.

상기 검토한 바와 같이 제1 금속층(10)과 제2 금속층(20)은 분리 가능하도록 형성되는바, 제1 금속층(10)을 제거할 수 있다. 즉, 기계적인 방법으로 제1 금속층(10)과 제2 금속층(20)에 0.2Kg/ cm2 이상의 압력을 가하여 분리 할 수 있다.As described above, the first metal layer 10 and the second metal layer 20 are formed to be separable, and the first metal layer 10 can be removed. That is, the first metal layer 10 and the second metal layer 20 can be separated by applying a pressure of 0.2 Kg / cm 2 or more by a mechanical method.

이후, 제3 금속층(30)을 패턴을 형성하기 위해서, 제3 금속층(30) 상에 드라이필름레지스터(5)를 도포하고, 노광 및 현상한 후 에칭할 수 있다. 한편, 제1 회로층(21)은 식각되지 않기 위해서, 전면에 드라이필름레지스터(5)를 도포하여 에칭 공정을 진행 할 수 있다.Thereafter, in order to form a pattern of the third metal layer 30, the dry film resistor 5 may be coated on the third metal layer 30, and then exposed and developed and then etched. On the other hand, in order to prevent the first circuit layer 21 from being etched, the dry film resistor 5 may be applied to the entire surface to perform the etching process.

또한, 제1 회로층(21) 및 제2 회로층(31) 상에는 회로층을 보호하고, 외부와 절연하는 커버층(50)을 형성할 수 있다.On the first circuit layer 21 and the second circuit layer 31, a cover layer 50 that protects the circuit layer and is insulated from the outside can be formed.

본 발명의 다른 실시예는 제2 회로층(31)을 형성한 후에 제2 회로층(31) 상에 제2 적층체(미도시)를 적층하고, 상기 제2 적층체 위에 제4 금속층을 적층한 후에 패턴을 형성하여 다층의 회로층을 형성할 수 있다. 상기 제2 적층체 및 상기 제4 금속층은 전술한 제1 적층체(40)와 제3 금속층(30)에 각각 대응하고, 복수의 회로층을 형성하는 공정은 상기 서술한 바와 동일하거나 거의 유사한바 이에 대한 설명은 생략하기로 한다. In another embodiment of the present invention, after forming the second circuit layer 31, a second laminate (not shown) is laminated on the second circuit layer 31, and a fourth metal layer is laminated on the second laminate A pattern can be formed to form a multilayer circuit layer. The second laminate and the fourth metal layer correspond to the first laminate 40 and the third metal layer 30 described above, respectively, and the step of forming a plurality of circuit layers is the same as or substantially similar to that described above A description thereof will be omitted.

회로기판의 박형화 및 미세회로 사양에 대응하기 위해서, 종래의 회로기판 제조방법은 한쪽의 회로층을 무전해 또는 전해 도금으로 형성한 후에 기판의 내부로 회로층을 매립하는 방식을 사용하고 도금 방식으로 사용하고 있다. 이러한 도금방식은 다수의 공정이 추가적으로 필요하여 제조 시간 및 가공비가 증가되고, 도금공정 중에 제품의 변형이 발생될 수 있다.In order to cope with the thinning of the circuit board and the fine circuit specification, the conventional circuit board manufacturing method uses a method in which one circuit layer is formed by electroless plating or electrolytic plating and then the circuit layer is embedded into the substrate, I am using it. Such a plating method requires an additional number of steps, which increases the manufacturing time and processing cost, and may cause deformation of the product during the plating process.

본 발명의 실시예들에 의하면, 회로층을 형성하기 위해서 도금 방식이 아닌 에칭을 이용하여 도금공정에서 발생하는 추가적인 공정이 발생하지 않으며, 이로 인해 제조 원가 상승의 문제를 해결할 수 있다. 또한 분리 가능한 금속층을 이용하여 회로기판을 제작하는바 제품 수율을 향상 시킬 수 있으며 양산성을 증대할 수 있다. According to the embodiments of the present invention, additional processes that occur in the plating process do not occur using etching, not plating, to form a circuit layer, thereby solving the problem of manufacturing cost increase. In addition, when a circuit board is manufactured using a detachable metal layer, product yield can be improved and mass productivity can be increased.

비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되었지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위에는 본 발명의 요지에 속하는 한 이러한 수정이나 변형을 포함할 것이다.
Although the present invention has been described in connection with the above-mentioned preferred embodiments, it is possible to make various modifications and variations without departing from the spirit and scope of the invention. Accordingly, it is intended that the appended claims cover all such modifications and variations as fall within the true spirit of the invention.

1: 회로기판
10: 제1 금속층
20: 제2 금속층
21: 제1 회로층
30: 제3 금속층
31: 제2 회로층
40: 제1 적층체
50: 커버층
100: 캐리어 필름1: circuit board
10: first metal layer
20: second metal layer
21: first circuit layer
30: Third metal layer
31: second circuit layer
40: First laminate
50: Cover layer
100: carrier film

Claims (5)

제1 금속층의 일면에 캐리어 필름을 형성하고, 상기 제1 금속층의 타면에 상기 제1 금속층의 두께보다 두께가 작은 제2 금속층을 형성하는 단계;
상기 제2 금속층에 패턴을 형성하고, 에칭 공정으로 제1 회로층을 형성하는 단계;
상기 제1 회로층을 덮도록 제1 적층체를 상기 제1 회로층의 상부에 형성하는 단계;
상기 제1 적층체를 덮고 상기 제1 금속층에 대향하도록 제3 금속층을 제1 적층체의 상부에 형성하는 단계;를 포함하는, 회로기판 제조방법.Forming a carrier film on one surface of the first metal layer and forming a second metal layer having a thickness smaller than the thickness of the first metal layer on the other surface of the first metal layer;
Forming a pattern on the second metal layer and forming a first circuit layer by an etching process;
Forming a first laminate over the first circuit layer to cover the first circuit layer;
And forming a third metal layer on top of the first stack to cover the first stack and face the first metal layer. 제1 항에 있어서,
상기 제1 금속층 또는 상기 캐리어 필름을 제거하는 단계를 더 포함하는, 회로기판 제조방법.The method according to claim 1,
And removing the first metal layer or the carrier film. 제1 항에 있어서,
상기 제1 금속층과 상기 제2 금속층은 상기 제1 금속층과 상기 제2 금속층에 0.2Kg/ cm2 이상의 압력을 가하면 분리될 수 있는, 회로기판 제조방법.The method according to claim 1,
Wherein the first metal layer and the second metal layer can be separated by applying a pressure of 0.2 Kg / cm 2 or more to the first metal layer and the second metal layer. 제2 항에 있어서,
상기 제1 적층체에 적어도 하나의 비아홀을 형성하고, 도금 공정으로 제1 회로층과 제3 금속층을 전기적으로 연결하는 단계;를 더 포함하는, 회로기판 제조방법.3. The method of claim 2,
Forming at least one via hole in the first laminate, and electrically connecting the first circuit layer and the third metal layer by a plating process. 제5 항에 있어서,
상기 제3 금속층에 패턴을 형성하고, 에칭 공정으로 제2 회로층을 형성하는 단계;를 더 포함하는, 회로기판 제조방법.6. The method of claim 5,
Forming a pattern in the third metal layer, and forming a second circuit layer in an etching process.
KR1020140061794A 2014-05-22 2014-05-22 Method of manufacturing circuit board KR20150134699A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140061794A KR20150134699A (en) 2014-05-22 2014-05-22 Method of manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140061794A KR20150134699A (en) 2014-05-22 2014-05-22 Method of manufacturing circuit board

Publications (1)

Publication Number Publication Date
KR20150134699A true KR20150134699A (en) 2015-12-02

Family

ID=54883100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140061794A KR20150134699A (en) 2014-05-22 2014-05-22 Method of manufacturing circuit board

Country Status (1)

Country Link
KR (1) KR20150134699A (en)

Similar Documents

Publication Publication Date Title
KR101077340B1 (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
KR101055473B1 (en) Carrier member for substrate manufacturing and method for manufacturing substrate using same
KR101241544B1 (en) The printed circuit board and the method for manufacturing the same
US20140083744A1 (en) Printed circuit board and method for manufacturing same
JP2011199077A (en) Method of manufacturing multilayer wiring board
TWI478642B (en) Printed circuit board with embedded component and method for manufacturing same
US20150250050A1 (en) Embedded board and method of manufacturing the same
KR20110077403A (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
JP2014053604A (en) Printed circuit board
JP2011129563A (en) Multilayer wiring board, and method of manufacturing the same
US10674608B2 (en) Printed circuit board and manufacturing method thereof
JP2016134624A (en) Electronic element built-in printed circuit board and manufacturing method therefor
KR20160059125A (en) Element embedded printed circuit board and method of manufacturing the same
KR20160043357A (en) Embedded board and method of manufacturing the same
US20150351228A1 (en) Package board and method for manufacturing the same
KR101044105B1 (en) A method of manufacturing printed circuit board
WO2014125567A1 (en) Substrate with built-in component, and manufacturing method for same
US8415200B2 (en) Method for manufacturing semiconductor package
US20140014398A1 (en) Coreless subtrate and method of manufacturing the same
US9578740B2 (en) Copper clad laminate, printed circuit board, and method of manufacturing the same
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
US20150101852A1 (en) Printed circuit board and method of manufacturing the same
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
KR20150134699A (en) Method of manufacturing circuit board
KR101156776B1 (en) A method of manufacturing a printed circuit board

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application