KR20150124274A - 디지타이저 및 그 제조 방법 - Google Patents

디지타이저 및 그 제조 방법 Download PDF

Info

Publication number
KR20150124274A
KR20150124274A KR1020140050954A KR20140050954A KR20150124274A KR 20150124274 A KR20150124274 A KR 20150124274A KR 1020140050954 A KR1020140050954 A KR 1020140050954A KR 20140050954 A KR20140050954 A KR 20140050954A KR 20150124274 A KR20150124274 A KR 20150124274A
Authority
KR
South Korea
Prior art keywords
electrode
layer
electrode layer
lower electrode
substrate
Prior art date
Application number
KR1020140050954A
Other languages
English (en)
Other versions
KR102237777B1 (ko
Inventor
엄성수
유영선
이선화
진광용
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140050954A priority Critical patent/KR102237777B1/ko
Priority to US14/633,691 priority patent/US9870072B2/en
Priority to CN201520123959.4U priority patent/CN204833197U/zh
Publication of KR20150124274A publication Critical patent/KR20150124274A/ko
Application granted granted Critical
Publication of KR102237777B1 publication Critical patent/KR102237777B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electromagnetism (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacture Of Switches (AREA)

Abstract

실시예에 따른 디지타이저는, 제 1 기판 상에 배치된 제 1 전극; 상기 제 1 전극 상에 배치되고, 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층; 및 상기 절연층 상에 배치되고, 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 포함하고, 상기 제 1 전극 및 제 2 전극은 각각 하부 전극층 및 상부 전극층을 포함하고, 상기 상부 전극층은 상기 하부 전극층의 노출된 전면을 둘러싸도록 형성된다.
또한, 실시예에 따른 디지타이저의 제조 방법은, 제 1 기판 상에 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층을 형성하는 단계; 및 상기 절연층 상에 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 형성하는 단계;를 포함하고, 상기 제 1 전극을 형성하는 단계 및 제 2 전극을 형성하는 단계는, 하부 전극층을 형성하는 단계; 및 인쇄 공정 또는 증착 공정으로, 상기 하부 전극층 상에 상기 하부 전극층의 전면을 둘러싸는 상부 전극층을 형성하는 단계를 포함한다.

Description

디지타이저 및 그 제조 방법{DIGITIZER AND FABRICATING METHOD OF THE SAME}
실시예는 디지타이저 및 그 제조 방법에 관한 것이다.
최근 다양한 전자 제품에서 디스플레이 장치에 표시된 화상에 손가락 또는 스타일러스(stylus) 펜 등의 입력 장치를 접촉하는 방식으로 특정한 명령을 입력하는 터치 패널이 적용되고 있다.
스타일러스 펜의 입력 방식 중 하나로 EMR(electro magnetic resonance) 방식이 널리 이용되고 있다. EMR 방식은 인쇄회로기판에 루프 코일을 배치하며, 여기에 전압을 인가시켜 전력이 송신되어 송신된 전력으로 인해 전자기파가 발생되게 제어하며, 발생된 전자기파가 EMR 펜에 의하여 흡수될 수 있도록 제어한다. 여기에서, EMR 펜은 콘덴서 및 루프를 포함할 수 있으며, 흡수한 전자기파를 다시 소정의 주파수로 방출할 수 있다.
EMR 펜에 의하여 방출된 전자기파는, 인쇄회로기판의 루프 코일에 의하여 다시 흡수될 수 있으며, 이에 따라 EMR 펜이 터치스크린의 어느 위치에 근접하여 있는지를 판단할 수 있다.
이러한, EMR 방식의 경우, 인쇄회로기판에 전극을 형성하여 제조될 수 있다. 이에 따라, 인쇄회로기판의 특성상 전극의 기판을 일면 또는 양면에 모두 형성할 수 있는 장점이 있으나, 양면에 형성되는 전극을 연결하기 위해 기판 상에 홀을 형성하는 공정이 필수적으로 요구되므로, 제조공정이 복잡해지는 문제점이 있었다.
이에 따라, 제조 공정이 복잡하고, 공정 비용이 상승함에 따라, 공정 효율이 저하되는 문제점이 있었다. 따라서, 이와 같은 문제점을 해결할 수 있는 새로운 구조의 터치 패널 즉, 디지타이저가 요구된다. 또한, 상기 디지타이저는 저항과 같은 전기적 특성의 개선이 필요하다.
실시예는 전기적 특성을 개선한 디지타이저 및 그 제조 방법을 제공하고자 한다.
실시예에 따른 디지타이저는, 제 1 기판 상에 배치된 제 1 전극; 상기 제 1 전극 상에 배치되고, 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층; 및 상기 절연층 상에 배치되고, 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 포함하고, 상기 제 1 전극 및 제 2 전극은 각각 하부 전극층 및 상부 전극층을 포함하고, 상기 상부 전극층은 상기 하부 전극층의 노출된 전면을 둘러싸도록 형성된다.
또한, 실시예에 따른 디지타이저의 제조 방법은, 제 1 기판 상에 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층을 형성하는 단계; 및 상기 절연층 상에 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 형성하는 단계;를 포함하고, 상기 제 1 전극을 형성하는 단계 및 제 2 전극을 형성하는 단계는, 하부 전극층을 형성하는 단계; 및 인쇄 공정 또는 증착 공정으로, 상기 하부 전극층 상에 상기 하부 전극층의 전면을 둘러싸는 상부 전극층을 형성하는 단계를 포함한다.
실시예에 따른 디지타이저 및 그 제조 방법은, 용이하게 제조할 수 있어 공정 효율을 향상시킬 수 있다. 즉, 실시예에 따른 디지타이저는, 기재의 일면에 상부 전극층 및 하부 전극층으로 이루어진 제 1 전극을 형성하고, 상기 홀을 통해 상기 제 1 전극 및 제 2 전극을 연결함으로써 제조될 수 있다.
또한, 실시예에 따른 디지타이저 및 그 제조 방법은, PET 등의 플라스틱 기재를 사용하므로, 대형 사이즈를 구현함과 동시에 공정 비용을 절감할 수 있다. 또한, 절연층 인쇄를 선택적으로 하여, 제 1 전극 및 제 2 전극을 연결하는 홀을 형성함으로써, 별도의 홀 형성 공정을 생략할 수 있다. 또한, 종래 양면에 형성되는 전극을 연결하기 위한 기판의 관통홀 형성 공정도 생략할 수 있으며, 공정 효율을 향상시킬 수 있다.
또한, 실시예에 따른 디지타이저 및 그 제조 방법은, 제 1 전극 및 제 2 전극이 각각 상부 전극층 및 하부 전극층을 포함하고, 상기 상부 전극층이 상기 하부 전극층의 노출된 전면을 둘러싸도록 형성된다. 이로 인해, 상기 상부 전극층이 상기 하부 전극층을 보호할 수 있으며, 상기 상부 전극층은 하부 전극층의 손상을 방지하고, 디지타이저의 전기적 특성을 향상시킬 수 있다. 또한, 상기 제 1 전극 및 제 2 전극 각각의 상부 전극층은 인쇄 공정 또는 증착 공정으로 형성된다. 즉, 형성 공정이 단순하고 제조 비용을 저감할 수 있다.
도 1은 제 1 실시예에 따른 디지타이저의 평면도를 도시한 도면이다.
도 2 내지 도 6은 제 1 실시예에 따른 디지타이저의 제조 방법을 설명하기 위한 단면도를 도시한 도면이다.
도 7은 제 2 실시예에 따른 디지타이저의 단면도를 도시한 도면이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1은 제 1 실시예에 따른 디지타이저의 평면도를 도시한 도면이고, 도 2 내지 도 6은 제 1 실시예에 따른 디지타이저의 제조 방법을 설명하기 위한 단면도를 도시한 도면이다.
도 1 내지 도 6을 참조하면, 제 1 실시예에 따른 디지타이저는 기판(100)의 일면에 제 1 전극(210), 절연층(410) 및 제 2 전극(310)을 포함할 수 있다.
상기 기판(100)은 상기 제 1 전극(210), 절연층(410) 및 제 2 전극(310)을 지지할 수 있다. 상기 기판(100)은 유리 또는 플라스틱을 포함할 수 있다. 이때, 상기 기판(100)은 폴리에틸렌테레프탈레이트(PET)를 포함할 수 있다.
도 2 및 도 3을 참조하면, 상기 기판(100) 상에 제 1 전극(210)을 형성한다. 상기 제 1 전극(210)은 하부 전극층(201) 및 상부 전극층(202)으로 구성될 수 있다. 이때, 상기 제 1 전극(210)의 상부 전극층(202)은 하부 전극층(201)의 산화 및 손상을 방지하고, 전기적 특성을 향상시킬 수 있다.
상기 제 1 전극(210)은 상기 기판(100)과 접촉하며 배치될 수 있다. 이때, 상기 제 1 전극(210)은 제 1 방향으로 연장하며 상기 기판(100) 상에 배치될 수 있다.
상기 제 1 전극(210)의 하부 전극층(201)은 전도성 물질을 포함할 수 있다. 상기 하부 전극층(201)은 금속 물질을 포함할 수 있다. 예를 들면, 상기 하부 전극층(201)은 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo), 니켈(Ni) 및 크롬(Cr) 중 적어도 하나의 금속을 포함할 수 있다.
상기 하부 전극층(201)은 도전성 페이스트를 상기 기판(100) 상에 인쇄하여 형성할 수 있다. 예를 들면, 은(Ag) 페이스트를 스크린 프린팅, 잉크젯, 에어로젯, 다이렉트 프린팅 또는 그라비아 옵셋 등의 인쇄 공정에 의하여 인쇄하여 하부 전극층(201)을 형성할 수 있다.
그러나, 실시예는 이에 제한되지 않고, 상기 기판(100) 상에 금속을 직접 증착하거나, 또는 금속이 증착된 기판(100)을 패터닝하여 하부 전극층(201)을 형성할 수 있다.
상기 하부 전극층(201)은 일정한 두께로 형성될 수 있다. 일례로, 상기 하부 전극층(201)은 약 9㎛ 내지 약 50㎛의 두께로 형성될 수 있다. 상기 하부 전극층(201)의 두께가 약 9㎛ 미만인 경우, 전기적 특성이 저하될 수 있고, 두께가 약 50㎛를 초과하는 경우, 디지타이저의 두께가 두꺼워질 수 있다.
도 3을 참조하면, 상기 하부 전극층(201) 상에 상부 전극층(202)을 형성한다. 상기 상부 전극층(202)은 노출된 하부 전극층(201)의 전면을 둘러싸고 형성된다. 즉, 상기 하부 전극층(201)의 상면 및 측면이 외부에 노출되어 있는 경우, 상기 상부 전극층(202)은 상기 하부 전극층(201)의 상면 및 측면 상에 형성된다.
상기 상부 전극층(202)은 전도성 물질을 포함할 수 있다. 상기 상부 전극층(202)은 인쇄 공정 또는 증착 공정으로 형성될 수 있다. 이때, 상기 하부 전극층(201)과 상부 전극층(202)은 동일한 물질로 형성될 수 있다. 또한, 상기 하부 전극층(201)과 상부 전극층(202)은 서로 상이한 물질로 형성될 수 있다.
상기 인쇄 공정은 도전성 잉크 또는 도전성 페이스트를 스크린 프린팅, 잉크젯, 에어로젯, 다이렉트 프린팅 또는 그라비아 옵셋 등으로 인쇄하여 상기 상부 전극층(202)을 형성하는 공정을 의미한다.
상기 도전성 잉크는 통상적으로 수 나노 ~ 수십 마이크로미터 직경의 도전성 입자를 용매에 분산시킨 소재로, 도전성 잉크를 하부 전극층(201) 상에 인쇄하여 형성하고, 소정의 온도에서 열을 가하면, 분산제 등의 유기 첨가물이 휘발되고, 도전성 입자 사이의 공극이 수축 및 소결(Sintering)되어 전기 및 기계적으로 서로 연결된 도체가 형성된다.
상기 도전성 잉크는 극성 또는 비극성 용매에 캡핑 분자 및 첨가제와 함께 나노 사이즈 또는 마이크로 사이즈의 전기 전도성이 있는 물질의 도전성 입자를 재분산시켜 잉크화함으로써 제조될 수 있다. 이때, 상기 도전성 입자는 금속 나노 입자 일 수 있으며, 예를 들면, 상기 도전성 입자는 은(Ag), 구리(Cu), 금(Au) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나일 수 있다.
상기 금속 나노 입자를 세라믹 입자 또는 유기 분자로서 캡핑(capping)하게 되면 소성시 또는 공기와의 접촉시에도 금속 나노 입자의 산화를 방지하며 입자간의 응집을 방지하고 비저항을 일정하게 유지할 수 있다. 또한, 상기 도전성 잉크는 필요에 따라, 추가적인 유기 용매, 바인더, 분산제, 증점제, 계면활성제 등의 기타 첨가제를 더 포함할 수 있다.
또한, 상기 도전성 페이스트는 통상적으로 수 나노 ~ 수십 마이크로미터 직경의 도전성 입자를 접착성이 있는 수지(Resin)에 분산시킨 소재로, 도전성 페이스트를 하부 전극층(201)에 인쇄하고, 소정의 온도에서 열을 가하면, 수지가 경화(Curing)되고, 금속 입자 사이의 전기 및 기계적 접촉이 고정되어 서로 연결된 도체가 형성될 수 있다.
상기 도전성 페이스트는 전기 전도성이 있는 물질의 도전성 입자를 포함한다. 예를 들면, 상기 도전성 입자는 은(Ag), 구리(Cu), 금(Au) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나일 수 있다. 상기 도전성 입자의 형태는 특별히 제한되지 않으며, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자, 나노튜브 등이 사용될 수 있다. 이러한 도전성 입자는 단독 또는 조합하여 사용될 수 있다.
또한, 상기 도전성 페이스트는 기판과의 접착성을 향상시키기 위해 바인더를 추가적으로 포함할 수 있다. 또한, 추가적으로 그 밖의 첨가제로서 은(Ag) 파우더와 같은 안료, 솔벤트, 분산제, 커플링제, 점도조절제 등을 포함할 수 있다.
상기 증착 공정은 금속 산화막을 증착하여 상기 상부 전극층(202)을 형성하는 공정을 의미한다. 이때, 상기 금속 산화막은 구리 산화막(CuOx) 또는 은 산화막(AgOx)일 수 있다.
특히, 상기 금속 산화막으로 상부 전극층(202)을 형성하는 경우, 상기 상부 전극층(202)은 노출된 하부 전극층(201)의 전면을 둘러싸고 형성되므로, 상기 하부 전극층(201)의 산화 방지가 용이한 이점이 있다.
상기 상부 전극층(202)은 약 1㎛ 내지 약 10㎛의 두께로 형성될 수 있다. 상기 상부 전극층(202)의 두께가 약 1㎛ 미만인 경우, 저항이 상승하여 전기적 특성이 저하될 수 있고, 약 10㎛를 초과하는 경우, 두께가 두꺼워질 수 있고, 공정효율이 저하될 수 있다.
도면상에는 상기 상부 전극층(202)을 단일층으로 표현하였지만, 상기 상부 전극층(202)은 2이상의 다중층으로 형성될 수도 있다. 상기 상부 전극층(202)은 상기 하부 전극층(201)을 산화로부터 보호할 수 있으며, 상기 상부 전극층(202)이 손상되더라도, 상기 하부 전극층(201)의 손상을 방지할 수 있다. 또한, 상기 상부 전극층(202)이 형성됨에 따라, 디지타이저의 전기적 특성을 향상시킬 수 있다.
도 4를 참조하면, 상기 상부 전극층(202)이 형성된 기판(100) 상에 절연층(410)을 형성한다. 상기 절연층(410)은 인쇄 공정을 통해 형성될 수 있다. 상기 절연층(410)은 아크릴 등의 절연 수지를 포함할 수 있다.
상기 절연층(410)은 상기 제 1 전극(210) 및 상부 전극층(202) 상에 배치될 수 있다. 상기 절연층(410)은 상기 상부 전극층(202)을 감싸면서 배치될 수 있다. 상기 상부 전극층(202)이 상기 제 1 전극(210)을 감싸면서 배치되는 바, 상기 절연층(410)은 제 1 전극(210)을 감싸는 형태로 배치될 수 있다.
상기 절연층(410)에는 홀(hole, H)이 형성될 수 있다. 즉, 상기 절연층(410)에는 상기 절연층(410)을 관통하며 형성되는 홀(H)이 형성될 수 있다. 예를 들면, 상기 절연층(410)을 인쇄할 때, 홀(H) 부분을 제외하는 선택적 인쇄를 함으로써, 상기 절연층(410) 상에는 복수 개의 홀(H)들이 형성될 수 있다.
상기 홀(H)에 의해 상기 기판(100) 상에 배치되는 상부 전극층(202)이 노출될 수 있다. 즉, 상기 홀(H)은 상기 제 1 전극(210) 및 상부 전극층(202)이 배치되는 부분과 대응되는 영역에 형성될 수 있다.
이에 따라, 상기 기판(100) 상에 배치되고, 상기 제 1 전극(210)과 연결되는 상기 상부 전극층(202)은 부분적으로는 상기 제 1 절연층(410)에 의해 덮이고, 부분적으로는 상기 홀(H)에 의해 노출될 수 있다.
도 5 및 도 6을 참조하면, 상기 절연층(410) 상에 하부 전극층(301) 및 상부 전극층(302)으로 구성된 제 2 전극(310)을 형성한다. 즉, 상기 홀(H)을 포함하는 절연층(410) 상에 제 2 전극(310)의 하부 전극층(301)을 형성한다. 이후, 상기 하부 전극층(301) 상에 상기 제 2 전극(310)의 상부 전극층(302)을 형성한다. 이때, 상기 제 2 전극(310)의 상부 전극층(302)은 하부 전극층(301)의 산화 및 손상을 방지하고, 전기적 특성을 향상시킬 수 있다.
상기 제 2 전극(310)의 하부 전극층(301)은 전도성 물질을 포함할 수 있다. 상기 하부 전극층(301)은 금속 물질을 포함할 수 있다. 예를 들면, 상기 하부 전극층(201)은 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo), 니켈(Ni) 및 크롬(Cr) 중 적어도 하나의 금속을 포함할 수 있다.
상기 하부 전극층(301)은 도전성 페이스트를 상기 절연층(410) 상에 인쇄하여 형성할 수 있다. 예를 들면, 은(Ag) 페이스트를 스크린 프린팅, 잉크젯, 에어로젯, 다이렉트 프린팅 또는 그라비아 옵셋 등의 인쇄 공정에 의하여 인쇄하여 하부 전극층(301)을 형성할 수 있다. 그러나, 실시예는 이에 제한되지 않고, 상기 절연층(410) 상에 금속을 직접 증착하여 형성할 수 있다.
상기 하부 전극층(301)은 일정한 두께로 형성될 수 있다. 일례로, 상기 하부 전극층(301)은 약 9㎛ 내지 약 50㎛의 두께로 형성될 수 있다. 상기 하부 전극층(301)의 두께가 약 9㎛ 미만인 경우, 전기적 특성이 저하될 수 있고, 두께가 약 50㎛를 초과하는 경우, 디지타이저의 두께가 두꺼워질 수 있다.
도 6을 참조하면, 상기 하부 전극층(301) 상에 상부 전극층(302)을 형성한다. 상기 상부 전극층(302)은 노출된 하부 전극층(301)의 전면을 둘러싸고 형성된다. 즉, 상기 하부 전극층(301)의 상면 및 측면이 외부에 노출되어 있는 경우, 상기 상부 전극층(302)은 상기 하부 전극층(301)의 상면 및 측면 상에 형성된다.
상기 상부 전극층(302)은 전도성 물질을 포함할 수 있다. 상기 상부 전극층(302)은 인쇄 공정 또는 증착 공정으로 형성될 수 있다. 이때, 상기 하부 전극층(301)과 상부 전극층(302)은 동일한 물질로 형성될 수 있다. 또한, 상기 하부 전극층(301)과 상부 전극층(302)은 서로 상이한 물질로 형성될 수 있다.
상기 인쇄 공정은 도전성 잉크 또는 도전성 페이스트를 스크린 프린팅, 잉크젯, 에어로젯, 다이렉트 프린팅 또는 그라비아 옵셋 등으로 인쇄하여 상기 상부 전극층(302)을 형성하는 공정을 의미한다. 상기 도전성 잉크 또는 도전성 페이스트는 상기 제 1 전극(210)의 상부 전극층(202)과 동일할 수 있다.
상기 증착 공정은 금속 산화막을 증착하여 상기 상부 전극층(202)을 형성하는 공정을 의미한다. 이때, 상기 금속 산화막은 구리 산화막(CuOx) 또는 은 산화막(AgOx)일 수 있다.
상기 상부 전극층(302)은 약 1㎛ 내지 약 10㎛의 두께로 형성될 수 있다. 상기 상부 전극층(302)의 두께가 약 1㎛ 미만인 경우, 저항이 상승하여 전기적 특성이 저하될 수 있고, 약 10㎛를 초과하는 경우, 두께가 두꺼워질 수 있고, 공정효율이 저하될 수 있다.
도면상에는 상기 상부 전극층(302)을 단일층으로 표현하였지만, 상기 상부 전극층(302)은 2이상의 다중층으로 형성될 수도 있다. 상기 상부 전극층(302)은 상기 하부 전극층(301)을 산화로부터 보호할 수 있으며, 상기 상부 전극층(302)이 손상되더라도, 상기 하부 전극층(301)의 손상을 방지할 수 있다. 또한, 상기 상부 전극층(302)이 형성됨에 따라, 디지타이저의 전기적 특성을 향상시킬 수 있다.
상기 제 2 전극(310)의 하부 전극층(301)은 상기 절연층(410)의 상기 홀(H)을 통해 상기 제 1 전극(210)의 상부 전극층(202)과 접하도록 형성될 수 있다. 이로 인해, 홀(H) 형성 영역에서 상기 제 1 전극(210)과 상기 제 2 전극(310)은 접촉할 수 있다.
도면 상에는, 상기 제 1 전극(210)이 세로 방향으로 배치되고, 상기 제 2 전극(310)이 가로 방향으로 배치되는 것을 도시하였으나, 실시예는 이에 제한되지 않고, 상기 제 1 전극(210) 및 상기 제 2 전극(310)은 서로 교차하는 다양한 방향으로 배치될 수 있다. 서로 교차되어 형성되는 상기 제 1 전극(210) 및 상기 제 2 전극(310)은 마그네틱 필드 형성을 위한 구동 코일 및 펜의 위치를 검출하기 위한 감지 코일로 동작할 수 있다.
자세하게는, 상기 제 1 전극(210), 상기 제 2 전극(310)은 상기 홀(H)을 통해 서로 연결되면서, 전체적으로 루프 형상의 전극이 구현될 수 있다. 예를 들면, 도 1에 도시된 화살표 방향과 같이, 디지타이저의 전극은, 상기 제 1 전극(210)이 연장하는 제 1 방향으로 연장되어 상기 홀(H) 부분에서 상기 제 2 전극(310)과 접촉하고, 이러한 접촉 부분을 기준으로, 상기 제 2 전극(310)이 연장하는 제 2 방향으로 연장되어 다시 상기 홀(H) 부분에서 상기 제 1 전극(210)과 접촉하고, 이러한 접촉 부분을 기준으로, 상기 제 1 전극(210)이 연장하는 제 1 방향으로 연장될 수 있다.
이에 따라, 상기 제 1 전극(210) 및 상기 제 2 전극(310)은 상기 홀(H) 부분에서 서로 접촉하며 전체적으로 루프 형상의 전극으로 구현될 수 있다. 즉, 상기 제 1 전극(210) 및 상기 제 2 전극(310)을 포함하는 상기 전극은 루프 형상의 코일(coil)일 수 있다.
이에 따라, 디지타이저를 포함하는 디스플레이 장치의 일면에서 전자기 방식의 터치 물체, 일례로 디지타이저 펜이 터치되는 경우, 이러한 디지타이저 펜 내부에 포함되는 공진회로에서 발생하는 신호를, 터치 센서에서 인식하여 디지타이저 펜의 위치를 검출할 수 있다. 상기 제 1 전극(210) 및 상기 제 2 전극(310)을 포함하는 루프 코일에 전력이 송신되어 전자기파가 발생되고, 발생된 전가기파는 디지타이저 펜에 의해 흡수되고, 디지타이저 펜에 흡수되는 전자기파를 다시 소정의 주파수로 방출함으로써, 이러한 디지타이저 펜의 접근에 의해 발생하는 전자기적 변화를 상기 터치 센서에서 감지하여 디지타이저 펜의 위치를 파악할 수 있다.
도면에는 도시하지 않았지만, 상기 제 2 전극(310) 상에는 상기 제 2 전극(310)을 보호하는 보호층(미도시)이 더 형성될 수 있다. 상기 보호층은 절연층으로 형성될 수 있다. 또한, 상기 보호층은 인쇄 공정을 통해 형성될 수 있으며, 상기 보호층은 아크릴 등의 절연 수지를 포함할 수 있다. 또한, 상기 기판(100)의 타면에는 차폐층 또는 그라운드 전극 등 하나 이상의 기능층들이 더 배치될 수 있다.
이하, 도 7을 참조하여, 다른 실시예에 따른 디지타이저 및 그 제조 방법을 설명한다. 도 7은 제 2 실시예에 따른 디지타이저의 단면도를 도시한 도면이다. 제 2 실시예에 따른 디지타이저 및 그 제조 방법에 대한 설명에서는 앞서 설명한 실시예에 따른 디지타이저에 대한 설명과 동일 유사한 부분에 대한 설명은 생략하며, 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.
도 7을 참조하면, 본 발명의 제 2 실시예에 따른 디지타이저는 제 1 기판(100) 상에 배치되는 제 2 기판(200)을 더 포함할 수 있다. 상기 제 1 기판(100) 또는 제 2 기판(200)은 유리 또는 플라스틱을 포함할 수 있다. 이때, 상기 제 1 기판(100) 또는 제 2 기판(200)은 폴리에틸렌테레프탈레이트(PET)를 포함할 수 있다.
상기 제 1 기판(100) 상에 제 1 전극(210) 및 상기 제 1 전극(210)의 일부를 노출하는 홀(H)을 포함하는 절연층(410)을 형성한다. 또한, 상기 제 2 기판(200) 상에 제 2 전극(310)을 형성한다. 이후, 상기 제 2 기판(200)을 상기 절연층(410) 상에 배치하고, 상기 제 2 전극(310)과 제 1 전극(210)을 연결하는 연결부(610)를 형성한다.
상기 연결부(610)는 도전성 페이스트로 형성될 수 있다. 예를 들면, 상기 도전성 페이스트는 은 페이스트이다. 상기 도전성 페이스트로 형성된 연결부(610)는 제 2 전극(310)과 접하도록 형성되고, 동시에 상기 절연층(410)에 형성된 홀(H)을 통해 제 1 전극(210)과 접하도록 형성된다.
상기 제 1 전극(210) 및 제 2 전극(310)은 각각 하부 전극층(201,301) 및 상부 전극층(202,302)으로 구성된다. 상기 상부 전극층(202,302)은 노출된 하부 전극층(201,301)의 전면을 둘러싸고 형성된다. 즉, 상기 하부 전극층(201,301)의 상면 및 측면이 외부에 노출되어 있는 경우, 상기 상부 전극층(202,302)은 상기 하부 전극층(201,202)의 상면 및 측면 상에 형성된다.
이때, 상기 하부 전극층(201,301)과 상부 전극층(202,302)은 동일한 물질로 형성될 수 있다. 또한, 상기 하부 전극층(201,301)과 상부 전극층(202,302)은 서로 상이한 물질로 형성될 수 있다.
하부 전극층(201,301)은 전도성 물질을 포함할 수 있다. 상기 하부 전극층(201,301)은 금속 물질을 포함할 수 있다. 예를 들면, 상기 하부 전극층(201,301)은 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo), 니켈(Ni) 및 크롬(Cr) 중 적어도 하나의 금속을 포함할 수 있다.
상기 하부 전극층(201,301)은 도전성 페이스트를 상기 제 1 기판(100) 또는 제 2 기판(200) 상에 인쇄하여 형성할 수 있다. 그러나, 실시예는 이에 제한되지 않고, 상기 제 1 기판(100) 또는 제 2 기판(200) 상에 금속을 직접 증착하거나, 또는 금속이 증착된 제 1 기판(100) 또는 제 2 기판(200)을 패터닝하여 하부 전극층(201,301)을 형성할 수 있다.
상기 상부 전극층(202,302)은 전도성 물질을 포함할 수 있다. 상기 상부 전극층(202,302)은 인쇄 공정 또는 증착 공정으로 형성될 수 있다.
상기 인쇄 공정은 도전성 잉크 또는 도전성 페이스트를 스크린 프린팅, 잉크젯, 에어로젯, 다이렉트 프린팅 또는 그라비아 옵셋 등으로 인쇄하여 상기 상부 전극층(202,302)을 형성하는 공정을 의미한다. 예를 들면, 상기 인쇄 공정은 상기 하부 전극층(201,301) 상에 도전성 입자를 포함하는 도전성 잉크를 인쇄하고, 열을 가하여 도전성 입자 사이의 공극을 수축하고 소결하여 상부 전극층(202,302)을 형성할 수 있다. 또는, 상기 인쇄 공정은 상기 하부 전극층(201,301) 상에 도전성 입자 및 수지를 포함하는 도전성 페이스트를 인쇄하고, 열을 가하여 수지를 경화시켜 상부 전극층(202,302)을 형성할 수 있다.
상기 증착 공정은 금속 산화막을 증착하여 상기 상부 전극층(202,302)을 형성하는 공정을 의미한다. 이때, 상기 금속 산화막은 구리 산화막(CuOx) 또는 은 산화막(AgOx)일 수 있다.
도면상에는 상기 상부 전극층(202,302)을 단일층으로 표현하였지만, 상기 상부 전극층(202,302)은 2이상의 다중층으로 형성될 수도 있다. 상기 상부 전극층(202,302)은 상기 하부 전극층(201,301)을 산화로부터 보호할 수 있으며, 상기 상부 전극층(202,302)이 손상되더라도, 상기 하부 전극층(201,301)의 손상을 방지할 수 있다. 또한, 상기 상부 전극층(202,302)이 형성됨에 따라, 디지타이저의 전기적 특성을 향상시킬 수 있다.
종래에는, 양면에 구리 도금이 형성된 폴리이미드 기판 상에서, 양면의 구리 도금을 패터닝하여 폴리이미드 기판의 양면에 제 1 전극 및 제 2 전극을 형성한 후, 상기 제 1 전극 및 제 2 전극을 연결하기 위해 폴리이미드 기판 상에 관통홀을 형성하는 공정 등이 요구되었다.
이에 따라, 종래에는, FPCB 공법을 이용하여 디지타이저를 제조함으로써, 대형 사이즈의 디지타이저를 구현하기 어려웠다. 상기 제 1 전극 및 제 2 전극을 연결하기 위해 기판을 관통하는 관통홀 형성 공정 등이 요구되어 공정 효율이 저하되었다. 또한, 폴리이미드 기판 등의 기판을 사용하므로, 공정 비용이 증가하는 문제점이 있었다.
따라서, 본 발명에 따른 디지타이저는, 폴리에틸렌테레프탈레이트(PET) 등의 기판을 이용하여 기판의 일면 상에 제 1 전극 및 제 2 전극을 배치된다. 또한, 상기 제 1 전극 및 제 2 전극 사이에는 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층이 배치되어, 상기 홀을 통해 상기 제 1 전극과 제 2 전극이 연결되도록 형성함으로써 제조될 수 있다.
이에 따라, 실시예에 따른 디지타이저는, PET 등의 기판을 사용하므로, 대형 사이즈를 구현함과 동시에 공정 비용을 절감할 수 있으며, 절연층 인쇄를 선택적으로 하여 홀을 형성함으로써, 종래의 기판을 관통하는 관통홀 형성 공정을 생략할 수 있어 공정 효율을 향상시킬 수 있다. 또한, 기판의 일면 상에 제 1 전극 및 제 2 전극을 배치함으로써, 기판의 타면 상에 차폐층 및 그라운드 전극 등의 기능층 등을 더 형성할 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (18)

  1. 제 1 기판 상에 배치된 제 1 전극;
    상기 제 1 전극 상에 배치되고, 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층; 및
    상기 절연층 상에 배치되고, 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 포함하고,
    상기 제 1 전극 및 제 2 전극은 각각 하부 전극층 및 상부 전극층을 포함하고,
    상기 상부 전극층은 상기 하부 전극층의 노출된 전면을 둘러싸도록 형성되는 디지타이저.
  2. 제 1 항에 있어서,
    상기 상부 전극층은 도전성 잉크 또는 도전성 페이스트로 형성되는 것을 특징으로 하는 디지타이저.
  3. 제 2 항에 있어서,
    상기 도전성 잉크 또는 도전성 페이스트는 도전성 입자를 포함하고,
    상기 도전성 입자는 은(Ag), 구리(Cu), 금(Au) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하는 디지타이저.
  4. 제 1 항에 있어서,
    상기 상부 전극층은 금속 산화막으로 형성되는 것을 특징으로 하는 디지타이저.
  5. 제 4 항에 있어서,
    상기 금속 산화막은 구리 산화막 또는 은 산화막인 것을 특징으로 하는 디지타이저.
  6. 제 1 항에 있어서,
    상기 하부 전극층 및 상기 상부 전극층은 동일한 물질로 형성되는 것을 특징으로 하는 디지타이저.
  7. 제 1 항에 있어서,
    상기 하부 전극층 및 상기 상부 전극층은 서로 상이한 물질로 형성되는 것을 특징으로 하는 디지타이저.
  8. 제 1 항에 있어서,
    상기 제 2 전극은 상기 절연층 상에 배치된 제 2 기판 상에 형성되고,
    상기 홀을 통해 상기 제 1 전극과 제 2 전극을 연결하는 연결부를 더 포함하는 것을 특징으로 하는 디지타이저.
  9. 제 8 항에 있어서,
    상기 연결부는 은 페이스트인 것을 특징으로 하는 디지타이저.
  10. 제 1 기판 상에 제 1 전극을 형성하는 단계;
    상기 제 1 전극 상에 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층을 형성하는 단계; 및
    상기 절연층 상에 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 형성하는 단계;를 포함하고,
    상기 제 1 전극을 형성하는 단계 및 제 2 전극을 형성하는 단계는,
    하부 전극층을 형성하는 단계; 및
    인쇄 공정 또는 증착 공정으로, 상기 하부 전극층 상에 상기 하부 전극층의 전면을 둘러싸는 상부 전극층을 형성하는 단계를 포함하는 디지타이저의 제조 방법.
  11. 제 10 항에 있어서,
    상기 인쇄 공정은 상기 하부 전극층 상에 도전성 입자를 포함하는 도전성 잉크 또는 도전성 페이스트를 인쇄하여 상부 전극층을 형성하는 것을 특징으로 하는 디지타이저의 제조 방법.
  12. 제 11 항에 있어서,
    상기 인쇄 공정은 상기 하부 전극층 상에 도전성 입자를 포함하는 도전성 잉크를 인쇄하고, 열을 가하여 도전성 입자 사이의 공극을 수축하고 소결하는 것을 특징으로 하는 디지타이저의 제조 방법.
  13. 제 11 항에 있어서,
    상기 인쇄 공정은 상기 하부 전극층 상에 도전성 입자 및 수지를 포함하는 도전성 페이스트를 인쇄하고, 열을 가하여 수지를 경화시키는 것을 특징으로 하는 디지타이저의 제조 방법.
  14. 제 11 항에 있어서,
    상기 도전성 입자는 은(Ag), 구리(Cu), 금(Au) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하는 디지타이저의 제조 방법.
  15. 제 10 항에 있어서,
    상기 증착 공정은 금속산화막을 증착하여 상부 전극층을 형성하는 것을 특징으로 하는 디지타이저의 제조 방법.
  16. 제 15 항에 있어서,
    상기 금속 산화막은 구리 산화막 또는 은 산화막인 것을 특징으로 하는 디지타이저의 제조 방법.
  17. 제 10 항에 있어서,
    상기 절연층 상에 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 형성하는 단계는,
    제 2 기판 상에 제 2 전극을 형성하는 단계;
    상기 절연층 상에 상기 제 2 기판을 배치하는 단계; 및
    상기 절연층에 형성된 홀을 통해 상기 제 1 전극과 제 2 전극을 연결하고, 도전성 페이스트로 형성되는 연결부를 형성하는 단계를 포함하는 것을 특징으로 하는 디지타이저의 제조 방법.
  18. 제 17 항에 있어서,
    상기 도전성 페이스트는 은 페이스트인 것을 특징으로 하는 디지타이저의 제조 방법.
KR1020140050954A 2014-03-03 2014-04-28 디지타이저 및 그 제조 방법 KR102237777B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140050954A KR102237777B1 (ko) 2014-04-28 2014-04-28 디지타이저 및 그 제조 방법
US14/633,691 US9870072B2 (en) 2014-03-03 2015-02-27 Touch device structure having through holes
CN201520123959.4U CN204833197U (zh) 2014-03-03 2015-03-03 数字转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140050954A KR102237777B1 (ko) 2014-04-28 2014-04-28 디지타이저 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150124274A true KR20150124274A (ko) 2015-11-05
KR102237777B1 KR102237777B1 (ko) 2021-04-09

Family

ID=54600517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140050954A KR102237777B1 (ko) 2014-03-03 2014-04-28 디지타이저 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102237777B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108459762A (zh) * 2017-02-17 2018-08-28 东友精细化工有限公司 数字化仪及包括数字化仪的柔性显示装置
WO2019168362A1 (ko) * 2018-03-02 2019-09-06 동우 화인켐 주식회사 디지타이저 및 그 제조 방법
WO2019168303A1 (ko) * 2018-02-28 2019-09-06 동우 화인켐 주식회사 터치센서 일체형 디지타이저 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110093549A (ko) * 2010-02-11 2011-08-18 엘지디스플레이 주식회사 정전용량 방식 터치 스크린 패널 및 그 제조방법
US20120037916A1 (en) * 2010-08-10 2012-02-16 Seung-Yong Song Organic light-emitting diode display device and method of manufacturing the same
US20120098781A1 (en) * 2010-10-21 2012-04-26 Samsung Electro-Mechanics Co., Ltd. Capacitive touch screen and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110093549A (ko) * 2010-02-11 2011-08-18 엘지디스플레이 주식회사 정전용량 방식 터치 스크린 패널 및 그 제조방법
US20120037916A1 (en) * 2010-08-10 2012-02-16 Seung-Yong Song Organic light-emitting diode display device and method of manufacturing the same
US20120098781A1 (en) * 2010-10-21 2012-04-26 Samsung Electro-Mechanics Co., Ltd. Capacitive touch screen and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108459762A (zh) * 2017-02-17 2018-08-28 东友精细化工有限公司 数字化仪及包括数字化仪的柔性显示装置
CN108459762B (zh) * 2017-02-17 2021-07-09 东友精细化工有限公司 数字化仪及包括数字化仪的柔性显示装置
WO2019168303A1 (ko) * 2018-02-28 2019-09-06 동우 화인켐 주식회사 터치센서 일체형 디지타이저 및 이를 포함하는 표시 장치
WO2019168362A1 (ko) * 2018-03-02 2019-09-06 동우 화인켐 주식회사 디지타이저 및 그 제조 방법

Also Published As

Publication number Publication date
KR102237777B1 (ko) 2021-04-09

Similar Documents

Publication Publication Date Title
CN106133668B (zh) 布线体以及布线基板
US9870072B2 (en) Touch device structure having through holes
US8717332B2 (en) Planar element, and touch switch
US20050156906A1 (en) Capacitive touchpad and method for forming the same
CN103999217B (zh) 用于esd保护的垂直切换的构造
JP6473361B2 (ja) 電子デバイスの製造方法、および、電子デバイス
CN110045862B (zh) 电容式触控装置及其制作方法
KR102173060B1 (ko) 디지타이저
JP5281551B2 (ja) 静電容量式入力装置
US9179550B2 (en) Method for manufacturing touch panel
JP5891585B2 (ja) 半導体装置及び配線基板
JP6195275B2 (ja) 入力装置及び入力装置の製造方法
KR102237777B1 (ko) 디지타이저 및 그 제조 방법
JP2016184618A (ja) 電子デバイス、その製造方法、および、回路基板
CN110471555A (zh) 配线基板、显示装置以及配线基板的制造方法
JP4910335B2 (ja) 印刷配線板及び半導体集積回路装置
Krivec et al. Inkjet printing of multi-layered, via-free conductive coils for inductive sensing applications
JP2014112356A (ja) タッチパネル
JP2014150181A (ja) 配線パターン形成基板および配線パターンの形成方法
JP5800304B2 (ja) 入力装置
CN108288537B (zh) 共模滤波器
JP3691821B2 (ja) 応力センサ
JP6297745B2 (ja) 配線基板、配線基板の製造方法、及び配線基板を備えた静電容量センサ
Peřinka et al. Capacitive and illumination systems based on printed and hybrid electronics
US20190129542A1 (en) Conductive element, input device, and electronic apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right