KR20150122825A - 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치 - Google Patents

메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치 Download PDF

Info

Publication number
KR20150122825A
KR20150122825A KR1020140048501A KR20140048501A KR20150122825A KR 20150122825 A KR20150122825 A KR 20150122825A KR 1020140048501 A KR1020140048501 A KR 1020140048501A KR 20140048501 A KR20140048501 A KR 20140048501A KR 20150122825 A KR20150122825 A KR 20150122825A
Authority
KR
South Korea
Prior art keywords
block
descriptor
data
memory device
error correction
Prior art date
Application number
KR1020140048501A
Other languages
English (en)
Inventor
김재우
안중현
김광현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140048501A priority Critical patent/KR20150122825A/ko
Priority to US14/500,515 priority patent/US9501351B2/en
Publication of KR20150122825A publication Critical patent/KR20150122825A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/403—Error protection encoding, e.g. using parity or ECC codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/28—DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/28—DMA
    • G06F2213/2802—DMA using DMA transfer descriptors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 동작 속도를 향상시킬 수 있는 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치는, 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치로 제공될 제어 신호들을 생성하는 신호 생성 블럭과, 상기 불휘발성 메모리 장치에 저장될 데이터를 에러 정정 코드 인코딩하는 에러 정정 코드 블럭을 포함하는 메모리 컨트롤 유닛을 포함하되, 상기 에러 정정 코드 블럭은 상기 신호 생성 블럭보다 먼저 동작된다.

Description

메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치{MEMORY CONTROL UNIT AND DATA STORAGE DEVICE INCLUDING THE SAME}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 동작 속도를 향상시킬 수 있는 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 동작 속도를 향상시킬 수 있는 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치로 제공될 제어 신호들을 생성하는 신호 생성 블럭과, 상기 불휘발성 메모리 장치에 저장될 데이터를 에러 정정 코드 인코딩하는 에러 정정 코드 블럭을 포함하는 메모리 컨트롤 유닛을 포함하되, 상기 에러 정정 코드 블럭은 상기 신호 생성 블럭보다 먼저 동작된다.
본 발명의 실시 예에 따른 메모리 컨트롤 유닛은, 직접 메모리 접근 블럭; 상기 직접 메모리 접근 블럭으로부터 제공된 데이터를 에러 정정 코드 인코딩하는 에러 정정 코드 블럭; 상기 에러 정정 코드 블럭에 의해서 인코딩된 상기 데이터에 근거하여 메모리 장치로 제공될 데이터 신호를 생성하고, 상기 메모리 장치로 제공될 제어 신호를 생성하는 신호 생성 블럭; 및 상기 직접 메모리 접근 블럭에 상기 데이터의 독출을 지시하고, 상기 에러 정정 코드 블럭에 상기 데이터에 대한 에러 정정 코드 인코딩을 지시하고, 그리고 상기 인코딩된 데이터에 근거한 데이터 신호의 생성과 상기 제어 신호의 생성을 지시하는 동작을 순차적으로 수행하는 인스트럭션 푸쉬 블럭을 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치를 제어하기 위한 작업이 기술된 디스크립터를 생성하는 컨트롤 유닛; 상기 불휘발성 메모리 장치로 제공될 제어 신호를 생성하는 신호 생성 블럭; 상기 불휘발성 메모리 장치에 저장될 데이터를 에러 정정 코드 인코딩하는 에러 정정 코드 블럭; 및 상기 디스크립터에 근거하여, 상기 에러 정정 코드 인코딩을 지시하는 인코딩 정보를 상기 제어 신호의 생성을 지시하는 인스트럭션 셋보다 먼저 상기 에러 정정 코드 블럭에 제공하는 디스크립터 처리 블럭을 포함한다.
본 발명의 실시 예에 따르면 에러 정정 코드 블럭의 인코딩 동작이 불휘발성 메모리 장치에 제공될 제어 신호의 생성 전에 완료될 수 있기 때문에 데이터 저장 장치의 동작 속도가 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 메모리 컨트롤 유닛의 디스크립터 처리 블럭을 예시적으로 보여주는 블럭도이다.
도 3은 본 발명의 실시 예에 따른 에러 정정 코드 블럭의 인코딩 동작을 설명하기 위해서 디스크립터 처리 블럭, 신호 생성 블럭 및 에러 정정 코드 블럭을 예시적으로 보여주는 블럭도이다.
도 4는 본 발명의 실시 예에 따른 디스크립터 처리 블럭이 에러 정정 코드 블럭으로 제공하는 인코딩 정보를 설명하기 위한 테이블이다.
도 5는 본 발명의 실시 예에 따른 컨트롤 유닛이 생성하는 디스크립터를 설명하기 위한 테이블이다.
도 6은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(110) 및 컨트롤러(120)를 포함할 수 있다.
불휘발성 메모리 장치(110)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(110)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(110)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다.
컨트롤러(120)는 내부의 휘발성 메모리 장치(150)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤러(120)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(120)는 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
컨트롤러(120)는 호스트 인터페이스 유닛(130), 컨트롤 유닛(140), 휘발성 메모리(150) 및 메모리 컨트롤 유닛(160)을 포함할 수 있다. 메모리 컨트롤 유닛(160)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(160)은 디스크립터 처리 블럭(200) 및 신호 생성 블럭(300)을 포함할 수 있다. 메모리 컨트롤 유닛(160)은 디스크립터 처리 블럭(200), 신호 생성 블럭(300) 및 에러 정정 코드(error correction code, 이하 ECC라 칭함) 블럭(400)을 포함할 수 있다. 도 1에 있어서, ECC 블럭(400)이 메모리 컨트롤 유닛(160)에 포함되는 것으로 도시되어 있으나, ECC 블럭(400)은 메모리 컨트롤 유닛(160) 외부에 구성될 수 있다.
호스트 인터페이스 유닛(130)은 호스트 장치의 프로토콜에 대응하여 호스트 장치와 데이터 저장 장치(100) 사이를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(130)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치와 통신할 수 있다.
컨트롤 유닛(140)은 호스트 장치로부터 입력된 요청을 분석하고 처리할 수 있다. 컨트롤 유닛(140)은 호스트 장치의 요청에 응답하여 컨트롤러(120)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(140)은 데이터 저장 장치(100)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 컨트롤러(120) 내부의 기능 블럭들의 동작을 제어할 수 있다.
휘발성 메모리(150)는 컨트롤 유닛(140)에 의해서 구동되는 펌웨어 또는 소프트웨어를 저장할 수 있다. 또한, 휘발성 메모리(150)는 펌웨어 또는 소프트웨어의 구동에 필요한 데이터를 저장하도록 구성될 수 있다. 즉, 휘발성 메모리(150)는 컨트롤 유닛(140)의 동작 메모리로서 동작할 수 있다. 휘발성 메모리(150)는 호스트 장치로부터 불휘발성 메모리 장치(110)로 또는 불휘발성 메모리 장치(110)로부터 호스트 장치로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 휘발성 메모리(150)는 데이터 버퍼 메모리로서 동작할 수 있다.
메모리 컨트롤 유닛(160)은 컨트롤 유닛(140)이 생성한 디스크립터(descriptor)에 따라서 불휘발성 메모리 장치(110)를 제어할 수 있다. 디스크립터는 불휘발성 메모리 장치(110)를 제어하기 위해서 메모리 컨트롤 유닛(160)이 처리해야할 작업이 기술된 작업 지시서(work order)를 의미할 수 있다.
예시적으로, 메모리 컨트롤 유닛(160)은 디스크립터에 따라서 불휘발성 메모리 장치(110)로 제공될 제어 신호들을 생성하고 구동(driving)할 수 있다. 제어 신호들은 불휘발성 메모리 장치(110)를 제어하기 위한 명령 및 어드레스 신호를 포함할 수 있다. 그리고 메모리 컨트롤 유닛(160)은 디스크립터에 따라서 휘발성 메모리(150)에 버퍼링된 데이터를 불휘발성 메모리 장치(110)로 제공할 수 있다.
디스크립터 처리 블럭(200)은 디스크립터 버퍼 메모리, 예를 들면, 휘발성 메모리(150)의 디스크립터 저장 영역으로부터 디스크립터를 페치(fetch)할 수 있다. 디스크립터 처리 블럭(200)은 페치된 디스크립터를 해독할 수 있다. 디스크립터 처리 블럭(200)은 해독된 디스크립터에 근거하여 신호 생성 블럭(300)이 인식할 수 있는 인스트럭션 셋(set)을 페치할 수 있다. 디스크립터 처리 블럭(200)은 페치된 인스트럭션 셋에 해독된 디스크립터로부터 추출된 파라미터를 부가할 수 있다.
디스크립터 처리 블럭(200)은 해독된 디스크립터에 근거하여, 불휘발성 메모리 장치(110)에 저장될 데이터를 ECC 인코딩(encoding)하도록, 인코딩 정보와 데이터를 ECC 블럭(400)에 제공할 수 있다. 디스크립터 처리 블럭(200)은 해독된 디스크립터에 근거하여, 불휘발성 메모리 장치(110)를 제어하기 위한 제어 신호를 생성하도록, 인스트럭션 셋과 그것에 부가된 디스크립터 파라미터를 신호 생성 블럭(300)에 제공할 수 있다.
디스크립터 처리 블럭(200)은 인스트럭션 셋과 그것에 부가된 디스크립터 파라미터를 신호 생성 블럭(300)에 제공하기 전에 인코딩 정보와 데이터를 ECC 블럭(400)에 제공함으로써, ECC 블럭(400)이 신호 생성 블럭(300)보다 먼저 동작되도록 제어할 수 있다. 이러한 디스크립터 처리 블럭(200)의 제어에 따라서, 불휘발성 메모리 장치(110)에 제공될 제어 신호보다 불휘발성 메모리 장치(110)에 저장될 데이터(예를 들면, ECC 인코딩된 데이터)가 먼저 준비될 수 있다. 또는, 이러한 디스크립터 처리 블럭(200)의 제어에 따라서, 불휘발성 메모리 장치(110)에 제공될 제어 신호가 준비되는 동안 불휘발성 메모리 장치(110)에 저장될 데이터(예를 들면, ECC 인코딩된 데이터)가 준비될 수 있다. 즉, 디스크립터 처리 블럭(200)은 해독된 디스크립터에 근거하여 인스트럭션 셋을 페치하고, 페치한 인스트럭션 셋을 신호 생성 블럭(300)에 제공하기 전에 ECC 인코딩된 데이터를 준비할 수 있다.
신호 생성 블럭(300)은 디스크립터 처리 블럭(200)으로부터 제공되는 인스트럭션 셋과 그것에 부가된 디스크립터 파라미터에 근거하여 불휘발성 메모리 장치(110)로 제공될 제어 신호를 생성할 수 있다. 신호 생성 블럭(300)은 ECC 블럭(400)으로부터 제공되는 데이터에 근거하여 불휘발성 메모리 장치(110)로 제공될 데이터 신호를 생성할 수 있다. 신호 생성 블럭(300)은 불휘발성 메모리 장치(110)로부터 제공되는 데이터 신호를 데이터의 형태로 ECC 블럭(400)으로 제공할 수 있다.
ECC 블럭(400)은 디스크립터 처리 블럭(200)으로부터 제공되는 인코딩 정보에 근거하여 불휘발성 메모리 장치(110)에 저장될 데이터를 ECC 인코딩하거나 랜더마이징(randomizing)할 수 있다. ECC 블럭(400)은 불휘발성 메모리 장치(110)로부터 독출된 데이터를 ECC 디코딩하거나 디-랜더마이징(de-randomizing)할 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 컨트롤 유닛의 디스크립터 처리 블럭을 예시적으로 보여주는 블럭도이다.
컨트롤 유닛(도 1의 140)은 디스크립터를 생성하고, 생성된 디스크립터를 디스크립터 버퍼 메모리, 즉, 휘발성 메모리(150)의 디스크립터 저장 영역에 저장할 수 있다. 컨트롤 유닛(140)은 생성된 디스크립터 마다 ID를 부여할 수 있다. 디스크립터 ID는 하나의 디스크립터 저장 영역에 대응될 수 있다. 즉, 디스크립터 ID는 휘발성 메모리(150)의 디스크립터 저장 영역의 어드레스(이하, 디스크립터 어드레스라 칭함)를 의미할 수 있다.
도 2를 참조하면, 디스크립터 처리 블럭(200)은 디스크립터 페치 블럭(210), 인스트럭션 페치 블럭(230), 인스트럭션 푸쉬(push) 블럭(250) 및 직접 메모리 접근(direct memory access, 이하 DMA라 칭함) 블럭(270)을 포함할 수 있다.
컨트롤 유닛(140)이 생성한 디스크립터를 독출하는 동작은 디스크립터 페치 블럭(210)과 DMA 블럭(270)에 의해서 수행될 수 있다.
디스크립터 페치 블럭(210)은 컨트롤 유닛(140)으로부터 제공된 디스크립터 ID들 중에서 어느 하나를 페치할 수 있다. 앞서 설명된 바와 같이, 디스크립터 ID는 휘발성 메모리(150)의 디스크립터 저장 영역을 의미할 수 있기 때문에, 디스크립터 페치 블럭(210)은 페치된 디스크립터 ID에 대응하는 휘발성 메모리(150)의 디스크립터 어드레스(DSC_ADD)를 산출할 수 있다.
디스크립터 페치 블럭(210)은 페치된 디스크립터 ID에 대응하는 디스크립터(DSC)를 독출하도록 DMA 블럭(270)에 요청할 수 있다. 이를 위해서, 디스크립터 페치 블럭(210)은 산출된 디스크립터 어드레스(DSC_ADD)를 DMA 블럭(270)에 제공할 수 있다.
DMA 블럭(270)은 디스크립터 페치 블럭(210)으로부터 제공된 디스크립터 어드레스(DSC_ADD)에 근거하여 휘발성 메모리(150)에 저장된 디스크립터(DSC)를 독출할 수 있다. DMA 블럭(270)은 독출된 디스크립터(DSC)를 인스트럭션 페치 블럭(230)으로 제공할 수 있다.
독출된 디스크립터(DSC)를 해독하고, 해독된 디스크립터에 근거하여 인스트럭션을 페치하는 동작은 인스트럭션 페치 블럭(230)에 의해서 수행될 수 있다.
인스트럭션 페치 블럭(230)은 독출된 디스크립터(DSC)에 포함된 인스트럭션 셋 페치 정보에 근거하여 독출된 디스크립터(DSC)에 대응하는 인스트럭션 셋(IST_SET)을 페치할 수 있다. 예를 들면, 인스트럭션 페치 블럭(230)은 인스트럭션 셋 페치 정보에 근거하여 내부의 인스트럭션 메모리(도시되지 않음)로부터 인스트럭션 셋(IST_SET)을 페치할 수 있다. 인스트럭션 페치 블럭(230)은 페치된 디스크립터(DSC)로부터 추출된 디스크립터 파라미터(DSC_PRM)를 대응하는 인스트럭션 셋(IST_SET)에 부가할 수 있다.
인스트럭션 셋(IST_SET)과 그것에 대응하는 디스크립터 파라미터(DSC_PRM)에 근거하여 불휘발성 메모리 장치(110)에 제공될 제어 신호의 신호 생성을 지시하고, 불휘발성 메모리 장치(110)에 저장될 데이터의 독출을 지시하는 동작은 인스트럭션 푸쉬 블럭(250)에 의해서 수행될 수 있다.
인스트럭션 푸쉬 블럭(250)은 불휘발성 메모리 장치(110)에 제공될 제어 신호를 생성하도록 인스트럭션 페치 블럭(230)으로부터 인스트럭션 셋(IST_SET)과 그것에 대응하는 디스크립터 파라미터(DSC_PRM)를 독출하고, 독출한 인스트럭션 셋(IST_SET)과 그것에 대응하는 디스크립터 파라미터(DSC_PRM)를 신호 생성 블럭(300)으로 제공할 수 있다.
인스트럭션 푸쉬 블럭(250)은 휘발성 메모리(150)에 버퍼링된 데이터, 즉, 불휘발성 메모리 장치(110)에 저장될 데이터를 ECC 블럭(400)에 제공하도록 DMA 블럭(270)에 요청할 수 있다. 이를 위해서, 인스트럭션 푸쉬 블럭(250)은 디스크립터 파라미터(DSC_PRM)에 포함된 데이터 버퍼 메모리 어드레스(DT_ADD)를 DMA 블럭(270)에 제공할 수 있다.
DMA 블럭(270)은, 데이터 버퍼 메모리 어드레스(DT_ADD)에 대응하는 휘발성 메모리(150) 영역을 액세스할 수 있다. 즉, DMA 블럭(270)은 데이터 버퍼 메모리 어드레스(DT_ADD)에 대응하는 영역에 저장된 데이터(DT)를 ECC 블럭(400)으로 제공할 수 있다.
도 3은 본 발명의 실시 예에 따른 에러 정정 코드 블럭의 인코딩 동작을 설명하기 위해서 디스크립터 처리 블럭, 신호 생성 블럭 및 에러 정정 코드 블럭을 예시적으로 보여주는 블럭도이다. 그리고 도 4는 본 발명의 실시 예에 따른 디스크립터 처리 블럭이 에러 정정 코드 블럭으로 제공하는 인코딩 정보를 설명하기 위한 테이블이다. 도 3을 설명함에 있어서, 도 4에 도시된 인코딩 정보(ENC_INFO)가 참조될 것이다. 또한, 도 3을 설명함에 있어서, 인스트럭션 푸쉬 블럭(250)이 인스트럭션 셋(IST_SET)과 그것에 대응하는 디스크립터 파라미터(DSC_PRM)를 인스트럭션 페치 블럭(도 2의 230)으로부터 독출한 상태를 가정할 것이다.
인스트럭션 푸쉬 블럭(250)은 휘발성 메모리(150)에 버퍼링된 데이터(DT), 즉, 불휘발성 메모리 장치(110)에 저장될 데이터(DT)를 ECC 블럭(400)에 제공하도록 DMA 블럭(270)에 요청할 수 있다. 이를 위해서, 인스트럭션 푸쉬 블럭(250)은 디스크립터 파라미터(DSC_PRM)에 포함된 데이터 버퍼 메모리 어드레스(DT_ADD)를 DMA 블럭(270)에 제공할 수 있다.
DMA 블럭(270)은 데이터 버퍼 메모리 어드레스(DT_ADD)에 근거하여 휘발성 메모리(150)의 데이터 버퍼 메모리 영역으로부터 데이터를 독출하고, 독출된 데이터를 ECC 블럭(400)으로 제공할 수 있다.
인스트럭션 푸쉬 블럭(250)은 DMA 블럭(270)으로부터 제공된 데이터(DT)에 대한 ECC 인코딩 동작을 수행하도록 ECC 블럭(400)에 요청할 수 있다. 이를 위해서, 인스트럭션 푸쉬 블럭(250)은 인코딩 정보(ENC_INFO)를 ECC 블럭(400)에 제공할 수 있다.
인스트럭션 푸쉬 블럭(250)이 ECC 블럭(400)에 제공하는 인코딩 정보(ENC_INFO)는, ECC 블럭(400)이 ECC 인코딩 동작을 수행하는데 필요한 정보를 포함할 수 있다. 즉, 도 4에 도시된 바와 같이, 인코딩 정보(ENC_INFO)는 ECC 인코딩 동작의 수행 여부를 지시하는 ECC 수행 정보, DMA 블럭(270)으로부터 ECC 블럭(400)으로 입력될 데이터의 크기 정보, ECC 인코딩의 수행 단위인 청크와 관련된 정보 등으로 구성된 ECC 제어 정보를 포함할 수 있다. 청크와 관련된 정보는, ECC 인코딩이 수행될 데이터, 즉, ECC 블럭으로 입력될 데이터가 총 청크 수에서 몇 번째 청크인지를 나타내는 정보이다. 또한, 인코딩 정보(ENC_INFO)는 랜덤화 동작의 수행 여부를 지시하는 랜덤화 수행 정보, 랜덤화에 사용될 시드(seed) 정보 등으로 구성된 랜덤화 제어 정보를 포함할 수 있다.
ECC 블럭(400)은 제어 로직(410), 랜덤화기(randomizer, 420), 인코더(430) 및 인코딩 버퍼 메모리(440)를 포함할 수 있다. 제어 로직(410)은 인코딩 정보(ENC_INFO)에 근거하여 ECC 블럭(400)의 제반 동작을 제어할 수 있다.
예를 들면, 제어 로직(410)은 인코딩 정보(ENC_INFO)에 포함된 랜덤화 수행 정보에 근거하여 랜덤화기(420)를 활성화시키거나 비활성화시킬 수 있다. 랜덤화기(420)는, 제어 로직(410)의 제어에 따라서 활성화되면, 시드(seed) 정보에 근거하여 DMA 블럭(270)으로부터 제공된 데이터(DT)를 랜덤화할 수 있다. 랜덤화기(420)는, 제어 로직(410)의 제어에 따라서 비활성화되면, DMA 블럭(270)으로부터 제공된 데이터(DT)를 랜덤화하지 않고, 인코더(430)로 바로 전달할 수 있다. 즉, 비활성화된 랜덤화기(420)는 입력된 데이터(DT)를 바이패스(bypass)시킬 수 있다.
다른 예로서, 제어 로직(410)은 인코딩 정보(ENC_INFO)에 포함된 ECC 수행 정보에 근거하여 인코더(430)를 활성화시키거나 비활성화시킬 수 있다. 인코더(430)는, 제어 로직(410)의 제어에 따라 활성화되면, 랜덤화기(420)로부터 제공된 데이터를 ECC 인코딩하고, 인코딩된 데이터를 인코딩 버퍼 메모리(440)에 저장할 수 있다. 인코더(430)는, 제어 로직(410)의 제어에 따라 비활성화되면, 랜덤화기(420)로부터 제공된 데이이터를 ECC 인코딩하지 않고, 인코딩 버퍼 메모리(440)에 저장할 수 있다.
인코더(430)의 ECC 인코딩 동작은 에러 검출, 에러 정정 및 에러 복구를 위한 패리티 데이터를 입력된 데이터에 부가하는 동작을 포함할 수 있다. 인코더(430)는 다양한 ECC 알고리즘들(예를 들면, BCH(Bose-Chaudhuri-Hocquenghem) 알고리즘, RS(Reed Solmon) 알고리즘, 터보 코드(turbo code) 알고리즘, LDPC(low density parity check) 알고리즘 등)에 따라서 ECC 인코딩 동작을 수행할 수 있다.
인스트럭션 푸쉬 블럭(250)은, 불휘발성 메모리 장치(110)에 제공될 제어 신호를 생성하도록, 인스트럭션 셋(IST_SET)과 그것에 대응하는 디스크립터 파라미터(DSC_PRM)를 신호 생성 블럭(300)으로 제공할 수 있다. 디스크립터 파라미터(DSC_PRM)는 ECC 정보(ECC_INFO)를 포함할 수 있다. 도 5에 도시된 바와 같이, ECC 정보(ECC_INFO)는 ECC 인코딩 동작의 수행 여부를 지시하는 ECC 수행 정보, ECC 블럭(400)으로부터 신호 생성 블럭(400)으로 출력될 데이터(즉, ECC 인코딩된 데이터)의 크기 정보, ECC 인코딩의 수행 단위인 청크와 관련된 정보 등으로 구성될 수 있다.
신호 생성 블럭(400)은 인스트럭션 셋(IST_SET)과 그것에 부가된 디스크립터 파라미터(DSC_PRM)에 근거하여 불휘발성 메모리 장치(110)로 제공될 제어 신호를 생성할 수 있다. 신호 생성 블럭(300)은 디스크립터 파라미터(DSC_PRM)에 포함된 ECC 정보(ECC_INFO)에 근거하여 인코딩 버퍼 메모리(440)에 저장된 ECC 인코딩된 데이터를 독출할 수 있다. 신호 생성 블럭(300)은 ECC 인코딩된 데이터에 근거하여 불휘발성 메모리 장치(110)로 제공될 데이터 신호를 생성할 수 있다.
위에서 설명된 동작 흐름과 같이, 인스트럭션 푸쉬 블럭(250)은, 불휘발성 메모리 장치(110)에 저장될 데이터를 독출하도록 DMA 블럭(270)에 지시하고, DMA 블럭(270)으로부터 제공된 데이터를 에러 정정 코드 인코딩하도록 ECC 블럭(400)에 지시하고, 에러 정정 코드 인코딩된 데이터에 근거한 데이터 신호의 생성과 불휘발성 메모리 장치(110)를 제어하기 위한 제어 신호의 생성을 신호 생성 블럭(400)에 지시하는 동작을 순차적으로 수행할 수 있다. 이러한 인스트럭션 푸쉬 블럭(250)의 순차적인 지시에 따라서, ECC 블럭(400)이 신호 생성 블럭(300)보다 먼저 동작될 수 있다.
도 5는 본 발명의 실시 예에 따른 컨트롤 유닛이 생성하는 디스크립터를 설명하기 위한 테이블이다. 디스크립터(DSC)는 불휘발성 메모리 장치(도 1의 110)를 제어하기 위해서 메모리 컨트롤 유닛(도 1의 160)이 처리해야할 작업 또는 메모리 컨트롤 유닛(160)이 생성해야할 제어 신호가 기술된 작업 지시서(work order)를 의미할 수 있다.
디스크립터(DSC)는 컨트롤 유닛(도 1의 140)에 의해서 생성되며, 메모리 컨트롤 유닛(160)에 의해서 해독되고 수행될 수 있다. 그러한 이유로, 디스크립터(DSC)는 컨트롤 유닛(140)이(또는 컨트롤 유닛(140)에 의해서 구동되는 펌웨어가) 관리해야할 정보가 기재된 필드(field), 메모리 컨트롤 유닛(160)의 동작에 필요한 정보가 기재된 필드, 메모리 컨트롤 유닛(160)이 불휘발성 메모리 장치(110)를 제어하기 위해서 필요한 정보가 기재된 필드로 구성될 수 있다.
예시적으로, 컨트롤 유닛(140)이 관리해야할 정보는 디스크립터(DSC)가 생성될 때 부여되는 디스크립터 ID 정보, 디스크립터(DSC)의 처리 결과로서 컨트롤 유닛(140)에 보고되는 또는 컨트롤 유닛(140)에 의해서 참조되는 상태 정보, 디스크립터(DSC)가 저장된 디스크립터 버퍼 메모리의 어드레스 정보, 즉, 휘발성 메모리(도 1의 150)의 디스크립터 저장 영역의 어드레스 정보)를 포함할 수 있다.
예시적으로, 메모리 컨트롤 유닛(160)의 동작에 필요한 정보는 불휘발성 메모리 장치(110)에 저장될 데이터가 저장된 데이터 버퍼 메모리의 어드레스 정보 또는 불휘발성 메모리 장치(110)로부터 독출된 데이터가 저장될 데이터 버퍼 메모리의 어드레스 정보와 같은 휘발성 메모리(150)의 데이터 버퍼 영역의 어드레스 정보를 포함할 수 있다. 또한, 메모리 컨트롤 유닛(160)의 동작에 필요한 정보는 인스트럭션 셋을 페치하기 위해서 독출해야할 인스트럭션 메모리의 어드레스 정보를 포함할 수 있다.
메모리 컨트롤 유닛(160)이 불휘발성 메모리 장치(110)를 제어하기 위해서 필요한 정보는 불휘발성 메모리 장치(110)에 제공될 명령 정보와 어드레스 정보, 불휘발성 메모리 장치(110) 저장될 데이터의 크기 또는 불휘발성 메모리 장치(110)로부터 독출될 데이터의 크기를 의미하는 데이터 크기 정보를 포함할 수 있다.
도 6은 본 발명의 실시 예에 따른 다른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 6을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 장치(1100)로부터의 요청에 응답하여 불휘발성 메모리 장치(1220)를 액세스하도록 구성될 수 있다. 예를 들면, 컨트롤러(1210)는 불휘발성 메모리 장치(1220)의 읽기, 프로그램 또는 소거 동작을 제어하도록 구성될 수 있다. 컨트롤러(1210)는 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동하도록 구성될 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 램(1214) 및 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어하도록 구성될 수 있다. 램(1214)은 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 이용될 수 있다. 램(1214)은 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 이용될 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 USB(Universal Serial Bus) 프로토콜, UFS(Universal Flash Storage) 프로토콜, MMC(Multimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial ATA) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, 그리고 SAS(Serial Attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신하도록 구성될 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱하도록 구성될 수 있다. 메모리 인터페이스(1213)는 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고 받도록 구성될 수 있다.
메모리 인터페이스 유닛(1213)은 도 3을 통해서 설명된 바와 같이, 불휘발성 메모리 장치(1220)에 제공될 제어 신호보다 불휘발성 메모리 장치(1220)에 저장될 데이터(예를 들면, ECC 인코딩된 데이터)가 먼저 준비될 수 있도록, 또는, 불휘발성 메모리 장치(1220)에 제공될 제어 신호가 준비되는 동안 불휘발성 메모리 장치(1220)에 저장될 데이터(예를 들면, ECC 인코딩된 데이터)가 준비될 수 있도록 동작할 수 있다.
ECC 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터의 오류를 검출하도록 구성될 수 있다. 그리고 ECC 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 오류를 정정하도록 구성될 수 있다. 한편, ECC 유닛(1215)은 메모리 인터페이스 유닛(1213) 내부에 포함될 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Serial Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 중 어느 하나로 제조될 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 7을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD(2200)는 호스트 장치(2100)의 요청에 응답하여 동작할 수 있다. 즉, SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스하도록 구성될 수 있다. 예를 들면, SSD 컨트롤러(2210)는 불휘발성 메모리 장치들(2231~223n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장하도록 구성될 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장하도록 구성될 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공하도록 구성될 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성될 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214) 및 램(2215)을 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받도록 구성될 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
메모리 인터페이스 유닛(2211)은 도 3을 통해서 설명된 바와 같이, 불휘발성 메모리 장치들(2231~223n)에 제공될 제어 신호보다 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터(예를 들면, ECC 인코딩된 데이터)가 먼저 준비될 수 있도록, 또는, 불휘발성 메모리 장치(2231~223n)에 제공될 제어 신호가 준비되는 동안 불휘발성 메모리 장치(2231~223n)에 저장될 데이터(예를 들면, ECC 인코딩된 데이터)가 준비될 수 있도록 동작할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패리티 비트를 생성하도록 구성될 수 있다. 생성된 패러티 비트는 불휘발성 메모리(2231~223n)의 스페어 영역(spare area)에 저장될 수 있다. ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출하도록 구성될 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성될 수 있다. 한편, ECC 유닛(2213)은 메모리 인터페이스 유닛(2211) 내부에 포함될 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성될 수 있다. 컨트롤 유닛(2214)은 호스트 장치(2100)의 요청에 응답하여 SSD 컨트롤러(2210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(2220) 및 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 램(2215)은 이러한 펌웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 9를 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 6에 도시된 데이터 저장 장치(1200) 또는 도 7에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장된다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드된다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어진다.
비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(3000)은 배터리(Battery), 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
110 : 불휘발성 메모리 장치
120 : 컨트롤러
130 : 호스트 인터페이스 유닛
140 : 컨트롤 유닛
150 : 휘발성 메모리
160 : 메모리 컨트롤 유닛

Claims (20)

  1. 불휘발성 메모리 장치; 및
    상기 불휘발성 메모리 장치로 제공될 제어 신호들을 생성하는 신호 생성 블럭과, 상기 불휘발성 메모리 장치에 저장될 데이터를 에러 정정 코드 인코딩하는 에러 정정 코드 블럭을 포함하는 메모리 컨트롤 유닛을 포함하되,
    상기 에러 정정 코드 블럭은 상기 신호 생성 블럭보다 먼저 동작되는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 메모리 컨트롤 유닛은, 상기 불휘발성 메모리 장치를 제어하기 위한 작업이 기술된 디스크립터를 페치하고, 상기 디스크립터에 근거하여 상기 제어 신호들의 생성을 지시하는 인스트럭션 셋과 상기 디스크립터로부터 추출된 디스크립터 파라미터를 상기 신호 생성 블럭으로 제공하고, 그리고 상기 디스크립터에 근거하여 상기 에러 정정 코드 인코딩을 지시하는 인코딩 정보를 상기 에러 정정 코드 블럭으로 제공하는 디스크립터 처리 블럭을 더 포함하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 디스크립터 처리 블럭은 상기 인코딩 정보를 상기 인스트럭션 셋보다 먼저 제공하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 디스크립터 처리 블럭은,
    직접 메모리 접근 블럭;
    상기 직접 메모리 접근 블럭을 통해서 디스크립터 버퍼 메모리로부터 상기 디스크립터를 독출하는 디스크립터 페치 블럭;
    상기 디스크립터에 근거하여 상기 인스트럭션 셋을 페치하고, 상기 인스트럭션 셋에 상기 디스크립터로부터 추출된 디스크립터 파라미터를 부가하는 인스트럭션 페치 블럭; 및
    상기 인스트럭션 셋과 그것에 부가된 상기 디스크립터 파라미터를 상기 신호 생성 블럭에 제공하고, 상기 인코딩 정보를 상기 에러 정정 코드 블럭으로 제공하는 인스트럭션 푸쉬 블럭을 포함하는 데이터 저장 장치.
  5. 제4항에 있어서
    상기 인스트럭션 푸쉬 블럭은 상기 디스크립터에 근거하여 상기 데이터가 저장된 데이터 버퍼 메모리의 어드레스를 상기 직접 메모리 접근 블럭으로 제공하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 직접 메모리 접근 블럭은 상기 데이터 버퍼 메모리의 어드레스에 근거하여 상기 데이터 버퍼 메모리로부터 상기 데이터를 독출하고, 독출된 데이터를 상기 에러 정정 코드 블럭으로 제공하는 데이터 저장 장치.
  7. 제4항에 있어서,
    상기 디스크립터 버퍼 메모리와 상기 데이터 버퍼 메모리로서 동작하는 휘발성 메모리 장치를 더 포함하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 디스크립터를 생성하고, 상기 디스크립터를 상기 휘발성 메모리 장치에 저장하는 컨트롤 유닛을 더 포함하는 데이터 저장 장치.
  9. 제4항에 있어서,
    상기 에러 정정 코드 블럭은,
    상기 직접 메모리 접근 블럭으로부터 입력된 데이터를 랜덤화하는 랜덤화기;
    상기 랜덤화기로부터 입력된 데이터를 에러 정정 코드 인코딩하는 인코더; 및
    상기 인코딩 정보에 포함된 랜덤화 제어 정보에 근거하여 상기 랜덤화기를 활성화시키거나 비활성화시키고, 상기 인코딩 정보에 포함된 에러 정정 코드 제어 정보에 근거하여 상기 인코더를 활성화시키거나 비활성화시키는 제어 로직을 포함하는 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 랜덤화기는 비활성화되면 상기 직접 메모리 접근 블럭으로부터 입력된 데이터를 상기 인코더로 바이패스하는 데이터 저장 장치.
  11. 직접 메모리 접근 블럭;
    상기 직접 메모리 접근 블럭으로부터 제공된 데이터를 에러 정정 코드 인코딩하는 에러 정정 코드 블럭;
    상기 에러 정정 코드 블럭에 의해서 인코딩된 상기 데이터에 근거하여 메모리 장치로 제공될 데이터 신호를 생성하고, 상기 메모리 장치로 제공될 제어 신호를 생성하는 신호 생성 블럭; 및
    상기 직접 메모리 접근 블럭에 상기 데이터의 독출을 지시하고, 상기 에러 정정 코드 블럭에 상기 데이터에 대한 에러 정정 코드 인코딩을 지시하고, 그리고 상기 인코딩된 데이터에 근거한 데이터 신호의 생성과 상기 제어 신호의 생성을 지시하는 동작을 순차적으로 수행하는 인스트럭션 푸쉬 블럭을 포함하는 메모리 컨트롤 유닛.
  12. 제11항에 있어서,
    상기 직접 메모리 접근 블럭을 통해서 디스크립터 버퍼 메모리로부터 상기 메모리 장치를 제어하기 위한 작업이 기술된 디스크립터를 독출하는 디스크립터 페치 블럭; 및
    상기 디스크립터에 근거하여 상기 제어 신호의 생성을 지시하기 위한 인스트럭션 셋을 페치하고, 상기 인스트럭션 셋에 상기 디스크립터로부터 추출된 디스크립터 파라미터를 부가하는 인스트럭션 페치 블럭을 더 포함하는 메모리 컨트롤 유닛.
  13. 제12항에 있어서,
    상기 인스트럭션 푸쉬 블럭은 상기 디스크립터 파라미터에 근거하여 상기 데이터가 저장된 데이터 버퍼 메모리의 어드레스를 상기 직접 메모리 접근 블럭으로 제공하는 메모리 컨트롤 유닛.
  14. 제13항에 있어서,
    상기 인스트럭션 푸쉬 블럭은 상기 디스크립터 파라미터에 근거하여 상기 에러 정정 코드 인코딩을 지시하는 인코딩 정보를 상기 에러 정정 코드 블럭에 제공하는 메모리 컨트롤 유닛.
  15. 제14항에 있어서,
    상기 인스트럭션 푸쉬 블럭은 상기 인스트럭션 셋과 상기 디스크립터 파라미터를 상기 신호 생성 블럭에 제공하는 메모리 컨트롤 유닛.
  16. 제15항에 있어서,
    상기 인스트럭션 푸쉬 블럭은 상기 인코딩 정보를 상기 인스트럭션 셋과 상기 디스크립터 파라미터보다 먼저 제공하는 메모리 컨트롤 유닛.
  17. 제14항에 있어서,
    상기 인코딩 정보는 에러 정정 코드 인코딩 동작의 수행 여부를 지시하는 에러 정정 코드 수행 정보와, 랜덤화 동작의 수행 여부를 지시하는 랜덤화 수행 정보를 포함하는 메모리 컨트롤 유닛.
  18. 제17항에 있어서,
    상기 에러 정정 코드 블럭은,
    상기 에러 정정 코드 수행 정보에 따라서 활성화 또는 비활성화되는 인코더; 및
    상기 랜덤화 수행 정보에 따라서 활성화 또는 비활성화되는 랜덤화기를 포함하는 메모리 컨트롤 유닛.
  19. 제18항에 있어서,
    상기 랜덤화기는 비활성화되면 상기 직접 메모리 접근 블럭으로부터 제공된 데이터를 상기 인코더로 바이패스하는 메모리 컨트롤 유닛.
  20. 불휘발성 메모리 장치;
    상기 불휘발성 메모리 장치를 제어하기 위한 작업이 기술된 디스크립터를 생성하는 컨트롤 유닛;
    상기 불휘발성 메모리 장치로 제공될 제어 신호를 생성하는 신호 생성 블럭;
    상기 불휘발성 메모리 장치에 저장될 데이터를 에러 정정 코드 인코딩하는 에러 정정 코드 블럭; 및
    상기 디스크립터에 근거하여, 상기 에러 정정 코드 인코딩을 지시하는 인코딩 정보를 상기 제어 신호의 생성을 지시하는 인스트럭션 셋보다 먼저 상기 에러 정정 코드 블럭에 제공하는 디스크립터 처리 블럭을 포함하는 데이터 저장 장치.
KR1020140048501A 2014-04-23 2014-04-23 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치 KR20150122825A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140048501A KR20150122825A (ko) 2014-04-23 2014-04-23 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
US14/500,515 US9501351B2 (en) 2014-04-23 2014-09-29 Memory control unit and data storage device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140048501A KR20150122825A (ko) 2014-04-23 2014-04-23 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치

Publications (1)

Publication Number Publication Date
KR20150122825A true KR20150122825A (ko) 2015-11-03

Family

ID=54334885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140048501A KR20150122825A (ko) 2014-04-23 2014-04-23 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치

Country Status (2)

Country Link
US (1) US9501351B2 (ko)
KR (1) KR20150122825A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6038292B2 (ja) * 2013-04-10 2016-12-07 三菱電機株式会社 データ転送装置及びデータ転送方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445172A (en) * 1980-12-31 1984-04-24 Honeywell Information Systems Inc. Data steering logic for the output of a cache memory having an odd/even bank structure
US4392201A (en) * 1980-12-31 1983-07-05 Honeywell Information Systems Inc. Diagnostic subsystem for a cache memory
US6587977B1 (en) * 1999-12-06 2003-07-01 Maxtor Corporation o,k,m,/m recording code
US20010047473A1 (en) * 2000-02-03 2001-11-29 Realtime Data, Llc Systems and methods for computer initialization
KR100672561B1 (ko) * 2000-09-22 2007-01-23 엘지전자 주식회사 디지털 티브이의 통신 시스템
US7386046B2 (en) * 2001-02-13 2008-06-10 Realtime Data Llc Bandwidth sensitive data compression and decompression
JP3923827B2 (ja) * 2002-03-22 2007-06-06 アルパイン株式会社 マルチセッションディスクの再生方法及び再生装置
US7664902B1 (en) * 2004-03-16 2010-02-16 Super Talent Electronics, Inc. Extended SD and microSD hosts and devices with USB-like high performance packetized interface and protocol
JP4373255B2 (ja) * 2004-03-23 2009-11-25 富士通株式会社 ダイレクトメモリアクセス制御装置および方法
US20080140921A1 (en) * 2004-06-10 2008-06-12 Sehat Sutardja Externally removable non-volatile semiconductor memory module for hard disk drives
US20060155895A1 (en) * 2004-12-10 2006-07-13 Fujitsu Limited Data transferring apparatus and data transferring method
JP4456490B2 (ja) * 2005-01-14 2010-04-28 富士通株式会社 Ｄｍａ装置
JP4563829B2 (ja) * 2005-01-27 2010-10-13 富士通株式会社 ダイレクトメモリアクセス制御方法、ダイレクトメモリアクセス制御装置、情報処理システム、プログラム
JP2007242162A (ja) * 2006-03-09 2007-09-20 Toshiba Corp 半導体記憶装置
US20080019303A1 (en) * 2006-07-21 2008-01-24 Troicom, Inc. Adaptive resource allocation for orthogonal frequency division multiple access
US8411677B1 (en) * 2007-08-21 2013-04-02 Qlogic, Corporation Method and system for processing layered networking protocol packets
US20130086311A1 (en) * 2007-12-10 2013-04-04 Ming Huang METHOD OF DIRECT CONNECTING AHCI OR NVMe BASED SSD SYSTEM TO COMPUTER SYSTEM MEMORY BUS
JP4706720B2 (ja) * 2008-05-15 2011-06-22 富士ゼロックス株式会社 Ｄｍａ制御システム、印刷装置、および転送指示プログラム
WO2010016115A1 (ja) * 2008-08-06 2010-02-11 富士通株式会社 ディスクアレイ装置の制御ユニット、データ転送装置及び復電処理方法
KR101497545B1 (ko) * 2008-09-12 2015-03-03 삼성전자주식회사 프리 페이지 검출 방법 및 장치와 이를 이용한 에러 정정 코드 디코딩 방법 및 장치
KR101554159B1 (ko) * 2008-10-08 2015-09-21 삼성전자주식회사 데이터 저장 장치 및 이를 포함하는 데이터 저장 시스템
JP2010123233A (ja) * 2008-11-21 2010-06-03 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスク・ドライブ及び磁気ディスクへのデータ記録方法
US8549208B2 (en) * 2008-12-08 2013-10-01 Teleputers, Llc Cache memory having enhanced performance and security features
JP2010157129A (ja) 2008-12-27 2010-07-15 Toshiba Information Systems (Japan) Corp 半導体記憶装置
JP2010211529A (ja) * 2009-03-10 2010-09-24 Fujitsu Ltd ストレージ装置、中継装置、及び、診断方法
TWI465898B (zh) * 2009-07-13 2014-12-21 Silicon Motion Inc 避免資料儲存裝置之資料發生移位錯誤的方法及控制器
TWI435328B (zh) * 2009-07-20 2014-04-21 Silicon Motion Inc 針對一快閃記憶體的控制器所存取之資料來進行資料型樣管理之方法以及相關之記憶裝置及其控制器
US8788879B2 (en) * 2010-01-08 2014-07-22 International Business Machines Corporation Non-volatile memory for checkpoint storage
US9118896B2 (en) * 2010-04-21 2015-08-25 Hitachi Maxell, Ltd. Digital contents receiver, digital contents receiving method and digital contents transmitting and receiving method
KR101678407B1 (ko) * 2010-05-10 2016-11-23 삼성전자주식회사 데이터 저장 장치 및 그것의 프로그램 방법
US8627175B2 (en) * 2010-09-27 2014-01-07 Seagate Technology Llc Opportunistic decoding in memory systems
US8243511B2 (en) * 2010-09-27 2012-08-14 Seagate Technology Llc Reuse of information from memory read operations
JP2012100181A (ja) * 2010-11-05 2012-05-24 Hitachi Consumer Electronics Co Ltd 映像出力装置、映像出力方法、受信装置および受信方法
KR101736337B1 (ko) * 2011-02-28 2017-05-30 삼성전자주식회사 비휘발성 메모리 장치, 상기 메모리 장치를 제어하는 컨트롤러, 및 상기 컨트롤러 동작 방법
KR101678919B1 (ko) * 2011-05-02 2016-11-24 삼성전자주식회사 메모리 시스템 및 에러 정정 방법
US9350386B2 (en) * 2012-04-12 2016-05-24 Samsung Electronics Co., Ltd. Memory device, memory system, and method of operating the same
JP6072449B2 (ja) * 2012-07-09 2017-02-01 ルネサスエレクトロニクス株式会社 半導体記憶回路及びその動作方法
JP6005566B2 (ja) * 2013-03-18 2016-10-12 株式会社東芝 情報処理システム、制御プログラムおよび情報処理装置
JP6038292B2 (ja) * 2013-04-10 2016-12-07 三菱電機株式会社 データ転送装置及びデータ転送方法
KR102140592B1 (ko) * 2013-10-18 2020-08-03 에스케이하이닉스 주식회사 데이터 저장 장치
KR20150084244A (ko) * 2014-01-13 2015-07-22 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US9471489B2 (en) * 2014-03-28 2016-10-18 National Taiwan University Caching method and data storage system capable of prolonging service lifetime of a cache memory
KR20150116627A (ko) * 2014-04-08 2015-10-16 에스케이하이닉스 주식회사 컨트롤러 및 그것을 포함하는 데이터 저장 장치
KR102180972B1 (ko) * 2014-04-23 2020-11-20 에스케이하이닉스 주식회사 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치

Also Published As

Publication number Publication date
US9501351B2 (en) 2016-11-22
US20150309865A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
TWI704487B (zh) 資料儲存設備及其操作方法
US9164833B2 (en) Data storage device, operating method thereof and data processing system including the same
KR102395541B1 (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
KR102140592B1 (ko) 데이터 저장 장치
US20150019794A1 (en) Data storage device and operating method thereof
US9372741B2 (en) Data storage device and operating method thereof
US9977735B2 (en) Data storage device and operating method thereof
US20160179596A1 (en) Operating method of data storage device
KR102558901B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US20160253239A1 (en) Data storage device and operating method thereof
KR20160025292A (ko) 데이터 저장 장치, 그것을 포함하는 데이터 처리 시스템 및 그것의 동작 방법
US20150019904A1 (en) Data processing system and operating method thereof
US20150019796A1 (en) Data storage device and operating method thereof
US20150052290A1 (en) Data storage device and operating method thereof
KR20170094674A (ko) 데이터 저장 장치
KR20140081954A (ko) 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법
KR20150072469A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US10019160B2 (en) Controller and data storage device including the same
US9652403B2 (en) Memory control unit and data storage device including the same
US9652172B2 (en) Data storage device performing merging process on groups of memory blocks and operation method thereof
US9524757B2 (en) Data storage device capable of reducing power consumption
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9501351B2 (en) Memory control unit and data storage device including the same
US9778864B2 (en) Data storage device using non-sequential segment access and operating method thereof
KR20170110808A (ko) 데이터 저장 장치를 포함하는 데이터 처리 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid