KR20150118024A - 적층 기판의 가공 방법 - Google Patents

적층 기판의 가공 방법 Download PDF

Info

Publication number
KR20150118024A
KR20150118024A KR1020150041316A KR20150041316A KR20150118024A KR 20150118024 A KR20150118024 A KR 20150118024A KR 1020150041316 A KR1020150041316 A KR 1020150041316A KR 20150041316 A KR20150041316 A KR 20150041316A KR 20150118024 A KR20150118024 A KR 20150118024A
Authority
KR
South Korea
Prior art keywords
substrate
laminated substrate
laser
cutting
grooves
Prior art date
Application number
KR1020150041316A
Other languages
English (en)
Other versions
KR102256562B1 (ko
Inventor
사토시 구마자와
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20150118024A publication Critical patent/KR20150118024A/ko
Application granted granted Critical
Publication of KR102256562B1 publication Critical patent/KR102256562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Laser Beam Processing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

본 발명은 피가공물에 상관없이 제1 기판의 박리에 의한 칩 불량을 저감 가능한 적층 기판의 가공 방법을 제공하는 것을 목적으로 한다.
본 발명에 의하면, 제1 기판 상에 접착층을 통해 제2 기판이 접착되고, 미리 정해진 폭을 갖는 스트리트가 복수로 설정되어 있는 적층 기판의 가공 방법으로서, 상기 적층 기판에 대해 흡수성을 갖는 파장의 레이저 빔을 상기 스트리트를 따라 상기 제2 기판측으로부터 조사하여, 상기 제1 기판에 도달하는 한 쌍의 레이저 가공홈을 상기 스트리트의 폭 내의 양측에 각각 형성하는 레이저 가공홈 형성 단계와, 상기 레이저 가공홈 형성 단계를 수행한 후에, 상기 스트리트 내에서 상기 한 쌍의 레이저 가공홈 사이에 끼워진 영역을 상기 한 쌍의 레이저 가공홈을 초과하지 않는 폭의 절삭 블레이드로 절삭하는 절삭 단계를 포함하는 것을 특징으로 한다.

Description

적층 기판의 가공 방법{MACHINING METHOD OF LAMINATED SUBSTRATE}
본 발명은 제1 기판 상에 접착층을 통해 제2 기판이 접착된 적층 웨이퍼를 개개의 칩으로 분할하는 적층 기판의 가공 방법에 관한 것이다.
예컨대, 가속도 센서나 압력 센서 등의 MEMS(Micro Electro Mechanical Systems) 디바이스의 제조 프로세스에서는, 웨이퍼 상에 형성된 복수의 스트리트(분할 예정 라인)로 구획된 각 영역에 MEMS 디바이스를 배치한 디바이스 웨이퍼(제1 기판)가 형성된다. 그 후, 디바이스 웨이퍼를 스트리트를 따라 예컨대 일본 특허 공개 제2008-307646호 공보에 개시되는 절삭 장치로 절삭하여 분할함으로써, 개개의 MEMS 디바이스를 제조한다.
대부분의 MEMS 디바이스에는, MEMS 구조를 보호하는 캡이라고 불리는 보호 커버가 설치되어 있다. 이러한 보호 커버가 설치된 MEMS 디바이스는, 디바이스 웨이퍼(제1 기판)와 커버 플레이트(제2 기판)를 접합시켜 적층 웨이퍼(적층 기판)를 형성한 후, 적층 웨이퍼를 스트리트를 따라 분할함으로써 제조된다.
제1 기판 상에 접착층을 통해 제2 기판이 접착된 적층 기판을 절삭 블레이드로 분할하는 경우, 적층 기판의 제1 기판에 다이싱 테이프를 접착하고, 절삭 장치의 척 테이블로 다이싱 테이프를 통해 적층 기판을 흡인 유지하며, 제2 기판측으로부터 절삭 블레이드를 절입시켜 적층 기판을 개개의 칩으로 분할하고 있었다(예컨대, 일본 특허 공개 제2006-228816호 공보 참조).
[특허문헌 1] 일본 특허 공개 제2008-307646호 공보 [특허문헌 2] 일본 특허 공개 제2006-228816호 공보
그러나, 적층 기판을 절삭 블레이드로 절삭하여 개개의 칩으로 분할하는 경우, 접착층의 접착력이 충분하지 않으면, 접착층으로부터 제1 기판이 박리되어 버린다고 하는 문제가 있다. 절삭 제거해야 할 스트리트 이외의 영역에서 제1 기판이 박리되어 버리면, 그 영역의 칩은 불량이 되어 버리기 때문에, 개선이 요망되고 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 피가공물에 상관없이 제1 기판의 박리에 의한 칩 불량을 저감 가능한 적층 기판의 가공 방법을 제공하는 것이다.
본 발명에 의하면, 제1 기판 상에 접착층을 통해 제2 기판이 접착되고, 미리 정해진 폭을 갖는 스트리트가 복수로 설정되어 있는 적층 기판의 가공 방법으로서, 상기 적층 기판에 대해 흡수성을 갖는 파장의 레이저 빔을 상기 스트리트를 따라 상기 제2 기판측으로부터 조사하여, 상기 제1 기판에 도달하는 한 쌍의 레이저 가공홈을 상기 스트리트의 폭 내의 양측에 각각 형성하는 레이저 가공홈 형성 단계와, 상기 레이저 가공홈 형성 단계를 수행한 후에, 상기 스트리트 내에서 상기 한 쌍의 레이저 가공홈 사이에 끼워진 영역을 상기 한 쌍의 레이저 가공홈을 초과하지 않는 폭의 절삭 블레이드로 절삭하는 절삭 단계를 포함하는 것을 특징으로 하는 적층 기판의 가공 방법이 제공된다.
본 발명의 레이저 가공홈 단계에서는, 레이저 빔의 조사에 의해 제1 기판에 도달하는 레이저 가공홈을 형성하기 때문에, 적층 기판에는 물리적 부하가 가해지는 일이 없다. 따라서, 접착층의 접착력이 충분하지 않은 적층 기판이라도 박리가 발생하는 일은 없다.
한편, 레이저 빔의 조사에 의해 형성할 수 있는 레이저 가공홈의 깊이에는 한계가 있으며, 적층 기판이 두꺼운 경우에는 복수 패스의 레이저 빔의 조사가 필요해져, 레이저 가공만으로 적층 기판을 완전히 절단하려고 하면 생산성이 매우 나쁘다.
본원 발명에서는, 스트리트 내의 양측에 한 쌍의 레이저 가공홈을 형성하고, 한 쌍의 레이저 가공홈 사이의 영역을 절삭 블레이드로 절삭하여 적층 기판을 완전 절단하여 칩으로 분할하거나, 또는 불완전 절단한 후, 칩으로 분할한다. 따라서, 생산성을 떨어뜨리지 않고, 스트리트 이외의 영역에서 제1 기판의 박리가 발생하는 일 없이 가공할 수 있으며, 제1 기판의 박리에 의한 칩 불량을 저감할 수 있다.
도 1은 적층 기판의 단면도.
도 2는 레이저 가공홈 형성 단계를 도시한 사시도.
도 3은 레이저 빔 발생 유닛의 블록도.
도 4는 레이저 가공홈 형성 단계를 도시한 단면도.
도 5의 (a)는 절삭 단계의 제1 실시형태를 도시한 단면도이며, 도 5의 (b)는 절삭 단계의 제2 실시형태를 도시한 단면도.
도 6의 (a)는 제1 실시형태의 절삭 단계에 의해 분할된 칩의 단면도이며, 도 6의 (b)는 절삭시에 스트리트 내의 제1 기판이 날아간 경우의 단면도.
도 7은 연삭에 의한 분할 단계를 도시한 일부 단면 측면도.
도 8은 테이프 익스팬드에 의한 분할 단계를 도시한 단면도.
이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 적층 기판(10)의 단면도가 도시되어 있다. 적층 기판(10)은, 제1 기판(12) 상에 접착층(16)을 통해 제2 기판(14)이 접착되어 구성되어 있다. 적층 기판(10)의 일례로서는, 복수의 디바이스가 형성된 디바이스 웨이퍼 상에 Si로 이루어지는 커버 기판이 접착되어 구성되어 있다.
도 2를 참조하면, 레이저 가공홈 형성 단계를 나타낸 사시도가 도시되어 있다. 제1 기판(12)의 표면(12a) 상에는 격자형으로 형성된 복수의 스트리트(분할 예정 라인)(13)에 의해 구획된 각 영역에 디바이스(15)가 형성되어 있다.
레이저 가공 장치의 레이저 빔 조사 유닛(18)은, 케이싱(20) 내에 수용된 도 3에 도시한 레이저 빔 발생 유닛(20)과, 레이저 빔 발생 유닛(20)이 발생한 레이저 빔을 집광하여 적층 기판(10)에 조사하는 집광기(22)를 포함하고 있다.
레이저 빔 조사 유닛(18)의 케이싱(20)에는 촬상 유닛(24)이 부착되어 있다. 촬상 유닛(24)은, 가시광선에 의해 촬상하는 통상의 CCD 등의 촬상 소자 외에, 적층 기판(10)에 적외선을 조사하는 적외선 조사 수단과, 적외선에 대응한 전기 신호를 출력하는 적외선 CCD 등의 적외선 촬상 소자를 포함하고 있고, 촬상한 화상 신호는 도시하지 않은 제어 수단에 송신된다.
도 3에 도시한 바와 같이, 레이저 빔 발생 유닛(20)은, YAG 펄스 레이저 또는 YVO4 펄스 레이저 등으로 이루어지는 레이저 발진기(26)와, 반복 주파수 설정 수단(28)과, 펄스폭 조정 수단(30)과, 파워 조정 수단(32)을 포함하고 있다. 레이저 발진기(26)에서 발진된 펄스 레이저 빔이 파워 조정 수단(32)에 의해 소정 파워로 조정되어, 집광기(22)로부터 적층 기판(10)에 조사된다.
도 2를 다시 참조하면, 적층 기판(10)의 제1 기판(12)이 레이저 가공 장치의 도시하지 않은 척 테이블에 흡인 유지되어 있다. 본 발명의 실시형태의 적층 기판의 가공 방법에서는, 레이저 가공홈 형성 단계를 실시하기 전에, 레이저 가공해야 할 스트리트(13)를 검출하는 얼라인먼트 단계를 수행한다.
이 얼라인먼트 단계에서는, 촬상 유닛(24)의 적외선 촬상 소자로 제2 기판(14)을 통해 제1 기판(12)의 표면(12a)을 촬상하여, 레이저 가공해야 할 스트리트(13)를 집광기(22)와 X축 방향으로 정렬시킨다.
얼라인먼트 단계 실시 후, 적층 기판(10)에 대해 흡수성을 갖는 파장의 레이저 빔을 레이저 빔 조사 유닛(18)의 집광기(22)로부터 스트리트(13)를 따라 제2 기판(14)측으로부터 조사하고, 도시하지 않은 척 테이블을 X축 방향으로 가공 이송함으로써, 도 4에 도시한 바와 같이, 스트리트(13)의 폭(W1)의 내측의 양측에 각각 제1 기판(12)에 도달하는 한 쌍의 레이저 가공홈(17)을 형성한다(레이저 가공홈 형성 단계).
적층 기판(10)을 Y축 방향으로 인덱싱 이송하면서, 제1 방향으로 신장하는 스트리트(13)의 폭 내의 양측에 제1 기판(12)에 도달하는 한 쌍의 레이저 가공홈(17)을 차례로 형성한다. 제1 방향으로 신장하는 모든 스트리트(13)의 폭 내의 양측에 한 쌍의 레이저 가공홈(17)을 형성한 후, 도시하지 않은 척 테이블을 90° 회전시켜, 제1 방향에 직교하는 제2 방향으로 신장하는 스트리트(13)의 폭 내의 양측에 각각 제1 기판(12)에 도달하는 한 쌍의 레이저 가공홈(17)을 형성한다.
한편, 레이저 가공홈 형성 단계에서의 레이저 가공 조건은 예컨대 이하와 같다.
광원 : YAG 펄스 레이저
파장 : 355 ㎚(YAG 펄스 레이저의 제3 고조파)
평균 출력 : 3.0 W
반복 주파수 : 20 ㎑
집광 스폿 직경 : 1.0 ㎛
이송 속도 : 100 ㎜/s
레이저 가공홈 형성 단계를 수행한 후에, 스트리트(13) 내에서 한 쌍의 레이저 가공홈(17) 사이에 끼워진 영역을, 한 쌍의 레이저 가공홈(17)을 초과하지 않는 폭의 절삭 블레이드로 절삭하는 절삭 단계를 수행한다.
이 절삭 단계의 제1 실시형태에서는, 도 5의 (a)에 도시한 바와 같이, 스핀들(34)의 선단에 장착된 절삭 블레이드(36)를 고속 회전시키면서 적층 기판(10)에 제2 기판(12)측으로부터 절입하고, 적층 기판(10)을 흡인 유지한 도시하지 않은 척 테이블을 X축 방향으로 가공 이송함으로써, 적층 기판(10)을 완전 절단한다(풀 컷한다).
절삭 단계의 제1 실시형태에서는, 적층 기판(10)을 다이싱 테이프(T1)에 접착하고, 절삭 블레이드(36)의 선단이 다이싱 테이프(T1)에 이를 때까지 풀 컷하여, 절삭홈(19)을 형성한다.
제1 방향으로 신장하는 모든 스트리트(13)를 따라 동일한 절삭홈(19)을 형성한 후, 적층 기판(10)을 흡인 유지하는 도시하지 않은 척 테이블을 90° 회전시키고 나서, 제2 방향으로 신장하는 스트리트(13)를 따라 적층 기판(10)을 풀 컷하여, 동일한 절삭홈(19)을 형성함으로써, 적층 기판(10)을 개개의 칩(21)으로 분할한다.
도 6의 (a)를 참조하면, 이렇게 해서 형성된 칩(21)의 단면도가 도시되어 있다. 절삭 단계에서는, 스트리트(13) 내에서 한 쌍의 레이저 가공홈(17) 사이에 끼워진 영역을 절삭 블레이드(36)로 절삭하기 때문에, 절삭시의 충격에 의해, 도 6의 (b)에 도시한 바와 같이, 때때로 스트리트(13) 내의 제1 기판(12)이 비산하여 칩(21A)이 제조된다.
도 5의 (b)를 참조하면, 제2 실시형태의 절삭 단계의 단면도가 도시되어 있다. 제2 실시형태의 절삭 단계에서는, 고속 회전하는 절삭 블레이드(36)로 적층 기판(10)의 제1 기판(12)을 완전 절단하는 것이 아니라, 불완전 절단(하프 컷)하여, 제2 기판(14)측으로부터 제1 기판(12)에 부분적으로 절입하는 절삭홈(23)을 형성한다.
제1 방향으로 신장하는 모든 분할 예정 라인(13)을 따라 절삭홈(23)을 형성한 후, 적층 기판(10)을 흡인 유지하는 도시하지 않은 척 테이블을 90° 회전시키고 나서, 제2 방향으로 신장하는 모든 스트리트(13)를 따라 동일한 절삭홈(23)을 형성한다.
제2 실시형태의 절삭 단계를 수행한 후에, 적층 기판(10)을 개개의 칩으로 분할하는 분할 단계를 수행한다. 분할 단계의 제1 실시형태는, 도 7에 도시한 바와 같이, 연삭에 의해 수행한다.
도 7에 있어서, 연삭 유닛(38)은, 모터에 의해 회전 구동되는 스핀들(40)과, 스핀들(40)의 선단에 고정된 휠 마운트(42)와, 휠 마운트(42)에 착탈 가능하게 장착된 연삭 휠(44)을 포함하고 있다. 연삭 휠(44)은, 환형의 휠 베이스(46)와, 휠 베이스(46)의 하단부 외주에 고착된 복수의 연삭 지석(48)으로 구성된다.
연삭 단계에서는, 적층 기판(10)의 제2 기판(14)의 표면에 보호 테이프(T2)를 접착하고, 척 테이블(50)로 적층 기판(10)의 보호 테이프(T2)측을 흡인 유지하여, 제1 기판(12)의 이면(12b)을 노출시킨다.
그리고, 척 테이블(50)을 화살표 a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 휠(44)을 화살표 b로 나타내는 방향으로 예컨대 6000 rpm으로 회전시키며, 도시하지 않은 절삭 유닛 이송 기구를 작동하여, 연삭 지석(48)을 제1 기판(12)의 이면(12b)에 접촉시킨다.
그리고, 연삭 휠(44)을 미리 정해진 연삭 이송 속도로 하방으로 소정량 연삭 이송하면, 제1 기판(12)이 절삭홈(23)에 이를 때까지 연삭되어, 적층 기판(10)이 개개의 디바이스 칩으로 분할된다.
분할 단계의 제2 실시형태는, 절삭홈(23)이 형성된 적층 기판(10)에 외력을 부여함으로써, 적층 기판(10)을 개개의 칩으로 분할한다. 이 제2 실시형태의 분할 단계에서는, 도 8의 (a)에 도시한 바와 같이, 절삭홈(23)이 형성된 적층 기판(10)의 제1 기판(12)측을 외주부가 환형 프레임(F)에 접착된 익스팬드 테이프(T3)에 접착한다.
그리고, 환형 프레임(F)을, 프레임 유지 부재(58)의 배치면(58a) 상에 배치하고, 클램프(60)에 의해 프레임 유지 부재(58)를 고정한다. 이때, 프레임 유지 부재(58)는 그 배치면(58a)이 확장 드럼(56)의 상단과 대략 동일 높이가 되는 기준 위치에 위치하게 된다.
계속해서, 에어 실린더(64)를 구동하여 프레임 유지 부재(58)를 도 8의 (b)에 도시한 확장 위치로 하강한다. 이에 의해, 프레임 유지 부재(58)의 배치면(58a) 상에 고정되어 있는 환형 프레임(F)도 하강하기 때문에, 환형 프레임(F)에 접착된 익스팬드 테이프(T3)는 확장 드럼(56)의 상단 가장자리에 접촉하여 주로 반경 방향으로 확장된다.
그 결과, 익스팬드 테이프(T3)에 접착되어 있는 적층 기판(10)에는 방사상으로 인장력이 작용한다. 이와 같이 적층 기판(10)에 방사상으로 인장력이 작용하면, 절삭홈(23)이 분할 기점이 되어, 적층 기판(10)은 절삭홈(23)을 따라 파단되어 개개의 칩(21B)으로 분할된다.
전술한 실시형태의 적층 기판의 가공 방법에서는, 제1 기판(12)의 표면에 격자형으로 형성된 스트리트(13)에 의해 구획되어 복수의 디바이스(15)가 형성되어 있는 제1 기판(12)에 대해 설명하였으나, 본 발명의 적층 기판의 가공 방법은, 패턴을 갖는 기판에 한정되는 것은 아니며, 패턴이 없는 피가공물이나 분할 방향이 일방향인 피가공물도 포함하는 것이다.
10: 적층 기판 12: 제1 기판
13: 스트리트 14: 제2 기판
15: 디바이스 16: 접착층
17: 레이저 가공홈 18: 레이저 빔 조사 유닛
19, 23: 절삭홈 20: 레이저 빔 발생 유닛
21, 21A, 21B: 칩 22: 집광기
24: 촬상 유닛 36: 절삭 블레이드
44: 연삭 휠 48: 연삭 지석
52: 분할 장치 54: 프레임 유지 유닛
56: 확장 드럼

Claims (1)

  1. 제1 기판 상에 접착층을 통해 제2 기판이 접착되고, 미리 정해진 폭을 갖는 스트리트가 복수로 설정되어 있는 적층 기판의 가공 방법으로서,
    상기 적층 기판에 대해 흡수성을 갖는 파장의 레이저 빔을 상기 스트리트를 따라 상기 제2 기판측으로부터 조사하여, 상기 제1 기판에 도달하는 한 쌍의 레이저 가공홈을 상기 스트리트의 폭 내의 양측에 각각 형성하는 레이저 가공홈 형성 단계와,
    상기 레이저 가공홈 형성 단계를 수행한 후에, 상기 스트리트 내에서 상기 한 쌍의 레이저 가공홈 사이에 끼워진 영역을 상기 한 쌍의 레이저 가공홈을 초과하지 않는 폭의 절삭 블레이드로 절삭하는 절삭 단계를 포함하는 것을 특징으로 하는 적층 기판의 가공 방법.
KR1020150041316A 2014-04-11 2015-03-25 적층 기판의 가공 방법 KR102256562B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-081541 2014-04-11
JP2014081541A JP6234312B2 (ja) 2014-04-11 2014-04-11 積層基板の加工方法

Publications (2)

Publication Number Publication Date
KR20150118024A true KR20150118024A (ko) 2015-10-21
KR102256562B1 KR102256562B1 (ko) 2021-05-25

Family

ID=54275584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150041316A KR102256562B1 (ko) 2014-04-11 2015-03-25 적층 기판의 가공 방법

Country Status (5)

Country Link
JP (1) JP6234312B2 (ko)
KR (1) KR102256562B1 (ko)
CN (1) CN104979183B (ko)
PH (1) PH12015000103A1 (ko)
TW (1) TWI640038B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071065A (zh) * 2018-01-23 2019-07-30 株式会社迪思科 被加工物的切削方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法
US11081392B2 (en) * 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
KR102152007B1 (ko) * 2020-03-18 2020-09-04 주식회사 탑 엔지니어링 기판 절단 방법 및 기판 절단 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208954A (ja) * 1989-02-08 1990-08-20 Fujitsu Ltd 半導体装置の製造方法
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005142398A (ja) * 2003-11-07 2005-06-02 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2006228816A (ja) 2005-02-15 2006-08-31 Tokyo Electron Ltd 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2007165789A (ja) * 2005-12-16 2007-06-28 Olympus Corp 半導体装置の製造方法
JP2008307646A (ja) 2007-06-15 2008-12-25 Disco Abrasive Syst Ltd 切削装置
JP2009021476A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法
KR20100082711A (ko) * 2009-01-09 2010-07-19 가부시기가이샤 디스코 레이저 가공 장치
KR20110089053A (ko) * 2010-01-29 2011-08-04 가부시기가이샤 디스코 레이저 가공 장치
KR20130052721A (ko) * 2011-11-11 2013-05-23 가부시기가이샤 디스코 칩의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
JP2007294729A (ja) * 2006-04-26 2007-11-08 Fujikura Ltd 半導体パッケージの製造方法
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
JP5381240B2 (ja) * 2009-03-31 2014-01-08 凸版印刷株式会社 Ｉｃチップ及びその製造方法
JP2011146552A (ja) * 2010-01-15 2011-07-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208954A (ja) * 1989-02-08 1990-08-20 Fujitsu Ltd 半導体装置の製造方法
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005142398A (ja) * 2003-11-07 2005-06-02 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2006228816A (ja) 2005-02-15 2006-08-31 Tokyo Electron Ltd 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2007165789A (ja) * 2005-12-16 2007-06-28 Olympus Corp 半導体装置の製造方法
JP2008307646A (ja) 2007-06-15 2008-12-25 Disco Abrasive Syst Ltd 切削装置
JP2009021476A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法
KR20100082711A (ko) * 2009-01-09 2010-07-19 가부시기가이샤 디스코 레이저 가공 장치
KR20110089053A (ko) * 2010-01-29 2011-08-04 가부시기가이샤 디스코 레이저 가공 장치
KR20130052721A (ko) * 2011-11-11 2013-05-23 가부시기가이샤 디스코 칩의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071065A (zh) * 2018-01-23 2019-07-30 株式会社迪思科 被加工物的切削方法
CN110071065B (zh) * 2018-01-23 2023-08-04 株式会社迪思科 被加工物的切削方法

Also Published As

Publication number Publication date
PH12015000103B1 (en) 2016-10-17
CN104979183A (zh) 2015-10-14
KR102256562B1 (ko) 2021-05-25
TW201546890A (zh) 2015-12-16
JP6234312B2 (ja) 2017-11-22
PH12015000103A1 (en) 2016-10-17
TWI640038B (zh) 2018-11-01
JP2015204314A (ja) 2015-11-16
CN104979183B (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
US9269624B2 (en) Wafer processing method
KR102272434B1 (ko) 웨이퍼의 가공 방법
JP6078376B2 (ja) ウエーハの加工方法
US9093519B2 (en) Wafer processing method
JP5221279B2 (ja) 積層デバイスの製造方法
US20160111331A1 (en) Wafer processing method
JP2007173475A (ja) ウエーハの分割方法
JP5992731B2 (ja) ウエーハの加工方法
JP6189066B2 (ja) ウエーハの加工方法
US20100015784A1 (en) Semiconductor device manufacturing method
KR102349663B1 (ko) 웨이퍼의 가공 방법
JP2006344795A (ja) ウエーハの分割方法
KR20180050225A (ko) 웨이퍼의 가공 방법
JP6034219B2 (ja) ウエーハの加工方法
KR20090123777A (ko) 웨이퍼 분할 방법
KR20130111994A (ko) 접착 필름을 갖는 칩의 형성 방법
JP2011003757A (ja) ウエーハの分割方法
KR20150118024A (ko) 적층 기판의 가공 방법
JP2006040988A (ja) ウエーハの分割方法および分割装置
JP6257365B2 (ja) ウェーハの加工方法
JP2008311404A (ja) ウエーハの加工方法
JP7088768B2 (ja) ウェーハの分割方法
US9455149B2 (en) Plate-like object processing method
JP2015149445A (ja) ウェーハの加工方法
JP2006059941A (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant