KR20150113621A - Manufacturing method of an array substrate for liquid crystal display - Google Patents

Manufacturing method of an array substrate for liquid crystal display Download PDF

Info

Publication number
KR20150113621A
KR20150113621A KR1020140037834A KR20140037834A KR20150113621A KR 20150113621 A KR20150113621 A KR 20150113621A KR 1020140037834 A KR1020140037834 A KR 1020140037834A KR 20140037834 A KR20140037834 A KR 20140037834A KR 20150113621 A KR20150113621 A KR 20150113621A
Authority
KR
South Korea
Prior art keywords
thin film
amorphous silicon
etching
weight
metal layer
Prior art date
Application number
KR1020140037834A
Other languages
Korean (ko)
Other versions
KR102092352B1 (en
Inventor
김동기
권오병
이지연
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020140037834A priority Critical patent/KR102092352B1/en
Publication of KR20150113621A publication Critical patent/KR20150113621A/en
Application granted granted Critical
Publication of KR102092352B1 publication Critical patent/KR102092352B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

The present invention relates to a method for manufacturing an array substrate for a liquid crystal display device and, more specifically, to a method for manufacturing an array substrate for a liquid crystal display device including a step of collectively etching a silicon thin film, an amorphous silicon (n+ a-Si:H) thin film especially including impurities, and a pure amorphous silicon (a-Si:H) thin film and to an etchant composite used for the collective etching.

Description

액정 표시 장치용 어레이 기판의 제조방법{MANUFACTURING METHOD OF AN ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of manufacturing an array substrate for a liquid crystal display

본 발명은 액정 표시 장치용 어레이 기판의 제조방법에 관한 것으로, 보다 상세하게는 실리콘 박막, 특히 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막과 순수 비정질 실리콘(a-Si:H) 박막을 일괄 식각하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조방법 및 상기 일괄 식각에 사용되는 식각액 조성물에 관한 것이다.The present invention relates to a method of manufacturing an array substrate for a liquid crystal display (LCD), and more particularly, to a method of manufacturing an array substrate for a liquid crystal display (LCD), which comprises forming a silicon thin film, in particular an amorphous silicon (n + a- Si: H) thin film containing impurities and a pure amorphous silicon The present invention relates to a method of manufacturing an array substrate for a liquid crystal display including a step of collectively etching a thin film and an etchant composition used in the batch etching.

액정 표시 장치에서 기판 위에 금속 배선을 형성하는 과정은 통상적으로 스퍼터링 등에 의한 금속막 형성공정, 포토레지스트 도포, 노광 및 현상에 의한 선택적인 영역에서의 포토레지스트 형성공정 및 식각공정에 의한 단계로 구성되고, 개별적인 단위 공정 전후의 세정 공정 등을 포함한다. 이러한 식각 공정은 포토레지스트를 마스크로 하여 선택적인 영역에 금속막을 남기는 공정을 의미하며, 통상적으로 플라즈마 등을 이용한 건식 식각 또는 식각액 조성물을 이용하는 습식 식각이 사용된다.The process of forming a metal wiring on a substrate in a liquid crystal display device is generally composed of a metal film forming process by sputtering or the like, a photoresist coating process, a photoresist forming process in an optional region by exposure and development, and an etching process , A cleaning process before and after the individual unit process, and the like. This etching process refers to a process of leaving a metal film in a selective region using a photoresist as a mask. Typically, dry etching using plasma or wet etching using an etching composition is used.

액정 표시 장치용 어레이 기판의 제조방법은 일반적으로 4 마스크 공정과 5 마스크 공정으로 이루어지는데, 5 마스크 공정에서 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막과 순수 비정질 실리콘(a-Si:H) 박막으로 이루어지는 반도체 층의 형성 과정을 예를 들어 설명하면 다음과 같다.A method of manufacturing an array substrate for a liquid crystal display device generally comprises a 4-mask process and a 5-mask process. In the 5-mask process, an amorphous silicon (n + a-Si: H) thin film containing impurities and a pure amorphous silicon : H) A process of forming a semiconductor layer made of a thin film will be described as an example.

먼저, 도 1a에 도시한 바와 같이, 투명한 기판(159) 상에 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 크롬(Cr), 몰리브덴(Mo) 등을 기판(159) 전면에 증착하여, 제 1 금속층을 형성하고, 제 1 마스크 공정을 진행하여 기판(159)에 게이트 전극(160)을 포함하는 게이트 배선을 형성한다. 1A, a metal material such as aluminum (Al), an aluminum alloy (AlNd), chromium (Cr), molybdenum (Mo) or the like is deposited on the front surface of a substrate 159 on a transparent substrate 159 A first metal layer is formed and a first mask process is performed to form a gate wiring including the gate electrode 160 on the substrate 159. [

다음, 상기 게이트 전극(160) 및 게이트 배선이 형성된 기판(159) 전면에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 게이트 절연막(168)을 형성한다.Next, a gate insulating film 168 is formed by depositing silicon nitride (SiNx) or silicon oxide (SiO 2 ), which is an inorganic insulating material, on the entire surface of the substrate 159 on which the gate electrode 160 and the gate wiring are formed.

다음, 도 1b에 도시한 바와 같이, 상기 게이트 절연막(168)이 형성된 기판(159) 전면에 비정질 실리콘을 증착하여 비정질 실리콘층(170a)을 형성한다. 이후 상기 비정질 실리콘층(170a) 위로 불순물이 섞인 n+ 비정질 실리콘층(170b)을 형성한다. Next, as shown in FIG. 1B, amorphous silicon is deposited on the entire surface of the substrate 159 on which the gate insulating layer 168 is formed to form an amorphous silicon layer 170a. Thereafter, an n + amorphous silicon layer 170b mixed with impurities is formed on the amorphous silicon layer 170a.

다음, 상기 n+층(170b)이 형성된 기판(159) 전면에 금속물질 예를들면 몰리브덴(Mo)등을 증착하여 제 2 금속층(171)을 형성한다.Next, a second metal layer 171 is formed by depositing a metal material such as molybdenum (Mo) on the entire surface of the substrate 159 on which the n + layer 170b is formed.

다음, 도 1c에 도시한 바와 같이, 상기 제 2 금속층(171) 위에 포토레지스트를 도포하고, 제 2 마스크 공정을 진행하여, 소스 및 드레인 전극(미도시)을 포함하는 데이터 배선(미도시)과 반도체층(미도시)이 형성될 부분 상에는 포토레지스트 패턴(110)을 형성하고 그 외 부분의 포토레지스트는 제거하여 제 2 금속층(171)을 노출시킨다.1C, a photoresist is coated on the second metal layer 171, and a second mask process is performed to form data lines (not shown) including source and drain electrodes (not shown) A photoresist pattern 110 is formed on a portion where a semiconductor layer (not shown) is to be formed, and the photoresist of the other portion is removed to expose the second metal layer 171.

다음, 도 1d에 도시한 바와 같이, 상기 노출된 제 2 금속층(도 1c의 171)을 식각하여 제거함으로써 상기 제 2 금속층(도 1c의 171) 하부의 n+층(170b)을 노출시킨다. 이때, 제거되지 않고 남아있는 제 2 금속층(172)은 연결된 상태의 소스 드레인 금속층(172)을 형성한다.Next, as shown in FIG. 1D, the exposed second metal layer (171 in FIG. 1C) is etched and removed to expose the n + layer 170b under the second metal layer (171 in FIG. 1C). At this time, the second metal layer 172 that remains unremoved forms the source-drain metal layer 172 in the connected state.

다음, 도 1e에 도시한 바와 같이, 상기 노출된 n+층(도 1d 170b) 및 그 하부의 비정질 실리콘층(170a)을 식각하여 게이트 절연막(168)을 노출시킨다. 이때, 제거되지 않고 남아 있는 비정질 실리콘층(173a) 및 n+층(173b)은 반도체층(173)을 형성한다. 이후, 남아있는 포토레지스트 패턴(110)을 스트립 공정을 진행하여 제거한다.Next, as shown in FIG. 1E, the exposed n + layer (FIG. 1D 170b) and the underlying amorphous silicon layer 170a are etched to expose the gate insulating layer 168. At this time, the amorphous silicon layer 173a and the n + layer 173b which are not removed form the semiconductor layer 173. Thereafter, the remaining photoresist pattern 110 is stripped and removed.

다음, 도 1f에 도시한 바와 같이, 개략적인 데이터 배선 및 반도체층(173)이 형성된 기판(159)에 포토레지스트를 도포하고, 제 3 마스크 공정을 진행하여, 액티브 영역 즉, 채널(ch)을 형성할 부분의 소스 드레인 금속층(172) 위에는 포토레지스트를 제거하고, 그 외 영역에는 포토레지스트 패턴(115)을 형성한다.Next, as shown in FIG. 1F, a photoresist is applied to the substrate 159 on which the schematic data wiring and the semiconductor layer 173 are formed, and the third mask process is performed to form the active region, that is, the channel ch The photoresist is removed on the source drain metal layer 172 to be formed and the photoresist pattern 115 is formed on the other region.

다음, 도 1g에 도시한 바와 같이, 상기 노출된 소스 드레인 금속층(도 1f의 172)을 식각하고, 그 하부의 n+층(도 1g의 173b)을 연속하여 식각함으로써 비정질 실리콘층(173a)을 노출시킨다. 이에 따라, 상기 소스 드레인 금속층(도 1f의 172)이 분리되어 일정 간격을 가지며 이격함으로써 소스 및 드레인 전극(176, 178)을 형성하고, 더불어 완성된 데이터 배선을 형성하며, 상기 소스 및 드레인 전극(176, 178) 하부에 형성된 반도체층(173)은 채널(ch)을 형성하는 액티브층(173a)과 상기 소스 및 드레인 전극(176, 178)과 접촉하는 n+층의 오믹콘택층(173b)을 형성한다. 이후 남아있는 포토레지스트 패턴(도 1h의 115)을 제거한다.Next, as shown in Fig. 1G, the amorphous silicon layer 173a is exposed by etching the exposed source drain metal layer (172 in Fig. 1F) and successively etching the n + layer (173b in Fig. 1G) . Thus, the source and drain electrodes 176 and 178 are formed by separating the source drain metal layer 172 (see FIG. 1F) 172 and separated from the source and drain electrodes 171 and 178 by a predetermined distance. In addition, the source and drain electrodes The semiconductor layer 173 formed under the source and drain electrodes 176 and 178 forms an ohmic contact layer 173b of the n + layer in contact with the source and drain electrodes 176 and 178 and the active layer 173a forming the channel ch. do. Then, the remaining photoresist pattern (115 in FIG. 1H) is removed.

상기 2 마스크 공정에서 n+층과 비정질 실리콘 층의 식각 및 3 마스크 공정에서 채널(ch)을 형성하기 위하여 n+층을 식각할 때, 일반적으로 드라이 에칭이 사용되고 있다. 그러나 드라이 에칭에 의하는 경우 장비가 고가이고, n+층과 비정질 실리콘 층의 식각 시 시간이 많이 걸리며, 채널(ch)을 형성하기 위하여 n+층을 식각할 때는 하층의 비정질 실리콘층 박막에 플라즈마에 의한 손상이 야기되는 단점이 있다.In etching the n + layer and the amorphous silicon layer in the 2-mask process and etching the n + layer to form a channel in the 3-mask process, dry etching is generally used. However, when dry etching is used, the equipment is expensive, and etching of the n + layer and the amorphous silicon layer takes a long time. When the n + layer is etched to form the channel, the amorphous silicon layer There is a drawback that damage is caused.

또한 습식 식각의 경우, n+층과 비정질 실리콘 층을 효율적으로 일괄 식각할 수 있는 식각액이 개발 되지 않아서 식각 공정이 복잡해지는 단점이 있다. 그러므로 이들 공정을 효율적으로 수행하기 위한 방법의 개발이 요구되고 있다.Further, in the case of wet etching, there is a disadvantage that the etching process is complicated because an etching solution capable of efficiently performing batch etching of the n + layer and the amorphous silicon layer is not developed. Therefore, it is required to develop a method for efficiently performing these processes.

대한민국 등록특허 10-0392362호Korean Patent No. 10-0392362 대한민국 공개특허 10-2005-0066590호Korean Patent Publication No. 10-2005-0066590

본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서,SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems of the prior art,

순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막에 대한 일괄 습식 식각 조성물을 제공하는 것을 목적으로 한다.And to provide a batch wet etching composition for a pure amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities.

또한, 본 발명은 반도체층 형성 시 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 본 발명의 식각액 조성물로 일괄 습식 식각하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조방법을 제공하는 것을 목적으로 한다.The present invention also includes a step of wet-etching a pure amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities in the etchant composition of the present invention And an object of the present invention is to provide a method of manufacturing an array substrate for a liquid crystal display device.

또한, 본 발명은 상기 식각액 조성물을 사용하여 일괄 식각된 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 중 하나 이상을 포함하는 액정 표시 장치용 어레이 기판을 제공하는 것을 목적으로 한다.The present invention also provides a liquid crystal display device comprising at least one of a pure amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) And an object of the present invention is to provide an array substrate.

상기 목적을 달성하기 위하여, 본 발명은In order to achieve the above object,

a) 기판 상에 제 1 금속층을 형성하고, 제 1 마스크 공정을 진행하여 가로 방향의 게이트 배선과 상기 게이트 배선에서 연장된 게이트 전극을 형성하는 단계;a) forming a first metal layer on a substrate, and proceeding a first mask process to form a lateral gate wiring and a gate electrode extending in the gate wiring;

b) 상기 게이트 전극 상의 전면에 게이트 절연막을 형성하는 단계;b) forming a gate insulating film on the entire surface of the gate electrode;

c) 상기 게이트 절연막 상에 순수 비정질 실리콘(a-Si:H) 박막, 그 상부에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 제 2 금속층을 순차적으로 형성하는 단계;c) sequentially forming a pure amorphous silicon (a-Si: H) thin film, an amorphous silicon (n + a-Si: H) thin film containing impurities on the gate insulating film, and a second metal layer sequentially;

d) 상기 금속층 위로 제 2 마스크 공정을 진행하여 상기 제 2 금속층, 하부의 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 순수 비정질 실리콘(a-Si:H) 박막을 식각하여, 데이터 배선과 상기 데이터 배선과 연결된 소스 드레인 금속층을 형성하는 단계;d) etching the amorphous silicon (n + a-Si: H) thin film and the pure amorphous silicon (a-Si: H) thin film containing the impurities of the second metal layer and the lower layer by conducting a second mask process on the metal layer, Forming a source drain metal layer connected to the data line and the data line;

e) 상기 소스 드레인 금속층이 형성된 기판에 제 3 마스크 공정을 진행하여 상기 소스 드레인 금속층 일부를 식각하여 일정 간격 이격한 소스 및 드레인 전극을 형성하는 단계;e) performing a third mask process on the substrate on which the source drain metal layer is formed to etch a portion of the source drain metal layer to form source and drain electrodes spaced a predetermined distance apart;

f) 상기 소스 및 드레인 전극 사이의 일정 간격 사이로 노출된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하여 순수 비정질 실리콘(a-Si:H) 박막을 노출시킴으로써 채널을 형성하는 단계;f) forming a channel by exposing a thin amorphous silicon (n + a-Si: H) thin film containing an impurity exposed at a predetermined interval between the source and drain electrodes to etch the thin amorphous silicon step;

g) 상기 소스 및 드레인 전극 상에 전면 보호층을 형성하는 단계;g) forming a front protective layer on the source and drain electrodes;

h) 상기 보호층이 형성된 기판에 제 4 마스크 공정을 진행하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계; 및h) forming a contact hole exposing the drain electrode by performing a fourth mask process on the substrate having the protective layer formed thereon; And

i) 상기 보호층 상에 투명 도전성 물질을 전면에 증착하고 제 5 마스크 공정을 진행하여 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조방법에 있어서,i) depositing a transparent conductive material on the entire surface of the protective layer, and performing a fifth mask process to form a pixel electrode in contact with the drain electrode, the method comprising the steps of:

상기 d)단계는 반도체층을 형성하는 순수 비정질 실리콘(a-Si:H) 박막과 그의 상부에 형성된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각액 조성물로 일괄 식각하는 공정을 포함하며, 상기 일괄 식각은 조성물 총 중량에 대하여 함불소 화합물 5 내지 40 중량%, 과산화수소 5 내지 20 중량%, 무기산 3 내지 20 중량%, 다가알코올형 계면활성제 0.01 내지 5 중량% 및 잔량의 물을 포함하는 식각액 조성물을 사용하는 것을 특징으로 하는, 액정 표시 장치용 어레이 기판의 제조방법을 제공한다.The step d) includes a step of collectively etching an amorphous silicon (n + a-Si: H) thin film containing a pure amorphous silicon (a-Si: H) thin film forming a semiconductor layer and an impurity formed thereon Wherein the batch etching comprises 5 to 40% by weight of a fluorinated compound, 5 to 20% by weight of hydrogen peroxide, 3 to 20% by weight of inorganic acid, 0.01 to 5% by weight of a polyhydric alcohol type surfactant, Wherein the etching solution composition is used in an etching solution containing an etching solution.

또한, 본 발명은 조성물 총 중량에 대하여 함불소 화합물 5 내지 40 중량%, 과산화수소 5 내지 20 중량%, 무기산 3 내지 20 중량%, 다가알코올형 계면활성제 0.01 내지 5 중량% 및 잔량의 물을 포함하는 것을 특징으로 하는, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 일괄 식각액 조성물을 제공한다.The present invention also provides a composition comprising 5 to 40% by weight of a fluorine compound, 5 to 20% by weight of hydrogen peroxide, 3 to 20% by weight of inorganic acid, 0.01 to 5% by weight of a polyhydric alcohol type surfactant, (A-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing an impurity.

또한, 본 발명은 상기 식각액 조성물을 사용하여 식각된 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 중 하나 이상을 포함하는 액정 표시 장치용 어레이 기판을 제공한다.The present invention also provides a liquid crystal display device comprising at least one of a pure amorphous silicon (a-Si: H) thin film etched using the etchant composition and an amorphous silicon (n + a-Si: H) thin film containing impurities Thereby providing an array substrate.

본 발명의 식각액 조성물을 사용하는 경우, 반도체 층의 형성 시 순수 비정질 실리콘(a-Si:H) 박막과 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 일괄 식각할 수 있기 때문에 드라이 에칭과 비교하여 효율적이고 경제적으로 반도체 층을 형성할 수 있다. 또한, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막에 대하여 개별적인 식각액을 사용하는 경우와 비교하여 공정을 단순화시킬 수 있다.When the etchant composition of the present invention is used, a pure amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities can be collectively etched during the formation of the semiconductor layer, It is possible to form the semiconductor layer efficiently and economically as compared with etching. In addition, the process can be simplified as compared with the case of using an individual etching solution for a pure amorphous silicon (a-Si: H) thin film and an impurity-containing amorphous silicon (n + a-Si: H) thin film.

또한, 상기 식각액을 채널 형성 시에도 그대로 사용 할 수 있어서 반도체 소자의 제조 공정을 크게 단순화 시킬 수 있으므로 생산성을 향상시킬 수 있다.Further, since the etchant can be used as it is in the channel formation, the manufacturing process of the semiconductor device can be greatly simplified, and productivity can be improved.

또한, 본 발명의 식각액 조성물은 다가알코올형 계면활성제를 포함함으로써 처리매수를 증가시켜 생산성 향상에 기여할 수 있다.Further, the etchant composition of the present invention includes a polyhydric alcohol-type surfactant, thereby increasing the number of treatments and contributing to improvement of productivity.

본 발명의 도 1a 내지 도 1h는 종래의 방법에 의해 제조된 TFT의 제조 공정 단면도이다.1A to 1H of the present invention are cross-sectional views illustrating a manufacturing process of a TFT manufactured by a conventional method.

이하, 본 발명을 보다 자세히 설명한다.
Hereinafter, the present invention will be described in more detail.

본 발명은 The present invention

a) 기판 상에 제 1 금속층을 형성하고, 제 1 마스크 공정을 진행하여 가로 방향의 게이트 배선과 상기 게이트 배선에서 연장된 게이트 전극을 형성하는 단계;a) forming a first metal layer on a substrate, and proceeding a first mask process to form a lateral gate wiring and a gate electrode extending in the gate wiring;

b) 상기 게이트 전극 상의 전면에 게이트 절연막을 형성하는 단계;b) forming a gate insulating film on the entire surface of the gate electrode;

c) 상기 게이트 절연막 상에 순수 비정질 실리콘(a-Si:H) 박막, 그 상부에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 제 2 금속층을 순차적으로 형성하는 단계;c) sequentially forming a pure amorphous silicon (a-Si: H) thin film, an amorphous silicon (n + a-Si: H) thin film containing impurities on the gate insulating film, and a second metal layer sequentially;

d) 상기 금속층 위로 제 2 마스크 공정을 진행하여 상기 제 2 금속층, 하부의 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 순수 비정질 실리콘(a-Si:H) 박막을 식각하여, 데이터 배선과 상기 데이터 배선과 연결된 소스 드레인 금속층을 형성하는 단계;d) etching the amorphous silicon (n + a-Si: H) thin film and the pure amorphous silicon (a-Si: H) thin film containing the impurities of the second metal layer and the lower layer by conducting a second mask process on the metal layer, Forming a source drain metal layer connected to the data line and the data line;

e) 상기 소스 드레인 금속층이 형성된 기판에 제 3 마스크 공정을 진행하여 상기 소스 드레인 금속층 일부를 식각하여 일정 간격 이격한 소스 및 드레인 전극을 형성하는 단계;e) performing a third mask process on the substrate on which the source drain metal layer is formed to etch a portion of the source drain metal layer to form source and drain electrodes spaced a predetermined distance apart;

f) 상기 소스 및 드레인 전극 사이의 일정 간격 사이로 노출된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하여 순수 비정질 실리콘(a-Si:H) 박막을 노출시킴으로써 채널을 형성하는 단계;f) forming a channel by exposing a thin amorphous silicon (n + a-Si: H) thin film containing an impurity exposed at a predetermined interval between the source and drain electrodes to etch the thin amorphous silicon step;

g) 상기 소스 및 드레인 전극 상에 전면 보호층을 형성하는 단계;g) forming a front protective layer on the source and drain electrodes;

h) 상기 보호층이 형성된 기판에 제 4 마스크 공정을 진행하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계; 및h) forming a contact hole exposing the drain electrode by performing a fourth mask process on the substrate having the protective layer formed thereon; And

i) 상기 보호층 상에 투명 도전성 물질을 전면에 증착하고 제 5 마스크 공정을 진행하여 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조방법에 있어서,i) depositing a transparent conductive material on the entire surface of the protective layer, and performing a fifth mask process to form a pixel electrode in contact with the drain electrode, the method comprising the steps of:

상기 d)단계는 반도체층을 형성하는 순수 비정질 실리콘(a-Si:H) 박막과 그의 상부에 형성된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각액 조성물로 일괄 식각하는 공정을 포함하며, 상기 일괄 식각은 조성물 총 중량에 대하여 함불소 화합물 5 내지 40 중량%, 과산화수소 5 내지 20 중량%, 무기산 3 내지 20 중량%, 다가알코올형 계면활성제 0.01 내지 5 중량% 및 잔량의 물을 포함하는 식각액 조성물을 사용하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조방법에 관한 것이다.
The step d) includes a step of collectively etching an amorphous silicon (n + a-Si: H) thin film containing a pure amorphous silicon (a-Si: H) thin film forming a semiconductor layer and an impurity formed thereon Wherein the batch etching comprises 5 to 40% by weight of a fluorinated compound, 5 to 20% by weight of hydrogen peroxide, 3 to 20% by weight of inorganic acid, 0.01 to 5% by weight of a polyhydric alcohol type surfactant, And an etchant composition for a liquid crystal display device is used.

본 발명에서, 상기 f)단계는 상기 d)단계에서 사용한 식각액 조성물을 사용하여 노출된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각 하는 공정을 포함할 수 있다.
In the present invention, the step f) may include a step of etching the amorphous silicon (n + a-Si: H) thin film containing the exposed impurities using the etching composition used in the step d).

상기 액정 표시 장치용 어레이 기판은 박막트랜지스터(TFT) 어레이 기판일 수 있다.
The array substrate for a liquid crystal display may be a thin film transistor (TFT) array substrate.

또한, 본 발명은 In addition,

조성물 총 중량에 대하여 함불소 화합물 5 내지 40 중량%, 과산화수소 5 내지 20 중량%, 무기산 3 내지 20 중량%, 다가알코올형 계면활성제 0.01 내지 5 중량% 및 잔량의 물을 포함하는 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 순수 비정질 실리콘(a-Si:H) 박막의 일괄 식각액 조성물에 관한 것이다.
Wherein the composition contains 5 to 40% by weight of a fluorinated compound, 5 to 20% by weight of hydrogen peroxide, 3 to 20% by weight of inorganic acid, 0.01 to 5% by weight of a polyhydric alcohol type surfactant, To a batch etchant composition of a silicon (n + a-Si: H) thin film and a pure amorphous silicon (a-Si: H) thin film.

본 발명의 비정질 실리콘(n+ a-Si:H) 박막 및 순수 비정질 실리콘(a-Si:H) 박막의 일괄 식각액 조성물은 상기 박막들의 일괄 식각뿐만 아니라, 독립적으로 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 또는 순수 비정질 실리콘(a-Si:H) 박막의 식각에도 바람직하게 사용될 수 있다.
The batch etchant composition of the amorphous silicon (n + a-Si: H) thin film and the pure amorphous silicon (a-Si: H) thin film of the present invention can be used not only for the batch etching of the thin films but also for the amorphous silicon -Si: H) thin film or a pure amorphous silicon (a-Si: H) thin film.

상기 함불소 화합물은 물에 해리되어 플루오르 이온(F-)을 낼 수 있는 화합물을 말한다. 본 발명에서 함불소 화합물은 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하는 주성분이며, 식각하는 용액에서 필연적으로 발생하는 잔사를 제거하는 역할을 한다. The fluorine-containing compound is dissociated in water, fluorine ions (F -) refers to a compound capable of reaching. In the present invention, the fluorine compound is a main component for etching a thin amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities, It removes it.

본 발명에서 사용하는 함불소 화합물은 불산(HF), 불화암모늄(NH4F), 불화나트륨(NaF), 불화칼륨(KF), 중불화암모늄(NH4F·HF), 중불화나트륨(NaF·HF), 중불화칼륨(KF·HF), 불화붕소산(HBF4), 불화알루미늄(AlF3), 불화칼슘(CaF2) 및 규불화수소산(H2SiF6)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상이다. 또한, 바람직하게는 불산(HF)을 포함하며, 불산(HF)과 함께 다른 함불소 화합물인 불화암모늄(NH4F), 불화나트륨(NaF), 불화칼륨(KF), 중불화암모늄(NH4F·HF), 중불화나트륨(NaF·HF), 중불화칼륨(KF·HF), 불화붕소산(HBF4), 불화알루미늄(AlF3), 불화칼슘(CaF2) 및 규불화수소산(H2SiF6)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상을 사용하는 것이 보다 바람직하다. The fluorinated compounds to be used in the present invention can be selected from the group consisting of hydrofluoric acid (HF), ammonium fluoride (NH 4 F), sodium fluoride (NaF), potassium fluoride (KF), ammonium fluoride (NH 4 F.HF) (HF), potassium fluoride (HBF 4 ), aluminum fluoride (AlF 3 ), calcium fluoride (CaF 2 ) and hydrofluoric acid hydroxides (H 2 SiF 6 ) One or two or more. Preferably, this comprises a hydrofluoric acid (HF), hydrofluoric acid (HF) other fluorine-containing compound is ammonium fluoride (NH 4 F) with, sodium fluoride (NaF), potassium fluoride (KF), medium heat screen ammonium (NH 4 F · HF), medium heat sodium (NaF · HF), medium heat Chemistry potassium (KF · HF), boron trifluoride acid (HBF 4), ammonium fluoride (AlF 3), calcium fluoride (CaF 2) and silicon hydrofluoric acid (H 2 SiF 6 ). It is more preferable to use one kind or two or more kinds of them.

상기 함불소 화합물은 본 발명의 일괄 식각액 조성물 총 중량에 대하여 5 내지 40 중량%로 포함되며, 바람직하게는 5 내지 30 중량%로 포함된다. 상기 함불소 화합물이 5 중량% 미만으로 포함되면, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 식각 속도가 저하되어 부분적으로 언에치(unetch)현상 또는 잔사가 발생할 수 있으며, 40 중량%를 초과하여 포함되면, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하는 성능은 향상되지만, 식각 속도가 전체적으로 빨라져 공정 컨트롤이 어려운 문제점이 발생한다.The fluorinated compound is contained in an amount of 5 to 40% by weight, preferably 5 to 30% by weight based on the total weight of the batch etching solution composition of the present invention. When the fluorine compound is contained in an amount of less than 5% by weight, the etching rate of the amorphous silicon (n + a-Si: H) thin film containing the pure amorphous silicon (a-Si: H) thin film and the impurity is decreased, (N + a-Si: H) thin film containing a pure amorphous silicon (a-Si: H) thin film and an impurity may be etched if the content of the amorphous silicon But the etching speed is accelerated as a whole, which makes it difficult to control the process.

또한, 상기 함불소 화합물 중 불산(HF)은 본 발명의 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 일괄 식각하는 일괄 식각액 조성물 총 중량에 대하여 1 내지 5 중량%로 포함되는 것이 바람직하다. 상기 불산(HF)이 1 내지 5 중량%로 포함되면, 공정상에서 조절 가능한 식각 속도를 구현할 수 있다. 1 중량% 미만으로 포함되면 너무 느린 식각 속도가 느려지는 단점이 있고, 실리콘 층의 식각 시 잔사가 발생 할 염려가 있다. 5 중량%를 초과하여 포함되면, 너무 빠른 식각 속도로 공정 제어가 힘들며 하부 막에 대한 Damage를 발생시킬 수 있다.
The hydrofluoric acid (HF) among the above fluorinated compounds can be used as a batch etchant composition gun for collectively etching the thin amorphous silicon (a-Si: H) thin film of the present invention and the amorphous silicon (n + a-Si: And it is preferably contained in an amount of 1 to 5% by weight based on the weight. If the hydrofluoric acid (HF) is included in an amount of 1 to 5 wt%, an etch rate that can be controlled in the process can be realized. If it is contained in an amount less than 1% by weight, there is a disadvantage in that the etching rate is too slow and the residue may be generated during the etching of the silicon layer. If it is contained in an amount exceeding 5% by weight, it is difficult to control the process at an excessively high etching rate and damage to the underlying film can be generated.

상기 과산화수소는 상기 함불소 화합물의 활성도를 높여주는 역할을 하는 것으로, 일괄 식각액 조성물 총 중량에 대하여 5 내지 20 중량%로 포함되고, 바람직하게는 5 내지 15 중량%로 포함된다. 상기 과산화수소가 5 중량% 미만으로 포함되면, 식각력이 부족하여 충분한 식각이 이루어지지 않을 수 있으며, 20 중량%를 초과하여 포함되면, 식각 속도가 전체적으로 빨라져 공정 컨트롤이 어렵게 된다.
The hydrogen peroxide acts to increase the activity of the fluorine compound and is contained in an amount of 5 to 20% by weight, preferably 5 to 15% by weight based on the total weight of the batch etching solution composition. If the hydrogen peroxide is contained in an amount of less than 5% by weight, the etching force may be insufficient and sufficient etching may not be performed. If the hydrogen peroxide is contained in an amount exceeding 20% by weight, the etching speed is entirely accelerated and process control becomes difficult.

상기 무기산은 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각한 후 잔류물이 남지 않도록 하는 역할을 한다. 상기 무기산은 질산, 황산, 인산 및 과염소산으로 이루어진 군으로부터 선택되는 1종 이상을 사용하며, 일괄 식각액 조성물 총 중량에 대하여 3 내지 20 중량%로 포함되며, 3 내지 15 중량%로 포함되는 것이 보다 바람직하다. 상기 3 내지 20 중량% 범위에서 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막이 적절하게 식각될 수 있으며, 식각 프로파일이 우수해진다. 반면, 3 중량% 미만으로 포함되면, 식각 속도가 저하되어 식각 프로파일에 불량이 발생할 수 있으며, 잔사가 발생할 수 있다. 또한, 20 중량%를 초과하면 과식각이 발생할 수 있고, 포토레지스트에 크랙이 발생하여 상기 크랙으로 식각액이 침투되면서 배선이 단락될 수 있다.
The inorganic acid acts to prevent the residue from remaining after etching a thin amorphous silicon (a-Si: H) thin film and an impurity-containing amorphous silicon (n + a-Si: H) thin film. The inorganic acid is at least one selected from the group consisting of nitric acid, sulfuric acid, phosphoric acid and perchloric acid, and is contained in an amount of 3 to 20% by weight based on the total weight of the batch etchant composition, more preferably 3 to 15% Do. A thin amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities can be appropriately etched in the range of 3 to 20 wt%, and the etching profile is excellent. On the other hand, if it is contained in an amount of less than 3% by weight, the etching rate may be lowered and a defect may occur in the etching profile, and residues may occur. On the other hand, if the amount exceeds 20% by weight, an excessive angle may occur, cracks may be generated in the photoresist, and the etching solution may penetrate into the crack, resulting in shorting of the wiring.

본 발명에서 상기 다가알코올형 계면활성제는 처리매수를 향상시키는 기능을 갖는다. 즉, 상기 다가알코올형 계면활성제는 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막에 대한 처리매수능력을 증가시켜 생산성을 향상시키고, 식각액을 사용하는 동안 안정적으로 공정을 진행할 수 있게 한다.In the present invention, the polyhydric alcohol type surfactant has a function of improving the number of treatments. That is, the polyhydric alcohol surfactant improves the productivity of pure amorphous silicon (a-Si: H) thin film and amorphous silicon (n + a-Si: H) thin film containing impurities, So that the process can be stably carried out while using.

상기 다가알코올형 계면활성제는, 예를 들어, 글리세롤(glycerol), 트리에틸렌글리콜(triethylene glycol) 및 폴리에틸렌글리콜(polyethylene glycol)로 이루어진 군으로부터 선택되는 1종 또는 2종 이상이 사용될 수 있다. The polyhydric alcohol type surfactant may be, for example, one or more selected from the group consisting of glycerol, triethylene glycol, and polyethylene glycol.

상기 다가알코올형 계면활성제는 일괄 식각액 조성물 총 중량에 대하여 0.01 내지 5 중량%로 포함되며, 1 내지 3 중량%로 포함되는 것이 보다 바람직하다.The polyhydric alcohol type surfactant is contained in an amount of 0.01 to 5% by weight based on the total weight of the batch etchant composition, more preferably 1 to 3% by weight.

상기 다가알코올형 계면활성제가 0.01 중량% 미만으로 포함되면, 처리매수가 증가할수록 식각 프로파일에 불량이 발생할 수 있다. 또한, 5 중량%를 초과하여 포함되면, 거품이 많이 발생되는 단점이 있다.
If the amount of the polyhydric alcohol type surfactant is less than 0.01% by weight, the etching profile may be deteriorated as the number of treatments increases. If it is contained in an amount exceeding 5% by weight, there is a disadvantage that much foam is generated.

상기 물은 일괄 식각액 조성물 총 중량이 100 중량%가 되도록 잔량으로 포함된다. 상기 물은 특별히 한정하지 않으나, 탈이온수를 이용하는 것이 바람직하다. 보다 바람직하게는 물 속에 이온이 제거된 정도를 보여주는 물의 비저항값이 18㏁·㎝ 이상인 탈이온수를 이용한다.
The water is contained in a balance such that the total weight of the batch etching composition is 100% by weight. The water is not particularly limited, but it is preferable to use deionized water. More preferably, deionized water having a resistivity value of 18 M OMEGA. Or more is used to show the degree of removal of ions in water.

또한, 전술한 성분 이외에 통상의 첨가제를 더 첨가할 수 있으며, 첨가제로는 금속 이온 봉쇄제 및 부식 방지제 등을 들 수 있다.
In addition to the above-mentioned components, conventional additives can be further added, and examples of the additives include a metal ion blocking agent and a corrosion inhibitor.

본 발명에서 사용되는 함불소 화합물, 과산화수소, 무기산, 다가알코올형 계면활성제 등은 통상적으로 공지된 방법에 의해서 제조가 가능하며, 본 발명의 식각액 조성물은 반도체 공정용의 순도를 가지는 것이 바람직하다.
The fluorine compound, hydrogen peroxide, inorganic acid, polyhydric alcohol type surfactant and the like used in the present invention can be produced by a conventionally known method, and it is preferable that the etchant composition of the present invention has purity for semiconductor processing.

또한, 본 발명은 상기 식각액 조성물을 사용하여 식각된 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 중 하나 이상을 포함하는 액정 표시 장치용 어레이 기판을 제공한다.
The present invention also provides a liquid crystal display device comprising at least one of a pure amorphous silicon (a-Si: H) thin film etched using the etchant composition and an amorphous silicon (n + a-Si: H) thin film containing impurities Thereby providing an array substrate.

이하, 실시예 및 실험예를 통하여 본 발명을 더욱 상세하게 설명하기로 한다. 이들 실시예 및 실험예는 단지 본 발명을 예시하기 위한 것이므로, 본 발명의 범위가 이들 실시예 및 실험예에 의해 제한되는 것으로 해석되지는 않는다.
Hereinafter, the present invention will be described in more detail with reference to Examples and Experimental Examples. These Examples and Experiments are only for illustrating the present invention, and thus the scope of the present invention is not construed as being limited by these Examples and Experimental Examples.

실시예Example 1 내지 2 및  1 to 2 and 비교예Comparative Example 1 내지 5:  1 to 5: 식각액Etchant 조성물의 제조 Preparation of composition

하기 [표 1]에 기재된 조성에 따라, 각 성분들을 혼합하여 실시예 1 내지 2 및 비교예 1 내지 5의 식각액 조성물을 각각 제조하였다.The components of Examples 1 to 2 and Comparative Examples 1 to 5 were prepared by mixing the respective components according to the composition shown in Table 1 below.

과산화수소Hydrogen peroxide 함불소 화합물Fluorine compound 질산nitric acid TEGTEG 탈이온수Deionized water HFHF NH4FNH 4 F 실시예1Example 1 1515 44 2020 1111 22 잔량Balance 실시예2Example 2 1010 33 3030 1010 1One 잔량Balance 비교예1Comparative Example 1 22 44 2020 1111 22 잔량Balance 비교예2Comparative Example 2 1515 0.50.5 22 1010 1One 잔량Balance 비교예3Comparative Example 3 1515 44 2020 3030 1One 잔량Balance 비교예4Comparative Example 4 1515 44 2020 1111 -- 잔량Balance 비교예5Comparative Example 5 1515 44 2020 1111 1010 잔량Balance

(단위: 중량%)(Unit: wt%)

TEG: triethylene glycol
TEG: triethylene glycol

실험예Experimental Example 1:  One: 식각Etching 특성 평가 Character rating

(1) (One) 식각특성Etch characteristics 평가 evaluation

유리 기판 위에 순수 비정질 실리콘(a-Si:H) 박막을 형성하고, 순수 비정질 실리콘 박막 위에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막이 적층된 기판을 준비하였다. 상기의 조성으로 제조된 실시예 1 내지 2 및 비교예 1 내지 5의 식각액 조성물로 상기 준비된 기판을 식각하였다. 식각 특성 평가 방식은 순수 비정질 실리콘(a-Si:H) 박막 층과 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 층의 일괄 Etch 가능 여부를 평가하였다. 분사식 식각 방식의 실험장비(모델명: ETCHER(TFT), SEMES사) 내에 상기 각각의 식각액을 넣고 온도를 32℃로 설정하여 가온한 후, 온도가 32±0.1℃에 도달하였을 때 식각 공정을 수행하였다. 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막과 순수 비정질 실리콘(a-Si:H) 박막의 총 식각 시간은 엔드포인트 검출(End Point Detection, EPD)을 기준으로 하여 오버 에치(Over Etch) 15%를 주어 실시하였다. 기판을 넣고 분사를 시작하여 식각이 다 되면 꺼내어 탈이온수로 세정한 후, 열풍건조장치를 이용하여 건조하고, 포토레지스트 박리기(PR stripper)를 이용하여 포토레지스트를 제거하였다. 세정 및 건조 후 전자주사현미경(SEM; 모델명: S-4700, HITACHI사 제조)을 이용하여 식각 특성을 평가하여 하기 [표 2]에 나타내었다.A pure amorphous silicon (a-Si: H) thin film was formed on a glass substrate and an amorphous silicon (n + a-Si: H) thin film containing an impurity was stacked on a pure amorphous silicon thin film. The prepared substrate was etched with the etching solution compositions of Examples 1 to 2 and Comparative Examples 1 to 5 prepared with the above composition. The evaluation method of etch characteristics is to evaluate the possibility of collective etch of pure amorphous silicon (a-Si: H) thin film layer and amorphous silicon (n + a-Si: H) thin film layer containing impurities. Each etching solution was put into an experimental apparatus (model name: ETCHER (TFT), manufactured by SEMES) of a spray-type etching system, the temperature was set to 32 ° C, and the etching process was performed when the temperature reached 32 ± 0.1 ° C . The total etching time of the amorphous silicon (n + a-Si: H) thin film containing impurities and the pure amorphous silicon (a-Si: H) thin film was measured by using the over- Etch) 15%. Substrate was injected and injection was started. When etching was completed, the substrate was taken out, washed with deionized water, dried using a hot air dryer, and photoresist was removed using a photoresist stripper. After washing and drying, the etching characteristics were evaluated using an electron microscope (SEM; model name: S-4700, manufactured by Hitachi), and the results are shown in Table 2 below.

측면 식각 손실(critical dimension(CD) skew) 변화, 테이퍼 각도, 금속 산화물막 손상의 식각 Profile, 잔사 및 식각액이 식각 특성을 유지하는 농도를 평가하여, 결과를 하기 [표 2]에 나타내었다.The critical dimension (CD) skew change, the taper angle, the etch profile of the metal oxide film damage, the residue and etchant concentration were evaluated to maintain the etch characteristics, and the results are shown in Table 2 below.

<평가 기준><Evaluation Criteria>

◎: 매우 우수 (CD Skew ≤ 0.2㎛, 테이퍼 각도: 40-60°)⊚: very good (CD Skew ≤ 0.2 μm, taper angle: 40-60 °)

○: 우수 (0.2㎛ < CD Skew ≤ 1㎛, 테이퍼 각도: 30-60°)Good: Excellent (0.2 탆 <CD Skew ≤ 1 μm, taper angle: 30-60 °)

△: 양호 (1㎛ < CD Skew ≤ 1.5㎛, 테이퍼 각도: 30-60°)?: Good (1 占 퐉 <CD Skew? 1.5 占 퐉, taper angle: 30-60 占)

×: 불량 (직진성 불량)X: bad (straightness defect)

하기의 표 2에 나타난 바와 같이, 본 발명의 식각액 조성물인 실시예 1 및 2는 잔사가 발생하지 않았으며, 매우 우수한 식각 profile을 보였다. 그러나 과산화수소를 소량 포함한 비교예 1의 식각액 조성물은 잔사는 발생하지 않았으나, 식각 profile이 우수하지 못한 결과를 보였다. 또한, 함불소 화합물을 소량 포함한 비교예 2의 식각액 조성물은 잔사가 발생하였으며, 무기산을 과량 포함한 비교예 3의 식각액 조성물은 식각 profile 또한 좋지 못하였다.
As shown in the following Table 2, in Examples 1 and 2 of the etching solution compositions of the present invention, residues were not formed and showed an excellent etching profile. However, the etchant composition of Comparative Example 1, which contained a small amount of hydrogen peroxide, showed no residue but no etching profile. In addition, the etchant composition of Comparative Example 2 containing a small amount of fluorinated compound generated residues, and the etchant composition of Comparative Example 3 containing an excessive amount of inorganic acid had poor etching profile.

(2) 처리매수 평가(2) Evaluation of the number of processing

처리매수평가는 Silicon Powder를 투입하면서 식각액 조성물이 식각특성을 유지하는 Si의 농도를 측정하여 수행하고 그 결과를 하기 표 2에 나타내었다. 표 2에 나타낸 바와 같이 TEG를 0.01 내지 5 중량%의 범위로 포함한 실시예 1 내지 2 및 비교예 1 내지 3의 식각액 조성물은 고농도의 Si에서도 식각액이 식각 특성을 유지하였다. 반면, 비교예 4의 식각액의 경우는 TEG를 포함하지 않음으로써, 식각액이 식각 특성을 유지하는 Si 농도가 낮고 처리매수가 부족한 단점을 나타내었다. 또한, 상기 비교예 5의 식각액의 경우는 높은 농도까지 식각 특성을 유지하였지만, TEG 함량이 높아 Etchant내 거품이 발생하여 식각 Profile이 우수하지 못한 단점이 발생하였다. 상기와 같은 결과는 본 발명의 다가알코올형 계면활성제가 기판의 처리매수 증가에 크게 기여함을 나타낸다.The evaluation of the number of treatments was carried out by measuring the concentration of Si maintaining the etching characteristics of the etching composition while injecting Silicon Powder, and the results are shown in Table 2 below. As shown in Table 2, the etching solution compositions of Examples 1 to 2 and Comparative Examples 1 to 3 containing TEG in the range of 0.01 to 5 wt% retained the etching properties even in the high concentration of Si. On the other hand, in the case of the etching solution of Comparative Example 4, since the TEG was not included, the Si concentration maintaining the etching characteristics of the etching solution was low, and the disadvantage was that the number of the processes was insufficient. In addition, although the etchant of Comparative Example 5 retained the etch characteristics up to a high concentration, since the TEG content was high, bubbles were generated in the etchant and the etch profile was not excellent. The above results show that the polyhydric alcohol type surfactant of the present invention contributes greatly to the increase in the number of processed substrates.

식각특성Etch characteristics 잔사Residue 식각액이 식각 특성을 유지하는 농도The concentration at which the etchant retains the etch characteristics 실시예1Example 1 ◎◎ 없음none Si 6000 ppmSi 6000 ppm 실시예2Example 2 ◎◎ 없음none Si 5000 ppmSi 5000 ppm 비교예1Comparative Example 1 △△ 없음none Si 3000 ppmSi 3000 ppm 비교예2Comparative Example 2 △△ 있음has exist Si 3000 ppmSi 3000 ppm 비교예3Comparative Example 3 ×× 없음none Si 6000 ppmSi 6000 ppm 비교예4Comparative Example 4 ○○ 없음none Si 1000 ppmSi 1000 ppm 비교예5Comparative Example 5 ○○ 없음none Si 6000 ppmSi 6000 ppm

< 도면의 주요 부분에 대한 부호의 설명 >
110 : 포토레지스트 패턴 159 : 기판
160 : 게이트 전극 168 : 게이트 절연막
172 : 소스 드레인 금속층Description of the Related Art
110: photoresist pattern 159: substrate
160: gate electrode 168: gate insulating film
172: source drain metal layer

Claims (10)

a) 기판 상에 제 1 금속층을 형성하고, 제 1 마스크 공정을 진행하여 가로 방향의 게이트 배선과 상기 게이트 배선에서 연장된 게이트 전극을 형성하는 단계;
b) 상기 게이트 전극 상의 전면에 게이트 절연막을 형성하는 단계;
c) 상기 게이트 절연막 상에 순수 비정질 실리콘(a-Si:H) 박막, 그 상부에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 제 2 금속층을 순차적으로 형성하는 단계;
d) 상기 금속층 위로 제 2 마스크 공정을 진행하여 상기 제 2 금속층, 하부의 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 순수 비정질 실리콘(a-Si:H) 박막을 식각하여, 데이터 배선과 상기 데이터 배선과 연결된 소스 드레인 금속층을 형성하는 단계;
e) 상기 소스 드레인 금속층이 형성된 기판에 제 3 마스크 공정을 진행하여 상기 소스 드레인 금속층 일부를 식각하여 일정 간격 이격한 소스 및 드레인 전극을 형성하는 단계;
f) 상기 소스 및 드레인 전극 사이의 일정 간격 사이로 노출된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하여 순수 비정질 실리콘(a-Si:H) 박막을 노출시킴으로써 채널을 형성하는 단계;
g) 상기 소스 및 드레인 전극 상에 전면 보호층을 형성하는 단계;
h) 상기 보호층이 형성된 기판에 제 4 마스크 공정을 진행하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계; 및
i) 상기 보호층 상에 투명 도전성 물질을 전면에 증착하고 제 5 마스크 공정을 진행하여 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조방법에 있어서,
상기 d)단계는 반도체층을 형성하는 순수 비정질 실리콘(a-Si:H) 박막과 그의 상부에 형성된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각액 조성물로 일괄 식각하는 공정을 포함하며, 상기 일괄 식각은 조성물 총 중량에 대하여 함불소 화합물 5 내지 40 중량%, 과산화수소 5 내지 20 중량%, 무기산 3 내지 20 중량%, 다가알코올형 계면활성제 0.01 내지 5 중량% 및 잔량의 물을 포함하는 식각액 조성물을 사용하는 것을 특징으로 하는, 액정 표시 장치용 어레이 기판의 제조방법.a) forming a first metal layer on a substrate, and proceeding a first mask process to form a lateral gate wiring and a gate electrode extending in the gate wiring;
b) forming a gate insulating film on the entire surface of the gate electrode;
c) sequentially forming a pure amorphous silicon (a-Si: H) thin film, an amorphous silicon (n + a-Si: H) thin film containing impurities on the gate insulating film, and a second metal layer sequentially;
d) etching the amorphous silicon (n + a-Si: H) thin film and the pure amorphous silicon (a-Si: H) thin film containing the impurities of the second metal layer and the lower layer by conducting a second mask process on the metal layer, Forming a source drain metal layer connected to the data line and the data line;
e) performing a third mask process on the substrate on which the source drain metal layer is formed to etch a portion of the source drain metal layer to form source and drain electrodes spaced a predetermined distance apart;
f) forming a channel by exposing a thin amorphous silicon (n + a-Si: H) thin film containing an impurity exposed at a predetermined interval between the source and drain electrodes to etch the thin amorphous silicon step;
g) forming a front protective layer on the source and drain electrodes;
h) forming a contact hole exposing the drain electrode by performing a fourth mask process on the substrate having the protective layer formed thereon; And
i) depositing a transparent conductive material on the entire surface of the protective layer, and performing a fifth mask process to form a pixel electrode in contact with the drain electrode, the method comprising the steps of:
The step d) includes a step of collectively etching an amorphous silicon (n + a-Si: H) thin film containing a pure amorphous silicon (a-Si: H) thin film forming a semiconductor layer and an impurity formed thereon Wherein the batch etching comprises 5 to 40% by weight of a fluorinated compound, 5 to 20% by weight of hydrogen peroxide, 3 to 20% by weight of inorganic acid, 0.01 to 5% by weight of a polyhydric alcohol type surfactant, Wherein the etching solution composition is used as the etching solution composition for a liquid crystal display device. 청구항 1에 있어서, 상기 f)단계는 상기 d)단계에서 사용한 식각액 조성물을 사용하여 노출된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각 하는 공정을 포함하는 것을 특징으로 하는, 액정 표시 장치용 어레이 기판의 제조방법.[6] The method of claim 1, wherein step f) comprises etching the amorphous silicon (n + a-Si: H) thin film containing the exposed impurities using the etchant composition used in step d) A method of manufacturing an array substrate for a liquid crystal display device. 청구항 1에 있어서, 상기 액정 표시 장치용 어레이 기판은 박막트랜지스터(TFT) 어레이 기판인 것을 특징으로 하는, 액정 표시 장치용 어레이 기판의 제조방법.The method of manufacturing an array substrate for a liquid crystal display according to claim 1, wherein the array substrate for a liquid crystal display is a thin film transistor (TFT) array substrate. 조성물 총 중량에 대하여 함불소 화합물 5 내지 40 중량%, 과산화수소 5 내지 20 중량%, 무기산 3 내지 20 중량%, 다가알코올형 계면활성제 0.01 내지 5 중량% 및 잔량의 물을 포함하는 것을 특징으로 하는, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 일괄 식각액 조성물.Characterized in that it comprises 5 to 40% by weight of a fluorine compound, 5 to 20% by weight of hydrogen peroxide, 3 to 20% by weight of inorganic acid, 0.01 to 5% by weight of a polyhydric alcohol type surfactant, (A-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities. 청구항 4에 있어서, 상기 함불소 화합물은 불산(HF), 불화암모늄(NH4F), 불화나트륨(NaF), 불화칼륨(KF), 중불화암모늄(NH4F·HF), 중불화나트륨(NaF·HF), 중불화칼륨(KF·HF), 불화붕소산(HBF4), 불화알루미늄(AlF3), 불화칼슘(CaF2) 및 규불화수소산(H2SiF6)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것을 특징으로 하는, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 일괄 식각액 조성물.The method according to claim 4, wherein the fluorinated compound is hydrofluoric acid (HF), ammonium fluoride (NH 4 F), sodium fluoride (NaF), potassium fluoride (KF), medium heat screen ammonium (NH 4 F · HF), medium heat sodium ( selected from the group consisting of NaF · HF), medium heat Chemistry potassium (KF · HF), boron trifluoride acid (HBF 4), ammonium fluoride (AlF 3), calcium fluoride (CaF 2) and silicon hydrofluoric acid (H 2 SiF 6) (N + a-Si: H) thin film comprising a pure amorphous silicon (a-Si: H) thin film and an impurity, wherein the amorphous silicon (a + 청구항 5에 있어서, 상기 함불소 화합물은 불산(HF)을 포함하며, 그 외에 불화암모늄(NH4F), 불화나트륨(NaF), 불화칼륨(KF), 중불화암모늄(NH4F·HF), 중불화나트륨(NaF·HF), 중불화칼륨(KF·HF), 불화붕소산(HBF4), 불화알루미늄(AlF3), 불화칼슘(CaF2) 및 규불화수소산(H2SiF6)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상을 포함하는 것을 특징으로 하는, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 일괄 식각액 조성물.The method of claim 5, wherein the fluorinated compound includes hydrofluoric acid (HF), ammonium fluoride (NH 4 F), sodium fluoride (NaF), potassium fluoride (KF), ammonium fluoride (NH 4 F.HF) , medium heat sodium (NaF · HF), medium heat Chemistry potassium (KF · HF), boron trifluoride acid (HBF 4), ammonium fluoride (AlF 3), calcium fluoride (CaF 2) and silicon hydrofluoric acid (H 2 SiF 6) (A-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing an impurity, which are characterized by comprising one or two or more selected from the group consisting of Composition. 청구항 6에 있어서, 상기 불산(HF)은 조성물 총 중량에 대하여 1 내지 5 중량% 포함되는 것을 특징으로 하는, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 일괄 식각액 조성물.[7] The amorphous silicon (a-Si: H) thin film according to claim 6, wherein the HF is contained in an amount of 1 to 5% by weight based on the total weight of the composition. Si: H) thin film. 청구항 4에 있어서, 상기 무기산은 질산, 황산, 인산 및 과염소산으로 이루어진 군으로부터 선택되는 1종 이상인 것을 특징으로 하는, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 일괄 식각액 조성물.The method of claim 4, wherein the inorganic acid is at least one selected from the group consisting of nitric acid, sulfuric acid, phosphoric acid, and perchloric acid. The amorphous silicon (a + Si -Si: H) thin film. 청구항 4에 있어서, 상기 다가알코올형 계면활성제는 글리세롤(glycerol), 트리에틸렌글리콜(triethylene glycol) 및 폴리에틸렌글리콜(polyethylene glycol)로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것을 특징으로 하는, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 일괄 식각액 조성물.[5] The method according to claim 4, wherein the polyhydric alcohol surfactant is one or more selected from the group consisting of glycerol, triethylene glycol, and polyethylene glycol. (A-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities. 청구항 4의 식각액 조성물을 사용하여 식각된 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 중 하나 이상을 포함하는 액정 표시 장치용 어레이 기판.An amorphous silicon (a-Si: H) thin film etched using the etchant composition of claim 4 and an amorphous silicon (n + a-Si: H) thin film containing impurities.
KR1020140037834A 2014-03-31 2014-03-31 Manufacturing method of an array substrate for liquid crystal display KR102092352B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140037834A KR102092352B1 (en) 2014-03-31 2014-03-31 Manufacturing method of an array substrate for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140037834A KR102092352B1 (en) 2014-03-31 2014-03-31 Manufacturing method of an array substrate for liquid crystal display

Publications (2)

Publication Number Publication Date
KR20150113621A true KR20150113621A (en) 2015-10-08
KR102092352B1 KR102092352B1 (en) 2020-03-23

Family

ID=54346521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140037834A KR102092352B1 (en) 2014-03-31 2014-03-31 Manufacturing method of an array substrate for liquid crystal display

Country Status (1)

Country Link
KR (1) KR102092352B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053819A1 (en) * 2022-09-05 2024-03-14 삼성전자 주식회사 Surface treatment composition and surface treatment method using same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064043A (en) * 1999-12-24 2001-07-09 구본준, 론 위라하디락사 method for fabricating thin film transistor and array substrate for liquid crystal display device
KR100392362B1 (en) 2000-12-30 2003-07-22 한국전자통신연구원 Selective wet etching method of silicon
KR20050066590A (en) 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 Method of fabrication the array panel for liquid crystal display device
KR20100090538A (en) * 2009-02-06 2010-08-16 동우 화인켐 주식회사 Manufacturing method of an array substrate for liquid crystal display
KR20110047130A (en) * 2009-10-29 2011-05-06 동우 화인켐 주식회사 Etch solution composition
KR20120064364A (en) * 2010-12-09 2012-06-19 삼성전자주식회사 Method for manufacturing the solar cell

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064043A (en) * 1999-12-24 2001-07-09 구본준, 론 위라하디락사 method for fabricating thin film transistor and array substrate for liquid crystal display device
KR100392362B1 (en) 2000-12-30 2003-07-22 한국전자통신연구원 Selective wet etching method of silicon
KR20050066590A (en) 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 Method of fabrication the array panel for liquid crystal display device
KR20100090538A (en) * 2009-02-06 2010-08-16 동우 화인켐 주식회사 Manufacturing method of an array substrate for liquid crystal display
KR20110047130A (en) * 2009-10-29 2011-05-06 동우 화인켐 주식회사 Etch solution composition
KR20120064364A (en) * 2010-12-09 2012-06-19 삼성전자주식회사 Method for manufacturing the solar cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053819A1 (en) * 2022-09-05 2024-03-14 삼성전자 주식회사 Surface treatment composition and surface treatment method using same

Also Published As

Publication number Publication date
KR102092352B1 (en) 2020-03-23

Similar Documents

Publication Publication Date Title
TWI510675B (en) Etching solution composition for metal layer comprising copper and titanium (2)
KR20120044630A (en) Etchant composition for copper-containing metal film and etching method using the same
KR102137013B1 (en) Manufacturing method of an array substrate for display device
KR102293675B1 (en) Etching solution composition for copper-based metal layer and method for etching copper-based metal layer using the same
KR20120140481A (en) Etchant for metal interconnects and method for preparing liquid crystal display devices using the same
KR20110120422A (en) An etching solution composition for metal layer comprising copper and titanium
KR101976856B1 (en) Manufacturing method of an array substrate for liquid crystal display
CN106555187B (en) Etchant composition, method for etching copper-based metal layer, method for manufacturing array substrate and array substrate manufactured by same
KR20110049671A (en) An etching solution composition
KR102142421B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR20110120420A (en) An etching solution composition for metal layer comprising copper and titanium
KR102092352B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR101641740B1 (en) An etching solution composition for metal layer comprising copper and titanium
KR20170066299A (en) An etching solution composition for metal layer comprising copper and titanium
KR102092912B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR102092687B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR20110120421A (en) An etching solution composition for metal layer comprising copper and titanium
KR102092338B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR20160099525A (en) An etching solution composition for metal layer comprising copper and titanium
KR102009529B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR102028578B1 (en) Method of preparing array of thin film transistor
KR102092351B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR20110047130A (en) Etch solution composition
KR102310093B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR102269325B1 (en) Etching solution composition for molybdenum-containing layer and manufacturing method of an array substrate for liquid crystal display using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant