KR20150085911A - 자기 저항 메모리 장치 및 그 제조 방법 - Google Patents

자기 저항 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20150085911A
KR20150085911A KR1020140005869A KR20140005869A KR20150085911A KR 20150085911 A KR20150085911 A KR 20150085911A KR 1020140005869 A KR1020140005869 A KR 1020140005869A KR 20140005869 A KR20140005869 A KR 20140005869A KR 20150085911 A KR20150085911 A KR 20150085911A
Authority
KR
South Korea
Prior art keywords
film
pattern
film pattern
tunnel barrier
capping
Prior art date
Application number
KR1020140005869A
Other languages
English (en)
Inventor
이준명
박홍래
김상용
임우창
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140005869A priority Critical patent/KR20150085911A/ko
Priority to US14/505,995 priority patent/US20150207064A1/en
Publication of KR20150085911A publication Critical patent/KR20150085911A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

자기 저항 메모리 장치는 기판 상에 순차적으로 형성된 고정막 패턴, 제1 터널 배리어막 패턴, 자유막 패턴, 제2 터널 배리어막 패턴 및 캐핑막 패턴을 포함한다. 제2 배리어막 패턴은 금속 산화물을 포함하며, 캐핑막 패턴은 산화막 형성 에너지가 탄탈륨보다 작은 금속을 포함한다.

Description

자기 저항 메모리 장치 및 그 제조 방법{MAGNETORESISTIVE RANDOM ACCESS DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 자기 저항 메모리(Magnetoresistive Random Access Memory: MRAM) 장치 및 그 제조 방법에 관한 것이다.
자기 저항 메모리 장치의 자기 터널 접합(Magnetic Tunnel Junction, MTJ) 구조물은 하부 전극 상에 순차적으로 적층된 고정막 패턴, 제1 터널 배리어막 패턴, 자유막 패턴 및 제2 터널 배리어막 패턴을 포함한다. 상기 자기 저항 메모리 장치의 제조 공정에서, 금속 배선을 형성하거나 혹은 상기 자유막 패턴의 결정성을 높이기 위해 고온 공정을 수행할 수 있으며, 이때 상기 자유막 패턴의 결정성이 낮아져 터널 자기 저항비(Tunneling Magneto resistance, TMR)가 감소될 수 있다.
본 발명의 일 목적은 우수한 특성을 갖는 자기 저항 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 우수한 특성을 갖는 자기 저항 메모리 장치의 제조 방법을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위한 예시적인 실시예들에 따른 자기 저항 메모리 장치는 기판 상에 형성된 고정막 패턴, 상기 고정막 패턴 상에 형성된 제1 터널 배리어막 패턴, 상기 제1 터널 배리어막 패턴 상에 형성된 자유막 패턴, 상기 자유막 패턴 상에 형성되며, 금속 산화물을 포함하는 제2 터널 배리어막 패턴 및 상기 제2 터널 배리어막 패턴 상에 형성되어 산화막 형성 에너지가 탄탈륨보다 작은 금속을 포함하는 캐핑막 패턴을 포함한다.
예시적인 실시예들에 있어서, 캐핑막 패턴은 마그네슘, 하프늄, 알루미늄, 티타늄, 베릴륨, 터븀, 지르코늄으로 구성된 그룹에서 선택된 하나를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 캐핑막 패턴은 알루미늄보다 녹는점이 높은 금속을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 캐핑막 패턴은 마그네슘을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 캐핑막 패턴은 상기 제2 터널 배리어막 패턴으로부터 생성되는 산소를 흡수할 수 있다.
예시적인 실시예들에 있어서, 상기 캐핑막 패턴은 상기 제2 터널 배리어막 패턴이 300℃ 이상의 온도에서 열처리될 때 발생되는 산소를 흡수할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 및 제2 터널 배리어막 패턴들은 산화 마그네슘을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 자유막 패턴은 코발트 붕소철(CoFeB)을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 캐핑막 패턴에 전기적으로 연결되는 상부 전극, 상기 상부 전극에 전기적으로 연결되는 비트 라인, 상기 하부 전극에 전기적으로 연결되는 트랜지스터, 상기 트랜지스터에 전기적으로 연결되는 소스 라인을 더 포함할 수 있다.
상기한 목적을 달성하기 위한 본 발명의 실시예들에 따른 자기 저항 메모리 장치의 제조 방법에서, 기판 상에 하부 전극막, 고정막, 제1 터널 배리어막 및 자유막을 순차적으로 형성한다. 상기 자유막 상에 금속 산화물을 포함하는 제2 터널 배리어 막을 형성한다. 상기 제2 터널 배리어막 상에 산화막 형성 에너지가 탄탈륨보다 작은 금속을 포함하는 캐핑막을 형성한다. 상기 캐핑막 상에 상부 전극막을 형성한다. 상기 상부 전극막을 패터닝하여 상부 전극을 형성한다. 상기 상부 전극을 식각 마스크로 사용하여 상기 캐핑막, 상기 제2 터널 배리어막, 상기 자유막, 상기 제1 터널 배리어막, 상기 고정막 및 상기 하부 전극막을 순차적으로 패터닝하여 각각 캐핑막 패턴, 제2 터널 배리어막 패턴, 자유막 패턴, 제1 터널 배리어막 패턴, 고정막 패턴 및 하부 전극을 형성한다.
예시적인 실시예들에 있어서, 상기 캐핑막 패턴은 마그네슘을 포함하도록 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 캐핑막 패턴을 형성하는 단계 이후에, 상기 캐핑막 패턴상에 상부 전극을 형성하는 단계 및 상기 상부 전극상에 배선을 형성하는 단계를 더 포함할 수 있고, 상기 배선을 형성하는 단계는 350℃ 이상의 온도에서 수행될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 터널 배리어막은 산화 마그네슘을 사용하여 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 터널 배리어막은 산화 마그네슘을 사용하여 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 자유막 패턴은 코발트 붕소철(CoFeB)을 사용하여 형성될 수 있다.
본 발명의 실시예들에 따를 MTJ 구조물은, 자유막 패턴 상에 산소 흡수력이 좋은 금속을 포함하는 캐핑막 패턴을 포함함으로써, 상기 캐핑막 패턴 하부에 형성된 제2 터널 배리어막 패턴으로부터 발생하는 과도 산소의 이동을 억제하여, 높은 자기 저항비를 가질 수 있다.
도 1은 예시적인 실시예들에 따른 자기 터널 접합(Magnetic Tunnel Junction, MTJ) 구조물을 설명하기 위한 단면도이다.
도 2는 비교예에 따른 MTJ 구조물을 설명하기 위한 단면도이다.
도 3 내지 도 6은 예시적인 실시예들에 따른 MTJ 구조물의 형성 방법의 단계들을 설명하기 위한 단면도들이다.
도 6 내지 도 26은 예시적인 실시예들에 따른 자기 저항 메모리 장치의 제조 방법의 단계들을 설명하기 위한 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 예시적인 실시예들에 따른 자기 터널 접합(Magnetic Tunnel Junction, MTJ) 구조물을 설명하기 위한 단면도이며, 도 2는 비교예에 따른 MTJ 구조물을 설명하기 위한 단면도이다.
도 1을 참조하면, MTJ 구조물(200)은 기판(100)상에 형성된 고정막 패턴(215), 제1 터널 배리어막 패턴(225), 자유막 패턴(235), 제2 터널 배리어막 패턴(245) 및 캐핑막 패턴(255)을 포함할 수 있다. 한편, MTJ 구조물(100)의 하부 및 상부에는 각각 하부 전극(115) 및 상부 전극 (265)이 형성될 수 있다. 또한, MTJ 구조물(200), 하부 전극(215) 및 상부 전극(265)을 둘러싸는 층간 절연막(270)상에는 상부 전극(265)과 전기적으로 연결되는 배선(280)이 형성될 수 있다.
고정막 패턴(215)은 강자성 물질을 포함할 수 있으며, 예를 들어 코발트 붕소철(CoFeB), 코발트 철(CoFe), 니켈 철(NiFe) 등을 포함할 수 있다. 이때, 고정막 패턴(215)은 한 방향으로 고정된 제1 자화 방향을 가질 수 있다. 예시적인 실시예들에 있어서, 상기 제1 자화 방향은 기판(100) 상면에 수직한 수직 자화 방향일 수 있고, 혹은 이와는 다르게 기판(100) 상면에 평행한 수평 자화 방향일 수도 있다.
자유막 패턴(235)은 강자성 물질을 포함할 수 있으며, 예를 들어 코발트 붕소철(CoFeB)을 포함할 수 있다. 이때, 자유막 패턴(235)은 한 방향으로 고정되지 않고 반전될 수 있는 제2 자화 방향을 가질 수 있다. 예시적인 실시예들에 있어서, 상기 제2 자화 방향은 수직 자화 방향일 수 있고, 혹은 이와는 다르게 수평 자화 방향일 수도 있다. 일 실시예에 있어서, 상기 제2 자화 방향은 상기 제1 자화 방향과 실질적으로 동일한 자화 방향일 수 있다.
제1 터널 배리어막 패턴(225) 및 제2 터널 배리어막 패턴(245)은 각각 금속 산화물, 금속 질화물 또는 금속 산질화물을 포함할 수 있으며, 예를 들어 마그네슘 산화물(MgO) 또는 알루미늄 산화물(AlOx)을 포함할 수 있다.
캐핑막 패턴(255)은 산화막 형성 에너지가 탄탈륨보다 작은 금속, 예를 들어, 마그네슘, 하프늄, 알루미늄, 티타늄, 베릴륨, 터븀, 지르코늄 등을 포함할 수 있다. 또한, 캐핑막 패턴(255)은 알루미늄보다 녹는점이 높은 금속, 예를 들어 티타늄, 마그네슘, 하프늄 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 캐핑막 패턴(255)은 산화막 형성 에너지가 탄탈륨보다 작고, 알루미늄보다 녹는점이 낮은 마그네슘을 포함할 수 있다. 한편, 도시하지는 않았으나, 캐핑막 패턴(255) 상에 탄탈륨(Ta)과 같은 금속을 포함하는 보호막이 더 형성될 수도 있다.
하부 전극(115) 및 상부 전극(265)은 도전성 물질을 포함할 수 있으며, 예를 들어, 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta) 등과 같은 금속 및/또는 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등과 같은 금속 질화물을 포함할 수 있다. 일 실시예에 있어서, 상기 하부 전극 및 상기 상부 전극은 실질적으로 동일한 물질을 포함 할 수 있다.
층간 절연막(270)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있으며, 배선(280)은 예를 들어, 텅스텐, 알루미늄, 구리 등의 금속, 금속 질화물, 금속 실리사이드 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 배선(280)은 복수 개로 형성될 수 있다.
MTJ 구조물(200)의 구성은 예시적으로 설명한 상기 구성에 한정되지 않으며, 다양한 변형 실시예들이 가능하다.
MTJ 구조물(200)은 MTJ 구조물(200)의 형성 이후 후속되는 공정에서 고온에 노출될 수 있다. 예를 들어, 자유막 패턴(253)의 결정성을 높이기 위한 열처리 공정 및/또는 배선(280)의 형성 시 수행되는 어닐링(annealing) 공정은 350℃ 이상의 고온에서 수행될 수 있으며, 이때 MTJ 구조물(200)의 제 2 터널 배리어막 패턴(245)에 과도 산소가 발생하여 자유막 패턴(235)과 제1 터널 배리어막 패턴(225)의 계면 부근으로 이동할 수 있다. 하지만, 예시적인 실시예들에 따른 MTJ 구조물(200)의 캐핑막 패턴(255)은 산화막 형성 에너지가 탄탈륨보다 작은 금속, 예를 들어 마그네슘을 포함할 수 있으며, 이에 따라, 제2 터널 배리어막 패턴(245)에서 발생되는 과도 산소를 효과적으로 흡수할 수 있다. 그 결과, 제2 터널 배리어막 패턴(245)에서 발생한 과도 산소가 자유막 패턴(235)과 제1 터널 배리어막 패턴(225)의 계면 부근으로 이동하지 않으므로, 자유막 패턴(235)의 결정성이 열화되는 것을 방지할 수 있으며, MTJ 구조물(200)의 TMR이 높게 유지될 수 있다. 또한, 캐핑막 패턴(255)은 알류미늄보다 녹는점이 높은 금속, 예를 들어 마그네슘을 포함할 수 있으며, 이에 따라 그 하부에 존재하는 제2 터널 배리어막 패턴(245) 및 자유막 패턴(235)에 영향을 주지 않으면서 이들을 외부로부터 보호할 수 있다.
이에 반해, 도 2에 도시된 비교예에 따른 MTJ 구조물(205)은 도 1에 도시된 MTJ 구조물(200)과는 달리 높은 TMR을 갖기가 어렵다.
즉, 도 2를 참조하면, 비교예에 따른 MTJ 구조물(205)은 하부 전극(115)상에 순차적으로 적층된 고정막 패턴(215), 제1 터널 배리어막 패턴(225), 자유막 패턴(235), 제2 터널 배리어막 패턴(245) 및 캐핑막 패턴(257)을 포함할 수 있다. 이때, 캐핑막 패턴(257)은, 예를 들어 탄탈륨(Ta)을 포함할 수 있다.
비교예에서, MTJ 구조물(205)이 예를 들어, 300℃ 이상의 고온에 노출되는 경우, 캐핑막 패턴(257)에 포함된 탄탈륨은 제2 터널 배리어막(245)에서 발생한 과도 산소를 흡수하는데 효과적이지 못하다. 즉, 캐핑막 패턴(257)이 포함하는 탄탈륨은 산화막 형성 에너지가 높으며, 이에 따라 상기 과도 산소가 캐핑막 패턴(257)에 의해 흡수되지 못하고, 자유막 패턴(235)과 제1 터널 배리어막 패턴(225)의 계면 부근으로 이동하여 자유막 패턴(235)의 결정성을 약화시킬 수 있다. 그 결과, MTJ 구조물(205)의 TMR이 높게 유지되기 어렵다.
도 3 내지 도 5는 예시적인 실시예들에 따른 자기 터널 접합(Magnetic Tunnel Junction, MTJ) 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 기판(100)상에 하부 전극막(110), 고정막(210), 제1 터널 배리어 막(220), 자유막(230), 제2 터널 배리어 막(240), 캐핑막(250) 및 상부 전극막(260)을 순차적으로 형성한다.
기판(100)은 실리콘, 게르마늄과 같은 반도체 물질을 포함하는 반도체 기판, 실리콘-온-인슐레이터(Silicon-On-Insulator: SOI) 기판, 게르마늄-온-인슐레이터(Germanium-On-Insulator: GOI) 기판, 혹은 절연 물질을 포함하는 절연 기판일 수 있다.
고정막(210)은 예를 들어, 코발트 붕소 철(CoFeB), 코발트 철(CoFe), 니켈 철(NiFe) 등과 같은 강자성 물질을 포함하도록 형성할 수 있으며, 자유막(230)은 예를 들어, 코발트 붕소 철(CoFeB)과 같은 강자성 물질을 포함하도록 형성할 수 있다. 제1 터널 배리어막(220) 및 제2 터널 배리어막(240)은 각각 예를 들어, 마그네슘 산화물(MgO), 알루미늄 산화물(AlOx) 등과 같은 금속 산화물, 금속 질화물 또는 금속 산질화물을 포함하도록 형성할 수 있다.
캐핑막(250)은 산화막 형성 에너지가 탄탈륨보다 작은 금속, 예를 들어, 마그네슘, 하프늄, 알루미늄, 티타늄, 베릴륨, 터븀, 지르코늄 등을 포함하도록 형성할 수 있다. 또한, 캐핑막(250)은 알루미늄보다 높은 녹는점을 갖는 금속, 예를 들어 티타늄, 마그네슘, 하프늄 등을 포함하도록 형성할 수 있다. 예시적인 실시예들에 있어서, 캐핑막(250)은 탄탈륨보다 산화막 형성 에너지가 탄탈륨보다 작고 알루미늄보다 높은 녹는점을 갖는 마그네슘을 포함하도록 형성할 수 있다. 한편, 도시하지는 않았으나, 캐핑막(250)상에 탄탈륨(Ta)과 같은 금속을 포함하는 보호막이 더 형성될 수도 있다.
하부 전극막(110) 및 상부 전극막(260)은 예를 들어, 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta) 등과 같은 금속 및/또는 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등과 같은 금속 질화물을 포함하도록 형성할 수 있다.
도 4를 참조하면, 상부 전극막(260)을 부분적으로 식각하여 상부 전극(265)를 형성하고, 이를 식각 마스크로 이용하여 MTJ 구조물(200)을 형성할 수 있다.
구체적으로, 상부 전극막(260)을 패터닝하여 상부 전극(265)를 형성한 후, 이를 식각 마스크로 이용하여 캐핑막(250), 제2 터널 배리어막(240), 자유막(230), 제1 터널 배리어막(220), 고정막(210) 및 하부 전극막(110)을 순차적으로 패터닝할 수 있다. 이에 따라, 하부 전극(115) 상에 순차적으로 적층된 고정막 패턴(215), 제1 터널 배리어막 패턴(225), 자유막 패턴(235), 제2 터널 배리어막 패턴(245) 및 캐핑막 패턴(255)을 포함하는 MTJ 구조물(200)을 형성할 수 있다.
도 5를 참조하면, 하부 전극(115), MTJ 구조물(200) 및 상부 전극(265)을 둘러싸는 층간 절연막(270)을 형성하고, 상기 층간 절연막(270)상에 배선(280)을 형성할 수 있다.
층간 절연막(270)은 예를 들어, 실리콘 산화물과 같은 산화물을 사용하여 형성될 수 있으며, 배선(280)은 예를 들어, 텅스텐, 알루미늄, 구리 등의 금속, 금속 질화물, 금속 실리사이드 등을 사용하여 고온에서 형성할 수 있다. 예를 들어, 배선(280)의 형성 공정은 300℃ 이상의 온도에서 수행될 수 있다. 예시적인 실시예들에 있어서, 배선(280)은 복수 개로 형성될 수 있다.
예시적인 실시예들에 따른 MTJ 구조물(200)의 캐핑막 패턴(255)은 상기 고온 공정이 수행될 때, 제2 터널 배리어막 패턴(245)에서 발생하는 과도 산소를 흡수할 수 있다. 이에 따라, 제2 터널 배리어막 패턴(245)으로부터 발생하는 상기 과도 산소가 자유막 패턴(235)과 제1 터널 배리어막 패턴(225)의 계면 부근으로 이동하지 않으므로, MTJ 구조물(200)은 높은 TMR을 유지할 수 있다.
도 6 내지 도 28은 예시적인 실시예들에 따른 자기 저항 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 기판(300) 상부에 불순물들을 주입하여 불순물 영역(303)을 형성한 후, 기판(300) 상부에 소자 분리막 패턴(310)을 형성한다. 이때, 기판(300)에서 소자 분리막 패턴(310)이 형성된 부분은 필드 영역으로 정의될 수 있고, 소자 분리막 패턴(310)이 형성되지 않은 부분은 액티브 영역으로 정의될 수 있으며, 이에 따라 기판(300)은 상기 액티브 영역 및 상기 필드 영역으로 구분될 수 있다.
기판(300)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, 실리콘 온 인슐레이터(Silicon On Insulator: SOI) 기판, 게르마늄 온 인슐레이터(Germanium On Insulator: GOI) 기판 등일 수 있다.
불순물 영역(303)은 기판(300) 상에 이온 주입 공정을 수행함으로써 형성할 수 있고, 예를 들어, 인, 비소와 같은 n형 불순물들, 혹은 붕소, 갈륨과 같은 p형 불순물들을 포함하도록 형성할 수 있다. 한편, 불순물 영역(303)은 후속하여 형성되는 게이트 구조물(360)과 함께 트랜지스터로 정의될 수 있으며, 이때 불순물 영역(303)은 상기 트랜지스터의 소스/드레인 영역으로 제공될 수 있다.
소자 분리막 패턴(310)은 기판(300) 상부에 제1 트렌치(도시되지 않음)를 형성하고, 상기 제1 트렌치를 충분히 채우도록 기판(300) 상에 소자 분리막을 형성한 후, 기판(300) 상면이 노출될 때까지 상기 소자 분리막을 평탄화함으로써 형성할 수 있다. 상기 소자 분리막은 예를 들어, 실리콘 산화물과 같은 산화물을 포함하도록 형성할 수 있다.
한편, 경우에 따라서는 불순물 영역(303)을 형성한 후 소자 분리막 패턴(310)을 형성하지 않고, 소자 분리막 패턴(310)을 형성한 이후에 불순물 영역(303)을 형성할 수도 있다.
이후, 기판(300) 상에 이의 상면을 부분적으로 노출시키는 제1 마스크(320)를 형성하고, 이를 식각 마스크로 사용하여 기판(100) 상부를 부분적으로 제거하여 제2 트렌치(305)를 형성한다.
제2 트렌치(305)는 기판(300) 상면에 평행한 제1 방향으로 연장되도록 형성될 수 있으며, 기판(300) 상면에 평행하고 상기 제1 방향에 실질적으로 수직한 제2 방향을 따라 복수 개로 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 트렌치(305)는 소자 분리막 패턴(310)에 의해 구분되는 상기 각 액티브 영역 내에 2개가 형성될 수 있다.
도 7을 참조하면, 제2 트렌치(305)의 내벽 상에 게이트 절연막(330)을 형성하고, 게이트 절연막(330) 및 제1 마스크(320) 상에 제2 트렌치(305)를 충분히 매립하도록 게이트 전극막(340)을 형성한다.
예시적인 실시예들에 있어서, 게이트 절연막(330)은 제2 트렌치(305)에 의해 노출된 기판(300) 상부에 열산화 공정 또는 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정을 수행함으로써 형성할 수 있다. 이에 따라, 게이트 절연막(330)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함하도록 형성될 수 있다.
게이트 전극막(340)은 예를 들어 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta) 등과 같은 금속, 예를 들어 텅스텐 질화물(WN), 티타늄 질화물(TiN), 타탈륨 질화물(TaN) 등과 같은 금속 질화물 및/또는 금속 실리사이드를 포함하도록 형성할 수 있다.
도 8을 참조하면, 게이트 전극막(340)의 상부를 제거하여, 제2 트렌치(305) 내부를 부분적으로 채우는 게이트 전극(345)을 형성하고, 제2 트렌치(305)의 나머지 부분을 매립하는 제1 캐핑막(350)을 게이트 전극(345), 게이트 절연막(330) 및 제1 마스크(320) 상에 형성한다.
예시적인 실시예들에 있어서, 게이트 전극막(340)은 화학 기계적 연마(Chemical Mechenical Polishing, CMP) 공정 및/또는 에치 백(Etch Back) 공정을 통해 제거할 수 있다. 이에 따라, 게이트 전극(345)은 제2 트렌치(305) 하부에서 상기 제1 방향으로 연장되고, 상기 제2 방향으로 복수 개가 형성될 수 있다. 한편, 게이트 전극(345) 형성 시, 게이트 절연막(330)의 상부도 함께 제거될 수 있다. 이에 따라, 게이트 절연막(330)은 상기 제2 트렌치의 하부 내벽 상에서 게이트 전극(345)의 측벽 및 저면을 감싸도록 형성될 수도 있다.
제1 캐핑막(350)은 예를 들어, 실리콘 질화물과 같은 질화물을 포함하도록 형성할 수 있다.
도 9를 참조하면, 기판(300)의 상면이 노출될 때까지 제1 캐핑막(350)의 상부 및 제1 마스크(320)를 예를 들어, 화학 기계적 연마(CMP) 공정을 통해 제거한다. 이에 따라, 제2 트렌치(305) 상부를 채우는 제1 캐핑막 패턴(355)이 형성될 수 있으며, 제1 캐핑막 패턴(355)은 상기 제1 방향으로 연장되고 상기 제2 방향으로 복수 개가 형성될 수 있다.
한편, 게이트 절연막(330), 게이트 전극(345) 및 제1 캐핑막 패턴(355)은 게이트 구조물(360)을 형성할 수 있다. 즉, 게이트 구조물(360)은 제2 트렌치(305)를 채우는 매립 게이트 구조물로 형성될 수 있고, 상기 제1 방향을 따라 연장되고 상기 제2 방향을 따라 복수 개가 형성될 수 있다. 예시적인 실시예들에 있어서, 게이트 구조물(360)은 상기 각 액티브 영역 내에 2개가 형성될 수 있다.
도 10을 참조하면, 기판(300) 상에 식각 저지막(430), 제1 층간 절연막(440), 실리콘-온-하드마스크(Silicon-On-Hardmask: SOH)막(450), 실리콘 산질화막(460) 및 제1 포토레지스트 패턴(470)을 순차적으로 형성한다.
식각 저지막(430)은 예를 들어 실리콘 질화물과 같은 질화물을 사용하여 형성할 수 있고, 제1 층간 절연막(440)은 예를 들어 비피에스지(BPSG), 유에스지(USG) 및 에스오지(SOG) 등과 같은 산화물을 포함하도록 형성할 수 있다. 한편, 제1 층간 절연막(440) 부분은 이후 수행되는 공정들에서 대부분 제거될 수 있으며, 이에 따라 일종의 희생막으로서 기능할 수 있다.
제1 포토레지스트 패턴(470)은 실리콘 산질화막(460)의 상면을 부분적으로 노출시키는 제1 개구들(475)을 포함하도록 형성할 수 있다. 이때, 제1 개구들(475)은 상기 제1 방향으로 각각 연장되고, 상기 제2 방향을 따라 복수 개로 형성될 수 있다. 예시적인 실시예들에 있어서, 각 제1 개구들(475)은 상기 각 액티브 영역들 내에서 서로 인접하는 2개의 게이트 구조물들(360) 및 이들 사이의 기판(300) 부분에 오버랩 될 수 있다.
도 11을 참조하면, 제1 포토레지스트 패턴(470)을 식각 마스크로 사용하여, 실리콘 산질화막(460) 및 SOH 막(450)을 순차적으로 식각한다. 이에 따라, 실리콘 산질화막 패턴 및 SOH 막 패턴(455)이 형성될 수 있으며, 이때 SOH 막 패턴(455)은 제1 층간 절연막(440)의 상면을 부분적으로 노출시키는 제2 개구들(457)을 포함하도록 형성될 수 있다. 한편, 상기 실리콘 산질화막 패턴은 SOH 막 패턴(455) 형성 이후, 예를 들어 습식 식각 공정을 통해 제거할 수 있다.
도 12를 참조하면, SOH 막 패턴(455)을 식각 마스크로 사용하여 제1 층간 절연막(440)을 식각한다. 이에 따라, 제1 층간 절연막(440)이 부분적으로 제거되어 제3 개구들(441)을 갖는 제1 층간 절연막 패턴(445)이 형성될 수 있고, 식각 저지막(430) 상면이 부분적으로 노출될 수 있다.
도 13을 참조하면, 각 제3 개구들(441)의 측벽 상에 제1 스페이서(480)를 형성한다.
제1 스페이서(480)는 제3 개구들(441)의 측벽, 상기 노출된 식각 저지막(430)의 상면 및 제1 층간 절연막 패턴(445)의 상면 상에 제1 스페이서막을 형성하고, 이를 이방성 식각함으로써 형성할 수 있다. 이에 따라, 제1 스페이서(480)는 상기 각 액티브 영역에 2개가 형성될 수 있고, 각각의 제1 스페이서들(480)은 예를 들어 게이트 구조물(360)에 오버랩 되도록 형성될 수 있다. 한편, 제3 개구(441)가 상기 제1 방향으로 연장되고 상기 제2 방향으로 복수 개 형성됨에 따라, 제1 스페이서(480)는 상기 제1 방향으로 연장되고 상기 제2 방향으로 복수 개가 형성될 수 있다. 상기 제2 스페이서막은 예를 들어, 실리콘 질화물과 같은 질화물을 포함하도록 형성할 수 있다.
도 14를 참조하면, 제1 층간 절연막 패턴(445)의 일부 상에 제2 마스크(490)를 형성하고, 제2 마스크(490)에 의해 커버되지 않은 제1 층간 절연막 패턴(445) 부분을 제거함으로써, 식각 저지막(430)의 일부 상면을 노출시키는 제4 개구들(443)을 형성한다.
상기 노출된 제1 층간 절연막 패턴(445) 부분은 예를 들어, 습식 식각 공정을 수행함으로써 제거될 수 있다.
반면, 제1 스페이서들(480)은 기판(300) 상에 잔류하여 상기 제2 방향을 따라 이격될 수 있다.
도 15를 참조하면, 제2 마스크(490)를 제거한 후, 제1 스페이서들(480)에 접촉하는 제2 스페이서들(485)을 기판 상에 형성한다.
예시적인 실시예들에 있어서, 제2 스페이서들(485)은 제1 스페이서(480)를 커버하는 제2 스페이서막을 식각 저지막(430) 및 제1 층간 절연막 패턴(445) 상에 형성한 후, 이를 이방성 식각함으로써 형성할 수 있다. 상기 제2 스페이서막은 예를 들어 실리콘 산화물과 같은 산화물을 포함하도록 형성할 수 있고, 이에 따라 제1 층간 절연막 패턴(445)에 접촉하는 상기 제2 스페이서막 부분은 제1 층간 절연막 패턴(445)과 병합될 수도 있다.
예시적인 실시예들에 있어서, 제2 스페이서(485)는 상기 각 액티브 영역에서 상기 제2 방향으로 이격된 2개의 제1 스페이서(480) 사이 공간은 완전히 채울 수 있고, 제4 개구(443)를 정의하는 인접한 2개의 제2 스페이서(480) 사이 공간은 부분적으로 채울 수 있다. 즉, 제4 개구(443)에 의해 노출된 식각 저지막(430) 상면 일부는 제2 스페이서(485)에 의해 커버되지 않고 노출될 수 있다.
도 16을 참조하면, 각 제4 개구들(443)의 나머지 부분을 채우는 충전막(500)을 식각 저지막(430), 제1 스페이서들(480), 제2 스페이서들(485) 및 제1 층간 절연막 패턴(445) 상에 형성한다.
예시적인 실시예들에 있어서, 충전막(500)은 제1 스페이서들(480)과 실질적으로 동일한 물질, 즉 예를 들어 실리콘 질화물과 같은 질화물을 포함하도록 형성할 수 있다.
도 17을 참조하면, 충전막(500) 상부, 제1 및 제2 스페이서들(480, 485)의 상부 및 제1 층간 절연막 패턴(445)의 상부를 평탄화하여 제1 및 제2 패턴들(505, 487)을 형성한 후, 제2 캐핑막(510) 및 제3 캐핑막(515)을 순차적으로 형성한다.
예시적인 실시예들에 있어서, 상기 평탄화 공정은 화학 기계적 연마(CMP) 공정 및/또는 에치 백 공정을 통해 수행될 수 있다.
한편, 상기 평탄화 공정에 의해, 제1 스페이서들(480) 및 충전막(500)은 제1 패턴들(505)로 변환될 수 있고, 제2 스페이서들(485)은 제2 패턴들(487)로 변환될 수 있다. 그러므로 각 제1 및 제2 패턴들(505, 487)은 상기 제1 방향으로 연장될 수 있으며, 상기 제2 방향을 따라 교대로 반복적으로 형성될 수 있다. 이때, 제1 및 제2 패턴들(505, 487)은 서로 접촉할 수 있다. 예시적인 실시예들에 있어서, 제1 패턴들(505) 중 일부는 게이트 구조물(360)에 오버랩 될 수 있고, 제1 패턴들(505) 중 나머지 일부는 소자 분리막 패턴(310)에 오버랩 될 수 있다. 예시적인 실시예들에 있어서, 제2 패턴들(487)은 게이트 구조물(360)에 인접한 불순물 영역(303)에 오버랩 되도록 형성될 수 있다.
제2 캐핑막(510)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함하도록 형성할 수 있다. 이에 따라, 제2 캐핑막(510)은 제1 및 제2 패턴들(505, 487)의 상면 및 제1 층간 절연막 패턴(445)의 상면을 커버하되, 제2 패턴들(487) 및 제1 층간 절연막 패턴(445)과는 병합될 수도 있다.
제3 캐핑막(515)은 예를 들어, 실리콘 질화물과 같은 질화물을 포함하도록 형성할 수 있다.
도 18을 참조하면, 제3 캐핑막(515) 상에 제2 포토레지스트 패턴(525)을 형성한 후, 이를 식각 마스크로 사용하여 제2 및 제3 캐핑막(510, 515) 부분 및 그 하부의 제1 및 제2 패턴들(505, 487) 상부를 식각함으로써 리세스들(507)을 형성한다.
예시적인 실시예들에 있어서, 제2 포토레지스트 패턴(525)은 제3 캐핑막(515) 상면을 부분적으로 노출시키는 제5 개구(527)를 포함하도록 형성할 수 있고, 제5 개구(527)는 상기 제1 방향으로 각각 연장되고 상기 제2 방향을 따라 복수 개로 형성될 수 있다. 이때, 제5 개구들(527)은 상기 각 액티브 영역들 내에서 서로 인접하는 게이트 구조물들(360) 사이의 기판(300) 상에 형성된 제2 패턴들(487) 및 이에 인접하는 제1 패턴들(505) 일부에 오버랩 될 수 있다. 그러므로 리세스들(507)에 의해, 상기 각 액티브 영역들 내에서 서로 인접하는 게이트 구조물들(360) 사이의 기판(300) 상에 형성된 제2 패턴들(487)이 노출될 수 있다.
도 19를 참조하면, 제2 포토레지스트 패턴(525)을 제거한 후, 제2 및 제3 캐핑막들(510, 515)의 측벽 및 리세스(507)에 의해 노출된 제1 패턴들(505)의 상부 측벽 상에 식각 방지막 패턴(529)을 형성한다.
식각 방지막 패턴(529)은 리세스(507)의 내벽 및 제3 캐핑막(515)의 상면 상에 식각 방지막을 형성한 후, 이를 이방성 식각함으로써 형성할 수 있다. 이에 따라, 식각 방지막 패턴(529)은 제2 및 제3 캐핑막들(510, 155)의 측벽을 커버하도록 형성될 수 있다.
식각 방지막 패턴(529)은 제1 패턴들(505) 혹은 제3 캐핑막(515)과 실질적으로 동일한 물질, 예를 들어 실리콘 질화물과 같은 질화물을 포함하도록 형성할 수 있다. 이에 따라, 식각 방지막 패턴(529)은 제1 패턴들(505) 혹은 제3 캐핑막(515)과 병합될 수도 있고, 특히 제2 패턴들(487) 혹은 제2 캐핑막(510)보다 큰 식각 선택비를 가질 수 있다. 그러므로 식각 방지막 패턴(529)은 이후 수행되는 제2 패턴들(487)에 대한 습식 식각 공정 시, 제2 캐핑막(510)이 식각되는 것을 방지할 수 있다.
이후, 리세스들(507)에 의해 노출된 제2 패턴들(487) 및 그 하부의 식각 저지막(430) 부분을 제거하여, 기판(300) 상부를 노출시키며 각 리세스들(507)에 연통되는 제 6 개구들(447)을 형성한다. 상기 노출된 제2 패턴들(487)은 예를 들어 습식 식각 공정을 수행함으로써 제거할 수 있고, 상기 식각 저지막(430) 부분은 예를 들어 건식 식각 공정을 수행함으로써 제거할 수 있다.
각 제6 개구들(447)은 상기 제1 방향을 따라 연장되도록 형성될 수 있다. 한편, 리세스(507) 및 이에 연통되는 제6 개구들(447)은 설명의 편의상 '제 7 개구'로 참조될 수도 있다.
도 20을 참조하면, 각 제6 개구들(447)을 채우는 소스 라인(530)을 형성하고, 소스 라인(530) 상에 각 리세스들(507)을 채우는 제4 캐핑막 패턴(540)을 형성한다.
소스 라인(530)은 제6 개구들(447) 및 리세스들(507)을 채우도록 상기 노출된 기판(300) 상부에 제1 도전막을 형성하고, 상기 제1 도전막 상부를 부분적으로 제거함으로써 형성할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 도전막은 각 리세스들(507) 내에 형성된 부분이 제거될 수 있다. 이에 따라, 소스 라인(530)은 상기 제1 방향으로 연장되고 상기 제2 방향을 따라 복수 개로 형성될 수 있으며, 상기 제7 개구의 하부를 채울 수 있다. 상기 제1 도전막은 예를 들어, 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta) 등의 금속 혹은 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등의 금속 질화물을 포함하도록 형성할 수 있다.
제4 캐핑막 패턴(540)은 소스 라인들(530), 식각 방지막 패턴들(529) 및 제3 캐핑막(515) 상에 각 리세스들(507)을 채우도록 제4 캐핑막을 형성하고, 제2 캐핑막(510)의 상면이 노출될 때까지 상기 제4 캐핑막의 상부 및 제3 캐핑막(515)을 평탄화함으로써 형성할 수 있다. 이때, 상기 평탄화 공정에 의해 제3 캐핑막(515)은 모두 제거될 수 있으며, 제4 캐핑막 패턴(540)은 상기 제7 개구의 상부를 채울 수 있다. 상기 제4 캐핑막은 예를 들어 실리콘 질화물과 같은 질화물을 포함하도록 형성할 수 있고, 따라서 제4 캐핑막 패턴(540)은 제1 패턴들(505) 및/또는 식각 방지막 패턴들(529)과 병합될 수도 있다.
이후, 기판(300) 상에 제3 마스크(도시하지 않음)를 형성한 후, 이를 식각 마스크로 사용하여 제2 캐핑막(510) 및 제2 패턴들(487)을 식각한다. 예시적인 실시예들에 있어서, 상기 식각 공정은 건식 식각 공정을 통해 수행될 수 있으며, 이때 제2 패턴들(487) 하부의 식각 저지막(430) 및 기판(300) 일부도 함께 제거되어, 기판(300) 상부를 노출시키는 제8 개구들(도시하지 않음)이 형성될 수 있다.
이후, 상기 제8 개구들을 채우는 충분히 채우는 제1 절연막(도시하지 않음)을 기판(300), 제1 패턴들(505), 제4 캐핑막 패턴(540) 및 상기 제3 마스크 상에 형성한 후, 상기 제3 마스크의 상부가 제거될 때까지 상기 제1 절연막의 상부를 평탄화함으로써, 제3 패턴들(도시하지 않음)을 형성한다. 상기 제1 절연막은 예를 들어 실리콘 질화물과 같은 질화물을 포함하도록 형성할 수 있고, 따라서 제1 패턴들(505), 제4 캐핑막 패턴(540), 식각 방지막 패턴(529) 및 제2 캐핑막(510)과 병합될 수도 있다. 예시적인 실시예들에 있어서, 상기 각 제3 패턴들은 상기 제2 방향으로 연장될 수 있으며, 상기 제1 방향을 따라 복수 개가 형성될 수 있다.
도 21을 참조하면, 제2 캐핑막(510), 제4 캐핑막 패턴(540) 및 식각 방지막 패턴(528)의 일부 및 상기 제3 패턴들 상에 제3 포토레지스트 패턴(570)을 형성한 후, 이에 커버되지 않은 제2 캐핑막(510) 부분 및 그 하부의 제2 패턴들(487)을 식각한다.
제2 캐핑막(510) 부분 및 그 하부의 제2 패턴들(487)은 제1 패턴들(505), 상기 제3 패턴들, 제4 캐핑막 패턴(540) 및 식각 방지막 패턴(529)과는 다른 식각 선택비를 갖는 물질, 즉 예를 들어 실리콘 산화물과 같은 산화물을 포함할 수 있기 때문에, 예시적인 실시예들에 있어서, 이들은 습식 식각 공정을 통해 제거할 수 있다.
이후, 상기 식각 공정에 의해 노출된 식각 저지막(430) 부분을 예를 들어 건식 식각 공정을 통해 제거함으로써, 기판(300) 상면을 노출시키는 제9 개구들(448)을 형성할 수 있다.
도 22를 참조하면, 제3 포토레지스트 패턴(570)을 예를 들어 습식 식각 공정을 통해 제거하고, 각 제9 개구들(448)을 채우는 콘택 플러그(580) 및 패드막(590)을 동시에 형성한다.
콘택 플러그들(580) 및 패드막들(590)은 각 제9 개구들(448)을 채우는 제2 도전막을 기판(300), 제1 패턴들(505), 상기 제3 패턴들, 제4 캐핑막 패턴(540) 및 식각 방지막 패턴(529) 상에 형성하고, 제4 캐핑막 패턴(540)의 상면이 노출될 때까지 상기 제2 도전막 상부를 평탄화함으로써 형성할 수 있다. 이때, 상기 평탄화된 제2 도전막의 상부는 패드막(590)으로 기능할 수 있고, 상기 평탄화된 제2 도전막의 하부는 콘택 플러그(580)로 기능할 수 있다. 즉, 콘택 플러그(580) 및 패드막(590)은 하나의 공정에서 실질적으로 동일한 물질을 포함하도록 동시에 형성되며, 이에 따라 셀프-얼라인 되도록 형성될 수 있다. 또한, 콘택 플러그(580)와 패드막(590)을 별도의 공정을 통해 각각 형성하지 않기 때문에, 미세 패턴 형성을 위한 식각 공정을 줄일 수 있다. 상기 제2 도전막은 예를 들어, 금속 및/또는 도핑된 폴리실리콘을 포함하도록 형성될 수 있다.
콘택 플러그들(580)은 상기 제1 및 제2 방향을 따라 복수 개로 형성될 수 있으며, 불순물 영역(303)과 접촉하도록 형성될 수 있다. 예시적인 실시예들에 있어서, 패드막(590)의 상면은 상기 제3 패턴, 제4 캐핑막 패턴(540) 및 식각 방지막 패턴(529)의 상면과 실질적으로 동일한 높이로 형성될 수 있다.
도 23을 참조하면, 패드막들(590), 제4 캐핑막 패턴들(540) 및 식각 방지막 패턴들(529)상에 제4 마스크(600)를 형성한 후, 이를 식각 마스크로 사용하여 패드막들(590)을 식각한다. 이에 따라, 제 10 개구(597)에 의해 서로 분리된 패드들(595)이 형성될 수 있다.
예시적인 실시예들에 있어서, 제4 마스크(600)는 제1 패턴들(505) 상의 패드막(590) 부분을 노출시키도록 형성될 수 있다. 그러므로 상기 식각 공정에 의해 각 패드막들(590)은 2개의 패드들(595)로 분리될 수 있으며, 제 10 개구들(597)은 제1 패턴들(505)의 상면을 노출시킬 수 있다. 이때, 각 패드들(595)은 상기 제2 방향으로의 폭이 각 콘택 플러그들(580)의 폭보다 크도록 형성될 수 있다.
도 24를 참조하면, 제10 개구(597)를 채우는 분리막 패턴(610)을 형성한다.
분리막 패턴(610)은 제4 마스크(600)를 제거한 후, 기판(300) 상에 제10 개구(597)를 채우는 제2 절연막을 상기 제3 패턴들, 패드들(595), 제4 캐핑막 패턴들(540) 및 식각 방지막 패턴들(529) 상에 형성하고, 상기 제2 절연막 상부를 평탄화함으로써 형성할 수 있다. 상기 제2 절연막은 예를 들어, 실리콘 질화물과 같은 질화물을 포함하도록 형성할 수 있다.
도 25를 참조하면, 도 4를 참조하여 설명한 공정과 동일하거나 유사한 공정을 수행하여 각 패드들(595)의 상면에 접촉하며 순차적으로 적층된 하부 전극(625), 자기터널접합(Magnetic Tunnel Junction: MTJ) 구조물(700) 및 상부 전극(765)을 형성한다. 예시적인 실시예들에 있어서, MTJ 구조물(700)은 순차적으로 적층된 고정막 패턴(715), 제1 터널 배리어막 패턴(725), 자유막 패턴(735), 제2 터널 배리어막 패턴(745), 제5 캐핑막 패턴(755)을 포함할 수 있다. 이때, MTJ 구조물(700)은 하부 전극(625)을 통해 패드(595)와 전기적으로 연결될 수 있으며, 따라서 기판(300)의 불순물 영역(303)과 전기적으로 연결될 수 있다.
구체적으로, 하부 전극(625), MTJ 구조물(700) 및 상부 전극(765)은 패드들(595), 분리막 패턴들(610), 제4 캐핑막 패턴들(540) 및 식각 방지막 패턴들(529) 상에 하부 전극막, 고정막, 제1 터널 배리어막, 자유막, 제2 터널 배리어막, 제5 캐핑막 및 상부 전극막을 순차적으로 형성한 후, 상기 상부 전극막을 식각하여 상부 전극(765)을 형성하고, 이를 식각 마스크로 사용하여 상기 자유막, 상기 터널 배리어막, 상기 고정막 구조물 및 상기 하부 전극막을 순차적으로 패터닝함으로써 형성할 수 있다. 이에 따라, 하부 전극(625) 및 MTJ 구조물들(700)은 상기 제1 및 제2 방향들을 따라 이격되도록 복수 개가 형성될 수 있으며, 특히 1개의 하부 전극(625) 및 1개의 MTJ 구조물(700)은 1개의 패드(595)에 오버랩 되도록 형성될 수 있다.
상기 하부 전극막 및 상기 상부 전극막은 도전성 물질을 포함하도록 형성할 수 있으며, 예를 들어, 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta) 등과 같은 금속 및/또는 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등과 같은 금속 질화물을 포함하도록 형성할 수 있다. 일 실시예에 있어서, 상기 하부 전극막 및 상기 상부 전극막은 실질적으로 동일한 물질을 포함하도록 형성할 수 있다.
고정막 패턴(715)은 상기 하부 전극막의 상면과 접촉하도록 형성될 수 있으며, 코발트 붕소 철(CoFeB), 코발트 철(CoFe) 혹은 니켈철(NiFe) 등과 같은 강자성 물질을 포함하도록 형성할 수 있다. 한편, 자유막 패턴(735)은 코발트 붕소 철(CoFeB)등과 같은 강자성 물질을 포함하도록 형성할 수 있다. 제1 배리어막 패턴(725) 및 제2 배리어막 패턴(745)은 금속 산화물, 금속 질화물 또는 금속 산질화물을 포함하도록 형성할 수 있으며, 예를 들어 마그네슘 산화물(MgO) 또는 알루미늄 산화물(AlOx)을 포함하도록 형성할 수 있다.
제5 캐핑막 패턴(755)은 산화막 형성 에너지가 탄탈륨보다 작은 금속, 예를 들어, 마그네슘, 하프늄, 알루미늄, 티타늄, 베릴륨, 터븀, 지르코늄 등을 포함하도록 형성할 수 있다. 또한, 제5 캐핑막 패턴(755)은 알루미늄보다 녹는점이 높은 금속, 예를 들어 티타늄, 마그네슘, 하프늄 등을 포함하도록 형성할 수 있다. 예시적인 실시예들에 있어서, 제5 캐핑막 패턴(755)은 산화막 형성 에너지가 탄탈륨보다 작고 알루미늄보다 녹는점이 높은 마그네슘을 포함하도록 형성할 수 있다. 도시하지는 않았으나, 제5 캐핑막 패턴(755)상에 탄탈륨(Ta)과 같은 금속을 포함하는 보호막이 더 형성될 수도 있다.
하부 전극(625) 및 상부 전극(765)은 도전성 물질을 포함하도록 형성할 수 있으며, 예를 들어, 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta) 등과 같은 금속 및/또는 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등과 같은 금속 질화물을 포함하도록 형성할 수 있다. 일 실시예에 있어서, 상기 하부 전극 및 상기 상부 전극은 실질적으로 동일한 물질을 포함하도록 형성할 수 있다.
이 밖에, MTJ 구조물(700)의 구성은 예시적으로 설명한 상기 구성에 한정되지 않으며, 다양한 변형 실시예들이 가능하다.
도 26을 참조하면, 하부 전극(625), MTJ 구조물(700) 및 상부 전극(765)을 커버하는 제2 층간 절연막(770)을 형성하고, 상부 전극(765)의 상면이 노출될 때까지 제2 층간 절연막(770)의 상부를 평탄화한 뒤, 상부 전극(765)과 접촉하는 비트 라인(800)을 제2 층간 절연막(770) 상에 형성한다.
제2 층간 절연막(770)은 예를 들어, 비피에스지(BPSG), 유에스지(USG) 및 에스오지(SOG) 등과 같은 산화물을 포함하도록 형성할 수 있다.
비트 라인(800)은 제2 층간 절연막(770) 상에 제3 도전막을 형성하고, 이를 부분적으로 식각함으로써 형성할 수 있다. 상기 제3 도전막은 예를 들어, 금속, 금속 질화물 및/또는 금속 실리사이드를 포함하도록 형성할 수 있다. 예시적인 실시예들에 있어서, 비트 라인(800)은 상기 제2 방향으로 연장되고 상기 제1 방향을 따라 복수 개가 형성될 수 있다.
한편, MTJ 구조물(720)은 이후, 후속되는 공정에서 고온에 노출될 수 있다. 예를 들어, 자유막 패턴(735)의 결정성을 높이기 위한 열처리 공정 및/또는 비트 라인(800)과 전기적으로 연결되는 배선(도시되지 않음) 형성 시 수행되는 어닐링(Annealing) 공정은 300℃ 이상의 온도에서 수행될 수 있다. 이때, MTJ 구조물(700)의 제 2 터널 배리어막 패턴(745)에서 발생하는 과도 산소가 제5 캐핑막 패턴(755)에 의해 흡수될 수 있으며, 자유막 패턴(735)과 제1 터널 배리어막 패턴(725)의 계면 부근으로 이동하지 않을 수 있다. 이에 따라, 자유막 패턴(735)의 결정성 열화가 방지될 수 있을 뿐만 아니라, MTJ 구조물(700)의 TMR이 높게 유지될 수 있다.
100, 300: 기판 115: 하부 전극
200: MTJ 구조물 215: 고정막 패턴
225: 제1 터널 배리어막 패턴 235: 자유막 패턴
245: 제2 터널 배리어막 패턴 255: 캐핑막 패턴
265: 상부 전극 270: 층간 절연막
280: 배선
305: 제2 트렌치 303: 불순물 영역
310: 소자 분리막 패턴 320, 490, 600: 제1, 2, 4 마스크
330: 게이트 절연막 340: 게이트 전극막
345: 게이트 전극 507: 리세스
355, 540: 제1 및 제4 캐핑막 패턴 360: 게이트 구조물
430: 식각 저지막 450, 455: SOH막, SOH막 패턴
440, 770: 제1 및 제2 층간 절연막 445: 제1 층간 절연막 패턴
460: 실리콘 산질화막 480, 485: 제1 및 제2 스페이서
475, 457, 441, 443, 527, 447, 448, 597: 제1, 2, 3, 4, 5, 6, 9, 10 개구
470, 525, 570: 제1 내지 제3 포토레지스트 패턴
350, 510, 515: 제1 내지 제3 캐핑막
500: 충전막 529: 식각 방지막 패턴
505, 487: 제1 및 제2 패턴 530: 소스 라인
580: 콘택 플러그 590, 595: 패드막, 패드
625: 하부전극
700: MTJ 구조물 715: 고정막 패턴
725: 제1 터널 배리어막 패턴 735: 자유막 패턴
745: 제2 터널 배리어막 패턴 755: 제 5 캐핑막 패턴
765: 상부 전극 770: 제2 층간 절연막
800: 비트 라인

Claims (10)

  1. 기판 상에 형성된 고정막 패턴;
    상기 고정막 패턴 상에 형성된 제1 터널 배리어막 패턴;
    상기 제1 터널 배리어막 패턴 상에 형성된 자유막 패턴;
    상기 자유막 패턴 상에 형성되며, 금속 산화물을 포함하는 제2 터널 배리어막 패턴; 및
    상기 제2 터널 배리어막 패턴 상에 형성되어 산화막 형성 에너지가 탄탈륨보다 작은 금속을 포함하는 캐핑막 패턴을 구비하는 자기 저항 메모리 장치.
  2. 제1항에 있어서, 상기 캐핑막 패턴은 마그네슘, 하프늄, 알루미늄, 티타늄, 베릴륨, 터븀, 지르코늄으로 구성된 그룹에서 선택된 하나를 포함하는 것을 특징으로 하는 자기 저항 메모리 장치.
  3. 제2항에 있어서, 상기 캐핑막 패턴은 알루미늄보다 녹는점이 높은 금속을 포함하는 것을 특징으로 하는 자기 저항 메모리 장치.
  4. 제1항에 있어서, 상기 캐핑막 패턴은 상기 제2 터널 배리어막 패턴으로부터 생성되는 산소를 흡수하는 것을 특징으로 하는 자기 저항 메모리 장치.
  5. 제4항에 있어서, 상기 캐핑막 패턴은 상기 제2 터널 배리어막 패턴이 300℃ 이상의 온도에서 열처리될 때 발생되는 산소를 흡수하는 것을 특징으로 하는 자기 저항 메모리 장치.
  6. 제1항에 있어서, 상기 제1 및 제2 터널 배리어막 패턴들은 산화 마그네슘을 포함하는 것을 특징으로 하는 자기 저항 메모리 장치.
  7. 기판 상에 하부 전극막, 고정막, 제1 터널 배리어막 및 자유막을 순차적으로 형성하는 단계;
    상기 자유막 상에 금속 산화물을 포함하는 제2 터널 배리어 막을 형성하는 단계;
    상기 제2 터널 배리어막 상에 산화막 형성 에너지가 탄탈륨보다 작은 금속을 포함하는 캐핑막을 형성하는 단계;
    상기 캐핑막 상에 상부 전극막을 형성하는 단계;
    상기 상부 전극막을 패터닝하여 상부 전극을 형성하는 단계; 및
    상기 상부 전극을 식각 마스크로 사용하여 상기 캐핑막, 제2 터널 배리어막, 상기 자유막, 상기 제1 터널 배리어막, 상기 고정막 및 상기 하부 전극막을 순차적으로 패터닝하여 각각 캐핑막 패턴, 제2 터널 배리어막 패턴, 자유막 패턴, 제1 터널 배리어막 패턴, 고정막 패턴 및 하부 전극을 형성하는 단계를 포함하는 자기 저항 메모리 장치의 제조 방법.
  8. 제7항에 있어서, 상기 캐핑막 패턴은 마그네슘을 포함하도록 형성되는 것을 특징으로 하는 자기 저항 메모리 장치의 제조 방법.
  9. 제7항에 있어서, 상기 캐핑막 패턴을 형성하는 단계 이후에,
    상기 캐핑막 패턴상에 상부 전극을 형성하는 단계; 및
    상기 상부 전극 상에 배선을 형성하는 단계를 포함하고, 상기 배선을 형성하는 단계는 350℃ 이상의 온도에서 수행되는 것을 특징으로 하는 자기 저항 메모리 장치의 제조 방법.
  10. 제7항에 있어서, 상기 제1 및 제2 터널 배리어막은 산화 마그네슘을 사용하여 형성되는 것을 특징으로 하는 자기 저항 메모리 장치의 제조 방법
KR1020140005869A 2014-01-17 2014-01-17 자기 저항 메모리 장치 및 그 제조 방법 KR20150085911A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140005869A KR20150085911A (ko) 2014-01-17 2014-01-17 자기 저항 메모리 장치 및 그 제조 방법
US14/505,995 US20150207064A1 (en) 2014-01-17 2014-10-03 Methods of manufacturing magnetoresistive random access memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140005869A KR20150085911A (ko) 2014-01-17 2014-01-17 자기 저항 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150085911A true KR20150085911A (ko) 2015-07-27

Family

ID=53545585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140005869A KR20150085911A (ko) 2014-01-17 2014-01-17 자기 저항 메모리 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20150207064A1 (ko)
KR (1) KR20150085911A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564575B2 (en) * 2014-12-30 2017-02-07 Globalfoundries Singapore Pte. Ltd. Dual encapsulation integration scheme for fabricating integrated circuits with magnetic random access memory structures
US10833253B2 (en) * 2016-02-05 2020-11-10 International Business Machines Corporation Low magnetic moment materials for spin transfer torque magnetoresistive random access memory devices
KR102481302B1 (ko) * 2016-09-06 2022-12-27 삼성전자주식회사 자기 메모리 장치의 제조 방법
KR102406277B1 (ko) * 2017-10-25 2022-06-08 삼성전자주식회사 자기 저항 메모리 소자 및 이의 제조 방법
KR20220108989A (ko) 2021-01-28 2022-08-04 삼성전자주식회사 산화 제어층을 갖는 반도체 소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications

Also Published As

Publication number Publication date
US20150207064A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
KR102326547B1 (ko) 자기 저항 메모리 장치 및 그 제조 방법
KR102369523B1 (ko) 자기 저항 메모리 장치 및 그 제조 방법
KR102175040B1 (ko) 반도체 소자 및 그 제조 방법
US10141200B2 (en) Methods of manufacturing semiconductor devices
US11171151B2 (en) Vertical memory devices and methods of manufacturing the same
KR102101407B1 (ko) 자기 저항 메모리 장치 및 그 제조 방법
US10134980B2 (en) Magnetoresistive random access memory device
US20130161722A1 (en) Semiconductor devices and methods of manufacturing the same
US11968824B2 (en) Semiconductor memory devices
KR101882360B1 (ko) 매립 게이트 구조물을 포함하는 반도체 장치 및 그 제조 방법
KR20110086338A (ko) 콘택 플러그를 갖는 반도체소자의 형성방법 및 관련된 소자
KR20150044616A (ko) 반도체 소자의 제조 방법
US10050114B2 (en) Semiconductor device and method of manufacturing the same
US9337418B2 (en) Method of manufacturing a magnetoresistive random access memory device
KR20150015920A (ko) 자기 메모리 장치 및 그 제조 방법
KR20120057818A (ko) 반도체 장치 제조 방법
US20160276575A1 (en) Magnetoresistive random access memory devices and methods of manufacturing the same
KR20150085911A (ko) 자기 저항 메모리 장치 및 그 제조 방법
KR20170082732A (ko) 반도체 장치 및 이의 제조 방법
US9299826B2 (en) Memory device and method of manufacturing the same
KR20170044578A (ko) Mtj 구조물 및 이를 포함하는 자기 저항 메모리 장치
US9318697B2 (en) Methods of detecting an etch by-product and methods of manufacturing a magnetoresistive random access memory device using the same
KR20150015949A (ko) 트랜지스터 및 이의 제조 방법
KR20230146262A (ko) 반도체 장치
US20130341709A1 (en) Semiconductor device with electrode including intervention film

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid