JP2009278461A - スイッチ半導体集積回路 - Google Patents
スイッチ半導体集積回路 Download PDFInfo
- Publication number
- JP2009278461A JP2009278461A JP2008128666A JP2008128666A JP2009278461A JP 2009278461 A JP2009278461 A JP 2009278461A JP 2008128666 A JP2008128666 A JP 2008128666A JP 2008128666 A JP2008128666 A JP 2008128666A JP 2009278461 A JP2009278461 A JP 2009278461A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- signal
- frequency input
- output terminal
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【解決手段】第1の高周波入出力端子101と接地電位との間に、第1のDC信号切替用スイッチ素子22と第1のバイアス抵抗器24とが直列接続されて設けられる一方、第1の高周波入出力端子101と制御回路21との間に、第2のDC信号切替用スイッチ素子23と第2のバイアス抵抗器25が直列接続されて設けられ、第1及び第2のDC信号切替用スイッチ素子22,23は、その導通・非導通が第1乃至第3のスイッチ素子11〜13の動作に連動して制御回路21により制御されて、第1乃至第3のスイッチ素子11〜13のバイアス電圧が必要に応じて変化可能となっている。
【選択図】図1
Description
以下、同図を参照しつつ、この従来回路について説明すれば、スイッチ半導体集積回路は、第1及び第2の高周波入出力端子201,202間に、直列接続された第1及び第2の電界効果トランジスタ203,204を主たる構成要素としてなる第1のスイッチ素子211が設けられる一方、第2の高周波入出力端子202とグランドとの間に、直列接続された電界効果トランジスタ210,211を主たる構成要素としてなる第2のスイッチ素子212が設けられて構成されたものとなっている。
複数の個別高周波入出力端子と、少なくとも1つの共通高周波入出力端子と、前記複数の個別高周波入出力端子と前記共通入出力端子との間にそれぞれ配されてその導通・非導通が外部から制御可能に構成されてなる複数の高周波切替用スイッチ素子と、前記高周波切替用スイッチ素子の動作を制御する制御回路とを具備し、前記制御回路による前記複数の高周波切替用スイッチ素子の動作制御により、前記複数の個別高周波入出力端子の内、所望する一つの個別高周波入出力端子と前記共通高周波入出力端子の内、所望する一つの共通高周波入出力端子との間に信号通過経路を形成可能に構成されてなるスイッチ半導体集積回路であって、
前記共通高周波入出力端子と接地電位との間に、第1のDC信号切替用スイッチ素子と第1の抵抗器とが直列接続されて設けられる一方、前記共通高周波入出力端子と前記制御回路から出力されるスイッチ素子へ印加される電圧と等しい電圧源との間に、第2のDC信号切替用スイッチ素子と第2の抵抗器が直列接続されて設けられ、前記第1及び第2のDC信号切替用スイッチ素子は、その導通・非導通が前記複数の高周波切替用スイッチ素子の導通・非導通に連動可能に構成されてなるものである。
上記構成において、前記制御回路は、通過せしめられる高周波電力が他の信号通過経路に対して相対的に大きい信号通過経路を導通状態とする場合、前記第1のDC信号切替用スイッチ素子を非導通状態とし、前記第2のDC信号切替用スイッチ素子を導通状態とする一方、
通過せしめられる高周波電力が他の信号通過経路に対して相対的に小さい信号通過経路を導通状態とする場合、前記第1のDC信号切替用スイッチ素子を導通状態とし、前記第2のDC信号切替用スイッチ素子を非導通状態とするよう構成されてなるものが好適である。
また、上記構成において、前記複数の個別高周波入出力端子に、外部からの制御により当該個別高周波入出力端子を高周波的に接地するシャントスイッチ素子がそれぞれ接続され、通過せしめられる高周波電力が他の信号通過経路に対して相対的に大きい個別高周波入出力端子に接続される前記シャントスイッチ素子の制御信号を前記第1のDC信号切替スイッチ素子の制御信号と共通とする一方、
通過せしめられる高周波電力が他の信号通過経路に対して相対的に小さい個別高周波入出力端子に接続される前記シャントスイッチ素子の制御信号を前記第2のDC信号切替スイッチ素子の制御信号と共通としてなるよう構成しても好適である。
さらに、上記構成において、通過せしめられる高周波電力が他の信号通過経路に対して相対的に大きい個別高周波入出力端子に接続される高周波切替用スイッチ素子を構成する電界効果トランジスタのゲート幅が、通過せしめられる高周波電力が他の信号通過経路に対して相対的に小さい個別高周波入出力端子に接続される高周波切替用スイッチ素子を構成する電界効果トランジスタのゲート幅より大きく設定されてなるよう構成しても好適である。
また、バイアス電圧の切り替えに用いられるDC信号切替用スイッチ素子の動作を、高周波切替用スイッチ素子の動作に連動するよう構成することで、制御信号の共通化による回路構成の簡素化を図ることができ、そのためチップサイズの増大を軽減できるという効果を奏するものである。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるスイッチ半導体集積回路の第1の構成例について、図1を参照しつつ説明する。
この第1の構成例におけるスイッチ半導体集積回路は、共通端子となる第1の高周波入出力端子101と、個別端子となる第2乃至第4の高周波入出力端子102〜104との間のオン・オフ(導通・非導通)状態を切り替えるSP3T(単極3投)スイッチが構成されたもので、第1〜3のスイッチ素子11〜13と、第1及び第2のDC信号切替用スイッチ素子22,23と、制御回路21とを主たる構成要素として構成されたものとなっている。
すなわち、第1乃至第3のスイッチ素子11〜13は、いずれも2つのFETが直列接続されてなるもので、第1のスイッチ素子11は、FET31a,32aが、第2のスイッチ素子12は、FET31b,32bが、第3のスイッチ素子13は、FET31c,32cが、それぞれドレイン・ソース間が直列となるように直列接続されて構成されたものとなっている。
一方、第1乃至第3のスイッチ素子11〜13の他端は、共に第1のDCカットキャパシタ41を介して第1の高周波入出力端子101に接続されている。
同様に、第2のスイッチ素子12を構成するFET31b,32bのゲートも相互に接続されて、制御回路21から後述するように制御電圧が印加されるようになっている。さらに、第3のスイッチ素子13を構成するFET31c,32cのゲートも相互に接続されて、制御回路21から後述するように制御電圧が印加されるようになっている。
最初に、第1の高周波入出力端子101には図示されないアンテナが接続され、第2の高周波入出力端子102は、900MHz帯のGSM(Global System Mobile Communicatios)の図示されない送信器が接続される送信端子と、第3の高周波入出力端子103は、2GHz帯のWCDMA(Wideband Code Division Multiple Access)の図示されない送信器が接続される送信端子と、第4の高周波入出力端子104は、900MHz帯の図示されないGSM受信器が接続される受信端子と、それぞれ仮定する。
まず、この第1の構成例におけるスイッチ半導体集積回路は、第1及び第2のDC信号切替スイッチ素子22,23の動作を除けば、基本的な動作は、従来回路と同様のものである。
すなわち、制御回路21は、第1の高周波入出力端子101と第2の高周波入出力端子102を信号通過経路とすべく所定の外部制御信号が、第1及び第2の制御回路入力端子62,63に入力されると、制御回路21からは、第1のスイッチ素子11を構成する2つのFET31a,32aをオン状態とするに適する所定の制御電圧、すなわち、FET31a,32aのピンチオフ電圧より高い制御電圧が出力されてFET31a,32aがオン状態とされる。
その結果、第1の高周波入出力端子101と第2の高周波入出力端子102間が導通状態となり信号通過経路とされ、第2の高周波入出力端子102に接続された図示されない送信器から第1の高周波入出力端子101に接続された図示されないアンテナへ高周波信号を伝送することができる。
これによって、第1乃至第3のスイッチ素子11〜13と第1のDCカットキャパシタ41との相互の接続点には、第2のバイアス抵抗器25を介して制御回路21から出力される電圧が印加されることとなる。
すなわち、制御回路21は、第1乃至第3のスイッチ素子11〜13のゲートに印加される制御電圧と等しい電圧を出力する電圧源(図示せず)が内部に設けられており、この電圧源(図示せず)の電圧が、制御回路21に接続された第2のDC信号切替スイッチ素子23の他端に出力され、第1乃至第3のスイッチ素子11〜13と第1のDCカットキャパシタ41との相互の接続点に印加されることとなる。
一方、第2及び第3のスイッチ素子12,13においては、FET31b,32b、31c,32cのゲート・ドレイン間電圧及びゲート・ソース間電圧は、いずれも制御回路21に印加される電源電圧と同一電圧となり、これらFET31b,32b、31c,32cをオフ状態に保つこととなる。そして、このゲート・ドレイン間、ゲート・ソース間における電圧は、先に背景技術の欄で示した式1におけるVCTLである。
制御回路21には、第1の高周波入出力端子101と第3の高周波入出力端子102を信号通過経路とすべく所定の外部制御信号が、第1及び第2の制御回路入力端子62,63に入力されると、制御回路21からは、第2のスイッチ素子12を構成する2つのFET31b,32bをオン状態とするに適する所定の制御電圧、すなわち、FET31b,32bのピンチオフ電圧より高い制御電圧が出力されてFET31b,32bがオン状態とされる。
その結果、第1の高周波入出力端子101と第3の高周波入出力端子103間が導通状態となり信号通過経路とされ、第3の高周波入出力端子103に接続された図示されない送信器から第1の高周波入出力端子101に接続された図示されないアンテナへ高周波信号を伝送することができる。
これによって、第1乃至第3のスイッチ素子11〜13と第1のDCカットキャパシタ41との相互の接続点は、第1のバイアス抵抗器24を介してグランドに接続されることとなる。
まず、図3において、横軸はVCTL(V)を、縦軸はPmax(dBm)を、それぞれ示している。また、同図において、実線により表された特性曲線(同図において「モード1」と表記)は、本発明の実施の形態における第1の高周波入出力端子101と第2の高周波入出力端子102間が導通状態の場合のVCTLの変化に対するPmaxの変化を示す特性曲線であり、二点鎖線により表された特性曲線(同図において「モード2」と表記)は、本発明の実施の形態における第1の高周波入出力端子101と第3の高周波入出力端子103間が導通状態の場合のVCTLの変化に対するPmaxの変化を示す特性曲線である。
一般に半導体スイッチで用いられるVCTLは、特に複雑な回路を設けない限り一定であるため、あるVCTLの値の点でモード1とモード2とを比較するとモード1の方がPmaxを高く設定することができ、この事は、スイッチ半導体集積回路から発生する歪み特性を向上させることを意味する。すなわち、モード2よりもモード1の場合に歪み特性を低減できることとなる。
一方、モード2において、VCTLは低くなるが、送信電力が相対的に低いため、特に問題となるような特性劣化は生じない。
ここで、モード1が選択された場合のスイッチ素子の挿入損失を改善する方法としては、例えば、FETのゲート幅を広げる方法がある。
図1に示された回路構成において、モード1の選択の際に用いられる第1のスイッチ素子11を構成するFET31a,32aの各々のゲート幅を、第2及び第3のスイッチ素子12,13を構成するFET31b,32b、31c,32cに比して広く設定しても良い。これによって、モード1が選択された場合の挿入損失が低減されることとなる。
この第2の構成例におけるスイッチ半導体集積回路は、図1に示された構成例に、さらに、第2乃至第4の高周波入出力端子102〜104の各端子とグランドとの間に、それぞれシャントスイッチ素子を設けた構成としたものである。
本発明の実施の形態においては、第1のシャントスイッチ素子14は、FET33a,34aの直列接続により、第2のシャントスイッチ素子15は、FET33b,34bの直列接続により、第3のシャントスイッチ素子16は、FET33c,34cの直列接続により、それぞれ構成されたものとなっている。
また、第2のシャントスイッチ素子15を構成する33b,34bのゲートには、第2のDC信号切替スイッチ素子23に印加される制御電圧と同一の制御電圧が制御回路21から印加されるようになっている。
さらに、第3のシャントスイッチ素子16を構成するFET33c,34cのゲートには、第1及び第2のシャントスイッチ素子14,15とは別個に、制御回路21から制御電圧が印加されるようになっている。
最初に、第1の高周波入出力端子101と第2の高周波入出力端子102間が信号通過経路として選択された場合、先に述べたように第1のDC信号切替スイッチ素子22には、第1のDC信号切替スイッチ素子22をオフとする制御電圧が、第2のDC信号切替スイッチ素子23には、第2のDC信号切替スイッチ素子23をオンとする制御電圧が、それぞれ印加されるため、第1のシャントスイッチ素子14は、第1のDC信号切替スイッチ素子22同様、オフとされる一方、第2のシャントスイッチ素子15は、第2のDC信号切替スイッチ素子23同様オンとされることとなる。さらに、第3のシャントスイッチ素子16には、制御回路21から、第3のシャントスイッチ素子16をオンとする制御電圧が印加されるようになっている。
一方、第2のDC信号切替スイッチ素子23がオフとされるに伴い、第2のシャントスイッチ素子15もオフ状態となる。そして、第3のシャントスイッチ素子16も、制御回路21から直接印加された制御電圧によりオフとなる。
これによって、信号通過経路を形成する第2のスイッチ素子12に接続された第2のシャントスイッチ素子15のみがオフとされる一方、第1及び第3のシャントスイッチ素子14,16は、オンとされて、第2及び第4の高周波入出力端子102,104と第1の高周波入出力端子101との間での信号漏洩が生じないようになっている。
さらに、第3のシャントスイッチ素子16は、オフとされるようになっている。
これによって、特に、第2の高周波入出力端子102と第1の高周波入出力端子101間の信号漏洩が抑圧されることとなる。
また、負電圧でスイッチ素子の動作を切り替えるようにした場合には、直流電圧阻止用のキャパシタは不要であり、その有無によって、本発明が実質的な何ら変わるものではなく、上述したような効果を得ることができることに変わりはないものである。
12…第2のスイッチ素子
13…第3のスイッチ素子
14…第1のシャントスイッチ素子
15…第2のシャントスイッチ素子
16…第3のシャントスイッチ素子
101…第1の高周波入出力端子
102…第2の高周波入出力端子
103…第3の高周波入出力端子
104…第4の高周波入出力端子
Claims (4)
- 複数の個別高周波入出力端子と、少なくとも1つの共通高周波入出力端子と、前記複数の個別高周波入出力端子と前記共通入出力端子との間にそれぞれ配されてその導通・非導通が外部から制御可能に構成されてなる複数の高周波切替用スイッチ素子と、前記高周波切替用スイッチ素子の動作を制御する制御回路とを具備し、前記制御回路による前記複数の高周波切替用スイッチ素子の動作制御により、前記複数の個別高周波入出力端子の内、所望する一つの個別高周波入出力端子と前記共通高周波入出力端子の内、所望する一つの共通高周波入出力端子との間に信号通過経路を形成可能に構成されてなるスイッチ半導体集積回路であって、
前記共通高周波入出力端子と接地電位との間に、第1のDC信号切替用スイッチ素子と第1の抵抗器とが直列接続されて設けられる一方、前記共通高周波入出力端子と前記制御回路から出力されるスイッチ素子へ印加される電圧と等しい電圧源との間に、第2のDC信号切替用スイッチ素子と第2の抵抗器が直列接続されて設けられ、前記第1及び第2のDC信号切替用スイッチ素子は、その導通・非導通が前記複数の高周波切替用スイッチ素子の導通・非導通に連動可能に構成されてなることを特徴とするスイッチ半導体集積回路。 - 前記制御回路は、通過せしめられる高周波電力が他の信号通過経路に対して相対的に大きい信号通過経路を導通状態とする場合、前記第1のDC信号切替用スイッチ素子を非導通状態とし、前記第2のDC信号切替用スイッチ素子を導通状態とする一方、
通過せしめられる高周波電力が他の信号通過経路に対して相対的に小さい信号通過経路を導通状態とする場合、前記第1のDC信号切替用スイッチ素子を導通状態とし、前記第2のDC信号切替用スイッチ素子を非導通状態とするよう構成されてなることを特徴とする請求項1記載のスイッチ半導体集積回路。 - 前記複数の個別高周波入出力端子に、外部からの制御により当該個別高周波入出力端子を高周波的に接地するシャントスイッチ素子がそれぞれ接続され、通過せしめられる高周波電力が他の信号通過経路に対して相対的に大きい個別高周波入出力端子に接続される前記シャントスイッチ素子の制御信号を前記第1のDC信号切替スイッチ素子の制御信号と共通とする一方、
通過せしめられる高周波電力が他の信号通過経路に対して相対的に小さい個別高周波入出力端子に接続される前記シャントスイッチ素子の制御信号を前記第2のDC信号切替スイッチ素子の制御信号と共通としてなることを特徴とする請求項1又は請求項2記載のスイッチ半導体集積回路。 - 通過せしめられる高周波電力が他の信号通過経路に対して相対的に大きい個別高周波入出力端子に接続される高周波切替用スイッチ素子を構成する電界効果トランジスタのゲート幅が、通過せしめられる高周波電力が他の信号通過経路に対して相対的に小さい個別高周波入出力端子に接続される高周波切替用スイッチ素子を構成する電界効果トランジスタのゲート幅より大きく設定されてなることを特徴とする請求項1乃至請求項3いずれか記載のスイッチ半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008128666A JP5192900B2 (ja) | 2008-05-15 | 2008-05-15 | スイッチ半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008128666A JP5192900B2 (ja) | 2008-05-15 | 2008-05-15 | スイッチ半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009278461A true JP2009278461A (ja) | 2009-11-26 |
JP5192900B2 JP5192900B2 (ja) | 2013-05-08 |
Family
ID=41443455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008128666A Expired - Fee Related JP5192900B2 (ja) | 2008-05-15 | 2008-05-15 | スイッチ半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5192900B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114374379A (zh) * | 2021-12-29 | 2022-04-19 | 西安博瑞集信电子科技有限公司 | 单片正压控制的低控制电压高功率容量单刀双掷开关 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09200021A (ja) * | 1996-01-22 | 1997-07-31 | Mitsubishi Electric Corp | 集積回路 |
JP2004146862A (ja) * | 2002-10-21 | 2004-05-20 | New Japan Radio Co Ltd | スイッチ半導体集積回路 |
JP2008078907A (ja) * | 2006-09-20 | 2008-04-03 | New Japan Radio Co Ltd | 半導体スイッチ回路 |
-
2008
- 2008-05-15 JP JP2008128666A patent/JP5192900B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09200021A (ja) * | 1996-01-22 | 1997-07-31 | Mitsubishi Electric Corp | 集積回路 |
JP2004146862A (ja) * | 2002-10-21 | 2004-05-20 | New Japan Radio Co Ltd | スイッチ半導体集積回路 |
JP2008078907A (ja) * | 2006-09-20 | 2008-04-03 | New Japan Radio Co Ltd | 半導体スイッチ回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114374379A (zh) * | 2021-12-29 | 2022-04-19 | 西安博瑞集信电子科技有限公司 | 单片正压控制的低控制电压高功率容量单刀双掷开关 |
Also Published As
Publication number | Publication date |
---|---|
JP5192900B2 (ja) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7738841B2 (en) | Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure | |
KR101850769B1 (ko) | 스위치 모듈, 프론트 엔드 모듈 및 스위치 모듈의 구동 방법 | |
US9941582B2 (en) | Switch module, front-end module, and driving method for switch module | |
KR101409122B1 (ko) | 고조파가 감소된 고주파 스위칭 장치 | |
US20070290744A1 (en) | Radio frequency switching circuit, radio frequency switching device, and transmitter module device | |
US10153803B2 (en) | Receiving circuit, wireless communication module, and wireless communication device | |
US20120112832A1 (en) | Radio frequency switch and radio frequency module | |
JP2005136948A (ja) | アンテナスイッチ回路 | |
KR20150124921A (ko) | 무선 주파수 집적 회로에 대한 시스템 및 방법 | |
JP5677930B2 (ja) | 半導体スイッチ及び無線機器 | |
KR101901693B1 (ko) | 스위칭 회로 및 이를 포함하는 고주파 스위치 | |
US9312853B2 (en) | High frequency semiconductor switch circuit and high frequency radio system including same | |
KR101481852B1 (ko) | 상호변조 왜곡을 감소시키기 위해 선택가능한 위상 시프팅 모드를 갖는 스위칭 디바이스 | |
JP2006025062A (ja) | 高周波スイッチ回路 | |
JP2016010045A (ja) | 高周波スイッチ回路 | |
KR20090086098A (ko) | 선형성 성능이 개선된 콤팩트 저손실 고주파수 스위치 | |
KR101228742B1 (ko) | 고주파 스위치 | |
KR102041655B1 (ko) | 고주파 스위치 | |
US10340704B2 (en) | Switch device with a wide bandwidth | |
US8829977B2 (en) | High frequency switch including diode-connected transistor connected to gate of transistor forming or blocking high frequency signal flow path | |
JP5192900B2 (ja) | スイッチ半導体集積回路 | |
US10924109B2 (en) | Front-end circuit | |
KR20140086487A (ko) | 고주파 스위치 회로 | |
JP4868275B2 (ja) | 高周波スイッチ回路 | |
KR20150073274A (ko) | 고주파 스위치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5192900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |