KR20150062487A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20150062487A
KR20150062487A KR1020130147185A KR20130147185A KR20150062487A KR 20150062487 A KR20150062487 A KR 20150062487A KR 1020130147185 A KR1020130147185 A KR 1020130147185A KR 20130147185 A KR20130147185 A KR 20130147185A KR 20150062487 A KR20150062487 A KR 20150062487A
Authority
KR
South Korea
Prior art keywords
unit
photoelectric conversion
signal
disposed
floating diffusion
Prior art date
Application number
KR1020130147185A
Other languages
English (en)
Inventor
박해용
이경호
안정착
최상준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130147185A priority Critical patent/KR20150062487A/ko
Priority to US14/515,835 priority patent/US20150155328A1/en
Publication of KR20150062487A publication Critical patent/KR20150062487A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

후면 조사형 이미지 센서에 있어서, 광전 변화부에서 생성된 광전하를 플로팅 확산부로 전송하는 전송 게이트의 상부는 상대적으로 선폭이 작은 필러 형상으로 형성하고 하부는 상대적으로 선폭이 큰 플라스크 형상으로 형성한다. 이에 따라, 광전 변환부와 접속하는 표면적을 증가시킴으로써 플로팅 확산부로 광전하를 전송할 때 유효 채널 길이를 증가시킬 수 있다.

Description

이미지 센서 {Image sensor}
본 발명은 이미지 센서 및 이를 구비하는 이미지 소자에 관한 것으로서, 보다 상세하게는 후면 조사형 CMOS 이미지 센서에 관한 것이다.
이미지 센서는 외부에서 입사하는 광 신호를 전기 신호로 변환하는 반도체 소자로서 입사되는 광 신호에 상응하는 영상 정보를 생성한다. 최근들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, 모바일 폰, 경비용 카메라 및 의료용 마이크로 카메라 등 다양한 분야에서 이미지 센서의 수요가 증대하고 있다.
특히, 상보형 금속산화 반도체(complementary metal-oxide semiconductor, CMOS)를 이용하는 CMOS 이미지 센서(CMOS image sensor, CSI)는 구동방식이 간단하고 아날로그 및 디지털 신호처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능할 뿐 아니라, 전력 소모가 낮아 배터리 용량이 제한적인 모바일 제품이나 소형 제품의 이미지 센서로 널리 이용되고 있다.
최근에는 CSI의 수광 효율 및 광감도(photosensitivity)를 향상하기 위해 기판의 후면(back side)을 통하여 입사광을 수광하는 후면 수광(back side illumination) 방식을 채택하고 기판의 전면(front side)에 배치된 전송 게이트를 기판의 깊이 방향으로 연장하여 전송 게이트와 광전하 축적부와의 이격거리를 단축함으로써 광전하의 전송효율을 높이는 수직 전송 게이트(vertical transfer gate, VTG)가 널리 이용되고 있다.
그러나, 이미지 센서의 픽셀 사이즈가 축소됨에 따라 수직 전송 게이트의 폭도 축소하고 이에 따라 수직 전송 게이트의 유효 채널 길이가 축소되어 전하 전송(charge transfer) 능력이 떨어지는 문제점이 있다.
본 발명의 실시예들은 수직 전송 게이트의 유효 게이트 길이(effective gate length)를 증가시킴으로써 광전자의 전송 효율을 개선한 이미지 센서를 제공한다.
본 발명의 일 목적을 달성하기 위한 실시예들에 의한 이미지 센서는 소자 분리막에 의해 한정되고 픽셀 단위로 구분되는 반도체 기판의 활성영역 내부에 배치되고 입사광에 대응하여 광전하를 생성하는 광전 변환부, 상기 광전 변환부의 상부에 배치되어 상기 반도체 기판의 제1 면과 인접하고 상기 광전하를 수용하는 플로팅 확산부, 상기 광전 변환부와 접속되도록 상기 제1 면으로부터 하부로 연장되고 필러(pillar) 형상의 상부 구조물과 상기 상부보다 큰 폭을 갖고 플라스크 형상의 하부 구조물을 갖는 수직 전송 게이트 구조물을 구비하여 상기 광전 변환부로부터 상기 플로팅 확산부로 상기 광 전하를 전송하는 전송 트랜지스터, 및 상기 제1 면상에 배치되는 득출 게이트 구조물을 구비하고 상기 플로팅 확산부로부터 상기 광전하를 검출하여 영상 이미지에 대응하는 전기적 신호를 검출하는 적어도 하나의 득출 트랜지스터를 포함한다.
일실시예로서, 상기 광전 변환부는 n형 불순물을 포함하는 제1 도핑층 및 상기 제1 도핑층 상에 배치되고 p형 불순물을 포함하는 제2 도핑층을 구비하는 포토다이오드를 포함하고, 상기 플로팅 확산부는 n형 불순물을 구비한다.
일실시예로서, 상기 제1 도핑층은 상대적으로 낮은 농도의 n형 불순물을 포함하는 제1 저농도층 및 상대적으로 높은 농도의 n형 불순물을 포함하는 제1 고농도층을 구비하고 상기 제2 도핑층은 상대적으로 낮은 농도의 p형 불순물을 포함하는 제2 저농도층 및 상대적으로 높은 농도의 p형 불순물을 포함하는 제2 고농도층을 포함한다.
일실시예로서, 상기 상부 구조물은 상기 플로팅 확산부와 인접하게 배치되고 상기 하부 구조물은 상기 광전 변환부와 접속하도록 배치된다.
일실시예로서, 상기 하부 구조물은 원형 플라스크 및 삼각 플라스크 중의 어느 하나의 형상을 갖는다.
일실시예로서, 상기 전송 게이트 구조물의 상면은 상기 반도체 기판의 상기 제1 면과 동일한 평면에 위치하여 상기 전송 게이트 구조물은 상기 반도체 기판의 내부에 매립된다.
일실시예로서, 상기 반도체 기판의 내부에서 상기 전송 게이트 구조물을 둘러싸고 상기 제2 도핑층보다 높은 p형 불순물 농도를 갖는 로컬 도핑층을 더 포함한다.
일실시예로서, 상기 활성영역은 상기 광전 변환부와 상기 전송 트랜지스터가 배치되는 제1 영역 및 상기 제1 영역과 인접하게 배치되고 상기 득출 트랜지스터가 배치되는 제2 영역을 포함한다.
일실시예로서, 상기 득출 트랜지스터는 상기 플로팅 확산부에 저장된 전하를 리셋시키는 리셋 트랜지스터, 상기 플로팅 확산부에 저장된 전하의 전위를 증폭하여 상기 단위 픽셀의 출력전압으로 출력하는 출력 트랜지스터 및 상기 단위 픽셀을 선택하고 상기 출력전압을 이미지 신호로 전송하는 선택 트랜지스터를 포함하고, 상기 리셋 트랜지스터, 출력 트랜지스터 및 선택 트랜지스터 중의 어느 하나는 상기 제1 영역에 배치되고 나머지 트랜지스터는 제2 영역에 배치된다.
일실시예로서, 상기 반도체 기판의 제1 면에 대하여 상기 반도체 기판의 반대쪽에 위치하는 제2 면과 인접하게 배치되고 상기 제2 면에서의 암전류를 방지하도록 p형 불순물을 포함하는 하부 도핑층을 더 포함한다.
일실시예로서, 상기 광전 변환부에 대응하도록 상기 제2 면에 배치되어 외부로부터 상기 광전 변환부로 광신호를 공급하는 투광유닛을 더 포함한다.
일실시예로서, 상기 투광유닛은 상기 광 신호를 상기 광전 변환부로 집광시키는 마이크로 렌즈와 상기 마이크로 렌즈의 하부에 배치되어 상기 광 신호로부터 피사체의 색상을 구현하는 칼라필터를 포함한다.
본 발명의 일 목적을 달성하기 위한 다른 실시예에 의한 이미지 센서는 복수의 단위 픽셀들이 행렬형태로 배열되고, 입사되는 광 신호를 변환하여 전기 신호를 발생하는 픽셀 어레이, 상기 픽셀 어레이로 상기 각 단위 픽셀에 대한 구동신호를 인가하는 제1 신호유닛, 상기 픽셀 어레이로부터 상기 단위 픽셀의 전기 신호를 영상 이미지에 대한 데이터인 검출 신호로 검출하는 제2 신호유닛, 및 상기 제1 신호유닛 및 제2 신호유닛과 연결되어 상기 구동신호가 인가되는 구동 행 및 검출신호가 검출되는 검출 열을 선택적으로 제어하는 타이밍 발생기를 포함한다. 이때, 상기 단위 픽셀은, 소자 분리막에 의해 한정되고 픽셀 단위로 구분되는 반도체 기판의 활성영역 내부에 배치되고 입사광에 대응하여 광전하를 생성하는 광전 변환부, 상기 광전 변환부의 상부에 배치되어 상기 반도체 기판의 제1 면과 인접하고 상기 광전하를 수용하는 플로팅 확산부, 상기 광전 변환부와 접속되도록 상기 제1 면으로부터 하부로 연장되고 필러(pillar) 형상의 상부 구조물과 상기 상부보다 큰 폭을 갖고 플라스크 형상의 하부 구조물을 갖는 수직 전송 게이트 구조물을 구비하여 상기 광전 변환부로부터 상기 플로팅 확산부로 상기 광 전하를 전송하는 전송 트랜지스터, 및 상기 제1 면상에 배치되는 득출 게이트 구조물을 구비하고 상기 플로팅 확산부로부터 상기 광전하를 검출하여 영상 이미지에 대응하는 전기적 신호를 검출하는 적어도 하나의 득출 트랜지스터를 포함한다.
일실시예로서, 상기 제1 신호유닛은 행 디코더(row decoder)와 행 드라이버(row driver)를 포함하고 상기 제2 신호유닛은 열 디코더(column decoder), 상관 이중 샘플러(correlated double sample) 및 아날로그 디지털 컨버터(analogue-to-digital converter, ADC)를 포함한다.
일실시예로서, 상기 제2 신호유닛으로부터 전송된 검출신호를 저장하고 상기 열 디코더에서의 디코딩 순서에 따라 순차적으로 상기 검출신호를 처리하는 버퍼유닛을 더 포함한다.
상기와 같은 본 발명의 실시예들에 따르면, 전송 트랜지스터를 구성하는 전송 게이트 구조물의 상부는 픽셀 사이즈의 축소에 따라 선폭이 줄어들 수 있지만, 광전 변환부와 접속하는 하부는 픽셀 사이즈의 축소에도 불구하고 사이즈를 증대시킬 수 있다. 이에 따라, 활성영역의 사이즈가 축소된다 할지라도 전송 게이트 전극의 유효 채널 길이를 증대시킴으로써 단채널 효과를 방지하고 전하 전송 효율을 높일 수 있다. 축소된 사이즈를 갖는 고해상도 후면조사 방식 이미지 센서에서 수직 전송 게이트의 유효 채널 길이를 충분히 제공함으로써 광전 변환부로부터 플로팅 확산부로의 전하 전송 효율을 높이고 이미지 잔상을 방지하고 영상 이미지의 품질을 높일 수 있다.
도 1은 본 발명의 일실시예에 의한 이미지 센서의 블록도이다.
도 2는 본 발명의 일실시예에 따라 도 1에 도시된 이미지 센서의 픽셀 어레이를 나타내는 회로도이다.
도 3a는 도 1에 도시된 단위 픽셀(P)을 나타내는 평면도이다.
도 3b는 도 3a에 도시된 단위 픽셀을 I-I' 방향으로 절단한 단면도이다.
도 4a 내지 도 4c는 본 발명의 일실시예에 따라 전송 게이트 구조물의 변형례를 나타내는 도면들이다.
도 5a 내지 도 5i는 본 발명의 일실시예에 따라 도 1에 도시된 이미지 센서를 제조하는 방법을 나타내는 공정 단면도들이다.
도 6은 도 1에 도시된 이미지 센서를 구비하는 이미지 장치를 나타내는 개략적인 블록도이다.
도 7은 도 6에 도시된 이미지 장치를 구비하는 전자장치를 나타내는 사시도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
CMOS 이미지 센서(image sensor) 및 이의 제조방법
도 1은 본 발명의 일실시예에 의한 이미지 센서의 블록도이다. 예시적으로 도 1에 도시된 이미지 센서는 시모스 이미지 센서를 개시한다.
도 1을 참조하면, 본 발명의 일실시예에 의한 이미지 센서(1000)는 복수의 단위 픽셀들을 포함하고, 입사되는 광 신호를 변환하여 전기 신호를 발생하는 픽셀 어레이(pixel array, 500), 행 디코더(row decoder; 610)와 행 드라이버(row driver; 620)를 구비하여 상기 픽셀 어레이(500)로 상기 각 단위 픽셀에 대한 구동 신호를 인가하는 제1 신호 유닛(600), 열 디코더(column decoder; 710), 상관 이중 샘플러(Correlated Double Sampler(CDS), 720) 및 아날로그 디지털 컨버터(Analog to Digital Converter(ADC), 730)를 구비하여 상기 픽셀 어레이(500)로부터 상기 단위 픽셀의 전기 신호를 영상 이미지에 대한 데이터인 검출 신호로 검출하는 제2 신호유닛(700), 상기 제1 신호유닛(600) 및 제2 신호유닛(700)과 연결되어 상기 구동신호 및 검출신호를 선택적으로 제어하는 타이밍 발생기(800)를 구비한다. 바람직하게는, 상기 제2 신호유닛(700)으로부터 검출되는 검출신호를 저장하는 버퍼유닛(900)이 더 배치될 수 있다.
예를 들면, 상기 픽셀 어레이(500)는 행렬 형태를 갖도록 2차원적으로 배열되고 광신호를 전기적 신호로 변환하는 다수의 단위 픽셀들을 포함한다. 픽셀 어레이(500)는 상기 행 드라이버(620)로부터 전송되는 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 다수의 구동 신호들에 의해 구동된다. 또한, 각 단위 픽셀에서 변환된 전기적 신호는 열 디코더(710)를 통하여 상관 이중 샘플러(720)에 제공된다.
상기 제1 신호유닛(600)은 상기 단위 픽셀들을 구동하기 위한 구동신호들을 상기 픽셀 어레이(500)로 인가한다. 예를 들면, 상기 제1 신호유닛(600)은 행렬 형태로 배치된 단위 픽셀들의 구동 행(driving row)을 결정하는 행 디코더(610) 및 상기 행 디코더(610)와 연결되어 구동 행으로 구동신호를 공급하는 행 드라이버(row driver, 620)를 포함한다. 따라서, 상기 구동신호는 상기 픽셀 어레이(500)의 각 행별로 공급될 수 있다.
상기 제2 신호유닛(700)은 상기 단위 픽셀들에 저장된 전기적 신호를 검출한다. 예를 들면, 상기 제2 신호유닛(700)은 행렬형태로 배치된 단위 픽셀들의 검출 열(reading column)을 결정하는 열 디코더(710), 상기 검출 열에 대응하는 단위픽셀로부터 상기 전기적 신호를 샘플링하는 상관 이중 샘플러(CDS, 720) 및 상기 상관 이중 샘플러(720)로부터 검출된 전기적 신호인 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기(ADC, 730)를 포함한다. 상관 이중 샘플러(720)는 특정한 잡음 레벨(noise level)과 상기 전기적 신호에 대응하는 검출 신호 레벨을 이중으로 샘플링하여, 상기 잡음 레벨과 검출 신호 레벨의 차이인 차이 레벨을 출력한다. 상기 아날로그 디지털 변환기(ADC, 730)는 상기 차이 레벨에 대응하는 아날로그 신호를 디지털 신호로 변환한다.
상기 타이밍 발생기(800)는 상기 제1 및 제2 신호유닛(600,700)과 전기적으로 연결되어 상기 행 디코더(610) 및 열 디코더(710)에 타이밍(timing) 신호를 제공하여 상기 구동신호가 인가되는 구동 행 및 상기 검출신호가 검출되는 검출 열을 제어한다.
상기 버퍼유닛(900)은 상기 제2 신호유닛(700)으로부터 전송된 디지털 신호를 저장하고 상기 열 디코더(710)에서의 디코딩 순서에 따라 순차적으로 상기 디지털 신호를 영상신호 처리부(미도시)로 전송한다.
도 2는 본 발명의 일실시예에 따라 도 1에 도시된 이미지 센서의 픽셀 어레이를 나타내는 회로도이다.
도 2를 참조하면, 상기 픽셀 어레이(500)는 2차원적인 매트릭스 형태로 배열된 다수의 단위 픽셀(P)들을 포함한다.
일 실시예로서, 상기 단위 픽셀(P)은 빛을 받아 전하를 생성 및 축적하는 광전 변환부(PD), 광전 변환부(PD)에서 생성된 광 전하를 검출할 수 있도록 전하 검출부(charge detector, CD)로 전송하는 전송 트랜지스터(transition transistor, TTr) 및 상기 전하 검출부(CD)로부터 전기적 신호를 검출하여 영상 이미지 데이터를 득출(reading)하는 적어도 하나의 득출 트랜지스터를 포함한다. 본 실시예의 경우, 상기 득출 트랜지스터는 리셋 트랜지스터(reset transistor, RTr), 출력 트랜지스터(output transistor, OTr) 및 선택 트랜지스터(selection transistor, STr)를 포함한다. 상기 각 트랜지스터들은 예시적으로 산화 금속 실리콘 (metal oxide silicon, MOS)을 구비하는 MOS 트랜지스터로 구성될 수 있다.
상기 득출 트랜지스터의 구성은 상기 이미지 센서의 구성에 따라 다양하게 변경될 수 있다. 즉, 본 실시예에서 상기 단위 픽셀(P)은 1개의 광전 변환부(PD)와 4개의 트랜지스터들(TTr, RTr, OTr, STr)로 구성되는 것을 개시하고 있지만, 3개의 트랜지스터들 또는 5개의 트랜지스터들로 구성될 수도 있다.
상기 광전 변환부(PD)는 입사광에 대응하여 광 전하를 생성하고 내부에 축적할 수 있다. 일실시예로서, 상기 광전 변환부(PD)는 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 사용될 수 있다. 광전 변환부(PD)에 축적된 전하는 전송 트랜지스터(TTr)에 의해 선택적으로 전하 검출부(CD)로 전송되고 리셋 트랜지스터(RTr), 출력 트랜지스터(OTr) 및 선택 트랜지스터(STr)로 구성되는 득출 트랜지스터의 작동에 의해 영상 이미지에 관한 전기적 신호로 검출된다.
전하 검출부(CD)는 반도체층 내에 n형 불순물이 도핑된 플로팅 확산부(FD; Floating Diffusion unit)를 포함하며, 광전 변환부(PD)에서 축적된 전하를 전송받아 누적적으로 저장한다. 또한, 전하 검출부(CD)는 상기 출력 트랜지스터(OTr)와 전기적으로 연결되어 출력 트랜지스터(OTr)의 동작을 제어한다.
전송 트랜지스터(TTr)는 광전 변환부(PD)에 축전된 전하를 선택적으로 상기 전하 검출부(CD)로 전송한다. 전하 전송부(130)는 일반적으로 1개의 MOS 트랜지스터의 게이트 전극으로 이루어지며, 전하 전송 신호 라인(TX(i))에 의해 제어된다.
리셋 트랜지스터(RTr)는 전원 전압(Vdd)을 공급하는 노드와 상기 전하 검출부(CD)를 구성하는 확산(floating diffusion, FD)노드 사이에 연결되어 전하 검출부(CD)에 저장되어 있는 전하를 리셋시킨다. 예를 들면, 상기 리셋 트랜지스터(RTr)는 전하 검출부(CD)와 연결된 소스 전극 및 전원전압(Vdd)과 연결된 드레인 전극을 구비하는 1개의 MOS 트랜지스터로 구성될 수 있다. 이때, 상기 리셋 트랜지스터(RTr)는 리셋 신호 라인(RX(i))에 의해 제공되는 리셋 신호에 의해 구동된다. 리셋 신호에 의해 리셋 트랜지스터(RTr)가 작동(turned on)되면, 리셋 트랜지스터의 드레인 전극과 연결된 전원 전압(VDD)이 전하 검출부(CD)로 인가된다. 이에 따라, 상기 리셋 트랜지스터(RTr)가 작동되면 전하 검출부(CD)는 리셋된다.
출력 트랜지스터(OTr)는 단위 픽셀(P) 외부에 위치하는 정전류원(미도시)과 조합하여 소스 팔로어 버퍼 증폭기(source follower buffer amplifier)를 구성한다. 상기 출력 트랜지스터(OTr)는 상기 전하 검출부(CD)의 확산 노드와 연결되어 상기 전하 검출부(CD)에 저장된 전하의 전위 변화를 증폭하고 이를 출력 전압(Vout)으로 변환한다.
선택 트랜지스터(STr)는 상기 출력 트랜지스터(OTr)의 소스와 접지 사이에 연결되어 상기 출력전압(Vout)을 선택적으로 출력한다. 상기 선택 트랜지스터(STr)는 행 단위로 읽어낼 단위 픽셀(P)을 선택하고, 선택된 단위 픽셀의 출력전압(Vout)을 열방향의 검출라인(DL)을 따라 이미지 신호로 전송된다. 예를 들면, 상기 선택 트랜지스터(STr)는 선택 신호라인(SEL(i))에 의해 제공되는 픽셀 선택 신호에 의해 구동되며, 선택 트랜지스터(STr)가 턴 온 되면 상기 출력 트랜지스터(OTr)의 드레인 전극과 연결된 전원전압(Vdd)이 선택 트랜지스터(STr)의 드레인 전극으로 전달된다.
전송 트랜지스터(TTr), 리셋 트랜지스터(RTr) 및 선택 트랜지스터(STr)를 구동하는 신호라인들(TX(i), RX(i), SEL(i))은 행 방향을 따라 라인형상으로 배치되어 다수의 단위 픽셀(P)들에 동시에 전하 전송신호, 리셋신호 및 픽셀 선택신호를 인가할 수 있다.
상술한 바와 같이 광전 변환부(PD), 전하 검출부(CD) 및 득출 트랜지스터로 구성되는 단위 픽셀(P)은 반도체 기판 상에 후술하는 바와 같은 구조로 형성되고, 다수의 단위 픽셀(P)들은 상기 픽셀 어레이(500)에 행방향 및 열방향을 따라 매트릭스 형태로 배치된다.
도 3a는 도 1에 도시된 단위 픽셀(P)을 나타내는 평면도이며 도 3b는 도 3a에 도시된 단위 픽셀을 I-I' 방향으로 절단한 단면도이다.
도 3a 및 도 3b를 참조하면, 본 발명의 일실시예에 의한 이미지 센서의 단위 픽셀(P)은 반도체 기판(100)에 제1 및 제2 불순물층(111, 113)을 구비하고 광 전하를 생성하는 상기 광전 변환부(PD), 상기 광전 변환부(PD)로부터 광 전하를 전송하는 전송 트랜지스터(TTr)를 구성하는 전송 게이트 구조물(210) 및 전하 검출부(CD)로부터 전기적 신호를 수득하기 위한 득출 트랜지스터를 구성하는 적어도 하나의 득출 게이트 구조물(220)을 구비하는 게이트 구조물(200)을 포함한다. 상기 반도체 기판(100)의 하부에는 상기 광전 변환부(PD)로 광을 집광하기 위한 투광유닛(300)이 배치되고 상기 반도체 기판(100)의 상부에는 상기 트랜지스터(200)와 전기적 신호를 주고받는 배선유닛(400)이 배치된다.
예를 들면, 상기 반도체 기판(100)은 상기 배선유닛(400)이 배치되는 제1 면(1) 및 상기 투광유닛(300)이 배치되는 제2면(2)을 포함하고, p형 불순물로 도핑된 p형 웰(well)을 포함하는 벌크(bulk) 실리콘 기판, 상기 p형 벌크 기판 상에 p형 에피택셜층이 형성된 반도체 기판 또는 상기 벌크 기판이 제거되어 p형 에피택셜층만 잔류하는 기판으로 구성될 수 있다. 그러나, 상기 반도체 기판(100)이 상기 p형과 도전형이 반대인 n형 불순물을 갖는 벌크 기판이나 에피택셜층을 포함할 수 있음은 자명하다.
상기 반도체 기판(100)은 반도체 기판(100)으로 입사되는 광의 파장범위에 따라 투과깊이가 달라진다. 따라서, 상기 반도체 기판(100)은 상기 광전 변환부(PD)로 입사되는 광의 파장 범위에 따라 다양하게 결정될 수 있다. 본 실시예의 경우, 상기 반도체 기판(100)은 약 0.5㎛ 내지 10㎛의 두께를 갖는다.
상기 반도체 기판(100)은 상기 이미지 센서(1000)의 동작단위로 기능하는 광전 변환부(PD) 및 다수의 트랜지스터(TTr, RTr, OTr, STr)들이 픽셀단위로 배치되는 다수의 활성영역(101)과 상기 활성영역(101)들을 한정하고 전기적으로 분리하는 소자분리막(103)이 배치되는 소자분리영역(102)으로 구분된다.
본 실시예의 경우, 상기 활성영역(101)은 상기 소자분리막(103)에 의해 구분되고 서로 인접하게 배치된 제1 영역(101a) 및 제2 영역(101b)을 포함한다. 광전 변환부(PD)와 전송 트랜지스터(TTr) 및 상기 득출 트랜지스터를 구성하는 다수의 트랜지스터들 중의 어느 하나가 제1 영역(101a)에 배치되고 나머지 득출 트랜지스터들이 상기 제2 영역(101b)에 배치된다.
광전 변환부(PD)와 다수의 트랜지스터들을 구비하는 상기 단위 픽셀(P)은 활성영역(101) 단위로 반도체 기판(100) 상에 배치된다. 다수의 활성영역(101)들은 반도체 기판(100) 상에서 매트릭스 형상으로 정렬되고 각 활성영역(101)은 소자분리막(103)에 의해 서로 전기적으로 분리된다.
본 실시예의 경우, 광전 변환부(PD)와 전송 트랜지스터(TTr) 및 리셋, 출력 및 선택 트랜지스터(RTr, OTr, STr)와 같은 영상 이미지에 대응하는 전기적 신호를 검출하는 득출 트랜지스터들 중의 어느 하나가 상기 제1 영역(101a)에 배치되고 나머지 트랜지스터들이 상기 제2 영역(101b)에 배치된다. 그러나, 이는 예시적인 것이며 상기 이미지 센서(1000)의 사용 환경과 제조 공정의 특성에 따라 상기 광전 변환부(PD)와 트랜지스터들은 상기 제1 및 제2 영역(101a,101b) 상에 다양하게 배치될 수 있다.
예를 들면, 상기 광전 변환부(PD)와 전송 트랜지스터(TTr)를 제1 영역(101a)에 배치하고, 리셋 트랜지스터, 출력 트랜지스터 및 선택 트랜지스터와 같은 득출 트랜지스터들은 모두 제2 영역(101b)에 배치할 수 있다.
상기 각 활성영역(101)의 내부에는 반도체 기판(100)으로 입사되는 광의 세기에 비례하여 전하를 생성하고 축적하는 광전 변환부(PD, 이하 도면 번호 110)가 배치된다.
상기 광전 변환부(110)는 p형 불순물이 포함된 상기 반도체 기판(100)의 내부에 수직하게 적층되는 제1 및 제2 도핑층(111,113)을 포함한다. 상기 제1 도핑층(111)은 n형 불순물을 포함하고 상기 제2 도핑층(113)은 p형 불순물을 포함한다. 이에 따라, 상기 광전 변환부(110)는 반도체 기판(100)의 내부에서 pnp 접합구조를 갖는 포토다이오드로 기능할 수 있다. 예를 들면, 상기 광전 변환부(110)는 핀드(pinned) 포토다이오드, 포토트랜지스터 및 포토 게이트를 포함한다.
상기 1 도핑층(111)은 상대적으로 낮은 n형 불순물 농도를 갖는 제1 저농도층(111a) 및 상기 제1 저농도층(111a)의 상부에 위치하고 제1 저농도층(111a)보다 높은 n형 불순물 농도를 갖는 제1 고농도층(111b)을 구비한다. 상기 제1 저농도층(111a) 및 제1 고농도층(111b)의 도핑 밀도 및 깊이는 이미지 센서의 제조 공정이나 설계 조건에 따라 다양하게 조절할 수 있다.
상기 제1 도핑층(111)은 외부로부터 입사되는 광에 의해 광전자를 생성하고 축적한다. 따라서, 상기 반도체 기판(100)의 제1 면(1)으로부터 충분한 깊이를 갖도록 배치하여, 반도체 기판(100)의 표면결함으로 인한 암전류(dark current) 및 백점(white spot)을 방지한다.
상기 제2 도핑층(113)은 상대적으로 낮은 p형 불순물 농도를 갖는 제2 저농도층(113a) 및 상기 제2 저농도층(113a)의 상부에 위치하고 제2 저농도층(113a)보다 높은 p형 불순물 농도를 갖는 제2 고농도층(113b)을 포함한다. 상기 제2 저농도층(113a) 및 제2 고농도층(113b)의 도핑 밀도 및 깊이도 이미지 센서의 제조 공정이나 설계 조건에 따라 다양하게 조절할 수 있다.
제2 저농도층(113a)은 제1 도핑층(111)과 상기 제1 면(1)과 인접하게 배치되어 광전자를 검출하는 전하 검출부(CD)로 기능하는 플로팅 확산부(121) 사이에 전위 장벽(potential barrier)을 형성한다. 상기 전위 장벽은 전송 게이트 전극(210)에 인가되는 전송 게이트 전압에 의해 제어된다. 제2 고농도층(113b)은 제2 저농도층(113a) 상에 반도체 기판(100)의 제1면(1)과 인접하게 배치된다. 이에 따라, 반도체 기판(100) 표면에서의 암전류를 방지한다.
반도체 기판(100)에 공정이 진행됨에 따라 반도체 기판(100)의 제1 면(1)에 댕글링 본드(dangling bond)와 같은 표면 결함이나 전자-정공 쌍 (electron-hole pair, EHP)이 발생한다. 전자-정공 쌍에서 홀은 접지된 반도체 기판(100)으로 유도되고 전자는 제2 고농도층(113b)에서 정공과 재결합되어 소멸된다. 이에 따라, 반도체 기판(100) 표면에서의 암전류를 방지한다.
상기 제2 도핑층(113)은 전송 게이트 전극(210)에 인가되는 전압에 따라 선택적으로 광전하를 전송하는 채널 영역으로 이용될 수 있다. 특히, 상기 제2 고농도층(113b)의 깊이는 공정조건에 따라 다양하게 변화할 수 있다. 본 실시예의 경우, 상기 플로팅 확산부(floating diffusion unit, 121) 보다 깊게 형성된 것을 개시하고 있지만, 더 얕게 형성될 수 있음은 자명하다.
상기 게이트 구조물(200)은 반도체 기판(100)의 제1 면(1) 상에 배치된다. 본 실시예의 경우, 상기 전송 트랜지스터(TTr)를 구성하는 전송 게이트 구조물(210)과 전기적 신호를 검출하는 득출 트랜지스터들 중의 어느 하나를 구성하는 득출 게이트 구조물(220)이 제1 영역(101a)에 배치된다. 득출 트랜지스터를 구성하는 나머지 트랜지스터인 출력 트랜지스터(OTr) 및 선택 트랜지스터(STr)는 제2 영역(101b)에 배치될 수 있음은 기술된 바와 같다.
상기 전송 게이트 구조물(210)은 반도체 기판(100)의 제1면(1)으로부터 광전 변환부(110)와 접속하도록 수직하게 연장되어 상기 광전 변환부(110)에 생성된 광전하를 플로팅 확산부(121)로 전송한다.
예를 들면, 상기 전송 게이트 구조물(210)은 상기 제1 면(1)과 인접하게 배치되고 상대적으로 좁은 제1 폭(w1)을 갖는 상부 구조물(210a)과 광전 변환부(110)와 접속하도록 배치되고 상대적으로 넓은 제2 폭(w2)을 갖는 하부 구조물(210b)을 구비한다.
이에 따라, 광전 변환부(110)와 접속하는 전송 게이트 구조물(210)의 표면적을 확장시킴으로써 전송 게이트 구조물(210)의 유효 채널 길이를 증가시키고 플로팅 확산부(121)로의 전하전송 효율을 높일 수 있다. 동시에, 상기 제1면(1)과 인접하는 상부 구조물(210a)의 폭은 상기 활성영역(101)의 사이즈 축소에 비례하여 축소시킴으로써 이미지 센서(1000)의 집적도를 높일 수 있다.
즉, 픽셀(P)의 사이즈가 축소되고 이에 따라 활성영역(101)의 사이즈가 축소되는 경우, 전송 게이트 구조(210)물의 상부 구조물(210a)만 사이즈를 축소시키고 하부 구조물(210b)의 사이즈는 동일하게 유지하거나 오히려 증가시킴으로써 픽셀(P)의 사이즈 축소로 인한 상기 전송 게이트 구조물(210)의 단채널 효과를 방지한다. 이에 따라, 상기 이미지 센서(1000)의 사이즈를 축소하고 집적도를 높이는 경우에도, 광전 변환부(110)로부터의 전하 전송효율을 동일하게 유지함으로써 이미지의 잔상을 방지하고 고품질의 영상 이미지를 수득할 수 있다.
본 실시예의 경우, 상기 상부 구조물(210a)은 제1 폭(w1)을 갖는 필러(pillar) 형상을 갖고 하부 구조물(210b)은 제2 폭(w2)을 지름으로 갖는 곡선형 플라스크 형상을 갖는다. 이에 따라, 상기 전송 게이트 구조물(210)의 채널 길이는 구형을 갖는 하부 구조물(210b)의 표면적만큼 증가하여 유효 채널 길이를 증가시킬 수 있다.
본 실시예의 경우, 전송 게이트 구조물(210)의 하부 구조물(210b)이 제1 도핑층(111)과 부분적으로 중첩되도록 배치되는 것을 개시하고 있지만, 이에 한정하지 않고 상기 광전 변환부(110)와의 상대적 위치에 따라 다양하게 배치될 수 있음은 자명하다. 예를 들면, 하부 구조물(210b)은 제2 저농도층(113a)과 부분적으로 중첩되거나 제2 고농도층(113b)에 배치될 수도 있다.
상기 전송 게이트 구조물(210)은 하부 구조물(210b)의 표면적을 확대하고 상부 구조물(210a)의 선폭을 축소할 수 있다면 다양하게 변형될 수 있다.
일실시예로서, 상기 전송 게이트 구조물(210)은 n형 불순물이 균일하게 도핑된 폴리실리콘 패턴이나, 상기 폴리실리콘 패턴과 금속 및/또는 금속 화합물 패턴이 적층된 금속 실리사이드패턴을 포함할 수 있다.
도 4a 내지 도 4c는 본 발명의 일실시예에 따라 전송 게이트 구조물(210)의 변형례를 나타내는 도면들이다.
도 4a를 참조하면, 제1 변형 전송 게이트 구조물(211)은 필러 형상을 갖는 제1 변형 상부 구조물(211a) 및 경사진 측면과 상기 광전 변환부(110)와 평행한 바닥면을 구비하여 삼각 플라스크 형상을 갖는 제1 변형 하부 구조물(211b)을 포함한다. 제1 변형 상부 구조물(211a)과 비교하여 제1 변형 하부 구조물(211b)의 선폭이 확장되어 광전 변환부(110)와 접속하는 영역에서 표면적이 확장되어 있다. 또한, 제1 변형 하부 구조물(211b)의 바닥면이 광전 변환부(110)와 평행하게 배치되어 상기 제1 변형 전송 게이트 구조물(211)과 상기 플로팅 확산부(121)에 대하여 대칭적으로 위치하는 영역에 축적된 광전하를 플로팅 확산부(121)로 효율적으로 전송할 수 있다.
도 4b를 참조하면, 제2 변형 전송 게이트 구조물(212)은 필러 형상을 갖고 상기 반도체 기판(100)의 내부로 매립된 제2 변형 상부 구조물(212a) 및 상기 제2 변형 상부 구조물(212a)과 연결되고 곡선형 플라스크 형상을 갖는 제2 변형 하부 구조물(212b)을 갖는다.
즉, 제2 변형 전송 게이트 구조물(212)을 반도체 기판(100)의 내부로 매립되는 매립 구조물로 형성함으로써 상기 이미지 센서(1000)의 전체 높이를 축소 할 수 있다. 이에 따라, 이미지 센서(1000)의 전체 사이즈를 축소할 수 있다.
특히, 상기 매립 구조물을 링 형상으로 형성하고 상기 광전 변환부(110)의 중앙부에 배치한 후, 링 형상의 매립 구조물 중앙부에 상기 플로팅 확산부를 배치함으로써 상기 활성영역(101)의 집적도를 높이고 광전하의 전송 효율을 높일 수 있다.
도 4c를 참조하면, 상기 전송 게이트 구조물(210) 외측벽에는 로컬 도핑층(213)이 더 배치될 수 있다. 예를 들면, 상기 로컬 도핑층(213)은 p형 불순물의 농도가 상기 제2 도핑층(113)보다 높게 되도록 형성하여 n형 불순물이 도핑된 광전 변환부의 제1 도핑층(111)으로부터 플로팅 확산부(121)로의 전하 전송 효율을 높일 수 있다.
상기 플로팅 확산부(121)은 전송 게이트 구조물(210)을 통하여 상기 광 전하를 전달받으며 플로팅 확산부(121)에 전달된 광전하의 전하량에 기초하여 이미지 데이터에 대응하는 전기적 신호를 검출한다. 상기 플로팅 확산부(121)는 p형 불순물이 도핑된 제2 고농도층(113b) 내부에 형성되며 n형 불순물을 포함한다. 이에 따라, 상기 플로팅 확산부(121)는 상기 제1 면(1)과 인접하게 각 픽셀(P)의 활성영역(101)에 배치되고 광전 변환부(110)와 수직방향으로 이격되어 배치된다.
이미지 센서(1000)의 동작시, 상기 전송 게이트 구조물(210)은 수직하게 이격되고 n형 불순물이 포함된 제1 도핑층(111)과 플로팅 확산부(121) 사이에 배치되어 p형 불순물을 포함하고 있는 제2 도핑층(113)의 전위를 조절하여 상기 제2 도핑층(113)을 통하여 광전 변환부(110)로부터 플로팅 확산부(121)로 광전하를 전송한다. 이에 따라, 상기 제2 도핑층(113)은 전하 전송을 위한 채널 영역으로 기능한다.
상기 득출 게이트 구조물(220)은 상기 이미지 센서(1000)의 득출 트랜지스터를 구성한다. 예를 들면, 상기 제2 고농도층(113b) 상에 불순물을 주입하여 상기 득출 게이트 구조물(220)과 인접하게 배치되는 소스/드레인 영역(221,222)을 형성함으로써 상기 활성영역(101) 상에 트랜지스터 구조물을 배치할 수 있다.
예를 들면, 상기 득출 게이트 구조물(220)은 상기 플로팅 확산부(121)를 방전시키는 리셋 트랜지스터(RTr), 상기 플로팅 확산부(121)의 전압을 증폭하는 출력 트랜지스터(OTr), 선택 신호에 응답하여 상기 증폭된 전압들을 출력하는 선택 트랜지스터(STr) 중의 어느 하나의 게이트 전극으로 기능한다.
상기 득출 게이트 구조물(220)은 전송 게이트 구조물(210)과 같이 폴리실리콘 패턴이나 폴리실리콘 페턴과 금속 패턴이 적층된 금속 실리사이드 패턴을 포함하며, 상기 소스/드레인 영역(221,222)은 상기 득출 게이트 구조물의 극성에 따라 n형 또는 p형 불순물을 포함할 수 있다.
상기 반도체 기판(100)과 게이트 구조물(200)은 게이트 절연막(123)에 의해 전기적으로 분리된다. 상기 게이트 절연막(123)은 산화막 또는 질화막을 포함한다.
상기 광전 변환부(110)와 게이트 구조물(200)이 배치되는 제1 영역(101a)은 제1 소자분리막(103a)에 의해 한정되고 제1 영역(101a)과 인접한 제2 영역(101b)은 제1 및 제2 소자분리막(103a, 103b)에 의해 한정된다. 제1 영역(101a)에 배치된 득출 트랜지스터를 제외한 나머지 득출 트랜지스터는 제1 소자분리막(103a)과 제2 소자분리막(103b) 사이에 위치하는 제2 영역(101b) 상에 배치된다.
본 실시예에 경우, 상기 소자분리막(103)은 쉘로우 트렌치(shallow trench) 공정에 의해 형성된 절연막(shallow trench isolation(STI) layer) 패턴으로서 산화막 패턴 또는 질화막 패턴을 포함한다.
선택적으로, 인접하는 광전 변환부(110)들 사이에 배치되어 단위 픽셀(P)들 사이의 크로스 토크를 방지하는 분리 웰(105)이 더 배치될 수 있다. 상기 분리 웰(105)의 바닥면은 상기 소자 분리막(103)의 바닥면과 반도체 기판(100)의 제 2 면(2) 사이에 배치될 수 있으며, 크로스토크 방지의 효율성을 높이도록 상기 광전 변환부(110)의 깊이와 같거나 더 깊게 배치된다.
예를 들면, 분리 웰(105)의 깊이는 반도체 기판(100)의 두께와 실질적으로 동일할 수도 있다. 이와 달리, 상기 분리 웰(105)은 생략될 수도 있다. 이 경우에는, 상기 소자 분리막(103)의 깊이를 증가시켜 인접 픽셀들 사이의 크로스토크 현상을 억제할 수 있다.
선택적으로, 상기 반도게 기판(100)의 제2 면(2)을 따라 하부 도핑층(107)을 더 배치할 수 있다. 예를 들면, 상기 하부 도핑층(107)은 붕소(B)와 같은 p형 불순물을 포함하며, 상기 반도체 기판(100)에 구비된 p형 에피택셜층 보다 높은 불순물 농도를 갖는다. 이에 따라, 실리콘의 댕글링 결함이나, 에칭 스트레스 등에 의한 표면 결함 또는 계면 트랩 (interface trap)에 의해 상기 제2 면(2)에서 공핍 웰(depletion well)이 발생하는 것을 방지할 수 있다. 뿐만 아니라, 상기 하부 도핑층(107)은 상기 제2 면(2)에서 생성된 전하들이 광전 변환부(110)로 유입되는 것을 방지하는 전위 장벽을 형성할 수 있다. 이에 따라, 상기 제2 면(2)에서 발생하는 암전류를 효율적으로 방지할 수 있다.
상기 반도체 기판(100)의 하부에는 상기 광전 변환부(110)로 광을 집광하기 위한 투광유닛(300)이 배치된다. 상기 투광유닛(300)을 통하여 상기 광전 변환부(110)로 광이 입사되면, 투광유닛(110)의 제1 도핑층(111)에 광전하가 축적된다.
예를 들면, 상기 투광유닛(300)은 상기 제2 면(2) 상에 배치된 칼라필터(310)와 상기 칼라 필터(310) 상에 배치된 마이크로 렌즈(320)를 구비한다.
상기 컬러 필터(310)는 반도체 기판(110)의 제2 면(2) 상에 광전 변환부(110)에 대응하도록 배치되어 피사체의 색상을 구현한다. 상기 컬러 필터(160)는 각 픽셀(P) 단위로 배치되어 상기 반도체 기판(100)의 제2 면(2)상에 매트릭스 형태의 컬러 필터 어레이로 제공된다. 상기 컬러 필터 어레이는 레드 필터, 그린 필터 및 블루 필터를 포함하는 베이어 패턴(Bayer pattern)을 가질 수 있다. 다른 실시예에서, 상기 컬러 필터 어레이는 옐로우 필터, 마젠타 필터 및 시안 필터를 포함할 수 있다. 또한, 상기 컬러 필터 어레이는 화이트 필터를 추가적으로 구비할 수 있다.
마이크로 렌즈(320)는 컬러 필터(310) 상에 광전 변환부(110)에 대응하도록 배치된다. 마이크로 렌즈(320)는 입사광이 상기 광전 변환부(110)로 집광될 수 있도록 입사광의 경로를 조절한다. 또한, 상기 마이크로 렌즈(310)도 각 픽셀(P)로 배치되어 상기 반도체 기판(100)의 제2 면(2)상에 매트릭스 형태의 마이크로 렌즈 어레이로 제공된다.
선택적으로, 상기 하부 도핑층(107)과 컬러 필터(310) 사이에 반사 방지층(미도시)이 더 배치될 수 있다. 상기 반사 방지층은 입사광이 반도체 기판(100)의 제2 면(110b)에서 반사되는 것을 방지한다. 예를 들면, 상기 반사 방지층은 굴절률이 서로 다른 물질들이 교번하여 적층되는 다층막으로 구성될 수 있다. 이러한 경우에 굴절률이 서로 다른 물질들이 교번하여 많이 적층될수록 상기 반사 방지층의 투과율이 향상될 수 있다.
본 실시예에서는 광전 변환부(110)로 입사되는 입사광이 반도체 기판(100)의 후면에서 조사되고 상기 전송 게이트 구조물(210) 및 득출 게이트 구조물(220)이 기판의 전면에 배치되는 후면 조사형(Back side illumination) 이미지 센서를 개시한다. 그러나, 기판의 후면에서 입사광이 조사되고 이와 대응하는 전면으로부터 수직하게 연장하여 광 전하를 처리하고 이미지 데이터를 생성하는 이미지 생성 소자라면 본원발명이 동일하게 적용될 수 있음은 자명하다.
상기 반도체 기판(100)의 상부에는 상기 트랜지스터(200)와 전기적 신호를 주고받는 배선유닛(400)이 배치된다.
예를 들면, 상기 배선유닛(400)은 다수의 층간 절연막(미도시), 상기 층간절연막을 관통하는 콘택이나 플러그와 같은 접속체(미도시) 및 상기 층간절연막 사이에 배치되어 상기 접속 구조물을 통하여 하부의 게이트 구조물(200)과 전기적으로 연결되는 배선(미도시)을 포함한다.
상기 제1 신호유닛(600)을 통하여 인가되는 구동신호는 상기 배선 및 접속체를 통하여 상기 게이트 구조물(200)로 인가되고 상기 득출 게이트 구조물(220)을 통하여 검출되는 영상 이미지 데이터인 검출신호는 상기 접속체 및 배선을 통하여 제2 신호유닛(700)으로 전송된다.
이에 따라, 상기 게이트 구조물(200)은 상기 배선유닛(400)을 통하여 외부와 전기적으로 연결된다.
상술한 바와 같은 본 발명의 일실시예에 의한 이미지 센서에 의하면, 전송 트랜지스터를 구성하는 전송 게이트 구조물의 상부는 픽셀 사이즈의 축소에 따라 선폭이 줄어들 수 있지만, 광전 변환부와 접속하는 하부는 픽셀 사이즈의 축소에도 불구하고 사이즈를 증대시킬 수 있다. 이에 따라, 활성영역의 사이즈가 축소된다 할지라도 전송 게이트 전극의 유효 채널 길이를 증대시킴으로써 단채널 효과를 방지하고 전하 전송 효율을 높일 수 있다. 축소된 사이즈를 갖는 고해상도 후면조사 방식 이미지 센서에서 수직 전송 게이트의 유효 채널 길이를 충분히 제공함으로써 광전 변환부로부터 플로팅 확산부로의 전하 전송 효율을 높이고 이미지 잔상을 충분히 방지할 수 있다.
이하, 도 5a 내지 도 5f를 참조하여 도 1에 도시된 이미지 센서를 제조하는 방법을 상세히 설명한다. 도 5a 내지 도 5i는 본 발명의 일실시예에 따라 도 1에 도시된 이미지 센서를 제조하는 방법을 나타내는 공정 단면도들이다.
도 5a를 참조하면, 소자 분리막(103)에 의해 한정되는 반도체 기판(100)의 활성영역(101) 내부에 광전 변환부(110)를 형성한다.
일실시예로서, 상기 반도체 기판(100)은 제1 면(1) 및 제2 면(2)을 구비하는 p형 벌크 기판(100a)과 상기 제2 면(2)으로부터 에피택셜 공정에 의해 성장시킨 p형 에피택셜층(101b)을 포함한다. 그러나, p형 에피택셜층(100b)을 대신하여 상기 p형 벌크 기판(100a)의 내부에 p형 웰을 형성할 수도 있다. 이와 달리, 상기 반도체 기판(100)으로서 실리콘-온-인슐레이터(silicon-on-insulator; SOI) 기판이 이용될 수도 있다.
선택적으로, 상기 p형 에피택셜층(100b)의 내부로 p형 불순물을 이온 주입하여 하부 도핑층(107)을 형성한다. 이때, 하부 도핑층(107)의 불순물 농도는 p형 에피택셜층(100b)의 불순물 농도보다 크게 형성한다. 이에 따라, 상기 제2 면(2)에서 발생하는 암전류를 방지할 수 있다.
이어서, 상기 반도체 기판(100)에 활성영역들(101)을 한정하는 소자 분리막(103)을 형성한다. 본 실시예의 경우, 상기 활성영역들은 제1 영역(101a) 및 제2 영역(101b)로 구분되고 상기 제1 영역(101a)은 제1 분리막(103a)에 의해 한정되고 상기 제2 영역(101b)은 제1 및 제2 분리막(103b)에 의해 한정된다. 상기 소자 분리막은 STI(Shallow Trench Isolation) 또는 LOCOS(LOCal Oxidation of Silicon) 공정에 의해 반도체 기판(100)의 제 1 면(1)에 형성된다.
선택적으로, 상기 소자 분리막(103)을 형성한 후 상기 반도체 기판의 내부로 p형 불순물을 이온 주입하여 단위 픽셀(P) 사이의 크로스 토크를 방지할 수 있는 분리 웰(105)을 형성할 수 있다. 상기 분리 웰(105)의 바닥면은 상기 소자 분리막(103)의 바닥면과 반도체 기판(100)의 제2 면(2) 사이에 배치되며, 크로스토크 방지의 효율성을 높이도록 상기 광전 변환부(110)의 깊이와 같거나 더 깊게 형성될 수 있다. 나아가, 상기 분리 웰(105)은 상기 하부 도핑층(107)과 연결되도록 형성될 수도 있다.
이어서, 상기 제1 영역(101a)을 노출하는 제1 마스크 패턴(미도시)을 형성하고 상기 마스크 패턴을 이온 주입 마스크로 이용하여 n형 불순물 및 p형 불순물을 차례로 이온 주입하여 n형 불순물을 포함하는 제1 도핑층(111) 및 p형 불순물을 포함하는 제2 도핑층(113)을 형성한다.
예를 들면, 상기 제1 마스크 패턴을 이온주입 마스크로 이용하여 p형 에피택셜층(100b)의 내부로 n형 불순물을 제1 농도로 이온 주입하여 상기 제1 저농도층(111a)을 형성한다. 제1 저농도층(111a)이 완성되면, 제1 농도보다 높은 제2 농도로 n형 불순물을 이온 주입하여 상기 제1 저농도층(111b)의 상부에 n형 불순물의 도핑 농도가 높은 제1 고농도층(111b)을 형성한다.
마찬가지 방법으로, 상기 제1 마스크 패턴을 이온주입 마스크로 이용하여 p형 에피택셜층(100b)의 내부로 p형 불순물을 제1 농도로 이온 주입하여 상기 제1 고농도층(111b)의 상부에 상기 제2 저농도층(113a)을 형성한다. 제2 저농도층(113a)이 완성되면, 제1 농도보다 높은 제2 농도로 p형 불순물을 이온 주입하여 상기 제2 저농도층(113a)의 상부에 p형 불순물의 도핑 농도가 높은 제2 고농도층(113b)을 형성한다.
이에 따라, p형 에피택셜층(100b)의 내부에 n형 불순물이 포함된 제1 도핑층(111) 및 상기 제1 도핑층(111)의 상부에 형성되고 p형 불순물이 포함된 제2 도핑층(113)이 형성된다. 상기 제2 저농도층(113a)은 전위 장벽 층으로 기능하고 상기 제2 고농도층(113b)은 표면 불순물층으로 기능할 수 있다.
도 5b를 참조하면, 상기 반도체 기판(100)의 제1 면(1)에 전송 게이트 구조물을 형성하기 위한 제1 트렌치(219a)를 형성한다.
예를 들면, 상기 기판(100)의 제1 면(1) 상에 전송 게이트 구조물(210)이 위치할 제1 영역(101a)의 일부를 노출하는 제2 마스크 패턴(미도시)을 형성한다. 이어서, 상기 제2 마스크 패턴을 식각 마스크로 이용하여 상기 반도체 기판(100)을 이방성 식각하여 일정한 깊이를 갖는 제1 트렌치(219a)를 형성한다.
상기 제1 트렌치(219a)의 바닥면은 상기 이미지 센서(1000)의 구동조건 및 특성에 따라 제2 도핑층(113) 또는 제1 도핑층(111)에 위치할 수 있다.
도 5c를 참조하면, 상기 제1 트렌치(219a)를 매립하는 희생막(180)을 형성하고 상기 제1 트렌치(219a)에 대응하는 희생막(180a)의 상부를 노출하는 개구를 구비하는 제3 마스크 패턴(182)을 형성한다.
상기 희생막(180)은 상기 제1 트렌치(219a)를 충분히 매립할 수 있도록 갭필 특성이 우수하고 상기 마스크 패턴(182)에 대하여 식각 선택비가 높은 물질로 형성한다. 예를 들면, 상기 희생막(180a)은 산화막이나 포토레지스트 막을 포함한다. 상기 희생막(180a)의 상부에 상기 제1 트렌치(219a)에 대응하는 희생막(180a)을 노출하는 개구(183)를 구비하는 제3 마스크 패턴(182)을 형성한다.
이때 상기 개구(183)는 제1 트렌치(210a)의 중심부에 정렬되고 제1 트렌치(210a)보다 작은 폭을 갖도록 형성한다. 예를 들면, 상기 개구(183)의 폭(d2)은 상기 제1 트렌치(219a) 폭(d1)의 약 80% 내지 90%의 범위를 갖도록 형성한다.
도 5e를 참조하면, 상기 제3 마스크 패턴(182)을 식각 마스크로 이용하여 이방성 식각공정을 수행하여 상기 제1 트렌치(219a)의 바닥면이 노출되도록 상기 개구(183)를 통해 노출된 희생막(180a)을 제거한다. 상기 희생막(180a)은 제1 트렌치(219a)의 바닥면을 노출하도록 부분적으로 제거되어 희생막 패턴(180)으로 형성된다.
따라서, 상기 희생막 패턴(180)에 의해 상기 제1 트렌치(219a)의 바닥면은 부분적으로 노출되고 측벽은 희생막 패턴(180)에 의해 덮여진다. 상기 희생막 패턴(180) 상에 잔류하는 제3 마스크 패턴(182)은 제거한다.
도 5f를 참조하면, 희생막 패턴(180a)을 식각 마스크로 이용한 등방성 식각공정으로 제1 트렌치(219a)의 바닥면을 더 제거하여 제1 트렌치(219a)와 연결되는 제2 트렌치(219b)를 형성한다. 이에 따라, 상기 제1 영역(101a)의 표면 상에 전송 게이트 구조물(210)을 형성하기 위한 게이트 트렌치(219)를 형성한다.
이때, 상기 제1 트렌치(219a)의 측벽을 덮는 희생막 패턴(180a)이 제거될 때까지 등방성 식각공정을 수행함으로써 등방성 식각공정에 의해 제1 트렌치(219a)의 폭이 증가되는 것을 방지한다. 즉, 제1 트렌치(219a)의 측벽에 대한 식각은 방지하면서 바닥면에 대해서만 등방성 식각을 수행함으로써 제1 트렌치(219a)와 연속하게 배치되는 제2 트렌치(219b)를 형성할 수 있다.
제2 트렌치(219b)는 등방성 식각 공정에 의해 형성되므로 깊이와 폭이 동일하게 형성될 수 있다. 이에 따라, 상기 제1 트렌치(219a)와 보다 큰 폭(d3)을 직경으로 갖는 구형으로 형성될 수 있다.
제1 트렌치(219a)의 폭(d1)과 제2 트렌치의 폭(d3)의 차이는 상기 제1 트렌치(219a)의 측벽을 덮은 희생막 패턴(180)의 두께에 의해 결정된다. 따라서, 상기 개구(183)의 폭(d2)과 상기 제1 트렌치(219a) 폭(d1)의 비율을 조절함으로써 상기 제2 트렌치(219b)의 사이즈를 결정할 수 있다.
도시되지는 않았지만, 상기 희생막 패턴(180)을 식각 마스크로 이용하여 상기 제1 트렌치(291a)의 바닥면에 대하여 수행되는 식각 공정의 공전조건이나 식각 환경을 변경함으로써 상기 제2 트렌치(219b)는 다양한 형상으로 형성될 수 있다. 도 4에 도시된 제1 변형 전송 게이트 구조물(211)은 제2 트렌치(219b)의 형상 변형에 대한 일실시예를 개시한다.
도 5g를 참조하면, 상기 게이트 트렌치(219)의 내측면 및 바닥면과 상기 제1 면(1)을 덮는 게이트 절연막(123)을 형성한 후, 상기 게이트 트렌치(219)를 매립하는 전송 게이트 구조물(210) 및 상기 제1 영역(101a)의 제1 면(1) 배치되는 득출 게이트 구조물(220)을 형성한다.
예를 들면, 상기 게이트 절연막(123)은 단차 도포성이 우수한 화학기상 증착공정이나 원자층 증착공정을 이용하여 상기 게이트 트렌치(219)가 형성된 활성영역(101)의 표면 프로파일을 따라 형성한다. 예를 들면, 상기 게이트 절연막은 산화막, 질화막 또는 고유전율을 갖는 금속 산화막을 포함한다.
선택적으로, 상기 게이트 절연막(123)을 형성하기 전에 상기 게이트 트렌치(219)의 측벽 및 바닥면으로 p형 불순물을 이온 주입하여 도 4c에 도시된 바와 같은 로컬 도핑층(213)을 더 형성할 수 있다. 이때, 로컬 도핑층(213)의 p형 불순물 농도가 제2 고농도층(113b)의 p형 불순물 농도보다 크게 되도록 이온 주입 공정의 공정조건을 설정한다. 이에 따라, 상기 게이트 트렌치(219)의 주변에 국소적으로 제2 고농도층(113b)보다 높은 농도의 p형 불순물층이 형성된다.
상기 로컬 도핑층(213)은 상기 게이트 트렌치(219)에 노출된 반도체 기판(100)의 표면에서 생성된 전하가 상기 제1 도핑층(111)으로 이동하여 암전류가 발생하는 것을 차단한다. 이에 따라, 제1 도핑층(111)으로부터 플로팅 확산부(121)로의 전하 전송 효율을 높일 수 있다.
이어서, 상기 게이트 트렌치(219)를 매립하기에 충분한 두께를 갖도록 상기 활성영역(101)의 상면에 게이트 도전막(미도시)을 형성한 후, 패터닝 공정을 수행하여 상기 제1 영역(101a)의 상면에 상기 전송 게이트 구조물(210) 및 득출 게이트 구조물(220)을 형성하고, 제2 영역(101b)의 상면에 다른 득출 게이트 구조물(미도시)을 형성한다.
상기 게이트 도전막은 불순물이 도핑된 폴리실리콘막, 텅스텐, 티타늄 및 탄탈륨과 같은 도전성이 우수한 금속을 포함하는 금속막 또는 상기 폴리실리콘막과 금속막이 적층된 금속 실리사이드막을 포함한다.
선택적으로, 상기 전송 게이트 구조물(210)에 대응하는 게이트 도전막을 평탄화시켜 도 4b에 도시된 바와 가팅 상기 게이트 트렌치(219)의 내부에 매립되는 제2 변형 전송 게이트 구조물(212)을 형성할 수 있다.
도 5h를 참조하면, 상기 활성영역으로 이온 주입공정을 수행하여 상기 전송 게이트 구조물(210)과 인접하도록 플로팅 확산부(121)를 형성하고 상기 득출 게이트 구조물(220)과 인접하도록 소스/드레인 영역을 형성한다.
예를 들면, 상기 플로팅 확산부(121)에 대응하는 활성영역을 부분적으로 노출하는 제4 마스크 패턴(미도시)을 형성하고 상기 제4 마스크 패턴을 이온 주입 마스크로 이용하여 노출된 활성영역으로 n형 불순물을 주입한다. 이에 따라, 상기 전송 게이트 구조물(210)과 인접하게 배치되는 플로팅 확산부(121)를 형성한다.
상기 소스/드레인 영역(221,222)과 플로팅 확산부(121)가 동일한 극성의 불순물로 형성되는 경우, 상기 득출 게이트 구조물(220)과 인접한 활성영역도 상기 제4 마스크 패턴에 의해 동시에 노출되고 플로팅 확산부(121)를 형성하기 위한 n형 불순물을 상기 소스/드레인용 활성영역으로 주입함으로써 플로팅 확산부(121)와 상기 소스/드레인 영역(221,222)을 동시에 형성할 수 있다.
플로팅 확산부(121)와 소스/드레인 영역(221,222)의 극성이 상이한 경우에는 각각 별개의 마스크 패턴을 형성한 후 이온 주입공정을 수행함으로써 상기 플로팅 확산부(121)와 소스/드레인 영역(221,222)을 개별적으로 형성할 수 있다.
도 5i를 참조하면, 상기 반도체 기판(100)의 제1 면(1) 및 제2 면(2) 상에 각각 배선 유닛(400) 및 투광유닛(300)을 형성하여 상기 이미지 센서(1000)를 완성한다.
예를 들면, 상기 플로팅 확산부(121)와 게이트 구조물(200)이 형성된 제1 면(1)의 상부에 다수의 층간 절연막(미도시)과 층간 절연막 사이에 배치되는 금속 배선(미도시) 및 상기 금속 배선을 서로 연결하는 접속체(미도시)를 형성하여 상기 배선 유닛(400)을 완성한다.
이어서, 반도체 기판(100)의 제2 면(2)으로부터 상기 하부 도핑층(107) 상부의 p형 벌크 기판(100a)을 제거하고 노출된 상기 하부 도핑층(107)의 상부에 칼라 필터(310) 및 칼라 필터 상부에 배치되는 마이크로 렌즈(320)를 형성한다. 이에 따라, 상기 제2 면(2) 상에 투광유닛(300)을 완성한다.
상기 투광유닛(300)은 전하 검출부(CD)로 기능하는 플로팅 확산부(121)가 배치되는 제1 면(1)과 대칭되는 제2면(2) 상에 배치되어 상기 이미지 센서(1000)는 후면 조사방식으로 제조된다.
이때, 상기 칼라필터(310) 및 마이크로 렌즈(320)는 각 픽셀(P)의 광전 변환부(110)에 대응하도록 배치되므로 상기 반도체 기판(100)의 제2면(2) 상에는 다수의 칼라 필터(310)와 마이크로 렌즈(320)가 배치되어 각각 칼라필터 어레이 및 마이크로 렌즈 어레이가 형성된다.
이미지 장치 및 전자장치
도 6은 도 1에 도시된 이미지 센서를 구비하는 이미지 장치를 나타내는 개략적인 블록도이다. 본 실시예에서 상기 이미지 장치(1000)는 상기 이미지 센서(1000)의 출력 이미지를 처리하는 시스템의 구성요소를 예시적으로 개시한다.
도 6을 참조하면, 상기 이미지 장치(2000)는 버스 라인(1001)을 통해 입출력(I/O) 소자(1200)와 통신할 수 있는 마이크로프로세서 등과 같은 중앙 처리 장치(CPU; 1100)를 포함한다. 이미지 센서(1000)는 버스 라인(1001) 또는 다른 통신 링크를 통해서 다른 구성요소와 통신할 수 있다. 또한, 상기 이미지 장치(2000)는 상기 버스 라인(1001)을 통해 CPU(1100)와 통신할 수 있는 메모리 장치(1300) 및/또는 포트(1400)를 더 포함할 수 있다.
상기 포트(1400)는 비디오 카드, 사운드 카드, 메모리 카드, USB 소자 등을 커플링하거나, 또 다른 구성요소와 데이터를 통신할 수 있는 포트일 수 있다.
상기 이미지 센서(1000)는 CPU(1100), 디지털 신호 처리 장치(DSP) 또는 마이크로프로세서와 함께 집적될 수 있다. 뿐만 아니라, 상기 이미지 센서(1000)는 상기 메모리 장치(1300)에 함께 집적될 수도 있다.
상기 이미지 장치(2000)는 컴퓨터 시스템, 카메라 시스템, 스캐너, 기계화된 시계 시스템, 네비게이션 시스템, 비디오폰, 감독 시스템, 자동 포커스 시스템, 추적 시스템, 동작 감시 시스템, 이미지 안정화 시스템 등을 예시할 수 있으나 이에 제한되는 것은 아니다.
도 7은 도 6에 도시된 이미지 장치를 구비하는 전자장치를 나타내는 사시도이다.
도 7을 참조하면, 본 발명의 일실시예에 의한 전자장치(3000)는 내부에 상기 이미지 장치(2000)를 구비하고 표면에 입사광을 상기 투광유닛(300)으로 안내하는 광 가이드(3100)가 배치된다.
외부의 피사체로부터 반사된 광은 상기 광 가이드(3100)를 통하여 상기 투광유닛(300)으로 안내되고 투광유닛(300)을 통하여 상기 광전 변환부(110)에서 광전하가 생성된다.
축소된 사이즈 및 내부공간을 갖는 상기 전자장치(3000)의 내부에 고해상도의 이미지 장치(2000)가 탑재되는 경우에도, 상기 전송 게이트 구조물(210)이 충분한 유효 채널 길이를 갖도록 함으로써 플로팅 확산부(121)로의 전하 전송 효율 저하를 방지할 수 있다. 이에 따라, 상기 전자장치의 사이즈를 축소하였음에도 불구하고 잔상 없는 고해상도의 영상 이미지를 수득할 수 있다.
예를 들면, 상기 전자장치(3000)는 모바일 폰(mobile phone; 2000), 디지털 카메라(digital camera), 디지털 캠코더(digital camcorder), 개인 휴대용 정보 단말기(Personal Digital Assistant: PDA), 무선폰(wireless phone), 랩탑 컴퓨터(laptop computer), 광마우스(optical mouse), 팩시밀리(facsimile) 및 복사기(copying machine) 등을 포함할 수 있다.
그러나, 본 발명에 의한 상기 이미지 센서(1000)는 도 7에 도시된 바와 같은 전자장치뿐만 아니라 영상 이미지를 수득할 수 있는 장치 일반에 에만 다양하게 적용될 수 있다. 예를 들면, 상기 이미지 센서(1000)는 망원경, 모바일 폰 핸드 셋, 스캐너, 내시경, 지문 인식장치, 장난감, 게임기, 가정용 로봇, 자동차와 같이 외부로부터 영상 이미지를 수득하여 활용할 수 있다면 다양한 장치에도 구비될 수 있다.
상술한 바와 같은 본 발명의 다양한 실시예들에 의하면, 전송 트랜지스터를 구성하는 전송 게이트 구조물의 상부는 픽셀 사이즈의 축소에 따라 선폭이 줄어들 수 있지만, 광전 변환부와 접속하는 하부는 픽셀 사이즈의 축소에도 불구하고 사이즈를 증대시킬 수 있다. 이에 따라, 활성영역의 사이즈가 축소된다 할지라도 전송 게이트 전극의 유효 채널 길이를 증대시킴으로써 단채널 효과를 방지하고 전하 전송 효율을 높일 수 있다. 축소된 사이즈를 갖는 고해상도 후면조사 방식 이미지 센서에서 수직 전송 게이트의 유효 채널 길이를 충분히 제공함으로써 광전 변환부로부터 플로팅 확산부로의 전하 전송 효율을 높이고 이미지 잔상을 방지하고 영상 이미지의 품질을 높일 수 있다.
본 발명은 수직형 전송 트랜지스터를 구비하는 이미지 소자 및 상기 이미지 소자를 구비하는 다양한 장치에 응용될 수 있다. 특히, 후면 조사형 CMOS 센서와 이를 구비하는 이미지 장치에 응용되어 고해상도의 이미지를 고품질로 수득할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 소자 분리막에 의해 한정되고 픽셀 단위로 구분되는 반도체 기판의 활성영역 내부에 배치되고 입사광에 대응하여 광전하를 생성하는 광전 변환부;
    상기 광전 변환부의 상부에 배치되어 상기 반도체 기판의 제1 면과 인접하고 상기 광전하를 수용하는 플로팅 확산부;
    상기 광전 변환부와 접속되도록 상기 제1 면으로부터 하부로 연장되고 필러(pillar) 형상의 상부 구조물과 상기 상부보다 큰 폭을 갖고 플라스크 형상의 하부 구조물을 갖는 수직 전송 게이트 구조물을 구비하여 상기 광전 변환부로부터 상기 플로팅 확산부로 상기 광 전하를 전송하는 전송 트랜지스터; 및
    상기 제1 면상에 배치되는 득출 게이트 구조물을 구비하고 상기 플로팅 확산부로부터 상기 광전하를 검출하여 영상 이미지에 대응하는 전기적 신호를 검출하는 적어도 하나의 득출 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서, 상기 광전 변환부는 n형 불순물을 포함하는 제1 도핑층 및 상기 제1 도핑층 상에 배치되고 p형 불순물을 포함하는 제2 도핑층을 구비하는 포토다이오드를 포함하고, 상기 플로팅 확산부는 n형 불순물을 구비하는 것을 특징으로 하는 이미지 센서.
  3. 제2항에 있어서, 상기 상부 구조물은 상기 플로팅 확산부와 인접하게 배치되고 상기 하부 구조물은 상기 광전 변환부와 접속하도록 배치되는 것을 특징으로 하는 이미지 센서.
  4. 제3항에 있어서, 상기 하부 구조물은 원형 플라스크 및 삼각 플라스크 중의 어느 하나의 형상을 갖는 것을 특징으로 하는 이미지 센서.
  5. 제1항에 있어서, 상기 활성영역은 상기 광전 변환부와 상기 전송 트랜지스터가 배치되는 제1 영역 및 상기 제1 영역과 인접하게 배치되고 상기 득출 트랜지스터가 배치되는 제2 영역을 포함하는 것을 특징으로 하는 이미지 센서.
  6. 제5항에 있어서, 상기 득출 트랜지스터는 상기 플로팅 확산부에 저장된 전하를 리셋시키는 리셋 트랜지스터, 상기 플로팅 확산부에 저장된 전하의 전위를 증폭하여 상기 단위 픽셀의 출력전압으로 출력하는 출력 트랜지스터 및 상기 단위 픽셀을 선택하고 상기 출력전압을 이미지 신호로 전송하는 선택 트랜지스터를 포함하고, 상기 리셋 트랜지스터, 출력 트랜지스터 및 선택 트랜지스터 중의 어느 하나는 상기 제1 영역에 배치되고 나머지 트랜지스터는 제2 영역에 배치되는 것을 특징으로 하는 이미지 센서.
  7. 제1항에 있어서, 상기 광전 변환부에 대응하도록 상기 제2 면에 배치되어 외부로부터 상기 광전 변환부로 광신호를 공급하는 투광유닛을 더 포함하는 것을 특징으로 하는 이미지 센서.
  8. 복수의 단위 픽셀들이 행렬형태로 배열되고, 입사되는 광 신호를 변환하여 전기 신호를 발생하는 픽셀 어레이;
    상기 픽셀 어레이로 상기 각 단위 픽셀에 대한 구동신호를 인가하는 제1 신호유닛;
    상기 픽셀 어레이로부터 상기 단위 픽셀의 전기 신호를 영상 이미지에 대한 데이터인 검출 신호로 검출하는 제2 신호유닛; 및
    상기 제1 신호유닛 및 제2 신호유닛과 연결되어 상기 구동신호가 인가되는 구동 행 및 검출신호가 검출되는 검출 열을 선택적으로 제어하는 타이밍 발생기를 포함하고,
    상기 단위 픽셀은,
    소자 분리막에 의해 한정되고 픽셀 단위로 구분되는 반도체 기판의 활성영역 내부에 배치되고 입사광에 대응하여 광전하를 생성하는 광전 변환부;
    상기 광전 변환부의 상부에 배치되어 상기 반도체 기판의 제1 면과 인접하고 상기 광전하를 수용하는 플로팅 확산부;
    상기 광전 변환부와 접속되도록 상기 제1 면으로부터 하부로 연장되고 필러(pillar) 형상의 상부 구조물과 상기 상부보다 큰 폭을 갖고 플라스크 형상의 하부 구조물을 갖는 수직 전송 게이트 구조물을 구비하여 상기 광전 변환부로부터 상기 플로팅 확산부로 상기 광 전하를 전송하는 전송 트랜지스터; 및
    상기 제1 면상에 배치되는 득출 게이트 구조물을 구비하고 상기 플로팅 확산부로부터 상기 광전하를 검출하여 영상 이미지에 대응하는 전기적 신호를 검출하는 적어도 하나의 득출 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
  9. 제8항에 있어서, 상기 제1 신호유닛은 행 디코더(row decoder)와 행 드라이버(row driver)를 포함하고 상기 제2 신호유닛은 열 디코더(column decoder), 상관 이중 샘플러(correlated double sample) 및 아날로그 디지털 컨버터(analogue-to-digital converter, ADC)를 포함하는 것을 특징으로 하는 이미지 센서.
  10. 제8항에 있어서, 상기 제2 신호유닛으로부터 전송된 검출신호를 저장하고 상기 열 디코더에서의 디코딩 순서에 따라 순차적으로 상기 검출신호를 처리하는 버퍼유닛을 더 포함하는 것을 특징으로 하는 이미지 센서.
KR1020130147185A 2013-11-29 2013-11-29 이미지 센서 KR20150062487A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130147185A KR20150062487A (ko) 2013-11-29 2013-11-29 이미지 센서
US14/515,835 US20150155328A1 (en) 2013-11-29 2014-10-16 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130147185A KR20150062487A (ko) 2013-11-29 2013-11-29 이미지 센서

Publications (1)

Publication Number Publication Date
KR20150062487A true KR20150062487A (ko) 2015-06-08

Family

ID=53265987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130147185A KR20150062487A (ko) 2013-11-29 2013-11-29 이미지 센서

Country Status (2)

Country Link
US (1) US20150155328A1 (ko)
KR (1) KR20150062487A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611717A (zh) * 2021-07-29 2021-11-05 上海华力微电子有限公司 半导体器件的制备方法
US11417692B2 (en) 2020-07-07 2022-08-16 SK Hynix Inc. Image sensing device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102268712B1 (ko) 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
US9515116B1 (en) * 2015-05-22 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture
KR20170070693A (ko) 2015-12-14 2017-06-22 삼성전자주식회사 이미지 센서
JP7093916B2 (ja) * 2017-12-11 2022-07-01 国立大学法人静岡大学 半導体装置及び固体撮像装置
KR102573305B1 (ko) * 2018-10-18 2023-08-31 삼성전자 주식회사 Sl 기반의 3d 이미지 센서
KR20200085439A (ko) 2019-01-07 2020-07-15 삼성전자주식회사 이미지 센서
TW202129936A (zh) * 2019-07-19 2021-08-01 日商索尼半導體解決方案公司 攝像裝置
JP2021019171A (ja) * 2019-07-24 2021-02-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
KR20210074654A (ko) * 2019-12-12 2021-06-22 에스케이하이닉스 주식회사 이미지 센싱 장치
US11348957B2 (en) * 2019-12-27 2022-05-31 Omnivision Technologies, Inc. Transistor having increased effective channel width
CN111312737B (zh) * 2020-03-24 2023-11-10 上海华力集成电路制造有限公司 一种埋型三栅极鳍型垂直栅结构及制作方法
KR20210121851A (ko) * 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 이미지 센싱 장치
US11527563B2 (en) * 2020-04-20 2022-12-13 Taiwan Semiconductor Manufacturing Company Limited Photodetector using a buried gate electrode for a transfer transistor and methods of manufacturing the same
KR20220086076A (ko) * 2020-12-16 2022-06-23 에스케이하이닉스 주식회사 이미지 센싱 장치
US20230079156A1 (en) * 2021-09-15 2023-03-16 Omnivision Technologies, Inc. Artifact-Reducing Pixel And Method
CN114927537A (zh) * 2022-06-08 2022-08-19 豪威集成电路(成都)有限公司 图像传感器及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869359B1 (ko) * 2006-09-28 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 제조 방법
JP2008305942A (ja) * 2007-06-07 2008-12-18 Tokyo Electron Ltd 半導体メモリ装置およびその製造方法
TWI355078B (en) * 2007-07-16 2011-12-21 Nanya Technology Corp Transistor structure and method of making the same
KR101845257B1 (ko) * 2011-02-07 2018-04-04 삼성전자주식회사 이미지 센서

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417692B2 (en) 2020-07-07 2022-08-16 SK Hynix Inc. Image sensing device
CN113611717A (zh) * 2021-07-29 2021-11-05 上海华力微电子有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
US20150155328A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
KR20150062487A (ko) 이미지 센서
KR102214822B1 (ko) 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
US7915652B2 (en) Integrated infrared and color CMOS imager sensor
CN110047857B (zh) 固态成像元件和电子设备
EP2437300B1 (en) Solid-state image pickup device
KR101845257B1 (ko) 이미지 센서
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
KR102248958B1 (ko) 고체 촬상 소자, 전자 기기, 및 제조 방법
US9425231B2 (en) Image sensor and method for fabricating the same
KR20170043140A (ko) 이미지 센서
KR20170043141A (ko) 이미지 센서
KR102575458B1 (ko) 이미지 센서 및 그 제조방법
JP2010206173A (ja) 光電変換装置およびカメラ
KR100561004B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
JP2010206174A (ja) 光電変換装置およびその製造方法ならびにカメラ
US20120104523A1 (en) Solid-state imaging device manufacturing method of solid-state imaging device, and electronic apparatus
US11412166B2 (en) Image sensor including photoelectric conversion layer with plural regions that extend under pixel transistors
US7611918B2 (en) CMOS image sensor and method for fabricating the same
KR101484172B1 (ko) 이미지 센서 및 이를 포함하는 이미지 센싱 시스템
CN111048539A (zh) 图像传感器
US7642608B2 (en) Dual isolation for image sensors
CN112243094A (zh) 图像感测装置
US11183526B2 (en) Image sensor
JP6163511B2 (ja) 固体撮像装置、及び電子機器
US20230036152A1 (en) Image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application